JP2003006055A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2003006055A JP2003006055A JP2001186418A JP2001186418A JP2003006055A JP 2003006055 A JP2003006055 A JP 2003006055A JP 2001186418 A JP2001186418 A JP 2001186418A JP 2001186418 A JP2001186418 A JP 2001186418A JP 2003006055 A JP2003006055 A JP 2003006055A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- error
- spare
- data
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
なく記憶容量を使用でき、信頼性の高い低コストな半導
体記憶装置を提供する。 【解決手段】 データを記録する複数のユーザセクタ
と、ユーザセクタ毎に、該ユーザセクタの位置を示すア
ドレス、および、該ユーザセクタへの記録エラーの回数
を示すエラーカウント値を対応させて規定するユーザセ
クタテーブルとを有する不揮発性メモリセルを備え、さ
らにユーザセクタのうち記録エラーが発生したエラーセ
クタに対し、ユーザセクタテーブルに規定された該エラ
ーセクタのエラーカウント値に基づいて、後にデータを
記録するか否かを判定するコントローラを備えた半導体
記憶装置を提供する。
Description
ード/ライト/イレースされるフラッシュメモリ等を用
いた不揮発性半導体記憶装置に関する。
処理される不揮発性半導体メモリとして、例えば三菱電
機製M5M29F25611VPや日立製作所製HN29W25611があげら
れる。これらは2kバイトのセクタ単位でリード、ライ
ト、消去処理されるフラッシュメモリである。従来のフ
ラッシュメモリを用いた記憶装置は、ホストコンピュー
タが書き込むセクタアドレス(論理アドレス)をフラッ
シュメモリの物理アドレスに変換し、さらにホストコン
ピュータが発行したコマンドによってフラッシュメモリ
に対するセクタデータの読み出しや書き込みを行う。
不良セクタや使用開始後に使用できなくなる不良セクタ
が存在する。このような初期的および後発的に起こる不
良セクタに対しては、ホストコンピュータの論理アドレ
スを代替セクタの物理アドレスに変換する処理が必要に
なる。一方、一度書き込み/消去エラーが起こったセク
タであっても再度書き込み/消去を行うと正常に動作す
るセクタが存在することも知られている。そのようなセ
クタのエラーは偶発的なエラーであると考えられてい
る。
去エラーが起こると無条件に不良セクタとみなし、偶発
エラーセクタに対しても代替セクタへの変換を行ってい
た。そのため、正常に動作可能な偶発エラーセクタが使
用されず無駄が生じていた。使用開始時においても予備
セクタを十分確保しなければならず、予め確保すべきユ
ーザの使用可能な記憶容量が抑制されていた。
用することで、無駄なく記憶容量を使用でき、信頼性の
高い低コストな半導体記憶装置を提供することである。
は、データを記録する複数のユーザセクタと、ユーザセ
クタ毎に、該ユーザセクタの位置を示すアドレス、およ
び、該ユーザセクタへの記録エラーの回数を示すエラー
カウント値を対応させて規定するユーザセクタテーブル
とを有する不揮発性メモリセルを備え、さらに前記ユー
ザセクタのうち記録エラーが発生したエラーセクタに対
し、前記ユーザセクタテーブルに規定された該エラーセ
クタのエラーカウント値に基づいて、後にデータを記録
するか否かを判定するコントローラを備えており、これ
により上記目的が達成される。
発生した場合に前記エラーセクタに代えてデータを記録
する予備セクタをさらに有しており、 前記コントロー
ラは、後にデータを記録すると判定した前記エラーセク
タを、後に使用される予備セクタに変更してもよい。
に、該予備セクタの位置を示すアドレス、および、該予
備セクタへの記録エラーの回数を示すエラーカウント値
を対応させて規定する予備セクタテーブルをさらに有し
ていてもよい。
エラーカウント値が予め設定された値よりも小さい場合
には、該エラーセクタに後にデータを記録すると判定
し、大きい場合には、該エラーセクタには後にデータを
記録しないと判定してもよい。
予備セクタの順序が付されており、前記コントローラ
は、該エラーセクタに後にデータを記録すると判定した
場合には前記順序に基づいて最先の予備セクタにデータ
を記録し、前記エラーセクタから変更された予備セクタ
には、最先の順序を付してもよい。
エラーカウント値と記録エラーが発生するまでの前記エ
ラーセクタへの記録回数との比が、予め設定された値よ
りも小さい場合には、該エラーセクタに後にデータを記
録すると判定し、大きい場合には、該エラーセクタには
後にデータを記録しないと判定してもよい。
が使用される順序が付されており、前記コントローラ
は、該エラーセクタに後にデータを記録すると判定した
場合には、前記順序に基づいて最先の予備セクタにデー
タを記録し、前記エラーセクタから変更された予備セク
タには、最後の順序を付してもよい。
タに続く予備セクタの順序を前にずらしてもよい。
明の実施の形態1および2を説明する。
セル15を有する本発明の半導体記憶装置1の構成を示
すブロック図である。半導体記憶装置1は、例えばフラ
ッシュメモリであり、カード型半導体記憶装置1(例え
ばATAカード)である。カード型半導体記憶装置1
は、デジタル機器により文字情報、画像情報、音楽情報
等のデジタル情報を記録する外部記憶メディアとして用
いられる。
1は、半導体記憶装置1の内部動作を制御する内部コン
トローラ10と、内部コントローラ10の動作プログラ
ムを格納するROMおよびRAM11と、フラッシュメ
モリのアクセスに必要な制御信号を予め定められたタイ
ミングで生成し、フラッシュメモリへのアクセスを制御
する制御シーケンサ12と、カードを装着した端末機
(図示せず)がフラッシュメモリにアクセスする際の制
御命令等を介在するための複数のレジスタ13(パラメ
ータレジスタ13−1、コマンドレジスタ13−2、ス
テータスレジスタ13−3)と、読み出し、または書き
込みの対象となるデータを一時的に格納するデータバッ
ファ14と、大容量データを記録するメモリセルアレイ
からなるフラッシュメモリ15とを備えている。
装置1のフラッシュメモリ15にデータを記録し、フラ
ッシュメモリ15からデータを読み出すには、端末機
が、カード制御信号と、カードアドレスバスを介してア
ドレスデコーダ16に送るレジスタ選択のための情報
と、カードデータバスを介してレジスタ13およびデー
タバッファ14に送るデータとによって各レジスタにア
クセスし、データの読み出し、書き込みを行う。具体的
には、端末機がパラメータレジスタ13−1にパラメー
タをセットしてコマンドレジスタ13−2にコマンドを
書き込むと、内部コントローラ10はパラメータレジス
タ13−1およびコマンドレジスタ13−2を読み、コ
マンドに応じた所定の処理を行う。コマンドの処理が正
常に終了できたか、または、エラー終了したかは、ステ
ータスレジスタ13−3を読み出して判断する。フラッ
シュメモリ15内のデータはデータバッファ14を介し
てアクセスされる。
ユーザセクタの他に、不良セクタや、種々の制御に必要
なデータが格納されたセクタがある。端末機からはユー
ザセクタに対して論理アドレスで参照されるため、内部
コントローラ10は論理−物理アドレスの変換を行う。
メモリマップを示す。フラッシュメモリ15は、大き
く、ユーザデータ記録領域15−1、ユーザセクタアド
レス変換テーブル15−2、および、予備セクタアドレ
ス変換テーブル15−3とを含む。ユーザデータ記録領
域15−1は、ユーザの所望のデータを記録する領域で
ある。ただし、ユーザデータ記録領域15−1には、デ
ータを格納するユーザセクタの他に、当初からデータを
記録できない、または使用開始後にデータが記録できな
くなった不良セクタ、および、不良セクタが発生した場
合の代替として用いられる、本発明の特徴である予備セ
クタ(後述)も存在する。これらのセクタは、ランダム
な物理アドレスの位置に混在する。ユーザーセクタには
論理アドレスが割り当てられており、図1の例では[]
内の数字で示す。同様に予備セクタにも論理番号が割り
当てられている。
タアドレス変換テーブル15−2を示す図である。ユー
ザセクタアドレス変換テーブル15−2には、論理アド
レスであるオフセットパラメータkに対応するユーザセ
クタ[k]の物理アドレスUSR_PA[k]を得られるよう論
理アドレス順に物理アドレスが格納されている。さらに
テーブル15−2には、物理アドレスに加えてそのユー
ザセクタ[k]のエラーカウント値USR_ER[k]が格納さ
れている。エラーカウント値USR_ER[k]とは、過去にそ
のセクタに書き込み/消去エラー(記録エラー)が生じ
た回数を表す値である。従来は、記録エラーが生じたセ
クタはその後使用していなかったが、本発明はそのよう
なセクタであっても再度書き込み/消去を行うと正常に
動作する場合には再利用するので、エラーカウント値US
R_ER[k]としてエラーの回数を保持することとした。例
えば、エラーカウントが0のセクタ(オフセットパラメ
ータk=2のユーザセクタ)はこれまでエラーが生じて
おらず、また、エラーカウントが3のセクタ(オフセッ
トパラメータk=1のユーザセクタ)はすでに3回エラ
ーが生じていることを表す。なお、以下では、一度記録
エラーが起こったセクタであっても再度書き込み/消去
を行うと正常に動作するセクタを、偶発エラーセクタと
称する。
テーブル15−3を表す。予備セクタアドレス変換テー
ブル15−3には、論理アドレスであるオフセットパラ
メータiに対応する予備セクタ[i]の物理アドレスRS
V_PA[i]を得られるよう論理アドレス順に物理アドレス
が格納されている。「予備セクタ」とは、ユーザセクタ
に記録エラーが発生した場合に、ユーザデータを代わり
に記憶する代替のためのセクタである。どのようにして
代替するかは、図3を参照して詳述する。さらに物理ア
ドレスに加えてそのセクタのエラーカウント値RSV_ER
[i]を格納する。予備セクタのエラーカウント値RSV_ER
[i]は0以上の値をとる。なお、後述のように予備セク
タはデータを記録されるとユーザセクタとして機能する
ため、将来的にはユーザセクタアドレス変換テーブル1
5−2に登録されることとなる。そのため予備セクタも
エラーカウント値RSV_ER[i]を保持する必要がある。
はフラッシュメモリセルアレイ15に格納されているの
で、電源が切られた後でも情報を保持でき、その一方で
保持した情報を電気的に消去できる。
てエラーセクタを再利用する処理を説明する。以下説明
する処理は、主として内部コントローラ10(図1)の
制御に基づく処理である。図3は、実施の形態1におけ
る記録エラー発生時の再書き込み処理のフローチャート
を示す。まずエラーが発生したユーザーセクタアドレス
の論理アドレスkと予備セクタの先頭番号iとを取得す
る(ステップS301)。次に、予備セクタの先頭番号
iが所定の上限値を超えているか否かを判断して、予備
セクタの有無をチェックする(ステップS302)。予
備セクタの先頭番号iが予め確保しておいた予備セクタ
の数を超えていれば予備セクタは使い切ってしまってい
ることになり、これ以上予備セクタを割り当てられな
い。よってエラー終了となる。一方、予備セクタの先頭
番号iが所定の上限値を超えていない場合には、ユーザ
セクタアドレス変換テーブル15−2(図2の(b))
を参照してユーザーセクタアドレスkからエラーカウン
ト値USR_ER[k]を取得する(ステップS303)。そし
て、エラーカウント値USR_ER[k]に基づいてそのエラー
が偶発エラーか否かを判定する(ステップS304)。
説明する。第1の例としては、偶発エラーか否かを、エ
ラーカウント値USR_ER[k]が規定回数に達しているか否
か、すなわちUSR_ER[k]<規定回数であるか否かにより
判定する。エラーが規定回数より多く発生しているセク
タは不良セクタとみなし、その後の使用はしない。規定
回数を何回とするかは適宜決定できるが、例えば10回
である。
エラーカウントUSR_ER[k]を書換え回数で割った値(記
録エラー発生率:USR_ER[k]/(書換え回数)))が規
定値に達しているか否かにより判定する。すなわち記録
エラー発生率が規定値より大きければそのセクタは不良
セクタとみなし、その後の使用はしない。規定値をどの
程度にするかは適宜決定できるが、例えば0.20(5
回の書き込みに対してエラーが1回生じる値)である。
以下である場合、または、上述の第2の例において記録
エラー発生率が規定値以下である場合には、偶発エラー
とみなして次の処理に進む。次の処理は、エラーセクタ
を予備セクタとして再利用し、データの記録を予備セク
タへ代替するための処理である。まずエラーカウント値
USR_ER[k]を1加算する(ステップS305)。そして
エラーセクタの物理アドレスUSR_PA[k]、エラーカウン
ト値USR_ER[k]を一旦仮変数tempに退避させる(ステッ
プS306)。これは後の予備セクタとしての登録のた
めである。その後、予備セクタ番号iの物理アドレスRS
V_PA[i]、エラーカウントRSV_ER[i]の各値を、ユーザセ
クタアドレス変換テーブル15−2のUSR_PA[k]、USR_E
R[k]が格納されていた位置(オフセットk)に書き込む
(ステップS307)。この処理は、予備セクタを、書
き込みの対象であるユーザセクタとして割り当てること
を意味する。その結果、この時点で偶発エラーセクタか
ら予備セクタへの代替が完了する。次いで、偶発エラー
を起こしたセクタを再度利用できるよう予備セクタとし
て登録する。具体的には、予備セクタアドレス変換テー
ブル15−3において、代替に使用したRSV_PA[i]、RSV
_ER[i]が格納されていた位置(オフセットi)に、退避
させておいた偶発エラーセクタの物理アドレスUSR_PA
[k]、エラーカウント値USR_ER[k]を書き込む(ステップ
S308)。この処理により、偶発エラーセクタが次に
使用される予備セクタとして登録されたことになる。換
言すれば、この処理は、偶発エラーであるとの判定があ
ったときは偶発エラーセクタと次に使用する予備セクタ
とを入れ替えることを意味する。その後、処理はステッ
プS311へ進む。
発エラーセクタと判定されなかった場合(すなわち不良
セクタと判定された場合)、当該セクタは2度と使用し
ないので、ユーザセクタアドレス変換テーブル15−2
の書き換えを行う。具体的には予備セクタのアドレスRS
V_PA[i]およびエラーカウント値RSV_ER[i]を、書き込み
の対象であるユーザセクタの物理アドレスUSR_PA[k]、
エラーカウント値USR_ER[k]として割り当てる(ステッ
プS309)。この結果、書き換え直前のUSR_PA[k]が
示す物理アドレスはもはやユーザセクタアドレス変換テ
ーブル15−2に登録されないこととなり、当該アドレ
スのセクタは破棄されたことになる。ステップS309
の処理の結果、番号iの予備セクタはユーザセクタとし
て使用されたので、未使用の予備セクタの先頭番号iを
1加算し(ステップS310)、ステップS311へ進
む。未使用予備セクタの先頭番号iはパラメータとして
不揮発性メモリ上に保持する。
ーザーセクタ値USR_PA[k]に対しエラーによって正常に
完了できなかった書き込み処理を再び行い(ステップS
311)、書き込み処理が正常にできたかを判定する
(ステップS312)。書き込みが正常に終了していれ
ば処理を終了する。書き込みが正常に終了していなけれ
ば再度ステップS302に戻り、ステップS302から
の処理を再び行う。
しそれが偶発エラーと判定されたセクタは予備セクタに
置き換えられるとともに、自身は次に使用されるべき予
備セクタとして登録される。記録エラーが生じたセクタ
が偶発エラーセクタか否かは、累積エラー発生回数に基
づいて判定する。不良セクタは何度書き込みを行っても
必ずエラーとなるので、除外できる。偶発エラーセクタ
を再度利用することでエラーセクタの無駄な消耗を防い
で記憶容量を確保できる。よって装置の寿命を延ばして
低コスト化を実現できる。なお、偶発エラーセクタはエ
ラーは生じたものの、再度の記録時には通常のユーザセ
クタと同じ性能を有するので、信頼性も高い。
の形態1と異なる手法により、エラーセクタの再利用、
およびエラーセクタの破棄を行う発明を説明する。また
実施の形態1では、偶発エラーセクタは次に使用される
べき予備セクタとして登録されたが、実施の形態2で
は、偶発エラーセクタは予備セクタの最後尾に登録され
る。
憶装置1の構成、および、図2のフラッシュメモリセル
アレイ15(図1)のデータ構造を利用する。ただし、
図1および図2の説明は、実施の形態1で既にしたの
で、以下では省略する。
発生時の再書き込み処理のフローチャートを示す。図4
を参照して、偶発エラーであるか否かを判定してエラー
セクタを再利用する処理を説明する。以下説明する処理
は、主として内部コントローラ10(図1)の制御に基
づく処理である。まず記録エラーが発生したユーザーセ
クタアドレスの論理アドレスkと、未使用の予備セクタ
の数Nとを取得する(ステップS401)。次に、未使
用予備セクタ数Nが所定の1以上か否かを判断して、予
備セクタの有無をチェックする(ステップS402)。
未使用予備セクタ数Nが0であれば予備セクタは使い切
ってしまっていることになり、これ以上予備セクタを割
り当てられない。よってエラー終了となる。一方、未使
用予備セクタ数Nが1以上の場合には、ユーザセクタア
ドレス変換テーブル15−2(図2の(b))を参照し
てユーザーセクタアドレスkからエラーカウント値USR_
ER[k]を取得する(ステップS403)。そして、エラ
ーカウント値USR_ER[k]に基づいてそのエラーが偶発エ
ラーか否かを判定する(ステップS404)。
で具体的に説明した2つの例のいずれに基づいても行う
ことができる。すなわちエラーカウント値USR_ER[k]が
規定回数に達しているか否か、または記録エラー発生率
が規定値に達しているか否かに基づいて行えばよい。こ
れらの説明は実施の形態1でしたので省略する。
を予備セクタとして再利用し、データの記録を予備セク
タへ代替するための処理に進む。まずエラーカウントUS
R_ER[k]を1加算する(ステップS405)。そして物
理アドレスUSR_PA[k]、エラーカウントUSR_ER[k]を一旦
仮変数tempに退避させる(ステップS406)。そして
予備セクタ番号0の物理アドレスRSV_PA[0]、エラーカ
ウントRSV_ER[0]の値を、ユーザセクタアドレス変換テ
ーブル15−2のUSR_PA[k]、USR_ER[k]が格納されてい
た位置(オフセットk)に書き込む(ステップS40
7)。この処理は、予備セクタを、書き込みの対象であ
るユーザセクタとして割り当てることを意味する。「予
備セクタ番号0」としたのは、予備セクタは常に0番目
を使用するからである。その結果、この時点で予備セク
タへの代替が完了する。
度利用できるよう予備セクタとして登録するために、予
備セクタアドレス変換テーブルを更新する。予備セクタ
は常に0番目を使用するので、予備セクタを使用した後
1つづつ前にシフトさせ、次の予備セクタが0番目にな
るようにする(ステップS408)。さらに偶発エラー
を起こしたセクタを再度利用できるよう予備セクタの最
後尾に登録する(ステップS409)。具体的には、予
備セクタアドレス変換テーブルのオフセットパラメータ
(N−1)にステップS406で退避させた物理アドレ
スUSR_PA[k]、エラーカウントUSR_ER[k]を書き込む。こ
の処理により、偶発エラーセクタが予備セクタの最後尾
に登録され、将来の使用に備えることができる。その
後、処理はステップS413へ進む。
発エラーセクタと判定されなかった場合(すなわち不良
セクタと判定された場合)、当該セクタは2度と使用し
ないので、ユーザセクタアドレス変換テーブル15−2
(図2)の書き換えを行う。具体的には予備セクタのア
ドレスRSV_PA[0]およびエラーカウント値RSV_ER[0]を、
書き込みの対象であるユーザセクタの物理アドレスUSR_
PA[k]、エラーカウント値USR_ER[k]として割り当てる
(ステップS410)。この結果、書き換え直前のUSR_
PA[k]が示す物理アドレスはもはやユーザセクタアドレ
ス変換テーブル15−2(図2)に登録されないことと
なり、当該アドレスのセクタは破棄されたことになる。
ステップS410の処理の結果、番号0の予備セクタは
ユーザセクタとして使用されたので、予備セクタの番号
を1つづつ前にシフトさせ、次の予備セクタが0番目に
なるようにする(ステップS411)。そして未使用予
備セクタ数Nは1つ使用されて減少するので、N−1と
する(ステップS412)。未使用予備セクタ数Nはパ
ラメータとして不揮発性メモリ上に保持する。
ーザーセクタ値USR_PA[k]に対し記録エラーによって正
常に完了できなかった書き込み処理を再び行い(ステッ
プS413)、書き込み処理が正常にできたかを判定す
る(ステップS414)。書き込みが正常に終了してい
れば処理を終了する。書き込みが正常に終了していなけ
れば再度ステップS402に戻り、ステップS402か
らの処理を再び行う。
しそれが偶発エラーと判定されたセクタは予備セクタに
置き換えられるとともに、自身は予備セクタの最後尾に
登録され将来の使用に備える。記録エラーが生じたセク
タが偶発エラーセクタか否かは、累積エラー発生回数に
基づいて判定する。不良セクタは何度書き込みを行って
も必ずエラーとなるので、除外できる。偶発エラーセク
タを再度利用することでセクタの無駄な消耗を防いで記
憶容量を確保できる。よって装置の寿命を延ばして低コ
スト化が実現される。なお、実施の形態1で説明したと
同様、偶発エラーセクタの信頼性は高い。
憶装置1(図1)の処理フローは、このように動作させ
るプログラムとしても実現される。このようなプログラ
ムは内部コントローラ10(図1)により実行される。
たエラーセクタに対し、ユーザセクタテーブルに規定さ
れたエラーセクタのエラーカウント値に基づいて、後に
データを記録するか否かを判定する。これにより、記録
エラーが発生したセクタであってもデータを記録のため
に再利用されるため、セクタの無駄な消耗を防いで記憶
容量を確保できる。また高い信頼性を有したまま装置の
寿命を延ばして低コスト化を実現できる。
る代替のセクタとして予備セクタを設け、後にデータを
記録する場合には、エラーセクタを予備セクタに変更す
る。これにより後に記録エラーが発生した場合に、当該
エラーセクタにデータを記録できることとなり、エラー
セクタであっても有効に利用できる。
録エラーの回数を示すエラーカウント値を規定した予備
セクタテーブルを設ける。これにより、予備セクタに後
にデータが記録されても、エラーカウント値をユーザセ
クタテーブルに登録することでユーザセクタとして機能
させることができる。
めに、累積したエラーカウント値を予め設定した値と比
較する。これにより、予め設定した値よりも小さい場合
にはエラーセクタを有効に再利用できる。
は最先の順序が付される。よってエラーセクタを有効に
再利用できる。
めに、エラーセクタのエラーカウント値と記録エラーが
発生するまでのエラーセクタへの記録回数との比を、予
め設定された値と比較する。これにより、予め設定した
値よりも小さい場合にはエラーセクタを有効に再利用で
きる。
は、最後の順序が付される。よってエラーセクタを有効
に再利用できる。
を前にずらす。これにより、予備セクタの使用順序が管
理できる。
記憶装置の構成を示すブロック図である。
を示す図である。(b)は、本発明によるユーザセクタ
アドレス変換テーブルを示す図である。(c)は、予備
セクタアドレス変換テーブルを表す図である。
の再書き込み処理のフローチャートである。
の再書き込み処理のフローチャートである。
5 フラッシュメモリセルアレイ、 15−1 ユーザ
データ記録領域、 15−2 ユーザセクタアドレス変
換テーブル、 15−3 予備セクタアドレス変換テー
ブル
Claims (8)
- 【請求項1】 データを記録する複数のユーザセクタ
と、 ユーザセクタ毎に、該ユーザセクタの位置を示すアドレ
ス、および、該ユーザセクタへの記録エラーの回数を示
すエラーカウント値を対応させて規定するユーザセクタ
テーブルとを有する不揮発性メモリセルを備え、さらに
前記ユーザセクタのうち記録エラーが発生したエラーセ
クタに対し、前記ユーザセクタテーブルに規定された該
エラーセクタのエラーカウント値に基づいて、後にデー
タを記録するか否かを判定するコントローラを備えた半
導体記憶装置。 - 【請求項2】 前記不揮発性メモリセルは、記録エラー
が発生した場合に前記エラーセクタに代えてデータを記
録する予備セクタをさらに有しており、前記コントロー
ラは、後にデータを記録すると判定した前記エラーセク
タを、後に使用される予備セクタに変更する、請求項1
に記載の半導体記憶装置。 - 【請求項3】 前記不揮発性メモリセルは、予備セクタ
毎に、該予備セクタの位置を示すアドレス、および、該
予備セクタへの記録エラーの回数を示すエラーカウント
値を対応させて規定する予備セクタテーブルをさらに有
する、請求項2に記載の半導体記憶装置。 - 【請求項4】 前記コントローラは、前記エラーセクタ
のエラーカウント値が予め設定された値よりも小さい場
合には、該エラーセクタに後にデータを記録すると判定
し、大きい場合には、該エラーセクタには後にデータを
記録しないと判定する、請求項3に記載の半導体記憶装
置。 - 【請求項5】 前記予備セクタテーブルには、使用され
る予備セクタの順序が付されており、 前記コントローラは、該エラーセクタに後にデータを記
録すると判定した場合には前記順序に基づいて最先の予
備セクタにデータを記録し、前記エラーセクタから変更
された予備セクタには、最先の順序を付す、請求項4に
記載の半導体記憶装置。 - 【請求項6】 前記コントローラは、前記エラーセクタ
のエラーカウント値と記録エラーが発生するまでの前記
エラーセクタへの記録回数との比が、予め設定された値
よりも小さい場合には、該エラーセクタに後にデータを
記録すると判定し、大きい場合には、該エラーセクタに
は後にデータを記録しないと判定する、請求項3に記載
の半導体記憶装置。 - 【請求項7】 前記予備セクタテーブルには、予備セク
タが使用される順序が付されており、 前記コントローラは、該エラーセクタに後にデータを記
録すると判定した場合には、前記順序に基づいて最先の
予備セクタにデータを記録し、前記エラーセクタから変
更された予備セクタには、最後の順序を付す、請求項6
に記載の半導体記憶装置。 - 【請求項8】 前記コントローラは、前記最先の予備セ
クタに続く予備セクタの順序を前にずらす、請求項7に
記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001186418A JP4766781B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001186418A JP4766781B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003006055A true JP2003006055A (ja) | 2003-01-10 |
JP4766781B2 JP4766781B2 (ja) | 2011-09-07 |
Family
ID=19025865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001186418A Expired - Fee Related JP4766781B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4766781B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005284700A (ja) * | 2004-03-30 | 2005-10-13 | Renesas Technology Corp | メモリカード |
JP2009205212A (ja) * | 2008-02-26 | 2009-09-10 | Nec Corp | メモリ障害処理システム、メモリ障害処理方法、及びメモリ障害処理プログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000181805A (ja) * | 1998-12-16 | 2000-06-30 | Hagiwara Sys-Com:Kk | 記憶装置 |
JP2001501000A (ja) * | 1996-08-16 | 2001-01-23 | 東京エレクトロン株式会社 | エラー検出および訂正を有する半導体メモリ装置 |
-
2001
- 2001-06-20 JP JP2001186418A patent/JP4766781B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001501000A (ja) * | 1996-08-16 | 2001-01-23 | 東京エレクトロン株式会社 | エラー検出および訂正を有する半導体メモリ装置 |
JP2000181805A (ja) * | 1998-12-16 | 2000-06-30 | Hagiwara Sys-Com:Kk | 記憶装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005284700A (ja) * | 2004-03-30 | 2005-10-13 | Renesas Technology Corp | メモリカード |
JP4570891B2 (ja) * | 2004-03-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
JP2009205212A (ja) * | 2008-02-26 | 2009-09-10 | Nec Corp | メモリ障害処理システム、メモリ障害処理方法、及びメモリ障害処理プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4766781B2 (ja) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7702846B2 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and data writing method | |
JP3921174B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
US6388908B1 (en) | Recording system, data recording device, memory device, and data recording method | |
JP3944496B2 (ja) | 複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能 | |
US6625713B2 (en) | Memory controller and method for managing a logical/physical address control table | |
JP4165990B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリへのデータの書き込み方法 | |
US8327068B2 (en) | Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method | |
US20070214309A1 (en) | Nonvolatile storage device and data writing method thereof | |
US20060143365A1 (en) | Memory device, memory managing method and program | |
EP1739565A1 (en) | Storage system using flash memory | |
US20020178338A1 (en) | Non-volatile data storage system and data storaging method | |
US20040172576A1 (en) | Data writing apparatus, data writing method, and program | |
US7647470B2 (en) | Memory device and controlling method for elongating the life of nonvolatile memory | |
JP4373943B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2000067574A (ja) | 半導体記憶装置 | |
JP2010152913A (ja) | セクタ書き込み操作時間を効果的に減少させるための不揮発性メモリユニット内のブロックの構成 | |
US7242632B2 (en) | Memory device, memory managing method and program | |
JP2000020252A (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
JPWO2007105688A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
JP4308780B2 (ja) | 半導体メモリ装置、メモリコントローラ及びデータ記録方法 | |
JP4766781B2 (ja) | 半導体記憶装置 | |
JP4233213B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
KR20070024249A (ko) | 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리 | |
JP4316824B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4177292B2 (ja) | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110614 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |