JP2002540654A - 秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法 - Google Patents

秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法

Info

Publication number
JP2002540654A
JP2002540654A JP2000600393A JP2000600393A JP2002540654A JP 2002540654 A JP2002540654 A JP 2002540654A JP 2000600393 A JP2000600393 A JP 2000600393A JP 2000600393 A JP2000600393 A JP 2000600393A JP 2002540654 A JP2002540654 A JP 2002540654A
Authority
JP
Japan
Prior art keywords
data
random
countermeasure method
cycle
operations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000600393A
Other languages
English (en)
Inventor
コロン，ジャン−セバスチャン
フェット，ナタリー
ブノワ，オリヴィエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of JP2002540654A publication Critical patent/JP2002540654A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 入力メッセージＭに対して秘密鍵Ｋ式暗号化アルゴリズムを実施する電子構成部品内の対抗措置方法であって、出力データＯPN（Ｄ）を算出するために、入力データＤのビットごとの処理を含む一つの演算ＯPNまたは一連の演算が：入力データＤと同じサイズの第一のランダムデータＵの乱数を抽出する過程と；入力データと第一のランダムデータＵの間で排他的論理和を実行して、第二のランダムデータＶを計算する過程と；第一のランダムデータＵと第二のランダムデータＶに演算ＯPNまたは一連の演算を順次実行して、それぞれ第一のランダム結果ＯPN（Ｕ）と第二のランダム結果ＯPN（Ｖ）を算出する過程；とから成る。

Description

【発明の詳細な説明】
【０００１】 本発明は秘密鍵式暗号化アルゴリズムを用いる電子構成部品内の対抗措置方法
に関するものである。それらはサービスまたはデータへのアクセスが厳しく管理
されるアプリケーションで用いられる。かかる構成部品はマイクロプロセッサと
メモリを中心に形成されたアーキテクチャを有し、その中のプログラムメモリに
秘密鍵が保存されている。
【０００２】 これらの構成部品は、チップカードの特定アプリケーションのために、特にチ
ップカードの中で使用される。これらは、例えば、特定のデータバンクへのアク
セス・アプリケーション、銀行アプリケーション、例えばテレビ、ガソリン販売
、あるいはまた高速道路料金所通過のための、遠隔支払いアプリケーションであ
る。
【０００３】 従って、これらの構成部品またはカードは、秘密鍵式暗号化アルゴリズムを利
用するものであり、その中で最もよく知られているのがＤＥＳアルゴリズムであ
る（英文ではData Encryption Standard）。他にも秘密鍵式アルゴリズムは存在
し、ＲＣ５アルゴリズムまた更にＣＯＭＰ１２８アルゴリズムなどがある。もち
ろんこれで全てが含まれるわけではない。
【０００４】 一般的にまた簡潔に、これらのアルゴリズムは、ホストシステム（サーバー、
銀行の現金支払機、・・・）によって（カードへの）入力に適用されたメッセー
ジとカード内に含まれる秘密鍵とから暗号化されるメッセージを計算し、この暗
号化メッセージをホストシステムに返す機能を有し、それによって、例えば、ホ
ストシステムは構成部品またはカードを認証し、データを交換することなどが可
能になる。
【０００５】 秘密鍵式暗号化アルゴリズムの特性は、既に知られたものである：実施される
計算、用いられるパラメータ。唯一分かっていないのは、プログラムメモリ内に
保存されている秘密鍵である。これらの暗号化アルゴリズムの全てのセキュリテ
ィは、カード内に保存され、かつこのカードの外では知られていないこの秘密鍵
にある。この秘密鍵は、入力に適用されたメッセージと返された暗号化メッセー
ジが分かっているだけでは演繹できない。
【０００６】 ところが、カードのマイクロプロセッサが暗号化メッセージを計算するための
暗号化アルゴリズムを実行している間の、消費電力つまり電力差分解析に基づく
外部からの攻撃によって、悪意のある第三者がこのカード内に保存されている秘
密鍵を見つけることができることが分かっている。これらの攻撃は、英語の Dif
ferential Power Analysis の頭字語で、ＤＰＡ攻撃と呼ばれている。
【０００７】 これらのＤＰＡ攻撃の原理は、命令を実行するマイクロプロセッサの消費電力
が、処理されるデータに従って変わるという事実に基づくものである。
【０００８】 特に、マイクロプロセッサによって実行される命令がビットごとのデータ処理
を必要とするとき、このビットが「１」の値であるか「０」の値であるかによっ
て、異なる２つの電力波形が得られる。典型的には、マイクロプロセッサが「０
」を処理するなら、この実行の瞬間に消費電力の第一の振幅が得られ、マイクロ
プロセッサが「１」を処理するなら、第一のものとは異なる消費電力の第二の振
幅が得られる。
【０００９】 このようにＤＰＡ攻撃は、処理されるビットの値に従って命令を実行する間の
カード内の消費電力波形の差分を利用する。簡略には、ＤＰＡ攻撃の行動は、ビ
ットごとにデータを処理する少なくとも一つの命令の実行を含むアルゴリズムの
ランに固有の一つまたは複数の周期を識別し；アルゴリズムを適用する異なるメ
ッセージ毎に一つの曲線である、この又はこれらの周期の間で極めて多数Ｎの消
費電力曲線を読み取り；部分鍵について、すなわち予測可能な秘密鍵の少なくと
も一部について推定するために、データの１ビットに取られる値を、各曲線ごと
に予測し；対応するブール選択関数によって曲線をソートする；ことから成り、
予測値が「１」の値である曲線の第一のパケットと、予測値が「０」の値である
曲線の第二のパケットが得られる。得られた２つの曲線パケットの間の平均消費
電力の差分解析を実行して、情報信号ＤＰＡ（ｔ）が得られる。部分鍵の推定が
正しくなければ、各パケットには実際には「１」の処理に対応する曲線と、「０
」を処理する曲線が同じだけ存在する。従って、２つのパケットは消費電力につ
いて等しく、情報信号はほぼゼロである。部分鍵の推定が正しければ、一方のパ
ケットには現実に「０」の処理に対応する曲線が含まれ、他方のパケットには現
実に「０」の処理に対応する曲線が含まれる：得られた情報信号ＤＰＡ（ｔ）は
ゼロではない：ソートの基になったビットのマイクロプロセッサによる処理に対
応する消費ピークが含まれる。これらのピークは「１」を処理するか「０」を処
理するかによってマイクロプロセッサによる消費の差分に対応する振幅を有する
。従って、徐々に、電子構成部品内に含まれる秘密鍵の全体または一部を暴くこ
とが可能となる。
【００１０】 マイクロプロセッサが、特定の瞬間にビットごとのデータ処理をしなければな
らないような実行のための秘密鍵式アルゴリズムは多数存在する。
【００１１】 特に、アルゴリズムは、マイクロプロセッサによるかかる処理を必要とする置
換を一般的に含んでいる。これらのビットごとの処理を実行する際の消費電力を
解析することで、少なくとも処理されたデータの特定のビットの値を暴くことが
できる。このデータが分かることによって、暗号化アルゴリズムの実行の際に得
られた中間結果についての情報を得ることが可能であり、今度はそれらによって
、用いられた秘密鍵のビットの少なくとも一部を暴くことが可能になる。
【００１２】 本発明は、対抗措置、すなわち受信妨害を適用することで、ビットごとに処理
を実行するデータを保護することを目的とし、このデータ処理の際の消費電力解
析によっては、このデータの情報が一切明らかにならないようになる：情報信号
ＤＰＡ（ｔ）は、ＤＰＡ攻撃で実行された部分鍵または鍵のいかなる推定にも関
わらずゼロになる。
【００１３】 請求の範囲に記載のごとく、本発明は秘密鍵Ｋ式暗号化アルゴリズムを用いる
電子構成部品内の対抗措置方法に関するものである。
【００１４】 本発明によれば、対抗措置方法は、入力データに適用され、かつ少なくともビ
ットごとの処理を含む演算または一連の演算について、第一のデータと同じサイ
ズの第一のランダムデータをあらかじめ抽出し、第一のランダムデータと入力デ
ータの間で排他的論理和を実行して第二のランダムデータを計算し、第一のラン
ダムデータと第二のランダムデータに演算または一連の演算を順次適用すること
から成る。
【００１５】 このようにして、演算または一連の演算はランダムデータしか処理しないので
、ＤＰＡ攻撃は実施できなくなる。
【００１６】 入力データについて、次の過程の適用に対応する出力データを見つけるには、
第一と第二のランダム結果の間で排他的論理和を計算するだけでよい。
【００１７】 この対抗措置方法の第一の実施態様において、演算または一連の演算は、暗号
化されるメッセージから計算したデータを対象とする。
【００１８】 本発明による対抗措置方法の第二の実施態様では、秘密鍵を直接の対象とし、
かつアルゴリズムの各サイクル毎に使用される部分鍵を算出する演算に、この方
法が適用される。
【００１９】 本発明による対抗措置方法のこの実施態様では、上述の方法によって最初の過
程のシーケンスセットが実行され、第一のランダム部分鍵と第二のランダム部分
鍵が得られるようにる。
【００２０】 この変型では、対象とするサイクルの真の部分鍵を計算する代わりに、これら
のランダム部分鍵が使用され、各サイクルの真の部分鍵がもはや明らかにされな
くなる：ランダム部分鍵しか処理されない。
【００２１】 本発明のその他の特徴と利点は付属の図面を参照して、例としてあげられた非
制限的な下記の説明を読むことによっていっそう明らかになるだろう。 − 図１と２は、ＤＥＳアルゴリズムの最初と最後のサイクルの詳細なフローチ
ャートである。 − 図３は、ビットごとのデータ処理を実行する演算に適用される、本発明によ
る対抗措置方法を模式的に表している。 − 図４は、ＤＥＳアルゴリズム実行における本発明による対抗措置方法の第一
の実施態様を表している。 − 図５は、秘密鍵を処理するＤＥＳアルゴリズムの演算に対する、本発明によ
る方法の第二の実施態様を模式的に表している。 − 図６は、図５の略図に対応する対抗措置方法の適用におけるＤＥＳアルゴリ
ズムの詳細なフローチャートを表している。 − 図７は、本発明による対抗措置方法を実施することができるチップカードの
ブロック図を表している。
【００２２】 ＤＥＳ秘密鍵式暗号化アルゴリズム（以下に、ＤＥＳまたはＤＥＳアルゴリズ
ムと簡潔に称す）は、図１と２に示したごとく、Ｔ１からＴ１６で表した１６サ
イクルの計算を含んでいる。
【００２３】 ＤＥＳは、入力メッセージＭに対する初期置換ＩＰから開始する（図１）。入
力メッセージＭは６４ビットのワードｆである。置換後に得られた６４ビットの
ワードｅを２つに分割して、第一サイクル（Ｔ１）の入力パラメータＬ０とＲ０
を形成する。Ｌ０は３２ビットのワードｄであり、ワードｅの重みのある方の３
２ビットを含む。Ｒ０は３２ビットのワードｈであり、ワードｅの重みのない方
の３２ビットを含む。
【００２４】 ６４ビットのワードｑである秘密鍵Ｋも置換と圧縮を受けて、５６ビットのワ
ードｒを算出する。
【００２５】 第一サイクルは、拡張と置換とから成る、パラメータＲ０に対する演算ＥＸＰ
ＰＥＲＭを含み、４８ビットのワードｌを出力する。
【００２６】 このワードｌは、４８ビットのワードｂを算出するために、ＸＯＲで表される
排他的論理和型の演算において、パラメータＫ１に組み合わされる。４８ビット
のワードｍであるパラメータＫ１は、４８ビットのワードｐを算出するある位置
のシフト（図１と２でＳＨＩＦＴで表される演算）によってワードｒから得られ
、それに置換と圧縮から成る演算（ＣＯＭＰ ＰＥＲＭで表される演算）が適用
される。
【００２７】 ワードｂはＳＢＯＸで表される演算に適用され、その出力では３２ビットのワ
ードａが得られる。この特定の演算は、入力データｂに応じて定数表ＴＣ0から
得られた出力データａを算出することから成る。
【００２８】 ワードａは置換Ｐ ＰＥＲＭを受け、３２ビットのワードｃを出力する。
【００２９】 このワードｃは、ＸＯＲで表される、排他的論理和型の論理演算において、第
一サイクルＴ１の入力パラメータＬ０に組み合わされ、３２ビットのワードｇを
出力する。
【００３０】 第一サイクルのワードｈ（＝Ｒ０）は、次のサイクル（Ｔ２）の入力パラメー
タＬ１を算出し、第一サイクルのワードｇは、次のサイクルの入力パラメータＲ
１を算出する。第一サイクルのワードｐは、次のサイクルの入力ｒを算出する。
【００３１】 他のサイクルＴ２からＴ１６も同様に展開するが、ただしシフト演算ＳＨＩＦ
Ｔは対象となる複数のサイクルに従って、一つまたは二つの位置で行われる。
【００３２】 このように、それぞれのサイクルＴｉは、入力にパラメータＬｉ−１、Ｒｉ−
１、及びｒを受け取り、出力に次のサイクルＴｉ＋１のためのパラメータＬｉ、
Ｒｉ、及びｒを算出する。
【００３３】 ＤＥＳアルゴリズムの最後に（図４）、暗号化されるメッセージは、最後の一
サイクルＴ１６によって算出されたパラメータＬ１６とＲ１６から計算される。
【００３４】 この暗号化メッセージＣの計算は、実際には次の演算を含んでいる。 − ワードＬ１６とＲ１６の位置を逆転させ、次にそれらを連結することによっ
て、６４ビットのワードｅ’を形成する。 − 暗号化メッセージＣを形成する６４ビットのワードｆ’を得るために、ＤＥ
Ｓ開始の置換とは逆の置換ＩＰ-1を適用する。
【００３５】 ここで分かるように、このアルゴリズムは置換演算と同様に、ビットごとにデ
ータを処理する多数の演算を含んでいる。
【００３６】 本発明による対抗措置方法によれば、暗号化メッセージを計算するマイクロプ
ロセッサがビットごとに処理をするとき、ソフトウェア対抗措置を適用する。こ
れにより、消費電力曲線に適用されるＤＰＡ攻撃の統計処理とブール選択関数か
らは、もはやいかなる情報も与えなくなる：情報信号ＤＰＡ（ｔ）は、実行され
た部分鍵のいかなる推定にも関わらずゼロとなる。
【００３７】 従って、本発明によるソフトウェア対抗措置は、マイクロプロセッサによって
処理されるそれぞれのビットを推定できなくさせることにある。
【００３８】 この対抗措置の原理を図３に表した。
【００３９】 入力データをＤとする。
【００４０】 この入力データＤについて計算する演算をＯPNとし、結果をＯPN（Ｄ）で表す
。この演算ＯPNは、マイクロプロセッサによる入力データＤのビットごとの処理
を必要とする；それは、例えば置換である。
【００４１】 本発明によれば、入力データＤに演算ＯPNを適用して演算結果ＯPN（Ｄ）を計
算する代わりに、次の異なる過程を実施する。 − 入力データＤと同じサイズ（例えば、３２ビット）の第一のランダムデータ
Ｕについて乱数を抽出する。 − 入力データと第一のランダムデータの間で排他的論理和を実行して第二のラ
ンダムデータＶを計算する：Ｖ＝Ｄ ＸＯＲ Ｕ。 − 第一のランダムデータＵに対して演算ＯPNを計算し、第一のランダム結果Ｏ
PN（Ｕ）を得る。 − 第二のランダムデータＶに対して演算ＯPNを計算して、第二のランダム結果
ＯPN（Ｖ）を得る。 − 第一と第二のランダム結果の間で排他的論理和を実行して、結果ＯPN（Ｄ）
を計算する：ＯPN（Ｄ）＝ＯPN（Ｕ） ＸＯＲ ＯPN（Ｖ）。
【００４２】 この方法は単一の演算にも一連の演算にも適用できる。
【００４３】 本発明による対抗措置方法の第一の実施態様は、アルゴリズムを適用するメッ
セージ（Ｍ）から計算したデータに対する演算に関するものである。この場合、
入力データＤはメッセージＭから計算したデータである。
【００４４】 図４に示したＤＥＳアルゴリズムへのこの第一の実施態様の実施例では、この
方法を、一つには演算ＥＸＰ ＰＥＲＭに、もう一つには演算Ｐ ＰＥＲＭに適用
するが、該演算は両者共に入力データをビットごとに処理する必要がある置換を
含んでいる。
【００４５】 図において、これらの演算に対するこの対抗措置の適用を、ＣＭ（ＥＸＰ Ｐ
ＥＲＭ）とＣＭ（Ｐ ＰＥＲＭ）で表した。
【００４６】 従って、本発明によるソフトウェア対抗措置は、それぞれの演算Ｐ ＰＥＲＭ
とＥＸＰ ＰＥＲＭの代わりに、ランダム変数Ｕを用いて、図３に記載の計算シ
ーケンスに従って演算ＣＭ（ＥＸＰ ＰＥＲＭ）とＣＭ（Ｐ ＰＥＲＭ）を実行す
ることから成る。アルゴリズムの各サイクルは、演算ＥＸＰ ＰＥＲＭと演算Ｐ
ＰＥＲＭを含んでいるので、この対抗措置をＤＥＳの各サイクルに適用できる。
【００４７】 実験が示すところでは、最初の三サイクルと最後の三サイクルが、ＤＰＡ攻撃
を可能にする。その後、ビットの予測が極めて困難、更には不可能になる。
【００４８】 また、本発明による対抗措置方法の計算時間が経済的な実施は、ＤＥＳのこれ
らの最初の三サイクルと最後の三サイクルにしか計算を適用しないことから成る
。
【００４９】 本発明による対抗措置方法の様々な変型実施は、第一のランダムデータＵのた
めの乱数を抽出することに関するものである。多くの計算時間があるかないかに
よって、本発明による対抗措置方法が実施されるそれぞれの演算または一連の演
算について、毎回新しい乱数を抽出することができる。
【００５０】 従って、図４では、演算ＣＭ（ＥＸＰ ＰＥＲＭ）については、ランダムデー
タＵのための値ｕ１が抽出され、またＣＭ（Ｐ ＰＥＲＭ）演算については、ラ
ンダムデータＵのための別の数値ｕ２が抽出される。
【００５１】 あるいは、アルゴリズムのサイクル毎に新規の乱数を、また更にはアルゴリズ
ム開始の時に一つだけ乱数を抽出することができる。
【００５２】 基本的には、本発明による対抗措置方法の実施は、対抗措置に追加時間の多く
を割けるか否かによる当該アプリケーションに依存する。
【００５３】 本発明による対抗措置方法の第二の実施態様を図５に示した。それはより具体
的には、アルゴリズムの複数のサイクルで使用されるそれぞれの部分鍵Ｋｉを算
出するために、秘密鍵Ｋに適用される計算演算に関するものである。ＤＥＳの例
において、これらの演算は次のものであり、つまりＫＥＹ ＰＥＲＭはＤＥＳの
開始の際に実行され、ＳＨＩＦＴとＣＯＭＰ ＰＥＲＭはそれぞれのサイクルで
実行される。これらの演算の際の特定の瞬間に、マイクロプロセッサは秘密鍵の
一つのビットを別個に処理するので、従って、このビットに対するＤＰＡ攻撃の
可能性が残される。
【００５４】 この場合、ＤＰＡ攻撃によっては情報が得られなくなるように、これらの演算
を実行する前に、データ、この場合には秘密鍵を保護しながら本発明による対抗
措置方法が適用される。
【００５５】 従って、図５に模式的に示したように、秘密鍵Ｋと同じサイズの第一のランダ
ムデータＹの乱数を抽出する。秘密鍵Ｋと第一のランダムデータＹの間で排他的
論理和を実行して、同じサイズの第二のランダムデータＺを計算する：Ｚ＝Ｋ
ＸＯＲ Ｙ。
【００５６】 実施例において、一連の演算は次の演算を含んでいる：ＫＥＹ ＰＥＲＭ、Ｓ
ＨＩＦＴ、ＣＯＭＰ ＰＥＲＭ。次にこの一連の演算を、２つのランダムデータ
ＹとＺのそれぞれに順次適用する。従って、入力に順次適用されたこれら２つの
データＹとＺから、演算ＫＥＹ ＰＥＲＭ、ＳＨＩＦＴ、ＣＯＭＰ ＰＥＲＭの出
力では、順次、データＹ’、ＰiY'、ＫiY'、そしてＺ’、Ｐiz'、Ｋiz'がそれぞ
れ得られる。
【００５７】 ＤＥＳへの実際の応用例を図６に示す。
【００５８】 ＤＥＳでは、ＫＥＹ ＰＥＲＭ演算は最初に一度しか実施されないが、演算Ｓ
ＨＩＦＴとＣＯＭＰ ＰＥＲＭのシーケンスは各サイクルで実施される。
【００５９】 くわえて、サイクルＴｉの演算ＳＨＩＦＴの出力は、次のサイクルＴｉ＋１の
演算ＳＨＩＦＴの入力として適用される（図１と２参照）。
【００６０】 第二の実施態様の対抗措置方法をこのＤＥＳアルゴリズムに適用するために、
この場合、第一の演算ＫＥＹ ＰＥＲＭをランダムデータＹとＺに適用し、それ
によってＹ’とＺ’で表される２つの中間ランダムデータが与えられる。これら
２つの中間ランダムデータは、第一サイクルＴ１の演算ＳＨＩＦＴに順次適用さ
れて、Ｐ1Y'とＰ1Z'で表される２つの中間ランダムデータを算出する。これら２
つのランダムデータは、一方では次のサイクル（第二サイクル）の演算ＳＨＩＦ
Ｔのために作業メモリ内に記憶され、他方では第一サイクルの演算ＥＸＰ ＰＥ
ＲＭに順次適用されて、第一の中間結果Ｋ1Y'とＫ1Z'を算出する。
【００６１】 各サイクルはこのように処理する。従って、各サイクルＴｉにおいて、第一の
ランダム結果：ＫiY'＝ＥＸＰ ＰＥＲＭ（ＳＨＩＦＴ （Ｙ’））、及び第二の
ランダム結果：ＫiZ'＝ＥＸＰ ＰＥＲＭ（ＳＨＩＦＴ （Ｚ’））が得られ、 中間ランダムデータＳＨＩＦＴ（Ｙ’）＝ＰiY'とＳＨＩＦＴ（Ｚ’）＝ＰiZ' が次のサイクルＴｉ＋１のために作業メモリに記憶される。
【００６２】 このとき、それぞれのサイクルＴｉ毎に、２つのランダム結果Ｋiy'とＫiz'の
間で排他的論理和を実行して、秘密鍵Ｋに適用されたこのサイクルの一連の演算
ＫＥＹ ＰＥＲＭ、ＳＨＩＦＴ、ＣＯＭＰ ＰＥＲＭに対応する対応部分鍵Ｋｉを
再計算することができる：Ｋｉ＝Ｋiy'ＸＯＲ Ｋiz'。
【００６３】 しかし好ましくは、また図６に示したごとく、Ｔｉサイクルの部分鍵Ｋiは再
計算しない。拡張置換演算ＥＸＰ ＰＥＲＭによって算出されたデータｌによる
排他的論理和演算ＸＯＲにおいて、部分鍵Ｋｉの代わりに第一のランダム結果Ｋ iy' を適用する。中間結果ｂ’が得られる。
【００６４】 次に、第二のランダム結果Ｋiz'とこの中間結果ｂ’の排他的論理和ＸＯＲを
実行して、出力のデータｂ＝ＸＯＲ（ｌ，Ｋｉ）が見つかる。従って、図６に第
一サイクルと第二サイクルについて示したごとく、ｌからパラメータｂを計算す
るために、それぞれのＴｉサイクルにおいて、次の演算が実行される： ｂ’＝ｌ ＸＯＲ ＫiY' ｂ＝ｂ’ ＸＯＲ Ｋiz'。
【００６５】 このように、暗号化メッセージの計算では、秘密部分鍵自体はもはや用いられ
ず、「ランダム部分鍵」が用いられる：従って、鍵は暗号化アルゴリズム実行の
前およびその間保護され、というのも、ＫiY'とＫiz'はランダムであり、構成部
品（またはカード）の外界からは知られておらず、暗号化アルゴリズムを新たに
実行する都度変えることができるからである。なお、本発明による対抗措置方法
を部分鍵の計算と利用に適用するとき、秘密鍵に対する演算前の、アルゴリズム
実行の開始の際に、乱数を一度だけ抽出する。
【００６６】 秘密鍵に対する本発明による対抗措置方法のこの第二の実施態様は、いわゆる
暗号化メッセージの計算に対する対抗措置方法の第一の実施態様と有利に組み合
わせることが可能であり、この組み合わせによって対抗措置が特に効果的になる
。
【００６７】 本発明は、実施例を説明したＤＥＳ秘密鍵式暗号化アルゴリズムに適用される
。もっと一般的には、特定の演算のマイクロプロセッサによる実行が、データの
ビットごとの処理を必要とする全ての秘密鍵式暗号化アルゴリズムに適用される
。
【００６８】 ＤＥＳ秘密鍵式暗号化アルゴリズムにおける本発明による対抗措置方法を実施
する電子構成部品１は、典型的に、図１０に示したごとく、マイクロプロセッサ
ｏＰと、プログラムメモリ２と、作業メモリ３とを含む。乱数発生手段４が備え
られ、図３と５のフローチャートを参照すると、暗号化アルゴリズム実行の都度
、所望のサイズの乱数Ｕおよび／またはＹ（Ｕは３２ビット、Ｙは６４ビット）
を算出する。かかる構成部品は、不可侵性を向上させるために、特にチップカー
ド５に使用することができる。
【図面の簡単な説明】
【図１】 図１は、ＤＥＳアルゴリズムの最初のサイクルの詳細なフローチャートである
。
【図２】 図２は、ＤＥＳアルゴリズムの最後のサイクルの詳細なフローチャートである
。
【図３】 図３は、ビットごとのデータ処理を実行する演算に適用される、本発明による
対抗措置方法を模式的に表している。
【図４】 図４は、ＤＥＳアルゴリズム実行における本発明による対抗措置方法の第一の
実施態様を表している。
【図５】 図５は、秘密鍵を処理するＤＥＳアルゴリズムの演算に対する、本発明による
方法の第二の実施態様を模式的に表している。
【図６】 図６は、図５の略図に対応する対抗措置方法の適用におけるＤＥＳアルゴリズ
ムの詳細なフローチャートを表している。
【図７】 図７は、本発明による対抗措置方法を実施することができるチップカードのブ
ロック図を表している。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年３月５日（２００１．３．５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措
置方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】 本発明は秘密鍵式暗号化アルゴリズムを用いる電子構成部品内の対抗措置方法
に関するものである。それらはサービスまたはデータへのアクセスが厳しく管理
されるアプリケーションで用いられる。かかる構成部品はマイクロプロセッサと
メモリを中心に形成されたアーキテクチャを有し、その中のプログラムメモリに
秘密鍵が保存されている。
【０００２】 これらの構成部品は、チップカードの特定アプリケーションのために、特にチ
ップカードの中で使用される。これらは、例えば、特定のデータバンクへのアク
セス・アプリケーション、銀行アプリケーション、例えばテレビ、ガソリン販売
、あるいはまた高速道路料金所通過のための、遠隔支払いアプリケーションであ
る。
【０００３】 従って、これらの構成部品またはカードは、秘密鍵式暗号化アルゴリズムを利
用するものであり、その中で最もよく知られているのがＤＥＳアルゴリズムであ
る（英文ではData Encryption Standard）。他にも秘密鍵式アルゴリズムは存在
し、ＲＣ５アルゴリズムまた更にＣＯＭＰ１２８アルゴリズムなどがある。もち
ろんこれで全てが含まれるわけではない。
【０００４】 一般的にまた簡潔に、これらのアルゴリズムは、ホストシステム（サーバー、
銀行の現金支払機、・・・）によって（カードへの）入力に適用されたメッセー
ジとカード内に含まれる秘密鍵とから暗号化されるメッセージを計算し、この暗
号化メッセージをホストシステムに返す機能を有し、それによって、例えば、ホ
ストシステムは構成部品またはカードを認証し、データを交換することなどが可
能になる。
【０００５】 秘密鍵式暗号化アルゴリズムの特性は、既に知られたものである：実施される
計算、用いられるパラメータ。唯一分かっていないのは、プログラムメモリ内に
保存されている秘密鍵である。これらの暗号化アルゴリズムの全てのセキュリテ
ィは、カード内に保存され、かつこのカードの外では知られていないこの秘密鍵
にある。この秘密鍵は、入力に適用されたメッセージと返された暗号化メッセー
ジが分かっているだけでは演繹できない。
【０００６】 ところが、カードのマイクロプロセッサが暗号化メッセージを計算するための
暗号化アルゴリズムを実行している間の、消費電力つまり電力差分解析に基づく
外部からの攻撃によって、悪意のある第三者がこのカード内に保存されている秘
密鍵を見つけることができることが分かっている。これらの攻撃は、英語の Dif
ferential Power Analysis の頭字語で、ＤＰＡ攻撃と呼ばれている。
【０００７】 これらのＤＰＡ攻撃の原理は、命令を実行するマイクロプロセッサの消費電力
が、処理されるデータに従って変わるという事実に基づくものである。
【０００８】 特に、マイクロプロセッサによって実行される命令がビットごとのデータ処理
を必要とするとき、このビットが「１」の値であるか「０」の値であるかによっ
て、異なる２つの電力波形が得られる。典型的には、マイクロプロセッサが「０
」を処理するなら、この実行の瞬間に消費電力の第一の振幅が得られ、マイクロ
プロセッサが「１」を処理するなら、第一のものとは異なる消費電力の第二の振
幅が得られる。
【０００９】 このようにＤＰＡ攻撃は、処理されるビットの値に従って命令を実行する間の
カード内の消費電力波形の差分を利用する。簡略には、ＤＰＡ攻撃の行動は、ビ
ットごとにデータを処理する少なくとも一つの命令の実行を含むアルゴリズムの
ランに固有の一つまたは複数の周期を識別し；アルゴリズムを適用する異なるメ
ッセージ毎に一つの曲線である、この又はこれらの周期の間で極めて多数Ｎの消
費電力曲線を読み取り；部分鍵について、すなわち予測可能な秘密鍵の少なくと
も一部について推定するために、データの１ビットに取られる値を、各曲線ごと
に予測し；対応するブール選択関数によって曲線をソートする；ことから成り、
予測値が「１」の値である曲線の第一のパケットと、予測値が「０」の値である
曲線の第二のパケットが得られる。得られた２つの曲線パケットの間の平均消費
電力の差分解析を実行して、情報信号ＤＰＡ（ｔ）が得られる。部分鍵の推定が
正しくなければ、各パケットには実際には「１」の処理に対応する曲線と、「０
」を処理する曲線が同じだけ存在する。従って、２つのパケットは消費電力につ
いて等しく、情報信号はほぼゼロである。部分鍵の推定が正しければ、一方のパ
ケットには現実に「０」の処理に対応する曲線が含まれ、他方のパケットには現
実に「０」の処理に対応する曲線が含まれる：得られた情報信号ＤＰＡ（ｔ）は
ゼロではない：ソートの基になったビットのマイクロプロセッサによる処理に対
応する消費ピークが含まれる。これらのピークは「１」を処理するか「０」を処
理するかによってマイクロプロセッサによる消費の差分に対応する振幅を有する
。従って、徐々に、電子構成部品内に含まれる秘密鍵の全体または一部を暴くこ
とが可能となる。
【００１０】 マイクロプロセッサが、特定の瞬間にビットごとのデータ処理をしなければな
らないような実行のための秘密鍵式アルゴリズムは多数存在する。
【００１１】 特に、アルゴリズムは、マイクロプロセッサによるかかる処理を必要とする置
換を一般的に含んでいる。これらのビットごとの処理を実行する際の消費電力を
解析することで、少なくとも処理されたデータの特定のビットの値を暴くことが
できる。このデータが分かることによって、暗号化アルゴリズムの実行の際に得
られた中間結果についての情報を得ることが可能であり、今度はそれらによって
、用いられた秘密鍵のビットの少なくとも一部を暴くことが可能になる。
【００１２】 本発明に似てはいるが一線を画する三つの文献を以下に引用する。
【００１３】 一つ目の文献《 NTT REVIEW, Vol.6, no.4,1997年７月1日, 85-90頁, ミヤグ
チ S：《SECRET KEY CIPHERS THAT CHANGE THE ENCIPHERMENT ALGORITHM UNDER
THE CONTROL OF THE KEY》, XP000460342》をＤ１と表記するが、これは、メッ
セージ式の及び数字を用いた既知の攻撃を避ける数学的問題への解決策に関する
ものである。記載されている方法は、《 アルゴリズムにおける鍵の一部分》と
翻訳されたており、いかなる秘密鍵式アルゴリズムについてもその《鍵スケジュ
ール》を変更する。しかしながら、この方法は、ＤＥＳ標準アルゴリズム、つま
りよく知られている秘密鍵式アルゴリズムをもはや対象としない。この文献に記
載されている科学技術は、データの回転及びデータの代入を実行することから成
る。
【００１４】 二つ目の文献《 INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, IEEE
GLOBAL TELECOMMUNICATIONS CONFERENCE, フェニックス, アリゾナ, NOV. 3-8,
1997, vol.2, 1997年１１月3日, 689-693頁, YI X ET AL："A METHOD FOR OBTA
INING CRYPTOGRAPHICALLY STRONG 8X8 S-BOXES ", XP000737626》をＤ２と表記
するが、これは、ＤＥＳ標準アルゴリズム内のＳ ＢＯＸの改善を提案すること
に関し、暗号解読の構想に対してより高い安全性を与えるものであるが、つまり
数学的であって物理的暗号化法ではない。
【００１５】 三つ目の文献《 FR-A-2 672 402》をＤ３と表記するが、これは、ＤＥＳ標準
アルゴリズムを利用して乱数発生器を構築する方法または装置に関するものであ
る。ＤＥＳアルゴリズムは、例えば、乱数に相当し得る結果、つまりＤＥＳの外
に位置する結果を出力することを目的とした、カウンタのようなデータを伴う秘
密鍵式アルゴリズムである。
【００１６】 本発明は、対抗措置、すなわち受信妨害を適用することで、ビットごとに処理
を実行するデータを保護することを目的とし、このデータ処理の際の消費電力解
析によっては、このデータの情報が一切明らかにならないようになる：情報信号
ＤＰＡ（ｔ）は、ＤＰＡ攻撃で実行された部分鍵または鍵のいかなる推定にも関
わらずゼロになる。
【００１７】 請求の範囲に記載のごとく、本発明は秘密鍵Ｋ式暗号化アルゴリズムを用いる
電子構成部品内の対抗措置方法に関するものである。
【００１８】 本発明によれば、対抗措置方法は、入力データに適用され、かつ少なくともビ
ットごとの処理を含む演算または一連の演算について、第一のデータと同じサイ
ズの第一のランダムデータをあらかじめ抽出し、第一のランダムデータと入力デ
ータの間で排他的論理和を実行して第二のランダムデータを計算し、第一のラン
ダムデータと第二のランダムデータに演算または一連の演算を順次適用すること
から成る。
【００１９】 このようにして、演算または一連の演算はランダムデータしか処理しないので
、ＤＰＡ攻撃は実施できなくなる。
【００２０】 入力データについて、次の過程の適用に対応する出力データを見つけるには、
第一と第二のランダム結果の間で排他的論理和を計算するだけでよい。
【００２１】 この対抗措置方法の第一の実施態様において、演算または一連の演算は、暗号
化されるメッセージから計算したデータを対象とする。
【００２２】 本発明による対抗措置方法の第二の実施態様では、秘密鍵を直接の対象とし、
かつアルゴリズムの各サイクル毎に使用される部分鍵を算出する演算に、この方
法が適用される。
【００２３】 本発明による対抗措置方法のこの実施態様では、上述の方法によって最初の過
程のシーケンスセットが実行され、第一のランダム部分鍵と第二のランダム部分
鍵が得られるようにる。
【００２４】 この変型では、対象とするサイクルの真の部分鍵を計算する代わりに、これら
のランダム部分鍵が使用され、各サイクルの真の部分鍵がもはや明らかにされな
くなる：ランダム部分鍵しか処理されない。
【００２５】 このように、本発明は、ＤＥＳにただ単に関係しているだけにすぎず、その構
造、データの入力、出力のいずれをも修正することがないという点において、文
献Ｄ１とはまず異なっている。以下に述べられて使用される演算ＸＯＲによって
、ランダムパラメータでデータをマスクすることができる。
【００２６】 また本発明は、物理的暗号化法の問題に取り組むこと、つまり副次的作用の発
生によって起こる問題を解決することを提案するという点において、さらに本発
明は、S BOXに関するものではなく、データの圧縮、置換、拡張時の安全性の向
上の問題に取り組んでいる点で、文献Ｄ２とは異なっている（以降に記載の図１
を比較参照のこと）。
【００２７】 そして、本発明は、あらゆるタイプの攻撃に対してＤＥＳの実行を確実に行う
ためにＤＥＳアルゴリズムの内部で乱数を利用する点において、文献Ｄ３とは異
なっている。
【００２８】 本発明のその他の特徴と利点は付属の図面を参照して、例としてあげられた非
制限的な下記の説明を読むことによっていっそう明らかになるだろう。 − 図１と２は、ＤＥＳアルゴリズムの最初と最後のサイクルの詳細なフローチ
ャートである。 − 図３は、ビットごとのデータ処理を実行する演算に適用される、本発明によ
る対抗措置方法を模式的に表している。 − 図４は、ＤＥＳアルゴリズム実行における本発明による対抗措置方法の第一
の実施態様を表している。 − 図５は、ＤＥＳアルゴリズムの実行のエンドを模式的に示している。 − 図６は、秘密鍵を処理するＤＥＳアルゴリズムの演算に対する、本発明によ
る方法の第二の実施態様を模式的に表している。 − 図７は、図５の略図に対応する対抗措置方法の適用におけるＤＥＳアルゴリ
ズムの詳細なフローチャートを表している。 − 図８は、本発明による対抗措置方法を実施することができるチップカードの
ブロック図を表している。
【００２９】 ＤＥＳ秘密鍵式暗号化アルゴリズム（以下に、ＤＥＳまたはＤＥＳアルゴリズ
ムと簡潔に称す）は、図１と２に示したごとく、Ｔ１からＴ１６で表した１６サ
イクルの計算を含んでいる。
【００３０】 ＤＥＳは、入力メッセージＭに対する初期置換ＩＰから開始する（図１）。入
力メッセージＭは６４ビットのワードｆである。置換後に得られた６４ビットの
ワードｅを２つに分割して、第一サイクル（Ｔ１）の入力パラメータＬ０とＲ０
を形成する。Ｌ０は３２ビットのワードｄであり、ワードｅの重みのある方の３
２ビットを含む。Ｒ０は３２ビットのワードｈであり、ワードｅの重みのない方
の３２ビットを含む。
【００３１】 ６４ビットのワードｑである秘密鍵Ｋも置換と圧縮を受けて、５６ビットのワ
ードｒを算出する。
【００３２】 第一サイクルは、拡張と置換とから成る、パラメータＲ０に対する演算ＥＸＰ
ＰＥＲＭを含み、４８ビットのワードｌを出力する。
【００３３】 このワードｌは、４８ビットのワードｂを算出するために、ＸＯＲで表される
排他的論理和型の演算において、パラメータＫ１に組み合わされる。４８ビット
のワードｍであるパラメータＫ１は、４８ビットのワードｐを算出するある位置
のシフト（図１と２でＳＨＩＦＴで表される演算）によってワードｒから得られ
、それに置換と圧縮から成る演算（ＣＯＭＰ ＰＥＲＭで表される演算）が適用
される。
【００３４】 ワードｂはＳＢＯＸで表される演算に適用され、その出力では３２ビットのワ
ードａが得られる。この特定の演算は、入力データｂに応じて定数表ＴＣ0から
得られた出力データａを算出することから成る。
【００３５】 ワードａは置換Ｐ ＰＥＲＭを受け、３２ビットのワードｃを出力する。
【００３６】 このワードｃは、ＸＯＲで表される、排他的論理和型の論理演算において、第
一サイクルＴ１の入力パラメータＬ０に組み合わされ、３２ビットのワードｇを
出力する。
【００３７】 第一サイクルのワードｈ（＝Ｒ０）は、次のサイクル（Ｔ２）の入力パラメー
タＬ１を算出し、第一サイクルのワードｇは、次のサイクルの入力パラメータＲ
１を算出する。第一サイクルのワードｐは、次のサイクルの入力ｒを算出する。
【００３８】 他のサイクルＴ２からＴ１６も同様に展開するが、ただしシフト演算ＳＨＩＦ
Ｔは対象となる複数のサイクルに従って、一つまたは二つの位置で行われる。
【００３９】 このように、それぞれのサイクルＴｉは、入力にパラメータＬｉ−１、Ｒｉ−
１、及びｒを受け取り、出力に次のサイクルＴｉ＋１のためのパラメータＬｉ、
Ｒｉ、及びｒを算出する。
【００４０】 ＤＥＳアルゴリズムの最後に（図５）、暗号化されるメッセージは、最後の一
サイクルＴ１６によって算出されたパラメータＬ１６とＲ１６から計算される。
【００４１】 この暗号化メッセージＣの計算は、実際には次の演算を含んでいる。 − ワードＬ１６とＲ１６の位置を逆転させ、次にそれらを連結することによっ
て、６４ビットのワードｅ’を形成する。 − 暗号化メッセージＣを形成する６４ビットのワードｆ’を得るために、ＤＥ
Ｓ開始の置換とは逆の置換ＩＰ-1を適用する。
【００４２】 ここで分かるように、このアルゴリズムは置換演算と同様に、ビットごとにデ
ータを処理する多数の演算を含んでいる。
【００４３】 本発明による対抗措置方法によれば、暗号化メッセージを計算するマイクロプ
ロセッサがビットごとに処理をするとき、ソフトウェア対抗措置を適用する。こ
れにより、消費電力曲線に適用されるＤＰＡ攻撃の統計処理とブール選択関数か
らは、もはやいかなる情報も与えなくなる：情報信号ＤＰＡ（ｔ）は、実行され
た部分鍵のいかなる推定にも関わらずゼロとなる。
【００４４】 従って、本発明によるソフトウェア対抗措置は、マイクロプロセッサによって
処理されるそれぞれのビットを推定できなくさせることにある。
【００４５】 この対抗措置の原理を図３に表した。
【００４６】 入力データをＤとする。
【００４７】 この入力データＤについて計算する演算をＯPNとし、結果をＯPN（Ｄ）で表す
。この演算ＯPNは、マイクロプロセッサによる入力データＤのビットごとの処理
を必要とする；それは、例えば置換である。
【００４８】 本発明によれば、入力データＤに演算ＯPNを適用して演算結果ＯPN（Ｄ）を計
算する代わりに、次の異なる過程を実施する。 − 入力データＤと同じサイズ（例えば、３２ビット）の第一のランダムデータ
Ｕについて乱数を抽出する。 − 入力データと第一のランダムデータの間で排他的論理和を実行して第二のラ
ンダムデータＶを計算する：Ｖ＝Ｄ ＸＯＲ Ｕ。 − 第一のランダムデータＵに対して演算ＯPNを計算し、第一のランダム結果Ｏ
PN（Ｕ）を得る。 − 第二のランダムデータＶに対して演算ＯPNを計算して、第二のランダム結果
ＯPN（Ｖ）を得る。 − 第一と第二のランダム結果の間で排他的論理和を実行して、結果ＯPN（Ｄ）
を計算する：ＯPN（Ｄ）＝ＯPN（Ｕ） ＸＯＲ ＯPN（Ｖ）。
【００４９】 この方法は単一の演算にも一連の演算にも適用できる。
【００５０】 本発明による対抗措置方法の第一の実施態様は、アルゴリズムを適用するメッ
セージ（Ｍ）から計算したデータに対する演算に関するものである。この場合、
入力データＤはメッセージＭから計算したデータである。
【００５１】 図４に示したＤＥＳアルゴリズムへのこの第一の実施態様の実施例では、この
方法を、一つには演算ＥＸＰ ＰＥＲＭに、もう一つには演算Ｐ ＰＥＲＭに適用
するが、該演算は両者共に入力データをビットごとに処理する必要がある置換を
含んでいる。
【００５２】 図において、これらの演算に対するこの対抗措置の適用を、ＣＭ（ＥＸＰ Ｐ
ＥＲＭ）とＣＭ（Ｐ ＰＥＲＭ）で表した。
【００５３】 従って、本発明によるソフトウェア対抗措置は、それぞれの演算Ｐ ＰＥＲＭ
とＥＸＰ ＰＥＲＭの代わりに、ランダム変数Ｕを用いて、図３に記載の計算シ
ーケンスに従って演算ＣＭ（ＥＸＰ ＰＥＲＭ）とＣＭ（Ｐ ＰＥＲＭ）を実行す
ることから成る。アルゴリズムの各サイクルは、演算ＥＸＰ ＰＥＲＭと演算Ｐ
ＰＥＲＭを含んでいるので、この対抗措置をＤＥＳの各サイクルに適用できる。
【００５４】 実験が示すところでは、最初の三サイクルと最後の三サイクルが、ＤＰＡ攻撃
を可能にする。その後、ビットの予測が極めて困難、更には不可能になる。
【００５５】 また、本発明による対抗措置方法の計算時間が経済的な実施は、ＤＥＳのこれ
らの最初の三サイクルと最後の三サイクルにしか計算を適用しないことから成る
。
【００５６】 本発明による対抗措置方法の様々な変型実施は、第一のランダムデータＵのた
めの乱数を抽出することに関するものである。多くの計算時間があるかないかに
よって、本発明による対抗措置方法が実施されるそれぞれの演算または一連の演
算について、毎回新しい乱数を抽出することができる。
【００５７】 従って、図４では、演算ＣＭ（ＥＸＰ ＰＥＲＭ）については、ランダムデー
タＵのための値ｕ１が抽出され、またＣＭ（Ｐ ＰＥＲＭ）演算については、ラ
ンダムデータＵのための別の数値ｕ２が抽出される。
【００５８】 あるいは、アルゴリズムのサイクル毎に新規の乱数を、また更にはアルゴリズ
ム開始の時に一つだけ乱数を抽出することができる。
【００５９】 基本的には、本発明による対抗措置方法の実施は、対抗措置に追加時間の多く
を割けるか否かによる当該アプリケーションに依存する。
【００６０】 本発明による対抗措置方法の第二の実施態様を図６に示した。それはより具体
的には、アルゴリズムの複数のサイクルで使用されるそれぞれの部分鍵Ｋｉを算
出するために、秘密鍵Ｋに適用される計算演算に関するものである。ＤＥＳの例
において、これらの演算は次のものであり、つまりＫＥＹ ＰＥＲＭはＤＥＳの
開始の際に実行され、ＳＨＩＦＴとＣＯＭＰ ＰＥＲＭはそれぞれのサイクルで
実行される。これらの演算の際の特定の瞬間に、マイクロプロセッサは秘密鍵の
一つのビットを別個に処理するので、従って、このビットに対するＤＰＡ攻撃の
可能性が残される。
【００６１】 この場合、ＤＰＡ攻撃によっては情報が得られなくなるように、これらの演算
を実行する前に、データ、この場合には秘密鍵を保護しながら本発明による対抗
措置方法が適用される。
【００６２】 従って、図５に模式的に示したように、秘密鍵Ｋと同じサイズの第一のランダ
ムデータＹの乱数を抽出する。秘密鍵Ｋと第一のランダムデータＹの間で排他的
論理和を実行して、同じサイズの第二のランダムデータＺを計算する：Ｚ＝Ｋ
ＸＯＲ Ｙ。
【００６３】 実施例において、一連の演算は次の演算を含んでいる：ＫＥＹ ＰＥＲＭ、Ｓ
ＨＩＦＴ、ＣＯＭＰ ＰＥＲＭ。次にこの一連の演算を、２つのランダムデータ
ＹとＺのそれぞれに順次適用する。従って、入力に順次適用されたこれら２つの
データＹとＺから、演算ＫＥＹ ＰＥＲＭ、ＳＨＩＦＴ、ＣＯＭＰ ＰＥＲＭの出
力では、順次、データＹ’、ＰiY'、ＫiY'、そしてＺ’、Ｐiz'、Ｋiz'がそれぞ
れ得られる。
【００６４】 ＤＥＳへの実際の応用例を図７に示す。
【００６５】 ＤＥＳでは、ＫＥＹ ＰＥＲＭ演算は最初に一度しか実施されないが、演算Ｓ
ＨＩＦＴとＣＯＭＰ ＰＥＲＭのシーケンスは各サイクルで実施される。
【００６６】 くわえて、サイクルＴｉの演算ＳＨＩＦＴの出力は、次のサイクルＴｉ＋１の
演算ＳＨＩＦＴの入力として適用される（図１と２参照）。
【００６７】 第二の実施態様の対抗措置方法をこのＤＥＳアルゴリズムに適用するために、
この場合、第一の演算ＫＥＹ ＰＥＲＭをランダムデータＹとＺに適用し、それ
によってＹ’とＺ’で表される２つの中間ランダムデータが与えられる。これら
２つの中間ランダムデータは、第一サイクルＴ１の演算ＳＨＩＦＴに順次適用さ
れて、Ｐ1Y'とＰ1Z'で表される２つの中間ランダムデータを算出する。これら２
つのランダムデータは、一方では次のサイクル（第二サイクル）の演算ＳＨＩＦ
Ｔのために作業メモリ内に記憶され、他方では第一サイクルの演算ＥＸＰ ＰＥ
ＲＭに順次適用されて、第一の中間結果Ｋ1Y'とＫ1Z'を算出する。
【００６８】 各サイクルはこのように処理する。従って、各サイクルＴｉにおいて、第一の
ランダム結果： ＫiY'＝ＥＸＰ ＰＥＲＭ（ＳＨＩＦＴ （Ｙ’）） 及び第二のランダム結果： ＫiZ'＝ＥＸＰ ＰＥＲＭ（ＳＨＩＦＴ （Ｚ’））が得られ、 中間ランダムデータＳＨＩＦＴ（Ｙ’）＝ＰiY'とＳＨＩＦＴ（Ｚ’）＝ＰiZ' が次のサイクルＴｉ＋１のために作業メモリに記憶される。
【００６９】 このとき、それぞれのサイクルＴｉ毎に、２つのランダム結果Ｋiy'とＫiz'の
間で排他的論理和を実行して、秘密鍵Ｋに適用されたこのサイクルの一連の演算
ＫＥＹ ＰＥＲＭ、ＳＨＩＦＴ、ＣＯＭＰ ＰＥＲＭに対応する対応部分鍵Ｋｉを
再計算することができる：Ｋｉ＝Ｋiy'ＸＯＲ Ｋiz'。
【００７０】 しかし好ましくは、また図７に示したごとく、Ｔｉサイクルの部分鍵Ｋiは再
計算しない。拡張置換演算ＥＸＰ ＰＥＲＭによって算出されたデータｌによる
排他的論理和演算ＸＯＲにおいて、部分鍵Ｋｉの代わりに第一のランダム結果Ｋ iy' を適用する。中間結果ｂ’が得られる。
【００７１】 次に、第二のランダム結果Ｋiz'とこの中間結果ｂ’の排他的論理和ＸＯＲを
実行して、出力のデータｂ＝ＸＯＲ（ｌ，Ｋｉ）が見つかる。従って、図７に第
一サイクルと第二サイクルについて示したごとく、ｌからパラメータｂを計算す
るために、それぞれのＴｉサイクルにおいて、次の演算が実行される： ｂ’＝ｌ ＸＯＲ ＫiY' ｂ＝ｂ’ ＸＯＲ Ｋiz'。
【００７２】 このように、暗号化メッセージの計算では、秘密部分鍵自体はもはや用いられ
ず、「ランダム部分鍵」が用いられる：従って、鍵は暗号化アルゴリズム実行の
前およびその間保護され、というのも、ＫiY'とＫiz'はランダムであり、構成部
品（またはカード）の外界からは知られておらず、暗号化アルゴリズムを新たに
実行する都度変えることができるからである。なお、本発明による対抗措置方法
を部分鍵の計算と利用に適用するとき、秘密鍵に対する演算前の、アルゴリズム
実行の開始の際に、乱数を一度だけ抽出する。
【００７３】 秘密鍵に対する本発明による対抗措置方法のこの第二の実施態様は、いわゆる
暗号化メッセージの計算に対する対抗措置方法の第一の実施態様と有利に組み合
わせることが可能であり、この組み合わせによって対抗措置が特に効果的になる
。
【００７４】 本発明は、実施例を説明したＤＥＳ秘密鍵式暗号化アルゴリズムに適用される
。もっと一般的には、特定の演算のマイクロプロセッサによる実行が、データの
ビットごとの処理を必要とする全ての秘密鍵式暗号化アルゴリズムに適用される
。
【００７５】 ＤＥＳ秘密鍵式暗号化アルゴリズムにおける本発明による対抗措置方法を実施す
る電子構成部品１は、典型的に、図８に示したごとく、マイクロプロセッサｏＰ
と、プログラムメモリ２と、作業メモリ３とを含む。乱数発生手段４が備えられ
、図３と５のフローチャートを参照すると、暗号化アルゴリズム実行の都度、所
望のサイズの乱数Ｕおよび／またはＹ（Ｕは３２ビット、Ｙは６４ビット）を算
出する。かかる構成部品は、不可侵性を向上させるために、特にチップカード５
に使用することができる。
【図面の簡単な説明】
【図１】 図１は、ＤＥＳアルゴリズムの最初のサイクルの詳細なフローチャートである
。
【図２】 図２は、ＤＥＳアルゴリズムの最後のサイクルの詳細なフローチャートである
。
【図３】 図３は、ビットごとのデータ処理を実行する演算に適用される、本発明による
対抗措置方法を模式的に表している。
【図４】 図４は、ＤＥＳアルゴリズム実行における本発明による対抗措置方法の第一の
実施態様を表している。
【図５】 図５は、ＤＥＳアルゴリズムの実行のエンドを模式的に示している。
【図６】 図６は、秘密鍵を処理するＤＥＳアルゴリズムの演算に対する、本発明による
方法の第二の実施態様を模式的に表している。
【図７】 図７は、図５の略図に対応する対抗措置方法の適用におけるＤＥＳアルゴリズ
ムの詳細なフローチャートを表している。
【図８】 図８は、本発明による対抗措置方法を実施することができるチップカードのブ
ロック図を表している。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 フェット，ナタリー フランス共和国，エフ−13005 マルセイ ユ，バティモン ６，リュ デュ リュト ゥナン ジー．ペー．メスキ，20 (72)発明者 ブノワ，オリヴィエ フランス共和国，エフ−13400 オバーニ ュ，リュ ラステグ，22 Ｆターム(参考） 5B035 AA13 BB09 CA11 5J104 AA43 EA08 JA13 NA33 NA42 PA10

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 入力メッセージ（Ｍ）に対して秘密鍵Ｋ式暗号化アルゴリズ
    ムを実施する電子構成部品内の対抗措置方法であって、出力データ（ＯPN（Ｄ）
    ）を算出するために、入力データ（Ｄ）からビットごとに処理する演算（ＯPN）
    または一連の演算が、以下の過程を含むことを特徴とする対抗措置方法。 − 入力データ（Ｄ）と同じサイズの、第一のランダムデータ（Ｕ）である、乱
    数を抽出し、 − 入力データと第一のランダムデータ（Ｕ）の間で排他的論理和を実行して、
    第二のランダムデータ（Ｖ）を計算し、 − 第一のランダムデータ（Ｕ）と第二のランダムデータ（Ｖ）に演算（ＯPN）
    または一連の演算を順次実行して、それぞれ第一のランダム結果（ＯPN（Ｕ））
    と第二のランダム結果（ＯPN（Ｖ））を算出する。
  2. 【請求項２】 更に以下の過程を含むことを特徴とする、請求項１に記載の
    対抗措置方法。 − 前記第一及び第二のランダム結果の間で排他的論理和を実行して、出力デー
    タ（ＯPN（Ｄ））を計算する。
  3. 【請求項３】 入力メッセージ（Ｍ）から計算されたデータを対象とする演
    算（ＥＸＰ ＰＥＲＭ，Ｐ ＰＥＲＭ）に適用されることを特徴とする、請求項
    １または２に記載の対抗措置方法。
  4. 【請求項４】 前記演算または一連の演算を新たに実行するごとに、新しい
    乱数（Ｕ）を抽出することを特徴とする、請求項１から３のいずれか一つに記載
    の対抗措置方法。
  5. 【請求項５】 前記秘密鍵Ｋに対して実行される演算または一連の演算（Ｋ
    ＥＹ ＰＥＲＭ，ＳＨＩＦＴ，ＣＯＭＰ ＰＥＲＭ）に適用される、請求項１に記
    載の対抗措置方法。
  6. 【請求項６】 暗号化アルゴリズムが複数のサイクルの計算を含み、かつ各
    サイクル（Ｔi）ごとに対応する部分鍵（Ｋi）を算出するための秘密鍵Ｋに対す
    る一連の演算を含み、第一のランダム結果（ＫiY'）と第二のランダム結果（Ｋi z' ）を各サイクルごとに算出するために、前記一連の演算に適用されることを特
    徴とする、請求項５に記載の対抗措置方法。
  7. 【請求項７】 各サイクル（Ｔｉ）ごとに、出力データ（ｂ）を算出するた
    めに、部分鍵（Ｋi）と入力データ（１）との間で実行される排他的論理和の演
    算であって、この演算が下記の演算に置換されることを特徴とする、請求項６に
    記載の対抗措置方法。 − 中間結果（ｂ’）を算出するために、前記入力データ（１）と第一のランダ
    ム結果（ＫiY'）との間で排他的論理和を計算し、 − 前記出力データ（ｂ）を算出するために、前記中間結果（ｂ’）と第二のラ
    ンダム結果（Ｋiz'）との間で排他的論理和を計算する。
  8. 【請求項８】 暗号化アルゴリズムを新たに実行するごとに、新しい乱数（
    ＵまたはＺ）を抽出することを特徴とする、請求項１，２，３，５，６，７のい
    ずれか一つに記載の対抗措置方法。
  9. 【請求項９】 請求項５から８のいずれか一つに記載の対抗措置方法と組み
    合わされることを特徴とする、請求項３または４に記載の対抗措置方法。
  10. 【請求項１０】 ＤＥＳアルゴリズムに適用されることを特徴とする、請求
    項１から９のいずれか一つに記載の対抗措置方法。
  11. 【請求項１１】 乱数発生手段（４）を具備することを特徴とする、請求項
    １から１０のいずれか一つに記載の対抗措置方法を利用するセキュリティ電子構
    成部品。
  12. 【請求項１２】 請求項９に記載のセキュリティ電子構成部品を含むチップ
    カード。
JP2000600393A 1999-02-17 2000-01-20 秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法 Abandoned JP2002540654A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR99/01937 1999-02-17
FR9901937A FR2789776B1 (fr) 1999-02-17 1999-02-17 Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete
PCT/FR2000/000130 WO2000049765A2 (fr) 1999-02-17 2000-01-20 Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete

Publications (1)

Publication Number Publication Date
JP2002540654A true JP2002540654A (ja) 2002-11-26

Family

ID=9542146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000600393A Abandoned JP2002540654A (ja) 1999-02-17 2000-01-20 秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法

Country Status (10)

Country Link
US (1) US7471791B1 (ja)
EP (1) EP1198921B1 (ja)
JP (1) JP2002540654A (ja)
CN (1) CN100393029C (ja)
AU (1) AU3057500A (ja)
DE (1) DE60027163T2 (ja)
ES (1) ES2262502T3 (ja)
FR (1) FR2789776B1 (ja)
MX (1) MXPA01008201A (ja)
WO (1) WO2000049765A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305453A (ja) * 1999-04-21 2000-11-02 Nec Corp 暗号化装置，復号装置，および暗号化・復号装置
WO2006006199A1 (ja) 2004-07-07 2006-01-19 Mitsubishi Denki Kabushiki Kaisha 電子素子及びデータ処理方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002247025A (ja) * 2001-02-22 2002-08-30 Hitachi Ltd 情報処理装置
JP4596686B2 (ja) 2001-06-13 2010-12-08 富士通株式会社 Ｄｐａに対して安全な暗号化
FR2916317B1 (fr) * 2007-05-15 2009-08-07 Sagem Defense Securite Protection d'execution d'un calcul cryptographique
FR2925968B1 (fr) * 2007-12-26 2011-06-03 Ingenico Sa Procede de securisation d'un microprocesseur, programme d'ordinateur et dispositif correspondants
WO2011121298A2 (en) 2010-03-31 2011-10-06 British Telecommunications Public Limited Company Secure data recorder
DE102010028375A1 (de) * 2010-04-29 2011-11-03 Robert Bosch Gmbh Schutz vor kryptoanalytischen Seitenkanalattacken
CN102110206B (zh) * 2010-12-27 2013-01-16 北京握奇数据系统有限公司 防御攻击的方法和具有攻击防御功能的装置
CN103546281B (zh) * 2013-10-31 2016-08-17 厦门市美亚柏科信息股份有限公司 动态的密钥生成方法和装置
US20150222421A1 (en) * 2014-02-03 2015-08-06 Qualcomm Incorporated Countermeasures against side-channel attacks on cryptographic algorithms
FR3056789B1 (fr) * 2016-09-27 2018-09-21 Safran Identity & Security Procede de chiffrement ou de dechiffrement symetrique par bloc

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2650458B1 (fr) * 1989-07-25 1991-10-11 Trt Telecom Radio Electr Procede de traitement d'une permutation irreguliere de donnees protegees par chiffrement
FR2650457A1 (fr) * 1989-07-25 1991-02-01 Trt Telecom Radio Electr Procede de traitement de donnees par compression et permutation pour carte a microcircuit
FR2672402B1 (fr) * 1991-02-05 1995-01-27 Gemplus Card Int Procede et dispositif pour la generation de nombres pseudo-aleatoires uniques.
US5550809A (en) * 1992-04-10 1996-08-27 Ericsson Ge Mobile Communications, Inc. Multiple access coding using bent sequences for mobile radio communications
US5625690A (en) * 1993-11-15 1997-04-29 Lucent Technologies Inc. Software pay per use system
US5870470A (en) * 1996-02-20 1999-02-09 International Business Machines Corporation Method and apparatus for encrypting long blocks using a short-block encryption procedure
US5764766A (en) * 1996-06-11 1998-06-09 Digital Equipment Corporation System and method for generation of one-time encryption keys for data communications and a computer program product for implementing the same
FR2776445A1 (fr) * 1998-03-17 1999-09-24 Schlumberger Ind Sa Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique
WO1999063696A1 (en) * 1998-06-03 1999-12-09 Cryptography Research, Inc. Using unpredictable information to minimize leakage from smartcards and other cryptosystems
WO1999067919A2 (en) * 1998-06-03 1999-12-29 Cryptography Research, Inc. Improved des and other cryptographic processes with leak minimization for smartcards and other cryptosystems
JP3600454B2 (ja) * 1998-08-20 2004-12-15 株式会社東芝 暗号化・復号装置、暗号化・復号方法、およびそのプログラム記憶媒体
JP4317607B2 (ja) * 1998-12-14 2009-08-19 株式会社日立製作所 情報処理装置、耐タンパ処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305453A (ja) * 1999-04-21 2000-11-02 Nec Corp 暗号化装置，復号装置，および暗号化・復号装置
WO2006006199A1 (ja) 2004-07-07 2006-01-19 Mitsubishi Denki Kabushiki Kaisha 電子素子及びデータ処理方法
US8577942B2 (en) 2004-07-07 2013-11-05 Mitsubishi Electric Corporation Electronic device and data processing device for implementing cryptographic algorithms

Also Published As

Publication number Publication date
DE60027163T2 (de) 2007-03-29
DE60027163D1 (de) 2006-05-18
US7471791B1 (en) 2008-12-30
AU3057500A (en) 2000-09-04
WO2000049765A2 (fr) 2000-08-24
FR2789776A1 (fr) 2000-08-18
EP1198921B1 (fr) 2006-04-05
CN1630999A (zh) 2005-06-22
FR2789776B1 (fr) 2001-04-06
EP1198921A2 (fr) 2002-04-24
ES2262502T3 (es) 2006-12-01
MXPA01008201A (es) 2003-07-21
WO2000049765A3 (fr) 2002-02-28
CN100393029C (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
US8638944B2 (en) Security countermeasures for power analysis attacks
Coron et al. On boolean and arithmetic masking against differential power analysis
Akkar et al. An implementation of DES and AES, secure against some attacks
AU2005263805B2 (en) Method and device for carrying out a cryptographic calculation
EP1398901B1 (en) Feistel type encryption method and apparatus protected against DPA attacks
JP5823639B2 (ja) ブール演算および算術演算を用いる暗号アルゴリズムへのサイドチャネル解析に対する対策方法
Novak Side-channel attack on substitution blocks
Kircanski et al. On the sliding property of SNOW 3G and SNOW 2.0
JP2002540654A (ja) 秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法
JP3733027B2 (ja) 秘密鍵式暗号化アルゴリズムを用いる電子構成部品内の対抗措置方法
Borst et al. Cryptography on smart cards
EP1351430B1 (en) Expansion key generating device, encryption device and encryption system
JP3650333B2 (ja) 秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法
Ahmadi et al. Generalized meet in the middle cryptanalysis of block ciphers with an automated search algorithm
EP1587237A1 (en) Security countermeasures for power analysis attacks
Lim et al. Differential fault attack on lightweight block cipher PIPO
JP4195199B2 (ja) 秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法
US20050031121A1 (en) Encryption method and apparatus
EP2363974A1 (en) Variable table masking for cryptographic processes
JP2002529777A (ja) 秘密鍵式暗号化アルゴリズムを利用する電子構成部品内の対抗措置方法
Lu et al. Cryptanalysis of two white-box implementations of the SM4 block cipher
Banescu Cache timing attacks
Novak Side-channel based reverse engineering of secret algorithms
US7206408B1 (en) Countermeasure method in an electronic component using a dynamic secret key cryptographic algorithm
Lu et al. Cryptanalysis Of A Type Of White-Box Implementations Of The SM4 Block Cipher

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040122