JP2002534033A - マルチメディアアプリケーションにおける固定サイズパケットに対して優先順位を決定したバッファ管理 - Google Patents
マルチメディアアプリケーションにおける固定サイズパケットに対して優先順位を決定したバッファ管理Info
- Publication number
- JP2002534033A JP2002534033A JP2000590425A JP2000590425A JP2002534033A JP 2002534033 A JP2002534033 A JP 2002534033A JP 2000590425 A JP2000590425 A JP 2000590425A JP 2000590425 A JP2000590425 A JP 2000590425A JP 2002534033 A JP2002534033 A JP 2002534033A
- Authority
- JP
- Japan
- Prior art keywords
- page
- buffer
- data
- packet
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
- H04L2012/5607—Radio
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
マルチメディアアプリケーション、特に、制御データフレーム（ＣＤＦ）に基づいてＴＤＭＡによる保持を行う非同期転送モード（ＡＴＭ）に対する媒体アクセス制御（ＭＡＣ）層の優先順位を決定したバッファを、データパケットをそれぞれ格納するために順次の同一サイズのページすなわち同一のバイト数を有するＡＴＭセルに分割したアドレス指定可能な記憶装置によって形成する。記憶装置は、各ページに関連したタグを格納するタグレジスタを有し、各タグは、関連のページが空であるか充填されているかを表し、タグレジスタからの衝突のない更新を格納するシャドウレジスタと、最下位の自由なすなわち占有されていないページに対するポインタを格納するページレジスタとを更に有する。データパケットに含まれるバイトのバッファへの順次の書込みを制御する記憶装置のメモリロケーションの順次のバッファアドレスを、ページレジスタの内容に応じた第１アドレス構成要素及びストリームデータソースから受信した現在のパケットの計数である第２アドレス構成要素の和から発生させる。充填されているページ内のアドレスを飛び越える連続するバイトアドレスを発生させ、これによって、充填されているページへの上書きを迂回し及び回避する。
Description
【０００１】
本発明は、順次アクセスしたバッファが使用されるストリームデータアプリケ
ーションに関するものであり、特に、上書きの結果としてまだ必要なすなわち「
残すべき」バッファ内容の損失を防止する記憶管理を行うバッファ装置に関する
ものである。本発明は、無線マルチメディアアプリケーションで用いられるよう
な固定サイズのパケットすなわちセルで構成したストリームデータに対する優先
順位を決定したバッファの管理にも適切である。
ーションに関するものであり、特に、上書きの結果としてまだ必要なすなわち「
残すべき」バッファ内容の損失を防止する記憶管理を行うバッファ装置に関する
ものである。本発明は、無線マルチメディアアプリケーションで用いられるよう
な固定サイズのパケットすなわちセルで構成したストリームデータに対する優先
順位を決定したバッファの管理にも適切である。
【０００２】
今日、セルラシステムによって提供されるような無線音声通信は既になくては
ならないものであり、将来の無線通信が音声だけでなくマルチメディアトラフィ
ックを搬送することは明らかである。ＡＴＭ（非同期転送モード）技術は、有線
ネットワーク上で開発され、マルチメディア通信のために、種々のデータ速度、
種々のサービスの品質（ＱｏＳ）の要求（例えば、データの信頼性、遅延の考慮
等）、種種の接続又は非接続状態等を有する高速データトラフィックを搬送する
。将来の無線ＡＴＭに基づく（ＷＡＴＭ）サービスが有線ネットワークの市販の
端末に設けられるものと考えられている。
ならないものであり、将来の無線通信が音声だけでなくマルチメディアトラフィ
ックを搬送することは明らかである。ＡＴＭ（非同期転送モード）技術は、有線
ネットワーク上で開発され、マルチメディア通信のために、種々のデータ速度、
種々のサービスの品質（ＱｏＳ）の要求（例えば、データの信頼性、遅延の考慮
等）、種種の接続又は非接続状態等を有する高速データトラフィックを搬送する
。将来の無線ＡＴＭに基づく（ＷＡＴＭ）サービスが有線ネットワークの市販の
端末に設けられるものと考えられている。
【０００３】 無線ローカルエリアネットワーク（ＬＡＮ）を構築するのに向けられる現在の
努力は、米国のＩＥＥＥ８０２．１１及び欧州のＨＩＰＥＲＬＡＮの現存する規
格に向けられている。これらの規格がほとんど完成する間、その発展は、リアル
タイム及びデータトラフィックに対するＱｏＳのＡＴＭに基づくサービス要求を
考慮しなかった。本来、その要求は、同一媒体中のビデオ、オーディオ及びデー
タサービス（マルチメディア）をマルチプレクサ処理することによって生じる。
オーディオデータは、データサービスに要求されるパケット誤りの信頼性を必要
としないが、顕著な遅延を許容することができない。ビデオデータは、一般にオ
ーディオよりも長い遅延を被るが、遅延ジッタを許容することができない。これ
ら遅延及びパケット誤りレートの考察は、接続に適合したサービスを採用するた
めにＡＴＭに向けられた。それは、指定された接続内の二つのノード間のそれぞ
れで誤り制御を行う代わりに、誤り制御を端末間で行うこともに向けられた（誤
り制御は、ノードのパケットの信頼性を確保する方法であって、これによって、
パケットの誤りが検出され、パケットの再転送要求が送信ノードに送られる。）
。そのような手順は、有線の光ファイバネットワークによって容易となり、その
パケット誤りレートは非常に小さい。無線ネットワークは、一般にそのような低
い誤りレートを提供する。
努力は、米国のＩＥＥＥ８０２．１１及び欧州のＨＩＰＥＲＬＡＮの現存する規
格に向けられている。これらの規格がほとんど完成する間、その発展は、リアル
タイム及びデータトラフィックに対するＱｏＳのＡＴＭに基づくサービス要求を
考慮しなかった。本来、その要求は、同一媒体中のビデオ、オーディオ及びデー
タサービス（マルチメディア）をマルチプレクサ処理することによって生じる。
オーディオデータは、データサービスに要求されるパケット誤りの信頼性を必要
としないが、顕著な遅延を許容することができない。ビデオデータは、一般にオ
ーディオよりも長い遅延を被るが、遅延ジッタを許容することができない。これ
ら遅延及びパケット誤りレートの考察は、接続に適合したサービスを採用するた
めにＡＴＭに向けられた。それは、指定された接続内の二つのノード間のそれぞ
れで誤り制御を行う代わりに、誤り制御を端末間で行うこともに向けられた（誤
り制御は、ノードのパケットの信頼性を確保する方法であって、これによって、
パケットの誤りが検出され、パケットの再転送要求が送信ノードに送られる。）
。そのような手順は、有線の光ファイバネットワークによって容易となり、その
パケット誤りレートは非常に小さい。無線ネットワークは、一般にそのような低
い誤りレートを提供する。
【０００４】 遅延の考察は、ＡＴＭサービスに対しても重要である。有線ＡＴＭネットワー
クは、要求されるＱｏＳを保証することができない任意のサービスを簡単にブロ
ックする。典型的には、無線ネットワークはそのような形態を許容しない。遅延
は、実際には過負荷のネットワークにおいては指数的に増大する。そのようなチ
ャネルアクセスプロトコルは、実際にはＩＥＥＥ８０２．１１及びＨＩＰＥＲＬ
ＡＮにおいて特徴付けられる。
クは、要求されるＱｏＳを保証することができない任意のサービスを簡単にブロ
ックする。典型的には、無線ネットワークはそのような形態を許容しない。遅延
は、実際には過負荷のネットワークにおいては指数的に増大する。そのようなチ
ャネルアクセスプロトコルは、実際にはＩＥＥＥ８０２．１１及びＨＩＰＥＲＬ
ＡＮにおいて特徴付けられる。
【０００５】 ＡＴＭ上でサポートされたサービスは、サービスのデータレートの時間変動形
態に関する以下の特性の一つを有する。ネットワークによって支持されると予測
されるＳｏＱパラメータもリストする。 − 一定のビットレート（ＣＢＲ）：ビットレートを特定。 − 可変ビットレート（ＶＢＲ）−ＲＴ：支持されるセルレート、最大バースト
サイズ、固定された遅延を特定。 − 可変ビットレート（ＶＢＲ）−Ｎ０ＲＴ：支持されたセルレート、最大バー
ストサイズを特定。 − 利用できるビットレート（ＡＢＲ）：最大努力サービス：帯域幅は最小レー
ト処理を除いて保証を行わない。 − 指定されていないビットレート（ＵＢＲ）：任意の保証されたレートを除く
ＡＢＲ。
態に関する以下の特性の一つを有する。ネットワークによって支持されると予測
されるＳｏＱパラメータもリストする。 − 一定のビットレート（ＣＢＲ）：ビットレートを特定。 − 可変ビットレート（ＶＢＲ）−ＲＴ：支持されるセルレート、最大バースト
サイズ、固定された遅延を特定。 − 可変ビットレート（ＶＢＲ）−Ｎ０ＲＴ：支持されたセルレート、最大バー
ストサイズを特定。 − 利用できるビットレート（ＡＢＲ）：最大努力サービス：帯域幅は最小レー
ト処理を除いて保証を行わない。 − 指定されていないビットレート（ＵＢＲ）：任意の保証されたレートを除く
ＡＢＲ。
【０００６】 明らかに、ＷＡＴＭシステムを設計する際の重要な点は、複数のユーザ間で無
線チャネルにアクセスする方法を指定する媒体アクセス制御（ＭＡＣ）プロトコ
ルがＡＴＭの基本要求を満足する必要があることである。 ＭＡＣプロトコルを実現する方法の一つは、時分割多重アクセス（ＴＤＭＡ）
を使用することであり、この場合、ＴＤＭＡフレームはスロットに分割され、そ
の各々に独自のユーザが割り当てられる。一般に、このような割当ては、従来の
ＴＤＭＡのように固定して又はリザベーションに基づくＴＤＭＡ（Ｒ−ＴＤＭＡ
）のように可変で行うことができる。Ｒ−ＴＤＭＡにおいて、サブフレーム化は
、リザベーションが問い合わされ及び割当てられる「制御」フェーズ及び「デー
タ」フェーズから典型的に構成されるＴＤＭＡフレームの互いに相違する「フェ
ーズ」に関して発生し、この場合、伝送スロットが用いられる。ＡＴＭ ＱｏＳ
に適合するために、ＭＡＣプロトコルは、制御データフレーム（ＣＤＦ）のシー
ケンスを利用するＲ−ＴＤＭＡを実現し、各ＣＤＦは、制御フェーズ及びそれに
続くデータフェーズからなる。制御フェーズ中、複数の無線端末は、使用に要求
される複数のＡＴＭスロットを指定する。一度、この要求が成功すると、所定の
個数のＡＴＭスロットが特定の無線端末に対して保持され、無線端末は、指定さ
れたシーケンス中の指示されたパケットをデータフェーズ中に送信することがで
きる。
線チャネルにアクセスする方法を指定する媒体アクセス制御（ＭＡＣ）プロトコ
ルがＡＴＭの基本要求を満足する必要があることである。 ＭＡＣプロトコルを実現する方法の一つは、時分割多重アクセス（ＴＤＭＡ）
を使用することであり、この場合、ＴＤＭＡフレームはスロットに分割され、そ
の各々に独自のユーザが割り当てられる。一般に、このような割当ては、従来の
ＴＤＭＡのように固定して又はリザベーションに基づくＴＤＭＡ（Ｒ−ＴＤＭＡ
）のように可変で行うことができる。Ｒ−ＴＤＭＡにおいて、サブフレーム化は
、リザベーションが問い合わされ及び割当てられる「制御」フェーズ及び「デー
タ」フェーズから典型的に構成されるＴＤＭＡフレームの互いに相違する「フェ
ーズ」に関して発生し、この場合、伝送スロットが用いられる。ＡＴＭ ＱｏＳ
に適合するために、ＭＡＣプロトコルは、制御データフレーム（ＣＤＦ）のシー
ケンスを利用するＲ−ＴＤＭＡを実現し、各ＣＤＦは、制御フェーズ及びそれに
続くデータフェーズからなる。制御フェーズ中、複数の無線端末は、使用に要求
される複数のＡＴＭスロットを指定する。一度、この要求が成功すると、所定の
個数のＡＴＭスロットが特定の無線端末に対して保持され、無線端末は、指定さ
れたシーケンス中の指示されたパケットをデータフェーズ中に送信することがで
きる。
【０００７】 Ｒ−ＴＤＭＡを実現するために、ＭＡＣ層は単一の優先順位を決定したバッフ
ァを必要とする。ＭＡＣ層バッファ制御に対して二つの点が重要である。第１に
、上層から入力するセルをＡＴＭ ＱｏＳ仕様に従って分類する必要があり、す
なわち、より急な要求を有するＡＴＭセルをより先に送信する必要がある。第２
に、ＭＡＣ層は、パワーセーブをサポートする必要があり、すなわち、ＭＡＣ層
を、要求されたときのみ有効にする必要がある。
ァを必要とする。ＭＡＣ層バッファ制御に対して二つの点が重要である。第１に
、上層から入力するセルをＡＴＭ ＱｏＳ仕様に従って分類する必要があり、す
なわち、より急な要求を有するＡＴＭセルをより先に送信する必要がある。第２
に、ＭＡＣ層は、パワーセーブをサポートする必要があり、すなわち、ＭＡＣ層
を、要求されたときのみ有効にする必要がある。
【０００８】 優先順位を決定するバッファを実現するに当たり、メモリの断片化が生じるお
それがあるので、バッファの管理に問題がある。例えば、先ず、バッファが空で
あると仮定する。この場合、５個のＡＴＭセルがメモリの順次のアドレスを占有
していると仮定する。ＱｏＳを考慮するために、ＡＴＭセル２及び４が現在のＣ
ＤＦ中に送信され、ギャップがバッファに残り、メモリの断片化の問題が生じる
。バッファサイズを無限にすることができないので、このギャップを再使用する
方法を見つける必要がある。
それがあるので、バッファの管理に問題がある。例えば、先ず、バッファが空で
あると仮定する。この場合、５個のＡＴＭセルがメモリの順次のアドレスを占有
していると仮定する。ＱｏＳを考慮するために、ＡＴＭセル２及び４が現在のＣ
ＤＦ中に送信され、ギャップがバッファに残り、メモリの断片化の問題が生じる
。バッファサイズを無限にすることができないので、このギャップを再使用する
方法を見つける必要がある。
【０００９】 一般に、断片化問題を、プロセッサによって実行されるソフトウェア上で解決
することができ、すなわち、プロセッサに基づくはめ込みシステムを用いて、優
先順位を決定したバッファの断片化防止(defragmentation)を管理する。簡単な
技術は、バッファ内の全ての「残すべき」パケットをバッファのヘッドに再コピ
ーすることである。しかしながら、そのような解決は、プログラム可能であると
しても、プロセッサのリソースに関して非常に不経済なものとなる。バーストの
あるリソースに対して、バッファ内に多数の残すべきパケットが存在するおそれ
があり、これらパケットの全ての移動は著しい過負荷となる。これによって二つ
の問題、すなわち、メモリの断片化防止のために著しい処理時間を要する問題と
、メモリの断片化防止に必要な処理時間の上限が大きく、これによって、どのよ
うにしてプロセッサタスクのスケジューリングを保証するかの問題が生じる。
することができ、すなわち、プロセッサに基づくはめ込みシステムを用いて、優
先順位を決定したバッファの断片化防止(defragmentation)を管理する。簡単な
技術は、バッファ内の全ての「残すべき」パケットをバッファのヘッドに再コピ
ーすることである。しかしながら、そのような解決は、プログラム可能であると
しても、プロセッサのリソースに関して非常に不経済なものとなる。バーストの
あるリソースに対して、バッファ内に多数の残すべきパケットが存在するおそれ
があり、これらパケットの全ての移動は著しい過負荷となる。これによって二つ
の問題、すなわち、メモリの断片化防止のために著しい処理時間を要する問題と
、メモリの断片化防止に必要な処理時間の上限が大きく、これによって、どのよ
うにしてプロセッサタスクのスケジューリングを保証するかの問題が生じる。
【００１０】 上記アーキテクチャに関する他の解決は、残すべき全てのＡＴＭセルを「入力
」バッファから他の場所例えば他のバッファにコピーし、プロセッサソフトウェ
アを用いて制御することによってメモリの断片化防止を行い、すなわち、優先順
位を決定したバッファ中の残すべきパケットを、他のバッファ内の適切なスペー
スにコピーする。これによって、現在のＣＤＦ中にのみ生じる残すべきパケット
を毎回移動させる必要があるので、上記方法に比べて問題を著しく軽減する。し
かしながら、この技術の問題は、メモリのデュープリケーションであり、プロセ
ッサは、本質的には、送信される各バイトに対して二つのメモリコピーコマンド
を実行し、すなわち、一方は、優先順位を決定したバッファから他のバッファへ
のメモリコピーコマンドを実行し、他方は、他のバッファから物理層ＦＩＦＯへ
のメモリコピーコマンドを実行する。
」バッファから他の場所例えば他のバッファにコピーし、プロセッサソフトウェ
アを用いて制御することによってメモリの断片化防止を行い、すなわち、優先順
位を決定したバッファ中の残すべきパケットを、他のバッファ内の適切なスペー
スにコピーする。これによって、現在のＣＤＦ中にのみ生じる残すべきパケット
を毎回移動させる必要があるので、上記方法に比べて問題を著しく軽減する。し
かしながら、この技術の問題は、メモリのデュープリケーションであり、プロセ
ッサは、本質的には、送信される各バイトに対して二つのメモリコピーコマンド
を実行し、すなわち、一方は、優先順位を決定したバッファから他のバッファへ
のメモリコピーコマンドを実行し、他方は、他のバッファから物理層ＦＩＦＯへ
のメモリコピーコマンドを実行する。
【００１１】
本発明の目的は、バッファの断片化を防止するメモリ管理手段を有し、断片化
防止の管理を、残すべきパケットを再配置し又はその「周辺を書き込む」問題を
有しながらプロセッサがロードされないように行う順次アクセス可能なバッファ
を提供することである。
防止の管理を、残すべきパケットを再配置し又はその「周辺を書き込む」問題を
有しながらプロセッサがロードされないように行う順次アクセス可能なバッファ
を提供することである。
【００１２】 本発明の他の目的は、バッファの利用を最小にするとともに、断片化防止を伴
うプロセッサインタラクションを最小にする簡単かつ非常に制御された方法でそ
のような断片化防止の管理を実現することである。ＷＡＴＭ端末の場合、断片化
防止を伴うプロセッサインタラクションを最小にすることによって、更に良好な
パワーセーブを可能にする。
うプロセッサインタラクションを最小にする簡単かつ非常に制御された方法でそ
のような断片化防止の管理を実現することである。ＷＡＴＭ端末の場合、断片化
防止を伴うプロセッサインタラクションを最小にすることによって、更に良好な
パワーセーブを可能にする。
【００１３】 本発明のこれら及び他の態様は、同一バイト数を有するデータパケットをそれ
ぞれ格納する順次のサイズが等しいページに分割するアドレス指定可能な記憶装
置を具えるバッファを設けることによって満足される。（パケットがＡＴＭセル
である場合、各々は５３バイト長を有する。）本発明は、記憶装置が、各ページ
に関連したタグを格納する第１メモリロケーションを更に具え、各タグが、関連
のページが空であるか充填されているかを表し、格納されたタグから取り出され
たデータ状態に応答して、前記データパケットに含まれるバイトのバッファへの
順次の書込みを制御する前記記憶装置のメモリロケーションの連続するアドレス
を出現させる発生手段を更に具え、そのように連続するアドレスが、充填されて
いるページ内のアドレスを飛び越して、充填されているページへの上書きを迂回
し及び回避することを特徴とするものである。
ぞれ格納する順次のサイズが等しいページに分割するアドレス指定可能な記憶装
置を具えるバッファを設けることによって満足される。（パケットがＡＴＭセル
である場合、各々は５３バイト長を有する。）本発明は、記憶装置が、各ページ
に関連したタグを格納する第１メモリロケーションを更に具え、各タグが、関連
のページが空であるか充填されているかを表し、格納されたタグから取り出され
たデータ状態に応答して、前記データパケットに含まれるバイトのバッファへの
順次の書込みを制御する前記記憶装置のメモリロケーションの連続するアドレス
を出現させる発生手段を更に具え、そのように連続するアドレスが、充填されて
いるページ内のアドレスを飛び越して、充填されているページへの上書きを迂回
し及び回避することを特徴とするものである。
【００１４】 タグをプロセッサによって発生させる間、格納されたタグから取得されたデー
タ状態及びメモリロケーションのアドレスの連続を、他のプロセッサを介在させ
ることなく発生させる。
タ状態及びメモリロケーションのアドレスの連続を、他のプロセッサを介在させ
ることなく発生させる。
【００１５】 本発明は、更に、前記アドレス発生手段が、前記データ状態に応答して、空で
あるページを表す第１アドレス構成要素を形成する手段と、パケット内のバイト
位置を表す第２アドレス構成要素を形成する手段と、これら第１及び第２アドレ
ス構成要素を結合する手段とを具えることを特徴とする。メモリロケーションの
アドレスの連続は、連続するページ数及びバイト数によって簡単に形成される。
あるページを表す第１アドレス構成要素を形成する手段と、パケット内のバイト
位置を表す第２アドレス構成要素を形成する手段と、これら第１及び第２アドレ
ス構成要素を結合する手段とを具えることを特徴とする。メモリロケーションの
アドレスの連続は、連続するページ数及びバイト数によって簡単に形成される。
【００１６】 本発明の他の態様は、前記記憶装置が、前記データ状態を格納する第２メモリ
ロケーションと、前記格納したタグから前記データ状態を取得し、対応するペー
ジが充填されていることを対応するタグが表すときに前記格納したデータ状態を
保持する手段とを更に具える。このようにして、メモリロケーションのアドレス
の連続の形成を制御するデータ状態を、プロセッサのタグの更新とＭＡＣ層によ
って指示された要求に応じたアドレスの発生との間の衝突を回避するように、プ
ロセッサによって書き込まれたタグから取得する。
ロケーションと、前記格納したタグから前記データ状態を取得し、対応するペー
ジが充填されていることを対応するタグが表すときに前記格納したデータ状態を
保持する手段とを更に具える。このようにして、メモリロケーションのアドレス
の連続の形成を制御するデータ状態を、プロセッサのタグの更新とＭＡＣ層によ
って指示された要求に応じたアドレスの発生との間の衝突を回避するように、プ
ロセッサによって書き込まれたタグから取得する。
【００１７】 本発明の他の態様は、変更可能な個数の前記データパケットをＲ−ＴＤＭＡフ
レーム内で受信し又は送信し、その各々が、データパケットを含む複数のタイム
スロットを有するデータフェーズと、タイムスロットを保持する制御フェーズと
を有し、また、前記データパケットが、サービス要求の品質をそれぞれ有する各
タイプのサービスに対応し、前記記憶装置を、前記パケットに対応するトラフッ
ィクのタイプのサービス要求の品質にそれぞれ従って格納されたデータパケット
を有する優先順位を決定したバッファとする。
レーム内で受信し又は送信し、その各々が、データパケットを含む複数のタイム
スロットを有するデータフェーズと、タイムスロットを保持する制御フェーズと
を有し、また、前記データパケットが、サービス要求の品質をそれぞれ有する各
タイプのサービスに対応し、前記記憶装置を、前記パケットに対応するトラフッ
ィクのタイプのサービス要求の品質にそれぞれ従って格納されたデータパケット
を有する優先順位を決定したバッファとする。
【００１８】
本発明を、一例として、ＷＡＴＭ端末の一部を説明する。しかしながら、本発
明を、（典型的にはストリームデータアプリケーションにおける）内容を必要と
されるが上書きされて消失するおそれのある順次にアクセスされるバッファの占
有されたロケーションを回避する技術を必要とする任意の場合に用いることがで
きる。
明を、（典型的にはストリームデータアプリケーションにおける）内容を必要と
されるが上書きされて消失するおそれのある順次にアクセスされるバッファの占
有されたロケーションを回避する技術を必要とする任意の場合に用いることがで
きる。
【００１９】 先ず、図１を参照すると、制御フェーズ及びそれに続くデータフェーズからな
る制御データフレーム（ＣＤＦ）の構成を示す。制御フェーズ中、多重無線端末
は、使用の際に要求される複数のＡＴＭスロットを指定する。一度、この要求が
満足されると、所定の個数のＡＴＭスロットが特定の無線端末に対して保持され
、その後、無線端末は、指定したシーケンスの指示されたパケットをデータフェ
ーズ中に送信する。図解のために、時間軸のみを考慮し、この場合、時間をスロ
ットに分割し、その各々は、制御パケットの長さ又はデータパケットに所定のガ
ード時間を加えたものの長さに等しい。
る制御データフレーム（ＣＤＦ）の構成を示す。制御フェーズ中、多重無線端末
は、使用の際に要求される複数のＡＴＭスロットを指定する。一度、この要求が
満足されると、所定の個数のＡＴＭスロットが特定の無線端末に対して保持され
、その後、無線端末は、指定したシーケンスの指示されたパケットをデータフェ
ーズ中に送信する。図解のために、時間軸のみを考慮し、この場合、時間をスロ
ットに分割し、その各々は、制御パケットの長さ又はデータパケットに所定のガ
ード時間を加えたものの長さに等しい。
【００２０】 一例として、無線ＡＴＭに対する典型的なはめ込みシステムの実現を説明する
。図２は、全てのＡＴＭセルに対して優先順位を決定したバッファ１０と、バッ
ファサーバ１２とを一般的に示し、これら全ては、ＭＡＣ層１４内に存在する。
。図２は、全てのＡＴＭセルに対して優先順位を決定したバッファ１０と、バッ
ファサーバ１２とを一般的に示し、これら全ては、ＭＡＣ層１４内に存在する。
【００２１】 図３は、ＭＡＣプロトコルにおける改善に適応するようプログラム可能にする
のが非常に容易なＭＡＣサブシステム用のハードウェアを記載する。ＭＡＣ層ハ
ードウェア設計は、ＡＴＭに対するＡＴＭ−ＭＡＣインタフェースと物理層ＰＨ
Ｙに対するＭＡＣ−ＰＨＹインタフェースとの間にバッファ付きデータ経路を提
供し、これによって、ＭＡＣ層スケジューリング及び管理機能を、生じうる最小
の遅延すなわちパケット損失で果たすことができる。ＡＴＭ−ＭＡＣインタフェ
ースからＭＡＣ−ＰＨＹインタフェースまでのダウンロードデータ経路は、ＵＴ
ＯＰＩＡ欧州規格に従うデータレートに適合するとともにメモリの断片化防止を
達成できるようにＡＴＭデータフローを緩和する入力ＦＩＦＯ２０と、デュアル
ポート、あるポートを通じたランダムアクセス、他のポートを通じた順次アクセ
ス、スケジューリングを行うメモリ（ＳＡＥＡＭ，図示せず。）からなる優先順
位を決定したバッファ２２と、物理層データレートに適合するとともにＭＡＣオ
ーバヘッドパラメータの挿入を許容する出力ＦＩＦＯ２４とを有する。
のが非常に容易なＭＡＣサブシステム用のハードウェアを記載する。ＭＡＣ層ハ
ードウェア設計は、ＡＴＭに対するＡＴＭ−ＭＡＣインタフェースと物理層ＰＨ
Ｙに対するＭＡＣ−ＰＨＹインタフェースとの間にバッファ付きデータ経路を提
供し、これによって、ＭＡＣ層スケジューリング及び管理機能を、生じうる最小
の遅延すなわちパケット損失で果たすことができる。ＡＴＭ−ＭＡＣインタフェ
ースからＭＡＣ−ＰＨＹインタフェースまでのダウンロードデータ経路は、ＵＴ
ＯＰＩＡ欧州規格に従うデータレートに適合するとともにメモリの断片化防止を
達成できるようにＡＴＭデータフローを緩和する入力ＦＩＦＯ２０と、デュアル
ポート、あるポートを通じたランダムアクセス、他のポートを通じた順次アクセ
ス、スケジューリングを行うメモリ（ＳＡＥＡＭ，図示せず。）からなる優先順
位を決定したバッファ２２と、物理層データレートに適合するとともにＭＡＣオ
ーバヘッドパラメータの挿入を許容する出力ＦＩＦＯ２４とを有する。
【００２２】 ストリームデータは、プロセッサすなわちＭＰＵ３４によってＲＡＭポートを
通じて動作すべきシーケンシャルポートを通じてバッファ２２に入力され、再び
そのシーケンシャルポートを通じて次の層に送信される。
通じて動作すべきシーケンシャルポートを通じてバッファ２２に入力され、再び
そのシーケンシャルポートを通じて次の層に送信される。
【００２３】 アップロードデータ経路はＳＡＲＡＭアップロードバッファ２６でもあり、そ
れは、パケットを収集し、ＭＡＣ層データへのＲＡＭアクセスを許容し、かつ、
ＡＴＭ層への順次アクセスを継続する。ＤＰＲＡＭメールボックス２８を、パラ
メータ及び状態情報を送るようＭＡＣ層とＡＴＭ層との間のメールボックス機能
に対して設ける。プログラマブルデバイス（ＰＬＤ）３０及び３２は、インタフ
ェース機能、データ経路機能及び時間保持機能を制御する。プロセッサすなわち
ＭＰＵ３４は、全てのスケジュールリング機能及び管理機能を実行するために符
号化される。好適には、共通のハードウェア設計を、基地局又は無線端末で使用
するように行う。２セットの動作コードがＥＥＰＲＯＭ３６に存在する。スイッ
チ選択によって、２セットのコードのうちの一方が、基地局（ＢＳ）又は無線端
末（ＷＴ）として構成するためにパワーアップ中のＳＲＡＭ３８に呼び出される
。
れは、パケットを収集し、ＭＡＣ層データへのＲＡＭアクセスを許容し、かつ、
ＡＴＭ層への順次アクセスを継続する。ＤＰＲＡＭメールボックス２８を、パラ
メータ及び状態情報を送るようＭＡＣ層とＡＴＭ層との間のメールボックス機能
に対して設ける。プログラマブルデバイス（ＰＬＤ）３０及び３２は、インタフ
ェース機能、データ経路機能及び時間保持機能を制御する。プロセッサすなわち
ＭＰＵ３４は、全てのスケジュールリング機能及び管理機能を実行するために符
号化される。好適には、共通のハードウェア設計を、基地局又は無線端末で使用
するように行う。２セットの動作コードがＥＥＰＲＯＭ３６に存在する。スイッ
チ選択によって、２セットのコードのうちの一方が、基地局（ＢＳ）又は無線端
末（ＷＴ）として構成するためにパワーアップ中のＳＲＡＭ３８に呼び出される
。
【００２４】 ＰＬＤ３０及び３２を、ＭＰＵ３４の動作を増補させるために設ける。ＰＬＤ
３０は、メモリマップを実現するアドレスラッチ及びチップ選択デコーダと、プ
ロセッサインタラクション用のコマンドレジスタ及び状態レジスタと、Ｕｔｏｐ
ｉａを通じてＡＴＭ層にインタフェースする信号セットとを有する。ＰＬＤ３２
は、タイムスタンプカウンタ及び及びＣＤＦのフェーズの実現によってプロセッ
サを補足する。したがって、ＰＬＤ３２は、物理層インタフェース信号セットと
、ＭＰＵ３４に関係するコマンドレジスタ及び状態レジスタとを有する。
３０は、メモリマップを実現するアドレスラッチ及びチップ選択デコーダと、プ
ロセッサインタラクション用のコマンドレジスタ及び状態レジスタと、Ｕｔｏｐ
ｉａを通じてＡＴＭ層にインタフェースする信号セットとを有する。ＰＬＤ３２
は、タイムスタンプカウンタ及び及びＣＤＦのフェーズの実現によってプロセッ
サを補足する。したがって、ＰＬＤ３２は、物理層インタフェース信号セットと
、ＭＰＵ３４に関係するコマンドレジスタ及び状態レジスタとを有する。
【００２５】 ＭＰＵ３４を、例えば、Ｒ３０００クラスのＭＩＰＳ ＲＩＳＣ、例えばＩＤ
Ｔ７９Ｒ３０４１とする。ＥＥＰＲＯＭ３６は、１２８ｋのサイズを有し、ブー
トコード、モニタ及び２セットの動作コード（ＢＳ及びＷＴ）を保持する。ＳＲ
ＡＭ３８は、好適には１２８ｋのサイズを有し、ダイナミックパラメータ及び一
般的なワークスペースの記憶を行う。 メモリの断片化問題を解決するために、プロセッサＭＰＵ３４は、先ず、ＦＩ
ＦＯ２０からバッファ２２へのＡＴＭパケットの流れを停止し、メモリのギャッ
プを取り除く。
Ｔ７９Ｒ３０４１とする。ＥＥＰＲＯＭ３６は、１２８ｋのサイズを有し、ブー
トコード、モニタ及び２セットの動作コード（ＢＳ及びＷＴ）を保持する。ＳＲ
ＡＭ３８は、好適には１２８ｋのサイズを有し、ダイナミックパラメータ及び一
般的なワークスペースの記憶を行う。 メモリの断片化問題を解決するために、プロセッサＭＰＵ３４は、先ず、ＦＩ
ＦＯ２０からバッファ２２へのＡＴＭパケットの流れを停止し、メモリのギャッ
プを取り除く。
【００２６】 図４は、「周辺書込み」(write-around)法によってメモリの断片化防止を行う
回路のブロック図を示す。この図において、ＡＴＭセルを仮定し（５３バイトパ
ケット）、バッファを、約８Ｋのメモリである１５４個のＡＴＭから構成されて
いるものと仮定する。この図は、図３の「優先順位を決定したバッファ」アドレ
スカウンタを制御する追加のハードウェアを示す。
回路のブロック図を示す。この図において、ＡＴＭセルを仮定し（５３バイトパ
ケット）、バッファを、約８Ｋのメモリである１５４個のＡＴＭから構成されて
いるものと仮定する。この図は、図３の「優先順位を決定したバッファ」アドレ
スカウンタを制御する追加のハードウェアを示す。
【００２７】 図４において、参照番号４０１はプロセッサバスを表し、参照番号４０２はプ
ロセッサ書込み信号を表し、参照番号４０３及び４１１はＬＯＡＤ ＴＡＧＳ信
号を表し、参照番号４０４及び４１２はＰＲＥＳＥＴ ＭＡＲＫ信号を表し、参
照番号４０５及び４１３はＥＮＤ ＯＦ ＣＥＬＬ信号を表し、参照番号４０６
はストリームデータソース信号を表し、参照番号４０７はＣＬＫ信号を表し、参
照番号４０８はＦＲＥＥ ＰＡＧＥ ＳＴＡＲＴＩＮＧ ＡＤＤＲＥＳＳ信号を
表し、参照番号４０９はＰＡＣＫＥＴ ＢＹＴＥ ＣＯＵＮＴ信号を表し、参照
番号４１０はＳＥＱＵＥＮＴＩＡＬ ＢＵＦＦＥＲ ＡＤＤＲＥＳＳ信号を表す
。
ロセッサ書込み信号を表し、参照番号４０３及び４１１はＬＯＡＤ ＴＡＧＳ信
号を表し、参照番号４０４及び４１２はＰＲＥＳＥＴ ＭＡＲＫ信号を表し、参
照番号４０５及び４１３はＥＮＤ ＯＦ ＣＥＬＬ信号を表し、参照番号４０６
はストリームデータソース信号を表し、参照番号４０７はＣＬＫ信号を表し、参
照番号４０８はＦＲＥＥ ＰＡＧＥ ＳＴＡＲＴＩＮＧ ＡＤＤＲＥＳＳ信号を
表し、参照番号４０９はＰＡＣＫＥＴ ＢＹＴＥ ＣＯＵＮＴ信号を表し、参照
番号４１０はＳＥＱＵＥＮＴＩＡＬ ＢＵＦＦＥＲ ＡＤＤＲＥＳＳ信号を表す
。
【００２８】 バッファを、動作の便宜及び実現する論理を最小にするためにパケット境界す
なわちページに沿って構成する。バッファでアルゴリズムを実行するＭＰＵ３４
は、各パケット境界のポインタのテーブルを維持し、したがって、全ての残すべ
きパケットの位置を既知である。タグレジスタ４０を設け、それは、バッファ２
２のパケット境界と同数のビットを有する。各ビットは、残すものとして占有さ
れるもの又は自由に使用できるものとして境界又はページにタグを付け、この場
合、０を、自由に使用できるものとし、１を、占有されたものとする。各アルゴ
リズムを実行した後、ＭＰＵ３４は、占有された状態であるロケーションに１を
書き込むとともに残りを０にリセットすることによってレジスタ４０をリフレッ
シュする。
なわちページに沿って構成する。バッファでアルゴリズムを実行するＭＰＵ３４
は、各パケット境界のポインタのテーブルを維持し、したがって、全ての残すべ
きパケットの位置を既知である。タグレジスタ４０を設け、それは、バッファ２
２のパケット境界と同数のビットを有する。各ビットは、残すものとして占有さ
れるもの又は自由に使用できるものとして境界又はページにタグを付け、この場
合、０を、自由に使用できるものとし、１を、占有されたものとする。各アルゴ
リズムを実行した後、ＭＰＵ３４は、占有された状態であるロケーションに１を
書き込むとともに残りを０にリセットすることによってレジスタ４０をリフレッ
シュする。
【００２９】 既に説明したように、バッファ２２をデュアルポートＲＡＭとして実現し、こ
の場合、一方のポートは、ＭＰＵ３４によってランダムにアクセスされ、他方の
ポートは、入力ストリームデータソースのクロックＣＬによって駆動されるアド
レス又はバイトカウンタ４２によって順次アクセスされる。カウンタ４２をデコ
ーダ４４によって復号化して、パケット境界すなわちバッファメモリ２２のＡＴ
Ｍセルのエンドをマークし、その各々を、以後“ＥＮＤ ＯＦ ＣＥＬＬ”と称
し、セル又はパケット内の他の予め設定されたバイト計数を、“ＬＯＡＤ ＴＡ
ＧＳ”及び“ＰＲＥＳＥＴ ＭＡＲＫ”と称する。ＥＮＤ ＯＦ ＣＥＬＬの復
号化に応じて、ページレジスタ４６のマーカすなわちトークンビットを、バッフ
ァ２２の次の空フラグメントすなわちページに対応する位置の前にする。シャド
ウレジスタ４８を、ページレジスタ４６のマーカビットの推移を追跡するために
設ける。シャドウレジスタ４８は、パケットをバッファ２２のページに充填する
際に１が充填される。ＭＰＵ３４は、シャドウレジスタ４８の内容を読み出して
、バッファ２２のパケット数を決定する。タスクのスケジューリングを完了した
後、ＭＰＵ３４は、既に説明したようにタグレジスタ４０に書き込みを行う。シ
ャドウレジスタ４８は、ＭＰＵ３４によるタグレジスタ４０に対する更新の衝突
を回避するために、入力するパケットによって一定のペースを保持する。タグレ
ジスタ４０に対する更新は、衝突のないシャドウレジスタ４８に転送される。ペ
ージレジスタ４６のマーカビットによって、バッファ２２の最前の空いているペ
ージをセットする。
の場合、一方のポートは、ＭＰＵ３４によってランダムにアクセスされ、他方の
ポートは、入力ストリームデータソースのクロックＣＬによって駆動されるアド
レス又はバイトカウンタ４２によって順次アクセスされる。カウンタ４２をデコ
ーダ４４によって復号化して、パケット境界すなわちバッファメモリ２２のＡＴ
Ｍセルのエンドをマークし、その各々を、以後“ＥＮＤ ＯＦ ＣＥＬＬ”と称
し、セル又はパケット内の他の予め設定されたバイト計数を、“ＬＯＡＤ ＴＡ
ＧＳ”及び“ＰＲＥＳＥＴ ＭＡＲＫ”と称する。ＥＮＤ ＯＦ ＣＥＬＬの復
号化に応じて、ページレジスタ４６のマーカすなわちトークンビットを、バッフ
ァ２２の次の空フラグメントすなわちページに対応する位置の前にする。シャド
ウレジスタ４８を、ページレジスタ４６のマーカビットの推移を追跡するために
設ける。シャドウレジスタ４８は、パケットをバッファ２２のページに充填する
際に１が充填される。ＭＰＵ３４は、シャドウレジスタ４８の内容を読み出して
、バッファ２２のパケット数を決定する。タスクのスケジューリングを完了した
後、ＭＰＵ３４は、既に説明したようにタグレジスタ４０に書き込みを行う。シ
ャドウレジスタ４８は、ＭＰＵ３４によるタグレジスタ４０に対する更新の衝突
を回避するために、入力するパケットによって一定のペースを保持する。タグレ
ジスタ４０に対する更新は、衝突のないシャドウレジスタ４８に転送される。ペ
ージレジスタ４６のマーカビットによって、バッファ２２の最前の空いているペ
ージをセットする。
【００３０】 アドレス指定バッファ２２に対する順次のアドレスを、二つの構成要素、すな
わち、フリーページ開始アドレス及びバイトカウンタ４２から出力された固定長
パケットバイト係数の和として形成され、ＡＴＭに対してセルすなわちパケット
に５３ビットが存在する。フリーページ開始アドレスの各々を、ページレジスタ
４６のマーカビットの位置に応じて、ページアドレスのマルチプレクサ処理され
た（好適にはゲートアレイとして実現される）アレイから発生させる。バイトカ
ウンタ４２からのＥＮＤ ＯＦ ＣＥＬＬの復号化を用いて、ページレジスタ４
６のマーカビット位置に先行させ、バイトカウンタ４２からのＰＲＥＳＥＴ Ｍ
ＡＲＫ及びＬＯＡＤ ＴＡＧＳを復号化することによって、シャドウレジスタを
更新するとともに、タグ更新を実行する。
わち、フリーページ開始アドレス及びバイトカウンタ４２から出力された固定長
パケットバイト係数の和として形成され、ＡＴＭに対してセルすなわちパケット
に５３ビットが存在する。フリーページ開始アドレスの各々を、ページレジスタ
４６のマーカビットの位置に応じて、ページアドレスのマルチプレクサ処理され
た（好適にはゲートアレイとして実現される）アレイから発生させる。バイトカ
ウンタ４２からのＥＮＤ ＯＦ ＣＥＬＬの復号化を用いて、ページレジスタ４
６のマーカビット位置に先行させ、バイトカウンタ４２からのＰＲＥＳＥＴ Ｍ
ＡＲＫ及びＬＯＡＤ ＴＡＧＳを復号化することによって、シャドウレジスタを
更新するとともに、タグ更新を実行する。
【００３１】 図５は、（Ｄフリップ−フロップ４６．０，４６．１，．．．４６．１５３か
らなる）ページレジスタ４６と、（Ｄフリップ−フロップ又はメモリロケーショ
ン４８．０，４８．１，．．．４８．１５３からなる）シャドウレジスタ４８と
、（Ｄフリップ−フロップ又はメモリロケーション４０．０，４０．１，．．．
４０．１５３からなる）タグレジスタ４０との間の関係の詳細を示す。
らなる）ページレジスタ４６と、（Ｄフリップ−フロップ又はメモリロケーショ
ン４８．０，４８．１，．．．４８．１５３からなる）シャドウレジスタ４８と
、（Ｄフリップ−フロップ又はメモリロケーション４０．０，４０．１，．．．
４０．１５３からなる）タグレジスタ４０との間の関係の詳細を示す。
【００３２】 図５において、参照番号５０１は、ＬＯＡＤ ＴＡＧＳ信号を示し、参照番号
５０２は、ＭＰＵ ＢＵＳ０信号を示し、参照番号５０３は、ＭＰＵ ＷＲＩＴ
Ｅ信号を示し、参照番号５０４は、ＳＥＬＥＣＴ０信号を示し、参照番号５０５
は、ＰＲＥＳＥＴ ＭＡＲＫ信号を示し、参照番号５０６は、ＭＰＵ ＢＵＳ
１信号を示し、参照番号５０７は、ＭＰＵ ＢＵＳ １５３信号を示し、参照番
号５０８は、ＳＥＬＥＣＴ １信号を示し、参照番号５０９は、ＳＥＬＥＣＴ
１５３信号を示す。タグレジスタ４０に対して、ＭＰＵ ＢＵＳ入力部の各々を
通じたＤ入力部に対する任意の動作及びＭＰＵ ＷＲＩＴＥ入力部を通じた各フ
リップ−フロップ４０．０，４０．１，．．．４０．１５３のトグル入力部に対
する任意の動作に依存することなく、ＭＰＵ３４によって書き込み動作を行うこ
とができる。タグレジスタ４０の更新をシャドウレジスタ４８に転送するために
、衝突のないコマンドビットを、復号化ＰＲＥＳＥＴ ＭＡＲＫに応答してセッ
トし、復号化ＬＯＡＤ ＴＡＧＳに応答して転送し、シャドウ又はマーカビット
の移動に影響を及ぼさないようにする。
５０２は、ＭＰＵ ＢＵＳ０信号を示し、参照番号５０３は、ＭＰＵ ＷＲＩＴ
Ｅ信号を示し、参照番号５０４は、ＳＥＬＥＣＴ０信号を示し、参照番号５０５
は、ＰＲＥＳＥＴ ＭＡＲＫ信号を示し、参照番号５０６は、ＭＰＵ ＢＵＳ
１信号を示し、参照番号５０７は、ＭＰＵ ＢＵＳ １５３信号を示し、参照番
号５０８は、ＳＥＬＥＣＴ １信号を示し、参照番号５０９は、ＳＥＬＥＣＴ
１５３信号を示す。タグレジスタ４０に対して、ＭＰＵ ＢＵＳ入力部の各々を
通じたＤ入力部に対する任意の動作及びＭＰＵ ＷＲＩＴＥ入力部を通じた各フ
リップ−フロップ４０．０，４０．１，．．．４０．１５３のトグル入力部に対
する任意の動作に依存することなく、ＭＰＵ３４によって書き込み動作を行うこ
とができる。タグレジスタ４０の更新をシャドウレジスタ４８に転送するために
、衝突のないコマンドビットを、復号化ＰＲＥＳＥＴ ＭＡＲＫに応答してセッ
トし、復号化ＬＯＡＤ ＴＡＧＳに応答して転送し、シャドウ又はマーカビット
の移動に影響を及ぼさないようにする。
【００３３】 タグレジスタ４６及びシャドウレジスタ４８は、ＡＮＤゲート５０．０，５０
．１，．．．５０．１５３及び５２．０，５２．１，．．．５２．１５２（図示
せず）のネットワークを通じて関連し、それは、最下位が自由であるすなわち空
のページに対応する位置で、ページレジスタ４６のフリップ-フロップのＤ入力
部に論理１を提供する。ＡＮＤゲート５０．０は、フリップ−フロップ４６．０
のＤ入力部に出力を供給し、電源電圧ＶＣＣに接続することによって発生した一
定の論理１である第１入力と、フリップ−フロップ４８．０のＮＯＴ Ｑ出力で
ある第２入力とを受信し、次のＡＮＤゲート５０．１．．．５０．１５３も、対
応するゲート４６．１．．．４６．１５３のＤ入力に出力を供給し、かつ、対応
するフリップ−フロップ４８．１．．．４８．１５３のＮＯＴ Ｑ出力である第
２入力を受信する。しかしながら、ＡＮＤゲート５０．１．．．５０．１５３に
よって受信した第１入力は、ゲート５２．０．．．５２．１５２（図示せず）の
出力となる。ＡＮＤゲート５２．０も、電源電圧ＶＣＣに接続することによって
発生した一定の論理１である第１入力を受信し、フリップ−フロップ４８．０の
Ｑ出力である第２入力を受信し、次のＡＮＤゲート５２．１．．．５２．１５２
（図示せず）も、対応するフリップ−フロップ４８．１．．．４８．２のＱ出力
である第２入力を受信する。しかしながら、ＡＮＤゲート５２．１．．５２．１
５２によって受信した第１入力部は、直前のゲート５２．０．．．５２．１５１
（図示せず）の出力となる。
．１，．．．５０．１５３及び５２．０，５２．１，．．．５２．１５２（図示
せず）のネットワークを通じて関連し、それは、最下位が自由であるすなわち空
のページに対応する位置で、ページレジスタ４６のフリップ-フロップのＤ入力
部に論理１を提供する。ＡＮＤゲート５０．０は、フリップ−フロップ４６．０
のＤ入力部に出力を供給し、電源電圧ＶＣＣに接続することによって発生した一
定の論理１である第１入力と、フリップ−フロップ４８．０のＮＯＴ Ｑ出力で
ある第２入力とを受信し、次のＡＮＤゲート５０．１．．．５０．１５３も、対
応するゲート４６．１．．．４６．１５３のＤ入力に出力を供給し、かつ、対応
するフリップ−フロップ４８．１．．．４８．１５３のＮＯＴ Ｑ出力である第
２入力を受信する。しかしながら、ＡＮＤゲート５０．１．．．５０．１５３に
よって受信した第１入力は、ゲート５２．０．．．５２．１５２（図示せず）の
出力となる。ＡＮＤゲート５２．０も、電源電圧ＶＣＣに接続することによって
発生した一定の論理１である第１入力を受信し、フリップ−フロップ４８．０の
Ｑ出力である第２入力を受信し、次のＡＮＤゲート５２．１．．．５２．１５２
（図示せず）も、対応するフリップ−フロップ４８．１．．．４８．２のＱ出力
である第２入力を受信する。しかしながら、ＡＮＤゲート５２．１．．５２．１
５２によって受信した第１入力部は、直前のゲート５２．０．．．５２．１５１
（図示せず）の出力となる。
【００３４】 他のＮＡＮＤゲート５４．０，５４．１，．．．５４．１５３は、フリップ−
フロップ４８．０，４８．１．．．４８．１５３のプリセット入力部にそれぞれ
出力を供給し、フリップ−フロップ４６．０，４６．１，．．．４６．１５３の
Ｑ出力である第１入力をそれぞれ受信し、デコーダ４４によって発生したＰＲＥ
ＳＥＴ ＭＡＲＫ復号化である第２入力を受信する。パワーアップの際に、フリ
ップ−フロップ４６．０によって維持されたページレジスタ零ロケーションすな
わち位置を、ＮＡＮＤゲート５４．０を通じて論理１にプリセットし、同時に、
３個全てのレジスタの他の全てのロケーションを論理０にクリアする。したがっ
て、ページ０は最初に有効であり、他の全ては最初に無効である。ストリームデ
ータソースから到達するパケットによって、フリップ−フロップ４８．０によっ
て維持されるシャドウレジスタ零位置は、このページが充填されていることを表
すＬＯＡＤ ＴＡＧＳ復号化に応答して、そのバイトの１間隔中にセットされる
。論理１は、フリップ−フロップ４６．１によって維持されるページレジスタ位
置１に送り出される。現在到達するパケットに応答してデコーダ４４から発生し
たＥＮＤ ＯＦ ＣＥＬＬ復号化によって他の全てのページ位置がクリアされる
状態にある間、この位置をセットすることができる。
フロップ４８．０，４８．１．．．４８．１５３のプリセット入力部にそれぞれ
出力を供給し、フリップ−フロップ４６．０，４６．１，．．．４６．１５３の
Ｑ出力である第１入力をそれぞれ受信し、デコーダ４４によって発生したＰＲＥ
ＳＥＴ ＭＡＲＫ復号化である第２入力を受信する。パワーアップの際に、フリ
ップ−フロップ４６．０によって維持されたページレジスタ零ロケーションすな
わち位置を、ＮＡＮＤゲート５４．０を通じて論理１にプリセットし、同時に、
３個全てのレジスタの他の全てのロケーションを論理０にクリアする。したがっ
て、ページ０は最初に有効であり、他の全ては最初に無効である。ストリームデ
ータソースから到達するパケットによって、フリップ−フロップ４８．０によっ
て維持されるシャドウレジスタ零位置は、このページが充填されていることを表
すＬＯＡＤ ＴＡＧＳ復号化に応答して、そのバイトの１間隔中にセットされる
。論理１は、フリップ−フロップ４６．１によって維持されるページレジスタ位
置１に送り出される。現在到達するパケットに応答してデコーダ４４から発生し
たＥＮＤ ＯＦ ＣＥＬＬ復号化によって他の全てのページ位置がクリアされる
状態にある間、この位置をセットすることができる。
【００３５】 図５からわかるように、フリップ−フロップ４８．１によって維持されるシャ
ドウレジスタ位置１がセットされると、最初にＶＣＣから取得した論理１は、論
理１を迂回し又は飛び越すことによって、次のページレジスタ位置に送り出され
る。シャドウレジスタ中の複数の連続する位置をセットする場合、論理１は、シ
ャドウレジスタがゼロである次の位置に送り出される。これは、残すべきパケッ
トを有するバッファメモリの占有されたロケーションの周辺への書込みを行う機
構である。
ドウレジスタ位置１がセットされると、最初にＶＣＣから取得した論理１は、論
理１を迂回し又は飛び越すことによって、次のページレジスタ位置に送り出され
る。シャドウレジスタ中の複数の連続する位置をセットする場合、論理１は、シ
ャドウレジスタがゼロである次の位置に送り出される。これは、残すべきパケッ
トを有するバッファメモリの占有されたロケーションの周辺への書込みを行う機
構である。
【００３６】 この形態では、ＭＰＵ３４は、シャドウレジスタ４８の状態を読み出して、占
有された位置を決定する。タグレジスタ４０を、シャドウレジスタ４８を動作さ
せるために設ける。タグレジスタ４０の位置に書き込まれた１は、シャドウレジ
スタ４８にそのコンパニオンの現在の状態を保持するとともに、ゼロはその位置
をクリアする。位置の再利用を表すクリアは、ページの内容が必要なことの表示
を保持する間可能である。全ての更新は、次のパケットのセットアップに衝突が
生じないように、（デコーダ４４からの種々の復号化によって表された）パケッ
ト受信中の指定時間に行われる。
有された位置を決定する。タグレジスタ４０を、シャドウレジスタ４８を動作さ
せるために設ける。タグレジスタ４０の位置に書き込まれた１は、シャドウレジ
スタ４８にそのコンパニオンの現在の状態を保持するとともに、ゼロはその位置
をクリアする。位置の再利用を表すクリアは、ページの内容が必要なことの表示
を保持する間可能である。全ての更新は、次のパケットのセットアップに衝突が
生じないように、（デコーダ４４からの種々の復号化によって表された）パケッ
ト受信中の指定時間に行われる。
【００３７】 本発明の目的は、残すべきパケットを再配置し又はその周辺に書き込む問題を
有しながらプロセッサＭＰＵ３４がロードされないように、バッファの断片化防
止の管理を行うことによって満足される。 本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が
可能である。
有しながらプロセッサＭＰＵ３４がロードされないように、バッファの断片化防
止の管理を行うことによって満足される。 本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が
可能である。
【図１】 制御データフェーズ（ＣＤＦ）の構成を示す。
【図２】 ＭＡＣ層内の優先順位を決定したバッファを一般的に示す。
【図３】 メモリデフラグメンテーション回路を有する本発明によるＭＡＣサブ
システムを示す。
システムを示す。
【図４】 周辺書込み方を実行するための図３のメモリデフラグメンテーション
回路のブロック図を示す。
回路のブロック図を示す。
【図５】 図４のメモリデクラブメンテーション回路を詳細に示す。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5K030 GA02 GA06 HA02 HA10 HB11 HB21 HC09 JL01 KA03 KX11 LA03 LE05 5K033 AA03 CA11 CC01 DA17 DB13 【要約の続き】 る連続するバイトアドレスを発生させ、これによって、 充填されているページへの上書きを迂回し及び回避す る。
Claims (7)
- 【請求項１】 同数のバイトを有するデータパケットをそれぞれ格納するために
順次等しいサイズのページに分割するアドレス指定可能な記憶装置を具えるバッ
ファであって、その記憶装置が、各ページに関連したタグを格納する第１メモリ
ロケーションを更に具え、各タグが、関連のページが空であるか充填されている
かを表し、格納されたタグから取り出されたデータ状態に応答して、前記データ
パケットに含まれるバイトのバッファへの順次の書込みを制御する前記記憶装置
のメモリロケーションの連続するアドレスを出現させる発生手段を更に具え、そ
のように連続するアドレスが、充填されているページ内のアドレスを飛び越して
、充填されているページへの上書きを迂回し及び回避することを特徴とするバッ
ファ。 - 【請求項２】 前記アドレス発生手段が、前記データ状態に応答して、空である
ページを表す第１アドレス構成要素を形成する手段と、パケット内のバイト位置
を表す第２アドレス構成要素を形成する手段と、これら第１及び第２アドレス構
成要素を結合する手段とを具えることを特徴とする請求項１記載のバッファ。 - 【請求項３】 前記記憶装置が、前記データ状態を格納する第２メモリロケーシ
ョンと、前記格納したタグから前記データ状態を取得し、対応するページが充填
されていることを対応するタグが表すときに前記格納したデータ状態を保持する
手段とを更に具えることを特徴とする請求項１記載のバッファ。 - 【請求項４】 前記記憶装置が、前記データ状態を格納する第２メモリロケーシ
ョンと、前記格納したタグから前記データ状態を取得し、対応するページが空で
あることを対応するタグが表すときに前記格納したデータ状態を保持する手段と
を更に具えることを特徴とする請求項１記載のバッファ。 - 【請求項５】 変更可能な個数の前記データパケットをＲ−ＴＤＭＡフレーム内
で受信し又は送信し、その各々が、データパケットを含む複数のタイムスロット
を有するデータフェーズと、タイムスロットを保持する制御フェーズとを有する
ことを特徴とする請求項１記載のバッファ。 - 【請求項６】 前記データパケットが、サービス要求の品質をそれぞれ有する各
タイプのサービスに対応し、前記記憶装置を、前記パケットに対応するトラフッ
ィクのタイプのサービス要求の品質にそれぞれ従って格納されたデータパケット
を有する優先順位を決定したバッファとしたことを特徴とする請求項１記載のバ
ッファ。 - 【請求項７】 前記データパケットが、サービス要求の品質をそれぞれ有する各
タイプのサービスに対応し、前記記憶装置を、前記パケットに対応するトラフッ
ィクのタイプのサービス要求の品質にそれぞれ従って格納されたデータパケット
を有する優先順位を決定したバッファとしたことを特徴とする請求項５記載のバ
ッファ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/218,559 US6529519B1 (en) | 1998-12-22 | 1998-12-22 | Prioritized-buffer management for fixed sized packets in multimedia application |
| US09/218,559 | 1998-12-22 | ||
| PCT/EP1999/009816 WO2000038470A1 (en) | 1998-12-22 | 1999-12-13 | Prioritized-buffer management for fixed size packets in multimedia applications |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002534033A true JP2002534033A (ja) | 2002-10-08 |
Family
ID=22815581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000590425A Pending JP2002534033A (ja) | 1998-12-22 | 1999-12-13 | マルチメディアアプリケーションにおける固定サイズパケットに対して優先順位を決定したバッファ管理 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6529519B1 (ja) |
| EP (1) | EP1057363A1 (ja) |
| JP (1) | JP2002534033A (ja) |
| WO (1) | WO2000038470A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3456768B2 (ja) * | 1994-09-28 | 2003-10-14 | 株式会社東芝 | アドレス変換装置 |
| US7899052B1 (en) * | 1999-01-27 | 2011-03-01 | Broadcom Corporation | Memory structure for resolving addresses in a packet-based network switch |
| WO2000074315A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Procedes et dispositifs de lecture et d'ecriture de messages, et logiques d'adressage memoire de lecture et d'ecriture de messages de longueur variable |
| US7088795B1 (en) * | 1999-11-03 | 2006-08-08 | Pulse-Link, Inc. | Ultra wide band base band receiver |
| US7095749B1 (en) * | 2000-06-12 | 2006-08-22 | Koninkijke Phillips Electronics N.V. | Apparatus and method for extraction of different types of packets from respective portions of a single buffer |
| US7782363B2 (en) * | 2000-06-27 | 2010-08-24 | Front Row Technologies, Llc | Providing multiple video perspectives of activities through a data network to a remote multimedia server for selective display by remote viewing audiences |
| US7630721B2 (en) | 2000-06-27 | 2009-12-08 | Ortiz & Associates Consulting, Llc | Systems, methods and apparatuses for brokering data between wireless devices and data rendering devices |
| US7812856B2 (en) * | 2000-10-26 | 2010-10-12 | Front Row Technologies, Llc | Providing multiple perspectives of a venue activity to electronic wireless hand held devices |
| US7796162B2 (en) * | 2000-10-26 | 2010-09-14 | Front Row Technologies, Llc | Providing multiple synchronized camera views for broadcast from a live venue activity to remote viewers |
| US20030112354A1 (en) * | 2001-12-13 | 2003-06-19 | Ortiz Luis M. | Wireless transmission of in-play camera views to hand held devices |
| US7149549B1 (en) * | 2000-10-26 | 2006-12-12 | Ortiz Luis M | Providing multiple perspectives for a venue activity through an electronic hand held device |
| US8583027B2 (en) | 2000-10-26 | 2013-11-12 | Front Row Technologies, Llc | Methods and systems for authorizing computing devices for receipt of venue-based data based on the location of a user |
| KR100736484B1 (ko) * | 2001-04-21 | 2007-07-06 | 엘지전자 주식회사 | 이동통신의 ｈｓｄｐａ시스템 지원을 위한 버퍼 관리 방법 |
| US8150997B2 (en) * | 2001-04-24 | 2012-04-03 | International Business Machines Corporation | Technique for efficient data transfer within a virtual network |
| CN100432962C (zh) * | 2001-06-28 | 2008-11-12 | 特科2000国际有限公司 | 数据传送的方法与装置 |
| DE10148767A1 (de) * | 2001-10-02 | 2003-04-17 | Thomson Brandt Gmbh | Verfahren und Vorrichtung zur Zwischenspeicherung von über eine eingerichtete Verbindung zu übertragenden Datenpaketen |
| JP3792631B2 (ja) * | 2002-09-30 | 2006-07-05 | Ｎｅｃインフロンティア株式会社 | パケット伝送方法及び装置、それを用いた基地局装置、無線ｌａｎ端末装置、無線ｌａｎシステム |
| US7093065B2 (en) * | 2003-12-15 | 2006-08-15 | International Business Machines Corporation | Random access memory initialization |
| EP1571554A3 (en) * | 2004-01-22 | 2009-07-29 | Alcatel Lucent | Redundant memory architecture with defragmentation capability |
| US8098689B2 (en) | 2006-05-11 | 2012-01-17 | Intel Corporation | Systems and methods for frame tunnelling in wireless communications |
| US8806064B2 (en) * | 2006-09-29 | 2014-08-12 | Broadcom Corporation | Virtual interface to the PoE device through an expanded registered map in a networking device such as a PHY |
| WO2011059546A2 (en) * | 2009-11-16 | 2011-05-19 | Front Row Technologies, Llc | Self-contained, synchronized data communication system nodes as stand-alone pods or embedded in concerete walkways and in walls at public venues including sports and entertainment venues |
| WO2011059544A1 (en) * | 2009-11-16 | 2011-05-19 | Front Row Technologies, Llc | Self-contained data communication system nodes as stand-alone pods or embedded in concrete walkways and in walls at public venues including sports and entertainment venues |
| US8325549B2 (en) * | 2010-02-26 | 2012-12-04 | International Business Machines Corporation | Global bit select circuit interface with simplified write bit line precharging |
| US8325543B2 (en) * | 2010-02-26 | 2012-12-04 | International Business Machines Corporation | Global bit select circuit interface with false write through blocking |
| US8638595B2 (en) | 2012-04-16 | 2014-01-28 | International Business Machines Corporation | Global bit select circuit with write around capability |
| US9112766B2 (en) * | 2013-03-14 | 2015-08-18 | Fluke Corporation | Method and apparatus having improved line rate IP packet communication |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175732A (en) | 1991-02-15 | 1992-12-29 | Standard Microsystems Corp. | Method and apparatus for controlling data communication operations within stations of a local-area network |
| US5638371A (en) * | 1995-06-27 | 1997-06-10 | Nec Usa, Inc. | Multiservices medium access control protocol for wireless ATM system |
| US5724362A (en) * | 1995-09-29 | 1998-03-03 | Transwitch Corporation | Apparatus and method employing a window reset for excessive bit error rate alarm detection and clearing |
| US5684791A (en) * | 1995-11-07 | 1997-11-04 | Nec Usa, Inc. | Data link control protocols for wireless ATM access channels |
| US5774465A (en) * | 1996-05-17 | 1998-06-30 | Transwitch Corp. | Method and apparatus for providing multiple multicast communication sessions in an ATM destination switch |
| US6198728B1 (en) * | 1996-12-19 | 2001-03-06 | Phillips Electronics North America Corp. | Medium access control (MAC) protocol for wireless ATM |
| US5893162A (en) * | 1997-02-05 | 1999-04-06 | Transwitch Corp. | Method and apparatus for allocation and management of shared memory with data in memory stored as multiple linked lists |
| US6356561B1 (en) * | 2000-04-28 | 2002-03-12 | Transwitch Corporation | Method and apparatus for the fair and efficient transfer of variable length packets using fixed length segments |
-
1998
- 1998-12-22 US US09/218,559 patent/US6529519B1/en not_active Expired - Fee Related
-
1999
- 1999-12-13 EP EP99963500A patent/EP1057363A1/en not_active Withdrawn
- 1999-12-13 JP JP2000590425A patent/JP2002534033A/ja active Pending
- 1999-12-13 WO PCT/EP1999/009816 patent/WO2000038470A1/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000038470A1 (en) | 2000-06-29 |
| US6529519B1 (en) | 2003-03-04 |
| EP1057363A1 (en) | 2000-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002534033A (ja) | マルチメディアアプリケーションにおける固定サイズパケットに対して優先順位を決定したバッファ管理 | |
| US5459723A (en) | Packet management device for fast-packet network | |
| CA2159459C (en) | Method and system for managing memory in a high speed network | |
| US6466997B1 (en) | Method and apparatus for performing TX raw cell status report frequency and interrupt frequency mitigation in a network node | |
| US5654962A (en) | Error detection and correction method for an asynchronous transfer mode (ATM) network device | |
| US5448564A (en) | Modular architecture for fast-packet network | |
| US5802287A (en) | Single chip universal protocol multi-function ATM network interface | |
| US5838904A (en) | Random number generating apparatus for an interface unit of a carrier sense with multiple access and collision detect (CSMA/CD) ethernet data network | |
| KR100520321B1 (ko) | 데이터 서브 방법 및 장치 | |
| US7643511B2 (en) | Frame alteration logic for network processors | |
| US5619502A (en) | Static and dynamic scheduling in an asynchronous transfer mode communication network | |
| JPH0388450A (ja) | 通信装置 | |
| JPH0983979A (ja) | 多重ビデオサーバ装置 | |
| EP1686742A2 (en) | Communiction control device and method for an ATM system applicable to an ABR mode | |
| US6067563A (en) | Method and apparatus for avoiding control reads in a network node | |
| US6115775A (en) | Method and apparatus for performing interrupt frequency mitigation in a network node | |
| US5999980A (en) | Apparatus and method for setting a congestion indicate bit in an backwards RM cell on an ATM network | |
| US5960215A (en) | Transmit data FIFO for flow controlled data | |
| US5862206A (en) | Method and apparatus for performing raw cell status report frequency mitigation on transmit in a network node | |
| JP2628701B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| JP3157113B2 (ja) | トラヒックシェイパー装置 | |
| KR19980075606A (ko) | Atm 망접속기에서 서브 테이블을 이용하여 가상채널의 대역을 할당하는 방법 | |
| US8352571B2 (en) | Apparatus and method for data transmission | |
| JP3266139B2 (ja) | スケジューリング装置 | |
| JP3134702B2 (ja) | 通信制御装置及びその制御方法 |