JP2002518963A - 多重チャンネルの移植可能な蝸牛刺激装置 - Google Patents

Abstract

(57)【要約】 注入可能な蝸牛刺激装置（ＩＣＳ）は８つの出力ステージ（２１２）を有しており、それぞれの出力カップリングキャパシタと電極切換マトリックス（２１２Ｃ）を介して、各出力ステージは一対の"A"および"B"と指定された電極に接続された電流源を有している。１つの無関係な電極が１つの無関係な電極スイッチ（２１２Ｄ）によって、各出力ステージに連結されている。電流源は、アナログ制御電圧の関数として正確な刺激電流を発生する。アナログ制御電圧はつぎに、対数Ｄ／Ａコンバータによって発生される。この対数Ｄ／Ａコンバータは連続的に外部のソースからのデータフレームに受信されたデータワードを各出力ステージの電流源にシーケンシャルに印加されるそれぞれのアナログ制御電圧にコンバートする。出力モードレジスタ（２０８）は、上記無関係の電極スイッチとともに、各ステージのスイッチングマトリックスを制御して、電極が所望の刺激形態、たとえば、２極刺激（一対の出力ステージ電極間の電流）あるいは１極刺激（出力ステージの１つの電極と無関係な電極との間の電流）をとるように調整する。各出力ステージの"Ａ" および"B"電極における電圧は着用システムに選択的に、例えば、上記無関係な電極を介しての電流として、遠隔測定され、これによって、電極インピーダンスの測定が促進される。各出力ステージの"Ａ" および"B"電極は選択的に短絡させられる。

Description

【発明の詳細な説明】

【０００１】

【関連出願】

本出願は、1989年9月22日に出願され、現在は放棄されている米国特許出願番
号第07/411,563号の一部継続出願である、1991年8月29日に出願され、現在は放
棄されている米国特許出願番号第07/752,069号の継続出願である、1993年2月26
日出願の米国特許出願番号第08/023,584号の一部継続出願である、1994年10月12
日出願の米国特許出願番号第08/322,065号の継続出願である。

【０００２】

【発明の背景】

本発明は、人間細胞組織の刺激装置の改良に係り、特に、好ましい形態におい
て、障害のある聴覚の聴力を改善するために、人為的に蝸牛を刺激する音響応答
システムを備える人間細胞組織の刺激システムに関する。

【０００３】 1983年8月23日発行の米国特許第4,400,590号「多重チャンネル蝸牛移植補聴器
システム」は、耳の蝸牛内における聴覚神経の所定位置を電気的に刺激するため
の多重チャンネル内部蝸牛電極及びシステムについて説明し図解している。該電
極は、1983年8月7日発行の米国特許第3,751,615号「聴力を誘発する方法」に記
載された外科的移植方法による移植を目的として、弾力性のある湾曲した基部に
沿って、間隔を空けて埋め込まれた複数の露出電極対を備えている。該‘590特
許に記載された補聴器システムは、聴覚障害を持つ患者の人体の外部に設置され
た信号処理装置で音響信号を受信する。該処理装置は、音響信号をアナログデー
タ信号に変換し、このアナログ信号は、患者の皮膚を介して、ケーブル接続によ
って、移植された多重チャンネル内部蝸牛電極に送信される。該アナログ信号は
、内部蝸牛電極が設けられた耳の蝸牛内における聴覚信号の所定位置を電気的に
刺激するために、内部蝸牛電極に含まれる複数の露出された電極対の選択された
1つに送られる。

【０００４】 ‘597特許に記載された蝸牛刺激システムは、情報のチャンネル数、蝸牛に対
する刺激信号の送信速度、及び信号保証に制限がある。また、患者の皮膚を介し
た内部蝸牛電極に対するケーブル接続は、患者の自由な動きを阻害し、感染源と
なる可能性があるため、望ましいものではない。

【０００５】 1985年8月6日発行の米国特許第4,532,930号「人工聴覚器用蝸牛移植システム
」は、多重電極システムを説明し図解している。多重電極は、聴覚を刺激するた
めに使用されているが、このシステムは、単一電極チャンネルを所定時間で刺激
する単一の拍動出力のみによって作動している。このようなシーケンシャルシス
テムは、作動速度に制限があり、また、アナログ作動用としては相応しくなく、
較差において制御可能な連続的刺激信号は、多くの電極チャンネルに対し同時に
送られる。更に、該システムは、プログラムミスや回路欠陥による電荷不均衡、
及び 電力の非効率な使用を免れない。その上、一旦、刺激装置がそこに移植さ
れると、その現行の回路作動、又は その継続的作動を最適化するための電力要
件をモニターする方法は存在しない。

【０００６】 1986年6月3日発行の米国特許第4,592,359号「多重チャンネルの移植可能な神
経刺激装置」は、各出力チャンネルに対し2極16レベルを供給する16の異なる回
路を提供するために、4つの電流源、 及び スイッチ系により制御されるチャ
ンネル当り4つの電流シンクを有する蝸牛移植システムを説明している。拍動モ
ードにおいて、システムは、全チャンネルに対する、同時更新(較差制御)及び出
力を行う。しかし、該システムは、全チャンネルに関する同時アナログ更新及び
出力はできず、また、各チャンネルに対する電極対は、他の電極対から電気的に
分離されていないため、望ましくない電流リークが起こる可能性がある。更に、
一旦、刺激装置が移植されると、その現行の回路作動、又は その継続的作動を
最適化するための電力要件をモニターする方法は存在しない。

【０００７】 1990年8月14日発行の米国特許4,947,844号「人工補聴器用受信器/刺激装置」
は、多重チャンネル電極システムを説明し図解している。該システムは、移植さ
れた電極アレーに接続された、移植された受信器/刺激装置を備えている。該受
信器/刺激装置は、電極刺激電流制御を含んでおり、そこにおいて、電流は、連
続的な短い電気パルスの形態で、各電極、又は 双極性の電極対に送られ、各基
本パルスは、基本的パルスより長い持続時間を持つゼロ電流期間までに次のもの
が分離される。刺激電流の波形は、1極の連続パルスから成り、それに、反対極
性の同数のパルスが続くことにより、各電極を通じて送信される電荷の総計は、
刺激電流波形の終端においてほぼゼロとなる。この方法において、刺激される各
電極対における各電極に供給される基本電流パルスは、周期的に供給されること
が好ましく、これによって、1つの電極に供給される基本パルスは、他の電極に
供給される基本パルスに対して、時間的に交互的である。これにより、受信器/
刺激装置における単一電流源の使用が可能となる。単一電流源の使用は、受信器
/刺激装置の作動を制限し、単一電流源は、シーケンシャルの形態で全出力チャ
ンネルを供給するようにオンオフ切換えされなくてはならない。同時作動は不可
能である。更に、各チャンネルにおける刺激電流波形のデューティサイクルを大
きく減少することをしなければ、チャンネル数を、3又は4より大きくできない。
各チャンネルにおける刺激効率がこのような状況に置かれるだけでなく、単一電
流源に対するオンオフサイクルを完遂するために必要とされる時間は、チャンネ
ル数に比例して長くなる。更に、このシステムは、各電極と直列のコンデンサの
結合された出力を欠いている。この脱落は、プログラムミス、又は 回路欠陥の
ある場合、電極を介して正味ＤＣ電流が流れてしまう可能性がある。

【０００８】 また、該‘844特許に説明された該システムは、移植された刺激装置の適正作
動に関する表示のモニター及び分析用の外部受信器に対する、刺激の過程で測定
される1つの電極電圧を遠隔測定するための送信器を、移植された受信器/刺激装
置内に備えている。送信器は、約1MHzの周波数で作動する発振器を備えている。
該発振器の出力は、選択された電圧波形に戻すように、移植受信器/刺激装置の
受信コイルに結合され、復調される。あいにく、このような遠隔測定システムは
、ある電圧のモニターが制限されるだけでなく、遠隔測定信号の同時送信、及び 上記したような入力搬送信号の受信は、結果として好ましくない復調となった
り、入力データが失われたりする可能性がある。

【０００９】 従って、 (1)アナログ及びパルス作動において高い作動速度を有し、(2)電
荷不均衡のない、（3）その電極対を各チャンネルに対し完全に分離し、そして
（4）外部的に制御可能にモニターし、複数の作動パラメータ、電力供給、シス
テムの移植された刺激ユニット内で作られた電流・電圧を選択的に制御すること
により、システム作動と電力効率とを最適化するようにした、蝸牛刺激システム
として特に有用である、改善された多重チャンネルの組織刺激システムに対する
継続的なニーズが存在する。

【００１０】

【発明の概要】

本発明の好ましい実施形態は、外部に着用可能な信号受信器と処理装置(WP)、
及び 移植された蝸牛刺激装置(ICS)を有する蝸牛刺激システムを備える。受信
器は、音響信号を受信し、音響信号をWPに送信する、患者の耳近傍のヘッドピー
スを備える。WPは、音響信号を受信、処理するとともに、ICSに送信する音響信
号を示すデータを生成するための手段を備える。ICSは、WPからの送信信号を受
信するための手段、及び そのような送信信号を処理し、シーケンシャル的に更
新するとともに、患者の蝸牛内に移植された電極に結合されたコンデンサを各々
有する複数の蝸牛刺激チャンネルに対し、刺激信号を、同時又はシーケンシャル
的に生成、供給する処理装置を備える。該処理装置は、1つ以上の電極及び該処
理装置内の電圧をモニターするためにWPからの信号に応答とともに、ICS状況の
表示信号を生成する手段を備える。ICS状況表示信号は、ICS状況表示信号を受信
、処理する手段を有するWPに遠隔測定される。例えば、この手段に、ICSに対す
る送信の電力レベルを制御する手段を含むことができる。

【００１１】 また、ICSにおける処理装置は、刺激信号のパルス幅、選択された電極に刺激
信号が供給される際の周波数を選択的に制御する手段、及び ICSにおける種々
の構成部品に電力を供給するために複数の電圧を生成とともに、WPからのアナロ
グ及び拍動入力データ信号を選択的に受信し、これに応答する手段を備える。

【００１２】 好ましくは、ICSにおける各チャンネルは、(1)全チャンネルの出力に対し供給
される刺激信号と独立し、それらから分離された電極に結合されたコンデンサに
刺激信号を供給するための、電流源、及び 切換えコンデンサを有する変動電流
切換え装置、(2)単極又は双極電極として、選択的に電極を駆動する手段、及び (3)音響信号が、WPに受信されない場合にICSの電力を下げるとともに、WPでの
音響信号の受信に応答しでICSへの電力供給を増加させる手段を備える。

【００１３】

【実施形態の詳細な説明】

本発明の好ましい形態は、相補形MOS(CMOS)技術を使用して実施される。しか
し、本発明の開発において、プロトタイプは、組合わされた場合、本システムの
好ましい形態において述べられる原則及び特徴と調和して機能する、回路及びチ
ップを統合したCMOSを含む標準の規格品電気部品を使用して開発された。従って
、以下で述べられるシステムを再現する場合、既存の規格品電気部品を利用する
か、又は、CMOS技術において公知の技術を利用したシステムを開発するか、どち
らでも望ましい方とすることができる。

【００１４】 図1に示されるように、本発明の好ましい実施形態による基本的システムは、
基本的に、外部的に着用可能なシステム10、及び 移植可能な蝸牛刺激装置(ICS
)12を備える。外部システム10は、ヘッドピース14、及び 外部的に着用可能な
処理装置(WP)16を備える。該ヘッドピースは、聴覚障害者の耳の後ろ側に着用で
き、電磁エネルギを、好ましくは無線周波数信号の形態で、送信及び受信するた
めの既存のマイクロフォン18及びアンテナ20を備える。このような結合は、アン
テナ20で構成されるコイル周辺の静電シールドのみによって、磁界を制限するこ
とが可能である。加えて、ある周波数でのICSからWPへの信号、及び 他の周波
数でのWPからCSへの信号は、信号同軸ケーブルを介して、ヘッドピース14とWPと
の間で送信することができる。これは、同軸ケーブルの各端部における各周波数
に対し、同調された誘導体−コンデンサのフィルタを設けることによって達成さ
れる。

【００１５】 バッテリから電力を供給されるWP16は、マイクロフォン18によって受信された
音響信号を受信し、その信号を自動ゲイン制御(AGC)を特徴とする既存の音響フ
ロントエンドに送信するようにされている。音響フロントエンド22によって処理
された音響信号は、フィルタをかけるとともに複数の並列の音響信号を生成する
ためにフィルタ24の層に送信される。この音響信号は、マイクロプロセッサ30に
適用するために、マルチプレクサ26によって処理され、アナログ/デジタル(A/D)
変換器28によって一連のデジタル信号に変換される。また、該フィルタ層は、デ
ジタルフィルタ群、例えばデジタルフィルタ統合回路、として実施することがで
きる。このケースにおいて、信号の流れは、アナログ信号に関しては、音響フロ
ントエンド及びAGC22から、反−折返しフィルタを介して、デジタル変換器への
流れで、そして、デジタルフィルタ層24及びマイクロプロセッサ30の通常処理に
入る流れである。

【００１６】 マイクロプロセッサ30の出力は、マイクロプロセッサからのデータを、データ
送信器34に送られる直列ビット・ストリームに変換するカスタム・ゲート・アレ
ー32を介して、データ送信器34に結合される。また、ゲート・アレー32は、デー
タ送信器34の、及び データ送信器34によって生成されたデータの電力レベルを
制御するために、遠隔測定受信器36及びマイクロプロセッサ30からのデータを変
換する。

【００１７】 図1に示されるように、ICS12は、着用可能システム10からの送信データを受信
するための受信器40、及び ICS状況表示・測定信号を着用システム10で処理す
るために、ICS12から着用システム10へICS状況表示・測定信号を送信する遠隔測
定送信器42を備えている。例えば、遠隔測定送信器42によって送信された電力レ
ベル表示信号は、送信器34からICS12への送信の電力レベルを制御する信号を生
成するために、遠隔測定送信器36によって受信され、マイクロプロセッサ30、及
びゲート・アレー32で処理される。それによって、着用システム10からICS12へ
の送信の電力レベルを最適化し、従って、バッテリ38を維持し、更に、システム
10内で生成される電圧を最適化する閉ループシステムが提供される。

【００１８】 受信器40及び送信器42に加え、ICS12は、処理装置46に電圧を加えるために、
受信器40からの電力信号を受信するレギュレータ44を備えている。また、受信器
40からのデータ信号は、内部蝸牛電極48における電極に結合された複数のコンデ
ンサの1つ以上に供給される同時信号を生成する処理のために、処理装置46へ送
信される。

【００１９】 因みに、WP16からの制御、つまりデータ信号に応答し、処理装置46は、該電極
及び処理装置内の回路の電圧を選択的にモニターし、ICS状況表示・測定信号を
生成する。例えば、処理装置46は、着用システム10に対する送信のための送信器
42に対するデータとして送られる状況表示信号を生成するために、レギュレータ
44に供給される電圧、該電極のインピーダンス、及び 該処理装置内の他の電圧
をモニターする。

【００２０】 より詳細には、図1に示される蝸牛刺激システムにおいて、着用システム10か
らICS12に送信された信号は、電力要素を含んでいる。この電力要素は、受信器4
0内で処理され、直列レギュレータ44を介して、処理装置46に電力を供給する電
圧信号を生成する。処理装置46は、直列レギュレータに供給される電圧を選択的
にモニターし、遠隔測定送信器42によって送信され、遠隔測定受信器36によって
受信された電圧に関連する状況表示信号を生成する。先に述べたように、このよ
うな信号は、WP16のマイクロプロセッサ30及びゲート・アレー32において、デー
タ送信器34からICS12への送信の電力レベルを制御するために使用される。

【００２１】 より詳細には、ICS12及び図2に示されるその実施形態のように、電力及びデー
タは、主コイル50を介して、フィルタをかけてレギュレータ44にDC電力を送る電
力整流器40及びデータ・デコーダに対する送信のためのデータを復調する検出器
を備える受信器40に送られる。電圧基準部54及び電圧レギュレータ誤差増幅器56
と関連したレギュレータ44は、処理装置に均一な電力を供給するために、正確に
14ボルトを作り出す。より詳細には、14ボルトは、3つの付加的な電圧10.5、7.0
、及び 3.5ボルトを生成する電圧ダウン変換器58に電力を供給する。この3つの
電圧は、処理装置46の出力回路を含む他の様々な回路に電力を供給するために使
用される。

【００２２】 電極48に供給される出力に電荷を提供するために使用される電圧は、8つの異
なる蓄電コンデンサ60に送信され、このコンデンサの1つが図2に示されている。
8つの分離された双極チャンネルの各々に対し、1つの蓄電コンデンサが存在する
。各蓄電コンデンサの出力は、そのチャンネルに対する電流源FET62によって制
御される。各FET電流は、本発明と同じ譲渡人に譲渡された1990年6月5日発行の
米国特許第4,931,795号に説明されたD/A変換器のような、指数D/A変換器64及び
電流基準部65によって決定される。

【００２３】 電流源62の出力は、スイッチ・マトリクス66を介して、電極48及び不活性の電
極49の接続される。電極スイッチ・マトリクス66の出力は、16個の電極の各々に
結合されたコンデンサである。以下の表は、電極に使用可能な出力電流をリスト
アップしたものである。

【００２４】 定電流較差ステップ （μA） 2500,2417,2338,3261,2187,2115,2046,1978,1913,1350,1790,1731,1674,1619,15
66,1514,1465,1416,1370,1325,1281,1239,1198,1159,1121,1084,1049,1014,981.
2,949.0,917.8,887.6,858.5,830.3,803.0,776.6,751.1,726.4,702.6,679.5,657.
2,635.6,614.7,594.5,575.0,556.1,537.8,520.2,503.1,486.5,470.6,455.1,440.
1,425.7,411.7,398.2,385.1,372.4,360.2,348.4,336.9,325.3,315.2,304.8,294.
8,285.1,275.7,266.7,257.9,249.4,241.2,233.3,225.6,218.2,211.1,204.1,197.
4,190.9,184.7,178.6,172.7,197.1,161.6,156.3,151.1,146.2,141.3,136.7,132.
2,127.9,123.7,119.6,115.7,111.9,108.2,104.6,101.2,97.92,94.70,91.59,88.5
8,85.67,82.56,80.13,77.50,74.96,72.49,70.11,67.81,65.58,63.43,61.34,59.3
3,57.38,55.49,53.67,51.91,50.20,48.55,46.96,45.42,43.92,42.48,41.08,39.7
3,38.43,37.17,35.95,34.76,33.62,32.52,31.45,30.42,29.42,28.45,27.52,26.6
1,25.74,24.89,24.07,23.28,22.52,21.78,21.06,20.37,19.70,19.05,18.42,17.8
2,17.24,16.67,16.12,15.59,15.06,14.58,14.11,13.64,13.19,12.76,12.34,11.9
4,11.54,11.16,10.80,10.44,10.10,9.772,9.451,9.140,8.840,8.549,8.269,7.99
7,7.734,7.480,7.234,6.997,6.767,6.545,6.330,6.122,5.921,5.726,5.538,5.35
6,5.180,5.010,4.845,4.686,4.532,4.383,4.239,4.100,3.965,3.835,3.709,3.58
7,3.469,3.355,3.245,3.138,3.035,2.936,2.839,2.746,2.656,2.568,2.484,2.40
2,2.324,2.247,2.173,2.102,2.033,1.966,1.901,1.839,1.779,1.720,1.664,1.60
9,1.556,1.505,1.455,1.408,1.361,1.371,1.273,1.232,1.191,1.152,1.114,1.07
7,1.042,1.008,0.975,0.000

【００２５】 電圧制御された発振器70及びそのループ・フィルタ72の制御の下に、データ・
デコーダ52からのシリアル出力は、直列−並列変換器68を駆動する。直列−並列
変換器68の並列出力は、較差データ・ラッチ74に対するチャンネル較差データ、
及び 命令ラッチ76に対するプログラム命令データを提供する。より詳細には、
データ・デコーダからのシリアル・データは、ビット及びワード・エラー照合カ
ウンタ78によって分析される。較差データ・ラッチ74からの較差データは、指数
D/A変換器64の出力を決定する。この点において、D/A変換器64からの出力のアナ
ログ値は、電流規範に生成され、次に、これはアナログ・マルチプレクサ80を介
して、容量結合された出力電極48に送信される。マルチプレクサ80の作動シーケ
ンスは、命令ラッチ76によって駆動されるワード・ストロボ・ジェネレータ79の
出力によって制御される。命令ラッチ76は、初期化回路82及びビット・エラー照
合回路が、命令デコーダ84へのデータの送信を許容しない場合には、機能しない
点に留意すべきである。

【００２６】 命令デコーダ84は、出力モード・レジスタ86や出力制御ロジック88を介した電
極切換えマトリックス66のような他の特定の機能を全て、そして出力制御ロジッ
ク88を介して出力も制御するパルス幅制御部90を制御する。命令ラッチと同様に
、パルス幅制御部90及び出力制御ロジック88は、初期化回路82が適正に初期化さ
れない場合には、機能することはできない。それを可能にするため、初期化回路
82は、正確な初期デジタル・コードを検出する必要がある。初期化回路82が、可
能とされない場合、電極切換えマトリックス66は、オンできない。

【００２７】 命令デコーダ84の他の機能に加え、それは、不活性電極を流れる電流、従って
、単極構成にある16個の電極全てを流れる電流をモニターするために使用される
不活性電極スイッチ92の設定も制御する。単極状態にある適切な出力チャンネル
構成によって、不活性電極スイッチは、多極作動を行うことが可能となる。

【００２８】 図2により詳細に示されるように、図1に関連して簡単に説明されるICS戻し遠
隔測定システムは、命令デコーダ84によってプログラムされた信号マルチプレク
サ(MUX)94から成り、処理装置46及びICS12全体の様々な電圧をモニターする。マ
ルチプレクサ94の出力94は、A/D変換器98に接続される一連の遠隔測定ゲイン・
ステージ96を通じて増幅される。ゲイン・ステージ96に対する電力は、使用され
ない場合の省エネルギ化を図るために、命令デコーダ84によってオンオフするこ
とができる。

【００２９】 A/D変換器98は、ゲイン・ステージ96を電圧ランプと比較することによって機
能する単一勾配タイプとすることが可能である。ランプの勾配は、電流基準部10
0によって設定される。A/D変換器98及び遠隔制御ロジック102の出力は、遠隔測
定変調器スイッチ104を制御する一連のビットである。遠隔変調器スイッチ104は
、遠隔測定コイル106に電圧を加える遠隔測定送信器42を変調する。

【００３０】 先に述べたように、本発明の蝸牛刺激システムに設けられる戻し遠隔測定シス
テムは、システムの電力消費を最小限にする手段を提供する。先に記載したよう
に、WP16は、バッテリ38によって電力を供給される。バッテリ寿命を延ばすため
、又はより小容量のバッテリの使用を可能とするために、WP16から、アンテナ20
を介してICS12に送信される音響周波数は、受信器40において整流され、レギュ
レータ44に送られる。レギュレータ44の出力電圧が一定に、このケースの場合14
ボルトに、保持されることが重要である。また、14ボルト出力を有する電圧レギ
ュレータが、14ボルトを若干越える入力が使用可能であることも重要である。そ
れ以上の付加的電圧は、熱として損失され、バッテリ38の寿命を縮めることにな
る。本発明において、レギュレータの入力電圧(DC)は、着用システム10によって
送信され、ICS12によって受信されたRF電力を制御することによって最適化され
る。先に示したように、データ送信器34は、バッテリ38、好ましくは、6ボルト
、5アンペア・時間のバッテリ、によって電力を供給される。電力制御は、ゲー
ト・アレー32に設けられた既存の切換えレギュレータを介して行われ、ゲート・
アレー32の出力電圧は、切換えレギュレータにおける1つの切換えトランジスタ
又は複数の切換えトランジスタのデューティサイクルに基づいて変化させること
ができる。電力制御回路の出力は、送信器34に電力を供給し、その出力電圧を変
化させることによって、送信器の電力を変えることができる。この送信器は、49
MHzで作動でき、デジタル信号によって100％振幅変調されている。送信器34によ
って送信された信号は、ICS12において受信され、先に説明したように整流され
る。図2において「DC」として言及した整流された電力は、入力電圧が変化する
際にレギュレータ44の出力電圧を一定に保持するためのジャンクション型のディ
プリーション・モードFETを含む既存設計品であるレギュレータ44に供給される
。実際には、入力電圧は、14ボルトから20ボルト以上にまで変化する。最高の効
率を維持するために、DC電圧は、直列レギュレータ44の出力電圧よりほんの少し
だけ高いこと、できれば14.2から15ボルト程度、が望ましい。しかし、アンテナ
20が移動したり、回路負荷が変化する場合、DC電圧が変化したりする可能性があ
る。戻し遠隔測定システムの1つの目的は、DC電圧が、通常の作動と呼応した最
低電圧に自動的に維持されるようにすることにある。これを実現するために、命
令デコーダ84の制御の下に、マルチプレクサ94がDC電圧をモニターする。マルチ
プレクサ94の望ましい出力は、既存のA/D変換器98に送られる。先に説明したよ
うに、A/D変換器の出力は、遠隔測定制御ロジック102及び遠隔変調器スイッチ10
4は、10.7MHz発振器で構成することができる遠隔測定送信器42をFM変調する。こ
の発振器は、皮膚を介して、ヘッドピース14、そしてアンテナ20へ、更に遠隔測
定受信器36に再び結合される。受信器36の出力は、既存の直列−並列変換器を含
むゲート・アレー32に送られる。この直列−並列変換器からの並列データ出力は
、マイクロプロセッサ30において処理され、DC電圧値を直列レギュレータ44の望
ましい出力電圧より若干高く維持するように、データ送信器34の電力制御回路に
おける電力レベルが調整される。

【００３１】 今、説明したように、命令デコーダ84は、望ましい電圧制御を提供するために
、DC電圧値のモニタリングを制御する。同様に、命令デコーダ84は、上記したよ
うにDC電圧がモニターされると同様の形態で、モニターされるべき特定のチャン
ネル、及び 測定されるべき様々な電極のインピーダンスを選択することが可能
である。このようなケースにおいて、処理装置46において生成されWP16に遠隔指
示されたICS状況表示信号は、ICS12の作動状況の表示を提供するために、マイク
ロプロセッサ30内で利用することができる。

【００３２】 更に他の例において、電力を節約するために、命令デコーダ84は、処理装置46
内の様々なサブシステムの電力消費を下げるように機能することができる。図2
の回路構成によって、電力は、命令デコーダからの適切な出力において、ほぼ20
msec.でリストアすることができる。同様に、マイクロプロセッサは、10ミリワ
ット未満の消費電力であるハイバネーション状態に入ることができる。ハイバネ
ーション状態は、命令デコーダから付加的命令が受信される場合にはいつでも終
了する。

【００３３】 図2に示されたICS12において、電流源は、浮遊状態(floating)にある。電流源
のこの「浮遊状態」については、本発明と同様の譲渡人に譲渡された、1989年12
月18日出願の米国特許出願番号第428,179号において説明された通りであり、電
力源に直接関連しないFETとともに実施することができる。これは、2つの同じサ
イズのトランジスタを使用して実施することができる。これらトランジスタの１
つは、基準トランジスタであり、この基準トランジスタにおける入力電流は、そ
の前後に電圧差を生成するために印加され、この電圧差は、全ての電力源に対し
浮遊状態にある第2つまり出力トランジスタに対する所定ゲート電圧となる。こ
の所定ゲート電圧は、出力トランジスタにもたらされた際、入力電流と同じ電流
値を作り出す電圧である。ICS12におけるこのような浮遊電流源の重要性は、ICS
12が、他の電極対における電流の流れとは無関係に、そして、主電源から独立し
て、電極対を刺激することを可能とすることにある。これは、主電源又は他の出
力ステージに対し直接的に電流パスを戻さない状態での、各出力ステージにおけ
る電流の抽出制御を可能とする。これにより、どの出力ステージとの間において
も、望ましくない電流の流れに関する懸念は全て払拭される。

【００３４】 ICS12に含まれる処理装置46は、電極48に送られる刺激信号のパルス幅を選択
的に制御する手段(88及び90)を備える。この手段は、ほぼ1マイクロ秒の時間分
解能によって、特定チャンネルの刺激電流をオンオフすることが可能なタイミン
グ回路を備えることが好ましい。この手段は、各刺激チャンネルに対し電流を設
定する信号とは分離した命令信号によって制御されることが好ましく、先に説明
した信号が、各チャンネルにおける刺激電流を制御する一方で、この命令信号が
、電流刺激の持続時間を制御する。

【００３５】 更に、ICS12に含まれる処理装置46は、周波数を選択的に制御する手段を備え
ており、刺激信号は、この周波数で、電極のいくつかを選択するために供給され
る。これは、様々な長さの信号フレーム（又は、多くの電極の信号群）を備える
ことにより達成されることが好ましい。短いフレームを使用することにより、チ
ャンネルのサブセットが、全てのチャンネルが常時固定された長いフレームによ
り更新される場合より高い頻度で刷新、つまり更新されることが可能となる。こ
の短縮されたフレーム長は、フレーム・データにエンコードされたフレーム長、
或いは（好ましい実施形態において）フレーム信号のユニークなフレーム・エン
ドとして実施することができる。

【００３６】 処理装置46において、電圧ダウン変換器58は、ICS12における種々の構成部品
に電力を供給するために、異なる3つの電圧値を生成する。この電圧ダウン変換
器は、コンデンサ群、及び レギュレータ44の入力からの高電圧を横切って直列
に、又は、より低い電圧供給(好ましい実施形態においては3.5ボルト)を提供す
るために並列に、これらのコンデンサに接続するように配置されたスイッチ群を
備えることができる。蓄電又は供給コンデンサ60は、ダウン変換器のコンデンサ
群が直列接続される場合には、ダウン変換器における適切な部分にそれらの関連
する転送コンデンサを接続することによって、様々な汎用3.5ボルト供給部品に
対し充電することができる。

【００３７】 ICS12は、WP16からのアナログ及び/又は拍動の入力データを選択的に受信し、
これに応答する手段を備える。好ましくは、これは、刺激の連続的アナログ制御
を行う刺激電流制御信号、及び 所定チャンネルのオンオフ状況を選択的に制御
するために、分離命令信号を使用することによって達成される。各チャンネルの
刺激パラメータは、データ・フレーム内の分離信号、及び 命令信号にエンコー
ドされた、各チャンネルに対する分離構成命令によって、他のチャンネル全ての
ものと独立して制御される。

【００３８】 更に、ICS12は、単極及び/又は双極構成において、電極を選択的に刺激するこ
とができる。これは、出力モード・レジスタ86における各チャンネルに関する分
離ビットに影響を与える命令信号群を提供することによって実現される。出力制
御ロジック88を介して、これらのビットは、電極切換えスイッチ66において、各
チャンネルに関するスイッチを、独立して構成する。このスイッチは、電流源FE
T62及び蓄電コンデンサ60を、電極対(双極モード)に対し、又は 個々の電極に
対し、又は 不活性電極スイッチ92を介して不活性電極49に対し接続することを
可能とする。図3は、図4A乃至4Hにより詳細に示されたシステムのより全体的な
ブロック図である。ICSの能動的回路構成の大部分は、カスタム・チップに組込
むことができ、このチップは、他の能動的及び受動的回路構成とともに、ICSを
基板上に支持させることができる。図3及び4A乃至4Hに示されたICSは、WP16にお
いて生成された入力信号を受信し、ヘッドピース14によって送信する受信器200
を備える。好ましくは、この入力は、奇偶検査ビット及びフレーム・エンドのマ
ーカーを加えた各9ビットの9ワードを表す83ビットの直列シーケンスからなる振
幅変調されたFR信号を含むマンチェスタ−エンコードされたデータ・ストリーム
である。フレームは、このような1ビット・シーケンスとして定義され、これら
フレームは、WPからICSに対し、シーケンシャル的に送られる。各フレームの最
初の8ワードには、出力チャンネル1乃至8に関するデジタル的な較差及び極性情
報が、出力チャンネル1乃至8の順に含まれている。9番目のワードには、ICS構成
及び機能の制御に関する命令情報が含まれている。受信器200は、入来RF信号を
、電力供給部202に送信される電力信号とデータ再生部201に送信されるデータと
に分離する。電力供給部部において、電力信号は、ICSに対して生成され、そし
て、ダウン変換器203を介して、参照番号212-1乃至212-8で示される8つの出力ス
テージに対し電力を提供する電圧レベルの形に変えられる。出力ステージの1つ
は、以下でより詳細に説明される。

【００３９】 受信器200によって抽出され、データ再生部201に送信されたデータは、データ
再生部内で更に処理され、初期化及び状況制御部204、極性及び較差制御部205、
命令デコーダ部206、及び 複数チップ制御部214に対する入力信号を提供する。
初期化及び状況制御部204は、システムが起動し、状況制御部によるシステム作
動エラーの検出の際に、電力供給部202から電力を受け、ICSにおける他の部位の
制御状態を確立する。極性及び較差制御部205は、様々な出力ステージ212-1乃至
212-8における出力電流の極性を決定し、ログD/A変換器部207において更に処理
され、様々な出力ステージの出力により供給された電流信号の大きさを制御する
ための信号を生成する。命令デコーダ部206において、データ信号は、処理され
、(1)出力モード・レジスタ208によって、単極か双極かというような出力ステー
ジの状況を制御する信号、(2)パルス幅制御部209によって、出力ステージが拍動
モードにある場合に出力ステージにより供給される出力パルス幅を制御する信号
、(3)刷新電圧ロジック部210によって、出力ステージに供給される電力を制御す
る信号、を形成するようにデコードされる。加えて、ICSは、命令デコーダ206か
らの信号に応答して生成され、WP状況表示信号及び電力制御信号に対し、再び送
信される戻し遠隔測定部211を備える。状況信号は、ICS内の様々な部品、及び
その内部で生成される電圧の状況を示す。電力制御信号は、WPからの信号のレベ
ルを制御することによって、更に、ダウン変換器203から様々な出力チャンネル
への刷新電圧を制御することによって、送信された信号の電力、及び 省電力効
果を制御する。

【００４０】 更に、図示されたICSは、複数チップ制御部214を備える。部214は、ICSに含ま
れるチップが、基板上に取付けられた複数の同じ「スレーブ」チップを駆動する
能力を持つ「マスター」としての役割を果し、それによって、多くの出力ステー
ジの増加をもたらすようにすることを可能とする。

【００４１】 図4で示されたことを整理するため、図4は、図3に示されたものと同じ番号を
付した部分の小区分によって、また、特定の小区分を示す文字、例えば、201A、
201B、201C、及び201Dは、データ再生部201の小区分である、によって、図3にお
いて示された様々なシステムの詳細を示す。以下の各部及び小区分に関する詳細
説明は、システムが受信器200によって始まり、出力ステージ212-1乃至212-8及
び複数チップ制御部214の説明が続き、その後に、説明された各部を備えたシス
テムの作動説明が行われる。フレーム構造、データ・ワード構造、及び/又はWP
からの入力信号に関する送信速度、及び そこから抽出されたデータ信号の詳細
は、システムの作動説明に含まれる。

【００４２】構造 受信器200 図4Aに示された受信器200は、主コイル50と共に平行共振同調回路を実現する
コンデンサ、その後に直列接続された電力整流及びデータ検出ダイオード、及び
エネルギ蓄積コンデンサを含む既存のAM検出器であり、AM検出器は、信号PDATA
、NDATA、RAWDC、ZEROV、及びTANKVを生成する。PDATA及びNDATAは、データ検出
ダイオードを通じて生成され、変調されたデータをデータ再生部201に運ぶ差動
信号である。RAWDCは、エネルギ蓄積コンデンサを通じて生成され、電力供給部2
02における直列レギュレータ202Aの入力部に供給されるDC電圧である。ZEROVは
、ICSにおいて測定された他の電圧全てに対する基準電圧である。TANKVは、受信
器200における抵抗分割器ネットワークを介して、RAWDCから引出されるとともに
、 以下でより詳細に説明されるように、戻し遠隔測定部211における遠隔測定
マルチプレクサ211Bを介して、戻し遠隔測定部に対する入力である電力制御信号
の1つを提供する。

【００４３】データ再生部201 データ再生部は、データ調整器201A、クロック・デコーダ201B、直列並列変換
器201C、及び ワード・ストロボ・ジェネレータ201Dの４つの小区分を含む。デ
ータ再生部201のアナログ及びデジタル回路の全ては、既存設計によるものであ
る。

【００４４】 データ調整器201Aによって、受信器200からの信号PDATA及びNDATAは、2つの入
力をアナログ比較器に提供する。この比較器からの出力は、信号MANDATAであり
、この信号は、WPによって送信されたマンチェスタ−エンコードされたシリアル
・データ・ストリームが再生されたものである。MANDATAは、クロック・デコー
ダ201B、直列並列変換器201C、そして以下で説明されるダウン変換器・クロック
203Aに配送される。

【００４５】 加えて、データ調整器201A内において、オンチップ・コンデンサが拍動形態で
充電されるようにするMOSFETスイッチのゲートに、信号MANDATAが供給される。
オンチップ・コンデンサと並列の定電流放電パスは、信号MANDATAがない場合に
は、電圧をゼロに減少する。オンチップ・コンデンサにかかる電圧は、3つのイ
ンバータによって緩衝され、搬送波検出信号CARDETとなる。CARDETは、クロック
・デコーダ201B、及び 初期化及び状況制御部204に配送される。

【００４６】 クロック・デコーダ小区分201Bにおいて、信号MANDATAは、入力の1つを先行入
力するRC遅延回路とともにXORゲートを構成するエッジ検出器回路に送られる。
エッジ検出器からの出力パルスは、MANDATAパルスのエッジに対しロックするこ
とによって、データ・クロック信号CLKPH1及びCLKPH2を生成する既存設計品のフ
ェーズ・ロック・ループ(PLL)回路に対する主要入力である。クロック信号は、
各ビット時間の初期半期間にアサートされるCLKPH1パルス及び次の半期間にアサ
ートされるCLKPH2パルスを持つ、周波数1.1MHzの2フェーズ・非オーバラップ・
クロック・システムを構成する。信号CLKPH1及びCLKPH2は、直列並列変換器201C
、ワード・ストロボ・ジェネレータ201D、パルス幅制御部209、及び 戻し遠隔
測定部211におけるA/D変換器211Cに送られる。

【００４７】 更に、クロック・デコーダ201B内において、信号MANDATAにおけるパルス・エ
ッジのタイミングは、PLLにおけるローカル・クロックVCOのそれと比較される。
詳細には、フレーム・エンドをマークするためにWPによって送られた非標準エッ
ジ・タイミングを持つユニーク・パルスは、D型フリップフロップ及びXORゲート
を構成する既存設計品の回路によって検知される。このユニーク・パルスは、結
果として、直列並列変換器201Cに送られるフレーム・クロック信号PFRMCLKを生
成する。

【００４８】 ロジック・ゲート及びバイナリ・カウンタを含むクロック・デコーダ201Bにお
ける既存設計品の付加的回路構成は、信号PLLLOCKを生成するために使用される
。PLLLOCKは、PLLが信号MANDATAに対しロックされている限りアサートされる。C
REDETはアサートされ、初期化及び状況制御部204における電力不良検出器204Aに
関連して説明されるように、POWERBADは否定される。信号PLLLOCKは、直列並列
変換器201C、及び 部分204におけるパリティ・エラー検出器及び初期化小区分2
04C及び204Bに送られる。

【００４９】 直列並列変換器201Cは、ロジック・ゲート、ラッチ、D型フリップフロップ、
カウンタ、及び シフト・レジスタを備え、これら全ては既存設計品である。複
数チップ制御部214からの信号CLKPH1及び信号DCENABLEの制御の下に、信号MANDA
TAで表されるシリアル・データ・ビットは、9ビットのシリアル・イン、パラレ
ル・アウトのシフト・レジスタにシフトされる。このシフト・レジスタの第1ス
テージ出力は、シリアル・ビット・ストリーム信号SERDATAを生成する。このレ
ジスタの9つの出力は、部分205における極性及び較差データ・ラッチ205A、及び 命令デコーダ206における命令ラッチ206Aに対してのみ送られる信号バスDATA(
1-9)の電源である。

【００５０】 加えて、直列並列変換器201C内において、信号PFRMCLKは、パルス幅制御部209
及び刷新電圧ロジック部210に送られる信号FRMCLKを生成するために、クロック
信号CLKPH1でゲートされる。

【００５１】 更に、直列並列変換器201C内において、信号CLKPH1は、FRMCLKによってリセッ
トされる4ビットのアップ・カウンタのクロック入力に接続される。このカウン
タ及び次のデコーダ及びラッチは、信号XFERB及びXFERCを、ログD/A変換部207に
含まれるアナログ・マルチプレクサ207Cに対してのみ送る。また、該カウンタの
4ビット出力は、リセット・パルスを、該カウンタに提供するとともに、ワード
・ストロボ・ジェネレータ201D、ダウン変換器クロック203A、及び 極性及び較
差データ・ラッチ205Aに送られる信号WORDTRCLK（ワード転送クロック）を作る
ために、CLKPH1 及びCLKPH2によりゲートされる。また、該カウンタは、パルス
幅制御部209のみに送られる信号AMPSYNCを生成するためデコードされる。

【００５２】 ワード・ストロボ・ジェネレータ201Dは、従来設計品である、ロジック・ゲー
ト、D型フリップフロップ、及び 9ステージ・ジョンソン・カウンタを備える。
信号WORDTRCLKは、クロック入力を該ジョンソン・カウンタに提供する。信号CLK
PH1、CLKPH2、FRMCLK、及び該ジョンソン・カウンタのステージ9からの出力が、
該カウンタにリセット信号を提供するために組合される。該カウンタの最初の8
ステージからの出力は、データ・フレーム期間の適切なワード時間内にアサート
された各々のラインの状態で、8ビット信号バスWSTRB(1-8)を提供する。WSTRB(1
-8)は、アナログ・マルチプレクサ207C、パルス幅制御部209、及び 戻し遠隔測
定部211に送られる。加えて、該ジョンソン・カウンタのステージ9からの出力は
、命令ラッチ206A及び命令デコーダ206Bに送られる信号WORD9LKを提供する。

【００５３】電力供給部202 図4Aに表されているように、電力供給部202は、直列レギュレータ202Aを備え
、この直列レギュレータは、ディプリーション・モードFETのような直列調整部
を有する。既存の電圧基準部202C及び既存の電圧レギュレータ・エラー増幅器20
2Bとともに、直列レギュレータは、ICSの均衡に電力を供給するため、ZEROVに対
する正確な負の14ボルト(NEG14)を作る。該レギュレータ202Aにおける直列調整
部のゲートは、レギュレータ・エラー・増幅器202B内に設けられ、その入力とし
て、電圧基準部202Cの出力VREF、及び NEG14を減衰したもの、つまりTAP14を有
する操作可能な増幅器からの信号REGCONT出力によって制御される。電圧基準部2
02Cは、NEG14ラインによって電力を供給されるオフ・チップ・ツェナー・ダイオ
ードを備える。精密基準電圧VREFは、このツェナー・ダイオードを通じて生成さ
れる。

【００５４】ダウン変換器部203 図4A及び4Bに示されるように、ダウン変換器部203は、ダウン変換器クロック2
03A及び電圧ダウン変換器203Bを備える。

【００５５】 ダウン変換器クロック203Aは、その入力として、レギュレータ202AからのNEG1
4及びZEROV、電力不良検出器204AからのPOWERBAD、及び 直列並列変換器201Cか
らのWORDTRCLKを有し、既存設計品である、2つのトグル・フリップ・フロップ及
び2極FETセレクタ・スイッチを備えている。2つのトグル・フリップ・フロップ
は、信号MANDATAを受入れ、それを4の因子で分割する。起動期間において、MAND
ATAは、550KHzのパルスとされるため、トグル・フリップ・フロップからの結果
としての信号は、137.5KHzとなり、これは該2極FETスイッチに、その1つの入力
として送られる。該2極FETスイッチに対する他の入力はWORDTRCLKであり、該ス
イッチの状況は、POWERBADによって制御される。以下で説明されるように、POWE
RBADは、ICS起動期間にアサートされ、137.5KHz信号は、起動期間にDOWNCLOCKと
して電圧ダウン変換器203Bに送られ、これに対し、WORDTRCLKのレベル・シフト
されたものは、通常ICS作動期間にDOWNCLOCKとして送出される。

【００５６】 電圧ダウン変換器203Bは、既存のロジック・ゲート及びオフ・チップ・コンデ
ンサを備える。それは、直列レギュレータ202AからのDC電力(NEG14及びZEROV)、
及び ダウン変換器クロック203Aからの方形波出力信号DOWNCLOCKを受入れる。
この方形波は、既存の交差接続されたロジック・ゲート及びダウン変換器203Bの
インバータ回路において、2フェーズ非オーバラップ・クロック信号対に変換さ
れる。この2フェーズクロック信号は、4つのオフ・チップ・コンデンサ203-1乃
至203-4のグループ間の、また、それらに跨った接続パターンを実現するFETスイ
ッチ群を駆動する。

【００５７】 該クロック信号のフェーズ1の期間において、4つのコンデンサは、−14ボルト
供給部に直列接続され、各々が、最終値−3.5ボルトに充電される。同時に、出
力電圧−3.5、−7.0、−10.5、及び−14ボルトが、電圧ダウン変換器203Bから、
ICSにおける8つの出力ステージ212−1乃至212−8の各々、及び 特に、これら出
力ステージに含まれた刷新電圧制御小区分212Aの各々への出力として使用可能な
ものとされる。

【００５８】 該クロック信号のフェーズ2の期間において、4つのコンデンサは、並列接続さ
れ、−3.5ボルトのロジック供給部の電源であるオフ・チップ蓄電コンデンサ203
−1に電荷を供給する。また、フェーズ2の期間において、並列接続の自然な結果
として、4つのコンデンサにおける電圧は、次のフェーズ1の直列配置に戻る準備
として均等化される。

【００５９】初期化及び状態制御セクション２０４ 初期化及び状態制御セクション２０４は、エラーを検出するための、そしてこ
のセクションがエラーを検出した時にシステム回路の内部状態をシステム始動時
の状態にセットするための普通の設計のディジタル回路及びアナログコンパレー
タからなる。セクション２０４は、３つのサブセクション、即ち電力不良検出器
２０４Ａ、初期化サブセクション２０４Ｂ、及びパリティエラー検出器２０４Ｃ
で形成されている。

【００６０】 電力不良検出器２０４Ａは、その入力の１つに示されている電圧ダウンコンバ
ータ２０３Ｂからの−3.5Ｖ出力を有するアナログコンパレータからなっている
。コンパレータへの他の入力は、電源セクション２０２から到来する参照電圧Ｖ
ＲＥＦである。コンパレータは−3.5Ｖ及びＶＲＥＦで動作して出力ＰＯＷＥＲ
ＢＡＤを生成する。この出力ＰＯＷＥＲＢＡＤは、始動時のように−3.5Ｖ供給
が正常の動作電位より低い時に表明される。従って、始動の初期段階中、このＰ
ＯＷＥＲＢＡＤ信号が表明される。信号ＰＯＷＥＲＢＡＤは、初期化サブセクシ
ョン２０４Ｂ内の回路を既知の論理状態に強制するために使用され、また同じ目
的のためにダウンコンバータクロック２０３Ａと、データ回復セクション２０１
とにも送られる。例えば、ＰＯＷＥＲＢＡＤが表明されている間、出力段２１２
−１乃至２１２−８は動作不能にされる。これは、ＰＯＷＥＲＢＡＤが２０４Ｂ
内のフリップフロップをリセットして信号ＯＵＴＥＮＡＢＬＥを否定にすること
によって達成される。何れかの出力段を動作可能にするには、ＯＵＴＥＮＡＢＬ
Ｅが表明される必要がある。次いでＰＯＷＥＲＢＡＤが否定にされると、データ
コンディショナ２０１ＡからのＣＡＲＤＥＴ、クロックデコーダ２０１Ｂからの
ＰＬＬＬＯＣＫ、及び命令デコーダ２０６ＢからのＣＯＮＮＥＣＴが表明され、
フリップフロップがセットされ、ＯＵＴＥＮＡＢＬＥが表明されて出力段２１２
が動作可能になる。

【００６１】 同様に、そして後に再度説明するように、パリティエラー検出器２０４Ｃから
信号ＰＡＬＡＲＭが表明されると、ＯＵＴＥＮＡＢＬＥの否定を介して出力段２
１２が動作不能にされる。因みに、ＩＣＳへのデータストリーム内の“１”の合
計数が偶数であることを確認するために、パリティエラー検査は各フレームの終
わりに実行される。パリティエラー検出器２０４Ｃは、普通の設計の論理ゲート
及びフリップフロップからなり、直並列コンバータ２０１Ｃからの直列ビットデ
ータストリームＳＥＲＤＡＴＡによってクロックされるＤ型フリップフロップを
基にしている。フレームの終わりにおけるフリップフロップの状態は、受信した
１ビットの数が奇数であったか、または偶数であったかを指示している。Ｄ型フ
リップフロップの結果的な状態は保持フリップフロップに転送され、このフリッ
プフロップの出力はパリティエラー信号ＰＡＬＡＲＭを生成する。この信号は初
期化サブセクション２０４Ｂへ接続される。

【００６２】 初期化サブセクション２０４Ｂは、普通の設計の論理ゲートの組合わせからな
り、クロックデコーダ２０１ＢからＣＡＲＤＥＴを、パリティエラー検出器２０
４ＣからＰＡＬＡＲＭを、命令デコーダ２０６ＢからＤＩＳＣＯＮ、ＣＯＮＮＥ
ＣＴ、及びＡＬＬＺＥＲＯを、クロックデコーダ２０１ＢからＰＬＬＬＯＣＫを
、そしてＰＯＷＥＲＢＡＤ検出器２０４ＡからＰＯＷＥＲＢＡＤを入力信号とし
て受信する。ＣＡＲＤＥＴ、ＰＡＬＡＲＭ、ＰＬＬＬＯＣＫ、及びＰＯＷＥＲＢ
ＡＤに関しては説明済みである。入力信号ＤＩＳＣＯＮ、ＣＯＮＮＥＣＴ、及び
ＡＬＬＺＥＲＯが生成される手法に関しては、セクション２０６に関連して後述
する。初期化サブセクション２０４Ｂが生成する出力信号は、ＣＡＲＯＮ、ＯＵ
ＴＥＮＡＢＬＥ、ＲＥＳＥＴＥＲＲ、及びＳＹＳＲＥＳＥＴである。サブセクシ
ョン２０４Ｂにおいては、信号ＣＯＮＮＥＣＴがラッチフリップフロップをセッ
トしてパルス幅コントロール２０９に出力信号ＯＵＴＥＮＡＢＬＥを表明させる
。入力信号ＤＩＳＣＯＮとＡＬＬＺＥＲＯとはサブセクション２０４Ｂ内の論理
ゲートにおいて組合わされ、出力ＲＥＳＥＴＥＲＲが生成される。この出力ＲＥ
ＳＥＴＥＲＲはパリティエラー検出器２０４Ｃへ送られ、パリティエラー検出器
フリップフロップをリセットする。信号ＰＡＬＡＲＭ、ＤＩＳＣＯＮ、ＡＬＬＺ
ＥＲＯ、ＰＬＬＬＯＣＫ、及びＰＯＷＥＲＢＡＤは、これらの信号の何れかがあ
る問題を指示すると、ＩＣＳ内の全ての回路のための汎用リセット信号として機
能する切り離し命令出力信号ＳＹＳＲＥＳＥＴが生成されるように、２０４Ｂ内
の論理ゲートにおいて組合わされる。因みに、ＳＹＳＲＥＳＥＴが表明されると
ＩＣＳ回路はその初期状態にリセットされ、ＷＰからのシステム始動データに応
答して再始動するように準備を整える。表明されている信号ＣＡＲＤＥＴ及びＰ
ＬＬＬＯＣＫ、表明されていない信号ＰＯＷＥＲＢＡＤ及びＰＡＬＡＲＭが２０
４Ｂ内のゲートにおいて組合わされ、出力信号ＣＡＲＯＮが生成される。ＣＡＲ
ＯＮはオフチップへ送られ、バックテレメトリセクション２１１のテレメトリ送
信機２１１Ｅにおいてバックテレメトリ搬送波信号をターンオンさせる。後述す
るように、バックテレメトリ搬送波信号が存在しないことは、ＩＣＳ内のシステ
ム欠陥を指示するものとしてＷＰにおいて検出される。ＷＰはＩＣＳを再始動を
開始させ、バックテレメトリ搬送波信号が再び検出されるまでそのモードを継続
する。

【００６３】極性及び振幅データラッチセクション２０５ 極性及び振幅データラッチセクション２０５は、振幅データラッチ２０５Ａ及
びゼロ電流コントロール２０５Ｂからなる。ラッチ２０５Ａは普通の９ビットラ
ッチであり、直並列コンバータ２０１Ｃからの９ビットバスＤＡＴＡ（１−９）
からデータビット入力を、これも２０１Ｃが生成したＷＯＲＤＴＲＣＬＫと共に
受信する。ＷＯＲＤＴＲＣＬＫは、新しい到来データのセットによって置換され
るまで入力データビットＤＡＴＡ（１−９）をラッチさせ、保持させる。９ビッ
トラッチからの出力は、８ビット幅のデータバス信号ＡＭＰＤＡＴＡ（１−８）
と、単一ラインＰＯＬＡＲＩＴＹを定義する９番目のビットとからなる。ＰＯＬ
ＡＲＩＴＹは、出力段２１２−１乃至２１２−８へ直接送られる。ＡＭＰＤＡＴ
Ａ（１−８）はラッチ２０５Ａから、ゼロ電流コントロール２０５Ｂと、セクシ
ョン２０７内の対数Ｄ−Ａコンバータとへ送られ、また詳細を後述するように、
内部サブセクション２０７Ｂへも送られる。

【００６４】 ゼロ電流コントロール２０５Ｂは、普通の設計の論理ゲートからなる。振幅デ
ータラッチ２０５Ａからの信号バスＡＭＰＤＡＴＡ（１−８）は、８ビットが全
て論理０の時だけ８入力ゲートの出力が表明されるように、８入力ゲートにおい
てデコードされる。これは、要求された出力電流の振幅が０であることに対応し
ている。ラッチ２０５Ａからの信号ＰＯＬＡＲＩＴＹは、ＡＭＰＤＡＴＡ（１−
８）と組合わされて２つの相補出力信号ＺＥＲＯ及びＳＨＯＲＴが生成される。
ＳＨＯＲＴは、ＡＭＰＤＡＴＡ（１−８）が全て０であり且つＰＯＬＡＲＩＴＹ
が１である時に表明され、反対にＺＥＲＯはＡＭＰＤＡＴＡ（１−８）が全て０
であり且つＰＯＬＡＲＩＴＹが０である時に表明される。

【００６５】命令デコーダ 命令デコーダセクション２０６は普通の設計のディジタル論理回路からなり、
２つのサブセクション、即ち命令ラッチ２０６Ａ及び命令デコーダ２０６Ｂから
なる。命令ラッチ２０６Ａは、それが、直並列コンバータ２０１Ｃからの９ビッ
トバスＤＡＴＡ（１−９）から到来する入力データを有する９ビットラッチであ
ることが上述したラッチ２０５Ａに類似している。命令ラッチ２０６Ａにおいて
、ＤＡＴＡ（１−９）はワードストローブジェネレータ２０１Ｄからの信号ＷＲ
Ｄ９ＣＬＫによってラッチされ、９ビットバスＷＯＲＤ９（１−９）出力を発生
する。この出力ＷＯＲＤ９（１−９）は、命令デコーダ２０６Ｂに直接接続され
ている。命令デコーダ２０６Ｂは、この出力バス上の９ビットの組合わせから、
いろいろなファンクションをデコードする論理ゲートからなる。以下の表はＷＯ
ＲＤ９の内容、及びＷＯＲＤ９のビット６−８内に含まれるファンクションコー
ドによって生成される出力を示している。

【００６６】表 １ ８ ７ ６ ５ ４ ３ ２ １ ０ ファンクション コード 出 力 記 述
０００ ＡＬＬＺＥＲＯ， グローバルコントロール ＤＩＳＣＯＮ， ＣＯＮＮＥＣＴ ００１ ＦＵＮＣ２ グローバルコントロール ０１１ ＦＵＮＣ４ 通常のバックテレメトリ読出し １００ ＦＵＮＣ５ 反転バックテレメトリ読出し １１０ ＦＵＮＣ７ リフレッシュ電圧コントロール １１１ ＦＵＮＣ８ 出力パルス幅コントロール

【００６７】 更に、命令デコーダ２０６Ｂは、リフレッシュ電圧ロジック２１０からＲＦＭ
ＡＩＮを、パルス幅コントロール２０９からＰＦＭＡＩＮを、そしてワードスト
ローブジェネレータ２０１ＤからＥＯＲＤ９ＣＬＫ及びＷＳＴＲＢ１を入力信号
として受信する。命令デコーダ２０６を出る２０６Ｂからの出力信号は、論理ゲ
ート出力信号ＣＯＮＮＥＣＴ、ＤＩＳＣＯＮ、ＡＬＬＺＥＲＯ、ＦＵＮＣ２、Ｆ
ＵＮＣ４、ＦＵＮＣ５、ＦＵＮＣ７、及びＦＵＮＣ８からなる。

【００６８】 前述したように、命令デコーダ２０６から出る信号ＣＯＮＮＥＣＴ、ＤＩＳＣ
ＯＮ、及びＡＬＬＺＥＲＯは、初期化セクション２０４への入力である。ＦＵＮ
Ｃ２乃至ＦＵＮＣ８はファンクションデコードであり、これらは命令に基づいて
これらが制御するいろいろなセクションへの入力になっている。信号ＦＵＮＣ２
は、命令デコーダから出力モードレジスタ２０８へ送られる主可能化信号である
。信号ＦＵＮＣ４及びＦＵＮＣ５はバックテレメトリセクション２１１（テレメ
トリファンクションデコーダ２１１Ａ及びＡ／Ｄコンバータ２１１Ｃ）に直接接
続され、そのファンクションを制御する。ＦＵＮＣ７は、リフレッシュ電圧ロジ
ック２１０に直接的に、そして単独で接続され、リフレッシュ電圧コントロール
部分を動作可能にする。ＦＵＮＣ８は、パルス幅コントロール２０９に直接的に
、そして単独で接続され、そのファンクションを発生可能にする。

【００６９】対数Ｄ／Ａコンバータ２０７ 対数Ｄ／Ａコンバータセクション２０７は、本発明と同一譲渡人に譲渡された
1990年６月５日付米国特許第4,931,795号の対象である対数Ｄ／Ａコンバータサ
ブセクション２０７Ｂを除いて、普通のアナログ及びディジタル回路からなって
いる。対数Ｄ／Ａコンバータ２０７は、３つのサブセクション、即ち、電流参照
ジェネレータ２０７Ａ、対数Ｄ／Ａコンバータサブセクション２０７Ｂ、及びア
ナログマルチプレクサ２０７Ｃからなる。電流参照ジェネレータ２０７Ａは、電
圧参照２０２Ｃから電圧入力ＶＲＥＦを受信し、この参照電圧を使用して参照出
力電流信号ＡＤＩＲＥＦ及びＩＲＥＦを生成する。ＡＤＩＲＥＦはＡ／Ｄコンバ
ータ２１１Ｃへの固定電流供給であり、ＩＲＥＦは対数Ｄ／Ａコンバータ２０７
Ｂへの入力電流になっている。対数Ｄ／Ａコンバータ２０７Ｂは、データラッチ
２０５Ａからの８ビットデータバスＡＭＰＤＡＴＡ（１−８）によって制御され
るカレントミラーの乗算段を含む。対数Ｄ／Ａコンバータサブセクション２０７
Ｂからの出力信号は、アナログマルチプレクササブセクション２０７Ｃに接続さ
れている制御電圧ＩＰＯＳＣＯＮ及びＩＮＥＧＣＯＮである。このマルチプレク
サは、直並列コンバータ２０１Ｃからの信号ＸＦＥＲＢ及びＸＦＥＲＣ、及びワ
ードストローブジェネレータ２０１Ｄからの８ビットバス信号ＷＳＴＲＢ（１−
８）によって制御される。アナログマルチプレクサからの出力は、信号ＩＰＯＳ
（１−８）及びＩＮＥＧ（１−８）として８つの出力回路２１２−１乃至２１２
−８内の各電流源２１２Ｂへ分配され、それらを制御する。従って、８つの各出
力段２１２−１乃至２１２−８からの出力電流は、個々に、分離して、そして順
次に制御される。

【００７０】出力モードレジスタ２０８ 出力モードレジスタ２０８は、それぞれ８ラッチずつの３バンクに配列された
普通の設計の24の透過ラッチを含む。第１のバンク内の８ラッチは８ビットバス
ＡＭＯＮＯ（１−８）を発生し、同様に、残余の２バンクはバス信号ＢＭＯＮＯ
（１−８）及びＤＲＣ（１−８）を生成する。ＡＭＯＮＯ（１）、ＢＭＯＮＯ（
１）、及びＤＲＣ（１）は出力段２１２−１に接続され、同じようにして、残余
のバス信号は他の７出力に分配される。

【００７１】 命令デコーダ２０６Ｂからのファンクションコード信号ＦＵＮＣ２が表明され
た時に限って、レジスタ２０８のラッチ内のビットパターンを変更することがで
きる。詳述すれば、ワードストローブジェネレータ２０１Ｄからのパルス信号Ｗ
ＳＴＲＢ１の制御の下に、命令ラッチ２０６Ａからの９ビットバス信号ＷＯＲＤ
９（１−９）の低位３ビットが普通の３−８デコーダ内でデコードされる。この
デコーダの８つの各出力ラインは、レジスタ２０８からなる３つの各バンク内の
同一位置にある１つのラッチに接続され、それらを選択的に動作可能にして上記
低位３ビットのパターンに従ってレジスタ内のビットパターンを選択的に変更さ
せる。ＷＯＲＤ９（１−９）の中央の３ビットは各々３バンクの１つのバンクに
接続され、２０８からなる３つの各バンク内の８つの全てのラッチへのデータ入
力を使用可能にする。ＷＯＲＤ９（１−９）の高位３ビットは、セクション２０
８内では使用されない。

【００７２】パルス幅制御セクション２０９ パルス幅制御セクション２０９は、普通の設計の論理ゲート、ラッチ、Ｄ型フ
リップフロップ、カウンタ、及びデコーダからなる。命令デコーダ２０６Ｂから
の信号ＦＵＮＣ８は、ＦＲＭＣＬＫ、ＣＬＫＰＨ１、及びＣＬＫＰＨ２と共にこ
のセクションの動作を可能にし、第１のＷＯＲＤ９内のビット５の制御の下に、
２つの順次の９番目のワードの内容を、バス信号ＷＯＲＤ９（１−９）から２つ
のバッファの一方内へラッチさせる。２つのＷＯＲＤ９命令の内容を以下に表に
して示す。

【００７３】表 ２ ＷＯＲＤ９ 第１のＷＯＲＤ９ 第２のＷＯＲＤ９ Ｅ − エッジコントロールバッファ番号［０，１］ ＦＦ − エッジ実行フレーム番号［００，０１，１０，１１］ ＣＣＣ − チャンネル番号［０００−１１１＝ＣＨ１−ＣＨ８］ Ｘ − ドントケア Ｄ − エッジの方向［０＝オンからオフ、１＝オフからオン］ ＮＮＮＮＮＮＮ − エッジの出現のカウント［０−８４］ 表２に示すように、要求された刺激出力パルスエッジは、フレームタイム中の第
１のＷＯＲＤ９ビット３及び４内に指定されている命令に従って、上記第２のＷ
ＯＲＤ９ビット０−６内に指定されているビットタイムに発生する。これは、こ
れらのデータビットを使用して、クロックデコーダ２０１Ｂからの信号ＣＬＫＰ
Ｈ１、及び直並列コンバータ２０１Ｃによりそれぞれデクレメントされる２つの
ダウンカウンタをプリセットすることによって達成される。第１のＷＯＲＤ９内
のチャンネル選択ビット０−２はラッチされ、デコードされて、８ビット信号バ
スＰＷＣ（１−８）内に表されている要求された出力チャンネルだけにエッジ情
報を引き渡すことを可能にする。初期化２０４Ｂからの信号ＯＵＴＥＮＡＢＬＥ
はＰＷＣ（１−８）の全てのビットと共にゲートされ、何れかのＰＷＣ（１−８
）ラインを表明可能にするために表明されなければならない。何等かの刺激信号
を発生させるためには、少なくとも１つのＰＷＣラインが表面される必要がある
（後掲の表６参照）。

【００７４】リフレッシュ電圧ロジックセクション２１０ リフレッシュ電圧ロジック２１０は、普通の設計の論理ゲート及びラッチから
なる。信号バスＷＯＲＤ９（１−９）は、これらのラッチの８対内へゲートされ
る。各ラッチ対の各々からの出力は、２つの各出力バス信号ＲＶ０（１−８）及
びＲＶ１（１−８）内の１つのラインによって表されている。これらの出力バス
信号は、セクション２１２内の各出力段内に含まれているリフレッシュ電圧コン
トロール２１２Ａへ送られる。

【００７５】 ８チャンネルにまたがる４つの可能なリフレッシュ電圧レベルを確立するため
には16ビットが必要であるから、リフレッシュシステムは９ビットずつの２つの
連続する９番目のワード命令によって制御される。これら２つの命令ワードのフ
ォーマットを次表に示す。

【００７６】表 ３ ＷＯＲＤ９ 第１のＷＯＲＤ９ 第２のＷＯＲＤ９

【００７７】 表３に示すように第１のＷＯＲＤ９は、リフレッシュ電圧コントロールのため
のファンクションコード（ビット８−６の１１０）と、この時点に更新されるの
は段１であるのか、または段２であるのかを決定する段１または２選択コード（
ビット５：１＝段１、０＝段２）と、段１または２リフレッシュ電圧レベルコー
ド（ビット３及び４）と、段３リフレッシュレベルコード（ビット１及び２）と
、段４のためのリフレッシュレベルコードの高位ビットとからなる。第２のＷＯ
ＲＤ９も９ビットからなり、ビット８は段４のためのリフレッシュレベルコード
の低位ビットを表し、残余のビットは段５乃至８のための２ビットリフレッシュ
レベルコードを表している。段３乃至８は常に更新されるが、段１または段２だ
けは所与の命令によって操作される。段１及び２の両方を更新するには、２つの
分離した二重ＷＯＲＤ９リフレッシュ電圧命令が必要である。２ビットＲＶコー
ド及びそれらに組合わされたリフレッシュ電圧レベルを以下の表に示す。 コード ＲＶ１ ＲＶ０ リフレッシュ電圧 ０ ０ −14Ｖ ０ １ −7.0Ｖ １ ０ −3.5Ｖ １ １ −10.5Ｖ

【００７８】バックテレメトリセクション２１１ バックテレメトリセクション２１１は、テレメトリファンクションデコーダ２
１１Ａ、テレメトリマルチプレクサ２１１Ｂ、Ａ／Ｄコンバータ２１１Ｃ、テレ
メトリ変調器２１１Ｄ、及びテレメトリ送信機２１１Ｅからなる。

【００７９】 デコーダ２１１Ａは、入力としてＷＳＴＲＢ（１−８）、ＷＯＲＤ９（１−９
）、ＦＵＮＣ４及びＦＵＮＣ５を受信する普通の設計の論理ゲート、ラッチ、及
びデコーダからなる。デコーダ２１１Ａは、信号ＷＳＴＲＢ８及びＷＳＴＲＢ１
を組合わせて信号ＷＳＴＲＢ９を作る。信号ＷＳＴＲＢ９は、ＷＳＴＲＢ８の終
わりからＷＳＴＲＢ１の始まりまで表明され、Ａ／Ｄコンバータ２１１Ｃ及びテ
レメトリ変調器２１１Ｄへ送られる。信号ＦＵＮＣ４及びＦＵＮＣ５はデコーダ
２１１Ａのための主活性化信号であり、入力バス信号ＷＯＲＤ９（１−９）内の
６つの低位ビットをラッチ、デコード、及びゲートさせ、次表に示すように、無
関係電極スイッチ２１２Ｄ（ＩＥＣＬＯＳＥ）と、バスＭＵＸＣＴＲＬ（１−２
３）と、サブセクション２１１Ｂ及び２１１Ｃにおけるファンクションを制御す
るためのラインＶＲＴＰＷＲ、ＲＬ０ＴＲＬ及びＲＨ１ＣＴＲＬ（マルチプレク
サ２１１Ｂへ）と、ＡＤＰＷＲと、ＳＨ２×１、ＳＨ２×３、ＳＨ２×１０、及
びＳＨ１×１０（Ａ／Ｄコンバータ２１１Ｃへ）とへ印加される出力信号を制御
する。

【００８０】表 ４Ａ

【００８１】表 ４Ｂ

【００８２】表 ４Ｃ

【００８３】 テレメトリマルチプレクササブセクション（テレメトリＭＵＸ２１１Ｂ）は、
普通の設計の25対の送信・ゲートに接続されている25のレベルシフタからなって
いる。送信・ゲートは、１つの、そして１つだけのＭＵＸ入力信号対を、出力ラ
インＭＵＸＯＵＴ＋及びＭＵＸＯＵＴ−の対に接続できるようにする。この出力
ライン対は測定される差動信号を運び、Ａ／Ｄコンバータ２１１Ｃに接続されて
いる。

【００８４】 Ａ／Ｄコンバータ２１１Ｃは、２段に配列されている普通の設計の論理ゲート
、レベルシフタ、送信・ゲート、スイッチドキャパシタ増幅器、及びコンパレー
タからなる。第１段の省略時利得は１であるが、信号ＳＨ１×１０によって利得
を10に変化させることができる。第２段は、信号ＳＨ２×１、ＳＨ２×３、ＳＨ
２×１０によってそれぞれセットされる選択可能な利得１、３、または10を有し
ている。デコーダ２１１Ａからの信号ＡＤＰＷＲは、ＷＰ ＷＯＲＤ９命令によ
ってバックテレメトリが要求された時に限って、サブセクション２１１Ｃ内の増
幅器及びコンパレータへの動作電力をターンオンさせるのに使用される。この動
作方法は電力保存的である。

【００８５】 更に、コンバータ２１１Ｃにおいては、信号ＦＵＮＣ４及びＦＵＮＣ５はフリ
ップフロップのセット及びリセット入力に印加される。このフリップフロップは
そのＱ出力として信号ＮＯＲＭＰＯＬを有している。ＦＵＮＣ４が表明されると
ＮＯＲＭＰＯＬは真になり、ＦＵＮＣ５が表明されるとＮＯＲＭＰＯＬは否定に
される。コンバータ２１１Ｃ内において、ＮＯＲＭＰＯＬはコンバータに指令し
て、テレメトリＭＵＸ２１１Ｂを介してそれに提示される信号の正常な、または
反転したサンプルを取らせるのに使用される。更にＮＯＲＭＰＯＬはテレメトリ
変調器２１１Ｄへ送られる。

【００８６】 更に、コンバータ２１１Ｃにおいて、ワードストローブジェネレータ２０１Ｄ
からの信号ＷＳＴＲＢ（１−８）、及びテレメトリファンクションデコーダ２１
１ＡからのＷＳＴＲＢ９が論理ゲート内で組合わされ、スイッチドキャパシタ増
幅器回路内のスイッチタイミングを制御するための多相クロックを生成する。増
幅器回路は、測定される電圧をサンプルし、保持し、そして調整する。サンプル
のための参照レベルは、信号ＶＲＥＦによって確立される。

【００８７】 詳述すれば、電圧サンプルは、コンパレータをランプジェネレータと共に含ん
でいる普通の設計の単一スロープＡ／Ｄコンバータに送給される。ランプジェネ
レータは、オンチップキャパシタを充電するために固定電流ＡＤＩＲＥＦを使用
する。コンパレータは、ランプ電圧とサンプル電圧とが等しくなったことを感知
して変換サイクルを終了させ、信号ＣＬＫＰＨ１によって駆動される６ビットカ
ウンタの内容をラッチさせる。６ビットラッチ出力はバス信号ＡＤＣＯＵＮＴ（
１−６）であり、これはテレメトリ変調器２１１Ｄへ送られる。

【００８８】 サブセクション２１１Ｄは、普通の設計の７つのトライステートバッファから
なる。７つのバッファは出力ラインＤＡＴＡＯＵＴに接続され、Ａ／Ｄ変換パル
スによって生じた６ビットを表し、７番目のビットは極性を指示している。７つ
のビットは、ＷＳＴＲＢ１によって制御される順番に共通出力ラインＤＡＴＡＯ
ＵＴ上に配置され、ＷＳＴＲＢ１がオンの時間中は論理１が後続して送られ、Ｗ
ＳＴＲＢ９がオンの時間中は論理０が先行して送られる。従って、ＷＰによって
ＩＣＳへ送られる１つの完全データフレームと同期して、９ビットが普通のオフ
チップテレメトリ送信機２１１Ｅへ、次いでＷＰへ送られる。前述したように、
送信機２１１Ｅは、初期化２０４Ｂからの信号ＣＡＲＯＮによってこの送信のた
めに動作可能にされる。

【００８９】出力段２１２−１乃至８ 出力段１−８、セクション２１２（１−８）は、８つの同じ回路からなってい
る。以下の表は、出力段１−８への電気接続を要約したものであり、これらの出
力段は８つの全ての段に並列に接続されている単一のラインと、個々のラインが
各出力段１−８に接続されている８ラインバスとからなっている。

【００９０】表 ５ 出力段１乃至８への接続の概要

【００９１】 以下に、８つの全ての段の代表として出力段１を説明する。出力段１、セクシ
ョン２１２−１は、リフレッシュ電圧コントロール２１２Ａ、電流源２１２Ｂ、
電極スイッチングマトリックス２１２Ｃ、及び無関係電極スイッチ２１２Ｄから
なる。リフレッシュ電圧コントロール２１２Ａは、入力回路に接続されているレ
ベルシフタの他に、マトリックス２１２Ｃに類似の普通のスイッチングマトリッ
クスを備え、−3.5Ｖ及び−14Ｖによって定義される２つの異なる論理レベルを
リフレッシュ電圧コントロール２１２A内に、及びリフレッシュ電圧コントロー
ルと通信する回路に分配する。図示のように、リフレッシュ電圧コントロール２
１２Ａへの入力は、４つの電源電圧レベル（−14Ｖ、−10.5Ｖ、−７Ｖ、−3.5
Ｖ）を、ダウンコンバータ２０３Ｂからの信号ＤＣＬＫＰＨ１及びＤＣＬＫＰＨ
２と共に含んでいる。リフレッシュコントロールロジック２１０からの信号ＲＶ
１及びＲＶ０は、２ビットコードを論理ゲートへ供給する。この論理ゲートは、
“浮動”キャパシタＣＦ１を含む出力段１のための中間電荷蓄積デバイスに接続
されている。信号ＲＶ０及びＲＶ１は、信号ＤＣＬＫＰＨ１が表明されている間
にＣＦ１を充電するために、４つの電源電圧の１つを選択させるように論理ゲー
トを働かせる。信号ＤＣＬＫＰＨ２が表明されている間は、キャパシタＣＦ１は
選択された電源電圧から切り離されてキャパシタＣＲＶ１と並列に接続され、ラ
インＰＲＶ１及びＮＲＶ１を介してキャパシタＣＲＶ１に電荷を転送する。この
ようなスイッチドキャパシタ回路は、ＣＦ１の電圧を蓄積キャパシタＣＲＶ１上
に印加する。これにより、ＣＲＶ１は出力段１のための浮動電力源として機能す
る。因みに、出力段１を電気的に絶縁させることが、電源電圧と出力段１のＣＲ
Ｖ１とに交互に接続される中間電荷蓄積デバイスＣＦ１の使用である。

【００９２】 リフレッシュ電圧ロジックセクション２１０に関して前述したように、８つの
絶縁された各出力段毎に４つのリフレッシュ電圧のどの１つを選択するのかを指
定するためには、９ビットより多くのビットが必要である。従って、順次の２つ
のフレーム中にＷＰによって２つの第９ワード命令が発行され、ＩＣＳにおいて
処理され、そして命令ラッチ２０６Ａから２つのＷＯＲＤ９命令が発生される。
段１のためのリフレッシュ電圧を制御するために、第１のＷＯＲＤ９命令はビッ
ト８−６におけるリフレッシュ電圧ファンクションコントロール１１０と、ビッ
ト５における段１選択コードと、ビット３及び４における段１リフレッシュ電圧
レベルコードと、ビット１及び２における段３リフレッシュレベルコードと、段
４のためのリフレッシュレベルコードの高位ビットとからなる。第２のＷＯＲＤ
９命令は、段５乃至８のためのリフレッシュレベルコードを含んでいる。段３乃
至８は常に更新されるが、段１または段２だけは所与の命令によって操作できる
ことに注目されたい。段１及び２の両方を更新するには、２つの２ワードリフレ
ッシュ電圧命令が必要である。第１のＷＯＲＤ９のビット３及び４における段１
のための２ビットリフレッシュ電圧レベルコード（ＲＶ１及びＲＶ０）、及びそ
れらに組合わされたリフレッシュレベルを以下に示す。 コード ＲＶ１ ＲＶ０ リフレッシュ電圧 ０ ０ −14Ｖ ０ １ −7.0Ｖ １ ０ −3.5Ｖ １ １ −10.5Ｖ

【００９３】 リフレッシュ電圧コントロール２１２Ａは、２ビットレベルコードを保持する
１対の入力ラッチを有しいる。これらのラッチは、始動時には必ず初期化セクシ
ョン２０４Ｂからの始動時リセット信号ＳＹＳＲＥＳＥＴによって００（−14Ｖ
）状態にリセットされ、リフレッシュ電圧命令によって上書きされない限りその
状態を維持する。従って、最高の使用可能な源電圧が全てのチャンネルのために
自動的に選択される。しかしながら、各チャンネル毎に必要な電力に関連するバ
ックテレメトリデータによる指示によって、源電圧はチャンネル別に低下させる
ことができる。このように源電圧を低下させることによって、影響を受けた出力
段内の電流源２１２Ｂにおける電力消散が最小になり、それによってＩＣＳ１２
内の電力消散が減少する。

【００９４】 電流源２１２Ｂ内において、リフレッシュ電圧コントロール２１２Ａからの電
力信号ＮＲＶ１は、電流源からなる普通のＭＯＳＦＥＴデバイスのソースに接続
されている。ＭＯＳＦＥＴデバイスのドレインに接続されているのは出力ライン
−ＩＮ１であり、これは電極スイッチングマトリックス２１２Ｃに接続されてお
り、テレメトリＭＵＸ２１１Ｂに接続されている信号バスＩＣＰ（１−８）の１
つのラインである。同様に、信号ＮＲＶ１は、これもサブセクション２１１Ｂに
接続されている信号バスＮＲＶ（１−８）の１つのラインである。

【００９５】 ＭＯＳＦＥＴデバイスのゲート・ソース電圧は、アナログマルチプレクサ２０
７Ｃからの信号ＩＰＯＳ１及びＩＮＥＧ１によって制御される。これらの信号は
、コンバータ２０１Ｃからの信号ＸＦＥＲＢ及びＸＦＥＲＣによって制御される
上記アナログマルチプレクサ内の伝送ゲートを通してデバイスに印加される。周
期的に印加されるこのゲート・ソース電圧は、ＭＯＳＦＥＴデバイスのゲートに
組合わされているキャパシタ内に蓄積され、リフレッシュエピソードの間効力を
維持する。リフレッシュエピソードは重なり合わないように８つの全ての出力段
にまたがって順次に分配されるので、どの時点においても１つの電流源２１２Ｂ
だけがマルチプレクサ２０７Ｃを介してＩＣＳ回路に接続される。７つの選択さ
れない電流源は、マルチプレクサ２０７Ｃ内の伝送ゲートのオフ抵抗によって互
いに、及び残余のＩＣＳ回路から絶縁される。

【００９６】 電極スイッチングマトリックス２１２Ｃは、刺激電極に接続されている出力結
合キャパシタＣＡ１及びＣＢ１へ達する最終サブセクションである。このサブセ
クション内の回路は、普通の設計の論理ゲート、伝送ゲート、ラッチ、及びレベ
ルシフタからなる。マトリックスのためのいろいろな制御信号は、電送ゲートを
構成していて上述したファンクションを直接制御するＭＯＳＦＥＴデバイスのゲ
ートだけに印加されるから、出力段の電気的絶縁はスイッチングマトリックス２
１２Ｃ内で維持されている。

【００９７】 詳述すれば、２つの伝送ゲートは、信号ライン＋ＩＮ１及び−ＩＮ１がマトリ
ックス２１２Ｃ内へ入ったところでこれらのラインの間に接続されている。一方
の伝送ゲートは低いオン抵抗であり、ゼロ電流コントロール２０５Ｂからの信号
ＳＨＯＲＴによってラッチされる。他方の伝送ゲートは高いオン抵抗デバイスで
あり、出力モードレジスタ２０８からの信号ＤＲＣ１によってターンオンさせら
れる。

【００９８】 信号＋ＩＮ１及び−ＩＮ１は、マトリックス２１２Ｃ内の10個の伝送ゲートを
介して出力ＯＵＴＡ１、ＯＵＴＢ１、ＶＯＵＴＡ１、ＶＯＵＴＢ１、及びＩＮＤ
ＣＯＭに接続される。伝送ゲートは、出力モードレジスタからの入力信号ＡＭＯ
ＮＯ１及びＢＭＯＮＯ１、パルス幅コントロール２０９からのＰＷＣ１、及び振
幅データラッチ２０５ＡからのＰＯＬＡＲＩＴＹによって駆動される論理ゲート
によって制御される。接続パターンを次表に示す。

【００９９】表 ６

【０１００】 何れかのモノポーラモードを選択することが、ＩＮＤＣＯＭへの共通接続を介
してその特定の出力段の電気的絶縁を排除することに注目されたい。

【０１０１】 マトリックス２１２Ｃからのバス信号ＶＯＵＴＡ（１−８）及びＶＯＵＴＢ（
１−８）、電流源２１２ＢからのＩＣＰ（１−８）、及びリフレッシュ電圧コン
トロール２１２ＡからのＮＲＶ（１−８）は全て、前述したようにテレメトリマ
ルチプレクサ２１１Ｂに接続されている。マトリックス２１２Ｃからの出力ライ
ンＩＮＤＣＯＭは、無関係電極スイッチ２１２Ｄに接続されている。

【０１０２】 スイッチ２１２Ｄ内において、初期化２０４Ｂからの信号ＯＵＴＥＮＡＢＬＥ
、及びテレメトリファンクションデコーダ２１１ＡからのＩＥＣＬＯＳＥ、ＲＬ
ＯＣＴＲＬ、及びＲＨ１ＣＴＲＬは、ラインＩＮＤＥＬＥＣを介するＩＮＤＣＯ
Ｍと無関係電極との間の接続を制御する。ＯＵＴＥＮＡＢＬＥ及びＩＥＣＬＯＳ
Ｅが表明されるとスイッチ２１２Ｄ内の伝送ゲートが活性化され、ＩＮＤＣＯＭ
がＩＮＤＥＬＥＣに直接接続される。更に、テレメトリファンクションデコーダ
２１１ＡからのＲＬＯＣＴＲＬ及びＲＨ１ＣＴＲＬが表明されると、ＩＮＤＣＯ
ＭとＩＮＤＥＬＥＣとの間にオフチップ抵抗ＲＬ０またはＲＨ１がそれぞれ直列
接続される。選択された抵抗を通って流れる刺激電流は、ＩＮＤＥＬＥＣに対し
て電圧出力信号ＩＬ０またはＩＨ１を生成する。この信号は、モノポーラモード
においては刺激電流に比例し、テレメトリＭＵＸ２１１Ｂへ送られる。

【０１０３】多重チップコントロール２１４ 以上に説明した好ましい実施の形態においては、ＩＣＳは単一のチップを構成
している。しかしながら、人の組織刺激に同一の、または類似の回路の多重チッ
プを有用に使用することができる。このような実施の形態においては、各チップ
の入力における回路２１４は、これらのチップの１つをマスターデバイスにして
データ及びクロック信号を受信させ、これらの信号を全てのスレーブチップに分
配させることによって、幾つかのチップを１つのファンクションユニットとして
相互接続することが可能である。このようにすると、多数のチップを互いに接続
して、例えば16モノポーラチャンネル×チップ数のような多数の出力チャンネル
を有するシステムを形成することができる。例えば、１つがマスターであり、１
つがスレーブである２つのチップを有するこのような実施の形態は、チャンネル
数が２倍になり、フレーム当たり２倍のワード数を必要とする。このような実施
の形態においては、２つのチップが直列になっているので、基本的な９ワード／
フレームの代わりに合計18ワード／フレームが必要になる。

【０１０４】 図５Ａは、ｎ＋１標準フレーム／長フレームを含む多重チップ動作のための長
データフレームを示している。但し、ｎはスレーブチップの数であり、１はマス
ターチップに関連するフレームを表している。この長フレーム内に含まれる各標
準フレームがフレームパルスの終わり（黒で示されている）を含んでいること、
及び長フレームが長フレームの終わりを信号する独特なマーカーで終端されてい
ることに注目されたい。このように、多重チップ動作においては、データ伝送の
フォーマットは１レベルだけ拡張されている。データのセットは、ビット、ワー
ド、及び長フレーム内に埋め込まれた標準フレームからなる。先に説明したＩＣ
Ｓの正規動作におけるように、１ワードは９ビットからなり、１フレームは９ワ
ードからなる。しかしながら、１長フレームは多重チップ動作に関与するチップ
の数だけ多くのフレームからなっている。長フレームの始まり（または終わり）
は、２正規フレームパルスの持続時間を有する長フレームパルスによって定義さ
れる。

【０１０５】 多重チップシステムの例を、１つのマスターチップと、ｎスレーブチップとを
有する図５Ｂに関して説明する。各チップは、多重チップコントロール回路（２
１４、２１４−Ｓ１乃至２１４−Ｓｎ）を含んでいる。図４Ｅに示すように、チ
ップコントロール２１４は、クロックデコーダ２０１ＢからのＰＦＲＭＣＬＫ入
力と、リフレッシュ電圧ロジック２１０からのＲＦＭＡＩＮ入力と、パルス幅コ
ントロール２０９からのＰＦＭＡＩＮ入力と、プリセットマスター／スレーブ入
力Ｍ／Ｓ（マスターチップの場合には“１”、全てのスレーブチップの場合には
“０”）と、開放入力リードＤＩＮ及びＥＣＬＫとを有している。オフチップへ
送られるコントロール２１４の出力は、ＰＦＲＭＣＬＫ（スレーブチップの各入
力ＥＣＬＫへ印加される）、及びＤＣＥＮＡＢＬＥ（直並列コンバータ２０１Ｃ
へ印加される制御信号）を含む。各スレーブチップ内のチップコントロール２１
４は、同じ入力及び出力ラインを含んでいる。しかしながら、各ラインＥＣＬＫ
はマスターチップからの信号ＰＦＲＭＣＬＫを受信するように接続されており、
各ラインＰＦＲＭＣＬＫは開放であり、各ラインＤＩＮは先行チップのＤＣＥＮ
ＡＢＬＥに接続されている。

【０１０６】 基本的には、各チップコントロールは普通のゲートフリップフロップを含む。
チップコントロール２１４において、ゲーテッドフリップフロップはＭ／Ｓ＝１
によってプリセットされ、ＰＦＲＭＣＬＫ（多重モード動作時には長フレームマ
ーカーを表し、また正規単一チップ動作時にはフレームパルスの標準の終わりを
表す）を受信すると状態を変化させて制御信号ＤＣＥＮＡＢＬＥを発生する。前
述したように、ＤＣＥＮＡＢＬＥは２０１Ｃを動作可能にし、ＭＡＮＤＡＴＡか
らＤＡＴＡ（１−９）を発生させ、従ってＷＰからの入力データをＩＣＳに処理
させる。多重チップ動作においては、図５Ｂに示すように、チップコントロール
２１４からのＤＣＥＮＡＢＬＥはチップコントロール２１４−Ｓ１の入力ＤＩＮ
へ印加される。これにより、２１４−Ｓ１のＥＣＬＫ入力に次のＰＦＲＭＣＬＫ
が印加されると２１４−Ｓ１内のフリップフロップがプリセットされて状態を変
化させ、チップコントロール２１４−Ｓ２のＤＩＮ入力へ出力される制御信号Ｄ
ＣＥＮＡＢＬＥを発生する。２１４−Ｓ１内で発生されたＤＣＥＮＡＢＬＥはス
レーブ１チップのＩＣＳ内の直並列コンバータ２０１Ｃへ印加され、ＷＰからの
データをそのＩＣＳによって処理することを可能にする。このプロセスは、各ス
レーブチップ毎に順次に繰り返される。スレーブｎチップからのＤＣＥＮＡＢＬ
ＥはマスターチップのＤＩＮ入力へフィードバックされ、リングが完成される。

【０１０７】 以上のように多重チップ動作においては、各チップコントロール内のフリップ
フロップは、マスターチップの出力ＤＣＥＮＡＢＬＥが次のスレーブのフリップ
フロップのＤＩＮ入力へ印加され、この次のスレーブチップのＤＣＥＮＡＢＬＥ
出力が後続スレーブのフリップフロップのＦＩＮ入力へ印加される等々を経て、
最後のチップのＤＣＥＮＡＢＬＥがマスターチップのフリップフロップのＤＩＮ
入力に印加されるまで続くように、互いに連動している。これにより、フリップ
フロップはリング型シフトレジスタを形成する。

【０１０８】 多重チップ動作は、短フレーム及び短・長フレームをも可能にする。長フレー
ムパルスまたはマーカーの早期の応用を用いると、長フレームを短縮することが
できる。更に、ローディング及び実行のために２つ以上のフレームを必要とする
ＷＯＲＤ９命令が進行中である時には、ＷＯＲＤ９命令が完全に実行されるまで
はフリップフロップのためのクロックパルスとしてのフレームパルスを禁止する
ことができる。

【０１０９】 以上に図４のＩＣＳの各セクション及びサブセクションを説明したが、以下に
ＩＣＳの一般的な動作を説明する。 システム操作 (ａ)電源 IＣＳは内部電源を持たず、したがって、外部源からの電力、すなわち、着用
可能プロセッサＷＰに接続されたアンテナによって放射される電力に完全に依存
する。この放射フィールドの磁気部分が、IＣＳによって受信され、２種類の信
号に変換される。１つは、移植可能なシステムの残部のための電源であり、２つ
目はIＣＳの挙動を制御するコマンドを含むデータ・ストリームである。ＷＰか
ら来るデータ・ストリームは、５０％デューティ・サイクル振幅変調済み信号で
ある。変調キャリアは、レシーバ２００におけるＲＡＷＤＣ電力に変換される。
ＤＣ電力（ＲＡＷＤＣ）は、直列レギュレータ２０２Ａおよびその付随する回路
に送られ、調整済みの論理否定１４ボルト（ＮＥＧ１４）を生成する。これがI
ＣＳのための主電源となる。主電力は、さらに、回路の残部のための種々の電圧
レベルを創作するように作動する。主誘導電源はダウンコンバータ２０３Ｂから
の出力であり、IＣＳ内で論理回路の大部分を付勢するのに使われる-３．５ボル
ト・ラインである。また、-７ボルト、-１０．５ボルトおよびオリジナルの-１
４ボルトが誘導され、これらの電圧が出力回路（８つある）に供給される。各出
力回路は、４つの異なったレベルのリフレッシュ電圧の１つを利用する。このリ
フレッシュ電圧は、IＣＳにおける所与のチャネルの刺激出力についての要件に
応じて選ぶことができる。それに加えて、-１４ボルト電源は、IＣＳアナログ回
路の大部分を付勢してレール対レール動作を行う。この場合、レールは、-１４
ボルト・ラインおよびＺＥＲＯＶラインによって定められる。ＺＥＲＯＶは、孤
立した出力ステージを除いて、すべての回路に共通であり、すべての論理回路に
ついて論理真レベルすなわち論理１レベルである。ゼロ論理レベルすなわち偽論
理レベルは、或る特定の論理セクションについての電源に応じて、-３．５ボル
トまたは-１４ボルトである。

【０１１０】 レシーバ２００からの信号ＴＡＮＫＶおよびレギュレータ２０２Ａからの信号
ＴＡＰ１４は、それぞれ、ＲＡＷＤＣおよびＮＥＧ１４の抵抗分割表示である。
テレメトリＭＵＸ２１１Ｂに示すように、ＴＡＮＫＶおよびＴＡＰ１４はバック
・テレメトリ装置に与えられ、IＣＳに対する入来ＤＣ電力の閉ループ制御を維
持することができる。特に、スタートアップ時、ＷＰにおけるマイクロプロセッ
サはIＣＳの適切な動作を保証するのに充分なレベルに転送電力をセットする（
図１および関連した記載を参照のこと）。次いで、IＣＳの動作中、ＴＡＮＫＶ
およびＴＡＰ１４は処理のためにＷＰに送り返される。ＴＡＮＫＶとＴＡＰ１４
の差の大きさ（直列レギュレータ２０２Ａを横切る電圧低下である）に応じて、
ＷＰの転送電力をマイクロプロセッサの操作によって低下させることができる。
好ましくは、IＣＳに転送される電力はちょうど通常の動作に充分なものであり
、それによって、ＷＰおよびその電池から引き出される電力を節約することがで
きる。

【０１１１】（ｂ）初期化 前述したように、ＷＰスタートアップ手順は、交互に１と０になるデータ・ス
トリームの転送を含む。同時に、直列レギュレータ２０２ＡはＺＥＲＯＶに関し
て０から-１４ボルトまでのＮＥＧ１４ランプを出力し、そして、レシーバは標
準ビット転送率（５５０ＫＨｚ）の半分でデータ・コンディショナ２０１Ａに送
る出力ＰＤＡＴＡおよびＮＤＡＴＡを生成する。２０１Ａ内で、ＰＤＡＴＡおよ
びＮＤＡＴＡは、ダウンコンバータ・クロック２０３Ａ、クロック・デコーダ２
０１Ｂおよび直列−並列コンバータ２０１Ｃに転送される信号ＭＡＮＤＡＴＡを
生じさせる。ダウンコンバータ・クロック２０３Ａ内で、ＭＡＮＤＡＴＡは２つ
のトグル・フリップフロップを通過する際に４つに分けられる。こうして生じた
１３７．５ＫＨｚ信号は２極ＦＥＴセレクタ・スイッチの一方の入力部に加えら
れる。このスイッチの他方の入力部は、直列−並列コンバータ２０１ＣからのＷ
ＯＲＤＴＲＣＬＫを含む。スイッチの状態はＰＯＷＥＲＢＡＤによって制御され
る。このＰＯＷＥＲＢＡＤは、システム・スタートアップ時に表明され、スイッ
チに１３７．５ＫＨｚ信号を転送させる。したがって、１３７．５ＫＨｚ信号が
IＣＳのスタートアップ動作時に電圧ダウンコンバータ２０３Ｂのためのクロッ
ク信号として選ばれるのに対し、コンバータ２０１ＣからのＷＯＲＤＴＲＣＬＫ
（１２２ＫＨｚ）のレベル・シフト・バージョン（-３．５から-１４ボルト）は
IＣＳの通常動作（ＤＯＷＮＣＬＯＣＫ）中に選ばれる。

【０１１２】 また、初期スタートアップ時、パワーバッド・ディテクタ２０４Ａは、-３．
５ボルト電源が約-３．３ボルトに達するまで、転送開始直後からＰＯＷＥＲＢ
ＡＤを表明する。前述したように、ＰＯＷＥＲＢＡＤはIＣＳの多くの部分にお
ける論理回路のリセットをドライブし、また、出力ステージ２１２を強制的にオ
フにし、IＣＳの適正な機能作用が決定されるまでなんら刺激が存在し得ないよ
うにする。これは、２０４Ｂ内のフリップフロップをＯＵＴＥＮＡＢＬＥにリセ
ットするＰＯＷＥＲＢＡＤによって達成される。ＯＵＴＥＮＡＢＬＥの表明は出
力ステージ２１２を使用可能とするに必要である。次いで、ＰＯＷＥＲＢＡＤの
否定、クロック・デコーダ２０１ＢからのＣＡＲＤＥＴの表明およびコマンド・
デコーダ２０６ＢからのＣＯＮＮＥＣＴおよびＰＬＬＬＯＣＫの表明の際に、フ
リップフロップがセットされ、ＯＵＴＥＮＡＢＬＥが表明されて出力ステージ２
１２を使用可能にする。同様に、パリティ・エラー・ディテクタ２０４Ｃからの
ＰＡＬＡＲＭの表明により、ＯＵＴＥＮＡＢＬＥの否定を介して出力ステージ２
１２が使用禁止となる。

【０１１３】 それに加えて、IＣＳのパワーアップ時、バック・テレメトリ・トランスミッ
タ・セクション２１１のキャリアがオンにされ、このキャリアのオンがＷＰによ
って検出され、IＣＳの正常動作を示す。このキャリア・オン状態は、２０４Ｂ
からのＣＡＲＯＮの表明によって達成される。前述したように、表明された信号
ＡＲＤＥＴ、ＰＬＬＬＯＣＫおよび表明されなかったＰＯＷＥＲＢＡＤ、ＰＡＬ
ＡＲＭが２０４Ｂのゲートにおいて結合されたときにのみＣＡＲＯＮが発生し、
IＣＳの適切な動作を示す。２０４Ｂから、ＣＡＲＯＮはオフチップを行い、バ
ック・テレメトリ・セクション２１１のテレメトリ・トランスミッタ２１１Ｅの
ところでバック・テレメトリ・キャリア信号をオンにし、バック・テレメトリ・
セクションがオフチップとなる。いついかなるときでも、信号ＣＡＲＤＥＴ、Ｐ
ＬＬＬＯＣＫ、ＰＯＷＥＲＢＡＤ、ＰＡＬＡＲＭのうち任意の信号が異なった状
態に変わり、問題状態を示す場合には、ＣＡＲＯＮが否定され、バック・テレメ
トリ・キャリアがオフにされることになる。したがって、いついかなるときでも
、ＷＰがもはやIＣＳからのバック・テレメトリ・キャリアを検知しなくなると
、不適切な動作が進行中である考えられる。ＷＰ内のマイクロプロセッサは、デ
ータ転送を停止させ、上記のスタートアップ手順を開始する。これがIＣＳから
のバック・テレメトリ・キャリアの検出になるはずである。

【０１１４】 ＷＰとIＣＳの間のこの初期ハンドシェークに続いて、臨床医プログラマによ
ってＷＰに埋め込まれた一連の患者特定パラメータがIＣＳに送られる。ひとた
びこれらすべてのパラメータがセットアップされたならば、電極出力部を接続し
、刺激が始まる。これは、コマンド・デコーダ２０６Ｂからのコマンド・ライン
ＣＯＮＮＥＣＴを表明してから初期化セクションから２０４ＢからのＯＵＴＥＮ
ＡＢＬＥラインを表明するＷＯＲＤ９コマンドを介して達成される。ＯＵＴＥＮ
ＡＢＬＥの表明は、マトリックス２１２Ｃにおいて電極出力部（ここで表６を参
照のこと）を接続することになるパルス幅制御器２０９（ＰＷＣ（１-８））か
らの出力を使用可能にすることになる。逆に、ＷＰは、任意の時点で、コマンド
・デコーダ２０６Ｂからコマンド・ラインＤＩＳＣＯＮを表明するＷＯＲＤ９コ
マンドを送り込むことによってすべての出力の広域切断を強制することができる
。もちろん、刺激回路の破局的な故障の場合には、ユーザは単にヘルメットをI
ＣＳから遠ざかるように移動させることによってIＣＳを使用不能にすることが
できる。 パリティ・エラーがパリティ・エラー・ディテクタ２０４Ｃによって検知され
た場合、ディテクタはラインＰＡＬＡＲＭを初期化セクション２０４に対して表
明する。次に、セクション２０４がシステム・リセット信号ＳＹＳＲＥＳＥＴを
発行し、IＣＳシステムを強制的にそのリスタート状態にし、バック・テレメト
リ・キャリアをオフにし、重大なエラーが発生したことをＷＰに知らせる。次に
、新しいスタートアップ・シーケンスがＷＰのスタートアップ手順の制御下で生
じる。

【０１１５】（ｃ）データ回復 レシーバ２００から来る対のデータ信号、ＰＤＡＴＡおよびＭＡＮＤＡＴＡは
データ・コンディショナ２０１Ａで二乗され、信号ＭＡＮＤＡＴＡを生成する。
信号ＭＡＮＤＡＴＡは、ＷＰによってIＣＳに伝えられるマンチェスター・コー
ド化ストリームからの回復データ信号を表しており、したがって、IＣＳに向か
う主データ信号入力を表していてその機能を制御する。それに加えて、変調キャ
リアの存在はキャリア検出信号ＣＡＲＤＥＴを生成するのに用いられる。ＣＡＲ
ＤＥＴはクロック・デコーダ２０１Ｂに送られ、キャリアの存在を示し、したが
って、IＣＳの正常動作のための要件の１つである。ＭＡＮＤＡＴＡがマンチェ
スター・コード化信号であるから、それはクロックとデータを含む。クロック情
報は、クロック・デコーダ２０１ＢにおいてＭＡＮＤＡＴＡから抜き出される。
それ故、クロック情報は２つの信号、ＣＬＫＰＨ１およびＣＬＫＰＨ２として表
される。これらの信号は、直列−並列コンバータ２０１Ｃにおいてレジスタに送
られるシリアル・データのクロッキングを制御するのに用いられる。コンバータ
２０１Ｃにおいて、信号の性質は直列から並列に変換される。

【０１１６】 前述のように、ＷＰによってIＣＳに送られるデータは、フレーム内に構成さ
れるシリアル・ビット・ストリームの形をしており、これは９、９ビット・ワー
ド、すなわち、８１ビット＋パリティ・ビットおよびフレーム終了マーカからな
る。９ビット・データ・ワード（フレームのデータ部分を構成している）は、シ
ーケンス１〜８における８つの出力チャネルについての８つの振幅、極性データ
・ワードと、IＣＳのハウスキーピングおよび他の或る種の機能を制御する特殊
なコマンドを含む９番目のワードとを包含する。

【０１１７】 クロック・デコーダ２０１Ｂにおいて、信号ＰＦＲＭＣＬＫがフレーム終了パ
ルスから誘導される。ＰＦＲＭＣＬＫは、１つのデータ・フレームの終わりを知
らせ、したがって、次のフレームの開始を知らせる。 コンバータ２０１Ｃにお
いては、ＷＯＲＤＴＲＣＬＫが転送されてきた各９ビット・ワードの終わりに発
生し、振幅、極性制御のためにこれら特別な９ビット、データ（１-９）を振幅
データ・ラッチ２０５Ａ内にラッチさせる。信号ＷＯＲＤ９ＣＬＫが用いられて
入来する９番目のワードのラッチングを生じさせ、その結果、これらの９ビット
がコマンド・ラッチ２０６Ａに送られ、次の９番目ワード時までこのラッチ内に
留まることになる。したがって、振幅データ・ラッチ２０５Ａが正常フレーム中
に８回更新され、任意特定のチャネルについてのデータを、新しいデータと交換
されたときに次のワードの移行時間にわたってのみ利用することができる。

【０１１８】 他方では、コマンド・ラッチ２０６Ａは、少なくとも１回の完全フレーム時間
にわたって、すなわち、次の９番目のワードが生じるまで、９番目ワード・コマ
ンド情報を保持する。もちろん、それ以降の９番目ワード・コマンドは再度送ら
れた同じコマンドであるはずであり、この場合、このコマンドによって要求され
る機能は、単に別のフレームにわたって維持されることになるか、あるいは、無
制限な時間にわたって付加的なフレームについて潜在的に維持されることになる
。 ここで、９番目のワード・コマンドの使用が要求されないときには、振幅デー
タ情報のうちの任意のワードの後にフレーム終了マーカを送ることによってフレ
ームが短縮され得ることに注目されたい。データのシーケンスは、チャネル１、
次いでチャネル２〜８についての振幅、極性データである。このシーケンスは、
任意のワードの終わりでフレーム終止マーカによって終了させることができるが
、もちろん、９番目ワード・コマンドはない。この動作要領は、短サイクリング
として知られており、フレームを低数チャネルのより迅速なアップデートのため
に短縮することができる。このような短サイクル動作は、上位のチャネルについ
ての間遠なアップデートを犠牲にして９番目ワード・コマンド情報なしに、より
高い周波数波形をこのような下位チャネル上に表すことができる。短サイクリン
グ状態の下に、アドレス指定されてないチャネルならびに上書きされなかった９
番目ワード・コマンドについての振幅、極性は、単に、或る未来の時点で再び書
き込まれるまで、先のセッティングを維持することになる。

【０１１９】（ｄ）振幅・極性制御 正常フルフレーム・シーケンスにおいて、振幅・極性データ（すなわち、８つ
の異なったチャネルの各々について９つのバイナリ・ビット）はチャネル１〜８
に対して順次に受け取られる。受け取られた第１の振幅・極性データ・ワードは
、上記したように、ラッチされ、次いで、第２ワード転送時間中に対数Ｄ−Ａコ
ンバータ２０７Ｂに与えられる。したがって、所与のチャネルについての振幅・
極性情報のアップデートは、１ワード時間分だけこのチャネルの転送時間を遅ら
せる。それに加えて、データ待ち行列は１ワード分だけの深さなので、たとえば
チャネル１について送られた振幅・極性情報はチャネル２転送時間中に作動し、
完了しなければならない。この時間中、対数Ｄ−Ｃコンバータ２０７Ｂは振幅情
報の８ビットを使用し、電流基準発生器２０７Ａからの基準電流ＩＲＥＦについ
て作動し、２つの電流制御電圧ＰＯＳＣＯＮ、ＩＮＥＧＣＯＮを生成する。これ
らの電圧は信号ＩＰＯ、ＩＮＥＧとしてアナログ・マルチプレクサ２０７Ｃに送
られる。ＩＰＯおよびＩＮＥＧは、適切な出力信号チャネルにおける電流源２１
２ｂ上に、この特定のチャネルにとって適切な信号ＷＳＴＲＢの制御の下に与え
られることになるゲート・ソース信号である。信号ＷＳＴＲＢ（１-８）は、ワ
ード・ストローブ発生器２０１Ｄから生じ、シーケンス１〜８で各チャネルにつ
いて適切なワード時間にアクティブとなる一連のパルスである。８つの個々の孤
立した出力チャネルの各々における電流源２１２Ｂは、ＭＯＳＦＥＴと関連した
キャパシタンスについてのその適切なゲート・ソース電圧を記憶し、次のフレー
ムにおいてアップデートされるまで指令レベルに制御を維持する。８つの電流源
の各々は、図４のＣＲＶとラベルの付けられたリフレッシュ電圧コンデンサから
引き出された出力電流を制御する単指向性電流制御装置である。

【０１２０】 各電流源２１２Ｂは、その信号転送時間中に論理回路に接続されるだけである
。リフレッシュ電圧コンデンサＣＲＶ１は、その転送時間中に接続されるだけで
ある。したがって、作動時間の残り時間にわたって、各出力チャネルは、すべて
の他のチャネルから、また、論理回路から電気的に隔離される。 電流源２１２Ｂを含むＭＯＳＦＥＴが単方向性であるから、電流源の後に切り
替え用ネットワーク２１２Ｃを設置して刺激電流の方向を制御する。この局面は
、ラッチ２０５Ａからの信号ＰＯＬＡＲＩＴＹによって制御される。このラッチ
は、二極動作の場合、マトリックス２１２Ｃを方向付けて、第１チャネルについ
ての出力Ａ１、Ｂ１を、たとえば、正常極性の場合にはライン＋IＮ１および−
ＩＮ１に直接接続し、逆極性の場合にはライン−ＩＮ１および＋IＮ１に接続す
る。こうして、電極間の電流の流れ方向は、たとえ実際の電流源が単指向性の装
置であったとしても、いずれかの方向になるように制御され得る。単極動作の場
合、上記のような二極動作と異なり、電極切り替えマトリックス２１２Ｃが無関
係な電極スイッチ２１２Ｄと共に、出力Ａ１と無関係な電極の間あるいは出力Ｂ
１と無関係な電極との間に出力を発生させることができるように構成され、電流
のいずれかの流れ方向が可能となる。マトリックス２１２Ｃにおける出力の二極
または単極のスタイルの選択は、出力モード・レジスタ２０８からのバスＡＭＯ
ＮＯ（１-８）およびＢＭＯＮＯ（１-８）の制御下にある。これに関連して、Ａ
ＭＯＮＯ（１-８）およびＢＭＯＮＯ（１Ｂ）は、各々、８つの出力チャネル（
表６を参照のこと）の各々へ行く１つの代表的なラインを有する。

【０１２１】 それに加えて、各対の出力を横切って放電レジスタを設置する可能性もある。
このような機能は、放電レジスタ制御バスラインＤＲＣ１-８の制御下にある。
出力モード・レジスタ２０８による或る特定の出力に対するＤＲＣラインの表明
は、出力端子を横切って１５０Ｋ抵抗を設置し、出力カップリング・コンデンサ
を放電させることになる。あるいは、または、それに加えて、２１２Ｃにおける
低抵抗接続部を出力端子を横切って設置し、ゼロ電流制御器２０５Ｂからの信号
ＳＨＯＲＴに応答してより急速に出力カップリング・コンデンサを放電させるこ
ともできる。さらに、出力電流は、ゼロ電流制御器２０５Ｂからの信号ＺＥＲＯ
の表明によって強制的にゼロにされ得る。これに関連して、信号ＺＥＲＯは、切
り替えマトリックス２１２Ｃ内のすべての出力スイッチをオフにするかあるいは
高インピーダンス状態にする。

【０１２２】 付加的な出力モード（ＭＵＬＴＩＰＯＬＡＲ ＭＯＤＥ）では、一対の出力チ
ャネルを使用し、電極アレイ内の任意対の電極を用いて二極出力を生成する。こ
れを達成するために、２つのチャネルを出力モード・レジスタ２０８によってプ
ログラムし、単極モードを装う。これによって、選択されたチャネルの各々の片
側が相互に接続され、また、無関係な電極に接続される。次いで、正常単極モー
ドと異なって、ＷＰからのＷＯＲＤ９コマンドがIＣＳに送られ，ＩＥＣＬＯＳ
Ｅを介して無関心な電極を切り離す。したがって、源として１つのチャネルを、
そして、シンクとして他のチャネルをプログラムすることによって、電流を任意
選択対の電極を通して送って、振幅、極性について完全な制御を行うことができ
る。

【０１２３】（ｅ）パルス幅制御 上記の振幅・極性制御は、IＣＳのアナログ動作を代表する。付加的な作動モ
ードがIＣＳによって提供され、ここで、上記の振幅・極性制御はなお作動中で
あるが、個々に制御される１つ以上のチャネルに対する出力をオン、オフし、制
御された振幅および制御された持続期間のパルスを生成することができる。これ
は脈動性作動モードである。脈動性動作はパルス幅制御器２０９の制御下にある
。パルス幅制御は一連の９番目ワード・コマンド（ＷＯＲＤ９）を介して行われ
、これらのコマンドのうちの最初のものがラインＦＵＮＣ８の表明となり、パル
ス幅制御器２０９を使用可能にする。この第１のコマンドは、また、次に続くフ
レーム内のパルス・エッジの設置についての情報も含み、このコマンドの残りは
、任意他の９番目のワード・コマンドによって中断されてはならない一連の９番
目ワードに発行される。したがって、９番目ワード・コマンドが干渉するのを防
ぐフィードバック信号がパルス幅制御器２０９からコマンド・デコーダ２０６に
送り返される。この信号はＰＦＭＡＩＮである。 制御器２０９において、第１
およびそれに続くパルス幅コマンドのビットはパルス幅制御レジスタにロードさ
れる。これらビットは、内蔵システム・クロックによって駆動されるダウンカウ
ンタをプリセットするの用いられ、制御されつつあるチャネルについてのオン、
オフ時間の出現を制御する。したがって、チャネル毎に、そのチャネルについて
送り込まれた振幅・極性情報によって普通の方法でパルスの振幅が制御され得る
。そして、出力のオン、オフは電極切り替えマトリックスと関連してパルス幅制
御器２０９によって制御される。

【０１２４】 パルス幅制御器２０９を介してチャネル毎出力制御をオンまたはオフにするこ
とに加えて、広域制御も行われ、すべてのチャネルからのすべての出力を、すな
わち、初期化セクション２０４Ｂからの信号ＯＵＴＥＮＡＢＬＥを介して、使用
可能または使用不可にすることができる。広域信号ＯＵＴＥＮＡＢＬＥは、コマ
ンド・デコーダ２０６Ｂからの出力、ＣＯＮＮＥＣＴ、ＤＩＳＣＯＮによって制
御され得る。すなわち、ラインは、１つの９番目ワード・コマンドによって駆動
され、すべての出力を連結あるいは切断することができる。それに加えて、初期
化セクション内の回路が不適当な動作状態を検知したとき、広域出力制御（ＯＵ
ＴＥＮＡＢＬＥ）は初期化セクション２０４Ｂによって否定され得る。さらに、
IＣＳのスタートアップ中、通常動作が進行中となるまで、すべての出力が切り
離される。この時、ＯＵＴＥＮＡＢＬＥが表明され、そして、刺激が開始するこ
とになる。

【０１２５】（ｆ）リフレッシュ電圧制御 ８つの出力チャネルの各々からの刺激電流についての孤立電源電圧が、リフレ
ッシュ・コンデンサＣＲＶ１〜８に蓄えられた電荷によって与えられる。８つの
出力段階の各々についての適切な電圧レベルの選択は、個々のチャネルの適正な
出力ドライブのための電圧要件についての、IＣＳから送り返される情報に基づ
いてＷＰによって行われる決定である。これは、電位差、したがって、電流源２
１２Ｂの電力消散を最小限にしようとするIＣＳの重要な電力保存特徴である。
４つの異なった電力供給電圧レベルのうち任意の１つは、出力チャネルの各々に
ついて独立して選択可能である。これらの電圧は-３．５、-７．０、-１０．５
および-１４である。チャネル毎のリフレッシュ電圧制御は、コマンド・デコー
ダ２０６Ｂで解読された２つの連続した９番目ワード・コマンドによって行われ
る。これがリフレッシュ電圧論理回路２１０に行く信号ＦＵＮＣ７ラインの表明
となる。これは、実行すべき２つのフルフレームを要求する。すなわち、２つの
９番目ワードを順次に転送してこの制御を達成しなければならない。コマンド・
デコーダ２０６Ｂがこのシーケンス中に異なった９番目ワードに作動しないよう
にしなければならない。それ故、リフレッシュ電圧論理回路２１０からのライン
ＲＦＭＡＩＮがコマンド・デコーダに付与され、それを、２つのフレームについ
てのリフレッシュ電圧シーケンスにロックする。リフレッシュ電圧論理回路２１
０は、２つのビットＲＶ０、ＲＶ１を提供し、これらのビットは、リフレッシュ
電圧制御器２１２Ａに接続したラインＲＶ０（１〜８）およびＲＶ１（１〜８）
を経て８つの出力チャネルの各々について４つの可能性のある電力供給電圧レベ
ルを定める。これらの制御ビット（チャネル毎に２つ）はそれぞれのリフレッシ
ュ電圧制御器にラッチされ、その結果、(１)４つの可能性のある電力供給電圧レ
ベルのうちの１つが、各関連したチャネルについて選択される。たとえば、チャ
ネル１については-３．５、チャネル２については-１０．５、チャネル３につい
ては-１４、チャネル４については-７などが選ばれる。そして、(２) 選ばれた
電源レベルが、新しいリフレッシュ電圧コマンドによって変えられるまで維持さ
れる。スタートアップ中、８つのすべての出力チャネルは自動的に指令を受けて
、最大出力電力についての-１４ボルト・リフレッシュを使用する。システムが
作動し続けるにつれて、そして、(ｇ)「バック・テレメトリ」で後に説明するよ
うに、情報がテレメトリを通してＷＰにフィードバックされるにつれて、ＷＰの
マイクロプロセッサ内の論理回路が次に各チャネルについての電源電圧をそのチ
ャネルについての刺激要件について最も適切なレベルまで低下させ、それによっ
て、IＣＳ内の電力保存を強化することができる。

【０１２６】(ｇ)バック・テレメトリ コマンド・デコーダ２０６Ｂからのファンクション・コードＦＵＮＣ４、ＦＵ
ＮＣ５はバック・テレメトリ・セクション２１１の機能を使用可能にし、この機
能で、IＣＳ内の種々の電圧の状態をＷＰに報告する。先に指摘したように、テ
レメトリ・セクションの機能のいくつかはハウスキーピング性である。たとえば
、電圧ＴＡＮＫＶの測定および返送は、ＷＰからのデータに応答して、IＣＳで
発生したＲＡＷＤＣ電圧のインデックスすなわち状況指示を与える。それに加え
て、電源電圧ＺＥＲＯＶ（-３．５ボルト）およびＴＡＰ１４は、適正な電源機
能のインジケータとしてＷＰに返送するのに利用でき、また、ＷＰのフィードバ
ック制御およびそこからIＣＳに転送される電力についても利用できる。 また
、バック・テレメトリに指令して、電圧基準値ＶＲＥＦを測定し、送る返し、適
切な動作を示すことができる。そして、この電圧が非常に安定しているので、シ
ステム較正ポイントを提供することができる。それに加えて、IＣＳが二極モー
ドにあるとき、ラインＯＵＴＡ（１〜８）、ＯＵＴＢ（１〜８）を経て刺激出力
電圧を測定することができる。

【０１２７】 単極モードにおいては、出力電圧は、出力Ａと無関係な電極との間、あるいは
、出力Ｂと無関係な電極との間（いずれも適切である）で測定することができる
。それに加えて、単極モードにおいては、電流サンプリング・レジスタＲＬ０ま
たはＲＨＩを刺激回路と直列に設置することができる。こうして生じた、レジス
タを横切る電圧低下は刺激電流のインデックスとして測定され、返送される。し
たがって、単極モードにおいては、刺激電圧と刺激電流の両方が測定可能であり
、それによって、電極および組織−電極界面のインピーダンスを測定し、ＷＰへ
返送することができる。ＷＰは、そのマイクロプロセッサでこの情報を使用し、
（ｆ）リフレッシュ電圧制御で先に説明した要領で、各チャネルに対して適切な
リフレッシュ電圧を選ぶことができる。 図４で指摘したように、測定してＷＰ
へ返送しようとしている信号を選ぶテレメトリ・マルチプレクサ２１１Ｂに続い
て、アナログ−デジタル・コンバータ・セクション２１１Ｃについて入力が生成
される。このアナログ−デジタル・コンバータは単極タイプのものである。しか
しながら、測定しようとしている信号のうち少なくともいくつかは測定時点では
極性が未知である。したがって、機能ラインＦＵＮＣ４、ＦＵＮＣ５の状態に応
じて、通常モードでも逆モードでも測定を行える能力が与えられる。もしＦＵＮ
Ｃ４がコンバータ２１１Ｃで表明され、結果として生じたＡＤＣＯＵＮＴがゼロ
であるならば、これは、測定した信号がゼロであるか、あるいは、コンバータの
セッティングと逆の極性であるか、いずれかを示す。いずれかであることを決定
するために、ＦＵＮＣ５が表明され、コンバータを逆モードに切り替える。もし
ＡＤＣＯＵＮＴがゼロ以外の値を記録しているならば、これはコンバータの通常
セッティングと逆の極性であることを示す。もしＡＤＣＯＵＮＴがゼロのままで
あるならば、これは測定された信号が実際にゼロであったことを示す。

【０１２８】 それに加えて、測定されるべき電圧のうちいくつかの電圧の振幅はこの測定時
点では未知である。したがって、ＳＨ２Ｘ１、ＳＨ２Ｘ３、ＳＨ２Ｘ１０および
ＳＨ１Ｘ１０の制御の下に、アナログ／デジタル変換の前に段階的なゲイン選択
が行われる。たとえば、もしＳＨ２Ｘ１が表明され、ＡＤＣＯＵＮＴが一連の数
字１であるならば、入力はコンバータの範囲外であり、ＡＤＣＯＵＮＴが１１１
１１１未満の値を読み込むまでゲインが低減されなければならない。 したがって、測定が行われ、ＷＰによって間違った極性または間違ったゲイン
・セッティングであると判断された場合には、ＷＰから訂正値を送り返し、最初
の読みから推定される正しいパラメータを使用して別の測定を行うことができる
。Ａ／Ｄコンバータからの６ビット・パラレル出力バスがテレメトリ・モジュレ
ータ・マルチプレクサに接続され、このパラレル・セットのビットをシリアル・
ビット・ストリームに変換し、これが次にバック・テレメトリ・トランスミッタ
に付与される。

【０１２９】 医師のテスタ ヘッディング「システムＯＰＥＲＡＴＩＯＮ」で最も明瞭に説明したように、
本発明のシステムは、状況指示・測定信号の形においてＷＰに返送されるデータ
に応答してＷＰによって転送されるコマンド、データ変化に応答して種々の電力
・レベルのフィードバック、マイクロプロセッサ制御およびIＣＳ内の種々の電
圧、電流の測定を行える。本発明は、また、測定されるべき電圧、電流の選択、
IＣＳのテスト中のIＣＳ内パラメータのプリセット、ＷＰによってIＣＳに転送
されるデータに対する患者の反応などについて医師が制御できるようにすること
も意図している。

【０１３０】 基本的に、このような医師制御は携帯テスタで実現される。これは、移植した
IＣＳに接続してあって、IＣＳパラメータの監視、制御、測定のためにテスタ、
IＣＳ間の通信を行えるテレメトリを利用する。これに関連して、図６に示すテ
スタは、コントロール・パネル３０２を有する携帯ハウジング３００内に装着し
た先に説明したＷＰの変形例と、医師が観察し、適切なアクションを行えるよう
に英数字データを与える視覚ディスプレイ３０４とを包含する。テスタに実施し
た回路のブロック図が図１のIＣＳ１２と組み合わせて図７に示してある。先に
説明したすべての構成要素には図１と同じ参照符号が付けてある。 テスタは、マイクロプロセッサのための質問プロトコルでIＣＳのバック・テ
レメトリ信号を検知することによってIＣＳ１２の性能パラメータをモニタする
。テスタは、自蔵メモリ記憶セクションに受け取った信号を置く。

【０１３１】 IＣＳと医師の相互作用はコントロール・パネル３０２を使用して行われる。
このコントロール・パネル３０２は、液晶ディスプレイ３０４に読み出される直
接読み込み可能な情報にバック・テレメトリ信号を変換する電子回路を包含する
。マイクロプロセッサ３０およびそれの生成したコマンドの制御を介してコマン
ドが移植刺激器に与えられる。医師テスタは、さらに、表示データ、情報および
実行されたコマンドの両方をプリントアウトすることができる。 図示したように、医師テスタは、基本的に、ＷＰ１６の変更例である。この医
師テスタのマイクロプロセッサ３０はディスプレイ・ポートおよび赤外線シリア
ル出力ポートの両方を有する。ディスプレイ・ポートがディスプレイ３０４を駆
動すると共に、赤外線ポートは別の赤外線ディスプレイ、表示情報を記録するた
めのプリンタまたはIＣＳからの情報を別個に処理するためにIＲレシーバに転送
するための赤外光信号を生成する別体のIＲトランスジューサを駆動することが
できる。パネル・ノブ３０６、３０８、３１０はポテンショメータを制御し、こ
れらのポテンショメータの位置がマイクロプロセッサ３０によって読み込まれ、
それによって生成されたコマンドを制御し、それ故、IＣＳおよび医師テスタの
組み合わせによって測定、表示されたパラメータを制御する。特に、このような
手動制御は、ＷＰによってIＣＳに転送され、図４のシステムについて前述した
と同じ要領でIＣＳパラメータの測定を制御するコマンドを変化させることにな
る。

【０１３２】 表７は、制御ノブ３０６、３０８、３１０についての代表的なパラメータ設定
値を記載している。表７ 制御ノブ３０６ 位置１ ＝アース（０ボルト） 位置２ ＝１４．０ボルト 位置３ ＝３．５ボルト 位置４ ＝基準電圧 位置５ ＝コイル電圧制御ノブ３０８ 位置１ ＝単極Ａ構成チャネルのインピーダンス 位置２ ＝単極Ｂ構成チャネルのインピーダンス 位置３ ＝二極構成チャネルのインピーダンス 位置４ ＝単極Ａ構成チャネルの電圧 位置５ ＝単極Ｂ構成チャネルの電圧 位置６ ＝二極構成チャネルの電圧 位置７ ＝パスＦＥＴの電圧 位置８ ＝１ＫＨｚ出力電流単極Ａ構成チャネル 位置９ ＝１ＫＨｚ出力電流単極Ｂ構成チャネル 位置１０ ＝１ＫＨｚ出力電流二極構成チャネル制御ノブ３１０ ボリューム・コントロール（ピーク出力電流） 位置１ ＝０μＡ 位置２ ＝０．５μＡ 位置３ ＝１．０μＡ 位置４ ＝１０μＡ 位置５ ＝１００μＡ 位置６ ＝１０００μＡ 位置７ ＝２５００μＡ

【０１３３】拡張システム動作および用途 蝸牛刺激的なシステムに具体化した本発明のヒト
組織刺激装置の好ましい形を説明してきたが、本発明の精神から逸脱することな
く説明したシステムにおいて種々の変更、改造をなし得ることは了解されたい。 たとえば、好ましい実施例の出力は組織を刺激するものとして説明したが、パ
ルス幅制御器２０９の制御の下にIＣＳのＤＣ、方形出力を利用して他の移植装
置に電力を供給するのに利用してもよい。或る種のこのようなＡＣ用途の場合、
IＣＳ出力チャネルの各々あるいはそのうち之いくつかに対してはより大きいコ
ンデンサＣＡ１またはＣＢ１あるいはこれら両方が必要であるかも知れない。逆
に、厳しいＤＣ用途の場合には、出力コンデンサはまったく必要ない。 さらに、好ましい実施例のためのIＣＳ状況信号生成特徴は先のサブセクション
（ｇ）に記載した測定、テレメトリ機能を含んでいるが、ＷＰへ送り返す同様の
測定、テレメトリを、IＣＳの電極対に接続した他の移植装置のためにIＣＳで与
えてもよい。これにより、バック・テレメトリ特徴がその振幅、周波数範囲内で
任意の外部電圧をサンプリングし、測定することができ、６ビット解像度を与え
ることができるので、広範囲にわたる用途が開ける。機能に関連して適切な電圧
を生成することができる任意の外部装置もこの特徴を利用できる。

【０１３４】 さらに、図４に関して前述したようなIＣＳの場合、IＣＳの個別のチャネルの
ための出力電極対を同時に利用して、別の移植装置に電力を供給したり、組織を
刺激したり、それらの間の可変電圧状態を検知したりすることができる。 図示実施例において行われ得る前記および他の追加、変更に鑑みて、本発明は以
下の特許請求の範囲によってのみ範囲を制限されるべきである。

【図面の簡単な説明】

【図１】 図1は、本発明の好ましい実施形態を含む蝸牛刺激システムの基本的形態を示
すブロック図である。

【図２】 図２は、WPからの信号を受信するため、また、WPへの信号を送信するための関
連回路を示すブロック図である。

【図３】 図3は、本発明の好ましい実施形態を含む蝸牛刺激システムの第2形態を示すブ
ロック図である。

【図４】 図4は、図4A乃至4HにおけるICS詳細表現を含むシステム部品及び回路構成のレ
イアウトを示すブロック図である。

【図５Ａ】 図5Aは、刺激システム用の複数チップ構成において有用な長データ・フレームを
示す概要図であり、この長フレームは、一連のn+1データ・フレーム、マスター
・フレームとして指定された第1フレーム、及び スレーブ・フレーム1乃至nと
して指定された後続のフレームを有する。長データ・フレームに含まれるデータ
・フレーム数は、システムに含まれるチップ数に対応する。

【図５Ｂ】 図５Bは、図2又は図4A乃至4HのICSに関する複数チップシステムを示すブロッ
ク図である。

【図６】 図6は、図1の蝸牛システムとともに使用される医師のテスターを示す斜視図で
ある。

【図７】 図7は、医師のテスターによって置換えられたWPを有する図1の蝸牛システムを
示すブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゴード ジョン シー アメリカ合衆国 カリフォルニア州 90291 ヴェンシー インディアナ アベ ニュー 806 (72)発明者 ストロイニク プリモス アメリカ合衆国 カリフォルニア州 91344 グラナダ ヒルズ ヘイヴェンハ ースト アベニュー 10556 (72)発明者 ウィートモイアー ディヴィッド アイ アメリカ合衆国 カリフォルニア州 90066 ロサンゼルス グランヴィル ア ベニュー 3317 (72)発明者 ウォルフ ジェームズ エイチ アメリカ合衆国 カリフォルニア州 91351 キャニオン カントリー チュー リップランド アベニュー 14800 【要約の続き】 ジの"Ａ" および"B"電極における電圧は着用システムに 選択的に、例えば、上記無関係な電極を介しての電流と して、遠隔測定され、これによって、電極インピーダン スの測定が促進される。各出力ステージの"Ａ" および" B"電極は選択的に短絡させられる。

Claims (33)

【特許請求の範囲】
1. 【請求項１】 外部着用に適するプロセッサ（ＷＰ）システムと共に使用するた
   めの注入可能な蝸牛刺激装置（ＩＣＳ）であって、上記ＩＣＳは、 データ信号及び上記ＩＣＳ内のプロセッサ手段を制御するための命令ワードを
   上記ＷＰから受信する受信機手段を備え、上記データ信号はフレーム信号の終わ
   りを含む一連のデータフレームからなり、上記各データフレームは複数のデータ
   ワードからなり、上記各データワードは上記ＩＣＳの異なる出力チャンネルの出
   力刺激電流の振幅を定義しており、 上記ＩＣＳは更に、 上記受信機手段に結合され、上記ＩＣＳを給電する生の電力信号を上記データ
   信号から抽出する電源手段と、 上記ＩＣＳが提供する複数の出力チャンネルの各々に１つずつ設けられ、各々
   がそれに接続されている少なくとも１つの刺激電極を有する複数の出力段と、 上記受信機手段が受信した各データフレーム内の上記複数のデータワード及び
   命令ワードを順次処理するプロセッサ手段と、 を備え、 上記プロセッサ手段は、 上記データワードを逐次格納するデータワードラッチング手段と、 上記データワードラッチング手段が格納した上記データワードを、上記データ
   ワードラッチング手段が格納した上記データワードによって定義されている上記
   出力刺激電流の振幅を表すアナログ信号電圧に変換する対数Ｄ／Ａコンバータ手
   段と、 上記対数Ｄ／Ａコンバータ手段が発生する上記アナログ信号電圧を上記複数の
   出力段の順次の段に結合するスイッチ手段と、 を含み、 上記複数の各出力段は、 上記出力チャンネルのための分離したリフレッシュ電圧を生成するリフレッシ
   ュ電圧コントローラと、 上記分離したリフレッシュ電圧コントローラによって給電され、上記スイッチ
   手段から印加された上記アナログ信号電圧に従って、出力刺激電流を振幅制御す
   る電圧制御電流源と、 上記出力刺激電流を、上記出力段の少なくとも１つの刺激電極に結合する手段
   と、 を含んでいることを特徴とするＩＣＳ。
2. 【請求項２】 上記ＩＣＳはバックテレメトリ信号を上記ＷＰへ送信するテ
   レメトリ手段を更に含み、 上記テレメトリ手段は、 テレメトリ搬送波信号を生成する搬送波手段と、 上記命令検出器手段に結合され、上記データフレームの命令ワード内で受信さ
   れた情報の関数としてマルチプレクサ制御信号を生成するデコーダ手段と、 上記マルチプレクサ制御信号の関数として複数のＩＣＳ状態信号の１つを選択
   するマルチプレクサ手段と、 上記テレメトリ搬送波信号を、上記テレメトリマルチプレクサ手段が選択した
   上記ＩＣＳ状態信号で変調する変調器手段と、 を含み、 それによって、上記ＩＣＳ状態情報を上記ＷＰへ選択的にテレメータバックで
   きるようにしたことを特徴とする請求項１に記載の多重チャンネルＩＣＳ。
3. 【請求項３】 上記リフレッシュ電圧コントローラ手段は、 上記各出力段の電圧制御電流源が電源として使用するための複数の分離したリ
   フレッシュ電圧の１つを生成する電圧生成手段と、 上記各出力段の電流源が使用するための電源として複数の分離したリフレッシ
   ュ電圧の１つを選択する選択手段と、 を含み、 上記ＷＰへテレメータバックできる上記複数のＩＣＳ状態信号は、各出力チャ
   ンネルの電流源の動作に必要な電力の指示を含み、 上記ＷＰは、複数の分離したリフレッシュ電圧の中で上記各出力段の電流源内
   の電力消散を最小にする何れか１つを選択するように上記選択手段を制御する命
   令ワードをＩＣＳに送ることによって、各出力チャンネルの電流源の動作に必要
   な電力の指示に応答する手段を含み、 それによって上記各出力段における電力消散を減少させることを特徴とする請
   求項２に記載の多重チャンネルＩＣＳ。
4. 【請求項４】 上記電圧生成手段が生成する複数の分離したリフレッシュ電
   圧は少なくとも４つからなり、分離した低めのリフレッシュ電圧を選択するよう
   な上記ＷＰからの命令ワードが存在しない場合には、上記各出力段の電流源が使
   用する電源として上記少なくとも４つのリフレッシュ電圧の最高が選択されるこ
   とを特徴とする請求項３に記載の多重チャンネルＩＣＳ。
5. 【請求項５】 無関係電極、及び上記無関係電極と、指定された出力段の少
   なくとも１つの電極とを選択的に対にする無関係電極スイッチ手段を更に含み、
   上記無関係電極スイッチ手段は上記無関係電極と直列に第１の抵抗を挿入する手
   段を含み、上記複数のＩＣＳ状態信号は上記第１の抵抗にまたがって発生する第
   １の電圧を含み、上記第１の電圧は上記無関係電極を通って流れる刺激電流を表
   しており、それによって上記ＷＰへテレメータバックされる上記ＩＣＳ状態情報
   が、上記無関係電極を含む電極構成の出力電圧及び刺激電流を含むことができ、
   上記ＩＣＳ状態情報から電極インピーダンスを決定するための計算を可能にした
   ことを特徴とする請求項１に記載の多重チャンネルＩＣＳ。
6. 【請求項６】 上記無関係電極スイッチ手段は上記無関係電極と直列に、上
   記第１の抵抗よりも高い抵抗値を有する第２の抵抗を挿入する手段を含み、それ
   によって低振幅の刺激電流をより容易に決定可能にしたことを特徴とする請求項
   ５に記載の多重チャンネルＩＣＳ。
7. 【請求項７】 上記各出力段の少なくとも１つの刺激電極は出力結合キャパ
   シタを通してその関連出力段に接続され、上記各出力段は、上記出力結合キャパ
   シタを放電させるために１つの抵抗を通して上記少なくとも１つの刺激電極を選
   択的に短絡する短絡手段を含んでいることを特徴とする請求項１に記載の多重チ
   ャンネルＩＣＳ。
8. 【請求項８】 上記各出力段の短絡手段は、上記出力結合キャパシタの放電
   時間を制御するために、高抵抗または低抵抗の何れか選択された一方を通してそ
   の少なくとも１つの刺激電極を選択的に短絡させる手段を含んでいることを特徴
   とする請求項７に記載の多重チャンネルＩＣＳ。
9. 【請求項９】 上記各チャンネルの出力手段は、上記ＷＰから受信したデー
   タフレーム内の規定された極性のゼロ振幅データワードに対応するゼロ命令に対
   して、上記出力段の少なくとも１つの電極を電気的に浮かせてその出力段を開放
   状態に配置するように応答する手段を含んでいることを特徴とする請求項１に記
   載の多重チャンネルＩＣＳ。
10. 【請求項１０】 上記電源手段は、上記生の電力信号を、上記ＩＣＳを給電
    する複数の異なる出力電圧に変換する手段を含み、 上記複数の各出力段の上記リフレッシュ電圧コントローラ手段は、 浮動キャパシタと、 リフレッシュ電圧源キャパシタと、 リフレッシュサイクルの間、上記浮動キャパシタを、上記複数の異なる出力電
    圧の選択された１つと、上記リフレッシュ電圧源キャパシタとに交互に接続する
    リフレッシュ手段と、 を含み、 上記浮動キャパシタは、上記リフレッシュサイクルの第１の部分の間は選択さ
    れた出力電圧に接続されて上記リフレッシュ電圧源キャパシタから切り離され、
    上記リフレッシュサイクルの第２の部分の間は選択された出力電圧から切り離さ
    れて上記リフレッシュ電圧源キャパシタに接続され、上記リフレッシュ電圧源キ
    ャパシタ上の電圧が上記リフレッシュ電圧コントローラ手段によって生成される
    分離したリフレッシュ電圧を構成し、 それによって上記複数の各出力チャンネルの浮動キャパシタは、上記選択され
    た電源電圧と上記リフレッシュ電圧源キャパシタとに交互に接続され、その出力
    チャンネルのためのリフレッシュ電圧を電気的に分離させる ことを特徴とする請求項１に記載の多重チャンネルＩＣＳ。
11. 【請求項１１】 上記リフレッシュ手段は、少なくとも137.5ｋＨｚのレー
    トで上記リフレッシュサイクルを繰り返すことを特徴とする請求項１０に記載の
    多重チャンネルＩＣＳ。
12. 【請求項１２】 上記受信機手段は、ｍ及びｎを整数として、各々ｎビット
    のｍワードを表す規定数のビットの直列シーケンスからなる振幅変調された無線
    周波信号からなるマンチェスタコード化データストリームを受信する手段と、該
    マンチェスタコード化データストリームからクロック信号を導出する手段とを含
    み、上記クロック信号は上記リフレッシュサイクルを定義するために上記リフレ
    ッシュ手段によって使用されることを特徴とする請求項１０に記載の多重チャン
    ネルＩＣＳ。
13. 【請求項１３】 上記マンチェスタコード化データストリームからクロック
    信号を導出する手段は、マンチェスタコード化データストリームのパルスエッジ
    にロックしてマンチェスタコード化データレートの２倍のレートを有するデータ
    クロック信号を導出するフェーズロックループ手段を備えていることを特徴とす
    る請求項１２に記載の多重チャンネルＩＣＳ。
14. 【請求項１４】 上記マンチェスタコード化データストリームからクロック
    信号を導出する手段は、規定された整ファクタによって上記データクロック信号
    を導出する手段を備えていることを特徴とする請求項１３に記載の多重チャンネ
    ルＩＣＳ。
15. 【請求項１５】 上記マンチェスタコード化データレートは550ｋＨｚから
    なり、上記データクロック信号のレートは1.1ＭＨｚからなることを特徴とする
    請求項１３に記載の多重チャンネルＩＣＳ。
16. 【請求項１６】 上記ｍ及びｎは各々、９に等しいことを特徴とする請求項
    １２に記載の多重チャンネルＩＣＳ。
17. 【請求項１７】 上記マンチェスタコード化データストリームは、各ｎビッ
    トのｍワードに続くパリティビット及びエンドオブファイルマーカビットを更に
    含んでいることを特徴とする請求項１２に記載の多重チャンネルＩＣＳ。
18. 【請求項１８】 外部着用に適するプロセッサ（ＷＰ）システムと共に使用
    するための注入可能な多重チャンネル蝸牛刺激装置（ＩＣＳ）であって、 上記ＩＣＳが提供する複数の各出力チャンネル毎に１つずつの複数の出力段を
    備え、 上記各出力段は、それに接続されている“Ａ”及び“Ｂ”刺激電極を有し、 上記ＩＣＳは更に、 無関係電極と、 上記無関係電極を上記各出力段に接続する無関係電極スイッチ手段と、 上記ＩＣＳの各出力段内の電極構成のセッティングを含む上記ＩＣＳのファン
    クションを制御するプロセッサ手段と、 上記ＩＣＳの第１の電極と第２の電極との間に印加される精密な刺激電流パル
    スを生成する電流源手段と、 を備え、 上記第１及び第２の電極は、上記複数の各出力段の上記“Ａ”及び“Ｂ”電極
    及び上記無関係電極からなる電極のグループに属しており、 上記ＩＣＳは更に、 上記複数の各出力段内に含まれ、上記プロセッサ手段が生成する制御信号に応
    答して上記各出力段の上記“Ａ”及び“Ｂ”電極及び上記無関係電極を規定され
    た電極構成に構成する電子スイッチングマトリックス手段、 を備えていることを特徴とする多重チャンネルＩＣＳ。
19. 【請求項１９】 上記ＩＣＳは、バックテレメトリ信号を上記ＷＰへ送信す
    るテレメトリ手段を更に含み、上記テレメトリ手段は、 テレメトリ搬送波信号を生成する搬送波手段と、 マルチプレクサ制御信号を生成する手段と、 複数のＩＣＳ状態信号を生成する手段と、 上記各出力段の“Ａ”及び“Ｂ”電極における出力電圧を含む複数のＩＣＳ状
    態信号の１つを、上記マルチプレクサ制御信号の関数として選択するマルチプレ
    クサ手段と、 上記テレメトリ搬送波信号を、上記テレメトリマルチプレクサ手段によって選
    択されたＩＣＳ状態信号で変調する変調器手段と、 を含み、 それによって上記ＩＣＳ状態情報を上記ＷＰへ選択的にテレメータバックでき
    るようにしたことを特徴とする請求項１８に記載の多重チャンネルＩＣＳ。
20. 【請求項２０】 上記無関係電極スイッチ手段は上記無関係電極と直列に第
    １の抵抗を挿入する手段を含み、上記複数のＩＣＳ状態信号は上記第１の抵抗に
    またがって発生する第１の電圧を含み、上記第１の電圧は上記無関係電極を通っ
    て流れる刺激電流を表しており、それによって上記ＷＰへテレメータバックされ
    る上記ＩＣＳ状態情報が、出力電圧と、上記無関係電極を含む何れかの電極対の
    刺激電流とを含むことができるようにしたことを特徴とする請求項１９に記載の
    多重チャンネルＩＣＳ。
21. 【請求項２１】 上記各“Ａ”及び“Ｂ”刺激電極は出力結合キャパシタを
    通してそれらの関連出力段に接続されており、上記各出力段は、上記出力結合キ
    ャパシタを放電させるために１つの抵抗を通して上記“Ａ”及び“Ｂ”電極を選
    択的に短絡する短絡手段を含んでいることを特徴とする請求項１８に記載の多重
    チャンネルＩＣＳ。
22. 【請求項２２】 上記各出力段の短絡手段は、上記出力結合キャパシタの放
    電時間を制御するために、高抵抗または低抵抗の何れか選択された一方を通して
    上記“Ａ”及び“Ｂ”電極を選択的に短絡させる手段を含んでいることを特徴と
    する請求項２１に記載の多重チャンネルＩＣＳ。
23. 【請求項２３】 上記各出力段の“Ａ”及び“Ｂ”電極を短絡させるために
    使用される高抵抗は、少なくとも150ｋΩの抵抗からなることを特徴とする請求
    項２２に記載の多重チャンネルＩＣＳ。
24. 【請求項２４】 上記ＷＰからデータ信号を受信する受信機手段を更に含み
    、上記データ信号は上記ＩＣＳの第１の指定された電極及び第２の指定された電
    極を定義し、上記データ信号は上記第１の指定された電極と第２の指定された電
    極との間に印加される精密な刺激電流パルスを更に定義することを特徴とする請
    求項２３に記載の多重チャンネルＩＣＳ。
25. 【請求項２５】 上記受信機手段は、データ信号及び上記ＩＣＳのプロセッ
    サ手段を制御するための命令ワードを上記ＷＰから受信し、上記データ信号はフ
    レーム信号の終わりを含む一連のデータフレームからなり、上記各データフレー
    ムは複数のデータワードからなり、上記各データワードは上記ＩＣＳの異なる出
    力チャンネルのための出力刺激電流の振幅を定義していることを特徴とする請求
    項２４に記載の多重チャンネルＩＣＳ。
26. 【請求項２６】 上記プロセッサ手段は、上記各データフレーム内の複数の
    データワード及び命令ワードを順次処理する手段を更に含み、 上記プロセッサ手段は更に、 上記データワードを逐次格納するデータワードラッチング手段と、 上記データワードラッチング手段が格納した上記データワードを、上記データ
    ワードラッチング手段が格納した上記データワードによって定義されている上記
    出力刺激電流の振幅を表すアナログ信号電圧に変換する対数Ｄ／Ａコンバータ手
    段と、 を含んでいることを特徴とする請求項２５に記載の多重チャンネルＩＣＳ。
27. 【請求項２７】 注入可能な多重チャンネル蝸牛刺激装置（ＩＣＳ）であっ
    て、 （ａ）データ信号、及び組織刺激装置内のプロセッサ手段を制御するための命
    令ワードを外部送信機から受信する受信機手段を備え、上記データ信号は、ビッ
    ト信号及びフレーム信号の終わりによって分離されている一連のデータフレーム
    からなり、上記各データフレームは複数のデータワードからなり、上記各データ
    ワードは上記組織刺激装置の異なる出力チャンネルのための組織刺激信号の振幅
    を定義しており、 （ｂ）上記受信機手段に結合され、生の電力信号を上記データ信号から抽出す
    る電源手段を備え、上記生の電力信号は人の組織刺激装置のための動作電力を供
    給するために使用され、 （ｃ）各々がそれに接続されている電極を有する複数の出力チャンネルを備え
    、 （ｄ）上記受信機手段が受信した各データフレーム内の上記複数のデータワー
    ド及び命令ワードを順次処理するプロセッサ手段を備え、上記プロセッサ手段は
    、 上記命令ワードに応答して上記プロセッサのファンクションを制御する命令検
    出器と、 上記データワードを逐次格納するデータワードラッチング手段と、 上記データワードラッチング手段が格納した上記データワードをアナログ制御
    電圧に変換する対数Ｄ／Ａコンバータ手段と、 上記アナログ制御電圧を上記複数の出力チャンネルの順次のチャンネルに順次
    に結合するスイッチ手段と、 を含み、 （ｅ）上記各出力チャンネル内にあって、上記スイッチ手段を通して受信した
    上記アナログ制御電圧によって制御される振幅を有する刺激電流を生成し、上記
    刺激電流を上記出力チャンネルの電極に印加する電流源手段を備えている、 ことを特徴とする多重チャンネルＩＣＳ。
28. 【請求項２８】 （ｆ）複数のＩＣＳ状態信号を生成する手段と、 （ｇ）選択されたＩＣＳ状態信号を含み、外部受信機によって受信可能なバッ
    クテレメトリ信号を生成するバックテレメトリ手段と、 を更に含んでいることを特徴とする請求項２７に記載の多重チャンネルＩＣＳ。
29. 【請求項２９】 上記ＩＣＳは、上記データ信号を受信すると搬送波検出信
    号を生成するデータコンディショナ手段を更に含み、上記搬送波検出信号は上記
    複数のＩＣＳ状態信号の１つを構成していることを特徴とする請求項２８に記載
    の多重チャンネルＩＣＳ。
30. 【請求項３０】 上記ＩＣＳはクロック信号及びフェーズロックドループ（
    ＰＬＬ）ロック信号を生成するクロックデコーダ手段を更に含み、上記ＰＬＬロ
    ック信号は上記生成されたクロック信号が上記データ信号にフェーズロックされ
    ている場合に限って生成され、上記ＰＬＬロック信号は上記複数のＩＣＳ状態信
    号の１つを構成していることを特徴とする請求項２８に記載の多重チャンネルＩ
    ＣＳ。
31. 【請求項３１】 上記ＩＣＳは、上記データフレーム内にパリティエラーが
    発生するとパリティ警報信号を生成するパリティエラー検出手段を更に含み、上
    記パリティ警報信号は上記複数のＩＣＳ状態信号の１つを構成していることを特
    徴とする請求項２８に記載の多重チャンネルＩＣＳ。
32. 【請求項３２】 上記電源手段は、上記生の電力信号から複数の異なる動作
    電圧を生成する電圧ダウンコンバータ手段と、上記動作電圧の少なくとも１つが
    規定された参照電圧よりも小さい時に電力不良信号を生成する電力不良検出器手
    段とを更に含み、上記電力不良信号は上記複数のＩＣＳ状態信号の１つを構成し
    ていることを特徴とする請求項２８に記載の多重チャンネルＩＣＳ。
33. 【請求項３３】 上記バックテレメトリ手段は、バックテレメトリ搬送波信
    号を生成する手段と、上記バックテレメトリ搬送波信号を上記ＩＣＳ状態信号の
    選択された１つで変調する手段と、上記ＩＣＳ状態信号の規定された組合わせが
    存在する場合には上記バックテレメトリ搬送波信号の生成を阻止する手段とを含
    んでいることを特徴とする請求項２８に記載の多重チャンネルＩＣＳ。