JP2002517096A - Switching element - Google Patents
Switching elementInfo
- Publication number
- JP2002517096A JP2002517096A JP2000551440A JP2000551440A JP2002517096A JP 2002517096 A JP2002517096 A JP 2002517096A JP 2000551440 A JP2000551440 A JP 2000551440A JP 2000551440 A JP2000551440 A JP 2000551440A JP 2002517096 A JP2002517096 A JP 2002517096A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- charge carriers
- diamond
- free charge
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 82
- 239000010432 diamond Substances 0.000 claims abstract description 82
- 239000002800 charge carrier Substances 0.000 claims abstract description 73
- 230000000903 blocking effect Effects 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 108091006149 Electron carriers Proteins 0.000 claims 2
- 239000003574 free electron Substances 0.000 claims 2
- 230000008901 benefit Effects 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 8
- 239000000370 acceptor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008571 general function Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000032912 absorption of UV light Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000002211 ultraviolet spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】 ２つの端子（１，２）間に電圧が印加されたときに、電流を伝達する導通状態と電荷キャリアの移動を阻止する阻止状態との間でスイッチングするために、１以上の材料層によって相互に接続された２つの反対端子（１，２）を有する素子が、前記材料層として、真性ダイヤモンドからなる第１の層（３）と、該第１の層（３）に隣接配置されている第２の層（９，１０）とを具備している。また、この素子は、前記電圧によって前記ダイヤモンド層を通して移動するように、前記第２の層（１０）内に自由電荷キャリアを供給することによって前記導通状態とし、前記移動のための自由電荷キャリアの供給を停止することにより前記阻止状態に切り換える手段（１６）を具備する。前記ダイヤモンド層（３）は、前記阻止状態において、前記端子間の電圧の大部分を受けるように適合されている。 (57) [Summary] When a voltage is applied between two terminals (1, 2), in order to switch between a conducting state for transmitting current and a blocking state for preventing movement of charge carriers, 1 An element having two opposite terminals (1, 2) connected to each other by the above-mentioned material layer comprises a first layer (3) made of intrinsic diamond and the first layer (3) as the material layer. And a second layer (9, 10) disposed adjacent to the second layer. The device may also be in the conducting state by supplying free charge carriers in the second layer (10) so as to move through the diamond layer by the voltage, and the free charge carriers for the movement are provided. Means (16) for switching to the blocking state by stopping supply is provided. The diamond layer (3) is adapted to receive a majority of the voltage between the terminals in the blocking state.
Description
【０００１】 （発明の技術分野と従来技術） この発明は、１以上の材料層によって相互に接続された２つの端子を有し、該
端子間に電圧が印加されたときに、端子間に電流を伝導する導通状態と、端子間
における電荷キャリアの移動を阻止する阻止状態との間で切り換える素子に関す
る。The present invention has two terminals interconnected by one or more material layers, and when a voltage is applied between the terminals, a current flows between the terminals. And an element that switches between a conductive state that conducts electric charges and a blocking state that prevents movement of charge carriers between terminals.
【０００２】 したがって、この発明は、この表現の最も広い意味においてスイッチング素子
に関するものであり、端子間に電圧が印加されたときに伝導する導通状態と、端
子間の電荷キャリアの移動が、前記端子間における電圧の印加にかかわらず阻止
される阻止状態とを仮定するように適合される全ての形式の素子に関するもので
ある。この素子は、導通状態において、阻止状態とは電圧の方向が反対の形式の
ものであり、その最も簡易な素子の形式は整流ダイオードであるが、電圧が前記
端子間に全く同一の方向に印加されたときに、導通状態または阻止状態のいずれ
かを仮定することができる形式のものでもよい。Accordingly, the present invention relates to a switching element in the broadest sense of this expression, wherein a conduction state that is conducted when a voltage is applied between terminals and a movement of charge carriers between the terminals are caused by the switching of the terminal. All types of devices adapted to assume a blocking state that is blocked regardless of the application of a voltage between them. This element is of the type in which the direction of voltage is opposite to that of the blocking state in the conducting state, and the simplest type of element is a rectifier diode, but the voltage is applied in exactly the same direction between the terminals. It may be of the type that, when done, can assume either a conducting state or a blocking state.
【０００３】 「１以上の材料層によって相互に接続された端子」の定義は、素子の端子間の
物理的な接続を破壊および確立すること、すなわち、それらを接続または切断す
ることにより切換動作を達成する回路ブレーカまたはスイッチング素子に関して
、この発明の境界を定めるために使用される。それに対して、電荷キャリアおよ
び電圧の利用可能性に関連する前記材料層の物理的特性は、素子の状態を定める
ことになる。[0003] The definition of "terminals interconnected by one or more layers of material" is to break and establish physical connections between the terminals of an element, ie, to switch over by connecting or disconnecting them. With regard to the circuit breakers or switching elements achieved, they are used to delimit the invention. In contrast, the physical properties of the material layer, which relate to the availability of charge carriers and voltage, will determine the state of the device.
【０００４】 この種の素子には多くの用途があるが、以下では、そのような素子の大電力用
途に対する使用について、この発明を限定しない方法で、詳細に説明する。 この種の素子は、高電圧および大電流を切り替えるために大電力を取り扱う装
置、例えば、回路ブレーカ、整流子、電流バルブ、サージダイバータ、電流リミ
ッタ等に使用されるものである。そのような素子の降伏電圧は、これらの用途の
多くにおいて、その素子が装置内に配置される位置によって保持されるべき電圧
よりもかなり低く、そのために、素子間において全電圧を分配すべく、そのよう
な素子を比較的多数、直列に接続することが必要である。前記全電圧は、１００
ｋＶを超えることがあるかも知れないが、単一の素子は、例えば、２〜５ｋＶの
降伏電圧を有している。そのような素子を制御するためには、大量の複雑かつ高
価な装置が必要であり、それらを冷却するための装置も、特に、高周波数運転に
おいて、例えば、素子が、変換器ステーションにおいてパルス幅変調（ＰＷＭ）
に従って切り換えられる電流バルブに使用されるときには、比較的複雑かつ高価
である。実際に、変換器ステーションのコストの大部分は、前記制御および冷却
装置によって生じ、そのために、そのようなステーションおよび大電力用途にお
いては、コストを節約すべく、そのような素子の数を大幅に減らすことが強く望
まれている。Although there are many uses for such devices, the use of such devices for high power applications will be described in detail below, without limiting the invention. This type of device is used in devices that handle large power to switch between high voltage and large current, for example, circuit breakers, commutators, current valves, surge diverters, current limiters, and the like. In many of these applications, the breakdown voltage of such devices is much lower than the voltage to be maintained by the location where the device is located in the device, so that to distribute the total voltage between the devices, It is necessary to connect a relatively large number of such elements in series. The total voltage is 100
Although it may exceed kV, a single device has a breakdown voltage of, for example, 2-5 kV. In order to control such elements, a large amount of complex and expensive equipment is required, and the equipment for cooling them is also necessary, especially in high frequency operation, for example, when the element has a pulse width at the converter station. Modulation (PWM)
Are relatively complex and expensive when used in current valves that are switched according to Indeed, the majority of the cost of the converter station comes from the control and cooling devices, so that in such stations and high power applications, the number of such elements can be significantly reduced to save cost. Reduction is strongly desired.
【０００５】 （発明の概要） この発明の目的は、上述した素子において既知の問題を低減するために、冒頭
において定義した形式の素子を提供することである。 この発明の目的は、真性ダイヤモンドからなる第１の層と、該第１の層に隣接
配置された第２の層と、電圧により、前記ダイヤモンド層を通して移動させるた
めに、該第２の層に自由電荷キャリアを供給することにより、前記導通状態とし
、前記移動のための前記自由電荷キャリアの供給を停止することにより、前記阻
止状態に切り換えるための手段とを具備し、前記ダイヤモンド層が、前記阻止状
態において、前記端子間を横切る電圧の大部分を阻止するように適合された装置
を提供することにより達成される。SUMMARY OF THE INVENTION It is an object of the present invention to provide an element of the type defined at the outset, in order to reduce the known problems in the above-mentioned elements. An object of the present invention is to provide a first layer of intrinsic diamond, a second layer disposed adjacent to the first layer, and a second layer for moving through the diamond layer by voltage. Means for switching to the blocking state by supplying the free charge carriers to make the conductive state and stopping the supply of the free charge carriers for the movement, wherein the diamond layer comprises: This is achieved by providing a device adapted to block a majority of the voltage across the terminals in a blocking state.
【０００６】 そのような装置の主な利点は、ダイヤモンドが、極めて高い降伏電界強度を有
することであり、そのことは、一定の大きさの電圧を保持するために直列に接続
されるべき素子の数を、従来技術の素子と比較して大幅に削減することができ、
そのような素子自体が従来技術の素子よりも非常に高価なものであり、その他は
顕著な事実を有しないものであったとしても、大幅にコストを削減することがで
きる。従来、今日までダイヤモンドをドーピングすることは困難であり、真性の
ドーピングされていないダイヤモンドは、電流を伝導する素子の活性層において
半導体素子に使用されることはなかったが、主としてゲート絶縁層のような絶縁
層において使用するのに適した材料として考えられ、その優れた絶縁特性の利益
を得ることが可能である。[0006] The main advantage of such a device is that diamond has a very high breakdown field strength, which means that the elements to be connected in series in order to hold a certain amount of voltage. The number can be significantly reduced compared to prior art devices,
Even if such devices themselves are much more expensive than prior art devices and others have no remarkable facts, the cost can be significantly reduced. Until now, it has been difficult to dope diamond to date.Intrinsically undoped diamond has not been used for semiconductor devices in the active layer of current-conducting devices, but is mainly used as a gate insulating layer. It is considered as a material suitable for use in a simple insulating layer, and it is possible to obtain the benefit of its excellent insulating properties.
【０００７】 しかしながら、この発明の発明者らは、真性ダイヤモンドの層が、この種の素
子において非常に良好に機能し、ダイヤモンドの極めて高い降伏電界強度が、素
子の阻止状態のために用いられる一方で、該素子が、真性ダイヤモンド内の比較
的高い電荷キャリアの移動性によって高い導電性を有するダイヤモンドを通して
電流の伝導を可能にするために、第２の層内に自由電荷キャリアを供給すること
によって、導通状態において大きな損失を生ずることなく、電流を伝導すること
ができることを見いだした。「真性ダイヤモンド」の語は、ダイヤモンド層が、
ドーピングおよび補償ドーピングのいずれもなされておらず、ドーパントが目的
の温度で熱的に活性化されてもいないことを意味している。However, the inventors of the present invention have found that layers of intrinsic diamond work very well in such devices, and that the extremely high breakdown field strength of diamond is used for the blocking state of the device. Wherein the device provides free charge carriers in the second layer to allow conduction of current through the highly conductive diamond due to relatively high charge carrier mobility within the intrinsic diamond. It has been found that current can be conducted without significant loss in the conductive state. The term "intrinsic diamond" means that the diamond layer
Neither doping nor compensation doping has taken place, meaning that the dopant has not been thermally activated at the target temperature.
【０００８】 さらに、ダイヤモンドは、室温近傍の任意の固体の内で最も高い既知の熱伝導
率を有し、このことは、特に、冷却がより大きな切換速度の達成を制限する要因
となる、高周波素子におけるヒートシンクのような高電力用途に良好に適合して
いる。ダイヤモンドの高い降伏電界強度は、同じ降伏電圧に対して、例えば、Ｓ
ｉからなる層よりもダイヤモンドの層をずっと薄くすることができるということ
を意味しており、切換損失および逆方向回復における問題を大幅に低減し、それ
によって、スイッチング速度を向上することができる。さらに、短いキャリア寿
命により、ダイヤモンド素子内の、より高いスイッチング速度を可能としている
。ダイヤモンドを使用することの他の利点は、それが極めて温度に対して安定し
ており、その意味で、その熱膨張が非常に小さく、その大きなバンドギャップ（
５．４ｅＶ）により、高い温度まで絶縁材を維持し、そのことは、１０００Ｋ程
度の高温条件下でも良好に機能し、それによって、その素子をそのような用途に
使用することができることを意味している。[0008] Furthermore, diamond has the highest known thermal conductivity of any solid near room temperature, which means that, in particular, high-frequency, where cooling limits the achievement of higher switching speeds It is well suited for high power applications such as heat sinks in devices. The high breakdown field strength of diamond, for the same breakdown voltage, for example, S
This means that the layer of diamond can be much thinner than the layer consisting of i, greatly reducing the problems in switching losses and reverse recovery, and thereby increasing the switching speed. In addition, the shorter carrier life allows for higher switching speeds within the diamond element. Another advantage of using diamond is that it is extremely temperature-stable, in that sense its thermal expansion is very small and its large band gap (
5.4 eV), which keeps the insulation up to high temperatures, which means that it works well even at high temperature conditions of the order of 1000 K, so that the device can be used for such applications. ing.
【０００９】 この発明の好ましい態様によれば、前記第２の層は、価電子帯と伝導帯との間
の実質的にダイヤモンドより小さいエネルギギャップを有する材料からなるもの
であり、前記手段は、第１の層への注入のための第２の層内における自由電荷キ
ャリアの発生および該発生の終了のそれぞれによって、導通状態と阻止状態との
前記切換を生じさせるように適合されている。そのような素子の利点は、第２の
層における、より小さいバンドキャップによって、自由電荷キャリアがより容易
にかつ非常に低いコストで生成されること、すなわち、その代わりに自由電荷キ
ャリアをダイヤモンド内で生起するよりも、簡単な装置を使用することができる
ことを意味している。他の利点は、そのような素子が、随意に、前記自由電荷キ
ャリアの発生を、単に開始または終了させることによって、その端子間に印加さ
れる同方向の電圧または同一の電圧に対して、導通状態および阻止状態を仮定す
ることができるということであり、そのために、決定された方向の電流は、電圧
の方向を全く変更させることなく、迅速にオンオフの切換を行うことができる。According to a preferred aspect of the present invention, the second layer is made of a material having an energy gap between a valence band and a conduction band that is substantially smaller than that of diamond. The generation of free charge carriers in the second layer for injection into the first layer and the termination of the generation, respectively, are adapted to cause said switching between a conducting state and a blocking state. The advantage of such a device is that the free charge carriers are generated more easily and at a very low cost by the smaller bandgap in the second layer, ie the free charge carriers are instead replaced in the diamond. It means that simpler devices can be used than they do. Another advantage is that such a device is capable of conducting to the same or the same voltage applied between its terminals, optionally by simply starting or stopping the generation of said free charge carriers. State and blocking state can be assumed, so that the current in the determined direction can be switched on and off quickly without any change in the direction of the voltage.
【００１０】 この発明の他の好ましい態様によれば、前記自由電荷キャリアを発生する手段
が、第２の層内に自由電荷キャリアを生起させるのに十分なエネルギを有する光
子線によって第２の層を照射するように適合されている。これは、素子の非常に
高速のスイッチングを可能にする、第２の層内に自由電荷キャリアを発生させる
１つの好ましい可能な手段である。According to another preferred aspect of the present invention, the means for generating free charge carriers comprises a photon beam having sufficient energy to generate free charge carriers in the second layer. Is adapted to irradiate. This is one preferred possible means of generating free charge carriers in the second layer, which allows very fast switching of the device.
【００１１】 この発明の他の好ましい態様によれば、前記手段は、前記第２の層内に自由電
荷キャリアを生起するのに十分に高いエネルギを有する電子によって第２の層を
照射することにより、自由電荷キャリアを発生させるように適合されている。こ
の態様も、迅速な電流遮断のための非常に高いスイッチング周波数を可能とし、
その利点は、前の態様に対して、自由電荷キャリアをより高速に得ることが容易
であるということである。According to another preferred aspect of the invention, the means comprises irradiating the second layer with electrons having an energy high enough to generate free charge carriers in the second layer. , Is adapted to generate free charge carriers. This aspect also allows for very high switching frequencies for rapid current interruption,
The advantage is that it is easier to obtain free charge carriers faster than in the previous embodiment.
【００１２】 この発明の他の好ましい態様によれば、前記第２の層内に自由電荷キャリアを
生起するための前記手段は、前記第２の層内に自由電荷キャリアを注入すること
によりそれを行うように設けられている。これは信頼性が高く、かつ、簡易であ
り、それによって、経済性の観点から、自由電荷キャリアを得るのに好ましい方
法であり、第２の層に電源を接続することにより達成されてもよい。According to another preferred aspect of the present invention, the means for generating free charge carriers in the second layer comprises distributing the free charge carriers by injecting them into the second layer. It is provided to do. This is a reliable and simple method, which is the preferred method of obtaining free charge carriers from an economic point of view, and may be achieved by connecting a power supply to the second layer. .
【００１３】 この発明の他の好ましい態様によれば、素子は、ダイヤモンドからなる第１の
層により分離された２つの第２の層を具備している。上述した良好な導電性と組
み合わせた高い降伏電界強度の利点とは別に、素子は、端子間に印加される電圧
の方向とは無関係に、阻止状態または導通状態を随意に仮定することができると
いう有利な特徴を有している。According to another preferred embodiment of the present invention, the device comprises two second layers separated by a first layer made of diamond. Apart from the advantage of high breakdown field strength combined with good conductivity described above, the device can optionally assume a blocking or conducting state, independent of the direction of the voltage applied across the terminals. It has advantageous features.
【００１４】 この発明の他の好ましい態様によれば、前記手段は、ドーピングによって、前
記第２の層内に自由電荷キャリアを供給するように適合されている。したがって
、ダイヤモンドよりもドーピングすることが容易な材料が、前記第２の層に使用
され、それらの過剰の電子またはホールは、電圧が「正しい」方向を有するとき
に、ダイヤモンド層を通して電流を伝導させるために使用され、そのことは、ド
ナーによってドーピングされたときに、前記第２の層に最も近い端子に、多くの
負の電位が印加されることを意味している。このことは、電圧が導通状態におけ
る方向とは反対の方向に印加されたときに素子が阻止状態となることを意味して
いる。したがって、別々の従属クレーム内の「自由電荷キャリアの供給」は、問
題の電荷キャリアが、そのドーピングによって常にそこに存在するが、電圧が「
正しい」方向でない場合には、前記移動のために供給されない場合をも含んでい
る。この素子は、整流ダイオードとして機能する。According to another preferred aspect of the invention, the means is adapted to provide free charge carriers in the second layer by doping. Thus, a material that is easier to dope than diamond is used for the second layer, and their excess electrons or holes conduct current through the diamond layer when the voltage has the "right" direction. Used, which means that when doped by a donor, a lot of negative potential is applied to the terminal closest to the second layer. This means that the element will be in the blocking state when a voltage is applied in the direction opposite to the direction in the conducting state. Thus, the "supply of free charge carriers" in separate dependent claims states that the charge carrier in question is always there due to its doping, but the voltage is "
If the direction is not the “correct” direction, it may include the case where the supply is not performed for the movement. This element functions as a rectifier diode.
【００１５】 この発明の他の好ましい態様によれば、前記第２の層は、少なくとも、結晶Ｓ
ｉＣからなる第１の層に隣接している。このことは、第１の層に隣接するＳｉＣ
を多くの目的のために使用するのに有利である。重要な利点は、エピタキシャル
界面が形成され、それによって、前記界面において捕らえられる電荷キャリアの
密度が低くなり、それによって移動性が高くなるので、ＳｉＣとダイヤモンドと
の間の清浄な界面を形成することが容易であるということである。他の利点は、
ＳｉＣとダイヤモンドとの格子整合が比較的良好であり、ＳｉＣが低い熱膨張計
数を有し、それによって、そのような構造が、温度勾配と熱循環から帰結する界
面層に応力が作用する結果として界面に損傷を生ずる危険性なしに、比較的高温
に耐えることができるということである。このことも、ダイヤモンドの高温安定
性の利益を受けることができることを意味している。第２の層にＳｉＣを使用す
ることの他の利点は、所望であれば、ＳｉＣにドーピングすることが比較的容易
であるということである。ＳｉＣは、実質的にダイヤモンドよりも小さいバンド
ギャップを有し、そのために、例えば、光または電子の照射によって、内部に自
由電荷キャリアを容易に生起することができる。According to another preferred embodiment of the present invention, the second layer includes at least a crystal S
It is adjacent to the first layer made of iC. This means that the SiC adjacent to the first layer
Is advantageous for use for many purposes. An important advantage is that it forms a clean interface between SiC and diamond, since an epitaxial interface is formed, thereby lowering the density of charge carriers trapped at said interface and thereby increasing its mobility. Is easy. Other advantages are
The lattice match between SiC and diamond is relatively good, and SiC has a low coefficient of thermal expansion, such that such a structure may be stressed on the interface layer resulting from temperature gradients and thermal cycling. This means that relatively high temperatures can be tolerated without the risk of damaging the interface. This also means that the high temperature stability benefits of diamond can be taken advantage of. Another advantage of using SiC for the second layer is that it is relatively easy to dope SiC if desired. SiC has a substantially smaller bandgap than diamond, so that free charge carriers can easily be generated therein, for example, by light or electron irradiation.
【００１６】 この発明の他の好ましい態様によれば、前記第２の層は２つのサブレイヤ、す
なわち、第１の層とかなり厚いＳｉからなるサブレイヤとの間に配置された、Ｓ
ｉＣからなる第１の薄いサブレイヤを有している。シリコンを成長させる技術は
非常に発達し、今日では、ＳｉＣよりも安価な装置を使用することにより、高品
質のシリコン層を高い成長速度で成長させることができる。ダイヤモンド層に隣
接してＳｉＣを使用する利点は、主に、ＳｉＣの高い降伏強度並びに界面条件に
関連しており、それによってそのような構造が、動作原理において、第２の層全
体がＳｉＣからなる場合と同様の有利な特徴を有するが、必要とされる品質でそ
れを製造することがより容易であるということである。実際には、この構造は、
ダイヤモンド層上の炭素とＳｉ原子とが前記界面において自動的にＳｉＣを形成
するので、例えば、Ｓｉの化学蒸着（ＣＶＤ）の使用によって、真性ダイヤモン
ド層上にＳｉを成長させることによって得られ、「前記第２の層が結晶ＳｉＣか
らなる第１の層に少なくとも隣接している」という表現は、この場合を含むよう
に定義されている。この層の厚さは、熱処理ステップにおいて調節される。第２
の層がドーピングされる場合には、目的とするドーピングは、前記ＳｉＣ層の外
側において非常に良好に行われる。According to another preferred aspect of the present invention, the second layer is disposed between two sub-layers, ie, the first layer and a sub-layer made of considerably thicker Si.
It has a first thin sublayer of iC. The technology for growing silicon is very advanced, and today, high quality silicon layers can be grown at high growth rates by using less expensive equipment than SiC. The advantage of using SiC next to the diamond layer is mainly related to the high yield strength of SiC as well as the interfacial conditions, such that such a structure, in principle of operation, makes the entire second layer from SiC It has the same advantageous features as it does, but it is easier to manufacture it with the required quality. In practice, this structure
Obtained by growing Si on an intrinsic diamond layer, for example by using chemical vapor deposition (CVD) of Si, since the carbon and Si atoms on the diamond layer automatically form SiC at the interface. The expression "the second layer is at least adjacent to the first layer of crystalline SiC" is defined to include this case. The thickness of this layer is adjusted in the heat treatment step. Second
If the layer is doped, the desired doping takes place very well outside the SiC layer.
【００１７】 この発明の他の好ましい態様によれば、素子は、各端子と第１の層との間に、
半導体材料からなる第１の層に隣接する層を有し、半導体材料からなる前記２つ
の層は、電圧が前記端子を横切って前方に印加されたときに、前記ドーピングに
よって半導体材料からなる前記層内に供給された負および正の電荷キャリアの移
動によって、電流を伝導するために、相互に反対の導電形式ｎ，ｐに従ってそれ
ぞれドーピングされる。最も好ましい反対の性質を有するいわゆるｐ−ｉ−ｎダ
イオードが、この方法で得られる。したがって、素子の状態は、該素子の端子間
に印加される電圧の方向に依存している。According to another preferred embodiment of the present invention, the element is provided between each terminal and the first layer.
A layer adjacent to the first layer of semiconductor material, wherein the two layers of semiconductor material comprise a layer of semiconductor material due to the doping when a voltage is applied forward across the terminal. Due to the movement of the negative and positive charge carriers supplied therein, they are respectively doped according to mutually opposite conductivity types n, p in order to conduct current. So-called pin diodes with the most favorable opposite properties are obtained in this way. Therefore, the state of the element depends on the direction of the voltage applied between the terminals of the element.
【００１８】 最後に述べた態様のさらなる発展型を構成する、この発明の他の好ましい態様
によれば、前記手段は、反対方向に前記端子間に電圧が印加されたときに、電圧
が前記端子間に、半導体材料からなる前記層の少なくとも一方に少数電荷キャリ
アの形態の自由電荷キャリアを生起させ、かつ、この発生を停止することにより
、それぞれ、導通状態と阻止状態との切換を生じさせるように適合されている。
この方法で小数電荷キャリアの形態の自由電荷キャリアを生成する可能性により
、電圧が一方向に印加されたときに、常に導通させられ、電圧が他の方向に印加
されたときに、導通または阻止のいずれか、すなわち選択的に導通または遮断の
いずれかとなる素子が得られる。いくつかの用途では、印加される電圧を何ら変
更することなく阻止状態と導通状態との間で、ほとんど瞬間的に切り換えること
が望まれ、または、故障状態では、導通のためにこの種の素子を並列に接続する
ことにより、要素を横切る電圧を迅速に低減し、この種の素子はそのような用途
に適している。[0018] According to another preferred embodiment of the invention, which constitutes a further development of the last-mentioned embodiment, the means is arranged such that, when a voltage is applied between the terminals in the opposite direction, a voltage is applied to the terminals. In the meantime, free charge carriers in the form of minority charge carriers are generated in at least one of said layers of semiconducting material, and halting the generation, respectively, causes a switching between a conducting state and a blocking state, respectively. Has been adapted to.
The possibility of generating free charge carriers in the form of fractional charge carriers in this way ensures that they are always conducting when a voltage is applied in one direction and conduct or block when a voltage is applied in the other direction , That is, an element which is selectively turned on or off. In some applications, it is desirable to switch almost instantaneously between a blocking state and a conducting state without any change in the applied voltage, or in a fault condition, this type of device may be required for conduction. In parallel reduces the voltage across the element quickly, and such a device is suitable for such an application.
【００１９】 この発明の他の好ましい態様によれば、前記ダイヤモンドからなる第１の層は
素子の他の層よりも実質的に大きな厚さを有している。ダイヤモンド層は、その
阻止状態にある素子にかかる電圧の大部分を受け持つように適合されているので
、他の層は、それよりも薄く形成されていてもよい。 この発明の他の利点および有利な特徴は、添付図面を参照した以下の記載およ
び従属請求項から明らかになる。According to another preferred embodiment of the present invention, the first layer made of diamond has a thickness substantially larger than other layers of the element. Since the diamond layer is adapted to carry most of the voltage across the element in its blocking state, other layers may be made thinner. Other advantages and advantageous features of the invention will become apparent from the following description and dependent claims, taken in conjunction with the accompanying drawings.
【００２０】 （図面の簡単な説明） 添付図面を参照して、例として引用したこの発明の好ましい実施形態の詳細な
説明を以下に示す。 図１は、この発明の第１の好ましい実施形態に係る半導体素子の概略的な縦断
面図である。 図２は、この発明の第２の好ましい実施形態に係る素子の概略的な縦断面図で
ある。 図３は、図２に係る素子における価電子帯および伝導帯の範囲を示すグラフで
ある。 図４は、この発明の第３の好ましい実施形態に係る素子の概略的な縦断面図で
ある。 図５は、図４に係る素子における価電子帯および伝導帯の範囲を示すグラフで
ある。 図６は、この発明の第４の好ましい実施形態に係る素子の概略的な縦断面図で
ある。 図７は、この発明の第５の好ましい実施形態に係る素子の概略的な縦断面図で
ある。 図８は、この発明の第６の好ましい実施形態に係る素子の概略的な縦断面図で
ある。 図９は、図８に係る素子における価電子帯および伝導帯の範囲を示すグラフで
ある。 図１０は、図８に係る素子において格子線による照射の強度とエネルギとの関
係を示すグラフである。 図１１は、この発明の第７の好ましい実施形態に係る素子の概略的な縦断面図
である。BRIEF DESCRIPTION OF THE DRAWINGS A detailed description of a preferred embodiment of the invention, cited by way of example, is set forth below with reference to the accompanying drawings, in which: FIG. 1 is a schematic longitudinal sectional view of a semiconductor device according to a first preferred embodiment of the present invention. FIG. 2 is a schematic longitudinal sectional view of an element according to a second preferred embodiment of the present invention. FIG. 3 is a graph showing a range of a valence band and a conduction band in the device according to FIG. FIG. 4 is a schematic longitudinal sectional view of a device according to a third preferred embodiment of the present invention. FIG. 5 is a graph showing ranges of a valence band and a conduction band in the device according to FIG. FIG. 6 is a schematic longitudinal sectional view of a device according to a fourth preferred embodiment of the present invention. FIG. 7 is a schematic longitudinal sectional view of an element according to a fifth preferred embodiment of the present invention. FIG. 8 is a schematic longitudinal sectional view of an element according to a sixth preferred embodiment of the present invention. FIG. 9 is a graph showing ranges of a valence band and a conduction band in the device according to FIG. FIG. 10 is a graph showing the relationship between the intensity and energy of irradiation by grid lines in the device shown in FIG. FIG. 11 is a schematic longitudinal sectional view of an element according to a seventh preferred embodiment of the present invention.
【００２１】 （発明の好ましい実施形態の詳細な説明） この発明の好ましい実施形態に係る素子が、図１に、非常に概略的に示されて
いる。この素子は、該素子を電流経路に接続する２つの端子１，２を有している
。この素子は、真性ダイヤモンドからなる第１の層３を有し、該第１の層３は、
通常、厚さ１００μｍであり、その上に、半導体材料、ここでは結晶ＳｉＣから
なる薄い第２の層４が重ねられている。ＳｉＣ層４は、一般に、１μｍ〜１０μ
ｍの厚さを有している。金属製コンタクト５，６が、ダイヤモンド層３およびＳ
ｉＣ層４に、各端子をそれぞれ接続している。金属製コンタクト６は、下に配さ
れている第２の層４の表面７を通してこの層の内部に入射線を貫通させることを
許容する孔を有している。不活性化層のようなこの発明と関係のないこの素子の
特徴は、明確化のために省略されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT OF THE INVENTION A device according to a preferred embodiment of the present invention is shown very schematically in FIG. This device has two terminals 1 and 2 connecting the device to a current path. The device has a first layer 3 of intrinsic diamond, the first layer 3 comprising:
It is usually 100 μm thick, on which a thin second layer 4 of semiconductor material, here crystalline SiC, is superposed. The SiC layer 4 generally has a thickness of 1 μm to 10 μm.
m. The metal contacts 5, 6 have the diamond layer 3 and the S
Each terminal is connected to the iC layer 4. The metal contact 6 has a hole that allows penetration of the incident radiation through the surface 7 of the underlying second layer 4 into this layer. Features of this device that are not relevant to the invention, such as passivation layers, have been omitted for clarity.
【００２２】 この素子は、第２の層内に自由電荷キャリアを生起させるのに十分なエネルギ
を有する光子または電子で第２の層４を照射することにより、該第２の層４内に
自由電荷キャリアを発生させるための矢印８で示された手段をも有している。Ｓ
ｉＣ層４は、考え得る任意のポリタイプのもの、例えば、６Ｈであり、価電子帯
と伝導帯との間のエネルギギャップはポリタイプとともに変化することになるが
、一般には、約３ｅＶであり、それによって、光または電子は、前記自由電荷キ
ャリアを発生させるために、この値またはこの値を若干超えるエネルギを有して
いなければならない。素子が、光子または電子によって照射され、かつ、端子１
，２間に電圧が印加されたときに、素子は、１０Ｖ程度の比較的低いオン状態電
圧を有する（すなわち、照射により生ずるキャリア発生により）導通状態になり
、第２の層４内で発生した自由電荷キャリアは、高い移動性を有するダイヤモン
ド層３を通して端子２に移動させられ、コンタクト５が、端子１に向かって反対
方向に移動させられる逆符号の電荷キャリアを生起させる、いわゆる注入コンタ
クトとなる。この素子は、光子または電子の照射を終了させて、第２の層４内に
おける自由電荷キャリアの生起を停止させることにより、数μｓの内に遮断され
るので、ＦＴＯ（高速ターンオフ素子）とも呼ばれる。したがって、この素子は
、ダイヤモンドの極めて高い降伏電界強度によって、阻止状態において端子１，
２間に生ずる非常に高い電圧、約５０ｋＶ程度に耐えることができる。The device is free in the second layer 4 by irradiating the second layer 4 with photons or electrons having sufficient energy to generate free charge carriers in the second layer. It also has means for generating charge carriers, indicated by arrows 8. S
The iC layer 4 is of any conceivable polytype, for example, 6H, and the energy gap between the valence band and the conduction band will vary with the polytype, but is typically about 3 eV. The light or electrons must therefore have this value or an energy slightly above this value in order to generate said free charge carriers. The element is illuminated by photons or electrons and
, 2 have a relatively low on-state voltage of the order of 10 V (i.e., due to carrier generation caused by the irradiation) and become active in the second layer 4 when a voltage is applied between them. Free charge carriers are transferred to the terminal 2 through the highly mobile diamond layer 3, and the contacts 5 become so-called injection contacts, producing charge carriers of opposite sign which are moved in the opposite direction towards the terminal 1. . This device is also called FTO (Fast Turn-Off Device) because it is shut off within a few μs by terminating the photon or electron irradiation and stopping the generation of free charge carriers in the second layer 4. . Therefore, this device is capable of connecting the terminals 1 and 2 in the blocking state by the extremely high breakdown field strength of diamond.
It can withstand very high voltages occurring between the two, about 50 kV.
【００２３】 図２は、この発明の他の好ましい実施形態に係る素子を示しており、図１に示
された素子とは、ＳｉＣからなる２つの第２の層９，１０がダイヤモンド層３の
両側に配置されている点のみにおいて相違しており、一方の層９はｎ型（ドナー
をドーピングされている）、他の層１０はｐ型（アクセプタをドーピングされて
いる）であり、放射線または電子衝撃による自由電荷キャリアの発生手段を有し
ていない。ドーピング濃度は、一般には１０１７〜１０１９ｃｍ−３であり、好
適なドナーの例はＮおよびＰであり、アクセプタの例はＢおよびＡｌである。FIG. 2 shows a device according to another preferred embodiment of the present invention, which is different from the device shown in FIG. 1 in that two second layers 9 and 10 made of SiC are formed of the diamond layer 3. The only difference is that they are arranged on both sides, one layer 9 being n-type (doped with donor), the other layer 10 being p-type (doped with acceptor) and There is no means for generating free charge carriers by electron impact. The doping concentration is generally 10 17 to 10 19 cm −3 , examples of suitable donors are N and P, and examples of acceptors are B and Al.
【００２４】 図２に係る素子のバンドダイアグラムが図３に示されている。この図において
、価電子帯１１の上限の拡張および伝導帯１２の下限の拡張が、左から右へ、Ｓ
ｉＣからなるｎ型層９、ダイヤモンド層３およびＳｉＣからなるｐ型層１０を通
して示されている。破線で示されたフェルミレベル１３は、ドナーレベルによっ
て決定されるＳｉＣ層９およびアクセプタレベルによって決定される層１０内に
ある。ＳｉＣ層内の価電子帯と伝導帯との間のエネルギギャップは、ダイヤモン
ドのバンドギャップの半分より若干大きく、５．４ｅＶに対して約３．２ｅＶ（
ポリタイプによる）である。このことは、バンドベンディングによる界面におけ
る小さく薄いバリア１４を除き、ダイヤモンド層３とｐ型ＳｉＣ層１０との間の
ヘテロ接合における価電子帯１２のエッジの良好な整列、並びに、ダイヤモンド
層３とｎ型ＳｉＣ層９との間のヘテロ接合における伝導帯１１の良好な整列に帰
結する。バンドベンディング効果は、界面におけるダイヤモンドのドーピングに
より最小化することができる。このバンドギャップ構造は、図４に図示され、図
５のエネルギバンドダイヤグラムによって示された形式の素子にとって重要なも
のである。図２に係る素子が、端子１に負の電位、端子２に正の電位を印加して
、端子１，２間に電圧が印加されたときに導通状態となり、それによって、層９
からの電子は、ダイヤモンド層を通して層１０に移動し、ホールは反対方向に移
動し、端子間に印加される電圧の方向が変更されたときに、素子が阻止状態にな
ることが、整流ダイオード１５として記号により示されている。A band diagram of the device according to FIG. 2 is shown in FIG. In this figure, the expansion of the upper limit of the valence band 11 and the expansion of the lower limit of the conduction band 12 change from left to right as S
This is shown through an n-type layer 9 made of iC, a diamond layer 3 and a p-type layer 10 made of SiC. The Fermi levels 13 indicated by dashed lines are in the SiC layer 9 determined by the donor level and in the layer 10 determined by the acceptor level. The energy gap between the valence band and the conduction band in the SiC layer is slightly larger than half of the band gap of diamond and about 3.2 eV for 5.4 eV (
Depending on the polytype). This means good alignment of the edges of the valence band 12 at the heterojunction between the diamond layer 3 and the p-type SiC layer 10, except for the small thin barrier 14 at the interface due to band bending, and the diamond layer 3 and n This results in good alignment of the conduction band 11 at the heterojunction with the type SiC layer 9. Band bending effects can be minimized by diamond doping at the interface. This bandgap structure is important for devices of the type illustrated in FIG. 4 and illustrated by the energy band diagram of FIG. The element according to FIG. 2 is rendered conductive when a negative potential is applied to terminal 1 and a positive potential is applied to terminal 2 and a voltage is applied between terminals 1 and 2, whereby the layer 9
From the diamond layer to the layer 10, the holes move in the opposite direction, and when the direction of the voltage applied across the terminals is changed, the device goes into a blocking state. As a symbol.
【００２５】 図４に示された素子は、小数電荷キャリア、すなわち電子の形態で、ｐ型Ｓｉ
Ｃ層１０内に自由電荷キャリアを生起するように適合された手段１６を有してい
る点において、図２に示された素子と異なっている。前記手段１６は、層１０内
に電子を注入することができる任意の形式の電圧源でよい。これらの電子１７が
価電子帯に存在し、それによって活性電荷キャリアであることは、図５に示され
ている。端子１から端子２に下がる低い電圧、したがって、反対方向に移動する
ためにダイヤモンド層内に注入されるホールを生成するＳｉＣ層９内に、バリア
１４を通して、かつ、その後、ダイヤモンド層を通してトンネル効果により、電
子１７のダイヤモンド層３への移動のために、「ダイオード」の逆方向に、低い
電圧を端子１，２間に印加することのみが必要である。したがって、電圧が、図
４に係る素子に「逆」方向に印加されたときには、素子は、前記手段１６が電子
の形態の自由電荷キャリアを層１０内に注入している限り導通状態であり、小数
電荷キャリアの注入が停止されたときに、阻止状態に切り替わる。このスイッチ
ングプロセスは、非常に高速である。したがって、素子は、図５に示される等価
構造１８を有し、この構造はいくつかの大電力用途において非常に有用である。The device shown in FIG. 4 uses p-type Si in the form of fractional charge carriers, ie, electrons.
It differs from the device shown in FIG. 2 in that it has means 16 adapted to generate free charge carriers in the C layer 10. Said means 16 can be any type of voltage source capable of injecting electrons into the layer 10. It is shown in FIG. 5 that these electrons 17 are in the valence band, and are thereby active charge carriers. By tunneling through the barrier 14 and then through the diamond layer into the SiC layer 9, which creates a low voltage from terminal 1 to terminal 2 and thus holes injected into the diamond layer to move in the opposite direction. For the transfer of the electrons 17 to the diamond layer 3, it is only necessary to apply a low voltage between the terminals 1, 2 in the opposite direction of the "diode". Thus, when a voltage is applied to the device according to FIG. 4 in the “reverse” direction, the device is conductive as long as the means 16 inject free charge carriers in the form of electrons into the layer 10, When the injection of fractional charge carriers is stopped, the state switches to the blocking state. This switching process is very fast. Thus, the device has an equivalent structure 18, shown in FIG. 5, which is very useful in some high power applications.
【００２６】 この発明の第４の好ましい実施形態に係る装置が、図６に非常に概略的に示さ
れており、この素子と、図２および図４に示された素子との主な相違点は、層９
，１０が２つのサブレイヤ、すなわち、ダイヤモンド層３に隣接する結晶ＳｉＣ
からなる薄い第１の層１９と、その上方に配置されるシリコンからなるより厚い
層２０とから構成されている点である。この実施形態において、ＳｉＣからなる
薄層１９は、優れた特性の界面をダイヤモンドに形成するＳｉＣの性質のために
利用され、Ｓｉからなるより厚い層は、一定成長速度かつ商業的観点から興味深
い素子を製造する条件下で、ＳｉＣよりもその厚さのＳｉ層をかなり容易に成長
させることができるので、その上面に設けられる。ＳｉＣ層１９は、ダイヤモン
ド層の表面上にＳｉ原子を自動的に堆積した結果として生ずる１個または数個の
原子の層と同じ薄さでよい。An apparatus according to a fourth preferred embodiment of the invention is shown very schematically in FIG. 6, with the main differences between this element and the elements shown in FIGS. 2 and 4. Is layer 9
, 10 have two sub-layers, ie, crystalline SiC adjacent to the diamond layer 3.
And a thicker layer 20 of silicon disposed thereabove. In this embodiment, a thin layer 19 of SiC is utilized due to the nature of SiC to form an interface with excellent properties in diamond, and a thicker layer of Si is used for devices with constant growth rates and commercial interest Since the Si layer having a thickness larger than that of SiC can be grown much more easily under the conditions for manufacturing the semiconductor device, it is provided on the upper surface thereof. The SiC layer 19 may be as thin as a layer of one or several atoms resulting from the automatic deposition of Si atoms on the surface of the diamond layer.
【００２７】 図７に示された素子は、図４に示された素子と同じ、主な層構造を有している
が、図７には、両面のコンタクト層５，６も示されている。しかしながら、この
素子は、ＳｉＣ層９，１０内に少数電荷キャリアの形態で自由電荷キャリアを生
起するために用いられる別の手段２２を有している。さらに正確には、このダイ
ヤモンド−ＳｉＣ−ヘテロ構造のダイヤモンド層３は、光学的な導体として使用
され、真性ダイヤモンド層は、該ダイヤモンド層と各ＳｉＣ層との間の界面にお
いて散乱された光子によって横方向に照射されると同時に、前記界面の近くにお
いて自由電荷キャリアを生起する。この幾何学的構造により、全ての電荷キャリ
アを前記界面近くで生起することが保証される。光子のエネルギは、ＳｉＣとダ
イヤモンドに対するバンドギャップ間の値、すなわち、約３〜５．５ｅＶに選択
される。これらの波長は、レーザおよび他の光源によって、電子−ホール対をダ
イヤモンド内に生起するのに必要な少なくとも５．５ｅＶに相当する波長を有す
る光子よりも、より簡単に生起することができるので、３ｅＶで十分であるとい
う利点がある。The device shown in FIG. 7 has the same main layer structure as the device shown in FIG. 4, but FIG. 7 also shows contact layers 5 and 6 on both surfaces. . However, this device has another means 22 used to generate free charge carriers in the form of minority charge carriers in the SiC layers 9,10. More precisely, this diamond-SiC-heterostructured diamond layer 3 is used as an optical conductor, the intrinsic diamond layer being traversed by photons scattered at the interface between the diamond layer and each SiC layer. At the same time as irradiating in the direction, it generates free charge carriers near the interface. This geometry ensures that all charge carriers occur near the interface. The photon energy is selected to be between the band gaps for SiC and diamond, ie, about 3-5.5 eV. These wavelengths can be more easily generated by lasers and other light sources than photons having a wavelength corresponding to at least 5.5 eV, which is needed to generate electron-hole pairs in diamond. There is an advantage that 3 eV is sufficient.
【００２８】 図８は、図４および図７に係るダイオードと同じ一般的機能を有する、いわゆ
るｐ−ｉ−ｎダイオードを示しているが、図９に示されるように、層１０が、伝
導帯レベルにおいて、電子の形態の少数電荷キャリアを生起するために光子８を
照射されるｐ型ドーピングされたダイヤモンド層２１によって置き換えられてい
る点で相違する。層９は、ｎ型ドーピングされたＳｉＣ層であるが、実際には、
ダイヤモンドよりも狭いバンドギャップを有するｎ型ドーピングされた任意の半
導体でよい。ｐ型ドーピングされたダイヤモンド層２１およびｎ型ドーピングさ
れたＳｉＣ層９は、ＣＶＤによって、真性ダイヤモンド基板３上に成長させられ
、または、ｐ型ダイヤモンド層が、アクセプタの真性ダイヤモンド基板へのイオ
ン注入によって構成されてもよい。FIG. 8 shows a so-called pin diode having the same general function as the diodes according to FIGS. 4 and 7, but as shown in FIG. The difference is that at the level it is replaced by a p-type doped diamond layer 21 which is irradiated with photons 8 to generate minority charge carriers in the form of electrons. Layer 9 is an n-doped SiC layer, but in practice
Any n-doped semiconductor having a band gap narrower than diamond may be used. The p-doped diamond layer 21 and the n-doped SiC layer 9 are grown on the intrinsic diamond substrate 3 by CVD, or the p-type diamond layer is implanted by ion implantation of the acceptor into the intrinsic diamond substrate. It may be configured.
【００２９】 このダイオードの一般的な機能は、図４および図５によって完全に説明された
ものと同じであるが、自由電荷キャリアを生起するための他の手段を具備してい
る。しかしながら、この実施形態に係る素子は、いくつかの重要な利点を有して
いる。このダイオードは、ドーピングされたダイヤモンド表面７を通してサンプ
ルを貫通する紫外線によって光駆動されてもよい。ＳｉＣ層による紫外光の吸収
に関連していくつかの難点が存在するが、これらは、ｐ型ドーピングされたダイ
ヤモンド層を使用することにより低減され、したがって、図７に係る実施形態に
おけるように側方から真性層を照射する必要性はなくなっている。さらに、ヘテ
ロ接合が１つだけ、すなわち、真性ダイヤモンドとｎ型ドーピング層９との間に
形成されるので、バンドベンディング効果が低減され、製造が容易である。The general function of this diode is the same as that completely described by FIGS. 4 and 5, but with other means for generating free charge carriers. However, the device according to this embodiment has several important advantages. This diode may be optically driven by ultraviolet light penetrating the sample through the doped diamond surface 7. There are some difficulties associated with the absorption of UV light by the SiC layer, but these are reduced by using a p-doped diamond layer, and therefore, as in the embodiment according to FIG. It is no longer necessary to irradiate the intrinsic layer. Furthermore, since only one heterojunction is formed, that is, between the intrinsic diamond and the n-type doping layer 9, the band bending effect is reduced and the manufacture is easy.
【００３０】 この逆バイアスされたダイオードは、光駆動されるスイッチとして使用するこ
とができる。逆バイアス下において、ダイオードは電流を阻止するが、高い強度
の紫外光が照射されたときには、真性ダイヤモンド層における電荷キャリア１７
の発生によって導通させられるようになる。ダイヤモンドとＳｉＣ層のサンドイ
ッチ構造からなるそのような素子は、短い波長が電荷キャリアをダイヤモンド内
に生成すると同時に、長い波長がＳｉＣ層内にキャリアを生起するように機能す
るので、スイッチを起動するための紫外線の形態のパワー入力を最適に使用する
ことができる。したがって、紫外スペクトルの大部分が、紫外線強度Ｉとエネル
ギＥとの関係のグラフである図１０に示されているように、電荷キャリアの発生
のために使用される。この図１０で、符号ａ，ｂは、それぞれ、ＳｉＣおよびダ
イヤモンドにおける電荷キャリアの生成の下限値、すなわち、３．２ｅＶと５．
４ｅＶである。したがって、矢印ｃで示される部分を使用することができ、矢印
ｄで示される部分において、電荷キャリアがＳｉＣの吸収問題を回避しつつ、ダ
イヤモンド層内に効率的に生成される。This reverse-biased diode can be used as an optically driven switch. Under reverse bias, the diode blocks current, but when exposed to high intensity ultraviolet light, the charge carriers 17 in the intrinsic diamond layer are reduced.
Is caused to be conducted by the occurrence of. Such a device, consisting of a sandwich of diamond and SiC layers, activates the switch because short wavelengths generate charge carriers in the diamond while long wavelengths function to generate carriers in the SiC layer. UV power input can be optimally used. Therefore, most of the UV spectrum is used for charge carrier generation, as shown in FIG. 10, which is a graph of the relationship between UV intensity I and energy E. In FIG. 10, reference symbols a and b denote the lower limit values of charge carrier generation in SiC and diamond, that is, 3.2 eV and 5.
4 eV. Thus, the portion indicated by arrow c can be used, where charge carriers are efficiently generated in the diamond layer while avoiding the SiC absorption problem.
【００３１】 図１１は、ダイヤモンド層３の同じ側面にダイヤモンド層３によって分離され
た２つの第２の層９，１０およびコンタクト５，６を配置することにより、図２
に係る素子に、微細な変更を加えたものからなる素子を示している。この実施形
態にも、もちろん、図１、図４、図８に示された自由電荷キャリアを生成するた
めの手段または上述した他の手段の任意のものを設けてもよい。FIG. 11 shows the arrangement of FIG. 2 by arranging two second layers 9, 10 and contacts 5, 6 separated by the diamond layer 3 on the same side of the diamond layer 3.
1 shows an element which is obtained by slightly changing the element according to (1). This embodiment may of course also be provided with the means for generating free charge carriers shown in FIGS. 1, 4 and 8 or any of the other means mentioned above.
【００３２】 この発明は、上述した好ましい実施形態に限定されるものではなく、当業者で
あれば、特許請求の範囲に定義された発明の基本的概念を逸脱することなく多く
の変形例や変更を加えることができることは明らかである。The present invention is not limited to the preferred embodiments described above, and those skilled in the art will appreciate that numerous modifications and alterations may be made without departing from the basic concept of the invention as defined in the appended claims. It is clear that can be added.
【００３３】 例えば、上記各図に示された異なる実施形態を組み合わせてもよく、それによ
って、例えば、図４に係る素子における少数電荷キャリアが、適当なエネルギの
光または電子衝撃の照射によって生成されてもよく、図２および図４に係る実施
形態におけるダイヤモンド層の両側の層が、図６等に係る態様を有していてもよ
い。For example, the different embodiments shown in the above figures may be combined so that, for example, minority charge carriers in the device according to FIG. 4 are generated by irradiation with light or electron bombardment of a suitable energy. Alternatively, the layers on both sides of the diamond layer in the embodiment according to FIGS. 2 and 4 may have the mode according to FIG. 6 and the like.
【図１】 この発明の第１の好ましい実施形態に係る半導体素子の概略的な
縦断面図である。FIG. 1 is a schematic longitudinal sectional view of a semiconductor device according to a first preferred embodiment of the present invention.
【図２】 この発明の第２の好ましい実施形態に係る素子の概略的な縦断面
図である。FIG. 2 is a schematic longitudinal sectional view of an element according to a second preferred embodiment of the present invention.
【図３】 図２に係る素子における価電子帯および伝導帯の範囲を示すグラ
フである。FIG. 3 is a graph showing ranges of a valence band and a conduction band in the device according to FIG. 2;
【図４】 この発明の第３の好ましい実施形態に係る素子の概略的な縦断面
図である。FIG. 4 is a schematic longitudinal sectional view of an element according to a third preferred embodiment of the present invention.
【図５】 図４に係る素子における価電子帯および伝導帯の範囲を示すグラ
フである。FIG. 5 is a graph showing ranges of a valence band and a conduction band in the device according to FIG. 4;
【図６】 この発明の第４の好ましい実施形態に係る素子の概略的な縦断面
図である。FIG. 6 is a schematic longitudinal sectional view of an element according to a fourth preferred embodiment of the present invention.
【図７】 この発明の第５の好ましい実施形態に係る素子の概略的な縦断面
図である。FIG. 7 is a schematic longitudinal sectional view of an element according to a fifth preferred embodiment of the present invention.
【図８】 この発明の第６の好ましい実施形態に係る素子の概略的な縦断面
図である。FIG. 8 is a schematic longitudinal sectional view of an element according to a sixth preferred embodiment of the present invention.
【図９】 図８に係る素子における価電子帯および伝導帯の範囲を示すグラ
フである。FIG. 9 is a graph showing ranges of a valence band and a conduction band in the device according to FIG. 8;
【図１０】 図８に係る素子において格子線による照射の強度とエネルギと
の関係を示すグラフである。10 is a graph showing the relationship between the intensity and energy of irradiation by grid lines in the device according to FIG.
【図１１】 この発明の第７の好ましい実施形態に係る素子の概略的な縦断
面図である。FIG. 11 is a schematic longitudinal sectional view of an element according to a seventh preferred embodiment of the present invention.
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，Ｇ Ｅ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，Ｚ Ａ，ＺＷ (72)発明者 イスベリ， ペーター スウェーデン国 エスイー−725 92 ヴ ェステロース， リンドスケールスヴェー ゲン 15 (72)発明者 オベリ， オーケ スウェーデン国 エスイー−754 40 ウ ップサラ， トルス ヴェーグ 20ビー Ｆターム(参考） 5F049 MA04 MB03 MB12 NA20 NB10 PA10 WA05 WA07 ──────────────────────────────────────────────────続 き Continuation of front page (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE ), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, KE, LS, MW, SD, SL, SZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR , BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS , JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZA, ZW (72) Inventor Isberg, Peter Sweden Sweden SE 725 92 Västerås, Lindscale Swagen 15 (72) Inventor Obeli, Orke Sweden SE-754 40 Uppsala, Tors Veg 20B F-term (reference) 5F049 MA04 MB03 MB12 NA20 NB10 PA10 WA05 WA07
Claims (20)
印加したときに、これらの端子（１，２）間に電流を伝導させる導通状態と、こ
れらの端子（１，２）間における電荷キャリアの移動を阻止する阻止状態との間
で切り換えるために、１以上の材料層によって２つの端子（１，２）を相互に接
続してなる素子であって、 前記材料層が、真性ダイヤモンドからなる第１の層（３）と、該第１の層（３
）に隣接配置された第２の層（４，９，１０）とを具備し、 前記電圧により、前記ダイヤモンド層を通して移動させるために、前記第２の
層に自由電荷キャリアを供給することによって前記導通状態とし、前記移動のた
めの前記自由電荷キャリアの供給を停止することによって前記阻止状態に切り換
えるための手段（８，１６）をさらに具備し、 前記ダイヤモンド層が、前記阻止状態において前記端子間に印加される電圧の
大部分を受けるように適合されていることを特徴とする素子。A conductive state in which, when a voltage is applied between the terminals (1, 2), a current is conducted between the terminals (1, 2); An element in which two terminals (1, 2) are interconnected by one or more layers of material in order to switch between a blocking state in which the movement of charge carriers between these terminals (1, 2) is blocked. Wherein the material layer comprises a first layer (3) made of intrinsic diamond, and the first layer (3
And a second layer (4,9,10) disposed adjacent to said second layer, wherein said voltage supplies free charge carriers to said second layer for movement through said diamond layer. Means (8, 16) for switching to the blocking state by stopping the supply of the free charge carriers for the movement when the diamond layer is in the blocking state. Wherein the element is adapted to receive a majority of a voltage applied to the element.
り小さい価電子帯と伝導帯との間のエネルギギャップを有する材料からなり、前
記手段（８，１６）が、第１の層（３）への注入のために前記第２の層内に自由
電荷キャリアを発生させることにより導通状態とし、その発生を終了させること
により阻止状態にそれぞれ切り換えるように適合されていることを特徴とする請
求項１記載の素子。2. The means (8, 16), wherein said second layer (4, 9, 10) is made of a material having an energy gap between a valence band and a conduction band substantially smaller than diamond. Are adapted to be rendered conductive by generating free charge carriers in the second layer for injection into the first layer (3) and to switch to a blocked state by terminating the generation, respectively. The device according to claim 1, wherein
層内に自由電荷キャリアを生起するのに十分なエネルギを有する光子線によって
前記第２の層（４）を照射するように適合されていることを特徴とする請求項１
または請求項２記載の素子。3. The means (8) for generating free charge carriers comprises irradiating said second layer (4) with photon rays having sufficient energy to generate free charge carriers in said second layer. 2. The method of claim 1, wherein the apparatus is adapted to irradiate.
Or the device according to claim 2.
起するのに十分に高いエネルギを有する電子によって前記第２の層（４）を照射
することにより自由電子キャリアを生起するように適合されていることを特徴と
する請求項２記載の素子。4. The method according to claim 1, wherein said means (8) irradiates said second layer (4) with electrons having an energy high enough to generate free charge carriers in said second layer. 3. The device of claim 2, wherein the device is adapted to generate a carrier.
する手段（１６）が、前記第２の層内に自由電荷キャリアを注入することにより
自由電子キャリアを生起するように設けられていることを特徴とする請求項２記
載の素子。5. A means (16) for generating said free electron carriers in said second layer (4, 10) generates free electron carriers by injecting free charge carriers into said second layer. 3. The device according to claim 2, wherein the device is provided so as to perform the following.
た２つの第２の層（９，１０）を有することを特徴とする請求項２から請求項５
のいずれかに記載の素子。6. The method according to claim 2, further comprising two second layers separated by said first layer of diamond.
An element according to any one of the above.
なる第１の層（３）の同じ側面に設けられていることを特徴とする請求項６記載
の素子。7. Device according to claim 6, wherein both said second layers (9, 10) are provided on the same side of said first layer (3) of diamond.
前記第２の層（９，１０）内に自由電荷キャリアを供給するように適合されてい
ることを特徴とする請求項１記載の素子。8. The device according to claim 1, wherein the means is adapted to supply free charge carriers in the second layer by doping free charge carriers. Element.
に隣接して配置されていることを特徴とする請求項１から請求項８のいずれかに
記載の素子。9. The semiconductor device according to claim 1, wherein said second layer is disposed adjacent to a first layer made of crystalline SiC. Element.
ち、Ｓｉからなる第２のサブレイヤ（２０）と、該第２のサブレイヤ（２０）と
前記第１の層（３）との間に設けられた、第２のサブレイヤ（２０）より薄いＳ
ｉＣからなる第１のサブレイヤ（１９）とを具備することを特徴とする請求項９
記載の素子。10. The second layer (9, 10) comprises two sub-layers, namely a second sub-layer (20) made of Si, the second sub-layer (20) and the first layer (20). 3) S thinner than the second sublayer (20) provided between
A first sub-layer (19) of iC.
An element as described.
導体材料からなり、第１の層に隣接する層（９，１０）を有し、 電圧が前記端子間に前方に印加されたときに、ドーピングによって半導体材料
層内に供給された負電荷および正電荷の移動によって電流を伝導するために、前
記半導体材料からなる２つの層が、相互に反対の伝導形式であるｎ型およびｐ型
にそれぞれドーピングされていることを特徴とする請求項１から請求項１０のい
ずれかに記載の素子。And a layer (9, 10) made of a semiconductor material and adjacent to the first layer between each of the terminals (1, 2) and the first layer (3). When applied forward between the terminals, the two layers of semiconductor material are connected to each other in order to conduct current by the transfer of negative and positive charges provided in the semiconductor material layer by doping. The device according to any one of claims 1 to 10, wherein the device is doped with n-type and p-type, which are opposite conduction types, respectively.
きに、前記半導体材料層のうちの少なくとも一方に、最小電荷キャリアの形態の
自由電荷キャリアを生起し、またはこの生起を停止することにより、導通状態と
阻止状態との間でスイッチングを生じさせるように適合されていることを特徴と
する請求項１１記載の素子。12. The means for producing free charge carriers in the form of minimum charge carriers on at least one of the semiconductor material layers when a voltage is applied between the terminals in the opposite direction, or 12. The device of claim 11, wherein the device is adapted to stop switching to cause switching between a conducting state and a blocking state.
らなる前記第１の層（３）に隣接していることを特徴とする請求項１１または請
求項１２記載の素子。13. Device according to claim 11, wherein the layer (9, 10) made of semiconductor material is adjacent to the first layer (3) made of crystalline SiC. .
ンドからなることを特徴とする請求項１２記載の素子。14. Device according to claim 12, wherein the second layer (21) is made of p-doped diamond.
側面上に隣接する前記半導体層（９）が、結晶ＳｉＣからなることを特徴とする
請求項１４記載の素子。15. The semiconductor layer (9) adjacent to a side of the first layer (3) opposite to the second layer (21) is made of crystalline SiC. Item 15. The element according to Item 14.
１の層内を横方向に移動しながら、前記半導体材料層への境界面において散乱さ
れ、前記界面近傍の前記半導体材料層（９，１０）の内の少なくとも一方に少数
電荷キャリアの形態の自由電荷キャリアを生成するのに十分なエネルギを有する
光子によって、第１の層を横方向に照射するように適合されていることを特徴と
する請求項１２記載の素子。16. The means (22) for generating free charge carriers is scattered at an interface to the layer of semiconductor material while moving laterally within the first layer and the semiconductor near the interface. Adapted to laterally irradiate the first layer with photons having sufficient energy to generate free charge carriers in the form of minority charge carriers in at least one of the material layers (9, 10). 13. The device according to claim 12, wherein
つのサブレイヤ、すなわち、Ｓｉからなる第２のサブレイヤ（２０）と、該第２
のサブレイヤ（２０）と前記第１の層（３）との間に配置された、前記第２のサ
ブレイヤ（２０）より薄いＳｉＣからなる第１のサブレイヤ（１９）とからなる
ことを特徴とする請求項８記載の素子。17. The method according to claim 17, wherein the layer of semiconductor material comprises at least two layers.
A second sublayer (20) made of Si,
And a first sub-layer (19) made of SiC thinner than the second sub-layer (20), disposed between the first sub-layer (20) and the first layer (3). An element according to claim 8.
層よりも実質的に大きい厚さを有することを特徴とする請求項１から請求項１７
のいずれかに記載の素子。18. The method according to claim 1, wherein the first layer of diamond has a thickness substantially greater than other layers of the device.
An element according to any one of the above.
されていることを特徴とする請求項１から請求項１８のいずれかに記載の素子。19. Device according to claim 1, adapted to switch high voltages and / or currents.
も約５ｋＶまでの電圧に耐えることができるように構成されていることを特徴と
する請求項１９記載の素子。20. The device of claim 19, wherein the diamond layer is configured to withstand a voltage of at least about 5 kV in the blocking state.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9801881A SE9801881D0 (en) | 1998-05-28 | 1998-05-28 | A switching device |
| SE9801881-5 | 1998-05-28 | ||
| PCT/SE1999/000916 WO1999062122A1 (en) | 1998-05-28 | 1999-05-28 | A switching device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002517096A true JP2002517096A (en) | 2002-06-11 |
| JP4925508B2 JP4925508B2 (en) | 2012-04-25 |
Family
ID=20411487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000551440A Expired - Fee Related JP4925508B2 (en) | 1998-05-28 | 1999-05-28 | Switching element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4925508B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455862A (en) * | 1987-08-26 | 1989-03-02 | Sumitomo Electric Industries | Heterojunction transistor and manufacture thereof |
| JPH03214780A (en) * | 1990-01-19 | 1991-09-19 | Sumitomo Electric Ind Ltd | High-frequency element |
| JPH04293273A (en) * | 1991-03-22 | 1992-10-16 | Kobe Steel Ltd | Diamond heterojunction diode |
| JPH04293272A (en) * | 1991-03-22 | 1992-10-16 | Kobe Steel Ltd | Diamond pin diode |
| JPH05275440A (en) * | 1992-03-24 | 1993-10-22 | Sumitomo Electric Ind Ltd | Semiconductor device and its manufacture |
| JPH06216404A (en) * | 1993-01-14 | 1994-08-05 | Hamamatsu Photonics Kk | Uv photodetector |
| JPH0794527A (en) * | 1993-05-14 | 1995-04-07 | Kobe Steel Ltd | Diamond heterojunction rectifying device |
-
1999
- 1999-05-28 JP JP2000551440A patent/JP4925508B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455862A (en) * | 1987-08-26 | 1989-03-02 | Sumitomo Electric Industries | Heterojunction transistor and manufacture thereof |
| JPH03214780A (en) * | 1990-01-19 | 1991-09-19 | Sumitomo Electric Ind Ltd | High-frequency element |
| JPH04293273A (en) * | 1991-03-22 | 1992-10-16 | Kobe Steel Ltd | Diamond heterojunction diode |
| JPH04293272A (en) * | 1991-03-22 | 1992-10-16 | Kobe Steel Ltd | Diamond pin diode |
| JPH05275440A (en) * | 1992-03-24 | 1993-10-22 | Sumitomo Electric Ind Ltd | Semiconductor device and its manufacture |
| JPH06216404A (en) * | 1993-01-14 | 1994-08-05 | Hamamatsu Photonics Kk | Uv photodetector |
| JPH0794527A (en) * | 1993-05-14 | 1995-04-07 | Kobe Steel Ltd | Diamond heterojunction rectifying device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4925508B2 (en) | 2012-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102369684B1 (en) | System and method for work function reduction and thermionic energy conversion | |
| US8053783B2 (en) | Switching device | |
| WO2005122258A2 (en) | Lateral power diodes | |
| JP6649183B2 (en) | Semiconductor device | |
| CN1868066A (en) | Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby | |
| KR20000010929A (en) | Schottky barrier rectifiers and methods of forming same | |
| US8829533B2 (en) | Silicon carbide semiconductor device | |
| US9941439B2 (en) | Optically assist-triggered wide bandgap thyristors having positive temperature coefficients | |
| EP0075367B1 (en) | Infra-red radiation imaging devices | |
| KR100694681B1 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| JPH0786620A (en) | Diamond semiconductor device | |
| US8592903B2 (en) | Bipolar semiconductor device and manufacturing method | |
| Miyazawa et al. | Epitaxial growth and characterization of thick multi-layer 4H-SiC for very high-voltage insulated gate bipolar transistors | |
| EP0853821B1 (en) | Semiconductor diode with suppression of auger generation processes | |
| WO2020012605A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US6204522B1 (en) | Switching device | |
| JP2002517096A (en) | Switching element | |
| JPH10200132A (en) | High speed diode | |
| Katayama et al. | An MOS field‐effect transistor fabricated on a molecular‐beam epitaxial silicon layer | |
| US20230246073A1 (en) | Wide bandgap unipolar/bipolar transistor | |
| US3642544A (en) | Method of fabricating solid-state devices | |
| US3440497A (en) | Semiconductor negative resistance electroluminescent diode | |
| Zhu et al. | A Si bistable diode utilizing interband tunneling junctions | |
| Li et al. | Physical features of the barrier-controlled blocking function of the static induction thyristor | |
| Iodko et al. | Radiative recombination in a ZnTe p—n junction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100928 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |