JP2002508631A - Method and apparatus in a subscriber line interface circuit - Google Patents
Method and apparatus in a subscriber line interface circuitInfo
- Publication number
- JP2002508631A JP2002508631A JP2000538493A JP2000538493A JP2002508631A JP 2002508631 A JP2002508631 A JP 2002508631A JP 2000538493 A JP2000538493 A JP 2000538493A JP 2000538493 A JP2000538493 A JP 2000538493A JP 2002508631 A JP2002508631 A JP 2002508631A
- Authority
- JP
- Japan
- Prior art keywords
- subscriber
- amplifier
- gain
- subscriber line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000007704 transition Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/005—Interface circuits for subscriber lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M15/00—Arrangements for metering, time-control or time indication ; Metering, charging or billing arrangements for voice wireline or wireless communications, e.g. VoIP
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Interface Circuits In Exchanges (AREA)
- Meter Arrangements (AREA)
Abstract
(57)【要約】 加入者ステーションに対し加入者ライン(2,3)を介して伝送すべきプライベート・メータリング信号を生成する増幅器(16)を備えた加入者ライン・インターフェース回路において、プライベート・メータリング信号の振幅を加入者ライン(2,3)の長さに適合させることにより、その振幅を適合させ、そして一旦加入者ステーションがオフ・フックになったときに、離散的なステップでDCライン電圧にラッチし、そして加入者ライン・インターフェース回路の状態がスタンバイ・モードに変化したときにアンラッチするようにする。 (57) Abstract: In a subscriber line interface circuit having an amplifier (16) for generating a private metering signal to be transmitted to a subscriber station via a subscriber line (2, 3). By adapting the amplitude of the metering signal to the length of the subscriber line (2,3), the amplitude is adapted and, once the subscriber station goes off-hook, the DC in discrete steps. Latch to the line voltage and unlatch when the state of the subscriber line interface circuit changes to standby mode.
Description
【0001】 (技術分野) 本発明は、一般には、加入者ライン・インターフェース回路に関し、詳細には
、加入者ラインを介して加入者ステーションに伝送するプライベート・メータリ
ング信号(private metering signal)の振幅を、この加入者ラインの長さに適 合させることに関するものである。TECHNICAL FIELD The present invention relates generally to subscriber line interface circuits and, more particularly, to the amplitude of a private metering signal transmitted over a subscriber line to a subscriber station. To the length of this subscriber line.
【0002】 (発明の背景) ある種の用途においては、中央局は、プライベート・メータリング(PRM)
パルスを加入者ステーションに送る。これらパルスは、この加入者ステーション
において登録し、そしてこれらは、通話料の尺度となる。BACKGROUND OF THE INVENTION [0002] In certain applications, the central office uses private metering (PRM).
Send the pulse to the subscriber station. The pulses register at the subscriber station, and they are a measure of the call charge.
【0003】 PRM信号は、音声周波数バンドより上の周波数のものである。一般的なPR
M周波数は、12KHzと16KHzである。PRM信号の振幅は、中央局から
、ある所与の値として指定される。この振幅は、該当する市場に依存し、そして
ヨーロッパにおいては、イギリスの0.45V R.M.Sとイタリアの2.5V R.M
.Sとの間で変る。[0003] PRM signals are of frequencies above the audio frequency band. General PR
The M frequencies are 12 KHz and 16 KHz. The amplitude of the PRM signal is specified by the central office as a given value. This amplitude depends on the relevant market and in Europe 0.45 V RMS in the UK and 2.5 V RM in Italy
Varies with .S.
【0004】 加入者ステーションにおいては、PRM検出器は、そのPRM周波数に対して
約200オームのインピーダンスを有している。 このPRM信号は、加入者ステーションに対し、中央局内の加入者ライン・イ
ンターフェース回路(SLIC)を介して送るのが通常である。[0004] At the subscriber station, the PRM detector has an impedance of about 200 ohms for its PRM frequency. This PRM signal is typically sent to the subscriber station via a subscriber line interface circuit (SLIC) in the central office.
【0005】 中央局からのPRMパルスの振幅は通常、使用されている最長の加入者ライン
に対して、適当な振幅がその加入者ステーション内のPRM検出器において得ら
れるように設定している。 加入者ラインが短い場合、このことは、加入者ステーション内のPRM振幅が
、そのPRM検出器を意図させたものよりも遙かに高くなる。この結果、PRM
検出は全く、この加入者ステーションでは生じない。[0005] The amplitude of the PRM pulse from the central office is usually set such that for the longest subscriber line in use, an appropriate amplitude is obtained at the PRM detector in that subscriber station. If the subscriber line is short, this will cause the PRM amplitude in the subscriber station to be much higher than intended for that PRM detector. As a result, PRM
No detection takes place at this subscriber station.
【0006】 US 5,452,345は、プログラマブルのメータリング信号発生器を開示しており
、この発生器により、そのメータリング信号電圧を、ある特定の加入者ラインに
対し適当なレベルにプログラムすることができる。加入者ライン上のPRMレベ
ルの検知をし、そしてSLICをオーバーロードしないようにそのレベルを制御
する。US Pat. No. 5,452,345 discloses a programmable metering signal generator that allows the metering signal voltage to be programmed to the appropriate level for a particular subscriber line. Detect the PRM level on the subscriber line and control that level so as not to overload the SLIC.
【0007】 (発明の摘要) 本発明の目的は、PRM信号の振幅を任意の加入者ライン長に対して自動的に
適合させるためのSLIC内における方法および装置を提供することである。 これは、本発明にしたがい、PRM信号レベルを離散的なステップでDCライ
ン電圧に適合させることによって、長いラインに対応する高いDCライン電圧が
高いPRM信号振幅をもたらすように、またその逆も同様にもたらすようにする
ことによって達成する。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method and apparatus in a SLIC for automatically adapting the amplitude of a PRM signal to an arbitrary subscriber line length. This is because, in accordance with the present invention, by adapting the PRM signal level to the DC line voltage in discrete steps, a high DC line voltage corresponding to a long line results in a high PRM signal amplitude, and vice versa. Achieved by bringing in.
【0008】 これにより、SLIC内に組み込んだ場合には、本発明によるSLICは、加
入者ラインの長さを知ることなくPRM信号を伝送するために使用することがで
きる。 以下、本発明について、図面を参照して詳細に説明する。1枚の図面に本発明
による実質例の構成のブロック図が示されている。Thus, when incorporated in a SLIC, the SLIC according to the invention can be used to transmit PRM signals without knowing the length of the subscriber line. Hereinafter, the present invention will be described in detail with reference to the drawings. A block diagram of a practical configuration according to the invention is shown in one drawing.
【0009】 (好ましい実施形態) 図1は、SLIC内のPRM信号注入回路を示している。このSLICの残り
の部分は、示していない。 PRM信号発生器1は、PRM信号を加入者ステーション(図示せず)に対す
るPRM信号を生成するために設けている。PRM信号は、チップ・ワイヤ2と
リング・ワイヤ3から成る加入者ライン上に、PRM信号出力端子4を介しSL
ICを通して、図1に示していない方法で注入する。FIG. 1 shows a PRM signal injection circuit in an SLIC. The rest of the SLIC is not shown. A PRM signal generator 1 is provided for generating a PRM signal for a subscriber station (not shown). The PRM signal is sent to the subscriber line consisting of the tip wire 2 and the ring wire 3 via the PRM signal output terminal 4 through the SL.
Inject through an IC in a manner not shown in FIG.
【0010】 本発明にしたがい、発生器1からのPRM信号の振幅は、加入者ライン2,3
の長さに対し適合させる。 これを達成するため、この注入回路は、DCライン電圧、すなわちSLICの
チップ・ワイヤ2と3間のDC電圧を検知するためのライン電圧検知回路5を備
えている。このライン電圧検知回路5の出力端子は、少なくとも1つの電圧比較
器の1つの入力端子に接続している。図示した実施形態においては、2つの電圧
比較器6,7がある。電圧比較器6の他方の入力は、基準電圧発生器8に接続す
る一方、電圧比較器7の他方の入力は、基準電圧発生器9に接続しており、基準
電圧発生器9は、発生器8が生成する基準電圧とは異なった基準電圧を生成する
。SLICは、活性のときには定電流源とみなすことができるため、それら基準
電圧は、加入者ライン2,3の異なった長さに対応することになり、これは、P
RM信号の異なった振幅を要求する。 図示実施形態においては、基準電圧発生器9が発生する基準電圧は、PRM信
号のより高い振幅を要求するより長い加入者ラインに対応するように、基準電圧
発生器8の基準電圧よりも高いとの前提としている。According to the invention, the amplitude of the PRM signal from generator 1 is
To the length of To achieve this, the injection circuit comprises a line voltage detection circuit 5 for detecting the DC line voltage, ie, the DC voltage between the chip wires 2 and 3 of the SLIC. The output terminal of the line voltage detection circuit 5 is connected to one input terminal of at least one voltage comparator. In the embodiment shown, there are two voltage comparators 6,7. The other input of the voltage comparator 6 is connected to the reference voltage generator 8, while the other input of the voltage comparator 7 is connected to the reference voltage generator 9, and the reference voltage generator 9 is connected to the generator 8 generates a reference voltage different from the reference voltage generated. Since the SLICs can be considered as constant current sources when active, their reference voltages will correspond to different lengths of the subscriber lines 2,3,
Requires different amplitudes of the RM signal. In the illustrated embodiment, the reference voltage generated by the reference voltage generator 9 is higher than the reference voltage of the reference voltage generator 8 so as to correspond to a longer subscriber line requiring a higher amplitude of the PRM signal. Is assumed.
【0011】 ここで、指摘しておくべきことは、もちろん、2つの電圧発生器および2つの
電圧比較器よりも多くすることができることである。 比較器6の出力端子には、検知回路5が検知したDCライン電圧が、発生器8
が生成した基準電圧よりも高い場合には、“1”が現れる。It should be pointed out here, of course, that there can be more than two voltage generators and two voltage comparators. The DC line voltage detected by the detection circuit 5 is supplied to the output terminal of the comparator 6 by the generator 8.
Is higher than the generated reference voltage, "1" appears.
【0012】 同様に、比較器7の出力端子には、検知したDCライン電圧が、発生器9が生
成した基準電圧よりも高い場合には、“1”が現れる。 比較器6の出力端子は、フリップフロップ10のデータ入力端子Dに接続して
おり、そしてこのフリップフロップは、出力Qバー(バーは反転を表す)、並び
にクロック入力端子CKおよびクリア入力端子CLRを有している。Similarly, “1” appears at the output terminal of the comparator 7 when the detected DC line voltage is higher than the reference voltage generated by the generator 9. The output terminal of the comparator 6 is connected to the data input terminal D of a flip-flop 10, and this flip-flop has an output Q bar (bar represents inversion) and a clock input terminal CK and a clear input terminal CLR. Have.
【0013】 同様に、比較器7の出力端子は、フリップフロップ11のデータ入力端子Dに
接続しており、そしてこのフリップフロップは、フリップフロップ10と同じも
のである。 フリップフロップ10,11のクリア入力端子CLRは、インバータ12の出
力端子に接続し、そしてこのインバータ12の入力端子は、モード入力端子13
に接続しており、このモード入力端子には、SLICが活性モードにあるときは
“1”が現れ、そしてSLICがスタンバイ・モードにあるときは“0”が現れ
る。Similarly, the output terminal of the comparator 7 is connected to the data input terminal D of a flip-flop 11, which is the same as the flip-flop 10. The clear input terminal CLR of the flip-flops 10, 11 is connected to the output terminal of the inverter 12, and the input terminal of the inverter 12 is connected to the mode input terminal 13
And the mode input terminal presents a "1" when the SLIC is in the active mode and a "0" when the SLIC is in the standby mode.
【0014】 フリップフロップ10,11のクロック入力端子CKは、AND回路14の出
力端子に接続している。AND回路14の1つの入力端子は、モード入力端子1
3に接続する一方、その他方の入力端子は、ループ検出器入力端子15に接続し
ている。このループ検出器入力端子15上には、加入者ステーションがオフ・フ
ックの場合には“1”が現れる一方、加入者ステーションがオン・フックされて
いるときは“0”が現れる。 AND回路14の出力端子、すなわちフリップフロップ10,11のクロック
入力端子CK上に“1”が現れると、出力Qバーは、データ入力端子D上の信号
にロックされる。The clock input terminals CK of the flip-flops 10 and 11 are connected to the output terminal of the AND circuit 14. One input terminal of the AND circuit 14 is a mode input terminal 1
3 while the other input terminal is connected to a loop detector input terminal 15. A "1" appears on the loop detector input terminal 15 when the subscriber station is off-hook, while a "0" appears when the subscriber station is on-hook. When "1" appears on the output terminal of the AND circuit 14, that is, on the clock input terminal CK of the flip-flops 10, 11, the output Q bar is locked to the signal on the data input terminal D.
【0015】 本発明によれば、PRM信号発生器1は、出力端子4に対し演算増幅器16を
介して接続して、発生器1が演算増幅器16の“+”入力端子に接続する一方で
、この演算増幅器の出力が抵抗器17を介して“−”入力端子に接続している。 本発明にしたがい、演算増幅器16の利得は、検知回路5によって検知したD
Cライン電圧に応答して増減する。According to the present invention, the PRM signal generator 1 is connected to the output terminal 4 via the operational amplifier 16, while the generator 1 is connected to the “+” input terminal of the operational amplifier 16, The output of this operational amplifier is connected via a resistor 17 to the "-" input terminal. According to the present invention, the gain of the operational amplifier 16 is determined by the D
Increases or decreases in response to the C line voltage.
【0016】 これは、抵抗器17と演算増幅器16の“−”入力端子との間の相互接続点を
、抵抗器を介して少なくとも1つの電圧制御式スイッチにそして信号グランドに
接続することにより達成する。 図示した実施形態においては、この相互接続点18は、それぞれ抵抗器21,
22を介して2つの電圧制御式スイッチ19,20に対しそして信号グランドに
接続している。This is achieved by connecting the interconnection point between the resistor 17 and the “−” input terminal of the operational amplifier 16 to at least one voltage-controlled switch via a resistor and to signal ground. I do. In the illustrated embodiment, this interconnection point 18 is connected to resistors 21,
It is connected to the two voltage-controlled switches 19, 20 via 22 and to the signal ground.
【0017】 これらスイッチ19,20は、トランジスタ・スイッチとすることができる。 スイッチ19は、フリップフロップ10,11の出力Qバー上に現れる電圧に
より制御し、一方、スイッチ20は、フリップフロップ11の出力Qバー上に現
れる電圧によって制御する。 スイッチ19,20が図示の位置、すなわちOFFにあるとき、演算増幅器1
6の利得は、短い加入者ラインあるいは低い加入者ライン電圧に対応する1に等
しい。スイッチ19,20のいずれか一方がトリガされたとき、その利得は、よ
り長い加入者ラインに対応して増加する。The switches 19 and 20 can be transistor switches. The switch 19 is controlled by the voltage appearing on the output Q bar of the flip-flops 10 and 11, while the switch 20 is controlled by the voltage appearing on the output Q bar of the flip-flop 11. When the switches 19 and 20 are in the positions shown in the drawing, that is, in the OFF state, the operational amplifier 1
A gain of 6 is equal to 1 corresponding to a short subscriber line or low subscriber line voltage. When either switch 19 or 20 is triggered, its gain increases corresponding to longer subscriber lines.
【0018】 検知したDCライン電圧が基準電圧発生器8,9が生成する基準電圧の双方よ
りも高い場合に、スイッチ19,20のいずれか一方のみが一時にトリガされる
のを確保するため、スイッチ19は、ANDゲート24を介して制御し、このA
NDゲートは、その入力の一方がフリップフロップ10の出力Qバーに直接接続
している。ANDゲート24の他方の入力は、インバータ23の出力に接続し、
そしてこのインバータは、その入力がスイッチ20を制御するフリップフロップ
11の出力Qバーに接続している。To ensure that only one of the switches 19, 20 is triggered at a time when the detected DC line voltage is higher than both of the reference voltages generated by the reference voltage generators 8, 9, The switch 19 is controlled via an AND gate 24, and this A
One of the inputs of the ND gate is directly connected to the output Q of the flip-flop 10. The other input of the AND gate 24 is connected to the output of the inverter 23,
The input of the inverter is connected to the output Q of the flip-flop 11 that controls the switch 20.
【0019】 図示実施形態においては、フリップフロップ10が、フリップフロップ11が
設定した利得ではなく、より低いPRM利得に対応して増幅器16の利得を制御
する、としている。このため、フリップフロップ10は、フリップフロップ11
が設定する利得ではなくより短い加入者ラインに対し必要な利得を設定する。 したがって、フリップフロップ10の出力がハイの場合、スイッチ19は、フ
リップフロップ11の出力がローの場合にのみトリガされる。In the illustrated embodiment, the flip-flop 10 controls the gain of the amplifier 16 according to a lower PRM gain, not the gain set by the flip-flop 11. For this reason, the flip-flop 10 is
Set the required gain for the shorter subscriber line instead of the gain set by. Thus, when the output of flip-flop 10 is high, switch 19 is triggered only when the output of flip-flop 11 is low.
【0020】 一方、フリップフロップ11の出力がハイの場合、スイッチ20は、常にトリ
ガされることになる。 例えばスイッチ19がONのとき、すなわち、“1”がフリップフロップ10
の出力Qバーに現れ“0”がフリップフロップ11の出力Qバーに現れていると
き、演算増幅器16の利得は、(R17+R21)/R21に等しくなる。 したがって、検知したDCライン電圧が基準電圧発生器8,9が生成する基準
電圧双方よりも高い場合、増幅器16は、その利得を増加させるように制御を受
けて、この実施形態では、基準電圧発生器9が生成する基準電圧に対応する値へ
PRM信号の振幅を増加させる。On the other hand, when the output of flip-flop 11 is high, switch 20 will always be triggered. For example, when the switch 19 is ON, that is, "1" is
When "0" appears on the output Q bar of the flip-flop 11, the gain of the operational amplifier 16 becomes equal to (R17 + R21) / R21. Therefore, if the detected DC line voltage is higher than both of the reference voltages generated by the reference voltage generators 8, 9, the amplifier 16 is controlled to increase its gain, and in this embodiment, the reference voltage generator The amplitude of the PRM signal is increased to a value corresponding to the reference voltage generated by the detector 9.
【0021】 2つの基準電圧より多い基準電圧を生成する場合には、この増幅器は、一般に
その利得を増加させるように制御を受けて、検知DCライン電圧より下にある基
準電圧の内の最も高いものに対応する値にPRM信号の振幅を増加させるように
する。 上記の加入者ステーションがオフ・フックであると検出したとき(すなわち、
“1”がループ検出器入力端子15上に現れているとき)、SLICが活性モー
ドにある場合(すなわち“1”がモード入力端子13上に現れている場合)に、
上記増幅器16の利得をラッチする。When generating a reference voltage greater than two reference voltages, the amplifier is typically controlled to increase its gain to provide the highest of the reference voltages below the sensed DC line voltage. Increase the amplitude of the PRM signal to a value corresponding to the one. When the above subscriber station detects that it is off-hook (ie,
When "1" appears on the loop detector input terminal 15), when the SLIC is in the active mode (i.e., when "1" appears on the mode input terminal 13),
The gain of the amplifier 16 is latched.
【0022】 上記増幅器16の利得のアンラッチ(unlatching)は、SLICのスタンバイ
・モードへの変化時、すなわち“0”がモード入力端子13に現れたときに生じ
て、全てのフリップフロップの出力を“0”にクリアし、PRM利得を1にリセ
ットする。 SLICのスタンバイ・モードへの遷移時における増幅器16のアンラッチの
理由は、加入者がオン・フックにした場合でも、このラインが活性であると考え
られる限り、すなわちSLICが活性モードにある限り、PRM信号を送ること
ができることを確保することである。例えば、加入者がコール後にオン・フック
にした後に、いわゆるアフター・パルス(after-pulses)を送るのは、一般的で
ある。The unlatching of the gain of the amplifier 16 occurs when the SLIC changes to the standby mode, that is, when “0” appears at the mode input terminal 13, and the outputs of all flip-flops are set to “ Clear to 0 "and reset the PRM gain to 1. The reason for unlatch of the amplifier 16 during the transition of the SLIC to the standby mode is that even if the subscriber goes on-hook, as long as this line is considered active, ie as long as the SLIC is in the active mode, the PRM It is to ensure that a signal can be sent. For example, it is common for subscribers to send so-called after-pulses after going on-hook after a call.
【図1】 本発明による装置の1実施形態のブロック図。FIG. 1 is a block diagram of one embodiment of an apparatus according to the present invention.
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SL,SZ,UG,ZW),E A(AM,AZ,BY,KG,KZ,MD,RU,TJ ,TM),AE,AL,AM,AT,AU,AZ,BA ,BB,BG,BR,BY,CA,CH,CN,CU, CZ,DE,DK,EE,ES,FI,GB,GD,G E,GH,GM,HR,HU,ID,IL,IN,IS ,JP,KE,KG,KP,KR,KZ,LC,LK, LR,LS,LT,LU,LV,MD,MG,MK,M N,MW,MX,NO,NZ,PL,PT,RO,RU ,SD,SE,SG,SI,SK,SL,TJ,TM, TR,TT,UA,UG,UZ,VN,YU,ZW──────────────────────────────────────────────────続 き Continuation of front page (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE ), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, KE, LS, MW, SD, SL, SZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR , BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS , JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW
Claims (4)
し加入者ラインを介して伝送するための増幅器を備えた加入者ライン・インター
フェース回路において、前記プライベート・メータリング信号の振幅を前記加入
者ラインの長さに適合させる方法が、 DCライン電圧を検知するステップと、 該検知したDCライン電圧を少なくとも1つの基準電圧と比較するステップで
あって、前記基準電圧は、前記プライベート・メータリング信号の異なった振幅
を要求する前記加入者ラインの異なった長さに対応する、前記のステップと、 前記基準電圧の内の少なくとも1つよりも高い前記検知DCライン電圧に応答
して、制御信号を生成することにより前記増幅器の利得を増加させて、これに対
応して前記プライベート・メータリング信号の前記振幅を増加させるステップと
、 前記加入者ステーションがオフ・フックされていると検知し、かつ前記加入者
ライン・インターフェース回路が活性のモードであるときに、前記増幅器の前記
利得をラッチするステップと、 前記加入者ライン・インターフェース回路のスタンバイ・モードへの変化時に
、前記増幅器の前記利得をアンラッチするステップと、 から成る方法。1. A subscriber line interface circuit having an amplifier for transmitting a private metering signal to a subscriber station over a subscriber line, wherein the amplitude of the private metering signal is determined by the subscriber. A method for adapting to the length of a line comprises: detecting a DC line voltage; and comparing the detected DC line voltage to at least one reference voltage, wherein the reference voltage comprises the private metering signal. Responsive to said sensed DC line voltage higher than at least one of said steps, corresponding to different lengths of said subscriber line requiring different amplitudes of Generating the gain of the amplifier and correspondingly increasing the gain of the private meter. Increasing the amplitude of the ring signal; latching the gain of the amplifier when the subscriber station is sensed off-hook and the subscriber line interface circuit is in an active mode. And unlatching the gain of the amplifier upon a transition of the subscriber line interface circuit to a standby mode.
前記基準電圧の内の少なくとも2つよりも高い場合、前記制御信号を生成して、
前記増幅器の前記利得を増加させることにより、前記プライベート・メータリン
グ信号の前記振幅を、前記検知DCライン電圧より下にある前記基準電圧の内の
最も高いものに対応する値へ増加させること、を特徴とする方法。2. The method of claim 1, wherein said sensed DC line voltage comprises:
Generating the control signal if higher than at least two of the reference voltages;
Increasing the amplitude of the private metering signal to a value corresponding to the highest of the reference voltages below the sensed DC line voltage by increasing the gain of the amplifier. Features method.
し加入者ライン(2,3)を介して伝送するための増幅器(16)を有する加入
者ライン・インターフェース回路において、前記プライベート・メータリング信
号の振幅を前記加入者ラインの長さに適合させる装置が、 DCライン電圧を検知する手段(5)と、 該検知したDCライン電圧を少なくとも1つの基準電圧(8,9)と比較する
手段(6,7)であって、前記基準電圧は、前記プライベート・メータリング信
号の異なった振幅を要求する前記加入者ラインの異なった長さに対応する、前記
の手段(6,7)と、 前記基準電圧の内の少なくとも1つよりも高い前記検知DCライン電圧に応答
して、制御信号を生成することにより前記増幅器(16)の利得を増加させて、
これに対応して前記プライベート・メータリング信号の前記振幅を増加させる生
成手段(10,11)と、 前記加入者ステーションがオフ・フックされていると検出し、かつ前記加入者
ライン・インターフェース回路が活性のモードであるときに、前記増幅器の前記
利得をラッチする手段(14)と、 前記加入者ライン・インターフェース回路のスタンバイ・モードへの変化時に
、前記増幅器の前記利得をアンラッチする手段(12)と、 から成る装置。3. A subscriber line interface circuit having an amplifier (16) for transmitting a private metering signal to a subscriber station via a subscriber line (2, 3). Means for adapting the amplitude of the signal to the length of the subscriber line; means (5) for detecting a DC line voltage; means for comparing the detected DC line voltage with at least one reference voltage (8, 9). (6,7) wherein said reference voltage corresponds to different lengths of said subscriber line requiring different amplitudes of said private metering signal; and In response to the sensed DC line voltage being higher than at least one of the reference voltages, the gain of the amplifier (16) is increased by generating a control signal. Increase
Generating means (10, 11) for correspondingly increasing the amplitude of the private metering signal, detecting that the subscriber station is off-hook, and wherein the subscriber line interface circuit is Means (14) for latching the gain of the amplifier when in an active mode, and means (12) for unlatching the gain of the amplifier when the subscriber line interface circuit changes to a standby mode. And a device consisting of
前記基準電圧の内の少なくとも2つよりも高い場合、前記の生成手段(10,1
1)は、前記制御信号を生成して、前記増幅器の前記利得を増加させることによ
り、前記プライベート・メータリング信号の前記振幅を、前記検知DCライン電
圧より下にある前記基準電圧の内の最も高いものに対応する値へ増加させるよう
に適合させたこと、を特徴とする装置。4. The apparatus of claim 3, wherein said sensed DC line voltage is:
If it is higher than at least two of the reference voltages, the generating means (10, 1)
1) generating the control signal to increase the gain of the amplifier so that the amplitude of the private metering signal is the most significant of the reference voltages below the sensed DC line voltage. A device adapted to increase to a value corresponding to a high one.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9800936A SE512337C2 (en) | 1998-03-20 | 1998-03-20 | Method and apparatus in a subscriber line circuit |
SE9800936-8 | 1998-03-20 | ||
PCT/SE1999/000376 WO1999049645A1 (en) | 1998-03-20 | 1999-03-11 | A method and an arrangement in a subscriber line interface circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002508631A true JP2002508631A (en) | 2002-03-19 |
Family
ID=20410628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000538493A Pending JP2002508631A (en) | 1998-03-20 | 1999-03-11 | Method and apparatus in a subscriber line interface circuit |
Country Status (9)
Country | Link |
---|---|
EP (1) | EP1068718A1 (en) |
JP (1) | JP2002508631A (en) |
KR (1) | KR20010041879A (en) |
CN (1) | CN1158839C (en) |
AU (1) | AU3062099A (en) |
CA (1) | CA2324471A1 (en) |
SE (1) | SE512337C2 (en) |
TW (1) | TW395109B (en) |
WO (1) | WO1999049645A1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES8700528A1 (en) * | 1984-05-04 | 1986-10-01 | Ates Componenti Elettron | Monolithically integratable telephone circuit for generating control signals for displaying telephone charges |
US4598173A (en) * | 1984-10-15 | 1986-07-01 | Itt Corporation | Interface circuit for a subscriber line circuit |
DE4139610C2 (en) * | 1991-11-30 | 1996-07-11 | Siemens Nixdorf Inf Syst | Method for setting signal transmission parameters of subscriber line circuits |
-
1998
- 1998-03-20 SE SE9800936A patent/SE512337C2/en not_active IP Right Cessation
- 1998-04-15 TW TW087105717A patent/TW395109B/en not_active IP Right Cessation
-
1999
- 1999-03-11 KR KR1020007010175A patent/KR20010041879A/en active IP Right Grant
- 1999-03-11 WO PCT/SE1999/000376 patent/WO1999049645A1/en active IP Right Grant
- 1999-03-11 JP JP2000538493A patent/JP2002508631A/en active Pending
- 1999-03-11 AU AU30620/99A patent/AU3062099A/en not_active Abandoned
- 1999-03-11 CN CNB998040991A patent/CN1158839C/en not_active Expired - Fee Related
- 1999-03-11 EP EP99912196A patent/EP1068718A1/en not_active Withdrawn
- 1999-03-11 CA CA002324471A patent/CA2324471A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP1068718A1 (en) | 2001-01-17 |
WO1999049645A1 (en) | 1999-09-30 |
CN1158839C (en) | 2004-07-21 |
TW395109B (en) | 2000-06-21 |
SE9800936L (en) | 1999-09-21 |
CN1293860A (en) | 2001-05-02 |
AU3062099A (en) | 1999-10-18 |
SE512337C2 (en) | 2000-02-28 |
CA2324471A1 (en) | 1999-09-30 |
KR20010041879A (en) | 2001-05-25 |
SE9800936D0 (en) | 1998-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU679582B2 (en) | Method and circuitry for controlling voice mail, call logging and call blocking functions using a modem | |
US6587560B1 (en) | Low voltage circuits powered by the phone line | |
JP2000505257A (en) | Modem loop current detection system for detecting off-hook condition of attached telephone | |
US5600715A (en) | Integrated loop current detector apparatus for a PSTN modem | |
US6724891B1 (en) | Integrated modem and line-isolation circuitry and associated method powering caller ID circuitry with power provided across an isolation barrier | |
US8787557B2 (en) | Method and apparatus for non-disruptive telecommunication loop condition determination | |
EP0102111A2 (en) | Telephone circuit | |
JP2002508631A (en) | Method and apparatus in a subscriber line interface circuit | |
US6819710B1 (en) | Integrated modem and line-isolation circuitry and associated method having intrusion detection | |
EP0600644A1 (en) | Ring-trip detection using ring voltage and current | |
JPH06197160A (en) | Terminal station for wire communication | |
US6735246B1 (en) | Integrated modem and line-isolation circuitry with data flow control and associated method | |
US5289537A (en) | On-hook transmission circuit in cable line | |
JPS6115495A (en) | Telephone subscriber circuit | |
US5768367A (en) | Method and apparatus for removing FSK in-band signaling | |
US4191859A (en) | Loop, dial pulse and ring trip detection circuit with capacitive shunt network | |
KR960011832B1 (en) | Coupling device to be connected to a dce for allowing the connection to different public switched telephoen networks | |
JP2758139B2 (en) | Circuit for automatic adjustment of signal loss in digital loop transmission system | |
KR100540247B1 (en) | echo appearance eliminator between wire phone of WLL terminal | |
EP1079591A2 (en) | Loop impedance measuring apparatus and method for subscriber loop interface circuits | |
JPS6221096Y2 (en) | ||
GB2126052A (en) | Telephone circuit | |
JPS6317389B2 (en) | ||
JPS6333953A (en) | Home telephone system | |
JPH0267896A (en) | Subscriber condition monitoring circuit |