JP2002506553A - オペレーティング・システム・コールを効率的にエミュレートする構成を提供するシステムおよび方法 - Google Patents

Abstract

(57)【要約】 プログラムを処理するためのプロセッサを含んでいるコンピュータ中で使用するためのオペレーティング・システム・コール制御サブシステムが開示される。オペレーティング・システム・コール命令タイプのプログラム・命令は、複数のタイプのオペレーティング・システム・コールのうちの１つを識別し、各タイプのオペレーティング・システム・コールは、値の所定の範囲内に入るオペレーティング・システム・コール・タイプ識別子値に関連する。オペレーティング・システムコール命令タイプ処理モジュールは、オペレーティング・システム・コール命令タイプの命令をプロセッサが処理することに応答して、（ａ）ターゲット・アドレスからのオペレーティング・システム・コール・セット識別子を保存し、（ｂ）ターゲット・アドレスのオフセット値を使用して、クロスオーバ・テーブル中のエントリのうちの１つを選択し、（ｃ）クロスオーバ・テーブル中の選択されたエントリからの命令を処理して、クロスオーバ・テーブル中の選択されたエントリのオフセットに対応する値を保存し、（ｄ）保存されたオペレーティング・システム・コール・セット識別子およびクロスオーバ・テーブル中の選択されたエントリのオフセットに対応する保存された値に関してオペレーティング・システム・コール・タイプ識別子値を生成する。

Description

【発明の詳細な説明】 オペレーティング・システム・コールを効率的にエミュ レートする構成を提供するシステムおよび方法 発明の分野 本発明は、一般にデジタル・コンピュータの分野に関し、より詳細には、ある アーキテクチャのマイクロプロセッサ用に別のアーキテクチャのマイクロプロセ ッサによって書かれたプログラムのエミュレーション中に、そのマイクロプロセ ッサによって提供されるオペレーティング・システム・コール構造の効率的なエ ミュレーションを容易にする構成に関する。 発明の背景 デジタル・コンピュータは種々様々のタイプのプログラムを処理し、各プログ ラムはコンピュータがデータの特定の要素に関して特定の動作を実行できるよう にする一連の命令を含んでいる。デジタル・コンピュータ中で使用するための様 々なタイプのプロセッサがあり、各タイプのプロセッサはあるアーキテクチャに 従って構成され、アーキテクチャは、とりわけ、そのアーキテクチャに従って構 成されたプロセッサが実行することが予想される命令のセット、様々な命令のフ ォーマット、処理されるデータのタイプおよびフォーマット、命令処理中に使用 される様々なレジスタの定義、コンピュータのメモリ中の命令にどのようにアク セスするか、そしてアーキテクチャに従って構成されたプロセッサが命令処理中 に検出される例外状態をどのように処理すべきかを記述する。 しばしば「ホスト・プロセッサ」としての別のタイプのプロセッサが「被エミ ュレート・プロセッサ」としてのあるタイプのプロセッサをエミュレートできる ようにすることが望ましい。ホスト・プロセッサは、一般に、被エミュレート・ プロセッサによって生成される出力に効果的に対応する出力を生成するために、 被エミュレート・プロセッサ用に書かれたプログラムを処理することによって被 エミュレート・プロセッサをエミュレートする。一般に、エミュレーションは、 被エミュレート・プロセッサによって実行のために生成されたプログラム（「元 の」プログラム）をホスト・プロセッサによって処理されるプログラム（「変換 された」プログラム」）に変換することによって行われる。この変換プロセスは 、例えば、元のプログラムの命令および他の要素からホスト・プロセッサのアー キテクチャに基づく命令および他の要素を生成し、それによって変換されたプロ グラムを提供するステップを含んでいる。変換は、例えば、ホスト・プロセッサ 自体、同じコンピュータ・システム中の別のプロセッサ、または別のコンピュー タ・システムによって実行され、変換プログラムの制御下で、プログラムを処理 すべきホスト・プロセッサに利用できるようにする。変換を実行する場合、元の プログラム（すなわち被エミュレート・プロセッサのアーキテクチャに基づくプ ログラム）中の各命令または命令シーケンスまたは様々な命令群がホスト・プロ セッサによる処理のために１つまたは一連のまたは一群の命令に変換される。変 換プロセスは、一般に、プロセッサが元のプログラムを処理し始めたときに元の プログラムのすべてのまたは選択された部分に対して実行されるが、元のプログ ラムの命令または命令群が処理が進行するにつれて変換されることが理解できよ う。さらに、被エミュレート・プロセッサのデータ・フォーマットがホスト・プ ロセッサによって直接使用できない場合、被エミュレート・プロセッサのフォー マットからホスト・プロセッサによって使用可能なフォーマットにデータのフォ ーマットを変換する。 一般に、プログラムは、ＵｎｉｘやＭｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TMま たは利用可能な他の多数のオペレーティング・システムのうちの１つなど、特定 のオペレーティング・システムの制御下で処理されるように構成されている。オ ペレーティング・システムは、プログラムによって処理するときに、データを取 り出すためにコンピュータのハードウェアと対話するサービス、キーボードやマ ウスなどのオペレータ入力デバイスを介してオペレータ入力を受け取るサービス 、ビデオ表示デバイス上の出力データの図形表示を制御するサービス、および他 の多数のサービスなど、いくつかの低レベル・サービスを提供するプログラムで ある。オペレーティング・システムは、プログラムによってそれに対してなされ た「コール」に応答してプログラム用のサービスを実行する。オペレーティング ・システムもプログラムであるので、ホスト・プロセッサによるプログラムのエ ミュレーション中、オペレーティング・システムもエミュレートすることも可能 である。しかしながら、通常ホスト・プロセッサとともに使用されるオペレーテ ィング・システムが、エミュレートされるプログラム用にオペレーティング・シ ステムによって提供されるサービスと同様のサービスを提供する場合、ホスト・ プロセッサのオペレーティング・システムにそれらのサービスを提供させること がより効率的である。しかしながら、ホスト・プロセッサのオペレーティング・ システムへのコールが被エミュレート・プロセッサとともに使用されるオペレー ティング・システム中と大きく異なる形でなされる場合、問題が生ずる。 発明の概要 本発明は、あるアーキテクチャのマイクロプロセッサ用に、別のアーキテクチ ャのマイクロプロセッサによって書かれたプログラムのエミュレーション中に、 そのマイクロプロセッサによって提供されるオペレーティング・システム・コー ル構造の効率的なエミュレーションを容易にする新しい改善された構成および方 法を提供する。 手短に言えば、本発明は、プログラムを処理するためのプロセッサを含んでい るコンピュータ中で使用するためのオペレーティング・システム・コール制御サ ブシステムを提供する。プログラムは、複数のタイプのオペレーティング・シス テムコールのうちの１つを識別するオペレーティング・システム・コール命令タ イプの命令を含んでおり、各タイプのオペレーティング・システム・コールは所 定の値範囲内に入るオペレーティング・システム・コール・タイプ識別子値に関 連する。オペレーティング・システム・コール制御サブシステムは、クロスオー バ・テーブル、オペレーティング・システム・コール命令タイプ・アドレス分解 モジュール、およびオペレーティング・システム・コール命令タイプ処理モジュ ールを含んでいる。クロスオーバ・テーブルは、所定の範囲の所定の小部分に対 応するいくつかのエントリを有する。クロスオーバ・テーブル中の各エントリは 、クロスオーバ・テーブルへのエントリのオフセットに対応する値をプロセッサ が保存できるようにするための命令を有する。オペレーティング・システム・コ ール命令タイプ・アドレス分解モジュールは、オペレーティング・システム・コ ール命令タイプの命令に、一組のオペレーティング・システム・コール・セット 識別子中のオペレーティング・システム・コール・セット識別子を含んでいるそ れぞれのアドレスを与える。オペレーティング・システム・コール・セット識別 子の数にクロスオーバ・テーブル・エントリの数を掛けたものは所定の範囲に対 応し、オフセット値はクロスオーバ・テーブルへのエントリに対するオフセット に対応する。オペレーティング・システム・コール命令タイプ処理モジュールは 、オペレーティング・システム・コール命令タイプの命令をプロセッサが処理す ることに応答して、（ａ）ターゲット・アドレスからのオペレーティング・シス テムコール・セット識別子を保存し、（ｂ）ターゲット・アドレスのオフセット 値を使用して、クロスオーバ・テーブル中のエントリのうちの１つを選択し、（ ｃ）クロスオーバ・テーブル中の選択されたエントリからの命令を処理して、ク ロスオーバ・テーブル中の選択されたエントリのオフセットに対応する値を保存 し、（ｄ）保存されたオペレーティング・システム・コール・セット識別子およ びクロスオーバ・テーブル中の選択されたエントリのオフセットに対応する保存 された値に関してオペレーティング・システム・コール・タイプ識別子値を生成 する。オペレーティング・システム・コール・タイプ識別子値はオペレーティン グ・システム・コール・セット識別子の特定の１つならびにクロスオーバ・テー ブルへの選択されたエントリのオフセットに関連して生成されるので、所定の範 囲内で可能な値ごとに１つのエントリが提供された場合に必要とされるエントリ の数の比較的小さい小部分を有するようにクロスオーバ・テーブルを構成するこ とができる。 図面の簡単な説明 本発明は下記の請求の範囲に詳細に記載されている。本発明の上記および他の 利点は添付の図面に関して行う以下の説明を参照すればよりよく理解できよう。 第１図は、本発明による、あるマイクロプロセッサ（ホスト・マイクロプロセ ッサと呼ぶ）を含んでおり、かつホスト・マイクロプロセッサによって別のアー キテクチャのマイクロプロセッサ（被エミュレート・マイクロプロセッサと呼ぶ ）用に書かれたプログラムのエミュレーション中に、被エミュレート・マイクロ プロセッサよって提供されるオペレーティング・システム・コール構造の効率的 なエミュレーションを容易にする構成をさらに含んでいるデジタル・コンピュー タの機能ブロック図である。 第２図は、本発明を理解するのに有用な、選択されたアーキテクチャのマイク ロプロセッサ（すなわちＩｎｔｅｌのｘ８６ファミリーのマイクロプロセッサ） によって実行されるアドレス変換動作を理解するのに有用な図である。 第３図および第４図は、オペレーティング・システム・コール構造エミュレー ション構成に関してホスト・マイクロプロセッサによって使用されるデータ構造 を示す図である。 第５図は、オペレーティング・システム・コール構造エミュレーション構成に 関してホスト・マイクロプロセッサによって実行される動作を示す図である。 例示的な実施形態の詳細な説明 第１図は本発明により構成したデジタル・コンピュータ１０の機能ブロック図 である。第１図を参照すると、コンピュータ１０はマイクロプロセッサ１１を含 んでおり、マイクロプロセッサ１１は、メモリ管理ユニット１４を介してメモリ ・サブシステム１２および全体的に参照番号１３で識別される１つまたは複数の 入出力サブシステムと通信する。メモリ・サブシステム１２は、マイクロプロセ ッサ１１によって処理すべきデータと命令（集合的に「情報」と呼ぶ）が記憶さ れるいくつかの物理的なアドレス指定可能記憶位置を含んでいる。さらに、マイ クロプロセッサ１１は、データを処理した後、処理したデータを記憶のためにメ モリ・サブシステム１２に転送する。 コンピュータ１０は、大容量記憶サブシステム、オペレータ入力および出力サ ブシステム、ネットワーク・ポートなどを含むいくつかの種々様々のタイプの入 出力サブシステム１３を含んでいる。大容量記憶サブシステムは、一般に、マイ クロプロセッサ１１によって処理される情報を長期間記憶することができる。大 容量記憶サブシステムは、情報が記憶されかつ／または情報が取り出されるディ スクまたはテープ・サブシステム、光ディスク記憶デバイスおよびＣＤ−ＲＯＭ などのデバイスを含んでいる。１つまたは複数の大容量記憶サブシステムはオペ レータによって取り外し、設置される取外し可能記憶媒体を利用することができ 、したがってオペレータはプログラムおよびデータをデジタル・コンピュータ・ システム１０中にロードし、処理されたデータをそこから得ることができる。マ イクロプロセッサ１１によって提供された制御情報の制御下で、大容量記憶サブ システム中に記憶された情報は記憶のためにメモリ・サブシステム１２に転送さ れる。情報がメモリ・サブシステム１２中に記憶された後、マイクロプロセッサ １１はそれを処理するためにメモリ・サブシステム１２から取り出す。処理され たデータが生成された後、マイクロプロセッサ１１はまた、大容量記憶サブシス テムに比較的長期間の記憶させ、処理されたデータをメモリ・サブシステム１２ から取り出すことができるようにする。 オペレータ入出力サブシステムは一般にデジタル・コンピュータ・システム１ ０へのオペレータ・インタフェースである。特に、オペレータ入力サブシステム は、例えば、キーボードおよびマウス・デバイスを含んでおり、オペレータはこ れを使用して、情報を処理のためにデジタル・コンピュータ・システム１０に対 話式に入力することができる。さらに、オペレータ入力サブシステムは、オペレ ータがデジタル・コンピュータ・システム１０を制御する機構を構成している。 オペレータ出力サブシステムはまた、ビデオ表示デバイスなどのデバイスを含ん でおり、これによりデジタル・コンピュータ・システム１０はマイクロプロセッ サ１１の制御下で処理の結果をオペレータに表示する。さらに、オペレータにハ ードコピーを提供するためにプリンタも用意されている。 ネットワーク・ポートはデジタル・コンピュータ・システム１０が通信リンク に接続し、それによってコンピュータ・システム１０をコンピュータ・ネットワ ーク中に接続できるようにする。ネットワーク・ポートはコンピュータ・システ ム１０がネットワーク中の他のコンピュータ・システムおよび他のデバイス（図 示せず）に（プログラム命令ならびに他のデータを含む）情報を送信し、そこか ら情報を受信できるようにする。例えばクライアント・サーバ・パラダイムに従 って編成された代表的なネットワークでは、ネットワーク中のいくつかのコンピ ュータ・システムがサーバとして指定され、サーバは情報を他のクライアント・ コンピュータ・システムによる処理のために記憶し、それによってクライアント ・コンピュータ・システムがその情報を通常どおり共用できるようにする。特定 のサーバによって維持される情報へのアドレスを必要とするクライアント・コン ピュータ・システムは、サーバがネットワーク上で情報をそれにダウンロードで きるようにする。データを処理した後、クライアント・コンピュータ・システム はまた処理されたデータを記憶のためにサーバに戻す。（上述のサーバおよびク ライアントを含む）コンピュータ・システムの他に、ネットワークはまた、例え ばプリンタおよびファクシミリ・デバイス、デジタル・オーディオまたはビデオ 記憶および分配デバイスなどを含んでおり、これらはネットワーク中に接続され た様々なコンピュータ・システム間で共用される。ネットワーク中のコンピュー タ・システムを相互接続する通信リンクは、通常の場合と同様に、コンピュータ ・システム間で信号を搬送するためのワイヤ、光ファイバまたは他の媒体を含む 、便利な情報搬送媒体を含んでいる。コンピュータ・システムは通信リンク上で 転送されたメッセージによって情報をネットワーク上で転送する。各メッセージ は情報、およびメッセージを受信するデバイスを識別する識別子を含んでいる。 通常の場合と同様に、入出力サブシステム１３の各々は、一般に、それぞれの 入出力サブシステム１３によって実行された動作を制御しかつその動作状態を示 すために使用される制御権、状態および他の情報を記憶するレジスタおよび他の データ記憶要素（図示せず）を含んでいる。マイクロプロセッサ１１は、レジス タまたは他のデータ記憶要素中に情報を記憶し、それによってメモリ・サブシス テム１２中に情報を記憶する方法と同様の方法でそれぞれの入出力サブシステム １３を制御する。同様に、マイクロプロセッサ１１は、それぞれの入出力サブシ ステム１３の動作状態を確認するために、メモリ・サブシステム１２中で情報を 取り出す方法と同様の方法で、入出力サブシステム１３中に含まれている情報を 取り出す。 メモリ管理ユニット１４はいくつかの動作を実行する。特に、メモリ管理ユニ ット１４は一般にキャッシュ・メモリを含んでおり、キャッシュ・メモリはメモ リ・サブシステム１２からマイクロプロセッサ１１によって要求された情報をキ ャッシュする。さらに、通常の場合と同様に、マイクロプロセッサ１１が、例え ばメモリ・サブシステム１２から情報を取り出すよう要求するか、または例えば メモリ・サブシステム１２中に記憶するために処理されたデータを提供するとき 、マイクロプロセッサ１１は仮想アドレス空間中のアドレスをメモリ管理ユニッ ト１４に提供する。マイクロプロセッサ１１によって処理される様々なアプリケ ーション・プログラムにはそれぞれの仮想アドレス空間が用意されている。仮想 アドレス空間はいくつかの「ページ」に分割され、各ページは選択された数の仮 想アドレス指定可能記憶位置を含んでおり、各仮想アドレス指定可能記憶位置は 情報を記憶する。アプリケーション・プログラムの仮想アドレス空間のページは 通常大容量記憶サブシステム上に記憶され、マイクロプロセッサ１１は、個々の ページを処理中に必要になったときにメモリ・サブシステム１２にコピーできる ようにし、処理中に変更されたページについて、マイクロプロセッサ１１はそれ らを長期間の記憶のためにメモリ記憶サブシステムにコピーさせる。 仮想アドレス空間のそれぞれのページはメモリ・サブシステム１２中の物理位 置にコンパクトに記憶される。物理位置は物理アドレスによって識別される。マ イクロプロセッサ１１からの要求に応答して、特定の仮想アドレス空間位置に関 してアクセス動作（すなわち特定の物理位置からの情報の取出しまたはそこへの 情報の記憶）を実行する場合、メモリ管理ユニット１４はメモリ・サブシステム １２に対してアクセス動作を実行する場合に使用する物理アドレスを得るために 仮想アドレスの変換を実行する。さらに、メモリ管理ユニット１４は、そのペー ジがメモリ・サブシステム１２中にあるか否か、アプリケーション・プログラム がそのページにアクセスする（すなわちそのページからデータを読み取るかまた はそこにデータを書き込む）許可を有する否か、要求されたページが仮想アドレ ス空間中で有効なページであるか否かなどを検査する動作を含めて、複数の検査 動作を実行する。メモリ管理ユニット１４が検査動作において否定決定を行った 場合、すなわち、例えば、そのページがメモリ・サブシステム１２中にないと判 定した場合、アプリケーション・プログラムが適切なアクセス許可を有しないと 判定した場合、または仮想アドレス空間ページの要求されたページがアプリケー ション・プログラムの仮想アドレス空間中で有効なページでないと判定した場合 、メモリ管理ユニット１４はアクセス障害指示を生成し、それをマイクロプロセ ッサ１１が受け取り、選択ステップされた障害処理動作を実行する場合に使用す る。 一実施形態では、システム１０中で有用なマイクロプロセッサ１１は、ＳＰＡ ＲＣ Ｉｎｔｅｒｎａｔｉｏｎａｌ社［Ｄａｖｉｄ Ｌ．Ｗｅａｖｅｒ ａｎｄ Ｔｏｍ Ｇｅｒｍｏｎｄ（ｅｄｓ）］、Ｔｈｅ ＳＰＡＲＣ Ａｒｃｈｉｔｅ ｃｔｕｒｅ Ｍａｎｕａｌ Ｖｅｒｓｉｏｎ９ （Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ、 １９９４）（以下「ＳＰＡＲＣアーキテクチャ・マニュアル・バージョン９」と 呼ぶ）に記載されているＳＰＡＲＣバージョン９アーキテクチャに従って構成さ れたマイクロプロセッサを含んでいる。マイクロプロセッサ１１は一般にレジス タ・セット２０、１つまたは複数の機能ユニット２１、バス・インタフェース２ ２、制御回路２３を含めて、いくつかの要素を含んでいる。制御回路２３は、プ ログラムによって提供される命令の制御下でマイクロプロセッサ１１によって実 行される処理動作を制御する。一般に、制御回路２３の制御下で、バス・インタ フェース２２は、メモリ管理ユニット１４と協働して、メモリ・サブシステム１ ２または処理のために特定の入出力サブシステム１３によって維持されるデータ 記憶要素から命令およびデータを取り出し、取り出されたデータをレジスタ・セ ット２０中のレジスタ中にロードする。同じく制御回路２３の制御下で、機能ユ ニット２１は、制御回路２３によってレジスタ・セット２０からそれに転送でき るようになるデータに関して論理、整数および浮動小数点演算、および他の処理 動作を実行して、記憶のためにレジスタ・セット２０に転送される処理されたデ ータを生成する。制御回路２３はまた、バス・インタフェース２２が、同じくメ モリ管理ユニット１４と協働して、処理されたデータをレジスタ・セット２０か らメモリ・サブシステム１２または記憶のために特定の入出力サブシステム１３ によって維持されるデータ記憶要素に転送できるようにする。 本発明は、ホスト・マイクロプロセッサとしてのホスト・マイクロプロセッサ １１を制御するために使用されるオペレーティング・システムが、ホスト・マイ クロプロセッサ１１によるプログラムのエミュレーション中に、被エミュレート ・プロセッサとしての別のアーキテクチャのマイクロプロセッサ、一実施形態で は（現在Ｉｎｔｅｌの８０８６、８０８８、８０２８６、８０３８６、８０４８ ６および「Ｐｅｎｔｉｕｍ」ラインのマイクロプロセッサを含んでいる）Ｉｎｔ ｅｌ社のｘ８６ファミリーのマイクロプロセッサを含んでいるマイクロプロセッ サによって処理されるように書かれたプログラムにオペレーティング・システム ・サービスを効率的に提供できるようにする構成を提供する。この構成は、プロ グラムがｘ８６マイクロプロセッサ・ファミリーによって処理されている場合に 一般に使用される、Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TMオペレーティング・ システムなど、オペレーティング・システムをエミュレートする必要なしにその ようなオペレーティング・システム・サービスな効率的な提供を容易にする。一 実施形態では、ホスト・マイクロプロセッサ１１は上述のＳＰＡＲＣアーキテク チャ・マニュアル・バージョン９に従って構成されたマイクロプロセッサを含ん でおり、ホスト・マイクロプロセッサ１１とともに使用されるオペレーティング ・システムは「ホスト・オペレーティング・システム」とコールばれ、一般に、 ３２ビット・オペレーティング・システム・コール構造である３対２Ｕｎｉｘオ ペレーティング・システムである。一方、Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TM オペレーティング・システム、特にＭｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TMＶ ｅｒｓｉｏｎ３．１および以前のオペレーティング・システムは、ｘ８６マイク ロプロセッサ・ファミリー中のマイクロプロセッサによって処理されているとき に被エミュレート・プログラムとともに使用され、一般に１６ビット・オペレー ティング・システムであり、１６ビット・コール構造である。 本発明は、より具体的には、Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TMオペレー ティング・システム中で使用される１６ビット・オペレーティング・システム・ コール構造をホスト・マイクロプロセッサ１１が効率的にエミュレートすること ができる構成を提供する。Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TM１６ビット・ コール構造では、コンピュータのビデオ表示デバイス上にプログラム用のウィン ドウを提供するコールなど、各タイプのオペレーティング・システム・コールは 、１６ビット・オペレーティング・システム・コール・インデックス値の所定の 符号化によって識別される。これにより６４ｋ（ｋ＝１０２４）ものタイプのオ ペレーティング・システム・コールとすることができる。各タイプのオペレーテ ィング・システム・コールは、そのオペレーティング・システム・コールを処理 するルーチンへの入口点に関連する。Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TMオ ペレーティング・システムは６４ｋものタイプのオペレーティング・システムコ ールを用意する必要はなく、したがって実際に６４ｋの入口点を考慮する必要な ないが、エミュレーションを容易にするために、ホスト・マイクロプロセッサ１ １およびそのホスト・オペレーティング・システムは、１６ビット・オペレーテ ィング・システム・コール・インデックス値の可能な６４ｋの符号化ごとにオペ レーティング・システム・コールの可能性を考慮することが好ましい。 一般に、ｘ８６マイクロプロセッサ・ファミリー中のマイクロプロセッサとと もにＭｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TMオペレーティング・システムに対し てプログラムによって使用されるコールは「ファーコール（far call）」の形を している。先に進む前に、プログラムがｘ８６マイクロプロセッサ・ファミリー 中のマイクロプロセッサに関して記憶位置をどのようにしてアドレス指定するの かについて概説することが有用であろう。一般に、ｘ８６マイクロプロセッサ・ ファミリー中のマイクロプロセッサは、複数のセグメントを含んでいるセグメン ト化されたアドレス空間をプログラムに与える。プログラムは、ｘ８６マイクロ プロセッサを含んでいるコンピュータ中の記憶位置にアクセスするために、セグ メント化されたアドレス空間中の仮想アドレスを備えている。ｘ８６マイクロプ ロセッサは、セグメント化されたアドレス空間中のアドレスを受け取った後、線 形かまたはセグメント化されていない仮想アドレス空間中の仮想アドレスを生成 し、これは次いでアクセスすべき特定の記憶位置を識別する物理アドレスに変換 される。 第２図はこれらのアドレス変換動作を実行する装置の機能ブロック図を示す。 第２図を参照すると、ｘ８６マイクロプロセッサ・ファミリーのマイクロプロセ ッサによって与えられるセグメント化された仮想アドレス空間は、１つまたは複 数のコード、データ、スタックおよび余分のセグメントを含めて、いくつかのセ グメントから形成される。セグメント化された仮想アドレス空間は、実際にはい くつかのコード、データ、スタックおよび余分のセグメントから構成されるが、 ただ１つのコード・セグメント、１つのデータ・セグメント、および１つのスタ ック・セグメントが任意の時点で使用されることもある。ただし、複数の余分の セグメントが任意の時点で使用されることもある。コード・セグメント、データ ・セグメントおよびスタック・セグメントの各々はセグメント・レジスタ・セッ ト３０中の１つのセグメント・レジスタ３０（ｍ）に関連する。所定の数（一実 施形態では３つ）のセグメント・レジスタ３０（ｍ）が余分のセグメント用にセ グメント・レジスタ・セット３０中に用意され、その所定の数の余分のセグメン トを任意の時点で使用することが可能である。一般に、コード・セグメントはプ ログラム命令コードを記憶するために使用され、データ・セグメントは一般にプ ログラムによって使用されるスタックを記憶するために使用される。アプリケー ション・プログラムはアレイまたは一時データ構造を記憶するなど、様々な目的 で余分のセグメントを使用する。各セグメント・レジスタ３０（ｍ）は特定のセ グメント用の記述子ポインタを含んでおり、したがってセグメント・レジスタ３ ０（０）はコード・セグメント用の記述子ポインタを含んでおり、セグメント・ レジスタ３０（１）はデータ・セグメント用の記述子ポインタを含んでおり、セ グメント・レジスタ３０（２）はスタック・セグメント用の記述子ポインタを含 んでおり、セグメント・レジスタ３０（３）から３０（Ｍ）は他のセグメント用 の記述子ポインタを含んでいる。 各セグメント・レジスタ３０（ｍ）は、セグメント記述子テーブル３１中の（ 一般に参照番号３１（ｎ）によって識別される）複数のセグメント記述子３１（ ０）から３１（ｎ）のうちの１つを識別する記述子ポインタを含んでいる。各セ グメント記述子は、プログラム用に与えられたセグメント化された仮想アドレス 空間中のセグメントのうちの１つに関連し、それを識別する。セグメント記述子 テーブル３１中の各セグメント記述子３１（ｎ）は、一般に、アクセス権フィー ルド３２（ｄ）、セグメント長フィールド３３（ｄ）、およびセグメント・ベー ス・アドレス・フィールド３４（ｄ）を含む３つのフィールドを含んでいる。ア クセス権フィールド３２（ｄ）はアクセス権情報を含んでおり、その用途につい ては以下で説明する。セグメント・ベース・アドレス・フィールド３４（ｄ）は セグメント・ベース仮想アドレスを含んでおり、セグメント長フィールド３３（ ｄ）はセグメント長値を含んでおり、どちらもセグメント化された仮想アドレス 空間中の特定のセグメントを定義するのに役立つ。セグメント記述子テーブル３ １中のセグメント記述子３１（ｎ）はオペレーティング・システムによって維持 されることが好ましく、セグメント・レジスタ３０（ｍ）の各々中に維持される 特定の記述子ポインタ値もオペレーティング・システムによって制御されること が好ましい。 プログラムは、メモリ・アクセス動作を開始したとき、セグメント化された仮 想アドレス空間中の、第２図に示される構造を有するセグメント化された仮想ア ドレスを提供する。第２図に示される機能要素は、セグメント化された仮想アド レスをまず線形仮想アドレスに変換し、その線形仮想アドレスから、アクセスす べき特定の物理記憶位置を識別する物理アドレスに変換する。第２図に示すよう に、（アドレス・レジスタ３５中に例示的に示される）セグメント化された仮想 アドレス空間中のアドレスはセグメント記述子フィールド３６およびオフセット ・フィールド３７を含んでいる。セグメント記述子フィールド３６は記憶位置が アクセスされるセグメントの特定の１つを識別し、オフセット・フィールド３７ はセグメント中へのオフセット値を含んでいる。より具体的には、フィールド３ ６中のセグメント記述子は（矢印４０で表される）特定のセグメント・レジスタ ３０（ｍ）を選択するために使用され、その内容は、セグメント化された仮想ア ドレスを生成する場合に使用すべき（矢印４１で表される）特定のセグメント記 述子３１（ｎ）を選択するために使用される。選択された記述子３１（ｎ）のセ グメント・ベース・アドレス・フィールド３４（ｄ）からのベース・アドレスは 加算器４２に結合され、セグメント長フィールド３３（ｄ）からのセグメント長 値は比較器４３の１つの入力に結合される。 アドレスのオフセット・フィールド３７は、メモリ・アクセス動作中に使用す べきセグメント中へのセグメントのベースからのオフセットを含んでおり、した がってそれ（オフセット・フィールド３７）は、セグメント・ベース・アドレス ・フィールド３４（ｄ）からのセグメント・ベース・アドレス値とともに、加算 器４２のそれぞれの入力に結合される。加算器４２は、オフセットとセグメント ・ベース・アドレス値との合計に対応する値を生成する。その値は、レジスタ３ ５中のアドレスによって表される線形仮想アドレス空間中の位置を識別する線形 仮想アドレスＬＩＮ＿ＶＩＲＴ＿ＡＤＲＳに対応する。その場合、線形仮想アド レスは、線形仮想アドレスを物理アドレスに従来の形で変換する仮想アドレス変 換機構４４に結合される。 レジスタ３５中のセグメント化された仮想アドレスが、セグメント記述子３１ （ｎ）のフィールド３３（ｄ）中のセグメント長値によって定義されたセグメン トの末尾の先にあるアドレスを表さないことを検証するために、それ（フィール ド３３（ｄ）からのセグメント長値）およびオフセット・フィールド３７は比較 器４３のそれぞれ入力に結合される。比較器４３はオフセット・フィールド３７ からのオフセット値をセグメント長フィールド３３（ｄ）からのセグメント長値 と比較する。オフセット・フィールド３７からのオフセット値がセグメント長フ ィールド３３（ｄ）からのセグメント長値に等しいかまたはそれよりも小さいと 比較器４３が判定した場合、アドレス・レジスタ３５中のセグメント化された仮 想アドレスは、選択されたセグメント記述子３１（ｎ）によって定義されたセグ メント内にあるセグメント化された仮想アドレス空間中の位置を表す。一方、オ フセット・フィールド３７からのオフセット値がセグメント長フィールド３３（ ｄ）からのセグメント長値よりも大きいと比較器４３が判定した場合、アドレス ・レジスタ３５中のセグメント化された仮想アドレスは、選択された記述子３１ （ｎ）によって定義されたセグメントの末尾の先にある位置を表す。その場合、 比較器４３はＳＥＧ ＬＥＮ ＶＩＯＬセグメント長違反指示を生成する。ＳＥ Ｇ ＬＥＮ ＶＩＯＬセグメント長違反指示は、例えば、セグメント長違反例外 および処理のためのオペレーティング・システムへのトラップを生じる。 上述のように、各セグメント記述子３１（ｎ）はまたアクセス権フィールド３ ２（ｄ）を含んでいる。アクセス権フィールド３２（ｄ）は一般にメモリ・アク セスを制御する場合に有用なアクセス権情報を含んでいる。アプリケーション・ プログラムによって開始されたアクセス動作がアクセス権フィールド３２（ｄ） によって指示されたアクセス権内になる場合、アクセス動作は進行することがで きる。一方、アクセス動作がアクセス権フィールド３２（ｄ）によって指示され たアクセス権内にない場合、アクセス動作は進行することができず、その結果、 アクセス権違反例外および処理のためのオペレーティング・システムへのトラッ プが生ずる。ｘ８６アーキテクチャでは、アクセス権は、特定のセグメントがア プリケーション・プログラムかまたはオペレーティング・システムのみによって アクセスできるかどうか、またアプリケーション・プログラムが特定のセグメン ト値の記憶位置に情報を記憶できるか否かを制御するために使用され、それによ って特定のアプリケーション・プログラムによるファイルまたはファイルのフィ ールドへの読取り専用アクセスが容易になる。さらに、アクセス権は、特定のセ グメントが「実行のみ」であることを示すために使用できる。「実行のみ」とは 、そのようなセグメントが、アプリケーション・プログラムによってのみ取出し および実行が可能になるプログラム・コードを含んでいることを示す。 上記のように、Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TM中のオペレーティング ・システム・コールは「ファーコール」の形をしている。ｘ８６アーキテクチャ は２つのタイプのコール、すなわちニアコール（near call）およびファーコー ルを考慮する。各タイプのコールは、コールを示すプログラム命令を含んでいる コード・セグメント中の現在位置から同じセグメントまたは異なるセグメント中 の別の位置へ効果的にジャンプする、プログラムの命令ストリーム中のジャンプ または不連続性を効果的に生じる。ニアコールの場合、ジャンプは、ニアコール を開始するプログラム命令を含んでいるコード・セグメントと同じコード・セグ メント内のターゲット位置へのジャンプである。ニアコールの場合、アドレス・ レジスタ３５のオフセット・フィールド３７中のオフセット値のみを変更する必 要がある。反対に、ファーコールは別のセグメント中のターゲット位置へのジャ ンプである。この場合、線形仮想アドレスを構成する場合に使用されるセグメン ト記述子３１（ｎ）を変更する必要があり、したがってこの例ではコード・セグ メントに関連するセグメント・レジスタ３０（ｍ）中に記憶された記述子ポイン タも、新しいセグメント記述子３１（ｎ）を指示するように変更する必要がある 。さらに、フィールド３７中のオフセット値も、新しいセグメント記述子３１（ ｎ）によって指示されたセグメント中のターゲット位置のオフセットを与えるよ うに必要に応じて変更される。ニアコールならびにファーコールの後、プログラ ムの実行はそれぞれのコード・セグメント中のターゲット位置から始まる命令を 継続する。Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TM中のオペレーティング・シス テムに対してｘ８６マイクロプロセッサ・ファミリーによって処理されるプロセ ッサによって使用されるコールがファーコールの形をしている場合、オペレーテ ィング・システム・コールに応答して、コード・セグメントに関連するセグメン ト・レジスタ３０（ｍ）には、セグメント記述子テーブル３１中の特定のセグメ ント記述子３１（ｎ）への記述子ポインタがロードされ、アドレス・レジスタ３ ５のオフセット・フィールド３７中にオフセット値がロードされる。 上記のように、本発明は、ｘ８６マイクロプロセッサ・ファミリーのマイクロ プロセッサによる実行のために書かれた被エミュレート・プログラムにオペレー ティング・システム・サービスを提供するために、ホスト・マイクロプロセッサ １１が、そのホスト・オペレーティング・システムを使用して、Ｍｉｃｒｏｓｏ ｆｔ Ｗｉｎｄｏｗｓ^TMオペレーティング・システム中で使用される１６ビット ・オペレーティング・システム・コール構造を効率的にエミュレートすることが できる構成を提供する。そのようなプログラムをエミュレートする場合、ホスト ・マイクロプロセッサ１１はまた、第２図に関して上述したセグメント化された 仮想アドレス変換構成をエミュレートして、被エミュレート・プログラムによっ て与えられるアドレスをアクセス動作中に使用するために少なくとも線形仮想ア ドレスに変換することに予備的に留意されたい。そのような変換動作を効率的に 実行する構成が、本発明の譲受人に譲渡され、参照により本発明の一部となる、 Ｐａｕｌ Ｈ．Ｈｏｈｅｎｓｅｅ他の名で１９９６年２月２８日に出願された「 Ｓｙｓｔｅｍ Ａｎｄ Ｍｅｔｈｏｄ Ｆｏｒ Ｅｍｕｌａｔｉｎｇ Ａ Ｓｅ ｇｍｅｎｔｅｄ Ｖｉｒｔｕａｌ Ａｄｄｒｅｓｓ Ｓｐａｃｅ Ｂｙ Ａ Ｍ ｉｃｒｏｐｒｏｃｅｓｓｏｒ Ｔｈａｔ Ｐｒｏｖｉｄｅｓ Ａ Ｎｏｎ−Ｓｅ ｇｍｅｎｔｅｄ Ｖｉｒｔｕａｌ Ａｄｄｒｅｓｓ Ｓｐａｃｅ」と称する米国 特許出願第０８／６０８５７１に記載されている。 本発明によれば、被エミュレート・プログラムからのオペレーティング・シス テムコールに応答して、オペレーティング・システム・コールを処理するために 使用される、ホスト・マイクロプロセッサ１１を制御するオペレーティング・シ ステムのルーチンにホスト・マイクロプロセッサ１１が制御権を効率的に移すこ とができるようにするクロスオーバ・テーブル２５（第１図）が用意されている 。クロスオーバ・テーブル２５は、全体的に参照番号２５（ｃ）（第３図）で識 別される複数のエントリを含んでおり、これらのエントリは、被エミュレート・ プログラムからのオペレーティング・システム・コールを処理する場合に、ホス ト・オペレーティング・システムによって使用されるオペレーティング・システ ム・エントリ・ポイント情報を与える。６４ｋのエントリが必要となるＮ＝６４ ｋのオペレーティング・システム・エントリ・ポイントの各々ごとに１つのエン トリ２５（ｃ）を与える代わりに、クロスオーバ・テーブル２５は（全体的に参 照番号２５（ｃ）で識別される）４０９６個のエントリ２５（０）〜２５（４０ ９５）を含んでいる。各エントリ２５（ｃ）は２つの要素、すなわち「ｐｕｓｈ （ｃ）」命令および「ｊｍｐＡＰＩＤｉｓｐａｔｃｈ」命令を含んでおり、また エントリ２５（ｃ）中の少なくとも所定の数のバイトを与えるパディング（padd ing）を含んでいる。一実施形態では、ホスト・マイクロプロセッサ１１による メモリ・サブシステム１２からのエントリ２５（ｃ）の効率的な取り出しを可能 にするために、エントリ２５（ｃ）はホスト・マイクロプロセッサ１１によって 与えられたアドレス空間中の１６バイトの境界上に整列し、各エントリ２５（ｃ ）の長さは１６バイトであり、したがって各エントリ２５（ｃ）の長さが１６バ イトになるようにパディングが与えられる。「ｐｕｓｈ（ｃ）」命令は、ホスト ・マイクロプロセッサ１１が被エミュレート・プログラムの処理のためにホスト ・マイクロプロセッサ１１によって現在使用されているスタック上で値「ｃ」を プッシュできるようにする。「ｊｍｐＡＰＩＤｉｓｐａｔｃｈ」命令は、ホスト ・マイクロプロセッサ１１がスタックの変更およびオペレーティング・システム コールを処理するためのホスト・オペレーティング・システムの適切なルーチン の呼び出しを含めて、ホスト・マイクロプロセッサ１１が複数の動作を実行でき るようにするルーチン「ＡＰＩＤｉｓｐａｔｃｈ」にホスト・マイクロプロセッ サ１１がジャンプできるようにする。 ＡＰＩＤｉｓｐａｔｃｈルーチンは、前にスタック上にプッシュされた値「ｃ 」を他の情報とともに使用して、特定のオペレーティング・システム・コール・ インデックス値を識別し、それによって被エミュレート・プログラムによってな された特定のタイプのオペレーティング・システム・コールを識別する。これに より、オペレーティング・システム・コールを処理する場合に使用すべきオペレ ーティング・システム・ルーチンのうちの特定のルーチンをホスト・オペレーテ ィング・システムが決定できるようになる。上記のように、６４ｋもの可能なエ ントリ・ポイントがあり、一方、クロスオーバ・テーブル２５のエントリ２５（ ｃ）中の「ｐｕｓｈ（ｃ）」命令に応答してスタック上にプッシュされる「ｃ」 の可能な値は４０９６個しかない。しかしながら、また上記のように、オペレー ティング・システム・コールがファーコールであるので、コード・セグメントの セグメント・レジスタ３０（ｍ）中のコード・セグメントの記述子ポインタの値 も変更される。オペレーティング・システム・コールに応答してコード・セグメ ントのセグメント・レジスタ３０（ｍ）中にロードされるコード・セグメント記 述子ポインタの値は、オペレーティング・システム・ルーチンがオペレーティン グ・システム・コールを処理するのに適した６４ｋのエントリ・ポイントのうち のエントリ・ポイントを識別するために十分な追加の情報を与えるように選択さ れる。したがって、ホスト・マイクロプロセッサ１１は、ＡＰＩＤｉｓｐａｔｃ ｈルーチンの実行中、コード・セグメント・ポインタの値および「ｐｕｓｈプッ シュ（ｃ）」命令に応答してスタック上にプッシュされた値を使用する。 さらに本発明によれば、Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TMオペレーティ ング・システムによって与えられる１６ビット・オペレーティング・システムコ ール構造中の６４ｋのオペレーティング・システム・コールエントリ・ポイント の各々は、第４図に関して説明するように構成される特定のファーコール・ター ゲット・アドレスに関連する。一実施形態では、各エントリ・ポイント用に与え られるターゲット・アドレスは、第４図に示されるＡＰＩコール・ターゲット・ アドレス・テーブル２６中に与えられる。第４図を参照すると、ＡＰＩコール・ ターゲット・アドレス・テーブル２６は（全体的に参照番号２６（ｎ）で識別さ れる）複数のエントリ２６（０）〜２６（Ｎ−１）を含んでいる。「Ｎ」はオペ レーティング・システム・コール用の可能なエントリ・ポイントの数を表し、「 ｎ」の各値はオペレーティング・システム・コール・インデックス値の１つに対 応する。本発明の一実施形態では６４ｋの可能なエントリ・ポイントがあるので 、テーブル２６中には６４ｋのエントリがある。被エミュレート・プログラムは 、一般に「ダイナミッック・リンキング」、「バインディング」、「アドレス分 解」または「フィックスアップ」（それらを集合的に「フィックスアップ」と呼 ぶ）と呼ばれるプロセス中にホスト・マイクロプロセッサ１１によってロードさ れるので、ホスト・マイクロプロセッサ１１は、被エミュレート・プログラム用 の実行可能なプログラム・コード中にオペレーティング・システムごとに特定の タイプのオペレーティング・システム・コールに適したターゲット・アドレス・ テーブル２６からのターゲット・アドレスを与える。したがって、被エミュレー ト・プログラムの特定の命令が、プログラムがロードされるフィックスアップ・ プロセス中に特定のオペレーティング・システム・コール・インデックス値「ｘ 」に関連するタイプのオペレーティング・システム・コールである場合、ホスト ・マイクロプロセッサ１１はその命令にＡＰＩコール・ターゲット・アドレス・ テーブル２６のエントリ２６（ｘ）からのターゲット・アドレスを与える。 ＡＰＩコール・ターゲット・アドレス・テーブル２６中の各エントリ２６（ｎ ）は３２ビットを含んでいる。オペレーティング・システム・コールがエントリ ２６（ｎ）からのターゲット・アドレスを使用してなされる場合、コード・セグ メント用のセグメント・レジスタ３０（ｍ）の記述子ポインタとして高次の１６ ビットが使用され、アドレス・レジスタ３５（第２図）のオフセット・フィール ド３７用のオフセット値としてエントリ２６（ｎ）の低次の１６ビットが使用さ れる。上記のように、ホスト・マイクロプロセッサ１１は、オペレーティング・ システム・コールに適したエントリ・ポイントの識別にコード・セグメントのセ グメント・レジスタ３０（ｍ）中のコード・セグメントの記述子ポインタの値を 利用し、セグメント記述子テーブル３１中の１６個の連続するセグメント記述子 ３１（ｎ）がこの目的に割り振られ、記述子ポインタ用の１６個の連続する値に 関連し、ベース値「ＢＡＳＩＳ」によって指示されるセグメント記述子３１（Ｂ ＡＳＩＳ）から始まり、値「ＢＡＳＩＳ＋（ＤＥＳＣ＿ＬＥＮ＊１５」によって 指示されるセグメント記述子３１（ＢＡＳＩＳ＋１５）まである。「ＤＥＳＣ＿ ＬＥＮ」は各セグメント記述子の長さであり、「＊」は乗算動作を示す。そのよ うに割り振られた１６個のセグメント記述子３１（ｎ）はすべて、クロスオーバ ・テーブル２５の第１のエントリ２５（０）を指示するそれらのフィールド３４ （ｄ）中にセグメント・ベース・アドレスを有する。 ＡＰＩコール・ターゲット・アドレス・テーブル２６の各エントリ２６（ｎ） 中のターゲット・アドレスは次のように構成される。各エントリ２６（ｎ）の高 次の１６ビットは、８バイトのセグメント記述子３１（ｎ）用の値「ＢＡＳＩＳ （８＊（ｎ ｄｉｖ ４０９６）」を有するように形成される。「＊」は乗算動 作を示し、「ｄｉｖ」は除算動作を示す。「ａ ｄｉｖ ｂ」の結果は「ａ」を 「ｂ」で割った商の整数部分である。したがって、 （ａ）「第１のオペレーティング・システム・コール・タイプ・セット」とし て識別され、０から４０９５までの「ｎ」に関連する最初の４０９６個のタイプ のオペレーティング・システム・コールの場合、０と４０９５（両端の値を含む ）の間のｎに対して「ｎ ｄｉｖ ４０９６」＝０が成り立つので、ターゲット ・アドレス・エントリ２６（０）〜２６（４０９５）の高次の１６ビットは値「 ＢＡＳＩＳ」を含むことになり、したがってそれによって与えられる記述子ポイ ンタは値「ＢＡＳＩＳ」によって指示されるセグメント記述子３１（ＢＡＳＩＳ ）を指示することになる。 （ｂ）「第２のオペレーティング・システム・コール・タイプ・セット」とし て識別され、４０９６から８１９１までの「ｎ」に関連する次の４０９６個のタ イプのオペレーティング・システム・コールの場合、４０９６と８１９１（両端 の値を含む）の間のｎに対して「ｎ ｄｉｖ ４０９６」＝１が成り立つので、 ターゲット・アドレス・エントリ２６（４０９６）〜２６（８１９１）の高次の １６ビットは値「ＢＡＳＩＳ＋８」を含むことになり、したがってそれによって 与えられる記述子ポインタはセグメント記述子３１（ＢＡＳＩＳ＋１）を指示す ることになる。 以下同様。また （ｃ）「１６オペレーティング・システム・コール・タイプ・セット」として 識別され、６４ｋ−４０９５から６４ｋ−１までの「ｎ」に関連する最後の１６ 個のセットの４０９６個のタイプのオペレーティング・システム・コールの場合 、６４（ｋ）−４０９５と６４ｋ−１（両端の値を含む）の間の「ｎ」に対して 「ｎ ｄｉｖ ４０９６」＝１５が成り立つので、ターゲット・アドレス・エン トリ２６（６４ｋ−４０９５）〜２６（６４ｋ−１）との高次の１６ビットは値 「ＢＡＳＩＳ＋（８＊１５）」を含むことになり、したがってそれによって与え られる記述子ポインタはセグメント記述子３１（ＢＡＳＩＳ＋１５）を指示する ことになる。 各ターゲット・アドレス・エントリ２６（ｎ）の低次の１６ビットは値「ｎｍ ｏｄ ４０９６）＊×１０」を有するように形成される。「＊」は乗算動作を示 し、「ｍｏｄ」はモジュロ動作を示す。「ａ ｍｏｄ ｂ」の結果は「ａ」を「 ｂ」で割った商の余りの部分であり、「０×１０」は、１６バイトのクロスオー バ・テーブル・エントリ２５（ｃ）に対して１６進値「１０」（１０進値１６に 対応する）を示す。したがって、一連の４０９６個の連続するターゲット・アド レス・エントリ２６（０）．．．２６（４０９５）、２６（４０９６）．．．２ ６（８１９１）、．．．、２６（６４ｋ−４０９６）．．．２６（６４ｋ）ごと に、 （ｉ）ｎ＝０、４０９６、．．．、６４ｋ−４０９６に対して「ｎ ｍｏｄ４ ０９６」＝０が成り立つので、各セット中の第１のエントリの低次のビット２６ （０）、２６（４０９６）、．．．、２６（６４ｋ−４０９６）は値０を含んで いる。 （ii）ｎ＝１、４０９７、．．．、６４ｋ−４０９５に対して「ｎ ｍｏｄ４ ０９６」＝０が成り立つので、各セット中の第２のエントリの低次のビット２６ （１）、２６（４０９７）、．．．、２６（６４ｋ−４０９５）は１６進値「１ ０」を含んでいる。 （iii）ｎ＝２、４０９８、．．．、６４ｋ−４０９４に対して「ｎ ｍｏｄ ４０９６」＝２が成り立つので、各セット中の第３のエントリの低次のビット２ ６（２）、２６（４０９８）、．．．、２６（６４ｋ−４０９４）は１６進値「 ２０」を含んでいる。 （iv）ｎ＝４０９５、８１９１、．．．、６４ｋに対して「ｎ ｍｏｄ ４０ ９６」＝４０９５（１６進表示で「ＦＦＦ」に対応する））が成り立つので、各 セット中の最後のエントリの低次のビット２６（４０９５）、２６（８１９１） 、．．．、２６（６４ｋ）は１６進値「ＦＦＦ０」を含んでいる。 上記のように、オペレーティング・システム・コールに関して使用するために 割り振られるセグメント記述子テーブル３１中の１６個の連続するセグメント記 述子３１の各々は、クロスオーバ・テーブル２５中の第１のエントリ２５（０） を指示するそれぞれのフィールド３４（ｄ）中にセグメント・ベース・アドレス を含んでいる。また上記のように、ｘ８６ファミリーのマイクロプロセッサ中の オペレーティング・システム・コールはファーコールであるので、ホスト・マイ クロプロセッサ１１によるエミュレーション中、関連するタイプのオペレーティ ング・システム・コール用のターゲット・アドレス・エントリ２６（ｎ）の高次 の１６ビットに対応するコールのターゲット・アドレスの高次の１６ビットは、 コード・セグメントのセグメント・レジスタ３０（ｍ）中に新しい記述子ポイン タとしてロードされる。この記述子ポインタはセグメント記述子３１（ＢＡＳＩ Ｓ）、．．．、３１（ＢＡＳＩＳ＋１５）中の１つを指示し、これらはすべてク ロスオーバ・テーブル２５中の第１のエントリ２５（０）を指示するそれらのフ ィールド３４（ｄ）中にセグメント・ベース・アドレスを有する。さらに、オペ レーティング・システム・コールのエミュレーション中、ホスト・マイクロプロ セッサ１１は、関連するオペレーティング・システム・コール・タイプ用のター ゲット・アドレス・エントリの低次の１６ビットに対応するコールのターゲット ・アドレスの低次の１６ビットをアドレス・レジスタ３５のオフセット・フィー ルド３７中にロードする。したがって、コード・セグメントに関連するセグメン ト・レジスタ３０（ｍ）中の記述子ポインタによって指示されるセグメント記述 子テーブル３１（第２図参照）中のセグメント記述子３１（ｎ）によって与えら れるセグメント・ベース・アドレスと、アドレス・レジスタ３５のフィールド３ ７中のオフセットとの和は、クロスオーバ・テーブル２５中のエントリ２５（ｃ ）のうちの１つ、特にｃ＝「ｎ ｍｏｄ ４０９６」によって決定されるエント リ２５（ｃ）である。「ｎ」はオペレーティング・システム・コール・タイプ用 のインデックスに対応する。 オペレーティング・システム・コールの結果は、ホスト・マイクロプロセッサ １１が、エントリ２５（ｃ）中の命令の処理を開始すること、特に「ｐｕｓｈ（ ｃ）」命令の実行中に値「ｃ」をスタック上にプッシュし、「ｊｍｐＡＰＩＤｉ ｓｐａｔｃｈ」命令の実行中にＡＰＩＤｉｓｐａｔｃｈルーチンにジャンプする ことが可能になることである。上記のように、ＡＰＩＤｉｓｐａｔｃｈルーチン は、ホスト・マイクロプロセッサ１１が、とりわけ、ｐｕｓｈ（ｃ）命令の結果 としてスタック上にプッシュされた値「ｃ」およびコード・セグメントに関連す るセグメント・レジスタ３０（ｍ）中の記述子ポインタの値を使用して、１６ビ ット・オペレーティング・システム・コール・タイプ・インデックス値「ｎ」を 生成できるようにする。ＡＰＩＤｉｓｐａｔｃｈルーチンの制御下でホスト・マ イクロプロセッサ１１によって実行される動作を第５図のフローチャートに示す 。第５図を参照すると、ホスト・マイクロプロセッサ１１は、ＡＰＩＤｉｓｐａ ｔｃｈルーチンの制御下で、コード・セグメントのセグメント・レジスタ３０（ ｍ）からの記述子ポインタの値を保存し（ステップ１００）、上記のように、オ ペレーティング・システム・コール用に割り振られたセグメント記述子テーブル ３１（ｎ）中の一連の１６個のセグメント記述子を指示する「ＢＡＳＩＳ」用の 値を引く（ステップ１０１）。次いでホスト・マイクロプロセッサ１１は、差値 を（８バイト・セグメント記述子の場合）８で割ることによってオペレーティン グ・システム・コール・タイプ・セット値を決定し（ステップ１０２）、それに よってオペレーティング・システム・コールが第１の４０９６のタイプのオペレ ーティング・システム・コール（０〜４０９５までの「ｎ」に関連する）、第２ の４０９６のタイプのオペレーティング・システム・コール（４０９６〜８１９ １までの「ｎ」に関連する）、または１６セットの４０９６のタイプのオペレー ティング・システム・コール（６４ｋ−４０９５〜６４ｋ−１までの「ｎ」に関 連する）中のインデックスを有するオペレーティング・システム・コール・タイ プであるかどうかを示す。次いでホスト・マイクロプロセッサ１１は（ステップ １０３）、オペレーティング・システム・コール・タイプ・セットの２進符号化 値と、「ｐｕｓｈ（ｃ）」命令＜ＯＳ＿ＣＡＬＬ＿ＴＹＰＥ＿ＳＥＴ｜ｃ＞（「 ｜」は連結動作を示す）に応答してスタック上にプッシュされた値「ｃ」とを連 結し、それによって被エミュレート・プログラムからのオペレーティング・シス テムコール用のオペレーティング・システム・コール・インデックス値を構成す る。ホスト・マイクロプロセッサ１１は以下の動作を実行することができること を理解されたい。 （ｉ）差値の２進表示の低次の３ビット（２：０）をクリアすることによる乗 算動作（ステップ１０２）。その場合、オペレーティング・システム・コール・ タイプ・セット値は２進表示の４ビット（６：３）によって定義されることを理 解されたい。 （ｉｉ）連結動作（ステップ１０３）。これは次のステップによって実行され る。すなわち （ａ）オペレーティング・システム・コール・タイプ・セット値を定義した４ つのビット（６：３）を９ビット左に（すなわちより高次のビット位置に）シフ トし（ステップ１０３ａ）、それによってオペレーティング・システム・コール ・タイプ・セット値を定義したビットを２進表示のビット（１５：１２）で与え る。残りのビット（１１：０）は０である。 （ｂ）上記の（ｉｉ）（ａ）で構成された値と「ｃ」の値との論理和をとる（ ステップ１０３ｂ）。 上記の（ii）（ａ）で生成された値はオペレーティング・システム・コール用 の１６ビット・オペレーティング・システム・コール・タイプ・インデックス「 ｎ」に対応することを理解されたい。ホスト・マイクロプロセッサ１１がいくつ かの動作を実行した後、ＡＰＩＤｉｓｐａｔｃｈルーチンは、ホスト・マイクロ プロセッサ１１が、スタックを被エミュレート・プログラムのエミュレーション 中に使用される１６ビット・スタックからマイクロプロセッサによって通常使用 される３２ビット・スタックに切り換える動作など、ルーチンを処理するために マイクロプロセッサのオペレーティング・システムへのコールを容易にするのに 必要な他の動作を実行し、構成されたオペレーティング・システム・コール・イ ンデックス値を使用して、オペレーティング・システム・コールに必要なサービ スを提供するホスト・オペレーティング・システム・ルーチンを識別することが できるようにする。 本発明はいくつかの利点を提供する。特に、本発明は、ホスト・マイクロプロ セッサ１１によるエミュレーションを容易にする効率的な構成、およびＭｉｃｒ ｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TMオペレーティング・システムの制御下で、例えば Ｘ８６マイクロプロセッサ・ファミリーのマイクロプロセッサによって実行され るように書かれた被エミュレート・プログラムによって出されるホスト・オペレ ーティング・システムのオペレーティング・システム・コールを提供する。特に 、本発明は、Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ^TMオペレーティング・システ ム値のオペレーティング・システム・コール中で使用される可能なオペレーティ ング・システム・コール・インデックス値の数よりもエントリの数がはるかに少 なくて済むクロスオーバ・テーブル２５が使用できる構成を提供する。 第１図から第５図に関して上述した構成に多数の変更を加えることができるこ とを理解されたい。例えば、この構成は、４０９６個のエントリ２５（０）〜２ ５（４０９５）のクロスオーバ・テーブル２５を使用し、各エントリは１６個の オペレーティング・システム・コール・セットのうちの１つに関連し、各オペレ ーティング・システム・コール・セットはセグメント記述子３１（ｎ）に関連す るものとして説明したが、エントリの数がより多いまたはより少ないクロスオー バ・テーブルが使用でき、それに応じてセグメント記述子の数が減少または増加 することを理解されたい。したがって、この構成は、２０４８個のエントリのク ロスオーバ・テーブル２５を含んでおり、各エントリが３２個のオペレーティン グ・システム・コール・セットのうちの１つに関連し、各オペレーティング・シ ステム・コール・セットが３２個のセグメント記述子３１（ｎ）のうちの１つに 関連してもよい。一方、この構成は、８１９２個のエントリのクロスオーバ・テ ーブルを使用し、各エントリが８個のオペレーティング・システム・コール・セ ットのうちの１つに関連し、各オペレーティング・システム・コール・セットが ８個のセグメント記述子３１（ｎ）のうちの１つに関連してもよい。 さらに、この構成は、フィックスアップ動作に関して使用されるターゲット・ アドレスを与えるようにＡＰＩコール・ターゲット・アドレス・テーブル２６を 利用するものとして説明したが、ホスト・マイクロプロセッサは、代わりにター ゲット・アドレスを直接生成し、高次の１６ビットが値「ＢＡＳＩＳ＋（ＤＥＣ Ｓ＿ＬＥＮ＊ｎ ｄｉｖ ４０９６）を有し、低次の１６ビットが値「ｎ ｍｏ ｄ ４０９６＊ＣＴ＿ＥＮＴＲＹ＿ＬＥＮ」（「ＣＴ＿ＥＮＴＲＹ＿ＬＥＮ」は クロスオーバ・テーブル中の各エントリ中の数を表す）を有するようにしてもよ い。 さらに、この構成は、８バイト・セグメント記述子３１（ｎ）および１６バイ ト・クロスオーバ・テーブル・エントリ３５（ｃ）を利用するものとして説明し たが、異なる長さのセグメント記述子・クロスオーバ・テーブル・エントリも使 用できることを理解されたい。 本発明によるシステムの全部または一部を専用ハードウェアまたは汎用コンピ ュータ・システムまたはその組合せから構成し、その一部分を適切なプログラム によって制御できることを理解されたい。プログラムの全部または一部をシステ ムの一部をなすか、またはシステム上に従来の形で記憶することもでき、あるい はプログラムの全部または一部を、従来の形で情報を転送するネットワークまた は他の機構上でシステムに供給することもできる。さらに、システムは、システ ムに直接接続されるか、または従来の形で情報を転送するネットワークまたは他 の機構上でシステムに情報を転送するオペレータ入力要素（図示せず）を使用し て、オペレータによって提供された情報によって操作し、かつ／または他の形で 制御できることを理解されたい。 以上の説明は本発明の特定の実施形態に限定した。しかしながら、様々な変形 および変更を本発明に加え、本発明の利点の一部または全部を達成できることを 理解されたい。下記の請求の範囲の目的は上記およびそのような他の変形および 変更が本発明の真の主旨および範囲内に入るようにすることである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 スリーニヴァサン，サニル アメリカ合衆国・10549・ニューヨーク 州・マウント キスコ・ビクトリア ドラ イブ・4002 (72)発明者 アハー，デビット アメリカ合衆国・02056・マサチューセッ ツ州・ノーフォーク・ヌーン ヒル アヴ ェニュウ・32 【要約の続き】 ム・コール・セット識別子およびクロスオーバ・テーブ ル中の選択されたエントリのオフセットに対応する保存 された値に関してオペレーティング・システム・コール ・タイプ識別子値を生成する。

Claims (1)

1. 【特許請求の範囲】 １．プログラムを処理するためのプロセッサを含んでいるコンピュータ中で使用 するオペレーティング・システム・コール制御サブシステムであって、プログラ ムがオペレーティング・システム・コール命令タイプの少なくとも１つの命令を 有し、オペレーティング・システム・コール命令タイプの前記命令が、複数のタ イプのオペレーティング・システム・コールのうちの１つを識別し、各タイプの オペレーティング・システム・コールが、値の所定の範囲内に入るオペレーティ ング・システム・コール・タイプ識別子値に関連し、 Ａ．所定の範囲の所定の小部分に対応するいくつかのエントリを有するように構 成されたクロスオーバ・テーブルであって、前記クロスオーバ・テーブル中の各 エントリが、クロスオーバ・テーブルへのエントリのオフセットに対応する値を プロセッサが保存できるようにする命令を有するクロスオーバ・テーブルと、 Ｂ．オペレーティング・システム・コール命令タイプの少なくとも１つの命令に 、一組のオペレーティング・システム・コール・セット識別子中のオペレーティ ング・システム・コール・セット識別子を含んでいるターゲット・アドレス値を 与えるオペレーティング・システム・コール命令タイプ・アドレス分解モジュー ルであって、オペレーティング・システム・コール・セット識別子の数にクロス オーバ・テーブル・エントリの数を掛けたものが所定の範囲に対応し、オフセッ ト値がクロスオーバ・テーブルへのエントリに対するオフセットに対応するオペ レーティング・システム・コール命令タイプ・アドレス分解モジュールと、 Ｃ．オペレーティング・システム・コール命令タイプの少なくとも１つの命令を プロセッサが処理することに応答して、（ａ）ターゲット・アドレスからのオペ レーティング・システム・コール・セット識別子を保存し、（ｂ）ターゲット・ アドレスのオフセット値を使用して、クロスオーバ・テーブル中のエントリのう ちの１つを選択し、（ｃ）クロスオーバ・テーブル中の選択されたエントリから の命令を処理して、クロスオーバ・テーブル中の選択されたエントリのオフセッ トに対応する値を保存し、（ｄ）保存されたオペレーティング・システム・コー ル・セット識別子およびクロスオーバ・テーブル中の選択されたエントリのオフ セットに対応する保存された値に関してオペレーティング・システム・コールに 関連するオペレーティング・システム・コール・タイプ識別子値を生成するよう に構成されたオペレーティング・システム・コール命令タイプ処理モジュールと を含んでいるオペレーティング・システム・コール制御サブシステム。 ２．前記プログラムが、複数のセグメントを含んでいるセグメント化されたアド レス空間を備えており、各セグメントが一連のセグメント記述子のうちの１つに よって定義され、現在記述子のセグメント記述子がセグメント記述子ポインタに よって指示され、セット中のオペレーティング・システム・コール・セット識別 子が前記セグメント記述子のうちの連続するセグメントを指示し、プロセッサが 、オペレーティング・システム・コール命令タイプの少なくとも１つの命令を処 理する間、オペレーティング・システム・コール・セット識別子をセグメント記 述子ポインタとして提供する請求項１に記載のオペレーティング・システム・コ ール制御サブシステム。 ３．各セグメント記述予がセグメントのベースを指示し、前記セグメントのうち の１つがクロスオーバ・テーブルを含んでおり、オペレーティング・システムコ ール・セット識別子によって指示されたセグメント記述子のすべてが、クロスオ ーバ・テーブルを含んでいるセグメントを指示する請求項２に記載のオペレーテ ィング・システム・コール制御サブシステム。 ４．オペレーティング・システム・コール命令タイプ処理モジュールが、オペレ ーティング・システム・コール・セット識別子によって指示されたセグメント記 述子によって指示されたセグメントおよびターゲット・アドレスからのオフセッ ト値に関連してクロスオーバ・テーブルのエントリのうちの１つを選択するよう に構成された請求項３に記載のオペレーティング・システム・コール制御サブシ ステム。 ５．前記セグメント記述子がセグメント記述子テーブル中のセグメント記述子エ ントリを形成し、セグメント記述子ポインタが、現在セグメントのセグメント記 述子を含んでいるエントリのうちの１つを指示し、セット中のオペレーティング ・システム・コール・セット識別子が、セグメント記述子テーブル・オフセット 値に関連するベース・エントリからのセグメント記述子テーブル中の連続するエ ントリを指示し、ターゲット・アドレスがセグメント記述子ポインタを提供し、 オペレーティング・システム・コール命令タイプ処理モジュールが、セグメント 記述子ポインタおよびセグメント記述子テーブル・オフセット値に関連してオペ レーティング・システム・コール・セット識別子を生成するように構成された請 求項２に記載のオペレーティング・システム・コール制御サブシステム。 ６．オペレーティング・システム・コール命令タイプ処理モジュールが、保存さ れたオペレーティング・システム・コール・セット識別子を高次部分とし、かつ クロスオーバ・テーブル中の選択されたエントリのオフセットに対応する保存さ れた値を低次部分として、オペレーティング・システム・コール・セット識別子 を生成するように構成された請求項１に記載のオペレーティング・システム・コ ール制御サブシステム。 ７．プロセッサとともに使用するためのオペレーティング・システム・コール制 御サブシステムを提供するためにコンピュータに接続して使用するコンピュータ ・プログラム製品であって、プロセッサが、オペレーティング・システムコール 命令タイプの少なくとも１つの命令を有するプログラムを処理するように構成さ れ、オペレーティング・システム・コール命令タイプの前記命令が、複数のタイ プのオペレーティング・システム・コールのうちの１つを識別し、各タイプのオ ペレーティング・システム・コールが、値の所定の範囲内に入るオペレーティン グ・システム・コール・タイプ識別子値に関連し、 Ａ．所定の範囲の所定の小部分に対応するいくつかのエントリを有するように構 成されたクロスオーバ・テーブルであって、前記クロスオーバ・テーブル中の各 エントリが、クロスオーバ・テーブルへのエントリのオフセットに対応する値を プロセッサが保存できるようにする命令を有するクロスオーバ・テーブルと、 Ｂ．コンピュータが、オペレーティング・システム・コール命令タイプの少なく とも１つの命令に、一組のオペレーティング・システム・コール・セット識別子 中のオペレーティング・システム・コール・セット識別子を含んでいるターゲッ ト・アドレス値を与えることができるようにするオペレーティング・システム・ コール命令タイプ・アドレス分解モジュールであって、オペレーティング・シス テム・コール・セット識別子の数にクロスオーバ・テーブル・エントリの数を掛 けたものが所定の範囲に対応し、オフセット値がクロスオーバ・テーブルへのエ ントリに対するオフセットに対応するオペレーティング・システム・コール命令 タイプ・アドレス分解モジュールと、 Ｃ．コンピュータが、オペレーティング・システム・コール命令タイプの少なく とも１つの命令をプロセッサが処理することに応答して、（ａ）ターゲット・ア ドレスからのオペレーティング・システム・コール・セット識別子を保存し、（ ｂ）ターゲット・アドレスのオフセット値を使用して、クロスオーバ・テーブル 中のエントリのうちの１つを選択し、（ｃ）クロスオーバ・テーブル中の選択さ れたエントリからの命令を処理して、クロスオーバ・テーブル中の選択されたエ ントリのオフセットに対応する値を保存し、（ｄ）保存されたオペレーティング ・システム・コール・セット識別子およびクロスオーバ・テーブル中の選択され たエントリのオフセットに対応する保存された値に関してオペレーティング・シ ステム・コールに関連するオペレーティング・システム・コール・タイプ識別子 値を生成することができるように構成されたオペレーティング・システム・コー ル命令タイプ処理モジュールとが符号化されているコンピュータ読取り可能媒体 を含んでいるコンピュータ・プログラム製品。 ８．前記プログラムが、複数のセグメントを含んでいるセグメント化されたアド レス空間を備えており、各セグメントが一連のセグメント記述子のうちの１つに よって定義され、現在記述子のセグメント記述子がセグメント記述子ポインタに よって指示され、セット中のオペレーティング・システム・コール・セット識別 子が前記セグメント記述子のうちの連続するセグメントを指示し、プロセッサが 、オペレーティング・システム・コール命令タイプの少なくとも１つの命令を処 理する間、オペレーティング・システム・コール・セット識別子をセグメント記 述子ポインタとして提供する請求項７に記載のコンピュータ・プログラム製品。 ９．各セグメント記述子がセグメントのベースを指示し、前記セグメントのうち の１つがクロスオーバ・テーブルを含んでおり、オペレーティング・システムコ ール・セット識別子によって指示されたセグメント記述子のすべてが、クロスオ ーバ・テーブルを含んでいるセグメントを指示する請求項９に記載のコンピュー タ・プログラム製品。 １０．オペレーティング・システム・コール命令タイプ処理モジュールが、オペ レーティング・システム・コール・セット識別子によって指示されたセグメント 記述子によって指示されたセグメントおよびターゲット・アドレスからのオフセ ット値に関連してクロスオーバ・テーブルのエントリのうちの１つをコンピュー タが選択することができるように構成された請求項９に記載のコンピュータ・プ ログラム製品。 １１．前記セグメント記述子がセグメント記述子テーブル中のセグメント記述子 エントリを形成し、セグメント記述子ポインタが、現在セグメントのセグメント 記述子を含んでいるエントリのうちの１つを指示し、セット中のオペレーティン グ・システム・コール・セット識別子が、セグメント記述子テーブル・オフセッ ト値に関連するベース・エントリからのセグメント記述子テーブル中の連続する エントリを指示し、ターゲット・アドレスがセグメント記述子ポインタを提供し 、オペレーティング・システム・コール命令タイプ処理モジュールが、セグメン ト記述子ポインタおよびセグメント記述子テーブル・オフセット値に関連してオ ペレーティング・システム・コール・セット識別子をコンピュータが生成するこ とができるように構成された請求項８に記載のコンピュータ・プログラム製品。 １２．オペレーティング・システム・コール命令タイプ処理モジュールが、保存 されたオペレーティング・システム・コール・セット識別子を高次部分とし、か つクロスオーバ・テーブル中の選択されたエントリのオフセットに対応する保存 された値を低次部分として、オペレーティング・システム・コール・セット識別 子をコンピュータが生成することができるように構成された請求項７に記載のコ ンピュータ・プログラム製品。 １３．プログラムを処理するためのプロセッサを含んでいるコンピュータととも に使用するためのオペレーティング・システム・コール制御方法であって、プロ グラムがオペレーティング・システム・コール命令タイプの少なくとも１つの命 令を有し、オペレーティング・システム・コール命令タイプの前記命令が、複数 のタイプのオペレーティング・システム・コールのうちの１つを識別し、各タイ プのオペレーティング・システム・コールが、値の所定の範囲内に入るオペレー ティング・システム・コール・タイプ識別子値に関連し、 Ａ．所定の範囲の所定の小部分に対応するいくつかのエントリを有するように構 成されたクロスオーバ・テーブルを設けるステップであって、前記クロスオーバ ・テーブル中の各エントリが、クロスオーバ・テーブルへのエントリのオフセッ トに対応する値をプロセッサが保存できるようにするための命令を有するステッ プと、 Ｂ．オペレーティング・システム・コール命令タイプの少なくとも１つの命令に 、一組のオペレーティング・システム・コール・セット識別子中のオペレーティ ング・システム・コール・セット識別子を含んでいるターゲット・アドレス値を 与えるステップを含んでいるオペレーティング・システム・コール命令タイプ・ アドレス分解ステップであって、オペレーティング・システム・コール・セット 識別子の数にクロスオーバ・テーブル・エントリの数を掛けたものが所定の範囲 に対応し、オフセット値がクロスオーバ・テーブルへのエントリに対するオフセ ットに対応するオペレーティング・システム・コール命令タイプ・アドレス分解 ステップと、 Ｃ．オペレーティング・システム・コール命令タイプの少なくとも１つの命令を プロセッサが処理することに応答して、（ａ）ターゲット・アドレスからのオペ レーティング・システム・コール・セット識別子を保存するステップ、（ｂ）タ ーゲット・アドレスのオフセット値を使用して、クロスオーバ・テーブル中のエ ントリのうちの１つを選択するステップ、（ｃ）クロスオーバ・テーブル中の選 択されたエントリからの命令を処理して、クロスオーバ・テーブル中の選択され たエントリのオフセットに対応する値を保存するステップ、および（ｄ）保存さ れたオペレーティング・システム・コール・セット識別子およびクロスオーバ・ テーブル中の選択されたエントリのオフセットに対応する保存された値に関して オペレーティング・システム・コールに関連するオペレーティング・システム・ コール・タイプ識別子値を生成するステップを含んでいるオペレーティング・シ ステム・コール命令タイプ処理ステップと を含んでいるオペレーティング・システム・コール制御方法。 １４．前記プログラムが複数のセグメントを含んでいるセグメント化されたアド レス空間を備えており、各セグメントが一連のセグメント記述子のうちの１つに よって定義され、現在記述子のセグメント記述子がセグメント記述子ポインタに よって指示され、セット中のオペレーティング・システム・コール・セット識別 子が前記セグメント記述子のうちの連続するセグメントを指示し、プロセッサが オペレーティング・システム・コール命令タイプの少なくとも１つの命令を処理 する間、オペレーティング・システム・コール・セット識別子をセグメント記述 子ポインタとして提供する請求項１３に記載のオペレーティング・システム・コ ール制御方法。 １５．各セグメント記述子がセグメントのベースを指示し、前記セグメントのう ちの１つがクロスオーバ・テーブルを含んでおり、オペレーティング・システム コール・セット識別子によって指示されたセグメント記述子のすべてが、クロス オーバ・テーブルを含んでいるセグメントを指示する請求項１４に記載のオペレ ーティング・システム・コール制御方法。 １６．オペレーティング・システム・コール命令タイプ処理ステップが、オペレ ーティング・システム・コール・セット識別子によって指示されたセグメント記 述子によって指示されたセグメントおよびターゲット・アドレスからのオフセッ ト値に関連してクロスオーバ・テーブルのエントリのうちの１つを選択するステ ップを含んでいる請求項１５に記載のオペレーティング・システム・コール制御 方法。 １７．前記セグメント記述子がセグメント記述子テーブル中のセグメント記述子 エントリを形成し、セグメント記述子ポインタが、現在のセグメントのセグメン ト記述子を含んでいるエントリのうちの１つを指示し、セット中のオペレーティ ング・システム・コール・セット識別子が、セグメント記述子テーブル・オフセ ット値に関連するベース・エントリからのセグメント記述子テーブル中の連続す るエントリを指示し、ターゲット・アドレスがセグメント記述子ポインタを提供 し、オペレーティング・システム・コール命令タイプ処理ステップが、セグメン ト記述子ポインタおよびセグメント記述子テーブル・オフセット値に関連してオ ペレーティング・システム・コール・セット識別子を生成するステップを含んで いる請求項１４に記載のオペレーティング・システム・コール制御方法。 １８．オペレーティング・システム・コール命令タイプ処理ステップが、保存さ れたオペレーティング・システム・コール・セット識別子を高次部分とし、かつ クロスオーバ・テーブル中の選択されたエントリのオフセットに対応する保存さ れた値を低次部分として、オペレーティング・システム・コール・セット識別子 を生成するステップを含んでいる請求項１３に記載のオペレーティング・システ ムコール制御方法。