JP2002373859A - Crystal growing method - Google Patents

Crystal growing method

Info

Publication number
JP2002373859A
JP2002373859A JP2002122414A JP2002122414A JP2002373859A JP 2002373859 A JP2002373859 A JP 2002373859A JP 2002122414 A JP2002122414 A JP 2002122414A JP 2002122414 A JP2002122414 A JP 2002122414A JP 2002373859 A JP2002373859 A JP 2002373859A
Authority
JP
Japan
Prior art keywords
film
crystal
growth method
impurities
crystal growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002122414A
Other languages
Japanese (ja)
Inventor
Akito Hara
明人 原
Kuninori Kitahara
邦紀 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002122414A priority Critical patent/JP2002373859A/en
Publication of JP2002373859A publication Critical patent/JP2002373859A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce impurities in a polysilicon film formed by a solid phase growth or a laser annealing in a solid phase growing method from an amorphous silicon (a-Si) film to the polysilicon (p-Si) film. SOLUTION: A crystal growing method comprises a process for moving impurities in an amorphous silicon film 24 or a polysilicon film 24a formed by vapor-phase growing the film 24 into an impurity capturing layer 23 formed on or under the film 24 by heating to capture the impurities in the layer 23.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、結晶成長方法に関
し、より詳しくは、アモルファスシリコン(a−Si)
からポリシリコン(p−Si)への固相成長方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for growing a crystal, and more particularly, to amorphous silicon (a-Si).
The present invention relates to a method for solid-phase growth from silicon to polysilicon (p-Si).

【0002】[0002]

【従来の技術】情報量の増大を背景として、液晶ディス
プレイ(LCD)においては、大容量、かつ文字表示或
いは画像表示を行うことが可能なものが望まれている。
このため、絵素に非線形素子を付加して、十分な閾値特
性の鋭さを持たない液晶に等価的に鋭い閾値特性を付与
し、高い表示コントラストを保持しつつ表示容量を高め
るようにしている。
2. Description of the Related Art In view of an increase in the amount of information, a liquid crystal display (LCD) that can display a large amount of characters and display characters or images is desired.
For this reason, a non-linear element is added to the picture element to give an equivalently sharp threshold characteristic to a liquid crystal that does not have a sufficient sharpness of the threshold characteristic, thereby increasing the display capacity while maintaining a high display contrast.

【0003】このような非線形素子の一つとして薄膜ト
ランジスタ(TFT)がある。現在、アモルファスシリ
コン(a−Si)膜の適用が主流となっているが、さら
に近年になって応答速度の向上を図るため、抵抗の低減
やオン電流の増大が要望されるようになってきている。
このため、a−Siよりも結晶性の良いp−Siからな
る半導体膜を用いることが検討されている。ポリシリコ
ン膜の形成方法として主なものに次の4つがある。
One of such nonlinear elements is a thin film transistor (TFT). At present, application of an amorphous silicon (a-Si) film is mainly used. However, in recent years, in order to improve a response speed, a reduction in resistance and an increase in on-current have been demanded. I have.
For this reason, use of a semiconductor film made of p-Si having better crystallinity than a-Si has been studied. There are the following four main methods for forming a polysilicon film.

【0004】加熱したガラス基板上にCVD法により
直接ポリシリコン膜を成長させる方法(CVD法による
ポリシリコン膜の形成方法)、 a−Si膜をレーザアニールすることにより溶融さ
せ、冷却時に結晶化させてポリシリコン膜を成長する方
法(レーザアニール法によるポリシリコン膜の形成方
法)、 凡そ600℃の温度で、40時間程度、a−Si膜を
加熱処理して結晶化させてポリシリコン膜を成長する方
法(固相成長によるポリシリコン膜の形成方法)、 上記の固相成長によるポリシリコン膜の形成方法とレ
ーザアニール法によるポリシリコン膜の形成方法とを併
用し、さらに結晶粒径の大きいポリシリコン膜を形成す
る方法がある。
A method of growing a polysilicon film directly on a heated glass substrate by a CVD method (a method of forming a polysilicon film by a CVD method); melting an a-Si film by laser annealing; (A method of forming a polysilicon film by laser annealing) by heating the a-Si film at a temperature of about 600 ° C. for about 40 hours to crystallize and grow the polysilicon film (A method of forming a polysilicon film by solid-phase growth), a method of forming a polysilicon film by solid-phase growth and a method of forming a polysilicon film by laser annealing in combination, There is a method of forming a silicon film.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、CVD
法によるポリシリコン膜の形成方法では加熱温度が高
く、ガラス基板に対して悪影響を与える。
SUMMARY OF THE INVENTION However, CVD
In the method of forming a polysilicon film by the method, the heating temperature is high, which has an adverse effect on the glass substrate.

【0006】また、レーザアニール法によるポリシリコ
ン膜の形成方法及び固相成長によるポリシリコン膜の形
成方法では、a−Si膜中に不純物(軽元素や重金属元
素)が混入していた場合、その不純物が固相成長の加熱
時やレーザアニールの冷却時に結晶粒界等に集積するた
め、そのポリシリコン膜内に形成されたTFTの電気的
特性が向上しない。例えば、リーク電流の増大を招く。
In the method of forming a polysilicon film by laser annealing and the method of forming a polysilicon film by solid phase growth, when impurities (light element or heavy metal element) are mixed in the a-Si film, the Since impurities accumulate in crystal grain boundaries or the like during heating during solid phase growth or cooling during laser annealing, the electrical characteristics of the TFT formed in the polysilicon film do not improve. For example, an increase in leakage current is caused.

【0007】更に、既に知られているように、a−Si
膜中に故意にNi等の不純物をドープさせると、固相成
長温度をさらに低下させ、かつ成長速度の増大を図るこ
とができる。しかしながら、この場合にはさらに多量の
不純物が結晶粒界等に集積することになる。
Further, as already known, a-Si
By intentionally doping impurities such as Ni into the film, the solid phase growth temperature can be further lowered and the growth rate can be increased. However, in this case, a larger amount of impurities accumulate at crystal grain boundaries and the like.

【0008】特に、上記でシリサイドを形成するような
金属が結晶粒界等に集積した場合には、シリサイドの形
成によりポリシリコン膜内に形成されたTFTの電気的
特性の急激な悪化を招く。
In particular, when a metal that forms silicide as described above accumulates at a crystal grain boundary or the like, the formation of silicide causes a sudden deterioration in the electrical characteristics of the TFT formed in the polysilicon film.

【0009】また、固相成長とレーザアニールとを併用
する場合、固相成長の加熱により結晶粒界等に集積した
不純物はレーザアニール時に結晶温度が結晶の融点近く
に上がるため再固溶するが、冷却時にポリシリコン膜中
の欠陥や結晶粒界に凍結される。従って、ポリシリコン
膜内にも多量の不純物が含まれるようになる。
Further, when both solid phase growth and laser annealing are used, impurities accumulated in the crystal grain boundaries and the like due to the heating of the solid phase growth are re-dissolved because the crystal temperature rises to near the melting point of the crystal during laser annealing. At the time of cooling, it is frozen on defects and crystal grain boundaries in the polysilicon film. Therefore, a large amount of impurities are included in the polysilicon film.

【0010】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、固相成長或いはレーザアニール
により形成されたポリシリコン膜中の不純物を低減させ
ることができる結晶成長方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and provides a crystal growth method capable of reducing impurities in a polysilicon film formed by solid phase growth or laser annealing. The purpose is to provide.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するた
め、請求項1記載の発明は、結晶成長方法に係り、アモ
ルファスシリコン膜の上又は下に形成した不純物捕獲層
に、前記アモルファスシリコン膜中、又は該アモルファ
スシリコン膜を固相成長させて形成したポリシリコン膜
中の不純物を加熱により移動させて捕獲する工程を含む
ことを特徴とし、請求項2記載の発明は、請求項1記載
の結晶成長方法に係り、前記アモルファスシリコン膜
中、又は前記ポリシリコン膜中の不純物を前記不純物捕
獲層に捕獲した後、前記不純物捕獲層を除去することを
特徴とし、請求項3記載の発明は、請求項1又は2記載
の結晶成長方法に係り、前記不純物捕獲層は、前記ポリ
シリコン膜に対して異なる結晶欠陥の密度,分布又は大
きさを有する半導体層であることを特徴とし、請求項4
記載の発明は、請求項1又は2記載の結晶成長方法に係
り、前記不純物捕獲層は、前記ポリシリコン膜に対して
異なる格子定数を有する半導体層であることを特徴と
し、請求項5記載の発明は、請求項1又は2記載の結晶
成長方法に係り、前記不純物捕獲層は、リン又はボロン
を含有する半導体層であることを特徴とし、請求項6記
載の発明は、請求項1乃至5の何れか一に記載の結晶成
長方法に係り、前記不純物を移動させる加熱は、レーザ
光の照射によることを特徴とし、請求項7記載の発明
は、請求項1乃至6の何れか一に記載の結晶成長方法に
係り、前記固相成長させる前のアモルファスシリコン膜
に、濃度1×1017cm-3以上のニッケル又は銅をドー
プすることを特徴としている。
According to a first aspect of the present invention, there is provided a crystal growth method, wherein an impurity trapping layer formed above or below an amorphous silicon film is provided in the amorphous silicon film. The method according to claim 2, further comprising a step of moving and capturing impurities in the polysilicon film formed by solid-phase growing the amorphous silicon film by heating. The invention according to claim 3, wherein in the growing method, after the impurity in the amorphous silicon film or the polysilicon film is captured by the impurity capturing layer, the impurity capturing layer is removed. Item 3. In the crystal growth method according to Item 1 or 2, the impurity trapping layer is a semiconductor layer having a different density, distribution or size of crystal defects with respect to the polysilicon film. And wherein there claim 4
According to a fifth aspect of the present invention, there is provided the crystal growth method according to the first or second aspect, wherein the impurity trapping layer is a semiconductor layer having a different lattice constant from the polysilicon film. The invention relates to the crystal growth method according to claim 1 or 2, wherein the impurity trapping layer is a semiconductor layer containing phosphorus or boron. The invention according to claim 6 is the invention according to claims 1 to 5. In the crystal growth method according to any one of the first to sixth aspects, the heating for moving the impurities is performed by irradiation with a laser beam, and the invention according to the seventh aspect is any one of the first to sixth aspects. The amorphous silicon film before the solid phase growth is doped with nickel or copper at a concentration of 1 × 10 17 cm −3 or more.

【0012】以下に、本発明の構成により奏される作用
について説明する。
The operation of the present invention will be described below.

【0013】固相成長温度を低下させ、かつ成長速度の
向上を図るため、a−Si膜中に故意に高濃度(濃度1
×1017cm-3以上)のニッケル(Ni)や銅(Cu)
などの不純物をドープさせることが行われている。
In order to lower the solid phase growth temperature and improve the growth rate, a high concentration (concentration 1) is intentionally contained in the a-Si film.
× 10 17 cm -3 or more) nickel (Ni) or copper (Cu)
Doping with impurities such as is performed.

【0014】本発明によれば、a−Si膜の上又は下に
形成した不純物捕獲層に、a−Si膜中、又は該a−S
i膜を固相成長させて形成したp−Si膜中の不純物を
加熱により移動させて捕獲している。これにより、p−
Si膜中から不純物が除かれる。特に、不純物捕獲層に
不純物を捕獲した後、不純物捕獲層を除去することで、
後に加熱処理を加えた場合でも、p−Si膜中に再び不
純物が戻るのを防止することができる。これにより、p
−Si膜に形成されたトランジスタ等のリーク電流を低
減することができる。
According to the present invention, the impurity trapping layer formed above or below the a-Si film is provided in the a-Si film or in the a-Si film.
The impurities in the p-Si film formed by solid-phase growth of the i film are moved and captured by heating. Thus, p-
Impurities are removed from the Si film. In particular, after capturing the impurities in the impurity capturing layer, by removing the impurity capturing layer,
Even when heat treatment is performed later, it is possible to prevent impurities from returning to the p-Si film again. This gives p
-Leakage current of a transistor or the like formed in the Si film can be reduced.

【0015】また、p−Si膜を固相成長させた後、p
−Si膜中の不純物を移動させて不純物捕獲層に捕獲す
る際にレーザ光の照射によりp−Si膜を加熱している
ため、p−Si膜の結晶粒径を大きくして、p−Si膜
の結晶性を向上させることができる。これにより、p−
Si膜に形成されたトランジスタ等のキャリアの移動度
を大きくして抵抗を低減し、かつオン電流を増加させる
ことができる。
After the p-Si film is solid-phase grown,
Since the p-Si film is heated by irradiating laser light when the impurities in the Si film are moved to be captured by the impurity capturing layer, the crystal grain size of the p-Si film is increased, The crystallinity of the film can be improved. Thus, p-
The mobility of carriers such as a transistor formed in a Si film can be increased to reduce resistance and increase on-state current.

【0016】不純物捕獲層として、p−Si膜に対して
異なる結晶欠陥の密度,分布又は大きさを有する半導体
層、p−Si膜に対して異なる格子定数を有する半導体
層、又はリン或いはボロンを含有する半導体層を用いる
ことができる。これらの不純物捕獲層はいずれもp−S
i膜との界面に、又は不純物捕獲層自身に歪みが生じ、
この歪みに不純物が捕獲されると考えられる。
As the impurity trapping layer, a semiconductor layer having a different density, distribution or size of crystal defects with respect to the p-Si film, a semiconductor layer having a different lattice constant with respect to the p-Si film, or phosphorus or boron is used. A contained semiconductor layer can be used. These impurity trapping layers are all p-S
distortion occurs at the interface with the i-film or at the impurity trapping layer itself,
It is considered that impurities are captured by this distortion.

【0017】[0017]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】(1)本発明の第1の実施の形態 図1は、第1の形態に係る結晶成長方法の工程順序を示
すフローチャートである。また、図2(a)〜(d),
図3(a),(b)は第1の形態に係る結晶成長方法を
示す断面図であり、図1のフローチャートのの場合を
示している。
(1) First Embodiment of the Present Invention FIG. 1 is a flowchart showing a process sequence of a crystal growth method according to a first embodiment. 2 (a) to 2 (d),
3A and 3B are cross-sectional views showing a crystal growth method according to the first embodiment, and show a case of the flowchart of FIG.

【0019】まず、図2(a)に示すガラス基板1上
に、膜厚約50nmのa−Si膜2をCVD法により形
成した後、酢酸ニッケルの水溶液を塗布して乾燥させ、
不図示のニッケル膜(Ni膜)3を形成する(図2
(b))。
First, an a-Si film 2 having a thickness of about 50 nm is formed on a glass substrate 1 shown in FIG. 2A by a CVD method, and then an aqueous solution of nickel acetate is applied and dried.
A nickel film (Ni film) 3 (not shown) is formed (FIG. 2).
(B)).

【0020】次いで、温度550℃,4時間の加熱処理
を行い、a−Si膜2中にNiを拡散するとともに、a
−Siを固相成長させて結晶粒4を有するp−Si膜2
aを形成する。このとき、a−Si膜2a中にNiを拡
散しているので、固相成長温度が低くなるが、p−Si
膜2a中では拡散係数の大きいNiが結晶粒界5に集積
し、さらにSiと反応してシリサイドが形成される。図
2(c)に、Ni膜3を除去した後の状態を示す。ま
た、図2(d)に結晶粒界をエッチングにより除去した
後の状態を示す。
Next, a heat treatment is performed at a temperature of 550 ° C. for 4 hours to diffuse Ni into the a-Si film 2 and a.
P-Si film 2 having crystal grains 4 by solid-phase growth of -Si
a is formed. At this time, since Ni is diffused in the a-Si film 2a, the solid-phase growth temperature is lowered.
In the film 2a, Ni having a large diffusion coefficient accumulates at the crystal grain boundaries 5, and further reacts with Si to form silicide. FIG. 2C shows a state after the Ni film 3 is removed. FIG. 2D shows a state after the crystal grain boundaries have been removed by etching.

【0021】Niドープして固相成長したp−SiのT
EM写真を図5に示す。中央の黒い部分にシリサイドが
形成されているのが分かる。また、図4(a)はSIM
SによりNiの二次イオンを計数し、深さ方向のNiの
濃度分布に換算した図である。横軸に線形目盛りで表し
た深さ(nm)を示し、縦軸に対数目盛りで表したp−
Si膜2a内のニッケル濃度(cm-3)を示す。平均し
て凡そ1×1019cm -3の濃度のNiが含まれる。な
お、SIMSのビーム径は数μmであり、Niはビーム
径内で結晶欠陥に集積しているため、測定されたNi濃
度はビーム径内に存在するNi量を平均化したものと考
えられる。更に、図6(a)はp−Si膜2a表面の凹
凸を観察した結果を示す結晶表面の写真であり、表面は
平坦になっている。
T of p-Si solid-phase grown by doping with Ni
The EM photograph is shown in FIG. Silicide in the black part in the center
It can be seen that it is formed. FIG. 4A shows a SIM.
The secondary ions of Ni are counted by S, and Ni in the depth direction is counted.
It is the figure converted into density distribution. Represented by a linear scale on the horizontal axis
Depth (nm), and the vertical axis represents p− expressed on a logarithmic scale.
Nickel concentration (cm) in Si film 2a-3). Average
About 1 × 1019cm -3Of Ni. What
The beam diameter of SIMS is several μm, and Ni is
Because the crystal defects accumulate within the diameter, the measured Ni concentration
The degree is considered to average the amount of Ni existing in the beam diameter.
available. Further, FIG. 6A shows a recess on the surface of the p-Si film 2a.
It is a photograph of the crystal surface showing the result of observing the convexity, and the surface is
It is flat.

【0022】次に、重クロム酸カリウムと弗酸と水の混
合液からなるエッチング液によりセッコエッチを行う。
これにより、図2(d)に示すように、結晶粒界5を含
む結晶欠陥に沿ってエッチングが進む。同時に、結晶粒
界5に集積していたNiも除去される。図6(b)はp
−Si膜2aをエッチングした後の表面の凹凸を観察し
た結果を示す結晶表面の写真であり、黒い部分がエッチ
ングにより除去されて凹んでいる。また、図4(b)は
深さ方向のNiの濃度分布を示す図である。横軸と縦軸
は図4(a)と同じである。p−Si膜2a内のNiは
大幅に減少し、平均して凡そ1×1018cm-3以下濃度
になった。
Next, Secco etching is performed using an etching solution comprising a mixed solution of potassium dichromate, hydrofluoric acid and water.
Thereby, as shown in FIG. 2D, etching proceeds along crystal defects including the crystal grain boundaries 5. At the same time, Ni accumulated at the crystal grain boundaries 5 is also removed. FIG. 6B shows p
-It is a photograph of the crystal surface which shows the result of having observed the unevenness | corrugation of the surface after etching the Si film 2a, The black part is removed by etching and it is dented. FIG. 4B is a diagram showing the concentration distribution of Ni in the depth direction. The horizontal axis and the vertical axis are the same as in FIG. Ni in the p-Si film 2a was greatly reduced, and the concentration became about 1 × 10 18 cm −3 or less on average.

【0023】次いで、図3(a)に示すように、p−S
i膜2a上に新たに膜厚約200・のa−Si膜6をC
VD法により形成する。
Next, as shown in FIG.
A new a-Si film 6 having a thickness of about 200.
It is formed by the VD method.

【0024】次に、レーザ光を照射してa−Si膜6か
らp−Si膜を固相成長させるとともに、表面を平坦化
する。これにより、図3(b)に示すように、ガラス基
板1上に全体として素子形成層としてのp−Si膜7が
形成される。
Next, the p-Si film is solid-phase grown from the a-Si film 6 by irradiating a laser beam, and the surface is flattened. Thus, as shown in FIG. 3B, a p-Si film 7 as an element forming layer is formed on the glass substrate 1 as a whole.

【0025】図4(c)は深さ方向のNiの濃度分布を
示す図である。横軸と縦軸は図4(a)と同じになって
いる。図3(b)のp−Si膜7内のNiは平均して凡
そ1×1018cm-3以下の濃度に維持されている。図6
(c)はp−Si膜7表面の凹凸を観察した結果を示す
結晶表面の写真であり、平坦になっていることが分か
る。更に、ラマン散乱測定の結果、結晶の品質も良好で
あることが確認された。
FIG. 4C is a diagram showing the concentration distribution of Ni in the depth direction. The horizontal axis and the vertical axis are the same as in FIG. Ni in the p-Si film 7 of FIG. 3B is maintained at a concentration of about 1 × 10 18 cm −3 or less on average. FIG.
(C) is a photograph of the crystal surface showing the result of observing the irregularities on the surface of the p-Si film 7, and it can be seen that it is flat. Further, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.

【0026】以上のように、第1の実施の形態によれ
ば、固相成長温度を低下させ、かつ成長速度の向上を図
るため、a−Si膜2中に故意に高濃度(濃度1×10
17cm -3以上)のNiをドープさせた場合、さらに多量
の不純物が結晶粒界4等の結晶欠陥に集積することにな
るが、選択エッチングにより結晶欠陥をエッチングする
ことで、p−Si膜2a中からNiが除去される。
As described above, according to the first embodiment,
Lower the solid phase growth temperature and increase the growth rate
Therefore, intentionally high concentration (concentration of 1 × 10
17cm -3Above), doping with Ni
Impurities accumulate in crystal defects such as grain boundaries 4.
However, the crystal defects are etched by selective etching.
As a result, Ni is removed from the p-Si film 2a.

【0027】これにより、p−Si膜7に形成されたト
ランジスタ等のリーク電流を低減することができる。
As a result, it is possible to reduce the leakage current of the transistor and the like formed on the p-Si film 7.

【0028】また、結晶欠陥のエッチング後にa−Si
膜6を被覆し、レーザアニールすることにより、エッチ
ング跡の凹部を埋めて表面を平坦化することができる。
これにより、p−Si膜7へのトランジスタ等の素子形
成が容易になる。
After the etching of the crystal defects, the a-Si
By coating the film 6 and performing laser annealing, the concave portions of the etching traces can be filled and the surface can be flattened.
This facilitates formation of elements such as transistors on the p-Si film 7.

【0029】なお、図1のフローチャートので示す固
相成長方法も可能である。即ち、結晶欠陥の選択エッチ
ング後にa−Si膜6を形成しないで、p−Si膜2a
を直接レーザアニール等で加熱してもよい。これによ
り、p−Si膜2aの結晶粒径がさらに増し、かつ表面
を平坦化することができる。
The solid phase growth method shown in the flowchart of FIG. 1 is also possible. That is, the p-Si film 2a is formed without forming the a-Si film 6 after the selective etching of the crystal defect.
May be directly heated by laser annealing or the like. Thereby, the crystal grain size of the p-Si film 2a can be further increased, and the surface can be flattened.

【0030】(2)本発明の第2の実施の形態 図7は、第2の形態に係る結晶成長方法の工程順序を示
すフローチャートである。また、図8(a)〜(d),
図9(a),(b)は第2の形態に係る結晶成長方法を
示す断面図であり、図7のフローチャートのの場合を
示している。第1の形態と異なるところは、p−Si膜
を固相成長させる工程の後であって結晶欠陥を選択的に
エッチングする工程の前に、レーザ光の照射によりp−
Si膜を加熱し、該p−Si膜の結晶粒径を大きくする
工程を含んでいることである。
(2) Second Embodiment of the Present Invention FIG. 7 is a flowchart showing a process sequence of a crystal growth method according to a second embodiment. 8 (a) to 8 (d),
FIGS. 9A and 9B are cross-sectional views showing a crystal growth method according to the second embodiment, and show the case of the flowchart of FIG. The difference from the first embodiment is that after the step of solid-phase growth of the p-Si film and before the step of selectively etching crystal defects, p-Si
This includes a step of heating the Si film to increase the crystal grain size of the p-Si film.

【0031】まず、図8(a)に示すガラス基板11上
に、膜厚約50nmのa−Si膜12をCVD法により
形成した後、酢酸ニッケルの水溶液を塗布して乾燥さ
せ、不図示のニッケル膜(Ni膜)13を形成する(図
8(b))。
First, an a-Si film 12 having a thickness of about 50 nm is formed on a glass substrate 11 shown in FIG. 8A by a CVD method, and then an aqueous solution of nickel acetate is applied and dried. A nickel film (Ni film) 13 is formed (FIG. 8B).

【0032】次いで、温度550℃,4時間の加熱処理
を行い、a−Si膜12中にNiを拡散するとともに、
固相成長させると、結晶粒14aを有するp−Si膜1
2aが形成される。このとき、a−Si膜12a中にN
iを拡散しているので、p−Si膜12a中ではNiが
結晶粒界15aに集積し、さらにSiと反応してシリサ
イドが形成される。図8(c)に、Ni膜13を除去し
た後の状態を示す。
Next, a heat treatment is performed at 550 ° C. for 4 hours to diffuse Ni into the a-Si film 12 and
After the solid phase growth, the p-Si film 1 having the crystal grains 14a is formed.
2a is formed. At this time, the N-
Since i is diffused, Ni accumulates at the crystal grain boundaries 15a in the p-Si film 12a, and further reacts with Si to form silicide. FIG. 8C shows a state after the Ni film 13 has been removed.

【0033】図8(c)のNi状態のTEM写真を図1
1に示す。図の左側の部分がNiシリサイドを示す。ま
た、図10(a)は図4(a)〜(c)と同様にして取
得した深さ方向のNiの濃度分布を示す図である。横軸
に線形目盛りで表した深さ(nm)を示し、縦軸に対数
目盛りで表したp−Si膜12a内のニッケル濃度(c
-3)を示す。平均して凡そ1×1019cm-3の濃度の
Niが含まれる。更に、図12(a)はp−Si膜12
a表面の凹凸を観察した結果を示す結晶表面の写真であ
る。写真では突起が観察されたが、突起の高さは凡そ数
nmである。
FIG. 1 is a TEM photograph of the Ni state shown in FIG.
It is shown in FIG. The left part of the figure shows Ni silicide. FIG. 10A is a diagram showing the Ni concentration distribution in the depth direction acquired in the same manner as FIGS. 4A to 4C. The horizontal axis shows the depth (nm) expressed on a linear scale, and the vertical axis shows the nickel concentration (c) in the p-Si film 12a expressed on a logarithmic scale.
m- 3 ). On average, it contains about 1 × 10 19 cm −3 of Ni. FIG. 12A shows the p-Si film 12.
4 is a photograph of a crystal surface showing a result of observing irregularities on the surface a. In the photograph, a protrusion was observed, but the height of the protrusion was approximately several nm.

【0034】次に、図8(d)に示すように、p−Si
膜12aにレーザアニールを施す。これにより、結晶粒
14aはさらに固相成長し、粒径が大きな結晶粒14b
となる。
Next, as shown in FIG.
Laser annealing is performed on the film 12a. As a result, the crystal grains 14a further grow in solid phase, and the crystal grains 14b
Becomes

【0035】次いで、図9(a)に示すように、セッコ
エッチを行い、結晶粒界15bを含む結晶欠陥を選択的
にエッチングする。このとき同時に、結晶粒界15bに
集積していたNiも除去される。また、図10(b)は
深さ方向のNiの濃度分布を示す図である。横軸と縦軸
は図10(a)と同じである。p−Si膜12a内のN
iは表面に近い方から減少してきており、凡そ1×10
18〜1×1019cm-3に分布している。
Next, as shown in FIG. 9A, Secco etching is performed to selectively etch crystal defects including the crystal grain boundaries 15b. At this time, Ni accumulated at the crystal grain boundary 15b is also removed at the same time. FIG. 10B is a diagram showing the concentration distribution of Ni in the depth direction. The horizontal axis and the vertical axis are the same as in FIG. N in p-Si film 12a
i is decreasing from the side closer to the surface, and is approximately 1 × 10
It is distributed at 18 to 1 × 10 19 cm −3 .

【0036】次に、図9(b)に示すように、レーザ光
を照射してp−Si膜12bをさらに固相成長させると
ともに、表面を平坦化する。これにより、ガラス基板1
1上に全体として素子形成層としてのp−Si膜12c
が形成される。図10(c)は深さ方向のNiの濃度分
布を示す図である。横軸と縦軸は図10(a)と同じで
ある。p−Si膜12c内のNiは凡そ1×1018〜1
×1019cm-3に維持されている。図12(b)はp−
Si膜12c表面の凹凸を観察した結果を示す結晶表面
の写真であり、突起は別にして平坦になっていることが
分かる。更に、ラマン散乱測定の結果、結晶の品質も良
好であることが確認された。
Next, as shown in FIG. 9B, the p-Si film 12b is further solid-phase grown by irradiating a laser beam, and the surface is flattened. Thereby, the glass substrate 1
P-Si film 12c as an element forming layer as a whole
Is formed. FIG. 10C is a diagram showing the concentration distribution of Ni in the depth direction. The horizontal axis and the vertical axis are the same as in FIG. Ni in the p-Si film 12c is approximately 1 × 10 18 to 1
× 10 19 cm -3 is maintained. FIG. 12B shows p-
It is a photograph of the crystal surface showing the result of observing the irregularities on the surface of the Si film 12c, and it can be seen that the projections are flat apart from the projections. Further, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.

【0037】なお、p−Si膜12cにトランジスタ等
の素子を形成する場合、突起を研磨(CMD)により除
去してもよいし、突起は小さいので除去しなくても素子
形成の障害にならないと考えられる。
When an element such as a transistor is formed on the p-Si film 12c, the protrusion may be removed by polishing (CMD), and since the protrusion is small, it is not obstructed to form the element. Conceivable.

【0038】以上のように、第2の実施の形態によれ
ば、固相成長温度を低下させ、かつ成長速度の向上を図
るため、a−Si膜12中に故意に高濃度(濃度1×1
17cm-3以上)のNiをドープさせた場合、さらに多
量の不純物が結晶粒界等の結晶欠陥15bに集積するこ
とになるが、選択エッチングにより結晶欠陥15bをエ
ッチングすることで、p−Si膜12b中からNiが除
去される。これにより、p−Si膜12cに形成された
トランジスタ等のリーク電流を低減することができる。
As described above, according to the second embodiment, in order to lower the solid phase growth temperature and improve the growth rate, the a-Si film 12 is intentionally made to have a high concentration (concentration 1 ×). 1
In the case of doping with Ni (0 17 cm −3 or more), a larger amount of impurities accumulate in crystal defects 15 b such as crystal grain boundaries. However, by etching the crystal defects 15 b by selective etching, p- Ni is removed from inside the Si film 12b. Thereby, the leakage current of the transistor and the like formed on the p-Si film 12c can be reduced.

【0039】また、p−Si膜12bを固相成長させる
工程の後であって結晶欠陥を選択的にエッチングする工
程の前に、レーザ光の照射によりp−Si膜12aを加
熱し、該p−Si膜12aの結晶粒径を大きくする工程
を含んでいるため、p−Si膜12bの結晶性がさらに
向上する。これにより、p−Si膜12cに形成された
トランジスタ等のキャリアの移動度を大きくして抵抗の
低減やオン電流の増加が可能となる。
After the step of solid-phase growth of the p-Si film 12b and before the step of selectively etching crystal defects, the p-Si film 12a is heated by laser light irradiation, Since the method includes the step of increasing the crystal grain size of the -Si film 12a, the crystallinity of the p-Si film 12b is further improved. This makes it possible to increase the mobility of carriers of a transistor or the like formed in the p-Si film 12c to reduce resistance and increase on-current.

【0040】更に、結晶欠陥のエッチング後にレーザア
ニールしてさらに固相成長させているため、結晶粒径を
一層大きくし、かつ表面を平坦化することができる。こ
れにより、p−Si膜17へのトランジスタ等の素子形
成が容易になる。
Further, since laser annealing is performed after the crystal defect is etched to further solid phase growth, the crystal grain size can be further increased and the surface can be flattened. This facilitates formation of an element such as a transistor on the p-Si film 17.

【0041】なお、図7のフローチャートので示す固
相成長方法も可能である。即ち、結晶欠陥の選択エッチ
ング後にa−Si膜を形成して、レーザアニール等で加
熱してもよい。これにより、表面を一層平坦化すること
ができる。
The solid phase growth method shown in the flowchart of FIG. 7 is also possible. That is, an a-Si film may be formed after selective etching of crystal defects, and may be heated by laser annealing or the like. Thereby, the surface can be further flattened.

【0042】(3)本発明の第3及び第4の実施の形態 図13(a)〜(d)は、第3の形態に係る結晶成長方
法を示す断面図である。上記第1及び第2の形態と異な
るところは、不純物捕獲層を設けていることである。
(3) Third and Fourth Embodiments of the Invention FIGS. 13A to 13D are cross-sectional views showing a crystal growth method according to a third embodiment. The difference from the first and second embodiments is that an impurity trapping layer is provided.

【0043】まず、図13(a)に示すように、ガラス
基板21上に膜厚約200nmのシリコン酸化膜22を
形成する。さらに、膜厚約20nmのa−Si膜を形成
した後、例えば、220mJ,330mJのエネルギの
2段階でa−Si膜にレーザ光を照射してアニールし、
結晶粒径約10nmのp−Si膜(不純物捕獲層)23
を形成する。なお、レーザ光の照射時、温度は1410
℃程度になるが、必要なレーザ光のエネルギはレーザ照
射装置により異なる。
First, as shown in FIG. 13A, a silicon oxide film 22 having a thickness of about 200 nm is formed on a glass substrate 21. Further, after forming an a-Si film having a thickness of about 20 nm, the a-Si film is annealed by irradiating a laser beam to the a-Si film at two stages of energy of, for example, 220 mJ and 330 mJ,
P-Si film (impurity capture layer) 23 having a crystal grain size of about 10 nm
To form The temperature was 1410 at the time of laser light irradiation.
Although the temperature is on the order of ° C., the required energy of the laser beam differs depending on the laser irradiation device.

【0044】次いで、図13(b)に示すように、p−
Si膜23上に膜厚約50nmのa−Si膜24とNi
膜25とを順に形成した後、図13(c)に示すよう
に、温度550℃,4時間の加熱処理を行い、a−Si
膜24にNiを拡散させるとともにp−Si膜24aを
固相成長させる。
Next, as shown in FIG.
An a-Si film 24 having a thickness of about 50 nm and Ni
After forming the film 25 in order, as shown in FIG. 13C, a heat treatment is performed at a temperature of 550 ° C. for 4 hours to form a-Si.
Ni is diffused into the film 24 and the p-Si film 24a is grown in a solid phase.

【0045】次に、図13(d)に示すように、Ni膜
25を除去した後、レーザアニールを加えることによ
り、さらに固相成長させて、結晶粒径を大きくする。こ
れにより、素子形成層としてのp−Si膜24bが作成
される。このとき、加熱によりNiは移動し、p−Si
膜23に捕獲される。
Next, as shown in FIG. 13D, after the Ni film 25 is removed, laser annealing is performed to further grow the solid phase to increase the crystal grain size. Thus, a p-Si film 24b as an element formation layer is formed. At this time, Ni moves by heating, and p-Si
The film is captured by the film 23.

【0046】図14(a)はp−Si膜(不純物捕獲
層)23及びp−Si膜24b内のNiの濃度分布を調
査した結果について示す。横軸は線形目盛りで表した深
さ(nm)を示し、縦軸は対数目盛りで表したNi濃度
(cm-3)を示す。なお、比較のため、p−Si膜(不
純物捕獲層)23を有しない試料についても同じ実験を
行い、p−Si膜24b内のNiの濃度分布を調査し
た。調査結果を図14(b)に示す。
FIG. 14A shows the result of investigation of the concentration distribution of Ni in the p-Si film (impurity trapping layer) 23 and the p-Si film 24b. The horizontal axis indicates the depth (nm) expressed on a linear scale, and the vertical axis indicates the Ni concentration (cm -3 ) expressed on a logarithmic scale. For comparison, the same experiment was performed on a sample having no p-Si film (impurity trapping layer) 23, and the concentration distribution of Ni in the p-Si film 24b was examined. The result of the investigation is shown in FIG.

【0047】調査結果によれば、多量のNiがp−Si
膜(不純物捕獲層)23中に捕獲されており、その分だ
けp−Si膜24b内のNi濃度が低下している。比較
例と比べて効果が著しい。
According to the results of the investigation, a large amount of Ni is p-Si
It is trapped in the film (impurity trapping layer) 23, and the Ni concentration in the p-Si film 24b is reduced by that amount. The effect is remarkable as compared with the comparative example.

【0048】更に、ラマン散乱測定の結果、結晶の品質
も良好であることが確認された。
Further, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.

【0049】以上のように、第3の形態によれば、a−
Si膜24の下に形成したp−Si膜(不純物捕獲層)
23に、a−Si膜24を固相成長させて形成したp−
Si膜24a中のNiを加熱により移動させて捕獲して
いる。これにより、p−Si膜24a中からNiが除か
れる。これにより、p−Si膜24bに形成されたトラ
ンジスタ等のリーク電流を低減することができる。
As described above, according to the third embodiment, a-
P-Si film (impurity trapping layer) formed under Si film 24
23, a p- film formed by solid-phase growth of an a-Si film 24 is formed.
Ni in the Si film 24a is moved and captured by heating. Thereby, Ni is removed from the p-Si film 24a. As a result, it is possible to reduce the leakage current of the transistor and the like formed on the p-Si film 24b.

【0050】また、p−Si膜24aを固相成長させた
後、レーザ光の照射によりp−Si膜24aを加熱して
いるため、p−Si膜24bの結晶粒径を大きくして、
p−Si膜24bの結晶性を向上させることができる。
これにより、p−Si膜24bに形成されたトランジス
タ等のキャリアの移動度を大きくして抵抗を低減し、か
つオン電流を増加させることができる。
After the p-Si film 24a is solid-phase grown, the p-Si film 24a is heated by laser light irradiation, so that the crystal grain size of the p-Si film 24b is increased.
The crystallinity of the p-Si film 24b can be improved.
This makes it possible to increase the mobility of carriers such as transistors formed in the p-Si film 24b, reduce the resistance, and increase the on-current.

【0051】なお、上記では、不純物捕獲層として、p
−Si膜24a又は24bに対して異なる結晶欠陥の密
度,分布又は大きさを有するp−Si膜23を用いてい
るが、第4の形態として、図15に示すように、p−S
i膜24a又は24bに対して異なる格子定数を有する
半導体層、例えばSiGe膜26を用いることも可能で
ある。
In the above description, p is used as the impurity trapping layer.
Although a p-Si film 23 having a different density, distribution or size of crystal defects is used for the -Si film 24a or 24b, as a fourth mode, as shown in FIG.
It is also possible to use a semiconductor layer having a different lattice constant for the i film 24a or 24b, for example, a SiGe film 26.

【0052】この場合も、p−Si膜24b中のNi濃
度分布は、上記第3の形態と同様、図16(a)に示す
ようになる。即ち、SiGe膜26にNiが捕獲され、
p−Si膜24b中のNi濃度を低減させることができ
る。なお、図16(b)はSiGe膜26を有しない試
料についての実験結果である。
Also in this case, the Ni concentration distribution in the p-Si film 24b is as shown in FIG. 16A as in the third embodiment. That is, Ni is captured by the SiGe film 26,
The Ni concentration in the p-Si film 24b can be reduced. FIG. 16B shows an experimental result of a sample having no SiGe film 26.

【0053】(4)本発明の第5の実施の形態 図17(a)〜(d)は、第5の形態に係る結晶成長方
法を示す断面図である。上記第3及び第4の形態と異な
るところは、固相成長させたNiを含有するp−Si膜
28上に不純物捕獲層としてリンを含有するp−Si膜
29を形成していることである。
(4) Fifth Embodiment of the Invention FIGS. 17A to 17D are cross-sectional views showing a crystal growth method according to a fifth embodiment. The difference from the third and fourth embodiments is that a phosphorus-containing p-Si film 29 is formed as an impurity trapping layer on a solid-phase grown Ni-containing p-Si film 28. .

【0054】まず、図17(a)に示すように、ガラス
基板21上にシリコン酸化膜22を形成する。続いて、
上記と同様にしてa−Si膜にNi(不純物)をドープ
させて固相成長させてp−Si膜28を形成する。この
ときのp−Si膜28中のNi濃度分布を図18(a)
に示す。
First, as shown in FIG. 17A, a silicon oxide film 22 is formed on a glass substrate 21. continue,
In the same manner as described above, the a-Si film is doped with Ni (impurity) and solid-phase grown to form the p-Si film 28. The Ni concentration distribution in the p-Si film 28 at this time is shown in FIG.
Shown in

【0055】次いで、図17(b)に示すように、p−
Si膜28上に濃度約1×1020cm-3のリンを含有さ
せたp−Si膜(不純物捕獲層)29をCVD法により
形成する。
Next, as shown in FIG.
A p-Si film (impurity capture layer) 29 containing phosphorus having a concentration of about 1 × 10 20 cm −3 is formed on the Si film 28 by a CVD method.

【0056】次に、図17(c)に示すように、レーザ
アニールを加えて加熱することにより、p−Si膜28
内のNiをp−Si膜29内に移動させてp−Si膜2
9に捕獲させるとともに、p−Si膜28aの結晶粒径
を大きく成長させる。
Next, as shown in FIG. 17C, the p-Si film 28 is heated by applying laser annealing.
Ni inside the p-Si film 29 is moved into the p-Si film 29 to form the p-Si film 2.
9 and grow the crystal grain size of the p-Si film 28a to a large value.

【0057】次いで、図17(d)に示すように、p−
Si膜29を除去すると、素子形成層の作成が完了す
る。このときのp−Si膜28a中のNi濃度分布を図
18(b)に示す。即ち、p−Si膜28aの表面から
Niが減少している。更に、ラマン散乱測定の結果、結
晶の品質も良好であることが確認された。
Next, as shown in FIG.
When the Si film 29 is removed, the formation of the element formation layer is completed. FIG. 18B shows the Ni concentration distribution in the p-Si film 28a at this time. That is, Ni decreases from the surface of the p-Si film 28a. Further, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.

【0058】上記第5の形態によれば、p−Si膜28
上にp−Si膜(不純物捕獲層)29形成した後、加熱
によりp−Si膜28a内のNiをp−Si膜29内に
移動させてp−Si膜29に捕獲させているので、p−
Si膜28a内のNiを低減させることができる。これ
により、p−Si膜28aにトランジスタ等を形成した
場合、トランジスタのリーク電流を低減させ、かつ性能
を向上させることができる。
According to the fifth embodiment, the p-Si film 28
After the p-Si film (impurity trapping layer) 29 is formed thereon, Ni in the p-Si film 28a is moved into the p-Si film 29 by heating and is captured by the p-Si film 29, so that p −
Ni in the Si film 28a can be reduced. Thus, when a transistor or the like is formed on the p-Si film 28a, the leakage current of the transistor can be reduced and the performance can be improved.

【0059】また、p−Si膜29にNiを捕獲した
後、p−Si膜29を除去することで、後に加熱処理を
加えた場合でも、p−Si膜28a中に再びNiが戻る
のを防止することができる。
Also, after Ni is captured by the p-Si film 29, the p-Si film 29 is removed to prevent the Ni from returning to the p-Si film 28a again even if a heat treatment is applied later. Can be prevented.

【0060】更に、固相成長の後、さらにレーザアニー
ルを加えてさらに固相成長を行い、結晶粒径を大きくし
ているので、p−Si膜28a中のキャリアの移動度を
大きくし、p−Si膜28aに形成されたトランジスタ
の性能を向上させることができる。
Further, after the solid phase growth, laser annealing is further performed to further perform the solid phase growth to increase the crystal grain size, so that the mobility of carriers in the p-Si film 28a is increased, -The performance of the transistor formed on the Si film 28a can be improved.

【0061】また、不純物捕獲層29として非常に小さ
い結晶性のp−Si又は格子定数の異なる半導体、例え
ばSiGeを用いてもよい。
The impurity trapping layer 29 may be made of very small crystalline p-Si or a semiconductor having a different lattice constant, for example, SiGe.

【0062】(5)本発明の第6の実施の形態 図19(a)〜(e)は、第6の形態に係る結晶成長方
法を示す断面図である。上記第5の形態と異なるところ
は、固相成長させたNiを含有するp−Si膜30を部
分的にエッチングして素子形成領域となる複数のp−S
i膜30aにエアアイソレーションした後、p−Si膜
30aの間に不純物捕獲層としてリンを含有するp−S
i膜32を埋め込み、そこにNiを捕獲していることで
ある。
(5) Sixth Embodiment of the Present Invention FIGS. 19A to 19E are cross-sectional views showing a crystal growth method according to a sixth embodiment. The difference from the fifth embodiment is that the p-Si film 30 containing Ni grown by solid phase is partially etched to form a plurality of p-S
After air isolation to the i-film 30a, a p-S containing phosphorus as an impurity trapping layer is formed between the p-Si films 30a.
This means that the i film 32 is embedded and Ni is captured therein.

【0063】まず、図19(a)に示すように、ガラス
基板21上にシリコン酸化膜22を形成する。続いて、
上記と同様にしてa−Si膜にNi(不純物)をドープ
させて固相成長させてp−Si膜30を形成する。この
ときのp−Si膜30中のNi濃度分布を図20(a)
に示す。
First, as shown in FIG. 19A, a silicon oxide film 22 is formed on a glass substrate 21. continue,
In the same manner as described above, the a-Si film is doped with Ni (impurity) and solid-phase grown to form the p-Si film 30. FIG. 20A shows the Ni concentration distribution in the p-Si film 30 at this time.
Shown in

【0064】次いで、図19(b)に示すように、p−
Si膜30上の素子形成層を形成すべき領域にレジスト
マスク31を形成した後、レジストマスク31により選
択的にp−Si膜30をエッチングし、除去する。これ
により、シリコン酸化膜22上に素子形成層30aが残
る。
Next, as shown in FIG.
After a resist mask 31 is formed in a region on the Si film 30 where an element formation layer is to be formed, the p-Si film 30 is selectively etched by the resist mask 31 and removed. As a result, the element formation layer 30a remains on the silicon oxide film 22.

【0065】次に、図19(c)に示すように、レジス
トマスク31をそのまま残し、上から濃度約1×1020
cm-3のリンを含有させたp−Si膜(不純物捕獲層)
32をCVD法により形成する。素子形成層30aの間
にはp−Si膜32が埋め込まれる。
Next, as shown in FIG. 19C, the resist mask 31 is left as it is, and a concentration of about 1 × 10 20
p-Si film containing phosphorus at cm -3 (impurity trapping layer)
32 is formed by a CVD method. A p-Si film 32 is buried between the element forming layers 30a.

【0066】次いで、レジストマスク31を除去して、
リフトオフにより、素子形成層30aの間に埋め込まれ
たp−Si膜32を残す。
Next, the resist mask 31 is removed,
The p-Si film 32 buried between the element formation layers 30a is left by lift-off.

【0067】次に、図19(d)に示すように、素子形
成層30a及びp−Si膜32表面からレーザ光を照射
して加熱することにより、p−Si膜30a内のNiを
p−Si膜32内に移動させてp−Si膜32に捕獲さ
せるとともに、p−Si膜30bの結晶粒径を大きく成
長させる。
Next, as shown in FIG. 19D, by irradiating laser light from the surface of the element forming layer 30a and the surface of the p-Si film 32 and heating, the Ni in the p-Si film 30a is converted into p-type. The p-Si film 32 is moved into the Si film 32 and captured by the p-Si film 32, and the crystal grain size of the p-Si film 30b is increased.

【0068】次いで、図19(e)に示すように、エッ
チングレート差を利用してp−Si膜32を除去する
と、素子形成層30bの作成が完了する。このときのp
−Si膜30b中のNi濃度分布を図20(b)に示
す。即ち、p−Si膜30b内のNi濃度が減少し、2
×1017cm-3になった。更に、ラマン散乱測定の結
果、結晶の品質も良好であることが確認された。
Next, as shown in FIG. 19E, when the p-Si film 32 is removed by utilizing the difference in etching rate, the formation of the element formation layer 30b is completed. P at this time
FIG. 20B shows the Ni concentration distribution in the -Si film 30b. That is, the Ni concentration in the p-Si film 30b decreases,
× 10 17 cm -3 . Further, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.

【0069】上記第6の形態によれば、素子形成領域と
なる複数のp−Si膜30aにエアアイソレーションし
た後、p−Si膜30aの間に不純物捕獲層としてリン
を含有するp−Si膜32を埋め込み、そこにNiを捕
獲しているので、p−Si膜30b内のNiを低減させ
ることができる。これにより、p−Si膜30bにトラ
ンジスタ等を形成した場合、トランジスタのリーク電流
を低減させ、かつ性能を向上させることができる。
According to the sixth embodiment, after a plurality of p-Si films 30a to be element forming regions are air-isolated, the p-Si film containing phosphorus as an impurity trapping layer is formed between the p-Si films 30a. Since the film 32 is embedded and Ni is captured therein, Ni in the p-Si film 30b can be reduced. Thus, when a transistor or the like is formed on the p-Si film 30b, the leakage current of the transistor can be reduced and the performance can be improved.

【0070】また、p−Si膜32にNiを捕獲した
後、p−Si膜32を除去することで、後に加熱処理を
加えた場合でも、p−Si膜30b中に再びNiが戻る
のを防止することができる。
After Ni is captured by the p-Si film 32, the p-Si film 32 is removed to prevent the Ni from returning to the p-Si film 30b even if a heat treatment is performed later. Can be prevented.

【0071】更に、固相成長の後、さらにレーザアニー
ルを加えてさらに固相成長を行い、結晶粒径を大きくし
ているので、p−Si膜30b中のキャリアの移動度を
大きくし、p−Si膜30bに形成されたトランジスタ
の性能を向上させることができる。
Further, after the solid-phase growth, laser annealing is further performed to further perform solid-phase growth to increase the crystal grain size. Therefore, the mobility of carriers in the p-Si film 30b is increased, -The performance of the transistor formed on the Si film 30b can be improved.

【0072】また、不純物捕獲層32として非常に小さ
い結晶性のp−Si又は格子定数の異なる半導体、例え
ばSiGeを用いてもよい。
The impurity trapping layer 32 may be made of very small crystalline p-Si or a semiconductor having a different lattice constant, for example, SiGe.

【0073】(6)本発明の第7の実施の形態 図21(a)〜(d)は、第7の形態に係る結晶成長方
法を示す断面図である。第7の形態の特徴は、素子形成
層となるp−Si膜34の上下に不純物捕獲層を形成し
ていることである。第7の形態では、p−Si膜34の
下にSiGe膜33を、p−Si膜34の上にリンを含
有するp−Si膜35を形成している。
(6) Seventh Embodiment of the Present Invention FIGS. 21A to 21D are cross-sectional views showing a crystal growth method according to a seventh embodiment. A feature of the seventh embodiment is that impurity trapping layers are formed above and below a p-Si film 34 serving as an element formation layer. In the seventh embodiment, a SiGe film 33 is formed below a p-Si film 34, and a p-Si film 35 containing phosphorus is formed on the p-Si film 34.

【0074】まず、図21(a)に示すように、ガラス
基板21上にシリコン酸化膜22を形成する。続いて、
膜厚約20nmのSiGe膜(不純物捕獲層)33と膜
厚約50nmのa−Si膜とを順に形成した後、上記と
同様にしてa−Si膜にNi(不純物)をドープさせて
固相成長させ、p−Si膜34を形成する。このときの
p−Si膜34中のNi濃度分布を図22(a)に示
す。
First, as shown in FIG. 21A, a silicon oxide film 22 is formed on a glass substrate 21. continue,
After a SiGe film (impurity trapping layer) 33 having a thickness of about 20 nm and an a-Si film having a thickness of about 50 nm are sequentially formed, the a-Si film is doped with Ni (impurity) in the same manner as described above. The p-Si film 34 is formed by growing. FIG. 22A shows the Ni concentration distribution in the p-Si film 34 at this time.

【0075】次いで、図21(b)に示すように、p−
Si膜34上に濃度約1×1020cm-3のリンを含有さ
せたp−Si膜(不純物捕獲層)35をCVD法により
形成する。
Next, as shown in FIG.
A p-Si film (impurity trapping layer) 35 containing phosphorus having a concentration of about 1 × 10 20 cm −3 is formed on the Si film 34 by a CVD method.

【0076】次に、図21(c)に示すように、レーザ
アニールを加えて加熱することにより、p−Si膜34
内のNiをSiGe膜33内及びp−Si膜35内に移
動させてSiGe膜33内及びp−Si膜35に捕獲さ
せるとともに、p−Si膜34aの結晶粒径を大きく成
長させる。
Next, as shown in FIG. 21C, the p-Si film 34 is heated by laser annealing.
Ni in the SiGe film 33 and the p-Si film 35 is moved to be captured in the SiGe film 33 and the p-Si film 35, and the crystal grain size of the p-Si film 34a is increased.

【0077】次いで、図21(d)に示すように、p−
Si膜35を除去すると、素子形成層34aの作成が完
了する。このときのp−Si膜34a中のNi濃度分布
を図22(b)に示す。即ち、p−Si膜34aのNi
濃度が減少し、1×1017cm-3以下になった。更に、
ラマン散乱測定の結果、結晶の品質も良好であることが
確認された。
Next, as shown in FIG.
When the Si film 35 is removed, the formation of the element formation layer 34a is completed. FIG. 22 (b) shows the Ni concentration distribution in the p-Si film 34a at this time. That is, the Ni of the p-Si film 34a is
The concentration decreased to 1 × 10 17 cm −3 or less. Furthermore,
As a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.

【0078】上記第7の形態によれば、素子形成層とな
るp−Si膜34の上下に不純物捕獲層33,35を形
成しているので、p−Si膜34a内のNiを低減させ
ることができる。これにより、p−Si膜34aにトラ
ンジスタ等を形成した場合、トランジスタのリーク電流
を低減させ、かつ性能を向上させることができる。
According to the seventh embodiment, since the impurity trapping layers 33 and 35 are formed above and below the p-Si film 34 serving as an element forming layer, Ni in the p-Si film 34a can be reduced. Can be. Thus, when a transistor or the like is formed on the p-Si film 34a, the leakage current of the transistor can be reduced and the performance can be improved.

【0079】また、p−Si膜35にNiを捕獲した
後、p−Si膜33を除去することで、後に加熱処理を
加えた場合でも、p−Si膜34a中に再び戻るNi量
を低減させることができる。
Further, by removing the p-Si film 33 after capturing Ni in the p-Si film 35, the amount of Ni returning to the p-Si film 34a again can be reduced even if a heat treatment is performed later. Can be done.

【0080】更に、固相成長の後、さらにレーザアニー
ルを加えてさらに固相成長を行い、結晶粒径を大きくし
ているので、p−Si膜34a中のキャリアの移動度を
大きくし、p−Si膜34aに形成されたトランジスタ
の性能を向上させることができる。
Further, after solid phase growth, laser annealing is further performed to further perform solid phase growth to increase the crystal grain size. Therefore, the mobility of carriers in the p-Si film 34a is increased, -The performance of the transistor formed on the Si film 34a can be improved.

【0081】また、不純物捕獲層33,35として非常
に小さい結晶性のp−Si又は格子定数の異なる半導
体、例えばSiGeを用いてもよい。
The impurity trapping layers 33 and 35 may be made of very small crystalline p-Si or a semiconductor having a different lattice constant, for example, SiGe.

【0082】なお、上記実施の形態では、a−Si膜に
故意にNiを導入しているが、最初からa−Si膜に不
純物(軽元素や金属元素)が存在する場合にも有効であ
る。
In the above embodiment, Ni is intentionally introduced into the a-Si film. However, it is also effective when impurities (light elements or metal elements) are present in the a-Si film from the beginning. .

【0083】また、本発明の結晶成長方法における不純
物の除去方法を、固相成長したp−Si膜に適用してい
るが、CVD法により成長したp−Si膜にも適用する
ことが可能である。
Although the method for removing impurities in the crystal growth method of the present invention is applied to a p-Si film grown by solid phase, it can be applied to a p-Si film grown by a CVD method. is there.

【0084】[0084]

【発明の効果】以上のように、本発明によれば、a−S
i膜の上又は下に形成した不純物捕獲層に、a−Si膜
中、又は該a−Si膜を固相成長させて形成したp−S
i膜中の不純物を加熱により移動させて捕獲しているた
め、p−Si膜中から不純物が除かれる。これにより、
p−Si膜に形成されたトランジスタ等のリーク電流を
低減することができる。
As described above, according to the present invention, a-S
In the impurity trapping layer formed above or below the i film, p-S formed in the a-Si film or by solid-phase growth of the a-Si film
Since the impurities in the i film are moved and captured by heating, the impurities are removed from the p-Si film. This allows
Leakage current of a transistor or the like formed in the p-Si film can be reduced.

【0085】特に、不純物捕獲層に不純物を捕獲した
後、不純物捕獲層を除去することで、後に加熱処理を加
えた場合でも、p−Si膜中に再び不純物が戻るのを防
止することができる。
In particular, after the impurities are trapped in the impurity trapping layer, the impurity trapping layer is removed, so that the impurities can be prevented from returning to the p-Si film even if heat treatment is performed later. .

【0086】また、p−Si膜中の不純物を移動させて
不純物捕獲層に捕獲する際にレーザ光の照射によりp−
Si膜を加熱しているため、p−Si膜の結晶粒径を大
きくして、p−Si膜の結晶性を向上させることができ
る。これにより、p−Si膜に形成されたトランジスタ
等のキャリアの移動度を大きくして抵抗を低減し、かつ
オン電流を増加させることができる。
Further, when the impurities in the p-Si film are moved to be captured by the impurity capturing layer, the p-
Since the Si film is heated, the crystal grain size of the p-Si film can be increased, and the crystallinity of the p-Si film can be improved. Thus, the mobility of carriers such as a transistor formed in the p-Si film can be increased to reduce the resistance and increase the on-current.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る結晶成長方法
の工程順序について示すフローチャートである。
FIG. 1 is a flowchart showing a process sequence of a crystal growth method according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態に係る結晶成長方法
について示す断面図(その1)である。
FIG. 2 is a cross-sectional view (part 1) illustrating a crystal growth method according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態に係る結晶成長方法
について示す断面図(その2)である。
FIG. 3 is a sectional view (part 2) illustrating a crystal growth method according to the first embodiment of the present invention.

【図4】本発明の第1の実施の形態に係る結晶成長方法
における素子形成層内のNi濃度分布を示す図である。
FIG. 4 is a view showing a Ni concentration distribution in an element formation layer in the crystal growth method according to the first embodiment of the present invention.

【図5】本発明の第1の実施の形態に係る結晶成長方法
におけるp−Si膜の表面状態を示す結晶薄膜写真であ
る。
FIG. 5 is a crystal thin film photograph showing a surface state of a p-Si film in the crystal growth method according to the first embodiment of the present invention.

【図6】本発明の第1の実施の形態に係る結晶成長方法
におけるp−Si膜の表面状態を示す結晶薄膜写真であ
る。
FIG. 6 is a crystal thin film photograph showing a surface state of a p-Si film in the crystal growth method according to the first embodiment of the present invention.

【図7】本発明の第2の実施の形態に係る結晶成長方法
の工程順序について示すフローチャートである。
FIG. 7 is a flowchart showing a process sequence of a crystal growth method according to a second embodiment of the present invention.

【図8】本発明の第2の実施の形態に係る結晶成長方法
について示す断面図(その1)である。
FIG. 8 is a sectional view (part 1) illustrating a crystal growth method according to a second embodiment of the present invention.

【図9】本発明の第2の実施の形態に係る結晶成長方法
について示す断面図(その2)である。
FIG. 9 is a cross-sectional view (part 2) illustrating a crystal growth method according to the second embodiment of the present invention.

【図10】本発明の第2の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。
FIG. 10 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a second embodiment of the present invention.

【図11】本発明の第2の実施の形態に係る結晶成長方
法におけるp−Si膜の表面状態を示す結晶薄膜写真で
ある。
FIG. 11 is a crystal thin film photograph showing a surface state of a p-Si film in a crystal growth method according to a second embodiment of the present invention.

【図12】本発明の第2の実施の形態に係る結晶成長方
法におけるp−Si膜の表面状態を示す結晶薄膜写真で
ある。
FIG. 12 is a crystal thin film photograph showing a surface state of a p-Si film in a crystal growth method according to a second embodiment of the present invention.

【図13】本発明の第3の実施の形態に係る結晶成長方
法について示す断面図である。
FIG. 13 is a cross-sectional view showing a crystal growth method according to a third embodiment of the present invention.

【図14】本発明の第3の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。
FIG. 14 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a third embodiment of the present invention.

【図15】本発明の第4の実施の形態に係る結晶成長方
法について示す断面図である。
FIG. 15 is a cross-sectional view illustrating a crystal growth method according to a fourth embodiment of the present invention.

【図16】本発明の第4の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。
FIG. 16 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a fourth embodiment of the present invention.

【図17】本発明の第5の実施の形態に係る結晶成長方
法について示す断面図である。
FIG. 17 is a sectional view illustrating a crystal growth method according to a fifth embodiment of the present invention.

【図18】本発明の第5の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。
FIG. 18 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a fifth embodiment of the present invention.

【図19】本発明の第6の実施の形態に係る結晶成長方
法について示す断面図である。
FIG. 19 is a sectional view illustrating a crystal growth method according to a sixth embodiment of the present invention.

【図20】本発明の第6の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。
FIG. 20 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a sixth embodiment of the present invention.

【図21】本発明の第7の実施の形態に係る結晶成長方
法について示す断面図である。
FIG. 21 is a cross-sectional view showing a crystal growth method according to a seventh embodiment of the present invention.

【図22】本発明の第7の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。
FIG. 22 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a seventh embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,11,21 ガラス基板、 2,6,12,24 a−Si膜、 2a,12a,12b,24a,24b,28,30,
30a,34 p−Si膜、 3,13,25 Ni膜、 4,14a,14b 結晶粒、 5,15a,15b 結晶粒界、 7,12c,28a,30b,34a p−Si膜(素
子形成層)、 22 シリコン酸化膜、 23 p−Si膜(不純物捕獲層)、 26,33 SiGe膜(不純物捕獲層)、 29,32,35 リンを含有するp−Si膜(不純物
捕獲層)、 31 レジストマスク。
1,11,21 glass substrate, 2,6,12,24 a-Si film, 2a, 12a, 12b, 24a, 24b, 28,30,
30a, 34 p-Si film, 3, 13, 25 Ni film, 4, 14a, 14b crystal grain, 5, 15a, 15b crystal grain boundary, 7, 12c, 28a, 30b, 34a p-Si film (element formation layer ), 22 silicon oxide film, 23 p-Si film (impurity trapping layer), 26,33 SiGe film (impurity trapping layer), 29,32,35 phosphorus-containing p-Si film (impurity trapping layer), 31 resist mask.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 627G Fターム(参考) 5F052 AA02 AA11 CA02 CA08 DA02 DB01 EA16 FA06 FA19 HA08 JA01 5F110 AA01 AA06 AA07 BB01 DD02 DD13 GG01 GG02 GG13 GG19 GG25 GG33 GG34 GG36 GG44 PP01 PP03 PP29 PP34 QQ19 QQ28 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 29/786 H01L 29/78 627G F-term (Reference) 5F052 AA02 AA11 CA02 CA08 DA02 DB01 EA16 FA06 FA19 HA08 JA01 5F110 AA01 AA06 AA07 BB01 DD02 DD13 GG01 GG02 GG13 GG19 GG25 GG33 GG34 GG36 GG44 PP01 PP03 PP29 PP34 QQ19 QQ28

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 アモルファスシリコン膜の上又は下に形
成した不純物捕獲層に、前記アモルファスシリコン膜
中、又は該アモルファスシリコン膜を固相成長させて形
成したポリシリコン膜中の不純物を加熱により移動させ
て捕獲する工程を含むことを特徴とする結晶成長方法。
An impurity trapping layer formed above or below an amorphous silicon film is moved by heating impurities in the amorphous silicon film or in a polysilicon film formed by solid-phase growth of the amorphous silicon film. A crystal growth method, comprising a step of capturing by means of a crystal.
【請求項2】 前記アモルファスシリコン膜中、又は前
記ポリシリコン膜中の不純物を前記不純物捕獲層に捕獲
した後、前記不純物捕獲層を除去することを特徴とする
請求項1に記載の結晶成長方法。
2. The crystal growth method according to claim 1, wherein said impurity trapping layer is removed after impurities in said amorphous silicon film or said polysilicon film are trapped by said impurity trapping layer. .
【請求項3】 前記不純物捕獲層は、前記ポリシリコン
膜に対して異なる結晶欠陥の密度,分布又は大きさを有
する半導体層であることを特徴とする請求項1又は2に
記載の結晶成長方法。
3. The crystal growth method according to claim 1, wherein the impurity trapping layer is a semiconductor layer having a different density, distribution or size of crystal defects with respect to the polysilicon film. .
【請求項4】 前記不純物捕獲層は、前記ポリシリコン
膜に対して異なる格子定数を有する半導体層であること
を特徴とする請求項1又は2に記載の結晶成長方法。
4. The crystal growth method according to claim 1, wherein the impurity trapping layer is a semiconductor layer having a different lattice constant from the polysilicon film.
【請求項5】 前記不純物捕獲層は、リン又はボロンの
いずれかを含有する半導体層であることを特徴とする請
求項1又は2に記載の結晶成長方法。
5. The crystal growth method according to claim 1, wherein the impurity trapping layer is a semiconductor layer containing either phosphorus or boron.
【請求項6】 前記不純物を移動させる加熱は、レーザ
光の照射によることを特徴とする請求項1乃至5の何れ
か一に記載の結晶成長方法。
6. The crystal growth method according to claim 1, wherein the heating for moving the impurities is performed by laser light irradiation.
【請求項7】 前記固相成長させる前のアモルファスシ
リコン膜に、濃度1×1017cm-3以上のニッケル又は
銅をドープすることを特徴とする請求項1乃至6の何れ
か一に記載の結晶成長方法。
7. The method according to claim 1, wherein the amorphous silicon film before the solid phase growth is doped with nickel or copper having a concentration of 1 × 10 17 cm −3 or more. Crystal growth method.
JP2002122414A 2002-04-24 2002-04-24 Crystal growing method Pending JP2002373859A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002122414A JP2002373859A (en) 2002-04-24 2002-04-24 Crystal growing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002122414A JP2002373859A (en) 2002-04-24 2002-04-24 Crystal growing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27122395A Division JP3350319B2 (en) 1995-10-19 1995-10-19 Crystal growth method

Publications (1)

Publication Number Publication Date
JP2002373859A true JP2002373859A (en) 2002-12-26

Family

ID=19194159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002122414A Pending JP2002373859A (en) 2002-04-24 2002-04-24 Crystal growing method

Country Status (1)

Country Link
JP (1) JP2002373859A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103905A (en) * 2005-09-12 2007-04-19 Nissan Motor Co Ltd Semiconductor device and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103905A (en) * 2005-09-12 2007-04-19 Nissan Motor Co Ltd Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
JP3306258B2 (en) Method for manufacturing semiconductor device
KR100227439B1 (en) Polycrystalline thin film and the manufacturing method of thin film semiconductor device
US5488000A (en) Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JP2616741B2 (en) Method for manufacturing polycrystalline silicon-germanium thin film transistor
US7199399B2 (en) Thin film transistor, thin film transistor substrate, and methods for manufacturing the same
JP2002176180A (en) Thin film semiconductor element and its manufacturing method
US6716726B2 (en) Thin film semiconductor device containing polycrystalline Si—Ge alloy and method for producing thereof
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
JP2001135573A (en) Method of fabrication for semiconductor device and semiconductor device
JP3432187B2 (en) Method for manufacturing semiconductor device
US20090140255A1 (en) Crystalline Semicondutor Film and Method for Manufacturing the Same
JP4026191B2 (en) Method for forming silicon single crystal particles and method for manufacturing flash memory cell
JP3350319B2 (en) Crystal growth method
US20050227421A1 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JPH1050715A (en) Silicon wafer and manufacture thereof
JPH0422120A (en) Thin film semiconductor device
JP2002373859A (en) Crystal growing method
JP2800743B2 (en) Method for manufacturing thin film transistor
KR100695144B1 (en) Single crystal substrate and fabrication method thereof
JP3269730B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JPH07273339A (en) Manufacture of thin film semiconductor device
US6893944B2 (en) Method of manufacturing a semiconductor wafer
EP1577932A2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JP2003051600A (en) Thin-film transistor and manufacturing method therefor
JPS61127117A (en) Method for forming polycrystalline semiconductor thin film

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071030