JP2002366126A - Display device and its manufacturing method - Google Patents

Display device and its manufacturing method

Info

Publication number
JP2002366126A
JP2002366126A JP2002079512A JP2002079512A JP2002366126A JP 2002366126 A JP2002366126 A JP 2002366126A JP 2002079512 A JP2002079512 A JP 2002079512A JP 2002079512 A JP2002079512 A JP 2002079512A JP 2002366126 A JP2002366126 A JP 2002366126A
Authority
JP
Japan
Prior art keywords
signal
substrate
circuit
optical waveguide
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002079512A
Other languages
Japanese (ja)
Inventor
Shojiro Kitamura
昇二郎 北村
Tsugio Ide
次男 井出
Atsushi Harada
篤 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002079512A priority Critical patent/JP2002366126A/en
Publication of JP2002366126A publication Critical patent/JP2002366126A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display device which is suitably adaptive to an increase in size and an increase in resolution. SOLUTION: Transmission path for signals from a signal control circuit 17 to data electrode driving circuits 15A to 15C are composed of optical waveguides 20A, 20B, and 20C as optical transmission lines capable of transmitting optical signals and transmission paths of signals from a signal control circuit 17 to address electrode driving circuits 16A and 16B are composed of optical waveguides 21A, 21B, 21C, and 21D as optical transmission lines capable of transmitting optical signals.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、液晶表示装置や
有機EL(electroluminescence)表示装置等のような表
示装置並びにその製造方法の改良に関し、特に、大型化
及び高解像度化に好適に対応できるようにしたものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a display device such as a liquid crystal display device and an organic EL (electroluminescence) display device and a method of manufacturing the same, and more particularly, to suitably respond to an increase in size and a higher resolution. It was made.

【0002】[0002]

【従来の技術】従来の例えば液晶表示装置(LCD)に
あっては、画像信号、クロック信号、同期信号(垂直同
期信号、水平同期信号)を生成する信号制御回路と、デ
ータ電極駆動回路及びアドレス電極駆動回路との間は、
電気配線からなるバスを介して接続していた。ちなみ
に、画像信号を送信するためのデータバスのビット数
は、例えばRGB(赤、緑、青)それぞれ256階調
(8ビット)であれば、24本(=8×3)となる。
2. Description of the Related Art In a conventional liquid crystal display (LCD), for example, a signal control circuit for generating an image signal, a clock signal, and a synchronizing signal (vertical synchronizing signal, horizontal synchronizing signal), a data electrode driving circuit, and an address Between the electrode drive circuit
They were connected via a bus consisting of electrical wiring. By the way, the number of bits of the data bus for transmitting the image signal is 24 (= 8 × 3) if, for example, each of RGB (red, green, blue) has 256 gradations (8 bits).

【0003】また、表示部を大型化や高解像度化する場
合、データ書込周期や走査周期を表示装置として現実的
な時間内とするために、表示部のデータ電極やアドレス
電極を複数のブロックに分割し、各ブロック毎にデータ
電極駆動回路やアドレス電極駆動回路を設け、信号制御
回路から各データ電極駆動回路や各アドレス電極駆動回
路に対して並列に信号を入力する構成とする場合もあ
る。
[0003] When the display unit is enlarged and the resolution is increased, the data electrodes and the address electrodes of the display unit are arranged in a plurality of blocks so that the data writing period and the scanning period are within a realistic time for the display device. In some cases, a data electrode driving circuit or an address electrode driving circuit is provided for each block, and a signal is input in parallel from the signal control circuit to each data electrode driving circuit or each address electrode driving circuit. .

【0004】[0004]

【発明が解決しようとする課題】一方、表示装置の大型
化及び高解像度化に伴い、動作周波数が高速化するとと
もに、信号制御回路と、データ電極駆動回路及びアドレ
ス電極駆動回路との間を接続する上記バスも長くなって
しまうため、EMI(electromagnetic interference)
や、データ電極駆動回路やアドレス電極駆動回路を構
成する複数のIC間のスキューが問題となってしまう。
かかる問題点は、上述のようなデータ電極駆動回路やア
ドレス電極駆動回路を複数のブロックに分割する方策で
対処しきれるものではない。
On the other hand, with an increase in the size and resolution of the display device, the operating frequency has been increased and the connection between the signal control circuit, the data electrode drive circuit and the address electrode drive circuit has been established. EMI (electromagnetic interference)
Also, skew between a plurality of ICs constituting the data electrode driving circuit and the address electrode driving circuit becomes a problem.
Such a problem cannot be dealt with by a method of dividing the data electrode drive circuit and the address electrode drive circuit into a plurality of blocks as described above.

【0005】本発明は、このような現状に鑑みてなされ
たものであって、表示部の大型化及び高解像度化に好適
に対応できる構成の表示装置及びその製造方法を提供す
ることを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and has as its object to provide a display device having a configuration capable of suitably coping with an increase in the size of a display section and an increase in resolution, and a method of manufacturing the same. I have.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、格子状に配線されたデータ電極及びアドレス電極の
各交点に対応して画素を配設してなる表示部と、前記デ
ータ電極を駆動するデータ電極駆動回路と、前記アドレ
ス電極を駆動するアドレス電極駆動回路と、前記データ
電極駆動回路及び前記アドレス電極駆動回路を駆動させ
るのに必要な信号を生成してそれらデータ電極駆動回路
及びアドレス電極駆動回路に供給する信号制御回路と、
その信号制御回路と前記データ電極駆動回路及び前記ア
ドレス電極駆動回路との間で信号を伝送させる信号伝送
路と、を備えた表示装置において、前記信号伝送路を、
光信号を伝送可能な光伝送路で構成するとともに、前記
信号制御回路と前記信号伝送路との間には、電気信号を
光信号に変換する発光素子を設け、前記信号伝送路と前
記データ電極駆動回路及び前記アドレス電極駆動回路と
の間には、光信号を電気信号に変換する受光素子を設け
た。
In order to achieve the above object, a display section having pixels arranged at intersections of data electrodes and address electrodes arranged in a grid pattern, and A data electrode drive circuit for driving; an address electrode drive circuit for driving the address electrode; and a signal necessary to drive the data electrode drive circuit and the address electrode drive circuit. A signal control circuit for supplying an electrode drive circuit;
A signal transmission path for transmitting a signal between the signal control circuit and the data electrode drive circuit and the address electrode drive circuit, a display device comprising:
An optical transmission line capable of transmitting an optical signal is provided, and a light emitting element for converting an electric signal into an optical signal is provided between the signal control circuit and the signal transmission line, and the signal transmission line and the data electrode are provided. A light receiving element for converting an optical signal into an electric signal was provided between the driving circuit and the address electrode driving circuit.

【0007】また、同一基板に、前記表示部、前記デー
タ電極駆動回路、前記アドレス電極駆動回路、前記信号
制御回路、前記信号伝送路、前記発光素子及び前記受光
素子を設けた。
Further, the display section, the data electrode drive circuit, the address electrode drive circuit, the signal control circuit, the signal transmission path, the light emitting element, and the light receiving element are provided on the same substrate.

【0008】また、透明基板の一方の面に、前記表示
部、前記データ電極駆動回路、前記アドレス電極駆動回
路及び前記受光素子を設けるとともに、前記透明基板の
他方の面に、前記信号制御回路、前記信号伝送路及び前
記発光素子を設けており、前記信号伝送路を伝送した光
信号は、前記透明基板の表裏面間を伝搬して前記受光素
子に入射するようにした。
The display section, the data electrode driving circuit, the address electrode driving circuit and the light receiving element are provided on one surface of a transparent substrate, and the signal control circuit is provided on the other surface of the transparent substrate. The signal transmission path and the light emitting element are provided, and the optical signal transmitted through the signal transmission path propagates between the front and back surfaces of the transparent substrate and enters the light receiving element.

【0009】一方、表示装置の製造方法は、透明である
第1の基板の一方の面上に、格子状に配線されたデータ
電極及びアドレス電極の各交点に対応して画素を配設し
てなる表示部を設ける一方、第2の基板上に、ポリマー
型光導波路を形成し、そのポリマー型光導波路の上に、
前記データ電極を駆動するデータ電極駆動回路と、前記
アドレス電極を駆動するアドレス電極駆動回路と、信号
出力側が前記データ電極駆動回路の信号入力側に接続さ
れた受光素子と、信号出力側が前記アドレス電極駆動回
路の信号入力側に接続された受光素子と、前記データ電
極駆動回路及び前記アドレス電極駆動回路を駆動させる
のに必要な信号を生成して出力する信号制御回路と、こ
の信号制御回路で生成された電気信号を光信号に変換し
て前記ポリマー型光導波路に入射する発光素子と、を設
けた後に、前記ポリマー型光導波路を挟み込むように、
前記第2の基板に第3の基板を貼り付け、そして、前記
第2の基板を前記ポリマー型光導波路から除去するとと
もに、前記ポリマー型光導波路に、前記発光素子から発
せられた光の当該ポリマー型光導波路への入射用のミラ
ーと、前記受光素子への入射用のミラーと、を形成した
後に、前記第1の基板の他方の面に、前記ポリマー型光
導波路を内側にして前記第3の基板を貼り付けるように
した。
On the other hand, according to a method of manufacturing a display device, pixels are arranged on one surface of a transparent first substrate so as to correspond to respective intersections of data electrodes and address electrodes wired in a grid. While a display unit is provided, a polymer optical waveguide is formed on the second substrate, and the polymer optical waveguide is formed on the polymer optical waveguide.
A data electrode driving circuit for driving the data electrode; an address electrode driving circuit for driving the address electrode; a light receiving element having a signal output side connected to a signal input side of the data electrode driving circuit; A light receiving element connected to a signal input side of a drive circuit; a signal control circuit for generating and outputting signals necessary for driving the data electrode drive circuit and the address electrode drive circuit; After providing a light emitting element that converts the electrical signal into an optical signal and enters the polymer optical waveguide, so as to sandwich the polymer optical waveguide,
A third substrate is attached to the second substrate, and the second substrate is removed from the polymer optical waveguide, and the polymer of the light emitted from the light emitting element is added to the polymer optical waveguide. After forming a mirror for incidence on the type optical waveguide and a mirror for incidence on the light receiving element, the third surface of the third substrate is formed on the other surface of the first substrate with the polymer type optical waveguide inside. Substrate was attached.

【0010】また、また、透明である第1の基板の一方
の面上に、格子状に配線されたデータ電極及びアドレス
電極の各交点に対応して画素を配設してなる表示部と、
前記データ電極を駆動するデータ電極駆動回路と、前記
アドレス電極を駆動するアドレス電極駆動回路と、信号
出力側が前記データ電極駆動回路の信号入力側に接続さ
れた受光素子と、信号出力側が前記アドレス電極駆動回
路の信号入力側に接続された受光素子と、を設ける一
方、第2の基板上に、ポリマー型光導波路を形成し、そ
のポリマー型光導波路に、前記受光素子への入射用のミ
ラーを形成し、さらに、前記データ電極駆動回路及び前
記アドレス電極駆動回路を駆動させるのに必要な信号を
生成して出力する信号制御回路と、この信号制御回路で
生成された電気信号を光信号に変換して前記ポリマー型
光導波路に入射する発光素子と、を設けた後に、前記ポ
リマー型光導波路を挟み込むように、前記第2の基板に
第3の基板を貼り付け、そして、前記第2の基板を前記
ポリマー型光導波路から除去するとともに、前記発光素
子から発せられた光の当該ポリマー型光導波路への入射
用のミラーを形成した後に、前記第1の基板の他方の面
に、前記ポリマー型光導波路を内側にして前記第3の基
板を貼り付けるようにした。
[0010] Also, a display unit comprising pixels disposed on one surface of a transparent first substrate corresponding to respective intersections of data electrodes and address electrodes wired in a grid,
A data electrode driving circuit for driving the data electrode; an address electrode driving circuit for driving the address electrode; a light receiving element having a signal output side connected to a signal input side of the data electrode driving circuit; A light receiving element connected to the signal input side of the drive circuit, and a polymer optical waveguide formed on the second substrate, and a mirror for incidence on the light receiving element is formed on the polymer optical waveguide. A signal control circuit for generating and outputting signals necessary for driving the data electrode drive circuit and the address electrode drive circuit, and converting an electric signal generated by the signal control circuit into an optical signal And a light-emitting element incident on the polymer-type optical waveguide, and then attaching a third substrate to the second substrate so as to sandwich the polymer-type optical waveguide. And removing the second substrate from the polymer-type optical waveguide and forming a mirror for allowing light emitted from the light-emitting element to enter the polymer-type optical waveguide. The third substrate was attached to the other surface with the polymer optical waveguide inside.

【0011】また、信号伝送路が光伝送路であり、その
前後に発光素子及び受光素子が設けられているから、表
示装置外部からのデータ信号等に基づいて信号制御回路
が生成した信号は、発光素子において光信号に変換され
て信号伝送路を伝わり、受光素子で電気信号に変換され
てデータ電極駆動回路及びアドレス電極駆動回路に伝達
される。このため、信号制御回路と、データ電極駆動回
路及びアドレス電極駆動回路との間を信号が伝送される
際のEMIや、複数のデータ電極駆動回路、複数のアド
レス電極駆動回路を設けた場合の各IC間のスキューに
関する問題はなくなる。
Further, since the signal transmission path is an optical transmission path, and a light emitting element and a light receiving element are provided before and after the optical transmission path, a signal generated by the signal control circuit based on a data signal or the like from outside the display device is: The light is converted into an optical signal in the light emitting element and transmitted through the signal transmission path. The light receiving element is converted into an electric signal and transmitted to the data electrode driving circuit and the address electrode driving circuit. For this reason, EMI when a signal is transmitted between the signal control circuit and the data electrode drive circuit and the address electrode drive circuit, and each of a case where a plurality of data electrode drive circuits and a plurality of address electrode drive circuits are provided. There is no problem with skew between ICs.

【0012】また、一つの基板に表示部や信号伝送路等
が設けられている、具体的には、表示部の形成領域の周
辺に信号伝送路が設けられるから、外部から見ると電気
的な信号伝送路を備えた従来の表示装置と同じである。
Further, a display portion, a signal transmission line, and the like are provided on one substrate. Specifically, since a signal transmission line is provided around a region where the display portion is formed, when viewed from the outside, an electrical portion is provided. This is the same as a conventional display device having a signal transmission path.

【0013】特に、受光素子よりも下流側の構成を透明
基板の一方の面側に設け、信号伝送路よりも上流側の構
成を透明基板の他方の面側に設け、信号伝送路と受光素
子との間は透明基板を厚さ方向に光が伝搬することによ
り信号の伝達が行われるようにしているため、透明基板
の両面を有効に活用することができる。
In particular, a structure downstream of the light receiving element is provided on one surface side of the transparent substrate, and a structure upstream of the signal transmission path is provided on the other surface side of the transparent substrate. Since the signal transmission is performed by transmitting light in the thickness direction through the transparent substrate, the both sides of the transparent substrate can be effectively used.

【0014】そして、透明である第1の基板の他に、第
2の基板及び第3の基板を利用して表示装置を製造する
ようにしているため、表示装置を比較的簡易に製造する
ことができる。第2の基板を除去する方法としては、例
えば、本出願人が先に提案した特開平10−12592
9号公報、特開平10−125930号公報、特開平1
0−125931号公報等に記載された技術が適用可能
である。
Since the display device is manufactured using the second substrate and the third substrate in addition to the transparent first substrate, the display device can be manufactured relatively easily. Can be. As a method of removing the second substrate, for example, Japanese Patent Application Laid-Open No. H10-12592 previously proposed by the present applicant has been proposed.
9, JP-A-10-125930, JP-A-10-125930
The technology described in, for example, Japanese Patent Application Laid-Open No. 0-125931 can be applied.

【0015】なお、第1の基板の一方の面に表示部を設
けるタイミングや方法は任意であり、第3の基板を貼り
付ける前に設けてもよいし、第3の基板を貼り付けた後
に設けてもよい。
The timing and method for providing the display portion on one surface of the first substrate are arbitrary, and may be provided before the third substrate is attached or after the third substrate is attached. It may be provided.

【0016】同様に、第1の基板の一方の面に、表示
部、データ電極駆動回路、アドレス電極駆動回路及び受
光素子を設けるタイミングや方法は任意であり、それら
要素同士の設ける順序も任意である。また、それら要素
の全てを第3の基板を貼り付ける前に第1の基板の一方
の面上に設けてもよいし、或いは、それら要素のうちの
一部は第3の基板を貼り付ける前に、他の一部は第3の
基板を貼り付けた後に、第1の基板の一方の面上に設け
てもよい。
Similarly, the timing and method for providing the display section, the data electrode drive circuit, the address electrode drive circuit, and the light receiving element on one surface of the first substrate are arbitrary, and the order in which these elements are provided is also arbitrary. is there. Further, all of the elements may be provided on one surface of the first substrate before the third substrate is attached, or some of the elements may be provided before the third substrate is attached. Alternatively, another part may be provided on one surface of the first substrate after attaching the third substrate.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1乃至図3は本発明の第1の実施の形態
を示す図であって、図1は表示装置1の全体構成を示す
平面図であり、図2は表示装置1の要部断面図である。
FIGS. 1 to 3 show a first embodiment of the present invention. FIG. 1 is a plan view showing the entire configuration of the display device 1, and FIG. It is sectional drawing.

【0019】即ち、表示装置1は、例えばパーソナルコ
ンピュータのディスプレイとして用いられる装置であっ
て、(Thin Film Transistor)型
の液晶表示装置や有機EL(Electrolumin
escence)表示装置等に好適に用いられる。
That is, the display device 1 is a device used as, for example, a display of a personal computer, and includes a (Thin Film Transistor) type liquid crystal display device and an organic EL (Electroluminum).
Escence) It is suitably used for display devices and the like.

【0020】透明基板10には、縦方向に延びる複数の
データ電極11、…、11と横方向に延びる複数のアド
レス電極12、…、12とが格子状に配線されるととも
に、それらデータ電極11及びアドレス電極12の各交
点に対応して画素13、…、13が設けられた表示部1
4が構成されている。なお、画素13の具体的構造は特
に図示しないが、公知の液晶表示装置や有機EL表示装
置等に用いられているものと同様の画素構造が適用され
る。
On the transparent substrate 10, a plurality of data electrodes 11,..., 11 extending in the vertical direction and a plurality of address electrodes 12,. , 13 corresponding to each intersection of the address electrodes 12 and the display electrodes 1.
4 are configured. Although a specific structure of the pixel 13 is not particularly illustrated, a pixel structure similar to that used in a known liquid crystal display device, an organic EL display device, or the like is applied.

【0021】各データ電極11は、複数(この例では、
三つ)のブロックに分割されてデータ電極駆動回路15
A、15B、15Cのいずれかに接続されており、各ア
ドレス電極12は、複数(この例では、二つ)のブロッ
クに分割されてアドレス電極駆動回路16A、16Bの
いずれかに接続されている。
Each data electrode 11 has a plurality (in this example,
The data electrode driving circuit 15 is divided into three blocks.
A, 15B, and 15C, and each address electrode 12 is divided into a plurality of (two in this example) blocks and connected to any of the address electrode driving circuits 16A and 16B. .

【0022】データ電極駆動回路15A〜15Cは、そ
れに接続されたデータ電極11の電位を制御するための
回路であり、アドレス電極駆動回路16A、16Bは、
それに接続されたアドレス電極12を駆動させることに
よりデータ電極11と画素電極13bとの間の接続状態
を制御するための回路である。つまり、アドレス電極駆
動回路16A、16Bによって任意のアドレス電極12
が駆動すると、その駆動したアドレス電極12が接続さ
れている画素電極13bとデータ電極11との間が導通
状態となるから、そのデータ電極11上の電位に応じた
データが画素13に書き込まれるのである。
The data electrode driving circuits 15A to 15C are circuits for controlling the potential of the data electrode 11 connected thereto, and the address electrode driving circuits 16A and 16B
This is a circuit for controlling the connection state between the data electrode 11 and the pixel electrode 13b by driving the address electrode 12 connected thereto. That is, the address electrode driving circuits 16A and 16B allow the arbitrary address electrode 12
Is driven, a conduction state is established between the pixel electrode 13b to which the driven address electrode 12 is connected and the data electrode 11, and data corresponding to the potential on the data electrode 11 is written to the pixel 13. is there.

【0023】データ電極駆動回路15A〜15C並びに
アドレス電極駆動回路16A、16Bには、信号制御回
路17から必要な信号が供給されるようになっている。
The signal control circuit 17 supplies necessary signals to the data electrode drive circuits 15A to 15C and the address electrode drive circuits 16A and 16B.

【0024】信号制御回路17は、外部ホスト(例え
ば、パーソナルコンピュータ本体)からデータ信号、水
平同期信号、垂直同期信号及びクロック信号を受け取る
と、クロック信号、水平同期信号、データ信号は、デー
タ電極駆動回路15A〜15Cの個数だけ分岐する一
方、クロック信号及び垂直同期信号は、アドレス駆動回
路16A、16Bの個数だけ分岐し、それら分岐された
後の信号を、データ電極駆動回路15A〜15C及びア
ドレス電極駆動回路16A、16Bに供給するようにな
っている。
When the signal control circuit 17 receives a data signal, a horizontal synchronizing signal, a vertical synchronizing signal, and a clock signal from an external host (for example, a personal computer), the signal control circuit 17 converts the clock signal, the horizontal synchronizing signal, and the data signal into data electrode driving signals. The clock signal and the vertical synchronizing signal are branched by the number of the address driving circuits 16A and 16B, and the signals after the branching are divided by the data electrode driving circuits 15A to 15C and the address electrodes. The power is supplied to the drive circuits 16A and 16B.

【0025】そして、本実施の形態では、信号制御回路
17からデータ電極駆動回路15A〜15Cに対する上
記各信号の伝送経路を、光信号を伝送可能な光伝送路と
しての光導波路20A、20B、20Cで構成するとと
もに、信号制御回路17からアドレス電極駆動回路16
A、16Bに対する上記各信号の伝送経路を、同じく光
信号を伝送可能な光伝送路としての光導波路21A、2
1B、21C、21Dで構成している。
In the present embodiment, the transmission paths of the signals from the signal control circuit 17 to the data electrode driving circuits 15A to 15C are defined as optical waveguides 20A, 20B, 20C as optical transmission paths capable of transmitting optical signals. And the signal control circuit 17 to the address electrode driving circuit 16
The transmission paths of the above signals for A and 16B are the same as the optical waveguides 21A, 21A,
1B, 21C and 21D.

【0026】信号制御回路17及びデータ電極駆動回路
15A〜15C間の各光導波路20A〜20Cのそれぞ
れは、図1では幅のある一本の線で表されているが、実
際には多ビット線であって、3色(R、G、B)それぞ
れを8ビットで表現する場合には、データ信号の分が2
4ビット(3色×8ビット)、クロック信号の分が1ビ
ット、水平同期信号の分が1ビットであるから、光導波
路20A〜20Cのそれぞれは、26ビットの信号をパ
ラレルに送信可能な多ビット線となっている。
Each of the optical waveguides 20A to 20C between the signal control circuit 17 and the data electrode driving circuits 15A to 15C is represented by a single wide line in FIG. 1, but is actually a multi-bit line. In the case where each of the three colors (R, G, B) is expressed by 8 bits, the amount of the data signal is 2
Since 4 bits (3 colors × 8 bits), 1 bit for the clock signal, and 1 bit for the horizontal synchronization signal, each of the optical waveguides 20A to 20C can transmit a 26-bit signal in parallel. It is a bit line.

【0027】これに対し、信号制御回路17及びアドレ
ス電極駆動回路16A、16B間の各光導波路21A〜
21Dのそれぞれは、1ビット線であって、光導波路2
1A、21Cはクロック信号を、光導波路21B、21
Dは垂直同期信号を、それぞれ伝送するようになってい
る。
On the other hand, each of the optical waveguides 21A to 21A between the signal control circuit 17 and the address electrode driving circuits 16A and 16B.
21D is a 1-bit line, and the optical waveguide 2
1A and 21C transmit clock signals to the optical waveguides 21B and 21C.
D transmits a vertical synchronizing signal.

【0028】信号制御回路17と光導波路20A〜20
Cとの間には、発光素子としての面発光レーザ(VCS
EL)を複数(例えば、78個(=26ビット×3ブロ
ック))設けてなる発光素子アレイ23が配設されると
ともに、信号制御回路17と光導波路21A〜21Dと
の間には、同じく発光素子としての面発光レーザを複数
(例えば、4個(=2ビット×2ブロック))設けてな
る発光素子アレイ24が配設されている。なお、信号制
御回路17内には、上記したような信号を分岐させるた
めの回路の他に、発光素子アレイ23に含まれる面発光
レーザを駆動するための発光素子用ドライバ及び発光素
子アレイ24に含まれる面発光レーザを駆動するための
発光素子用ドライバも含まれている。
The signal control circuit 17 and the optical waveguides 20A to 20
C, a surface emitting laser (VCS) as a light emitting element
A plurality of (for example, 78 (= 26 bits × 3 blocks)) light emitting element arrays 23 are provided, and a light emission is similarly provided between the signal control circuit 17 and the optical waveguides 21A to 21D. A light emitting element array 24 provided with a plurality of surface emitting lasers as elements (for example, four (= 2 bits × 2 blocks)) is provided. The signal control circuit 17 includes a light emitting element driver for driving a surface emitting laser included in the light emitting element array 23 and a light emitting element array 24 in addition to the circuit for branching the signal as described above. A light emitting element driver for driving the included surface emitting laser is also included.

【0029】これに対し、光導波路20A〜20Cとデ
ータ電極駆動回路15A〜15Cとの間には、受光素子
としてのフォトダイオードを複数(例えば、26個(=
24ビット+1ビット+1ビット))設けてなる受光素
子アレイ26A、26B、26Cが配設されるととも
に、光導波路21A〜21Dとアドレス電極駆動回路1
6A、16Bとの間には、同じく受光素子としてのフォ
トダイオードを複数(例えば、2個(=1ビット+1ビ
ット))設けてなる受光素子アレイ27A、27Bが配
設されている。なお、データ電極駆動回路15A〜15
C内には、受光素子アレイ26A〜26C内のフォトダ
イオードで光電変換された信号を電流電圧変換するアン
プ回路も含まれており、アドレス電極駆動回路16A、
16B内には、受光素子アレイ27A、27B内のフォ
トダイオードで光電変換された信号を電流電圧変換する
アンプ回路も含まれている。
On the other hand, between the optical waveguides 20A to 20C and the data electrode driving circuits 15A to 15C, a plurality of photodiodes (for example, 26 photodiodes (= 26
24 bits + 1 bits + 1 bits)), the light receiving element arrays 26A, 26B, and 26C are provided, and the optical waveguides 21A to 21D and the address electrode driving circuit 1 are provided.
Light-receiving element arrays 27A and 27B each provided with a plurality of photodiodes (for example, two (= 1 bit + 1 bit)) as light-receiving elements are arranged between the light-receiving elements 6A and 16B. The data electrode driving circuits 15A to 15A
C also includes an amplifier circuit for current-voltage conversion of a signal photoelectrically converted by the photodiodes in the light receiving element arrays 26A to 26C, and includes an address electrode driving circuit 16A,
16B also includes an amplifier circuit for current-voltage conversion of a signal photoelectrically converted by the photodiodes in the light receiving element arrays 27A and 27B.

【0030】表示装置1を構成する各要素の平面的な配
置関係は上記の通りであるが、実際には、図2に示すよ
うに、透明基板10の表裏面両方を利用して各要素を配
置している。ただし、図2には、表示装置1の一部の構
成のみを示している。
Although the two-dimensional arrangement relationship of each element constituting the display device 1 is as described above, actually, as shown in FIG. Have been placed. However, FIG. 2 shows only a part of the configuration of the display device 1.

【0031】即ち、透明基板10の表面(一方の面)
に、表示部14と、データ電極駆動回路15A〜15C
(図2には、データ電極15Aのみ図示)と、アドレス
電極駆動回路16A、16B(図2には、図示せず)
と、受光素子アレイ26A〜26C(図2には、受光素
子アレイ26Aのみ図示)と、受光素子アレイ27A、
27B(図2には、図示せず)と、を設けている。そし
て、透明基板10の表面には、画素13に含まれるトラ
ンジスタ回路部13aを構成するためのTFT(薄膜ト
ランジスタ)層10Aが形成されている。
That is, the surface (one surface) of the transparent substrate 10
The display unit 14 and the data electrode driving circuits 15A to 15C
(Only the data electrode 15A is shown in FIG. 2) and the address electrode driving circuits 16A and 16B (not shown in FIG. 2).
2, light receiving element arrays 26A to 26C (only light receiving element array 26A is shown in FIG. 2), light receiving element array 27A,
27B (not shown in FIG. 2). On the surface of the transparent substrate 10, a TFT (thin film transistor) layer 10A for forming the transistor circuit portion 13a included in the pixel 13 is formed.

【0032】これに対し、透明基板10の裏面(他方の
面)に、信号制御回路17と、発光素子アレイ23と、
発光素子アレイ24(図2には、図示せず)と、光導波
路20A〜20C、21A〜21D(図2には、光導波
路20Aに含まれる1ビット分の光導波路30のみ示
す)と、を設けている。ここで、光導波路30は、コア
30aの厚さ方向両側及び幅方向両側をクラッド30b
で包み込んだポリマー型光導波路である。
On the other hand, the signal control circuit 17, the light emitting element array 23,
The light emitting element array 24 (not shown in FIG. 2) and the optical waveguides 20A to 20C and 21A to 21D (FIG. 2 shows only one bit of the optical waveguide 30 included in the optical waveguide 20A). Provided. Here, the optical waveguide 30 has claddings 30b on both sides in the thickness direction and both sides in the width direction of the core 30a.
It is a polymer type optical waveguide wrapped in a.

【0033】そして、その光導波路30の光導波方向両
端部のうち、光導波方向で上流側となる部分には、発光
素子アレイ23に含まれる発光素子23aから透明基板
10の厚さ方向に照射された光の方向を、90度変化さ
せて透明基板10表面に沿った方向とし、コア30a内
を伝搬させるミラー30cが設けられている。
Then, of the two ends of the optical waveguide 30 in the optical waveguide direction, the portion on the upstream side in the optical waveguide direction is irradiated from the light emitting elements 23 a included in the light emitting element array 23 in the thickness direction of the transparent substrate 10. The direction of the emitted light is changed by 90 degrees to a direction along the surface of the transparent substrate 10, and a mirror 30c for propagating in the core 30a is provided.

【0034】また、光導波路30の光導波方向両端部の
うち、光導波方向で下流側となる部分には、コア30a
内を伝搬してきた光の方向を90度変化させ、透明基板
10の表裏面間を貫通して表面側に向かわせるためのミ
ラー30dが設けられている。
The core 30a is located at the downstream end of the optical waveguide 30 in the optical waveguide direction.
A mirror 30d is provided for changing the direction of the light propagating through the inside by 90 degrees and penetrating between the front and back surfaces of the transparent substrate 10 to face the front surface side.

【0035】そこで、受光素子アレイ26Aに含まれる
受光素子26aは、その受光面を透明基板10側に向け
るとともに、ミラー30dの形成位置に重なるような位
置に配設されていて、これにより、受光素子26aの受
光面に、ミラー30dで反射して透明基板10の裏面側
から表面側に伝搬した光が入射されるようになってい
る。
Therefore, the light receiving element 26a included in the light receiving element array 26A is arranged so that its light receiving surface faces the transparent substrate 10 and overlaps the position where the mirror 30d is formed. The light reflected by the mirror 30d and propagated from the back side to the front side of the transparent substrate 10 is incident on the light receiving surface of the element 26a.

【0036】次に、本実施の形態における表示装置1の
製造方法について説明する。
Next, a method of manufacturing the display device 1 according to the present embodiment will be described.

【0037】即ち、TFT層10Aが形成された透明基
板10上に、そのTFT層10Aを利用して画素13の
トランジスタ回路部13aを形成し、次いで、必要な電
気配線(データ電極11、アドレス電極12及びその他
の電気配線10a)を形成する。なお、電気配線は、画
素13に重なる部分は透明電極を利用し、その他の部分
はアルミニウム配線あるいは金配線を利用する、という
具合に材料を使い分けてもいい。
That is, the transistor circuit portion 13a of the pixel 13 is formed on the transparent substrate 10 on which the TFT layer 10A is formed by using the TFT layer 10A, and then necessary electric wiring (data electrode 11, address electrode 11) is formed. 12 and other electrical wirings 10a) are formed. The electrical wiring may be made of a material such that a transparent electrode is used for a portion overlapping the pixel 13 and an aluminum wiring or a gold wiring is used for other portions.

【0038】次いで、透明基板10表面上に、データ電
極駆動回路15A〜15C、アドレス電極駆動回路16
A、16B、受光素子アレイ26A〜26C、受光素子
アレイ27A、27Bを、フリップチップボンディング
で実装する。
Next, the data electrode driving circuits 15A to 15C and the address electrode driving circuit 16
A, 16B, light receiving element arrays 26A to 26C, and light receiving element arrays 27A, 27B are mounted by flip chip bonding.

【0039】一方、図3に示すように、透明基板10と
は別の第2の基板40を用意し、その第2の基板40上
に、光導波路20A〜20C及び21A〜21Dのパタ
ーンに応じて、コア30aをクラッド層30bで包み込
んだポリマー型の光導波路30等を公知のフォトリソ工
程を利用して形成する。次に、光導波路が形成された第
2の基板40の表面のうち、受光素子アレイ26A〜2
6C、27A及び27Bのそれぞれに含まれる各受光素
子に後で対応することになる位置に、エッチング等の処
理を行って、法線が45度方向を向いたミラー30dを
形成する。ここで、ミラー30dは図では平面形状とし
たが、光導波路30からの光信号を効率よく各受光素子
に入射させるために、レンズ形状あるいは回折格子等に
してもよい。
On the other hand, as shown in FIG. 3, a second substrate 40 different from the transparent substrate 10 is prepared, and on the second substrate 40, according to the patterns of the optical waveguides 20A to 20C and 21A to 21D. Then, the polymer type optical waveguide 30 and the like in which the core 30a is wrapped by the cladding layer 30b are formed by using a known photolithography process. Next, on the surface of the second substrate 40 on which the optical waveguide is formed, the light receiving element arrays 26A to 26A-2
A process such as etching is performed on a position that will correspond to each light receiving element included in each of 6C, 27A, and 27B later to form a mirror 30d whose normal line is oriented at 45 degrees. Here, the mirror 30d has a planar shape in the figure, but may have a lens shape or a diffraction grating in order to efficiently input an optical signal from the optical waveguide 30 to each light receiving element.

【0040】そして、必要な電気配線40aを形成した
後に、信号制御回路17と、発光素子アレイ23と、発
光素子アレイ24(図3には、図示せず)とを、フリッ
プチップボンディングによって実装する。
After forming the necessary electric wiring 40a, the signal control circuit 17, the light emitting element array 23, and the light emitting element array 24 (not shown in FIG. 3) are mounted by flip chip bonding. .

【0041】次いで、光導波路30を内側に挟み込むよ
うに、第2の基板40の表面側に別の第3の基板50を
貼り付ける。図3には第3の基板50は図示していない
が、上下逆となっている図2には第3の基板50を図示
している。なお、説明及び図示の都合上、信号制御回路
17や発光素子アレイ23の厚さ寸法と、第2の基板4
0や第3の基板50の厚さ寸法との関係は、実際のもの
に比して前者を大幅に大きく描いているため、第3の基
板50の内面を深い位置まで加工しなければならないよ
うな印象があるが、実際にはそのような加工は不要であ
る。
Next, another third substrate 50 is attached to the front side of the second substrate 40 so as to sandwich the optical waveguide 30 inside. Although FIG. 3 does not show the third substrate 50, FIG. 2 shows the third substrate 50 upside down. For convenience of description and illustration, the thickness dimensions of the signal control circuit 17 and the light emitting element array 23 and the second substrate 4
The relationship between 0 and the thickness dimension of the third substrate 50 is much larger than the actual one, so the inner surface of the third substrate 50 must be machined to a deep position. Although there is such an impression, such processing is not actually necessary.

【0042】第3の基板50が貼り付けられたら、今度
は、第2の基板40を除去する。第2の基板40の除去
方法としては、上述した公開公報記載の技術が適用可能
である。簡単に説明すると、第2の基板40を透明の基
板とし、図3に示すように第2の基板40表面にクラッ
ド層30b等を形成する際に、それら第2の基板40上
面に、非晶質シリコンよりなる光吸収層と金属薄膜より
なる反射層との積層体である分離層を、光吸収層が第2
の基板40側となるように形成し、その分離層の上面に
直接又は中間層を介して、クラッド30bやコア30a
を形成する。そして、第3の基板50を上述のように貼
り付けた後に、第2の基板40の裏面側から分離層に向
けてレーザ光のような照射光を照射し、光吸収層にアブ
レーションを起こさせ、分離層の層内や界面において剥
離を生じさせて、第2の基板40を除去する、という工
程となる。
After the third substrate 50 is attached, the second substrate 40 is removed. As a method for removing the second substrate 40, the technology described in the above-mentioned publication can be applied. Briefly, when the second substrate 40 is a transparent substrate and the cladding layer 30b and the like are formed on the surface of the second substrate 40 as shown in FIG. The separation layer, which is a laminate of a light absorption layer made of porous silicon and a reflection layer made of a metal thin film,
Of the cladding 30b or the core 30a on the upper surface of the separation layer directly or via an intermediate layer.
To form Then, after the third substrate 50 is attached as described above, irradiation light such as laser light is irradiated from the back surface side of the second substrate 40 toward the separation layer to cause ablation of the light absorption layer. Then, the second substrate 40 is removed by causing peeling in the separation layer or at the interface.

【0043】第2の基板40が除去されたら、反射層を
エッチング等で除去し、その第2の基板40が除去され
た側から発光素子アレイ23、24のそれぞれに含まれ
る各発光素子に対応する位置に対してエッチング等の処
理を行って、法線が45度方向を向いたミラー30cを
形成する。ここで、ミラー30cも図では平面形状とし
たが、光信号を効率よく光導波路30に入射させるため
に、レンズ形状あるいは回折格子等にしてもよい。
After the second substrate 40 is removed, the reflection layer is removed by etching or the like, and the light emitting elements corresponding to the light emitting elements included in the light emitting element arrays 23 and 24 are removed from the side where the second substrate 40 is removed. A process such as etching is performed on the position where the mirror 30c is to be formed to form the mirror 30c whose normal line is oriented at 45 degrees. Here, the mirror 30c has a planar shape in the figure, but may have a lens shape or a diffraction grating in order to efficiently input an optical signal into the optical waveguide 30.

【0044】そして、図2に示したように、透明基板1
0の下面側に、光導波路30等を内側にして第3の基板
50を貼り付ける。その後、表示装置1の形式に応じて
液晶や有機EL層を設けて表示部14を形成し、表示装
置1を完成する。
Then, as shown in FIG.
A third substrate 50 is attached to the lower surface of the substrate 0 with the optical waveguide 30 and the like inside. Thereafter, a liquid crystal or an organic EL layer is provided according to the type of the display device 1 to form the display unit 14, and the display device 1 is completed.

【0045】上記のような構成の表示装置1にあって
は、外部ホストから信号制御回路17にデータ信号、水
平同期信号、垂直同期信号及びクロック信号が供給され
ると、信号制御回路17は、クロック信号、水平同期信
号、データ信号を、データ電極駆動回路15A〜15C
の個数だけ分岐する一方、クロック信号及び垂直同期信
号を、アドレス駆動回路16A、16Bの個数だけ分岐
し、それら分岐された後の信号を、発光素子アレイ23
又は24において光信号に変換した後に、光導波路20
A〜20C及び受光素子アレイ26A〜26Cを介し
て、データ電極駆動回路15A〜15Cに供給し、光導
波路21A〜21D及び受光素子アレイ27A、27B
を介してアドレス電極駆動回路16A、16Bに供給す
る。
In the display device 1 having the above configuration, when a data signal, a horizontal synchronization signal, a vertical synchronization signal, and a clock signal are supplied from an external host to the signal control circuit 17, the signal control circuit 17 The clock signal, the horizontal synchronization signal, and the data signal are supplied to the data electrode driving circuits 15A to 15C.
While the clock signal and the vertical synchronizing signal are branched by the number of the address driving circuits 16A and 16B, and the branched signal is transmitted to the light emitting element array 23.
Or after being converted to an optical signal in 24, the optical waveguide 20
A to 20C and the light receiving element arrays 26A to 26C, and supply the data electrode driving circuits 15A to 15C to the optical waveguides 21A to 21D and the light receiving element arrays 27A and 27B.
Is supplied to the address electrode drive circuits 16A and 16B via the.

【0046】データ電極駆動回路15A〜15C並びに
アドレス電極駆動回路16A、16Bに各信号が供給さ
れた後は、従来の表示装置と同様に、アドレス電極12
が一本ずつ選択されて順次駆動されるとともに、アドレ
ス電極12の駆動の一周期内で各データ電極15に順番
にデータが供給され、各画素13にデータが書き込ま
れ、その書き込まれたデータに応じて各画素13が発光
等するから、表示装置1の表示部14に任意の画像や文
字が表示される。
After the signals are supplied to the data electrode driving circuits 15A to 15C and the address electrode driving circuits 16A and 16B, the address electrodes 12A and 16B are operated in the same manner as in the conventional display device.
Are selected one by one and sequentially driven, and data is sequentially supplied to each data electrode 15 within one cycle of driving the address electrode 12, data is written to each pixel 13, and the written data is Since each pixel 13 emits light or the like in response, an arbitrary image or character is displayed on the display unit 14 of the display device 1.

【0047】そして、本実施の形態にあっては、信号制
御回路17と、データ電極駆動回路15A〜15C及び
アドレス電極駆動回路16A、16Bとの間の信号伝送
路を、光導波路20A〜20C及び21A〜21Dで構
成しているから、EMIや、データ電極駆動回路15A
〜15C間のスキューや、アドレス電極駆動回路16
A、16B間のスキューは、問題にならない。よって、
本実施の形態のような構成の表示装置1であれば、その
大型化、高解像度化を行うのに極めて有利である。
In the present embodiment, a signal transmission path between the signal control circuit 17 and the data electrode drive circuits 15A to 15C and the address electrode drive circuits 16A and 16B is provided by optical waveguides 20A to 20C and 21A to 21D, the EMI and the data electrode driving circuit 15A
Skew between the address electrode drive circuit 16
The skew between A and 16B is not a problem. Therefore,
The display device 1 having the configuration as in the present embodiment is extremely advantageous for increasing the size and increasing the resolution.

【0048】また、本実施の形態では、透明基板10の
表裏面両方を利用して各要素を配設しているから、透明
基板10の両面を有効活用することができる。
Further, in the present embodiment, since each element is provided using both the front and back surfaces of the transparent substrate 10, both surfaces of the transparent substrate 10 can be effectively utilized.

【0049】図4は、本発明の第2の実施の形態を示す
図であって、表示装置1の要部の断面図である。本実施
の形態も第1の実施の形態と同様に、TFT型の液晶表示装
置や有機EL表示装置等に好適に用いられる。なお、表示
装置1の各構成要素の平面的な配置関係は上記第1の実
施の形態における図1と同様であるため、その重複する
説明は省略し、また、上記第1の実施の形態と同様の構
成には同じ符号を付し、その重複する説明は省略する。
FIG. 4 is a view showing a second embodiment of the present invention, and is a cross-sectional view of a main part of the display device 1. As shown in FIG. This embodiment is also suitably used for a TFT-type liquid crystal display device, an organic EL display device, and the like, similarly to the first embodiment. In addition, since the planar arrangement relation of each component of the display device 1 is the same as that of FIG. 1 in the first embodiment, the overlapping description will be omitted, and the first embodiment will be described. The same components are denoted by the same reference numerals, and the description thereof will not be repeated.

【0050】即ち、本実施の形態は、上記第1の実施の
形態とは異なり、透明基板10の一方の面だけを利用し
て各構成要素を配設している。また、その製造方法も、
第2の基板40(図示せず)、第3の基板50を利用す
る点は、上記第1の実施の形態と同様であり、異なるの
は、図3に示したように第2の基板40上に各構成要素
を設ける際に、データ電極駆動回路15A〜15C、ア
ドレス電極駆動回路16A〜16C及び受光素子アレイ
26A〜26C、27A、27Bをもフリップチップボ
ンディングによって設けるとともに、第3の基板50を
貼り付け、第2の基板40を除去した後に、両方のミラ
ー30c、30dを形成するようになっている点であ
る。
That is, in this embodiment, different from the first embodiment, each component is provided by using only one surface of the transparent substrate 10. Also, its manufacturing method
The point that the second substrate 40 (not shown) and the third substrate 50 are used is the same as in the first embodiment, and the difference is that the second substrate 40 is used as shown in FIG. When each component is provided thereon, the data electrode drive circuits 15A to 15C, the address electrode drive circuits 16A to 16C, and the light receiving element arrays 26A to 26C, 27A, 27B are also provided by flip chip bonding, and the third substrate 50 is provided. Is attached, and after removing the second substrate 40, both mirrors 30c and 30d are formed.

【0051】本実施の形態の構成であっても、上記第1
の実施の形態と同様に、信号制御回路17と、データ電
極駆動回路15A〜15C及びアドレス電極駆動回路1
6A、16Bとの間の信号伝送路を、光導波路20A〜
20C及び21A〜21Dで構成しているから、EMI
や、データ電極駆動回路15A〜15C間のスキュー
や、アドレス電極駆動回路16A、16B間のスキュー
は、問題にならないから、大型化、高解像度化を行うの
に極めて有利である。
Even in the configuration of the present embodiment, the first
Similarly to the embodiment, the signal control circuit 17, the data electrode drive circuits 15A to 15C, and the address electrode drive circuit 1
6A and 16B, the signal transmission paths between the optical waveguides 20A to 20A.
20C and 21A-21D, EMI
The skew between the data electrode drive circuits 15A to 15C and the skew between the address electrode drive circuits 16A and 16B do not cause any problem, and are extremely advantageous for increasing the size and increasing the resolution.

【0052】図6は、本発明の第3の実施の形態を示す
図であって、表示装置1の要部の断面図である。本実施
の形態では、図1の表示部14がTFD(Thin F
ilmDiode)型の液晶表示装置の場合を例にとっ
て説明する。なお、表示装置1の各構成要素の平面的な
配置関係は上記第1の実施の形態における図1と同様で
あるため、その重複する説明は省略し、また、上記第1
乃至第2の実施の形態と同様の構成には同じ符号を付
し、その重複する説明は省略する。図6において、表示
部14は透明基板60と基板10が所定の間隔で対向配
置され、その間には液晶部62(詳細は省略)が形成さ
れて概略構成される。透明基板60には、カラーフィル
タ(図示せず)およびデータ電極11、保護膜61が形
成されている。基板10には、画素13に含まれるTF
D(薄膜ダイオード)素子13a、画素電極13b、ア
ドレス電極12および保護膜63が形成されている。
FIG. 6 is a view showing a third embodiment of the present invention, and is a cross-sectional view of a main part of the display device 1. As shown in FIG. In the present embodiment, the display unit 14 shown in FIG.
An example of a liquid crystal display device of an (ilmDiode) type will be described. In addition, since the planar arrangement relationship of each component of the display device 1 is the same as that of FIG. 1 in the first embodiment, the overlapping description will be omitted, and the first embodiment will be described.
The same components as those of the second to third embodiments are denoted by the same reference numerals, and the description thereof will not be repeated. In FIG. 6, the display unit 14 is schematically configured such that a transparent substrate 60 and a substrate 10 are arranged to face each other at a predetermined interval, and a liquid crystal unit 62 (details are omitted) is formed between them. On the transparent substrate 60, a color filter (not shown), a data electrode 11, and a protective film 61 are formed. The TF included in the pixel 13 is provided on the substrate 10.
A D (thin film diode) element 13a, a pixel electrode 13b, an address electrode 12, and a protective film 63 are formed.

【0053】上記第2の実施の形態と異なる点は、デー
タ電極11が基板10上ではなく他の透明基板60上に
形成されているため、データ電極11とデータ電極駆動
回路15Aがテープ配線64で接続されている点であ
る。
The difference from the second embodiment is that the data electrode 11 and the data electrode drive circuit 15A are connected to the tape wiring 64 because the data electrode 11 is formed not on the substrate 10 but on another transparent substrate 60. It is a point connected by.

【0054】また、アドレス電極12とアドレス電極駆
動回路16の接続は図6には記載されていないが、上記
第2の実施の形態と同様であるため説明を省略する。
Although the connection between the address electrode 12 and the address electrode drive circuit 16 is not shown in FIG. 6, it is the same as that in the second embodiment, and the description is omitted.

【0055】データ電極駆動回路15A〜15Cは、テ
ープ配線64を介して接続されたデータ電極11の電位
を制御するための回路であり、アドレス電極駆動回路1
6A、16Bは、アドレス電極12を介して接続された
TFD素子13aを駆動するための回路である。つま
り、アドレス電極駆動回路16A、16Bによって任意
のアドレス電極12に接続されたTFD素子13aが駆
動されると、それに接続された画素電極13bとデータ
電極11との間が導通状態となるから、そのデータ電極
11の電位に応じて画素13の液晶が表示、非表示状態
または中間状態に切り替えられるのである。
The data electrode driving circuits 15A to 15C are circuits for controlling the potential of the data electrode 11 connected via the tape wiring 64.
6A and 16B are circuits for driving the TFD element 13a connected via the address electrode 12. That is, when the TFD element 13a connected to an arbitrary address electrode 12 is driven by the address electrode drive circuits 16A and 16B, the pixel electrode 13b connected to the TFD element 13a and the data electrode 11 are brought into a conductive state. The liquid crystal of the pixel 13 is switched to a display state, a non-display state, or an intermediate state according to the potential of the data electrode 11.

【0056】図7は、本発明の第4の実施の形態を示す
図であって、表示装置1の要部の断面図である。本実施
の形態では、図1の表示部14がプラズマディスプレイ
の場合を例にとって説明する。なお、表示装置1の各構
成要素の平面的な配置関係は上記第1の実施の形態にお
ける図1と同様であるため、その重複する説明は省略
し、また、上記第1乃至第3の実施の形態と同様の構成
には同じ符号を付し、その重複する説明は省略する。
FIG. 7 is a view showing a fourth embodiment of the present invention, and is a cross-sectional view of a main part of the display device 1. As shown in FIG. In the present embodiment, a case where the display unit 14 in FIG. 1 is a plasma display will be described as an example. In addition, since the planar arrangement relationship of each component of the display device 1 is the same as that of FIG. 1 in the first embodiment, the overlapping description will be omitted, and the first to third embodiments will be omitted. The same reference numerals are given to the same configurations as those of the embodiment, and the overlapping description will be omitted.

【0057】図7において、表示部14は互いに対向し
て配置された透明基板70と基板10と、これらの間に
形成された放電部72とから概略構成される。透明基板
70には、表示電極71、誘電体膜72、保護膜73が
形成されている。基板10には、アドレス電極78が形
成されている。放電部74には、希ガスが封入された放
電室13cを形成するための隔壁13dが形成され、そ
の内側には蛍光体13eが形成されている。
In FIG. 7, the display section 14 is roughly composed of a transparent substrate 70 and a substrate 10 which are arranged to face each other, and a discharge section 72 formed between them. On the transparent substrate 70, a display electrode 71, a dielectric film 72, and a protective film 73 are formed. An address electrode 78 is formed on the substrate 10. A partition 13d for forming a discharge chamber 13c filled with a rare gas is formed in the discharge section 74, and a phosphor 13e is formed inside the partition 13d.

【0058】本実施の形態においても、上記第3の実施
の形態と同様に、表示電極71が透明基板70上に形成
されているため、表示電極71と表示電極駆動回路(図
1におけるデータ電極駆動回路)15Aがテープ配線6
4で接続されている。
In this embodiment, as in the third embodiment, since the display electrode 71 is formed on the transparent substrate 70, the display electrode 71 and the display electrode driving circuit (the data electrode in FIG. 1) Drive circuit) 15A is tape wiring 6
4 are connected.

【0059】また、アドレス電極12とアドレス電極駆
動回路16の接続は図7には記載されていないが、上記
第2の実施の形態と同様であるため説明を省略する。
Although the connection between the address electrode 12 and the address electrode drive circuit 16 is not shown in FIG. 7, it is the same as in the second embodiment, and the description is omitted.

【0060】アドレス電極12および表示電極71相互
間に電圧を加えることにより放電室13c内で放電(面
放電)を起こして紫外線が発生し、この紫外線が蛍光体
13eに照射されて画素13が発光する。
When a voltage is applied between the address electrode 12 and the display electrode 71, a discharge (surface discharge) occurs in the discharge chamber 13c to generate ultraviolet rays, and the ultraviolet rays are irradiated on the phosphor 13e to cause the pixels 13 to emit light. I do.

【0061】図5は、本発明の第5の実施の形態を示す
図であって、図5(a)は信号制御回路17の内部構成
を示す回路図、図5(b)はデータ電極駆動回路15A
〜15Cの内部構成を示す回路図である。なお、その他
の構成は、上記第1又は第2の実施の形態と同様である
ため、その図示及び説明は省略する。
FIG. 5 is a diagram showing a fifth embodiment of the present invention. FIG. 5 (a) is a circuit diagram showing the internal configuration of a signal control circuit 17, and FIG. 5 (b) is a data electrode driving circuit. Circuit 15A
It is a circuit diagram which shows the internal structure of ~ 15C. The other configuration is the same as that of the above-described first or second embodiment, and the illustration and description thereof are omitted.

【0062】即ち、本実施の形態では、外部ホストと表
示装置1との間のインタフェースとして、ディジタルモ
ニタインタフェースの一例であるTMDS(Transition
Minimized Differential Signaling)を用いている。
That is, in this embodiment, as an interface between the external host and the display device 1, TMDS (Transition), which is an example of a digital monitor interface, is used.
Minimized Differential Signaling) is used.

【0063】TMDSにおいては、外部ホストから供給
される信号が、3チャンネル(R、G、B)のシリアル
な画像信号及び1チャンネルのクロック(CLK)信号
からなる、計4チャンネルの信号であり、信号制御回路
17は、それら4チャンネルの信号に対応して受信回路
60、…、60を有するとともに、その受信回路60の
出力に応じて発光素子アレイ23内の各発光素子23a
を駆動する発光素子駆動回路61、…、61を有してい
る。さらに、信号制御回路17は、受信回路60の出力
の内、一部のチャンネル(B、CLK)に対応する出力
に応じて垂直同期信号を生成する垂直同期信号生成回路
62と、この垂直同期信号生成回路62の出力に応じて
発光素子アレイ24内の各発光素子24aを駆動する発
光素子駆動回路63とを有している。
In the TMDS, a signal supplied from an external host is a signal of a total of four channels including a serial image signal of three channels (R, G, B) and a clock (CLK) signal of one channel. The signal control circuit 17 has receiving circuits 60,..., 60 corresponding to the signals of the four channels, and each light emitting element 23a in the light emitting element array 23 according to the output of the receiving circuit 60.
, 61, which drive the light emitting element. Further, the signal control circuit 17 includes a vertical synchronization signal generation circuit 62 that generates a vertical synchronization signal in accordance with an output corresponding to some of the channels (B, CLK) among the outputs of the reception circuit 60, A light emitting element driving circuit 63 for driving each light emitting element 24a in the light emitting element array 24 according to the output of the generating circuit 62.

【0064】一方、データ電極駆動回路15A〜15C
は、受光素子アレイ26A内の各受光素子26aの出力
が供給されるアンプ回路70、…、70と、シリアルデ
ータをパラレルデータに変換してから復号を行うデコー
ド回路71と、このデコード回路71の復号結果に応じ
てデータ電極を駆動する駆動回路72と、クロック信号
を受信するアンプ回路70の出力に応じて各デコード回
路71及び駆動回路72に対する位相合わせ制御を行う
PLL回路73と、を備えている。
On the other hand, data electrode drive circuits 15A to 15C
., 70 to which the output of each light receiving element 26a in the light receiving element array 26A is supplied, a decoding circuit 71 which converts serial data into parallel data and then decodes the data, and a decoding circuit 71 A drive circuit 72 that drives the data electrodes according to the decoding result, and a PLL circuit 73 that performs phase matching control on each of the decode circuits 71 and the drive circuit 72 according to the output of the amplifier circuit 70 that receives the clock signal. I have.

【0065】そして、発光素子アレイ23の各発光素子
23aと、受光素子アレイ26Aの各受光素子26aと
は、上記第1又は第2の実施の形態と同様の光導波路2
0Aを介して結合されているが、その光導波路20Aの
ビット数は、R,G,B,CLKの4ビットで済む。つ
まり、本実施の形態の構成であれば、上記第1,2の実
施の形態における効果に加えて、さらに、ディジタルモ
ニタインターフェースを採用しているため、光導波路2
0A〜20Cのそれぞれのビット数を大幅に低減するこ
とができ、伝送時の画質劣化も防止される、という利点
がある。
Then, each light emitting element 23a of the light emitting element array 23 and each light receiving element 26a of the light receiving element array 26A are connected to the same optical waveguide 2 as in the first or second embodiment.
Although the optical waveguide 20A is coupled via OA, the number of bits of the optical waveguide 20A is only four bits of R, G, B, and CLK. That is, according to the configuration of the present embodiment, in addition to the effects of the first and second embodiments, since the digital monitor interface is further employed, the optical waveguide 2
There is an advantage that the number of bits of each of 0A to 20C can be significantly reduced, and image quality degradation during transmission is prevented.

【0066】[0066]

【発明の効果】以上説明したように、本発明によれば、
信号制御回路17、データ電極駆動回路及びアドレス電
極駆動回路との間の信号伝送路を、光伝送路で構成した
から、EMIや、データ電極駆動回路間のスキューや、
アドレス電極駆動回路間のスキューは、問題にならない
ので、表示装置の大型化、高解像度化を行うのに極めて
有利であるという効果がある。
As described above, according to the present invention,
Since the signal transmission path between the signal control circuit 17, the data electrode driving circuit, and the address electrode driving circuit is constituted by an optical transmission path, EMI, skew between the data electrode driving circuits,
The skew between the address electrode driving circuits does not cause any problem, so that there is an effect that it is extremely advantageous for increasing the size of the display device and increasing the resolution.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施の形態における表示装置の構成を示
す平面図である。
FIG. 1 is a plan view illustrating a configuration of a display device according to a first embodiment.

【図2】第1の実施の形態における表示装置の要部断面
図である。
FIG. 2 is a cross-sectional view of a main part of the display device according to the first embodiment.

【図3】第1の実施の形態における表示装置の製造方法
を説明する断面図である。
FIG. 3 is a cross-sectional view illustrating a method for manufacturing the display device in the first embodiment.

【図4】第2の実施の形態における表示装置の要部断面
図である。
FIG. 4 is a sectional view of a main part of a display device according to a second embodiment.

【図5】第5の実施の形態を説明する回路図である。FIG. 5 is a circuit diagram illustrating a fifth embodiment.

【図6】第3の実施の形態における表示装置の要部断面
図である。
FIG. 6 is a sectional view of a main part of a display device according to a third embodiment.

【図7】第4の実施の形態における表示装置の要部断面
図である。
FIG. 7 is a sectional view of a main part of a display device according to a fourth embodiment.

【符号の説明】[Explanation of symbols]

1 表示装置 10 透明基板 11 データ電極 12 アドレス電極 13 画素 14 表示部 15A〜15C データ電極駆動回路 16A、16B アドレス電極駆動回路 17 信号制御回路 20A〜20C 光導波路 21A〜21D 光導波路 23、24 発光素子アレイ 26A〜26C 受光素子アレイ 27A、27B 受光素子アレイ 30 光導波路 30c、30d ミラー DESCRIPTION OF SYMBOLS 1 Display apparatus 10 Transparent substrate 11 Data electrode 12 Address electrode 13 Pixel 14 Display part 15A-15C Data electrode drive circuit 16A, 16B Address electrode drive circuit 17 Signal control circuit 20A-20C Optical waveguide 21A-21D Optical waveguide 23, 24 Light emitting element Array 26A to 26C Light receiving element array 27A, 27B Light receiving element array 30 Optical waveguide 30c, 30d Mirror

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 633 G09G 3/20 633K 633Z 680 680G (72)発明者 原田 篤 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 2H093 NA16 NC13 NC15 NC16 NC34 NC49 NE06 NE07 NE10 5C006 AA28 AF63 BB11 BC03 BC11 BC20 BF39 BF49 BF50 FA11 FA32 FA37 FA42 5C080 AA06 AA10 BB05 CC06 DD07 DD08 DD12 JJ02 JJ03 JJ06 5G435 AA01 BB05 BB12 CC09 EE31 EE37 KK05 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 633 G09G 3/20 633K 633Z 680 680G (72) Inventor Atsushi Harada 3-chome Yamato, Suwa-shi, Nagano Prefecture No. 3-5 Seiko Epson Corporation F term (reference) 2H093 NA16 NC13 NC15 NC16 NC34 NC49 NE06 NE07 NE10 5C006 AA28 AF63 BB11 BC03 BC11 BC20 BF39 BF49 BF50 FA11 FA32 FA37 FA42 5C080 AA06 AA10 BB05 CC06 DD07 DD08 JJ03 JJ03 AA01 BB05 BB12 CC09 EE31 EE37 KK05

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 格子状に配線されたデータ電極及びアド
レス電極の各交点に対応して画素を配設してなる表示部
と、前記データ電極を駆動するデータ電極駆動回路と、
前記アドレス電極を駆動するアドレス電極駆動回路と、
前記データ電極駆動回路及び前記アドレス電極駆動回路
を駆動させるのに必要な信号を生成してそれらデータ電
極駆動回路及びアドレス電極駆動回路に供給する信号制
御回路と、その信号制御回路と前記データ電極駆動回路
及び前記アドレス電極駆動回路との間で信号を伝送させ
る信号伝送路と、を備えた表示装置において、 前記信号伝送路を、光信号を伝送可能な光伝送路で構成
するとともに、前記信号制御回路と前記信号伝送路との
間には、電気信号を光信号に変換する発光素子を設け、
前記信号伝送路と前記データ電極駆動回路及び前記アド
レス電極駆動回路との間には、光信号を電気信号に変換
する受光素子を設けたことを特徴とする表示装置。
1. A display unit having pixels arranged at intersections of data electrodes and address electrodes wired in a grid, and a data electrode driving circuit for driving the data electrodes;
An address electrode driving circuit that drives the address electrodes;
A signal control circuit that generates a signal necessary to drive the data electrode drive circuit and the address electrode drive circuit and supplies the signal to the data electrode drive circuit and the address electrode drive circuit; A signal transmission path for transmitting a signal between the circuit and the address electrode drive circuit, wherein the signal transmission path is an optical transmission path capable of transmitting an optical signal, and the signal control is performed. Between the circuit and the signal transmission line, a light emitting element for converting an electric signal to an optical signal is provided,
A display device, comprising: a light receiving element that converts an optical signal into an electric signal is provided between the signal transmission path and the data electrode driving circuit and the address electrode driving circuit.
【請求項2】 同一基板に、前記表示部、前記データ電
極駆動回路、前記アドレス電極駆動回路、前記信号制御
回路、前記信号伝送路、前記発光素子及び前記受光素子
を設けている請求項1記載の表示装置。
2. The same substrate is provided with the display section, the data electrode drive circuit, the address electrode drive circuit, the signal control circuit, the signal transmission path, the light emitting element, and the light receiving element. Display device.
【請求項3】 透明基板の一方の面に、前記表示部、前
記データ電極駆動回路、前記アドレス電極駆動回路及び
前記受光素子を設けるとともに、前記透明基板の他方の
面に、前記信号制御回路、前記信号伝送路及び前記発光
素子を設けており、 前記信号伝送路を伝送した光信号は、前記透明基板の表
裏面間を伝搬して前記受光素子に入射するようになって
いる請求項1記載の表示装置。
3. The display section, the data electrode drive circuit, the address electrode drive circuit and the light receiving element are provided on one surface of a transparent substrate, and the signal control circuit is provided on the other surface of the transparent substrate. The light transmission device according to claim 1, wherein the signal transmission path and the light emitting element are provided, and the optical signal transmitted through the signal transmission path propagates between the front and back surfaces of the transparent substrate and is incident on the light receiving element. Display device.
【請求項4】 透明である第1の基板の一方の面上に、
格子状に配線されたデータ電極及びアドレス電極の各交
点に対応して画素を配設してなる表示部を設ける一方、 第2の基板上に、ポリマー型光導波路を形成し、そのポ
リマー型光導波路の上に、前記データ電極を駆動するデ
ータ電極駆動回路と、前記アドレス電極を駆動するアド
レス電極駆動回路と、信号出力側が前記データ電極駆動
回路の信号入力側に接続された受光素子と、信号出力側
が前記アドレス電極駆動回路の信号入力側に接続された
受光素子と、前記データ電極駆動回路及び前記アドレス
電極駆動回路を駆動させるのに必要な信号を生成して出
力する信号制御回路と、この信号制御回路で生成された
電気信号を光信号に変換して前記ポリマー型光導波路に
入射する発光素子と、を設けた後に、前記ポリマー型光
導波路を挟み込むように、前記第2の基板に第3の基板
を貼り付け、 そして、前記第2の基板を前記ポリマー型光導波路から
除去するとともに、前記ポリマー型光導波路に、前記発
光素子から発せられた光の当該ポリマー型光導波路への
入射用のミラーと、前記受光素子への入射用のミラー
と、を形成した後に、前記第1の基板の他方の面に、前
記ポリマー型光導波路を内側にして前記第3の基板を貼
り付けることを特徴とする表示装置の製造方法。
4. On one surface of a first substrate which is transparent,
While a display portion having pixels arranged at intersections of data electrodes and address electrodes wired in a lattice is provided, a polymer optical waveguide is formed on a second substrate, and the polymer optical waveguide is formed. A data electrode driving circuit for driving the data electrode, an address electrode driving circuit for driving the address electrode, a light receiving element having a signal output side connected to a signal input side of the data electrode driving circuit, and a signal A light receiving element whose output side is connected to a signal input side of the address electrode driving circuit, a signal control circuit that generates and outputs signals necessary for driving the data electrode driving circuit and the address electrode driving circuit, A light emitting element that converts an electric signal generated by the signal control circuit into an optical signal and enters the polymer optical waveguide, and then sandwiches the polymer optical waveguide. As described above, a third substrate is attached to the second substrate, and the second substrate is removed from the polymer-type optical waveguide, and light emitted from the light-emitting element is supplied to the polymer-type optical waveguide. After forming a mirror for incidence on the polymer type optical waveguide and a mirror for incidence on the light receiving element, on the other surface of the first substrate, with the polymer type optical waveguide inside. A method for manufacturing a display device, comprising attaching the third substrate.
【請求項5】 透明である第1の基板の一方の面上に、
格子状に配線されたデータ電極及びアドレス電極の各交
点に対応して画素を配設してなる表示部と、前記データ
電極を駆動するデータ電極駆動回路と、前記アドレス電
極を駆動するアドレス電極駆動回路と、信号出力側が前
記データ電極駆動回路の信号入力側に接続された受光素
子と、信号出力側が前記アドレス電極駆動回路の信号入
力側に接続された受光素子と、を設ける一方、 第2の基板上に、ポリマー型光導波路を形成し、そのポ
リマー型光導波路に、前記受光素子への入射用のミラー
を形成し、さらに、前記データ電極駆動回路及び前記ア
ドレス電極駆動回路を駆動させるのに必要な信号を生成
して出力する信号制御回路と、この信号制御回路で生成
された電気信号を光信号に変換して前記ポリマー型光導
波路に入射する発光素子と、を設けた後に、前記ポリマ
ー型光導波路を挟み込むように、前記第2の基板に第3
の基板を貼り付け、 そして、前記第2の基板を前記ポリマー型光導波路から
除去するとともに、前記発光素子から発せられた光の当
該ポリマー型光導波路への入射用のミラーを形成した後
に、前記第1の基板の他方の面に、前記ポリマー型光導
波路を内側にして前記第3の基板を貼り付けることを特
徴とする表示装置の製造方法。
5. On one surface of a first substrate that is transparent,
A display section in which pixels are arranged corresponding to respective intersections of data electrodes and address electrodes wired in a grid, a data electrode drive circuit for driving the data electrodes, and an address electrode drive for driving the address electrodes A circuit, a light receiving element having a signal output side connected to the signal input side of the data electrode driving circuit, and a light receiving element having a signal output side connected to the signal input side of the address electrode driving circuit. Forming a polymer type optical waveguide on a substrate, forming a mirror for incidence on the light receiving element in the polymer type optical waveguide, and further driving the data electrode driving circuit and the address electrode driving circuit. A signal control circuit that generates and outputs a necessary signal, and a light emitting element that converts the electric signal generated by the signal control circuit into an optical signal and enters the polymer optical waveguide. Are provided on the second substrate so as to sandwich the polymer optical waveguide.
After attaching the substrate, and removing the second substrate from the polymer-type optical waveguide, after forming a mirror for incidence of light emitted from the light-emitting element to the polymer-type optical waveguide, A method of manufacturing a display device, comprising: attaching the third substrate to the other surface of the first substrate with the polymer-type optical waveguide inside.
JP2002079512A 2001-03-26 2002-03-20 Display device and its manufacturing method Withdrawn JP2002366126A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002079512A JP2002366126A (en) 2001-03-26 2002-03-20 Display device and its manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-88823 2001-03-26
JP2001088823 2001-03-26
JP2002079512A JP2002366126A (en) 2001-03-26 2002-03-20 Display device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002366126A true JP2002366126A (en) 2002-12-20

Family

ID=26612115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079512A Withdrawn JP2002366126A (en) 2001-03-26 2002-03-20 Display device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002366126A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301282A (en) * 2004-04-12 2005-10-27 Lg Electronics Inc Drive device for plasma display panel and its driving method
JP2007047352A (en) * 2005-08-09 2007-02-22 Sanyo Epson Imaging Devices Corp Lighting device, display device, and data transfer method
WO2007096961A1 (en) * 2006-02-22 2007-08-30 Fujitsu Hitachi Plasma Display Limited Plasma display device and display method thereof
EP2471056A1 (en) * 2009-08-28 2012-07-04 Global OLED Technology LLC Display device with optical data transmission
JP2013182111A (en) * 2012-03-01 2013-09-12 Nippon Hoso Kyokai <Nhk> Image display device
JP2014511502A (en) * 2011-02-17 2014-05-15 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Electroluminescent display device with optical communication chiplet

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301282A (en) * 2004-04-12 2005-10-27 Lg Electronics Inc Drive device for plasma display panel and its driving method
JP2007047352A (en) * 2005-08-09 2007-02-22 Sanyo Epson Imaging Devices Corp Lighting device, display device, and data transfer method
WO2007096961A1 (en) * 2006-02-22 2007-08-30 Fujitsu Hitachi Plasma Display Limited Plasma display device and display method thereof
EP2471056A1 (en) * 2009-08-28 2012-07-04 Global OLED Technology LLC Display device with optical data transmission
JP2013503363A (en) * 2009-08-28 2013-01-31 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Display device using optical data transmission
JP2014511502A (en) * 2011-02-17 2014-05-15 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Electroluminescent display device with optical communication chiplet
JP2013182111A (en) * 2012-03-01 2013-09-12 Nippon Hoso Kyokai <Nhk> Image display device

Similar Documents

Publication Publication Date Title
JP4333727B2 (en) ELECTRO-OPTICAL DEVICE, LIGHTING DEVICE, AND ELECTRONIC DEVICE
KR101878878B1 (en) Display Device
JP2008177170A (en) Backlight assembly and display device equipped with this
JP2007041588A (en) Display apparatus
KR20130035092A (en) Display device
US20120120677A1 (en) Backlight Unit and Display Device
JP2005018081A (en) Thin film transistor display plate
KR20130035095A (en) Display appatatus
TWI569250B (en) Driving method of display device
US11422405B2 (en) Light conversion film, backlight unit and display device
US20180138244A1 (en) Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
US7034775B2 (en) Display device and method for manufacturing the same
KR101825573B1 (en) Display Device
US11309370B1 (en) Electronic device displays with curved surfaces
JP2002366126A (en) Display device and its manufacturing method
WO2010147062A1 (en) Display device
KR102491720B1 (en) Liquid crystal display device
KR20130024163A (en) Liquid crystal display device including substrate having emitting device attached thereon
JP3968232B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
KR20170026995A (en) Display device
JP2009282432A (en) Display apparatus and manufacturing method of the same
KR20210042761A (en) Display device, and driving method thereof
JP2007018846A (en) Lighting device, electro-optical device with lighting device, and electronic apparatus
JP3288990B2 (en) Flat panel display
JP2000338938A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607