JP2002330121A - Control unit and network servo control method - Google Patents
Control unit and network servo control methodInfo
- Publication number
- JP2002330121A JP2002330121A JP2001135977A JP2001135977A JP2002330121A JP 2002330121 A JP2002330121 A JP 2002330121A JP 2001135977 A JP2001135977 A JP 2001135977A JP 2001135977 A JP2001135977 A JP 2001135977A JP 2002330121 A JP2002330121 A JP 2002330121A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- control unit
- network
- speed scan
- scan signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000005540 biological transmission Effects 0.000 claims abstract description 141
- 230000001360 synchronised effect Effects 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 9
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、複数のネットワー
クサーボを制御するためのコントロールユニットに関
し、特にこのコントロールユニットを用いてネットワー
クサーボを制御するためのネットワークサーボ制御方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control unit for controlling a plurality of network servos, and more particularly to a network servo control method for controlling a network servo using the control unit.
【0002】[0002]
【従来の技術】複数のサーボにより構成されるシステム
を制御する場合、CPUモジュールと、CPUモジュー
ルとシステムバスにより接続された伝送モジュールとか
ら構成されるコントロールユニットが用いられる。この
コントロールユニットでは、伝送モジュールは、CPU
モジュールからの指令出力に基づいて複数のネットワー
クサーボに対する制御を行っている。2. Description of the Related Art When controlling a system composed of a plurality of servos, a control unit composed of a CPU module and a transmission module connected to the CPU module by a system bus is used. In this control unit, the transmission module is a CPU
Controls a plurality of network servos based on command output from the module.
【0003】しかし、1つの伝送モジュールにより制御
可能なネットワークサーボの数は限定されているため、
一定数以上のネットワークサーボが必要となるシステム
の制御を行う場合には複数の伝送モジュールが必要とな
る。このような複数の伝送モジュールを用いたコントロ
ールユニットを図7に示す。However, since the number of network servos that can be controlled by one transmission module is limited,
When controlling a system that requires a certain number of network servos or more, a plurality of transmission modules are required. FIG. 7 shows a control unit using such a plurality of transmission modules.
【0004】この従来のコントロールユニットは、図7
に示されるように、CPUモジュール3と、伝送モジュ
ール101、102とから構成され、ネットワークサー
ボ群5、6の制御を行っている。This conventional control unit is shown in FIG.
As shown in (1), it comprises a CPU module 3 and transmission modules 101 and 102, and controls network servo groups 5 and 6.
【0005】CPUモジュール3は、各ネットワークサ
ーボに対する指令出力を生成してシステムバス4を介し
て伝送モジュール101、102に出力している。ま
た、CPUモジュール3は、一定周期の高速スキャン信
号を生成して伝送モジュール101、102に対して出
力している。[0005] The CPU module 3 generates a command output for each network servo and outputs it to the transmission modules 101 and 102 via the system bus 4. Further, the CPU module 3 generates a high-speed scan signal having a constant period and outputs the signal to the transmission modules 101 and 102.
【0006】伝送モジュール101、102は、システ
ムバス4によりCPUモジュール3に接続され、このC
PUモジュール3から出力される指令出力を高速スキャ
ン信号のタイミング毎に取り込み、この指令出力に基づ
いてネットワークサーボ群5、6に対する制御を行って
いる。[0006] The transmission modules 101 and 102 are connected to the CPU module 3 by a system bus 4.
The command output output from the PU module 3 is fetched at each high-speed scan signal timing, and the network servo groups 5 and 6 are controlled based on the command output.
【0007】このような複数の伝送モジュール101、
102を有する従来のコントロールユニットでは、各伝
送モジュール101、102は、接続されているネット
ワークサーボの同期制御をそれぞれ行うことが可能であ
る。つまり、図7に示した従来例では、伝送モジュール
1は、ネットワークサーボ群5の同期制御を行うことが
可能であり、伝送モジュール2は、ネットワークサーボ
群6の同期制御を行うことが可能である。[0007] Such a plurality of transmission modules 101,
In the conventional control unit having the control unit 102, the transmission modules 101 and 102 can respectively perform synchronous control of connected network servos. That is, in the conventional example shown in FIG. 7, the transmission module 1 can perform the synchronization control of the network servo group 5, and the transmission module 2 can perform the synchronization control of the network servo group 6. .
【0008】しかし、この従来のコントロールユニット
では各伝送モジュール101、102は、それぞれ独自
のクロックに基づく伝送周期により接続された各ネット
ワークサーボ群5、6に対する指令を出力している。そ
のため、図8に示すように、複数の伝送モジュール10
1、102間でネットワークサーボへの指令を出力する
タイミングが異なることにより、それぞれの伝送モジュ
ールに接続されているネットワークサーボへの指令到達
時間は最大で伝送モジュール101、102が有する伝
送周期分だけばらつきが発生することとなってしまう。However, in this conventional control unit, each of the transmission modules 101 and 102 outputs a command to each of the network servo groups 5 and 6 connected at a transmission cycle based on its own clock. Therefore, as shown in FIG.
Due to the difference in the output timing of the command to the network servo between the transmission modules 1 and 102, the command arrival time to the network servo connected to each transmission module varies at the maximum by the transmission cycle of the transmission modules 101 and 102. Will occur.
【0009】そのため、従来のコントロールユニットで
は、複数の伝送モジュールを用いて多軸のネットワーク
サーボの制御を行う場合、全てのネットワークサーボを
同期制御することはできなかった。つまり、従来のコン
トロールユニットでは、1つの伝送モジュールで制御可
能な軸数を越えるネットワークサーボを有するシステム
に対しては、全てのネットワークサーボを同期制御する
ことができなかった。Therefore, in the conventional control unit, when controlling a multi-axis network servo using a plurality of transmission modules, all the network servos cannot be synchronously controlled. That is, the conventional control unit cannot control all network servos synchronously with a system having network servos exceeding the number of axes that can be controlled by one transmission module.
【0010】[0010]
【発明が解決しようとする課題】上述した従来のコント
ロールユニットでは、複数の伝送モジュールに跨るネッ
トワークサーボ群を同期制御することができないため、
1つの伝送モジュールで制御可能な軸数までしかネット
ワークサーボの同期制御を行うことができなかったとい
う問題点があった。In the conventional control unit described above, it is not possible to perform synchronous control of a network servo group extending over a plurality of transmission modules.
There was a problem that the network servo synchronization control could be performed only up to the number of axes controllable by one transmission module.
【0011】本発明の目的は、1つの伝送モジュールで
制御可能な軸数を越えるネットワークサーボを有するシ
ステムに対しても同期制御を行うことができるコントロ
ールユニットを提供することである。An object of the present invention is to provide a control unit capable of performing synchronous control even for a system having network servos exceeding the number of axes that can be controlled by one transmission module.
【0012】[0012]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数のネットワークサーボを制御するた
めのコントロールユニットであって、一定周期の高速ス
キャン信号を出力しているCPUモジュールと、前記C
PUモジュールから入力される高速スキャン信号に同期
した同期信号を生成する同期回路と、前記同期信号が発
生するタイミングでカウント値がクリアされ、伝送割り
込みを発生させる伝送カウンタと、前記伝送カウンタに
より発生させられた伝送割り込みに基づいた伝送周期に
より前記各ネットワークサーボへの指令を出力する伝送
ドライバとから構成される複数の伝送モジュールと、を
有する。In order to achieve the above object, the present invention provides a control unit for controlling a plurality of network servos, comprising: a CPU module for outputting a high-speed scan signal having a constant period; , The C
A synchronization circuit that generates a synchronization signal synchronized with the high-speed scan signal input from the PU module, a transmission counter that clears a count value at a timing when the synchronization signal is generated, and a transmission counter that generates a transmission interrupt; And a transmission driver configured to output a command to each of the network servos according to a transmission cycle based on the transmission interruption.
【0013】本発明のコントロールユニットによれば、
高速スキャン毎にCPUモジュールから出力される指令
出力を複数の伝送モジュールが指令としてネットワーク
サーボに出力するタイミングは、高速スキャン信号と同
一タイミングとなる。そのため、複数の伝送モジュール
からネットワークサーボ群への指令到達時刻は同一とな
り、複数の伝送モジュールによりネットワークサーボ群
の同期制御が可能となる。According to the control unit of the present invention,
The timing at which the command output output from the CPU module for each high-speed scan is output to the network servo as a command by the plurality of transmission modules becomes the same timing as the high-speed scan signal. Therefore, the command arrival times from the plurality of transmission modules to the network servo group are the same, and the synchronous control of the network servo group can be performed by the plurality of transmission modules.
【0014】また、本発明の他のコントロールユニット
では、前記各伝送モジュールが、前記同期回路により生
成された同期信号を予め設定された分周比により分周す
る分周回路をさらに有する。In another control unit according to the present invention, each of the transmission modules further includes a frequency dividing circuit for dividing a synchronous signal generated by the synchronous circuit at a preset frequency dividing ratio.
【0015】本発明は、CPUモジュールからの高速ス
キャン信号の周期が伝送モジュールの伝送周期よりも短
い場合でも、高速スキャン信号の周期を分周して各伝送
モジュールにおける伝送周期と合わせることができるよ
うにしているので、各伝送モジュール間で伝送周期を同
期させて同期制御を行うことができる。According to the present invention, even when the period of the high-speed scan signal from the CPU module is shorter than the transmission period of the transmission module, the period of the high-speed scan signal can be divided to match the transmission period of each transmission module. Therefore, synchronization control can be performed by synchronizing the transmission cycle between the transmission modules.
【0016】また、前記分周回路は、分周比が予め設定
される分周設定レジスタと、前記分周設定レジスタに設
定されている分周比により、前記同期回路により生成さ
れた同期信号の分周を行う分周器とから構成するように
してもよい。Further, the frequency dividing circuit includes a frequency dividing setting register in which a frequency dividing ratio is set in advance, and a frequency dividing ratio of the synchronous signal generated by the synchronous circuit based on the frequency dividing ratio set in the frequency dividing setting register. A frequency divider for dividing the frequency may be used.
【0017】[0017]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【0018】図1は本発明の一実施形態のコントロール
ユニットの構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a control unit according to one embodiment of the present invention.
【0019】本実施形態のコントロールユニットは、C
PUモジュール3と、伝送モジュール1、2と、システ
ムバス4とから構成され、ネットワークサーボ群5、6
の制御を行っている。図1において、図7中の構成要素
と同一の構成要素には同一の符号を付し、説明を省略す
るものとする。The control unit of the present embodiment has a C
It is composed of a PU module 3, transmission modules 1 and 2, and a system bus 4, and network servo groups 5 and 6
Is controlled. In FIG. 1, the same components as those in FIG. 7 are denoted by the same reference numerals, and description thereof will be omitted.
【0020】なお、ネットワークサーボ群5、6により
構成されるシステム7は、本実施形態では多軸同期制御
を必要とするシステムであるものとして説明する。In this embodiment, the system 7 composed of the network servo groups 5 and 6 will be described as a system that requires multi-axis synchronous control.
【0021】伝送モジュール1は、図2に示すように、
同期回路11と、分周回路12と、伝送カウンタ13
と、伝送ドライバ14とから構成されている。また、分
周回路12は、分周器8と、分周設定レジスタ9とから
構成されている。ここでは、伝送モジュール1の構成に
ついて説明するが、伝送モジュール2の構成も伝送モジ
ュール1の構成と同様であるためせの説明は省略する。The transmission module 1 is, as shown in FIG.
Synchronizing circuit 11, frequency dividing circuit 12, transmission counter 13
And a transmission driver 14. The frequency dividing circuit 12 includes a frequency divider 8 and a frequency dividing setting register 9. Here, the configuration of the transmission module 1 will be described, but since the configuration of the transmission module 2 is the same as the configuration of the transmission module 1, the redundant description will be omitted.
【0022】同期回路11は、CPUモジュール3から
入力される高速スキャン信号に同期した同期信号を生成
する。分周回路12は、同期回路11により生成された
同期信号を予め設定された分周比により分周する。伝送
カウンタ13は、分周回路12からの分周された同期信
号が発生するタイミングでカウント値がクリアされ、伝
送ドライバ14に伝送割り込みを発生させている。The synchronization circuit 11 generates a synchronization signal synchronized with the high-speed scan signal input from the CPU module 3. The dividing circuit 12 divides the synchronization signal generated by the synchronizing circuit 11 by a preset dividing ratio. The transmission counter 13 clears the count value at the timing when the divided synchronization signal from the frequency dividing circuit 12 is generated, and causes the transmission driver 14 to generate a transmission interrupt.
【0023】伝送ドライバ14は、伝送カウンタ13に
より発生させられた伝送割り込みに基づいた伝送周期に
よりネットワークサーボ群5への指令を出力している。The transmission driver 14 outputs a command to the network servo group 5 at a transmission cycle based on a transmission interrupt generated by the transmission counter 13.
【0024】分周設定レジスタ9は、1〜1/N(Nは
1以上の整数)の分周比を予め設定しておくためのレジ
スタである。分周器8は、分周設定レジスタ9に設定さ
れている分周比により、同期回路11により生成された
同期信号の分周を行っている。The frequency division setting register 9 is a register for setting a frequency division ratio of 1 to 1 / N (N is an integer of 1 or more) in advance. The frequency divider 8 divides the frequency of the synchronization signal generated by the synchronization circuit 11 according to the frequency division ratio set in the frequency division setting register 9.
【0025】次に、本実施形態のコントロールユニット
の動作について図面を参照して詳細に説明する。Next, the operation of the control unit of this embodiment will be described in detail with reference to the drawings.
【0026】先ず、CPUモジュール3から出力される
高速スキャン信号の周期と各伝送モジュール1、2の伝
送周期が等しい場合について説明する。First, a case where the cycle of the high-speed scan signal output from the CPU module 3 is equal to the transmission cycle of each of the transmission modules 1 and 2 will be described.
【0027】この場合には、分周設定レジスタ9には、
予め分周比として1を設定する。そのため、分周器8は
同期回路11からの同期信号の分周は行わずにそのまま
伝送カウンタ13に出力する。In this case, the frequency division setting register 9 contains
A division ratio of 1 is set in advance. Therefore, the frequency divider 8 outputs the synchronization signal from the synchronization circuit 11 to the transmission counter 13 without dividing the frequency.
【0028】このような設定が行われた状態において、
CPUモジュール3からの高速スキャン信号がシステム
バス4を介して伝送モジュール1、2に入力されると、
各伝送モジュール1、2における同期回路11では、C
PUモジュール3から入力される高速スキャン信号に同
期した同期信号が生成される。そして、同期回路11に
より生成された同期信号は分周器8では分周されずにそ
のまま伝送カウンタ13に入力され、伝送カウンタ13
は分周回路12からの分周された同期信号が発生するタ
イミングでカウント値がクリアされ、伝送ドライバ14
に伝送割り込みを発生させる。そのため、伝送モジュー
ル1、2の伝送ドライバ14は、それぞれ伝送カウンタ
13により発生させられた伝送割り込みに基づいた伝送
周期によりネットワークサーボ群5、6への指令を出力
する。In a state where such a setting is made,
When a high-speed scan signal from the CPU module 3 is input to the transmission modules 1 and 2 via the system bus 4,
In the synchronization circuit 11 in each of the transmission modules 1 and 2, C
A synchronization signal synchronized with the high-speed scan signal input from the PU module 3 is generated. Then, the synchronization signal generated by the synchronization circuit 11 is directly input to the transmission counter 13 without being divided by the frequency divider 8,
The count value is cleared at the timing when the frequency-divided synchronizing signal from the frequency dividing circuit 12 is generated.
Generates a transmission interrupt. Therefore, the transmission drivers 14 of the transmission modules 1 and 2 output commands to the network servo groups 5 and 6 at a transmission cycle based on the transmission interrupt generated by the transmission counter 13, respectively.
【0029】図3に、CPUモジュール3から出力され
る高速スキャン信号の周期と各伝送モジュール1、2の
伝送周期が等しい場合の、高速スキャン信号と伝送周期
との関係を示す。FIG. 3 shows the relationship between the high-speed scan signal and the transmission cycle when the cycle of the high-speed scan signal output from the CPU module 3 and the transmission cycle of each of the transmission modules 1 and 2 are equal.
【0030】上記で説明したように、本実施形態のコン
トロールユニットでは、各伝送モジュール1、2からネ
ットワークサーボ群5、6へそれぞれ出力される指令
は、それぞれ高速スキャン信号に同期したものとなる。As described above, in the control unit of this embodiment, the commands output from the transmission modules 1 and 2 to the network servo groups 5 and 6 are synchronized with the high-speed scan signals.
【0031】次に、CPUモジュール3から出力される
高速スキャン信号の周期と各伝送モジュール1、2の伝
送周期とが異なる場合について説明する。Next, a case where the cycle of the high-speed scan signal output from the CPU module 3 and the transmission cycle of each of the transmission modules 1 and 2 are different will be described.
【0032】この場合には、高速スキャン信号の周期が
伝送周期よりも長い場合と短い場合があるので、先ず、
CPUモジュール3から出力される高速スキャン信号の
周期が各伝送モジュール1、2の伝送周期よりも長い場
合について説明する。In this case, the period of the high-speed scan signal may be longer or shorter than the transmission period.
The case where the cycle of the high-speed scan signal output from the CPU module 3 is longer than the transmission cycle of each of the transmission modules 1 and 2 will be described.
【0033】この場合には、分周器8の分周比を1に設
定する。そのため、分周器8は同期回路11からの同期
信号の分周は行わずにそのまま伝送カウンタ13に出力
する。この場合にの高速スキャン信号と伝送周期との関
係を図4に示す。この図4では、高速スキャン信号の周
期が伝送周期の2倍である場合を示している。このよう
な場合でも、同期信号の発生時に伝送カウンタ13のカ
ウント値がクリアされて伝送割り込みが発生することに
より、同期信号と伝送周期は同期することとなる。ただ
し、高速スキャン信号の周期が伝送周期の整数倍である
ことが前提となる。In this case, the frequency division ratio of the frequency divider 8 is set to 1. Therefore, the frequency divider 8 outputs the synchronization signal from the synchronization circuit 11 to the transmission counter 13 without dividing the frequency. FIG. 4 shows the relationship between the high-speed scan signal and the transmission cycle in this case. FIG. 4 shows a case where the cycle of the high-speed scan signal is twice the transmission cycle. Even in such a case, when the synchronization signal is generated, the count value of the transmission counter 13 is cleared and a transmission interrupt is generated, so that the synchronization signal and the transmission cycle are synchronized. However, it is assumed that the cycle of the high-speed scan signal is an integral multiple of the transmission cycle.
【0034】次に、CPUモジュール3から出力される
高速スキャン信号の周期が各伝送モジュール1、2の伝
送周期よりも短い場合について説明する。この場合に
は、高速スキャン信号の周期が伝送周期の整数分の1
(1/N:Nは1以上の整数)であることが前提とな
る。Next, a case where the cycle of the high-speed scan signal output from the CPU module 3 is shorter than the transmission cycle of each of the transmission modules 1 and 2 will be described. In this case, the cycle of the high-speed scan signal is 1 / integer of the transmission cycle.
(1 / N: N is an integer of 1 or more).
【0035】この場合には、分周器8の分周比を1/N
に設定することにより、高速スキャン信号がN回出力さ
れる間に1回の割合で分周された同期信号が伝送カウン
タ13に入力される。この場合にの高速スキャン信号と
伝送周期との関係を図5に示す。この図5では、高速ス
キャン信号の周期が伝送周期の1/2倍である場合を示
している。In this case, the frequency division ratio of the frequency divider 8 is 1 / N
, The synchronization signal divided at a rate of one while the high-speed scan signal is output N times is input to the transmission counter 13. FIG. 5 shows the relationship between the high-speed scan signal and the transmission cycle in this case. FIG. 5 shows a case where the cycle of the high-speed scan signal is half the transmission cycle.
【0036】このように、高速スキャン信号を1/Nに
分周した同期信号が発生するタイミングで伝送カウンタ
13をクリアし伝送割り込みを発生させることにより、
高速スキャン信号と伝送モジュール1、2の伝送周期が
同期することとなる。As described above, by clearing the transmission counter 13 and generating a transmission interrupt at the timing when the synchronization signal generated by dividing the high-speed scan signal by 1 / N is generated,
The transmission cycle of the high-speed scan signal and the transmission modules 1 and 2 are synchronized.
【0037】上記で説明したように、本実施形態のコン
トロールユニットによれば、図6に示すように、高速ス
キャン毎にCPUモジュール3から出力される指令出力
を複数の伝送モジュール1、2がネットワークサーボ群
5、6へ指令出力を行うタイミングは、高速スキャン信
号と同一タイミングとなる。そのため、複数の伝送モジ
ュール1、2からネットワークサーボ群5、6への指令
到達時刻は同一となり、複数の伝送モジュール1、2に
よりネットワークサーボ群5、6の同期制御が可能とな
る。As described above, according to the control unit of this embodiment, as shown in FIG. 6, a plurality of transmission modules 1 and 2 transmit a command output output from the CPU module 3 for each high-speed scan to the network. The timing at which a command is output to the servo groups 5 and 6 is the same as that of the high-speed scan signal. Therefore, the command arrival times from the plurality of transmission modules 1 and 2 to the network servo groups 5 and 6 are the same, and the synchronization control of the network servo groups 5 and 6 can be performed by the plurality of transmission modules 1 and 2.
【0038】つまり、分周回路12を同期回路11と伝
送カウンタ13との間に設けることにより、CPUモジ
ュール3からの高速スキャン信号の周期が伝送モジュー
ル1、2の伝送周期よりも短い場合でも、高速スキャン
信号の周期を分周して各伝送モジュール1、2における
伝送周期と合わせることができるようになる。That is, by providing the frequency dividing circuit 12 between the synchronization circuit 11 and the transmission counter 13, even if the period of the high-speed scan signal from the CPU module 3 is shorter than the transmission period of the transmission modules 1 and 2, The period of the high-speed scan signal can be divided to match the transmission period in each of the transmission modules 1 and 2.
【0039】なお、高速スキャン信号の周期と各伝送モ
ジュール1、2における伝送周期が同じ場合、又は高速
スキャン信号の周期が各伝送モジュール1、2における
伝送周期よりも長い場合には、各伝送モジュール1、2
から分周回路12を省くことができる。If the cycle of the high-speed scan signal is the same as the transmission cycle in each of the transmission modules 1 and 2, or if the cycle of the high-speed scan signal is longer than the transmission cycle in each of the transmission modules 1 and 2, One, two
Therefore, the frequency dividing circuit 12 can be omitted.
【0040】[0040]
【発明の効果】以上説明したように、本発明によれば、
各伝送モジュールの伝送周期をCPUモジュールから出
力される高速スキャン信号に同期させるようにしている
ため、1つの伝送モジュールで制御可能な軸数を越える
ネットワークサーボを有するシステムに対しても同期制
御を行うことができるという効果を得ることができる。As described above, according to the present invention,
Since the transmission cycle of each transmission module is synchronized with the high-speed scan signal output from the CPU module, synchronization control is performed even for a system having network servos exceeding the number of axes that can be controlled by one transmission module. Can be obtained.
【図1】本発明の一実施形態のコントロールユニットの
構成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of a control unit according to an embodiment of the present invention.
【図2】図1中の伝送モジュール1の構成を示すブロッ
ク図である。FIG. 2 is a block diagram showing a configuration of a transmission module 1 in FIG.
【図3】CPUモジュール3から出力される高速スキャ
ン信号の周期と各伝送モジュール1、2の伝送周期が等
しい場合の、高速スキャン信号と伝送周期との関係を示
す図である。FIG. 3 is a diagram illustrating a relationship between a high-speed scan signal and a transmission cycle when the cycle of the high-speed scan signal output from the CPU module 3 is equal to the transmission cycle of each of the transmission modules 1 and 2;
【図4】CPUモジュール3から出力される高速スキャ
ン信号の周期が各伝送モジュール1、2の伝送周期より
長い場合の、高速スキャン信号と伝送周期との関係を示
す図である。FIG. 4 is a diagram illustrating a relationship between a high-speed scan signal and a transmission cycle when the cycle of the high-speed scan signal output from the CPU module 3 is longer than the transmission cycle of each of the transmission modules 1 and 2;
【図5】CPUモジュール3から出力される高速スキャ
ン信号の周期が各伝送モジュール1、2の伝送周期より
短い場合の、高速スキャン信号と伝送周期との関係を示
す図である。FIG. 5 is a diagram illustrating a relationship between the high-speed scan signal and the transmission cycle when the cycle of the high-speed scan signal output from the CPU module 3 is shorter than the transmission cycle of each of the transmission modules 1 and 2;
【図6】CPUモジュール3から出力される高速スキャ
ン信号の周期と各伝送モジュール1、2の伝送周期との
関係を示す図である。FIG. 6 is a diagram illustrating a relationship between a cycle of a high-speed scan signal output from the CPU module 3 and a transmission cycle of each of the transmission modules 1 and 2;
【図7】従来のコントロールユニットの構成を示すブロ
ック図である。FIG. 7 is a block diagram showing a configuration of a conventional control unit.
【図8】図7に示すコントロールユニットにおける高速
スキャン信号と伝送モジュール101、102の伝送同
期との関係を示す図である。8 is a diagram showing a relationship between a high-speed scan signal in the control unit shown in FIG. 7 and transmission synchronization of the transmission modules 101 and 102.
1、2 伝送モジュール 3 CPUモジュール 4 システムバス 5、6 ネットワークサーボ群 7 システム 8 分周器 9 分周設定レジスタ 11 同期回路 12 分周回路 13 伝送カウンタ 14 伝送ドライバ 101、102 伝送モジュール DESCRIPTION OF SYMBOLS 1, 2 Transmission module 3 CPU module 4 System bus 5, 6 Network servo group 7 System 8 Divider 9 Dividing setting register 11 Synchronous circuit 12 Dividing circuit 13 Transmission counter 14 Transmission driver 101, 102 Transmission module
Claims (5)
めのコントロールユニットであって、 一定周期の高速スキャン信号を出力しているCPUモジ
ュールと、 前記CPUモジュールから入力される高速スキャン信号
に同期した同期信号を生成する同期回路と、前記同期信
号が発生するタイミングでカウント値がクリアされ、伝
送割り込みを発生させる伝送カウンタと、前記伝送カウ
ンタにより発生させられた伝送割り込みに基づいた伝送
周期により前記各ネットワークサーボへの指令を出力す
る伝送ドライバとから構成される複数の伝送モジュール
と、 を有するコントロールユニット。1. A control unit for controlling a plurality of network servos, comprising: a CPU module outputting a high-speed scan signal having a constant period; and a synchronizing signal synchronized with the high-speed scan signal input from the CPU module. A synchronization circuit that generates a transmission signal, a count value is cleared at a timing when the synchronization signal is generated, a transmission counter that generates a transmission interrupt, and a transmission cycle based on the transmission interrupt generated by the transmission counter. And a transmission driver configured to output a command to the control unit.
により生成された同期信号を予め設定された分周比によ
り分周する分周回路をさらに有する請求項1記載のコン
トロールユニット。2. The control unit according to claim 1, wherein each of the transmission modules further includes a frequency divider that divides a synchronization signal generated by the synchronization circuit by a preset division ratio.
前記同期回路により生成された同期信号の分周を行う分
周器とから構成されている請求項2記載のコントロール
ユニット。3. The frequency dividing circuit according to claim 1, wherein: a frequency dividing setting register in which a frequency dividing ratio is preset; and a frequency dividing ratio set in the frequency dividing setting register.
3. The control unit according to claim 2, further comprising a frequency divider that divides a frequency of the synchronization signal generated by the synchronization circuit.
めのコントロールユニットを用いてネットワークサーボ
制御方法であって、 CPUモジュールから入力される高速スキャン信号に同
期した同期信号を生成するステップと、 前記同期信号が発生するタイミングで伝送割り込みを発
生させるステップと、 前記伝送割り込みに基づいた伝送周期により前記各ネッ
トワークサーボへの指令を出力するステップとから構成
されるネットワークサーボ制御方法。4. A network servo control method using a control unit for controlling a plurality of network servos, the method comprising: generating a synchronization signal synchronized with a high-speed scan signal input from a CPU module; A network servo control method, comprising: generating a transmission interrupt at a timing at which the transmission interrupt occurs; and outputting a command to each of the network servos at a transmission cycle based on the transmission interrupt.
より分周するステップをさらに有する請求項4記載のネ
ットワークサーボ制御方法。5. The network servo control method according to claim 4, further comprising the step of dividing the synchronization signal by a preset division ratio.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001135977A JP2002330121A (en) | 2001-05-07 | 2001-05-07 | Control unit and network servo control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001135977A JP2002330121A (en) | 2001-05-07 | 2001-05-07 | Control unit and network servo control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002330121A true JP2002330121A (en) | 2002-11-15 |
Family
ID=18983348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001135977A Pending JP2002330121A (en) | 2001-05-07 | 2001-05-07 | Control unit and network servo control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002330121A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7774532B2 (en) | 2005-03-03 | 2010-08-10 | Nec Corporation | Processing device, failure recovery method therefor, and failure restoration method |
-
2001
- 2001-05-07 JP JP2001135977A patent/JP2002330121A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7774532B2 (en) | 2005-03-03 | 2010-08-10 | Nec Corporation | Processing device, failure recovery method therefor, and failure restoration method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150244380A1 (en) | Synchronous processing system and semiconductor integrated circuit | |
US5006979A (en) | Phase synchronization system | |
JP6242228B2 (en) | Clock generation method and clock generation circuit | |
JP2014106594A (en) | Microcomputer | |
JP2002330121A (en) | Control unit and network servo control method | |
US7205815B2 (en) | Method and integrated circuit apparatus for reducing simultaneously switching output | |
JPH11305812A (en) | Synchronize method for distributed cpu system | |
JP4733695B2 (en) | Method and apparatus for simulation of automated systems | |
JPH04100429A (en) | Time division multiplexer | |
KR100734521B1 (en) | IP Module for System-on-Chip | |
JP2526781B2 (en) | Synchronous clock generator | |
JP3980921B2 (en) | Clock controller | |
JPH09284246A (en) | Demultiplexer | |
JPH1185717A (en) | Synchronising interruption method | |
JP2002108414A (en) | Method and device for synchronously establishing plural servo-drive devices | |
KR100455340B1 (en) | Synchronized signal generation circuit | |
JP2571146B2 (en) | Digital tape recorder synchronization system | |
US7450088B2 (en) | Apparatus and method for generating digital pulse | |
JPH03187544A (en) | Synchronizing processing lsi interface system | |
JP2723270B2 (en) | Clock skew adjustment circuit in screen superposition system | |
JPH0611133B2 (en) | Frame phase control circuit | |
JP2007251598A (en) | Synchronous serial system | |
JPH05127774A (en) | Semiconductor integrated circuit | |
JPS6253530A (en) | Control information generating circuit for tdma communication equipment | |
JPH05129936A (en) | Programmable counter |