JP2002323991A - パリティセグメント計算方法 - Google Patents

Abstract

(57)【要約】 【課題】Ｎ＋２パリティ計算の結果、複雑さが増えた環
境下において、充分なデータ処理量を維持することを目
的とする。 【解決手段】特定用途向け集積回路（ＡＳＩＣ）に組み
込まれたパリティセグメント計算モジュールによりパリ
ティセグメントを計算する。ＡＳＩＣは、中間計算結果
を保持する１以上の結果バッファと（６０２，６０
４）、データセグメント及びデータセグメントに対応し
た係数を受信し演算して該１以上の結果バッファに書き
込まれうる中間演算結果を出力すべく配置された、１以
上の数学的演算子コンポーネント（６０６，６０８）
と、１以上の帰還線（６１４ａ，６１４ｂ）とを含んで
いる。帰還線は、対応する結果バッファ（６０２，６０
４）と対応する数学的演算子コンポーネント（６０６，
６０８）との間で結合され、パリティセグメント計算に
用いるために中間計算結果を数学的演算子に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冗長なディスクド
ライブシステムのパリティ演算に関し、特にかかるシス
テムであって、各ストレージストライプのパリティセグ
メントを２つ以上用いるもののパリティ演算に関する。

【０００２】

【従来の技術】最近では、高記憶容量のデータストレー
ジシステムは、冗長なデータ記憶部のための複数の物理
ディスクドライブを採用している。この配置は、データ
アクセスを早めると共に１枚のディスクによる失敗によ
ると思われるデータの損失を防いでいる。

【０００３】冗長データの記憶については２つの方法が
ある。第１の「ミラー」の方法によると、データは複写
され、記憶システムの２つの別領域に記憶される。例え
ばディスクアレイにおいては、同一のデータが２つの別
ディスクに記憶される。この方法は高性能、高稼働率と
いう長所がある。しかしながら、ミラーの方法はまた比
較的高価であり、特にデータ貯蔵コストを倍増させてし
まう。

【０００４】第２の「パリティ」の方法によると、記憶
領域の一部が冗長データの記憶に用いられるが、冗長記
憶領域の大きさは、元のデータの記憶に用いられる残留
した記憶スペースよりも小さい。例えば、６つのディス
クを有するディスクアレイにおいては、５つのディスク
がデータの記憶に用いられ、６つ目のディスクが冗長デ
ータの記憶に用いられるが、このデータは「パリティ」
データと呼ばれる。パリティデータは、あるデータディ
スクからのデータの再構築を、生存ディスクからのデー
タと連携したパリティデータを用いて行う。パリティの
方法は、ミラーの方法より安価であるという点において
有利であるが、ミラーの方法に比べ、低性能、低稼働率
という性質がある。

【０００５】本発明の１つの側面は、パリティ技術によ
って冗長データを記憶するという点である。パリティス
トレージを用いる従来のディスクアレイにおいては、ス
トレージディスク中のスペースは、多重の貯蔵ストライ
プに分けられ、そして各貯蔵ストライプがストレージデ
ィスクに渡って広がっている。各ストライプは貯蔵スペ
ースの多重セグメントにより構成され、各セグメントは
ストライプの一部であり、そのストライプはディスクア
レイの単一ストレージディスクに備えられている。

【０００６】図１は従来のディスクアレイ１２を示して
おり、６つのストレージディスクを備えている。この簡
略化された例においては、ストレージディスク中に広が
った５つのストレージストライプがある。図１はこれら
５つのストライプのうち１つにおけるデータおよび貯蔵
セグメントに脚光を当てている。

【０００７】示しているストライプのデータセグメント
は、格子模様により示されている。この同じストライプ
の対応パリティセグメントは、黒塗りで示されている。
一般的にストライプを含む６つのセグメントのうち、５
つのセグメントがデータセグメントであり、６つ目のセ
グメントがパリティセグメントである。

【０００８】このタイプのパリティストレージは、５＋
１パリティストレージと呼ばれる。それは各パリティセ
グメントに対し、５つのデータセグメントがあるという
ことである。この仕組みは一般的に、Ｎ＋１グルーピン
グと呼ばれ、ここではＮがデータストライプ中における
データセグメントの実際の数である。

【０００９】図１に示されるＮ＋１冗長グルーピング
は、各物理記憶デバイスをロスから守っている。もし記
憶装置がうまくいかない場合、そのデータは生存データ
から再構築することができる。データの回復のために実
行される演算は、単純であり、よく知られている。一般
的に、単一のパリティセグメントＰはデータセグメント
Ｄ_０からＤ_ｎをもとに、以下の式により算出される：

【００１０】

【数１】Ｐ＝ｘ_０＋ｘ_１＋ｘ_２＋ｘ_ｎ−１ ここでｘ_０からｘ_ｎ−１は、データセグメントＤ_０から
Ｄ_ｎ−１からのデータに対応している。データセグメン
トの１つが失われた後、そのデータは同じ式における単
純な変化量により回復される。

【００１１】

【発明が解決しようとする課題】しかしながら多くのシ
ステムにおいて、１つ以上の多くの記憶デバイスにおけ
る損失からの防護が重要になってきている。従って、冗
長記憶システムにおいてＮ＋２グルーピングを実行する
必要が出てきている。

【００１２】Ｎ＋２冗長グルーピングは、データ防護を
強める一方、より高度な計算を伴う。それは最初のパリ
ティセグメントの計算と、失われたデータセグメントの
再構築の両方においてである。

【００１３】Ｎ＋２パリティコンピュータ演算の一般的
な形式は次の通りである：

【００１４】

【数２】 Ｐ＝ｐ_０ｘ_０＋ｐ_１ｘ_１＋ｐ_２ｘ_２＋ｐ_ｎ−１ｘ_ｎ−１ Ｑ＝ｑ_０ｘ_０＋ｑ_１ｘ_１＋ｑ_２ｘ_２＋ｑ_ｎ−１ｘ_ｎ−１ ここで、Ｐは第１パリティセグメントの値であり；Ｑは
第２パリティセグメントの値であり、ｘ_０からｘ_ｎ−１
はデータセグメントの値であり、ｐ_０からｐ_{ｎ− １}及び
ｑ_０からｑ_ｎ−１は、与えられたパリティ形式に特有な
定数係数である。

【００１５】これらの式は連立方程式を形成し、線形代
数の規則にのっとって、潜在的にｘ _ａからｘ_ｂの２つの
未知数を解くことができるものであり、２つのうまくい
かなかった記憶装置の単一のストライプと同じ働きをす
る。１つの要件として、係数pi及びqiの２つの組が線形
独立であるというものがある。この要件は、例えばｐ _０
＝１、ｐ_１＝１、ｐ_２＝１、・・・、そしてｑ_０＝１、
ｑ_１＝２、ｑ_２＝３、・・・、であれば充足される。他
の例においても同様に可能である。

【００１６】Ｎ＋２パリティの数学的処理はよく知られ
ており、本記述の主題ではない。しかしながら、Ｎ＋２
パリティ計算はＮ＋１パリティ計算より著しく複雑であ
ることは上述の簡単な説明により明らかである。実際の
Ｎ＋２ディスクアレイの実行において、この複雑さはス
トレージデバイスコントローラのデータ処理量を制限す
るおそれがあり、その結果すべてのディスクアレイに対
して及ぶ。

【００１７】本発明は、Ｎ＋２パリティ計算の結果とし
て複雑さが増えたにもかかわらず、充分なデータ処理量
を維持することができる方法及び手段を提供する。

【００１８】

【課題を解決するための手段】本発明の一側面として、
あらゆる可能なパリティ関連計算を異なるシナリオとし
て扱うことができる。係数サブセットは、それぞれ異な
るシナリオに合わせて選択され又は計算され、そして初
期化の過程においてメモリテーブルに記憶される。ある
特定の演算を実行するに当たり、そのシナリオが識別さ
れ、そして対応した係数サブセットが見付けられる。そ
のときハードウェア論理には、実際のパリティ演算の実
行のため、識別された係数サブセットの使用が通知され
る。このことにより、以降で計算され選択される係数を
用いた、とても効率的な計算がなされる。ある実施形態
によると、パリティセグメントは、特定用途向け集積回
路（ASIC）に包含されているパリティセグメント計算モ
ジュールにより計算される。ASICは中間計算結果保持用
バッファを１以上含み、又一方、データセグメント及び
そのデータセグメントに関係した係数を受け取るよう構
成され、及び１以上の結果バッファに書き込まれうる中
間計算結果を出力するよう構成された、１以上の数学的
演算子コンポーネントを含み、さらに１以上の帰還線を
含む。帰還線は、関係する結果バッファと関係する数学
的演算子の間で結合され、中間計算結果をパリティセグ
メント計算に用いるべく数学的演算子に出力する。

【００１９】

【発明の実施の形態】パリティ演算 図２によると、本発明に係る冗長データ記憶システム２
０は、ストレージディスク２２をデータストライプ２４
とともに使用する。各データストライプ２４は、複数デ
ータセグメントｘ_０からｘ_Ｎ−１と少なくとも対応した
パリティセグメントＰ及びＱを備えている。Ｐ及びＱ
は、データセグメントｘ_０からｘ_Ｎ−１、パリティ係数
ｐ_０からｐ_Ｎ−１の第１セット、及びパリティ係数ｑ_０
からｑ_{Ｎ− １}の第２セットから得られる。パリティ係数
は以下の式に示される各データセグメントに対応してい
る：

【００２０】

【数３】 Ｐ＝ｐ_０ｘ_０＋ｐ_１ｘ_１＋ｐ_２ｘ_２＋ｐ_ｎ−１ｘ_ｎ−１ Ｑ＝ｑ_０ｘ_０＋ｑ_１ｘ_１＋ｑ_２ｘ_２＋ｑ_ｎ−１ｘ_ｎ−１

【００２１】本発明に関して、パリティ演算は、パリテ
ィセグメント生成演算、パリティセグメント再生成演
算、データセグメント再構築演算に区分される。

【００２２】パリティセグメント生成演算が実行される
のは、新たなデータストライプが生成されるとき−パリ
ティセグメントが完全に新しいデータに基づいて生成さ
れるときである。

【００２３】パリティセグメント再生成演算が既存のス
トライプについて実行されるのは、新たなデータが新た
なデータセグメントの要因となるときか、読み出し／修
正／書き込みのサイクルで１以上のデータセグメントを
修正するときである。パリティセグメント再生成演算に
おいては、パリティセグメントが、まるまる１つデータ
ストライプを読まずに増分的に修正される。例えば、新
たなデータにより、新たなデータセグメントｘ_４・Ｐ
_newが以下の通り計算される場合について想定する：

【００２４】

【数４】Ｐ_new＝Ｐ_old＋ｐ_４ｘ_４

【００２５】同様に、データセグメントｘ２が読み出し
／修正／書き込みサイクルの結果として修正される場合
を想定する。この場合、Ｐ_newは以下の通り計算され
る：

【００２６】

【数５】Ｐ_new＝Ｐ_old−Ｐ_２ｘ_２old＋ｐ_２ｘ_２new

【００２７】新たなＰ及びＱ値を古いデータセグメント
値から計算することは、各ストライプ修正後の一番最初
からＰ及びＱ値を計算するのに比べ、少ないメモリで済
む。

【００２８】本発明に関連し、パリティセグメント再生
成演算はさらに、追加データセグメントの結果としての
パリティ再生成又は修正データセグメントの結果として
のパリティ再生成のいずれかに区分される。

【００２９】データセグメント再構築演算は、２つの補
助区分を含む：単一データセグメント再構築演算及びダ
ブルデータセグメント再構築演算である。単一データセ
グメントは、Ｐ又はＱパリティセグメントを生存データ
セグメントと組み合わせることで再構築することができ
る。一般的に、データセグメントｘａはパリティセグメ
ントＰ又はＱより以下の通り再構築される：

【００３０】

【数６】ｘ_ａ＝ｆ（ｐ_０，ｐ_ａ）ｘ_０＋ｆ（ｐ_１，
ｐ_ａ）ｘ_１＋・・・＋ｆ（ｐ_ａ）Ｐ＋・・・＋ｆ（ｐ
_Ｎ−１，ｐ_ａ）ｘ_Ｎ−１ ｘ_ａ＝ｆ（ｑ_０，ｑ_ａ）ｘ_０＋ｆ（ｑ_１，ｑ_ａ）ｘ_１＋
・・・＋ｆ（ｑ_ａ）Ｐ＋・・・＋ｆ（ｑ_Ｎ−１，ｑ_ａ）
ｘ_Ｎ−１ ここでｆ（）は変換関数であり、用いられるパリティ生
成コード特有の適当な係数を生成する。

【００３１】これらの式を実行すると次のようになる：

【００３２】

【数７】ｘ_ａ＝ｐ_ａ ^−１（ｐ_０ｘ_０＋ｐ_１ｘ_１・・＋Ｐ
＋・・＋ｐ_ｎ−１ｘ_ｎ−１） ｘ_ａ＝ｐ_ａ ^−１（ｑ_０ｘ_０＋ｑ_１ｘ_１＋・・＋Ｑ＋・・
＋ｑ_ｎ−１ｘ_ｎ−１）

【００３３】２つのデータセグメントは生存データセグ
メントとともにＰ及びＱパリティセグメントから再構築
することができる。一般的に、２つのデータセグメント
ｘ_ａ及びｘ_ｂはパリティセグメントＰ又はＱより以下の
通り再構築される：

【００３４】

【数８】 ここでｆ（）は変換関数であり、用いられるパリティ生
成コードを適当な係数から特に生成する。

【００３５】これらの式を実行すると次のようになる：

【００３６】

【数９】

【００３７】一般的に、上述のパリティ演算はすべて、
有限数の係数を持つベースセットから選択された既知の
係数の異なる組み合わせを用いることにより実行するこ
とができる。これらの係数はｐ_０-ｐ_Ｎ−１，ｑ_０-ｑ
_Ｎ−１及び変換関数ｆ（）の結果得られた係数を含む。
特定のパリティ演算は、計算された実際のデータ又はセ
グメントに依存して、これらの係数のサブセットを用い
る。特定の計算に必要な係数の、特定のサブセットは、
演算区分及び、要件となる特定のデータとパリティセグ
メントの両方に依存している。従って、パリティ演算の
与えられた区分内では異なる状況やシナリオがあり、そ
こでは異なる係数のサブセットをそれぞれ要求してい
る。データセグメントｘ_５をストライプに追加して、係
数ｐ_５及びｑ _５が必要なとき、例えばあるシナリオが起
こる。別のシナリオではデータセグメントｘ_６がストラ
イプに追加して、係数ｐ_６及びｑ_６が必要となる。

【００３８】係数サブセット 図３はメモリアレイ３０を示し、これは複数の係数サブ
セット３１を含んでいる。各係数サブセットは、予備選
択や予備計算された係数のリスト又は連鎖であり、デー
タの対応セグメントに適用されてパリティ計算結果を生
成する。本発明に関連して、異なるサブセットの係数
は、各異なる演算シナリオのために予備選択され記憶さ
れる。それからそのサブセットは、参照やパリティ演算
論理のためにフォーマットされ線形メモリアレイにつめ
られる。異なるシナリオは異なる数の計数を必要として
いるため、サブセットは同じ長さやサイズとはならな
い。

【００３９】上述の発明の実施形態においては、各係数
は単一バイトである。「つめる」という語は係数のサブ
セットや集まりが線形メモリで連鎖されていることを意
味し、好ましくは未使用スペースが介在しないようにし
て、記憶空間を集中させることをいう。

【００４０】パリティ演算実行時にはサブセット化され
た係数とデータのセグメント（データセグメント又はパ
リティセグメント）の間に１対１の対応関係がある。各
係数は対応したデータセグメント又はパリティセグメン
トにのみ適用され、演算結果を生成する。

【００４１】それぞれの可能なパリティ計算の場合やシ
ナリオに対し、１つの係数サブセットがアレイ中に含ま
れる。固有の指標となる式が、各特別の計算シナリオの
ためアレイ中におけるサブセットの最初の位置を決定す
るのに用いられる。一般的にサブセットは対で用意さ
れ、Ｐ及びＱのそれぞれの計算に対応している。

【００４２】図３を参照すると、メモリアレイ３０は複
数の区分グループ、３２、３３、３４、３５、そして３
６を含み、それぞれ係数サブセット３１を特定のパリテ
ィ演算区分に対応して含んでいる。区分グループ中の各
サブセットは、そのグループ区分内で起こる特別のシナ
リオのための係数を含んでいる。例外的に、与えられた
すべての区分グループ中で同じ大きさである係数サブセ
ットもある。

【００４３】アレイ３０内では、特定の区分グループ
は、アレイのはじめからグループのはじめまでのグルー
プオフセットを計算することで配置される。このグルー
プオフセットは、グループのためのアレイに対する基準
指標である。特定の係数サブセットを区分グループ内で
見付けるためには、グループのはじめからオフセットさ
れたサブセットが基準指標に加えられる。このことは、
望まれる係数サブセットのはじめに位置するアレイへの
指標を示している。

【００４４】本発明の一実施形態に関連し、一般的なパ
リティ区分は次のように定義される： １．パリティ生成演算− あらかじめデータやパリティ
が存在しない部分的又は全体の新たなストライプ。 ２．追加されたセグメントから得られたパリティ再生成
演算− 新たなデータセグメントを２つのパリティセグ
メントに結合することによるストライプの増分的成長。 ３．セグメント修正から得られたパリティ再生成演算−
２つのパリティセグメントですでに結合されたデータ
セグメントの修正（読み出し／修正／書き込み）。 ４．単一データセグメント再構築− パリティセグメン
トの１つ、及びストライプからの生存データセグメント
を用いた単一データセグメントの再構築。２つのストレ
ージデバイスがうまく動かない場合、その不調のストレ
ージデバイスがＰ又はＱを持つこともあるため、Ｐ又は
Ｑパリティセグメントのどちらかからの再構築がサポー
トされる。 ５．ダブルデータセグメント再構築− ２つのパリティ
セグメントＰ及びＱ、及びストライプからの生存データ
セグメントを用いたストライプにおける２つのデータセ
グメントの再構築。

【００４５】区分１係数サブセットの構成 アレイの第１区分グループ３２はパリティ生成演算のた
めの係数サブセットを含む。パリティ生成演算により、
新たなｘ_０からｘ_Ｎ−１までのセグメントからのＰ及び
Ｑセグメントが生成される。この区分グループ中には２
つの係数サブセットのみが存在する。そのサブセットは
それぞれパリティセグメントＰ及びＱに対応している：

【００４６】

【数１０】Ｐ：｛ｐ_０，ｐ_１，・・・ｐ_Ｎ−１｝及び Ｑ：｛ｑ_０，ｑ_１，・・・ｑ_Ｎ−１｝ これらのサブセットは同じ長さ（Ｎ）である。

【００４７】区分２係数サブセットの構成 アレイの第２区分グループ３３は、ストライプに増分を
加えるパリティ演算のための係数サブセットを含む。こ
のタイプの演算は、新たな又は追加されたｘ_ａからｘ_ｂ
までの（ここではｂ＞Ｎかつａ≦ｂ）データセグメント
の与えられた隣接した幅と連繋の上、Ｐ及びＱセグメン
トを更新する。これらの演算には複数の異なるシナリオ
があり、データセグメント０からＮ−１までの間の中で
ａからｂまでのデータセグメントの領域すべてに対応し
ている。各シナリオは異なる係数サブセットを必要とし
ている。例えば、もし新たな又は追加されたデータセグ
メントがｘ_３及びｘ_４であれば、Ｐを計算するのに必要
となる係数サブセットは｛ｐ_３，ｐ_４｝である。もし新
たな又は追加されたデータセグメントがｘ_２からｘ _５で
ある場合、Ｐを計算するのに必要とされる係数サブセッ
トは｛ｐ_２，ｐ_３，ｐ_４，ｐ_５｝である。データセグメ
ント０からＮ−１までの間の可能な幅の総和は、Ｎの値
に依存する。

【００４８】区分グループ２の各係数サブセットは２つ
の初期パラメータを含み、それはそのサブセットがＰの
計算に適用されるかＱの計算に適用されるかを示してい
る。これらの初期パラメータ“０”又は“１”にセット
される。これらの係数の第１値が“１”であることは、
その計算がパリティセグメントＰを要件とすることを示
している。これらの係数の第２値が“１”の値であるこ
とは、その計算がパリティセグメントＱを要件とするこ
とを示している。いかなる時においても、これら２つの
パラメータのうちただ１つだけが“１”に等しくセット
される。

【００４９】区分２のサブセットの残った係数は、それ
は新たに追加されたデータストライプから再生成される
のに用いられる係数の副レンジである。従ってその区分
グループは、複数の所定形式の係数サブセットを含んで
いる：

【００５０】

【数１１】Ｐ：｛１，０，ｐ_ａ，・・・ｐ_ｂ｝及び Ｑ：｛０，１，ｑ_ａ，・・・ｑ_ｂ｝

【００５１】区分グループ３３は、こうした複数のサブ
セットを含むが、これはＮに依存しており、ａからｂの
各幅に対応し、０からＮ−１の大きな幅の中に入ってい
る。このセクションのアレイにおける係数サブセット
は、各演算シナリオについてｂ−ａと同じとなる様々な
長さと大きさを持つ。

【００５２】この区分グループ中、係数サブセットは長
さに従って配置されグループ化される。すなわち、係数
中の最小数を含む係数サブセットは、区分グループの先
頭部分中に配置される。係数中の最大値を含む係数サブ
セットは、区分グループの末尾に配置される。これらの
各グループ化において係数サブセットは、係数サブセッ
トによってカバーされる範囲のより小さい下付き係数に
沿って順番に配置される。従って、まずａ＝０を有する
サブセットが配置され、次にａ＝１を持つサブセットが
配置され、というように続いていく。

【００５３】区分３係数サブセットの構成 第３区分グループの係数サブセットは、単一データセグ
メントが修正されたときにＰ及びＱを更新するのに用い
られる。このタイプの演算は、修正データセグメントｘ
ａが与えられることでＰ及びＱの更新を行う。

【００５４】区分２グループに関して、区分３の各サブ
セットにおける最初の２つのパラメータは、グループの
係数がＰの計算又はＱの計算のいずれに当てはまるかを
示している。これらの係数のそれぞれは、“０”又は
“１”のいずれかにセットされる。これらの係数の第１
値は、そのサブセットの係数がパリティセグメントＰに
適用されることを示している。これらの係数の第２値
“１”は、そのサブセットの係数がパリティセグメント
Ｑを必要としていることを示している。

【００５５】各サブセットは、単一残留係数を含み、そ
れは修正されたデータセグメントｘ _ａに対応している：

【００５６】

【数１２】Ｐ：｛１，０，ｐ_ａ｝及び Ｑ：｛０，１，ｑ_ａ｝

【００５７】第３区分グループ３４は、そのようなサブ
セットをＮ組含んでおり、それは０からＮ−１までのａ
のすべての値に対応している。なお、これらのサブセッ
トは区分２におけるａ＝ｂとなる係数サブセットという
特別なケースに対応しており、それゆえ新たな単一デー
タセグメントがストライプに加えられたときに用いるこ
とができる点に注意すべきである。

【００５８】区分４係数サブセットの構成 第４区分グループ３５の係数サブセットは、パリティセ
グメントの１つ及び生存データセグメントに基づき、単
一データセグメントｘ_ａの再構築に用いられる。係数は
区分１の係数に密接に関係しているが、例外的にそれら
は再構築の演算を実行すべく、選択されたエラー訂正コ
ードについての数学的処理（ｆ（））に沿って変換され
る：

【００５９】

【数１３】Ｐ：｛ｆ（ｐ_０，ｐ_ａ），ｆ（ｐ_１，
ｐ_ａ），・・・ｆ（ｐ_ａ），・・・ｆ（ｐ _Ｎ−１，
ｐ_ａ）｝ Ｑ：｛ｆ（ｑ_０，ｑ_ａ），ｆ（ｑ_１，ｑ_ａ），・・・ｆ
（ｑ_ａ），・・・ｆ（ｑ _Ｎ−１，ｑ_ａ）｝ さらに限定すると、

【００６０】

【数１４】

【００６１】第４区分グループはそうしたサブセットを
Ｎ組含み、それは０からＮ−１までのａのすべての値に
対応している。なお、各サブセットにおいては、係数ｆ
（ｐ _ａ）又はｆ（ｑ_ａ）はデータセグメントｘ_ａに対応
している点に注意すべきである。

【００６２】区分５係数サブセットの構成 第５区分グループ３６における係数サブセットは、２つ
のパリティセグメント及び生存データセグメントに基づ
き２つのデータセグメントｘ_ａ及びｘ_ｂを再構築するの
に用いられる。その係数は、区分１の係数と密接な関係
があるが、例外的にそれらは再構築の演算を実行すべ
く、選択されたエラー訂正コードについての数学的処理
（ｆ（））に沿って変換される：

【００６３】

【数１５】

【００６４】アレイの第５セクションはそうしたサブセ
ットを（Ｎ^＊（Ｎ−１））／２組含み、０からＮ−１の
範囲内でａ及びｂのすべての可能な組み合わせに対応し
ている。各サブセットにおいては、係数（ｐ_ａ，ｐ_ｂ，
ｑ_ａ，ｑ_ｂ）はデータセグメントｘ_ａに対応しており、
どのデータセグメントが再構築されたかに依存してい
る。

【００６５】これらの式の１実行形態は次の通りとな
る：

【００６６】

【数１６】

【００６７】係数サブセットの使用 図４は、上述のアレイ保存手法に対応したパリティ演算
の実行方法を示している。最初のステップ１００は、異
なるパリティ演算をパリティセグメント生成演算、パリ
ティセグメント再生成演算、及びデータセグメント再構
築演算を含む区分への区分けを含む。さらに詳細には、
演算は次のいずれかに区分けされる。それは、パリティ
生成演算、追加セグメントにより得られるパリティ再生
成演算、セグメント修正により得られるパリティ再生成
演算、単一データセグメント再構築演算、又はダブルデ
ータセグメント再構築演算のいずれかである。パリティ
演算の各区分は、異なる複数の区分シナリオを含み、そ
れぞれパリティ係数の各サブセットを要件としている。

【００６８】ステップ１０２は、個々のパリティ係数の
予備計算、及び異なるパリティ演算と異なるパリティ演
算のシナリオに用いられるパリティ係数サブセットの予
備選択を含んでいる。このステップはあらかじめ与えら
れた記述に対応して実行される。

【００６９】ステップ１０４は、予備選択されたパリテ
ィ係数サブセットをすべて見出し付けられた線形メモリ
アレイに記憶することを含んでおり、ここでそれらはパ
リティ計算論理によりアクセスすることができる。

【００７０】このステップは係数サブセットを予備フォ
ーマットすることをふくみ、その結果それはハードウェ
アベースのパリティ演算ロジックにより効率的に用いる
ことができる。特に、各サブセットの個々の係数は直前
のバイト又はストレージユニットにつめられており、特
にハードウェアベースのパリティ演算ロジックに対応し
た方法で順序化される。このステップの結果、メモリア
レイは各異なる計算シナリオに対応した単一の係数サブ
セットを含むことになる。

【００７１】各係数及び係数サブセットはデータ要素を
介在させることなくつめられる。アレイのサブセットは
上述のように、その区分の順序に沿った区分グループへ
とグループ化され順序化される。第２の区分グループに
おいては、そのサブセットは様々な大きさをもつ。さら
に、第２区分グループのサブセットは大きさにより補助
的な区分がなされ、最小数の係数に従って昇順に並べら
れる。

【００７２】パリティ演算中、パリティ演算論理は、パ
リティ演算の異なるシナリオに用いられる適切な係数サ
ブセットを得るべくメモリアレイにアクセスする。従っ
て、ステップ１０６は、記憶されたパリティ係数のうち
どのサブセットが特定のパリティ演算に必要となるかを
決定することを含む。このステップはパリティ演算の区
分化及びグループオフセットの決定を要件としており、
それはパリティ演算区分に対応した区分グループを示し
ている。サブセットのオフセットは、そのときグループ
化すべく計算され、所望の係数サブセットに配置され
る。

【００７３】ステップ１０６は、第２区分グループを除
けばそのままである。既に詳述した通り、第２区分グル
ープは様々な長さや大きさの係数サブセットを含んでお
り、定数係数サブセットのオフセット決定を困難にして
いる。しかしながら、第２区分グループが上述のように
並べられたときに同じ大きさとなる係数サブセットのサ
ブグループを順序化しているので、特定のサブグループ
は、サブグループの係数サブセットの大きさ及びＮ（す
べてのサブグループに含まれる係数の最大値）の関数と
して計算することができる。特に、サブセットの大きさ
Ｌ_ｉに対応する、特定のサブグループｉについてのオフ
セットは以下の式に等しい。

【００７４】

【数１７】

【００７５】この式はＰ及びＱに対応するプリペンドさ
れた定数の対（上述の通り）の各サブセットの存在を前
提としている。しかしながらＬはｂ−ａに等しい。サブ
グループｉ内では、特定の係数サブセットのオフセット
はａ（Ｌ_ｉ＋２）に等しい。従って、ｘ_ａからｘ_ｂに対
応する係数の領域の区分グループへのオフセット全体
は、

【００７６】

【数１８】

【００７７】第２区分グループの大きさは次の式で与え
られる：

【００７８】

【数１９】

【００７９】メモリアレイへの適切なオフセットが決定
された後、ステップ１０８はメモリからの決定されたパ
リティ係数サブセットの読み出しを実行する。ステップ
１１０は、メモリから読み出されたパリティ係数のサブ
セットとともに特定のパリティ演算を実行することを含
んでいる。

【００８０】ディスクコントローラ演算 図５は、本発明のディスクコントローラ２００における
最重要部を示している。ディスクコントローラはマイク
ロプロセッサ２０１及び接続されたメモリ２０２を含ん
でいる。さらにディスクコントローラは、ハードディス
クインターフェースコンポーネント２０３及び通信コン
ポーネント２０４を備えている。ハードディスクインタ
ーフェースコンポーネントは、ディスクコントローラに
より接続され制御されている、ハードディスクへの接続
手段を備えている。通信コンポーネントはホストコンピ
ュータとハードディスクコントローラのインターフェー
スとして動作している。

【００８１】これらのコンポーネントに加え、ハードデ
ィスクコントローラ２００は特定用途向け集積回路（Ａ
ＳＩＣ）の形となっているハードウェアベースのパリテ
ィ演算論理２０５を含んでいる。「ハードウェアベー
ス」という語の意味として意図するところは、この論理
コンポーネントが、ソフトウェアベース論理に対する概
念として、プログラムメモリからの命令の検索や実行を
行わないということである。適切に言えば、この論理コ
ンポーネントは、特定用途であり相互接続している論理
コンポーネントであって、信号やデータを処理するもの
である。このようなハードウェアベース論理はマイクロ
プロセッサや他の命令ベースのプロセッサに対して自由
度が低いが、大抵の場合ハードウェアベース論理は命令
ベースの論理に対して相当に速い。

【００８２】一般的にディスクコントローラの演算は次
のようになされる。マイクロプロセッサ２０１はホスト
コンピュータとの通信を処理し、ホストコントローラか
らやホストコントローラへのすべてのデータ転送を取り
扱う。さらに、マイクロプロセッサはすべての実ディス
ク転送を取り扱う。しかしながら、データはディスクへ
の書き込みに優先してメモリ２０２に保持される。マイ
クロプロセッサ２０１の制御のもと、メモリ２０２のデ
ータに基づきパリティ演算が実行される。

【００８３】初期化の際に、マイクロプロセッサ２０１
は、メモリ２０２中の係数サブセットテーブルを構築す
る。その結果として、パリティ演算時にマイクロプロセ
ッサ２０１はパリティ演算の区分及びシナリオを決定す
る。この情報が決定されると、マイクロプロセッサはパ
リティ演算の対象となる１以上のデータセグメント及び
パリティセグメントのメモリ２０２における位置を示す
スクリプトを作成する。このスクリプトは係数サブセッ
トテーブルへのオフセットを示し、このテーブルでパリ
ティ演算及び係数サブセットに含まれる係数の数に対応
した適切な係数サブセットが見付けられる。このスクリ
プトはまた、メモリ中の位置を示し、ここに要求された
計算の結果が配置される。各スクリプトは、単一パリテ
ィ演算と、ここでタスク記述ブロック（ＴＤＢ）と呼ば
れるそのスクリプトを記憶するためのメモリ構造を記憶
する。ＴＤＢはメモリ２０２の特定位置に記憶され、そ
の位置（例えば６４ビットアドレスなど）へのポインタ
はメモリ２０２中のＴＤＢキュー２１４に記憶される。

【００８４】スクリプトがメモリに記憶されたとき、ハ
ードウェア論理には、キュー２１４のスクリプトについ
てＴＤＢへのポインタが存在することが通知される。ハ
ードウェア論理の応答は次のものによりなされる。
（ａ）指定された係数、データセグメント、及びパリテ
ィセグメントを検索すること、（ｂ）指定された係数に
基づき適当なパリティ演算を実行すること、そして
（ｃ）データや計算されたパリティセグメントをメモリ
に返すこと。ハードウェア論理はまた、任意でマイクロ
プロセッサ２０１に演算が成功裏に完了したこと（又は
二者択一的に処理が成功裏に完了しなかったこと）を通
知することもできる。

【００８５】ハードウェア論理は、係数と、データ／パ
リティセグメントとの積を加算することにより異なる様
々な演算を実行できるよう配置されている。実際のとこ
ろ、その異なる演算では、係数、データセグメント、及
びパリティセグメントの、数及び選択についてのみ変更
を行う。これらの変数はスクリプトにより特定される。
従ってこの演算は、ハードウェアベースの計算にとても
都合よく寄与している。

【００８６】結果バッファ 現在記述しているシステムの目的の１つは、パリティセ
グメントを、この場合はＰ及びＱを可能な限り素早く効
率的に生成し計算することである。思い出しておくべき
ことは次の通りである。パリティセグメントは、ｘ_０か
らｘ_Ｎ−１までのデータセグメント、パリティ係数ｐ_０
からｐ_Ｎ−１までの第１セット、ｑ_０からｑ_Ｎ−１まで
の第２セットにより、上で詳述されたように次の式に従
って計算される：

【００８７】

【数２０】

【００８８】Ｐ及びＱを計算するための１つの方法によ
ると、外部メモリより１以上のデータセグメントを読み
出し、データセグメントを演算して中間計算結果を出力
し、中間計算結果を外部メモリに出力する。次に、中間
計算結果は外部メモリより読み出され、外部メモリより
読み出された追加データセグメント（及び係数）ととも
に処理されて第２中間計算結果として出力し、外部メモ
リに出力される。パリティセグメントの作成中、多くの
回数外部メモリとの間で読み書きしなければならないこ
とは大変都合が悪い、というのも、他にも理由はあるが
特に、外部メモリの読み書き演算を実行する仕組みやこ
れに関するオーバーヘッドのためであるが、このことは
当業者であれば理解され認識されると思われる。

【００８９】図６はパリティ計算モジュール６００の一
実行形態を示しているが、これはパリティセグメントの
計算中、外部メモリが読み書きしなければならない回数
をめざましく減少するものである。これによりパリティ
セグメントの迅速かつ効率的な計算が可能となる。パリ
ティ計算モジュールは、ハードウェア、最も望ましくは
ＡＳＩＣを含んだもので具現化されるのが都合がよい。
モジュール６００の典型的なものは、入力バッファ６０
１及び１以上の結果バッファを含む。特にこの例におい
ては、２つの典型的な結果バッファ６０２、６０４が備
えられている。各結果バッファは個々のパリティセグメ
ントと関連付けられている。それゆえ、この例において
は、結果バッファ６０２はパリティセグメントＰと関連
付けられ、結果バッファ６０４はパリティセグメントＱ
と関連付けられている。この例においては、結果バッフ
ァはＳＲＡＭ（同期ＲＡＭ）として具現化される。多重
結果バッファが単一ＳＲＡＭにより具現化されることは
理解されるであろう。例えば、図に示した結果バッファ
６０２、６０４は、単一ＳＲＡＭとして具現化される。
そうすることは、特にパリティ計算モジュール６００が
ＡＳＩＣとして具現化される場合に、当業者に理解され
るように、チップの収容領域を守るといった利点をもた
らす。

【００９０】また、１以上の数学的演算子コンポーネン
トも含まれている。本発明においては、２つのかかる数
学的演算子コンポーネント６０６、６０８が備えられ、
またそれぞれ個々に結果バッファ６０２、６０４のそれ
ぞれ１つと対応付けられる。特にこの例では、数学的演
算子コンポーネント６０６は結果バッファ６０２と、出
力線６０６ａを通して結合され、数学的演算子コンポー
ネント６０８は結果バッファ６０４と、出力線６０８ａ
を通して結合される。数学的演算子コンポーネントは、
この例においてはハードウェアに包含されている有限の
数学的演算子として具体化される。さらに各数学的演算
子コンポーネントは、データセグメントの入力、（入力
６１０）、係数の入力（Ｐ係数入力６１２ａ、Ｑ係数入
力６１２ｂ）、及び数学的演算子コンポーネントが接続
される各結果バッファからの帰還入力（入力６１４ａ、
６１４ｂのそれぞれ）を含む。

【００９１】さらに、パリティ計算モジュール６００
は、望ましくは１以上の追加ローカルメモリコンポーネ
ントを含むことができるが、これはパリティセグメント
の計算に用いられるデータをそれぞれ維持することので
きるものである。例えば、本件については、ローカルメ
モリコンポーネント６１６、６１８が備えられ、それぞ
れ予備計算されたパリティ係数を含むが、これはそれぞ
れパリティセグメント計算の際に用いられている。パリ
ティ係数は、望ましくはローカルメモリコンポーネント
に読み出され、その結果例えば外部ＤＲＡＭなど外部メ
モリから読み出すことを必要とせずに何度も繰り返し用
いられるが、それはとても遅いという可能性がある。さ
らに（特に図面に示していないが）、ローカルメモリコ
ンポーネントは外部メモリから読み出しうるタスク記述
ブロックに割り当てることができる。このタスク記述ブ
ロックは、係数が配置されているすべてのアドレス（又
はポインタ）を含んでいる。データセグメントが処理さ
れるにつれて、タスク記述ブロックに維持されているア
ドレス情報はそれぞれ更新され、さらなる利用のため維
持される。このことで、パリティセグメント計算を必然
的に遅めている外部メモリへのアドレス情報の書き込み
が不要となる。

【００９２】パリティ計算モジュール６００がパリティ
セグメントの計算にどのように用いられているかを見通
す上で、次のことを考えて欲しい。ＲＡＩＤディスクア
レイにおいて、データブロック及びパリティブロック
は、図１及び図２に示されるようにディスクに書き込ま
れる。すべてのデータブロック及びパリティブロックは
独自のディスクドライブに保存され、１つのドライブの
事故により２つのブロックが失われないようにしてい
る。そこに接続されているデータブロック及びパリティ
ブロックは、共に「ＲＡＩＤストライプ」と呼ばれてい
る。「ストライプ」という語は、業界において、ディス
クへの書き込みを行うフォームでのデータやパリティブ
ロックを指すのに使われている。ディスクアレイは、シ
ステムにおけるすべてのデータ及びパリティブロックの
位置を追っておかなければならないので、比較的大きい
ブロックの大きさを持っておくことが一般的である。例
えば、あるシステムでは、データ及びパリティブロック
は６４キロバイト又は２５６キロバイトの大きさであ
る。このことは以下でなされる議論の内容において重要
なポイントである。上では「フォーム」という語を用い
ているが、これはＳＤＲＡＭ中のデータを参照するとき
に「ストライプ」「ブロック」という語を使うからであ
る。しかしながら「ストライプ」という語は、一般的に
６４キロバイト／２５６キロバイトを集めたものを呼
ぶ。

【００９３】上述のシステムにおけるパリティエンジン
又は計算モジュールは、同期ＤＲＡＭ（ＳＤＲＡＭ）に
記憶されたデータを演算するカスタムＡＳＩＣ中に配置
されている。もちろん、例えば２速度ＤＲＡＭなど他の
タイプの外部メモリをＳＤＲＡＭとともに使用すること
で、１つの典型タイプに限定されない構成とすることが
できる。

【００９４】パリティ論理はディスクへの読み書きは行
わないが、外部メモリ（ＳＤＲＡＭ）への読み書きは常
に行っている。（パリティ計算がシステムパフォーマン
ス改善のため背景的に実行される間に、時々データブロ
ックがディスクに書き込まれる。） 今度は典型的なパリティ計算処理について説明するが、
−−−６４キロバイトのデータブロックＡ、Ｂ、Ｃ、Ｄ
が処理され、この例においてパリティブロックＰ及びＱ
が生成される場合を仮定する。

【００９５】データブロックＡ、Ｂ、Ｃ、Ｄは、ＡＳＩ
Ｃの外側のメモリ−−この場合はＳＤＲＡＭ、に置かれ
ている。この外部メモリはＡＳＩＣの内側に含めうるよ
りも遙かに大きなものである。

【００９６】ＴＤＢ（上述の参考文献に含まれる適用例
において詳述されている）は、次の情報を持つＳＤＲＡ
Ｍにおいて生成される：

【００９７】・実行される計算のタイプに関する情報 ・すべてのデータブロックの初期アドレス位置へのポイ
ンタ。データブロックＡ、Ｂ、Ｃ、Ｄに対して、そのポ
インタは、Ａａ、Ｂａ、Ｃａ、Ｄａと呼ばれ、ここで付
加された“ａ”はアドレスを表す。 ・パリティブロック初期アドレス配置Ｐａ及びＱａ ・データブロックがどのくらい大きいかに対応し、処理
対象となる長さ／大きさの値 ・係数が用いられる初期アドレスへの係数ポインタ ・計算処理完了後に結果メッセージが書き込まれるキュ
ー番号

【００９８】バックグラウンドタスク論理（ＢＧＴ）に
リクエストがなされ、ＢＧＴリクエストキューにエント
リを書くことで計算が実行される。ＢＧＴはＴＤＢによ
り記述されたタスクを実行する。そのリクエストはその
演算が何であるか、及びＴＤＢへのポインタについての
情報を持っている。

【００９９】ＢＧＴロジックはリクエストキューエント
リを読み、リクエストポインタに参照されたＴＤＢの読
み出しを行う。ＴＤＢはＡＳＩＣ内部の内部メモリに保
存される。図に示され記述された具体例において、内部
メモリはＳＲＡＭを含むが、他のタイプの内部メモリで
も可能である。

【０１００】ＢＧＴ論理は、ＴＤＢが予想されているも
のであることを認証すべく、リクエストキューエントリ
からのフィールドと、ＴＤＢのフィールドを比較する。

【０１０１】ＢＧＴ論理はパリティ係数を読み出し、そ
れらを内部ＲＡＭに記憶する。

【０１０２】ＢＧＴ論理は、今度は第１データブロック
の一部を読みだし、暫定入力バッファに記憶する。図６
の例において、これは入力バッファ６０１を構成する。
第１データブロックの一部のみが読み出されるが、これ
は上述の実施例では６４キロバイトのブロック全体は読
み出すことができないからである。将来これは変わるか
もしれないことは理解されるであろう。しかしながら現
在において、多重に埋め込まれた６４キロバイト内部Ｒ
ＡＭを持つことは実現可能ではない。ロジックの最新具
体例の１つでは、内部バッファが５１２バイトの大きさ
である（１キロバイトは１０２４バイトであるから、５
１２バイトは１／２キロバイト）。ここで、いわゆる
「ストライプ」が作用する。多くの、多くの中間的な５
１２バイトのデータバッファを保存しなければいけない
ことを防ぐためには、ストライプは５１２バイトストラ
イプで処理されなければならない。５１２バイトバッフ
ァを用いて、データブロックは６４キロバイト／０．５
キロバイト＝１２８セグメントに崩される。Ａ１−Ａ１
２８の専門用語は、続いての議論でＡと呼ばれ、６４キ
ロバイトのデータブロックを埋め合わせるものである１
２８のセグメントを記述するのに用いられる。

【０１０３】計算処理についての説明を続ける。データ
ブロックパートのＡが読み出される。どのパートを読み
出すかを決定すべく、我々はまず、長さの値をチェック
して、どのくらいの大きさのデータを処理する必要があ
るかを確認する。

【０１０４】長さ＞５１２の場合、我々はＡａアドレス
ポインタを用い、位置決定及び５１２バイトの読み出し
を開始する。このデータは処理され、新たな値はＡに対
応したＴＤＢアドレスポインタに保存される（新たなＡ
ａ＝Ａａ＋５１２）。ＴＤＢは内部ＲＡＭに保存される
ので、ポインタの更新により外部メモリのアクセスが行
われない点に留意すべきである。ここでＰ及びＱバッフ
ァは、ストライプのＡ１，Ｂ１，Ｃ１，Ｄ１ストライプ
におけるＡ１に割り当てられた中間データを含んでい
る。

【０１０５】長さ＜５１２の場合、我々はＡａアドレス
ポインタを用い、位置決定及び「長さ分の」バイトの読
み出しを開始する。このデータは処理され、新たな値は
Ａに対応したＴＤＢアドレスポインタに保存される−−
（新たなＡａ＝Ａａ＋長さ分）。ここでＰ及びＱバッフ
ァは、ストライプのＡ１，Ｂ１，Ｃ１，Ｄ１ストライプ
におけるＡ１に割り当てられた中間データを含んでい
る。

【０１０６】この処理は、残ったブロックセグメントに
ついて（ここでは例えばＢ，Ｃ，そしてＤ）繰り返され
る。

【０１０７】それからＰ及びＱセグメントはＳＤＲＡＭ
のＰａ及びＱａの位置に書き込まれ、Ｐａ及びＱａポイ
ンタはデータブロックポインタが更新されるたびに同様
に更新される。

【０１０８】今度は長さの値を更新する。長さが５１２
より大きい場合、長さ＝長さ−５１２とする。長さは正
の値であるので、まだ処理すべきストライプが残ってい
ることになる。ＢＧＴ論理が最初のデータブロックのパ
ートで読み出され、暫定入力バッファ６０１に保存され
るという点から、長さの値が５１２以下になるまで上述
の処理は繰り返される。

【０１０９】長さの値が５１２以下の場合、長さ＝０と
し、ストライプ全体の処理を完了する。この例では第１
データブロックの読み出し、暫定入力バッファへの保
存、そして上述の処理、という処理が１２８回実行され
る。第１回では、Ａ１，Ｂ１，Ｃ１，Ｄ１を処理し、Ｐ
１及びＱ１を書き出す。最終回では、Ａ１２８，Ｂ１２
８，Ｃ１２８，Ｄ１２８が処理され、Ｐ１２８及びＱ１
２８が書き込まれる。

【０１１０】上述の処理はデータブロックの深さについ
ての計算を実行できることも理解され認識されるであろ
う。長さの値は８バイトの大きさから大きなメガバイト
（ＭＢ）に渡りうる。上述の特殊なアプローチにおいて
は、長さは８バイトの整数ワードでなければならないと
いう制限がある、というのも１度に８バイトの計算を実
行するからである。一般的な場合では、処理の幅は重要
ではない。

【０１１１】その結果、その処理ではＴＤＢにのせられ
た結果キューに完了を示す書き込みを行う。結果エント
リは、処理が成功裏に終わるかエラーがあったかを示す
ステータスビットを含む。ここでその処理は、追加パリ
ティセグメントについて繰り返される。

【０１１２】図７は上述の実施例についての典型的な方
法を記述したフローチャートである。ここで記述された
方法は、図６のパリティ計算モジュール６００との連繋
で具体化される。

【０１１３】ステップ７００では１以上のデータセグメ
ントを受信する。図６に示された例では、各数学的演算
子６０６、６０８でデータセグメントが受信される。ス
テップ７０２で１以上のパリティ係数を受信する。この
例では、パリティ係数は各数学的演算子６０６、６０８
で受信される。望ましくは、パリティ係数はそれぞれの
ローカルメモリコンポーネント（コンポーネント６１
８、６１８など）でそれぞれ維持され、そのシステムは
外部メモリに何回もアクセスしなくてもよくなる。

【０１１４】処理中この点において、これが１以上のパ
リティセグメントを計算するための最初に各数学的演算
子６０６、６０８の通過であったと仮定すると、ステッ
プ７０４では少なくとも１のデータセグメント及び少な
くとも１のパリティ係数で演算を行い、中間計算結果を
出力する。この例においては、各数学的演算子６０６、
６０８は、１以上のデータセグメント及び各セグメント
に関連した係数を演算して中間計算結果を出力すること
ができる。最初の数学的演算子の通過においては、６１
４ａ、６１４ｂの線を経由した結果バッファへのフィー
ドバックは、数学的演算子によって実行される計算に影
響を与えない。このことは多くの手法でなされる。例え
ば第１の通過でなされるフィードバックは、単に数学的
演算子で無視することもできる。またフィードバック
は、第１の通過において０とすることも可能である。さ
らに、効率的ではないが、ＳＲＡＭの関連した内容を第
１の通過において０とすることも可能である。これは、
長い時間をかけてしまい、処理オーバヘッドをもたらす
のであまり望ましくない。

【０１１５】データセグメント及びパリティセグメント
を演算して中間計算結果を出力したのち、ステップ７０
６では中間計算結果を１以上のローカル結果バッファに
書き込む。ここで説明している例では、結果バッファは
ＳＲＡＭを含む。図６の具体例では２つの別なＳＲＡＭ
があり、それぞれ各パリティセグメントに対応してい
る。結果バッファが具現化されたＳＲＡＭを用いること
は、クロックサイクルのクロックの各端（edge）で演算
がなされるという点において有利である。このことは以
降、より明らかになる。

【０１１６】中間計算結果が結果バッファに書かれた
後、ステップ７０８では、１以上のデータセグメント、
１以上のパリティ係数、そして少なくとも１つの中間計
算結果を結果バッファから受信する。この例では、この
ステップは各数学的演算子６０６、６０８で具現化され
ている。特に、そのコンポーネントは上述の通りデータ
セグメント及び係数を受け取る。しかしながらさらに、
数学的演算子６０６、６０８は帰還入力６１４ａ、６１
４ｂを介して既に結果バッファに書き込まれている各中
間計算結果を受け取る。それから数学的演算子６０６、
６０８は７１０において、データセグメント、係数、及
び中間計算結果により演算を行い、追加中間計算結果又
は計算されたパリティセグメントを出力する。もし別の
中間計算結果が出力されたら、ステップ７０６−７１０
はパリティセグメントが計算されるまで繰り返される。

【０１１７】多重ローカルメモリを具現化した１以上の
ＳＲＡＭを用いることは、１クロックサイクル内で多重
演算が実行されるという点において有利である。特に、
各クロックサイクル内で、中間計算結果は結果バッファ
から検索され、数学的演算子によって演算され、次のク
ロックサイクルに向けて結果バッファに書き込まれるこ
とができる。この手法は非常に敏速であり、上述の外部
メモリへの多重アクセスを利用する技術を大幅に改良す
る。

【０１１８】結論 上述のパリティ計算アーキテクチャは、従来技術に比べ
多くの利点がある。重要な利点の１つとして、このアー
キテクチャはハードウェアベース論理で実行され、ハー
ドウェアで著しい複雑さを必要としないパリティ計算を
可能とする点がある。この利点を備えるため、マイクロ
プロセッサは、この計算で用いられるような様々なパラ
メータを設定するなどの予備作業を実行する。一度適切
な係数及びデータ／パリティセグメントが設定される
と、ハードウェアは同一ないしは同等の方法で、必要と
される特定演算タイプに関わらず、実際の計算をするこ
とができる。

【０１１９】係数サブセットの予備選択、及びそのメモ
リ内での配置を行うことは、すべてのパリティ演算に優
先した係数選択に必要な多くの工程を排除するのでかな
り効率を上げる。さらに独自指標による方法では、特に
上述の第２セクションのアレイについて、たとえ係数サ
ブセットが異なる長さを持っていたとしても、その係数
は空間を節約するようメモリ中でつめられる。

【０１２０】本発明では、特に構造的な特徴や方法論的
な工程の観点から説明してきたが、付された請求項中で
定義された発明は必ずしも記述した特定の特徴や工程に
限定されるわけではないことを理解されたい。むしろ特
定の特徴や工程は、請求項に記載の発明を具現化する好
ましい形式として開示されている。この発明は例とし
て、次の実施形態を含む。

【０１２１】（１）１以上のパリティセグメントを計算
すべく配置され、特定用途向け集積回路（ASIC）に包含
されたパリティ計算モジュール（６００）におけるパリ
ティセグメント計算方法であって、１以上のパリティセ
グメントの計算に用いられる１以上のデータセグメント
を受け取るステップ（７００）と、１以上のパリティセ
グメントの計算に用いられる１以上のパリティ係数を受
け取るステップ（７０２）と、該１以上のデータセグメ
ント及び該１以上のパリティ係数を演算し、中間計算結
果を出力するステップ（７０４）と、該中間計算結果を
ASICにある１以上のローカルバッファに書き込むステッ
プ（７０６）と、該１以上のローカルバッファからの中
間計算結果を用いて１以上のパリティセグメントを計算
するステップ（７１０）と、を含むパリティセグメント
計算方法。

【０１２２】（２）該ASICはパリティセグメント計算に
用いられるデータを保持するための多重のローカルメモ
リコンポーネント（６１６，６１８）を備える（１）に
記載のパリティセグメント計算方法。

【０１２３】（３）前記演算を行うステップでは、１以
上の有限な数学的演算子コンポーネントにより演算を実
行する（１）又は（２）に記載のパリティセグメント計
算方法。

【０１２４】（４）前記パリティセグメント計算方法
は、多重パリティ係数をＡＳＩＣ上のローカルメモリコ
ンポーネント（６１６，６１８）において維持し、外部
メモリアクセス動作を減少させるステップをさらに備え
る（１）から（３）のいずれか１に記載のパリティセグ
メント計算方法。

【０１２５】（５）前記パリティ係数を受け取るステッ
プでは、１以上のローカルメモリコンポーネント（６１
６，６１８）から該係数を受信し、中間計算結果を出力
すべく配置された１以上の有限数の数学的演算子コンポ
ーネント（６０６，６０８）へと出力する（１）から
（４）のいずれか１に記載のパリティセグメント計算方
法。

【０１２６】（６）前記パリティセグメント計算方法
は、１以上のローカルバッファから、前記演算を実行す
べく配置された１以上の数学的演算子コンポーネントへ
のフィードバック出力を行うステップをさらに備える
（１）から（５）のいずれか１に記載のパリティセグメ
ント計算方法。

【０１２７】（７）中間計算結果を保持する１以上の結
果バッファと（６０２，６０４）、データセグメント及
びデータセグメントに対応した係数を受信し演算して該
１以上の結果バッファに書き込まれうる中間演算結果を
出力すべく配置された、１以上の数学的演算子コンポー
ネント（６０６，６０８）と、対応する結果バッファ
（６０２，６０４）と対応する数学的演算子コンポーネ
ント（６０６，６０８）との間で結合され、パリティセ
グメント計算に用いるために中間計算結果を数学的演算
子に出力する１以上の帰還線（６１４ａ，６１４ｂ）
と、を少なくとも備える特定用途向け集積回路を含むパ
リティセグメント計算モジュール（６００）。

【０１２８】（８）前記結果バッファ（６０２，６０
４）は少なくとも１つはＳＲＡＭを含む（７）に記載の
パリティセグメント計算モジュール。

【０１２９】（９）前記結果バッファ（６０２，６０
４）は複数のＳＲＡＭを含む（７）又は（８）に記載の
パリティセグメント計算モジュール。

【０１３０】（１０）ＡＳＩＣ上で該係数を保持すべく
配置された１以上のメモリコンポーネント（６１６，６
１８）をさらに備えた（７）から（９）のいずれか１に
記載のパリティセグメント計算モジュール。

【図面の簡単な説明】

【図１】従来技術に係るＮ＋１冗長グルーピングを示し
たブロック図である。

【図２】本発明に係るＮ＋２冗長グルーピングを示した
ブロック図である。

【図３】本発明に係るメモリテーブルを示したブロック
図である。

【図４】本発明に係る好ましいステップを示したフロー
チャートである。

【図５】本発明に係るディスクコントローラの適切な構
成要素を示したブロック図である。

【図６】本発明に係るパリティ計算モジュールの適切な
構成要素を示したブロック図である。

【図７】本発明に係るパリティ計算モジュールの適切な
動作を示したフローチャートである。

【符号の説明】

２０ 冗長データ記憶システム ２２ ストレージディスク ２４ データストライプ ２００ ディスクコントローラ ２０１ マイクロプロセッサ ２０２ メモリ ２０３ ディスクインターフェース ２０４ 通信部 ２０５ ハードウェア論理 ６００ パリティ計算モジュール ６０２，６０４ 結果バッファ ６０６，６０８ 数学的演算子コンポーネント ６１４ａ，ｂ 帰還線 ６１６，６１８ ローカルメモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 バリー・ジェイ・オールドフィールド アメリカ合衆国83616アイダホ州ボイジー、 ウエスト・ダニエル・コート 11302 (72)発明者 ロバート・エー・ラスト アメリカ合衆国83704アイダホ州ボイジー、 アラマー・ドライブ 5061 Ｆターム(参考） 5B001 AA01 AA02 AB02 AC01 AD04 AE06 5B065 BA01 CA30 EA02 EA12

Claims (1)

【特許請求の範囲】
1. 【請求項１】 １以上のパリティセグメントを計算する
   よう構成された、特定用途向け集積回路（ASIC）に包含
   されたパリティ計算モジュールにおけるパリティセグメ
   ント計算方法であって、 １以上のパリティセグメントの計算に用いられる１以上
   のデータセグメントを受け取るステップと、 １以上のパリティセグメントの計算に用いられる１以上
   のパリティ係数を受け取るステップと、 該１以上のデータセグメント及び該１以上のパリティ係
   数を演算し、中間計算結果を出力するステップと、 該中間計算結果をASICにある１以上のローカルバッファ
   に書き込むステップと、 該１以上のローカルバッファからの中間計算結果を用い
   て１以上のパリティセグメントを計算するステップと、
   を含むパリティセグメント計算方法。