JP2002312164A - 試験用命令列生成装置 - Google Patents

試験用命令列生成装置

Info

Publication number
JP2002312164A
JP2002312164A JP2001117977A JP2001117977A JP2002312164A JP 2002312164 A JP2002312164 A JP 2002312164A JP 2001117977 A JP2001117977 A JP 2001117977A JP 2001117977 A JP2001117977 A JP 2001117977A JP 2002312164 A JP2002312164 A JP 2002312164A
Authority
JP
Japan
Prior art keywords
test
instruction
branch
instruction sequence
mechanisms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001117977A
Other languages
English (en)
Inventor
Sachihiro Iga
祥博 伊賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001117977A priority Critical patent/JP2002312164A/ja
Publication of JP2002312164A publication Critical patent/JP2002312164A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】情報処理装置を構成する各構成機構を試験する
ため、自動的に意図した負荷を複数の機構に与える試験
命令列を作成する命令生成装置を提供すること。 【解決手段】このため、本発明では、情報処理装置が実
装している機構の種類と、この機構を同時に並列実行可
能な数を示す並列実行可能数と、前記各機構を同時に並
列実行可能な最小数から最大数までの試験パターンを指
定する試験機構選択表示手段30と、試験命令列選択手
段に保持された試験パターンにより試験命令列を選択
し、この試験命令列を構成する各機構用命令を個々の命
令に分解し、試験パターンにしたがって分解した命令列
を順番に並べて新命令列を作成する新命令列作成手段5
0と、情報処理装置に実装されている前記機構のいくつ
かを並列動作する低負荷状態から高負荷状態までを前記
新命令列により発生させ、各種の負荷状態で情報処理装
置の機構の試験を行うことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばパイプライ
ン、スーパースケーラ、スーパーパイプラインなどの複
数の演算器機能を有するプロセッサの動作を検証するた
めの試験用命令列を生成する試験装置に関する。
【0002】
【従来の技術】情報処理装置の機能または機構上の設計
が仕様の通りに設計されているか否かを検証するための
論理シミュレーション、あるいは製造された情報処理装
置が仕様の通りに動作するか否かを検証するための動作
試験を行うためには、情報処理装置上で試験命令を動作
させて機能または機構の試験を行う試験プログラム即ち
試験用命令列の作成が必要である。
【0003】情報処理装置は、一般に記憶部、演算部、
命令順序制御部などで構成されており、ソフトウェアプ
ログラムがメモリに記憶されていて、プログラムの実行
順序に従って記憶部からデータを取り出して演算器で実
行して、記憶部に演算データを書き戻す処理を高速で行
うように設計され、複数の演算の同時実行、スーパース
ケーラ機構では演算器での実行順序をソフトウェアプロ
グラムの指示とは別に実行データが準備できた順番に演
算器で実行して内部に蓄積しておいて、プログラムシー
ケンスの通りに命令を実際に終了させるような複雑な制
御を行っている。従ってこの機構や機能の動作に間違い
が無いことを検証することが重要である。
【0004】これを検証するための従来の試験プログラ
ムは次のようにして作成されている。
【0005】(方法1)試験命令列を人が考えて、人手
により作成する。
【0006】(方法2)情報処理装置自身でランダム
(無作為)に試験命令列を作成する。
【0007】
【発明が解決しようとする課題】しかし、前記(方法
1)では、人手により試験命令列を作成するために、個
々の条件に基づいて条件が発生するように命令列を作成
すると、条件の要素数と同時実行可能な条件、前後の試
験の条件など、それらの組合せの増加にしたがって、級
数的に作成時間が増加する。さらに試験命令列が正しく
作成されたかをチェックするため、個々について試験が
必要である。
【0008】また(方法2)では命令作成に時間がかか
り、時間が限られている論理シミュレーションでは命令
列の生成ができない。またランダムに命令列が作成され
るために連続した負荷を発生させる命令列、負荷の変動
や意図した負荷を起こす命令列の作成が難しく、意図的
に命令列の作成を行わせるとランダムではなくなってし
まう。
【0009】したがって本発明の目的は、このような問
題点を解決した試験用命令列を生成する試験装置を提供
することである。
【0010】
【課題を解決するための手段】本発明の原理を図1に示
す。図1において、20は命令列、21a、21b・・
・はロード・ストア命令列、22a、22b・・・は浮
動小数点演算命令列、23a、23b・・・は固定小数
点演算命令列、30は試験機構選択表、31は試験機
構、32は並列実行可能数、33は試験パターン選択カ
ウンタ、40は試験命令列選択表、41は試験命令列、
42は命令列番号、43は試験パターン、44はストー
ル試験パターン、50は新命令列作成手段、52は初期
化命令列、53は動作命令列、56は比較命令列であ
る。
【0011】試験機構31は、図1(C)に示す如く、
ロード・ストア機構、浮動小数点演算器、固定小数点演
算器、論理演算部・・・等であり、選択対象は、各試験
機構毎に設けられた試験パターン選択カウンタ33が0
以外の数を表示することで示される。図1(C)の場合
はロード・ストア機構、浮動小数点演算器、固定小数点
演算器が試験に選択されたことが示され、論理演算部や
制御演算部は、それぞれ0表示のため選択されなかった
ことを示している。
【0012】図1(C)の試験パターン選択カウンタ3
3の指示により、ロード・ストア機構では、同図(B)
の試験パターン43のうちの太枠で示される番号1のパ
ターン、つまり丸印の付与された21aが選択されるこ
とが指示される。浮動小数点演算器では試験パターン選
択カウンタ33の「2」という指示により、同図(B)
の試験パターン43のうち太枠で示される番号2のパタ
ーン、つまり丸印の付与された22bが選択されること
が指示され、同様にして固定小数点演算器では、同図
(B)の番号3の太枠内の丸印の付与された23a、2
3bが選択されたことが示される。
【0013】この選択された命令列が新命令列作成手段
50に伝達され、各命令列が最初から順次横方向に抽出
されて、初期化命令列52、動作命令列53、比較命令
列56が作成され、各命令が順次動作され、動作結果が
比較命令列56により、あらかじめ用意された期待値と
比較され、動作結果の正否が判定される。
【0014】このような動作が、試験パターン選択カウ
ンタ33をそれぞれ動作させることにより試験パターン
を変更して各種の試験パターンを実行することができ
る。また試験機構を選択することにより各試験機構を選
択しながら、その全体を試験することができる。
【0015】本発明の前記目的は、下記(1)〜(5)
により達成することができる。
【0016】(1)情報処理装置が実装している機構の
種類と、この機構を同時に並列実行可能な数を示す並列
実行可能数と、前記各機構を同時に並列実行可能な最小
数から最大数までの試験パターンを指定する試験機構選
択表示手段と、試験命令列選択手段に保持された試験パ
ターンにより試験命令列を選択し、この試験命令列を構
成する各機構用命令を個々の命令に分解し、試験パター
ンにしたがって分解した命令列を順番に並べて新命令列
を作成する新命令列作成手段と、情報処理装置に実装さ
れている前記機構のいくつかを同時に並列動作する低負
荷状態から全機構が同時に並列動作する高負荷状態まで
を前記新命令列により発生させ、各種の負荷状態で情報
処理装置の機構の試験を行うことを可能にしたことを特
徴とする試験用命令列生成装置。
【0017】(2)前記試験命令列選択手段に設けた試
験パターンに、試験機構の並列実行可能な命令数を超え
る数の命令を実行するストール試験パターンを設けてお
き、試験を実行することにより情報処理装置の動作に異
常がないか否かを試験することを可能としたことを特徴
とする前記(1)記載の試験用命令列生成装置。
【0018】(3)前記試験命令列に、被試験装置自身
の動作不良を検出するための命令を設けて新命令列とし
たことを特徴とする前記(1)記載の試験用命令列生成
装置。
【0019】(4)1つまたは複数の分岐命令、分岐条
件、分岐先に配置する命令列の位置と数を示す分岐情報
表示手段を備え、1つまたは複数の分岐機構を試験し、
さらに分岐機構と他の演算器の並列実行試験を可能とし
たことを特徴とする前記(1)記載の試験用命令列生成
装置。
【0020】(5)1つまたは複数の分岐命令、ループ
数、分岐条件、分岐先に配置する命令列の位置と数、分
岐失敗側に配置する投機実行試験命令の位置表示する投
機実行分岐試験情報表示手段と、投機実行試験命令を表
示する投機実行試験命令表示手段を備え、1つまたは複
数の分岐予測機構と投機実行機構を試験し、さらに分岐
予測、投機実行機構と他の演算器の並列実行試験を可能
としたことを特徴とする前記(1)記載の試験用命令列
生成装置。
【0021】これにより下記の作用効果を奏するもので
ある。
【0022】(1)各機構を試験するために作成した命
令列から並列動作させる命令列を選択し、各命令列の命
令を分離して並べ替えて新しい命令列を作りこれを実行
するので、情報処理装置の機構をきわめて簡単に並列動
作させることができる。
【0023】(2)試験パターンに試験機構の並列実行
可能な命令数を超える数の命令を実行するストール試験
パターンを設けて試験を行うので、試験機構のストール
試験を簡単に行うことができる。
【0024】(3)個々の機構試験用命令列内に被試験
装置で実行する命令自身の実行結果の良否を判定する命
令または命令列を入れておき、判定の結果が否なら使用
者に通知するようにしたので、特別に動作不良検出手段
を付加することなく、単に命令列を実行することにより
被試験装置自身の動作不良を検出することができる。
【0025】(4)1つまたは複数の分岐命令、分岐条
件、分岐先に配置する命令列の位置と数を示す分岐情報
表示手段を有することにより、1つまたは複数の分岐機
構を試験し、さらに分岐機構と他の演算器の並列実行試
験を可能とすることができる。
【0026】(5)1つまたは複数の分岐予測機構と投
機実行機構を試験し、さらに分岐予測、投機実行機構と
他の演算器の並列実行試験を可能とすることができる。
【0027】
【発明の実施の形態】本発明の第一の実施の形態を図1
〜図4により説明する。図1は本発明の第一の実施の形
態の動作状態説明図、図2は情報処理装置の計画段階や
初期の設計時に提示される性能諸元、図3は本発明にお
いて使用する情報処理装置のうちスーパースケーラ方式
のプロセッサの構成図、図4は本発明の試験用命令列生
成装置の動作フローである。
【0028】図2において、11は計画段階や初期の設
計時に提示される情報処理装置の諸元であり、どのよう
な情報処理装置を開発するものかを示しており、情報処
理装置を構成する要素や数で性能を満たすために動作す
る機構や機能を示しているものである。
【0029】図2の例では、同時命令発行数11a、分
岐予測機能11b、固定小数点演算器数11c、浮動小
数点演算器数11d、命令キャッシュサイズ11e、デ
ータキャッシュサイズ11f、外部キャッシュ11g等
が提示されている。
【0030】そしてこれにより同時命令発行数11aが
8であること、分岐予測機能11bは1/τつまり1ク
ロックに1回予測するものであること、固定小数点演算
器の数11cは2であること、浮動小数点演算器の数1
1dは2であり、その1つにグラフィックス演算器が存
在していること、命令キャッシュ11eは32KB、4
WAYであること、データキャッシュ11fは32K
B、4WAYであること、外部キャッシュ11gは8ま
たは16MBであり、1または2WAYであることを示
している。
【0031】図3において、プロセッサ12は、命令キ
ャッシュ機構12a、命令フエッチ・分岐予測機構12
b、命令実行機構12c、リネーミングレジスタファイ
ル機構12d、リザベーションステーション12e、固
定小数点演算器12f、浮動小数点演算器12g、ロー
ド・ストア機構12h、データキャッシュ12i等を具
備し、外部キャッシュ12jとメモリ12kとともに、
情報処理装置を構成している。
【0032】本発明の試験用命令列生成装置の構成を図
1により説明する。
【0033】命令列20は、試験機構選択表30に記載
された試験機構31に対応した試験用の命令列であり、
21aはロード・ストア機構12hを試験するための命
令列であり、21bはロード・ストア機構12hを試験
するための命令列である。同様に22aは浮動小数点演
算器12gを試験するための命令列、22bは浮動小数
点演算器12gを試験するための命令列、23aは固定
小数点演算器12fを試験するための命令列、23bは
固定小数点演算器12fを試験するための命令列であ
る。
【0034】命令列21aから23bのINIT1、2
・・・は各機構試験の命令列において、試験に必要なレ
ジスタやメモリなどの初期化を行うものである。
【0035】命令列21a、21b内のLOAD1、
2、LOAD3、4はロード命令で指定したアドレスの
メモリからレジスタにロードし、STORE1、2、S
TORE3、4はストア命令で指定したアドレスのメモ
リへレジスタをストアする。
【0036】浮動小数点演算命令列22a内のFMUL
1、2は浮動小数点の乗算を行い、FDIV1、2は浮
動小数点の割算を行い、浮動小数点演算命令列22b内
のFADD1、2は浮動小数点の加算を行い、FSUB
1、2は浮動小数点の減算を行う。
【0037】固定小数点演算命令列23a内のADD
1、2は固定小数点の加算を行い、SUB1、2は固定
小数点の減算を行い、固定小数点演算命令列23b内の
MUL1、2は固定小数点の乗算を行い、DIV1、2
は固定小数点の割算を行う。
【0038】そしてロード・ストア機構の命令列21
a、21bにはロード・ストアのメモリをアクセスする
命令が連続し、浮動小数点演算命令列22a、22bに
は浮動小数点演算を行う命令が連続し、固定小数点演算
命令列23a、23bには固定小数点演算を行う命令が
連続している。
【0039】また命令列21aから23bのCMP1、
2・・・は、各機構試験の命令列であり、試験結果の判
定に必要な比較処理とエラー時に通知するために必要な
処理を行うものである。
【0040】ロード・ストア命令列21aでは、LOA
D1、LOAD2、STORE1、STORE2と、ロ
ード命令とストア命令を繰り返してロード・ストア機構
を動作させる。
【0041】各命令列には、ロード・ストア命令列21
aにおいて24でINT1と代表的に示す如く、初期化
命令を設け、レジスタまたはメモリなど試験対象の初期
設定を行う。ロード・ストア機構ではロードするアドレ
スの設定とロードするレジスタの初期化、ストアではス
トアするデータをレジスタに設定しストアするメモリア
ドレスの設定を行う。他の機構の場合はその機構が必要
とする初期化の処理が行われる。
【0042】また各命令列には、ロード・ストア命令列
21aにおいて25でCMP1と代表的に示す如く、比
較命令を設け、レジスタまたはメモリなど試験対象の実
行結果を別に保持した正解値と比較してロード・ストア
機構の試験結果を判定する。他の機構の場合はその機構
が必要とする試験結果判定を行う。
【0043】同様に浮動小数点演算命令列22a、22
b・・・では浮動小数点命令の連続により浮動小数点演
算機構を動作させて結果を比較することにより浮動小数
点演算機構の試験を行い、固定小数点演算命令列23
a、23b・・・では固定小数点命令の連続により固定
小数点演算機構の試験を行う。
【0044】試験機構選択表30は、図2に示す性能諸
元11から抽出した試験機構31、試験機構が複数実装
されているとき並列に動作可能な数を示す並列実行可能
数32、各試験機構に対応した試験命令列選択表40に
おける試験パターンを選択指定する試験パターン選択カ
ウンタ指定値33等が指示されている。試験パターン選
択カウンタは試験機構31の数だけ用意され、図1
(C)の例では、試験機構であるロード・ストア機構、
浮動小数点演算器、固定小数点演算器、論理演算器、制
御演算器用にそれぞれ1個ずつ、合計5個用意されてい
る(図示省略)。試験パターン選択カウンタによる試験
パターンの選択については後述する。
【0045】試験命令列選択表40は、試験命令列41
に指定された試験機構を試験するときに使用する命令列
番号42を選択する試験パターン43を指定するもので
ある。試験命令列41には、試験機構の分類としてロー
ド・ストア機構、浮動小数点演算器、固定小数点演算器
・・・が記載され、これらを試験するための命令列番号
42と、試験に際して、命令列を選択するための試験パ
ターン43、ストール試験パターン44が記載されてい
る。
【0046】命令列番号42は、図1(A)に示す命令
列20のロード・ストア命令列21a、21b・・・、
浮動小数点演算命令列22a、22b・・・、固定小数
点演算命令列23a、23b・・・に対応するものであ
る。そして試験パターン43は1から6までの番号で、
各機構において○がついている命令列を使用することを
示す。ストール試験パターン44も、同様であり、スト
ール試験に際して各機構において、7・・・mまでの番
号で○がついている命令列を使用することを示す。
【0047】図1においては、試験機構選択表30よ
り、ロード・ストア機構に対しては試験パターン選択カ
ウンタの値1より、試験命令列選択表の試験パターン4
3の番号1をよみ、その○印よりロード・ストア機構で
は命令列21aを使用すること、浮動小数点演算器に対
しては命令列22bを使用すること、固定小数点演算器
に対しては命令列23a、23bを使用するものである
ことがわかる。
【0048】新命令列作成手段50は、試験機構選択表
30、試験命令列選択表40を参照して、命令列から命
令を分離・結合して複数機構を同時に並列実行させるた
めの命令列52、53、56を作成するものである。
【0049】図1に示す例では、前記の如く、ロード・
ストア命令列から21aが、浮動小数点演算命令列から
22bが、固定小数点演算命令列から23a、23bが
選択されるので、新命令列作成手段50は、先ず初期化
命令を結合して、INIT1、INIT4、INIT
5、INIT6を結合した命令列52を作る。
【0050】次に新命令列作成手段50は、ロード・ス
トア命令列21aから初期化命令の次の先頭のLOA
D1、浮動小数点演算命令列22bから初期化命令の次
の先頭のFADD1、固定小数点演算命令列23a、
23bから初期化命令の次の先頭のADD1、MU
L1の順に命令を取り出す。同様に各命令列からLD
AD2、FADD2、SUB2、DIV1、S
TORE1、FSUB1、ADD2、MUL2・・・の
順番に取り出し命令列53を作成する。そして最後に個
々の機構試験用命令列内に被試験装置で実行する命令自
身の実行結果の良否を判定するための命令、例えば比較
命令CMP1、CMP4、CMP5、CMP6を取出し
て、あらかじめ用意した正確な試験結果と比較し、結果
判定を行うために、これらを結合した命令列56を作成
する。
【0051】この結果判定は、否なら使用者に通知し、
良なら試験を継続するようにしておくことができる。ま
た比較命令の代わりに比較命令列を使用することもでき
る。
【0052】本発明の動作を図4に示すフローチャート
にもとづき説明する。
【0053】S1.プロセッサ12は、試験機構選択表
30から試験機構31を、初めに同時に動作可能な数
(この例ではロード・ストア機構×4、浮動小数点演算
器×2、固定小数点演算器×2の8)を選択する。これ
により試験機構31は、ロード・ストア機構、浮動小数
点演算器、固定小数点演算器の3つが選択される。
【0054】S2.このように選択された各試験機構の
試験パターン選択カウンタ33は、試験機構選択表30
に示す如く、ロード・ストア機構用の試験パターン選択
カウンタが初期値1に、浮動小数点演算器用の試験パタ
ーン選択カウンタが初期値2に、固定小数点演算用の試
験パターン選択カウンタが初期値3にセットし、それぞ
れ初期化する。
【0055】S3.試験機構31と一致する試験命令列
41を選ぶ。これによりロード・ストア機構、浮動小数
点演算器、固定小数点演算器の各命令列が選択される。
【0056】S4.試験パターン43のうちから試験パ
ターン選択カウンタ33の値と一致する番号のものが選
択される。これによりロード・ストア機構については試
験パターン選択カウンタの示す値1の試験パターンの○
印で選択された命令列21aが選択され、浮動小数点演
算器については試験パターン選択カウンタの示す値2の
試験パターンの○印で選択された命令列22bが選択さ
れる。そして固定小数点演算器については試験パターン
選択カウンタの示す値3の試験パターンの○印で選択さ
れた命令列23a、23bが選択される。
【0057】S5.このようにして選択された命令列2
1a、22b、23a、23bから順次命令を取り出
し、INIT1、INIT4、INIT5、INIT6
を結合した命令列52、LOAD1、FADD1、AD
D1、MUL1、・・・を結合した命令列53、CMP
1、CMP4、CMP5、CMP6を結合した命令列5
6等よりなる新命令列を作成する。
【0058】S6.それからこのようにして作成された
新命令列が実行される。
【0059】S7.実行結果は正しいか否かがCMP
1、CMP4、CMP5、CMP6の命令列で検出され
る。そして正しくなければオペレータに通知され終了す
る。
【0060】S8.正しければ試験パターン選択カウン
タは更新される。例えばそれぞれ+1され、ロード・ス
トア機構の試験パターン選択カウンタは2を、浮動小数
点演算器の試験パターン選択カウンタは3を、固定小数
点演算器の試験パターン選択カウンタは4をそれぞれ計
数する。そしてこれらにより各試験機構に対する試験パ
ターンが変わり、同様に新しい命令列が作成され、試験
される。
【0061】S9.このような試験パターン選択カウン
タの更新が規定回数実行されるまで前記S3〜S8が順
次実行される。
【0062】S10.試験パターン選択カウンタの更新
が規定回数実行されると、試験機構選択表30の試験機
構31の最終のものまで試験されたか否かチェックされ
る。この例では、論理演算器と制御演算器に対する試験
が行われていないので、これらに対する試験パターン選
択カウンタの値を初期値に設定し、またすでに試験が終
了したロード・ストア機構、浮動小数点演算器、固定小
数点演算器に対する試験パターン選択カウンタの値をゼ
ロにする。そして前記と同様に、命令列20にあらかじ
め作成ずみの、これら論理演算器、制御演算器に対する
試験用の命令列(図示省略)を選択的に読み出し、試験
を行い、その結果を判定する。このようなことを全試験
機構に対して実行したとき試験終了となる。
【0063】このようにして、各機構を試験するために
作成した命令列から並列動作させる命令列を選択し、各
命令列の命令を分離して順番に並べ替えて結合し、この
命令列を実行することにより情報処理装置の機構を並列
動作させることができる。
【0064】また本発明では、図1(B)に示す如く、
ストール試験パターン44を用意する。ストール試験パ
ターンは、並列実行可能な命令数以上の命令が入力され
たとき、これを受付停止状態とする機能を試験するもの
である。
【0065】例えばロード・ストア機構に対しては並列
実行可能数は4であり、浮動小数点演算器に対しては並
列実行可能な数は2であるが、ストール試験パターン4
4の番号7、8・・・に示す如く、ロード・ストア機構
に対しては5個の、浮動小数点演算器に対しては3個の
実行入力を与える試験パターンを用意する。
【0066】すなわち、試験命令選択表40に、機構の
並列実行可能数を超える命令列を選択するパターンを用
意しておき、このストール試験パターン44を実行する
ときにストール状態すなわち情報処理装置の機構が同時
に並列実行可能な数以上の命令が来たことによる命令の
受付停止状態または新たな処理要求の実行待ち状態を発
生させる。
【0067】試験命令選択表40のストール試験パター
ン44からロード・ストア機構の番号7を選び○がつい
ている命令列21a、21b、21c、21e、21f
から命令が入力されたとき、最初の4個の命令はロード
・ストア要求が実行されるが、次の命令はロード・スト
ア機構が空くまでストールされる。同じく浮動小数点演
算の番号7を選び、○が付与されている命令列22a、
22b、22cから命令を並べ替えて命令列として実行
することで、最初の2個の命令は浮動小数点演算器に入
って実行され、次の命令は浮動小数点演算器が空くまで
ストールする。
【0068】このようにしてストール試験パターンをス
トール試験パターンでないものと一緒に試験することが
できる。
【0069】本発明の第2の実施の形態を図5〜図9に
基づき説明する。第2の実施の形態は分岐命令に対する
試験用命令列生成装置であり、図5は本発明の第2の実
施の形態における分岐試験テーブル説明図、図6と図7
は1つの連続図面をA〜Kで分割したものであり第2の
実施の形態の動作説明図、図8と図9はこれまた1つの
連続図面をA〜Eで分割したものであり、分岐試験フロ
ー図である。
【0070】図中他図と同記号は同一部を示し、650
は分岐予測試験ひな型、660は分岐試験テーブル、6
61は分岐試験カウンターである。
【0071】分岐予測試験ひな型650は、分岐予測試
験において必要なデータ及びその設定位置を模擬的に示
すものであり、ループカウントの初期値mが記入される
ループカウント初期値領域651、初期化命令領域65
2、分岐条件作成命令領域(1)653−1、分岐命令
領域(1)654−1、命令領域656−1、分岐条件
作成命令領域(2)653−2、分岐命令(3)領域6
54−2、命令領域652−2、分岐命令(2)領域6
54−3、命令領域656−3、比較命令領域656、
ループ制御命令領域657等が示されている。
【0072】分岐試験テーブル660は、分岐試験に際
して必要な命令やデータが記入されているものであり項
1には分岐数が3、ループ数がm、分岐条件作成命令が
NOP(No Operation)(なし、つまり無
条件分岐)、CMP(比較)命令、ADD(加算)命令
等により設定され、分岐命令がそれぞれBA(Bran
ch Allways)命令、BE(Branch E
qual)命令、BNE(Branch Not Eq
ual)命令であること、命令位置がa1、b1、c1
であること及びそのサイズ等が記入されている。例えば
命令位置a1に指示される領域にはLOAD1、FAD
D1、ADD1の3命令が格納されるので3が記入され
ている。項2、3・・・nにも同様なことが記入されて
いるが、項2以降については図示省略している。
【0073】分岐試験カウンター661は、分岐試験テ
ーブル660の項を選択するカウンタであり、最初は項
1を示すように初期化されているため1が設定される。
【0074】分岐試験について説明する。
【0075】先ず、分岐試験カウンター661を初期値
1に設定し、分岐試験テーブル660の項1を示すよう
に初期化する。
【0076】分岐予測試験ひな型650の項1に示すよ
うに、新命令の領域に前記分岐試験カウンター661の
値の項番、つまり項1から、分岐数分(この場合は3)
の3ケの分岐時条件作成命令NOP.CMP.ADD
を、命令位置a1、b1、c1で指示された領域53−
1、53−2、53−3に格納し、分岐命令BA、B
E、BNEをそれらの次の領域54−1、54−2、5
4−3に格納する。このとき、命令位置とサイズa1、
b1、c1で指定される分の命令を格納する領域を空け
て命令列を作る。さらにループカウントを領域51に示
す如く、初期化してmに設定し、またループカウント更
新処理を行うループ制御命令を読み出しループカウント
更新領域57に配置する。
【0077】また分岐試験テーブル660の命令位置a
1、b1、c1から指定サイズ分の領域には、下記のよ
うに命令列が配置される。、前記図1及び図4に説明し
た手法により、図6に示す命令列20から、例えば試験
命令列21a、22b、23a、23bが選択され、先
ず初期化命令INIT1、INIT4、INIT5、I
NIT6列が初期化命令領域52に作成される。それか
ら初めの分岐条件作成命令NOPと分岐命令BAであ
る、前記命令位置a1で指示された領域53−1に連続
して配置される。
【0078】それからこの分岐命令BAで指示されてい
る分岐先領域56−1に、サイズで前記指定された3個
の命令LOAD1、FADD1、ADD1が記入
される。
【0079】次に分岐試験テーブル660の2番目の分
岐条件作成命令CMP、GRX、GRYと、分岐命令B
Eが命令位置b1により指示された領域53−2より連
続して記入され、分岐命令BEで指示されている分岐先
領域56−2に、サイズで前記指定された3個の、前記
命令に続く命令MUL1、LOAD2、FADD
2が記入される。
【0080】それから分岐試験テーブル660の3番目
の分岐条件作成命令ADD、GR2、1、GR3と分岐
命令BNEが命令位置c1により指示された領域53−
3より連続して記入され、分岐命令BNEで指示されて
いる分岐先領域56−3に、サイズで前記指定された1
0個の、前記命令に続く命令SUB1、DIV1、
・・・DIV2が記入される。
【0081】それからこの命令列の後に比較命令列が領
域56に配置され、その次の領域57にループカウント
更新命令が配置される。
【0082】本発明の第2の実施の形態の動作を図8、
図9の分岐試験フロー図(その1)、(その2)にもと
づき他図を参照して説明する。
【0083】S1.プロセッサ12は、分岐試験カウン
タ661を初期値1に初期化し、分岐試験テーブル66
0から項1を選択する。
【0084】S2.分岐試験テーブル660から項1の
分岐条件作成命令NOPと分岐命令BAを、命令位置a
1に指示されている試験領域に格納する。これにより、
図6に示す如く、試験領域53−1に分岐条件作成命令
NOPが格納され、これに続く試験領域54−1に分岐
命令BAが連続して格納される。
【0085】S3.図1(C)に示す試験機構選択表3
0から、前記第1の実施の形態と同様に、試験機構31
を、初めに同時に動作可能な数を試験機構31の記載順
に選択する。これにより、前記と同様に、ロード・スト
ア機構、浮動小数点演算器、固定小数点演算器の3つが
順次選択される。
【0086】S4.前記S3で選択した試験パターンの
選択カウンタ33(図示省略)を試験機構選択表30に
示す如く、初期化する。これによりロード・ストア機構
用の試験パターン選択カウンタが初期値1に、浮動小数
点演算器用の試験パターン選択カウンタが初期値2に、
固定小数点演算器用の試験パターン選択カウンタが初期
値3にセットされる。
【0087】S5.試験機構31と一致する試験命令列
41を選ぶ。これによりロード・ストア機構、浮動小数
点演算器、固定小数点演算器の各命令列が選択される。
【0088】S6.試験パターン43のうちから試験パ
ターン選択カウンタ33の値と一致する番号のものが選
択される。これによりロード・ストア機構については試
験パターン選択カウンタの示す値1の試験パターンの○
印で選択された命令列21aが選択され、浮動小数点演
算器については試験パターン選択カウンタの示す値2の
試験パターンの○印で選択された命令列22bが選択さ
れる。そして固定小数点演算器については試験パターン
選択カウンタの示す値3の試験パターンの○印で選択さ
れた命令列23a、23bが選択される。
【0089】S7.このようにして選択された命令列2
1a、22b、23a、23bから順次命令を取り出
し、INIT1、INIT4、INIT5、INIT6
を順次結合した命令列を領域52に格納し、次に分岐試
験テーブル660の命令位置a1及びサイズ3にもとづ
き初めの分岐命令BAに示される分岐先の領域56−1
に、3個の命令LOAD1、FADD1、ADD
1が記入される。それから分岐試験テーブル660の2
番目の命令位置b1及びサイズ3にもとづき2番目の分
岐命令BEに示される分岐先の領域56−2に前記に
続く3個の命令、MUL1、LOAD2、FAD
D2が記入される。そして分岐試験テーブル660の3
番目の命令位置c1及びサイズ10にもとづき、3番目
の分岐命令BNEに示される分岐先の領域56−3に、
前記に続く残りの命令、SUB2、DIV1、
STORE1・・・SUB2、DIV2が記入される。
それから個々の機構試験用命令列内に被試験装置で実行
する命令自身の実行結果の良否を判定するための命令で
ある比較命令CMP1、CMP4、CMP5、CMP6
を取り出してこれらを結合した命令列を領域56に格納
する。そして最後にループ制御のために、ループカウン
ト更新用のループカウント更新命令を領域57に記入
し、試験用の新命令列を作る。
【0090】S8.それからこのようにして作成された
新命令列が実行される。
【0091】S9.実行結果の正否がCMP1、CMP
4、CMP5、CMP6の命令列で検出される。正しく
なければオペレータに通知され、終了する。正しければ
領域57に記入されたループカウント更新命令が図示省
略したループカウンタを+1し、前記試験動作を繰り返
す、そして分岐試験テーブル660に記入されたループ
数mだけこれを繰り返し、正であれば次のステップS1
0に移行する。
【0092】S10.上記S9において動作結果が正で
あれば、試験機構選択表30に記載された試験パターン
選択カウンター33は更新される。例えばそれぞれ+1
され、ロード・ストア機構の試験パターン選択カウンタ
ーは2を、浮動小数点演算器の試験パターン選択カウン
ターは3を、固定小数点演算器の試験パターン選択カウ
ンターは4をそれぞれ計数する。
【0093】S11.前記更新の結果試験パターン選択
カウンターが最終の値までカウントしていなければ、上
記S5に戻り、同様の試験を行う。そして最終の値に達
すれば次のS12に移行する。
【0094】S12.すなわち試験パターン選択カウン
ターが最終値をカウントすれば、試験機構選択表30の
試験機構31の最終のものまで試験されたか否かチェッ
クする。この例では論理演算器と制御演算器に対する試
験が行われていないので上記S3に戻り、同様の試験を
行う。このようにして最終の試験機構までの試験を行
う。
【0095】S13.それから、図5に示す分岐試験カ
ウンター661を例えば+1して更新する。
【0096】S14.そして分岐試験テーブル660の
項2について、上記S2以下の分岐試験を行う。このよ
うな試験を分岐試験カウンター661の最終値について
実行してこの試験が終了する。
【0097】なお図6,図7における分岐予測試験ひな
型650は、分岐予測試験に際して、各項毎に各命令が
どのような領域に存在しているのかを模擬的にわかり易
く説明したものであり、実際の試験のときに実在するも
のではない。
【0098】本発明の第3の実施の形態を図10〜図1
5にもとづき説明する。本発明の第3の実施の形態は分
岐に伴う投機実行すなわち分岐予測が失敗した場合に実
行する投機命令の試験に対するものであり、図10は投
機実行試験命令テーブル説明図、図11は第3の実施の
形態に使用する分岐試験テーブル説明図、図12と図1
3は1つの連続図面をA〜Jで分割したものであり、第
3の実施の形態の動作説明図、図14と15は1つの連
続図面をA〜Eで分割したものであり、第3の実施の形
態の投機実行試験フロー図である。
【0099】図中他図と同記号は同一部を示し、80は
投機実行試験命令テーブル、801は投機試験カウンタ
ー、860は分岐試験テーブル、861は分岐試験カウ
ンターである。
【0100】投機実行試験命令テーブル80は、投機実
行試験のときに実行すべき命令と命令数が記入されるも
のであり、項1ではトラップ命令(TA:Trap A
llways)を、項2では同期命令を、項3では2つ
の制御命令が実行されることをそれぞれ示している。
【0101】投機試験カウンター801は投機実行試験
命令を選択するものであり、投機試験カウンター801
が1をカウントしているとき(初期状態のとき)は項1
を選択し、2をカウントしているときは項2を選択す
る。
【0102】分岐試験テーブル860は、投機実行試験
に際して実行する分岐試験用のデータと、それに対する
投機実行試験命令の位置とサイズ等が記入されているも
のであり、前記第2の実施の形態における分岐試験テー
ブル660と同様の、項、分岐数、ループ数、分岐条件
作成命令、分岐命令、位置とサイズ等よりなる分岐試験
テーブル部分と、投機実行試験命令の位置とサイズを示
す部分等を備えている。
【0103】分岐試験カウンター861は、分岐試験テ
ーブルの項を選択するものでありカウント値が1(初期
状態)のときは項1に示された条件で試験を行い、nの
ときは、項nに示された条件(図11では省略)で試験
を行うものである。
【0104】投機試験カウンター801は投機実行試験
命令テーブル80の項を指定するものであって、まず先
頭を指定するように初期化する。
【0105】投機実行試験ひな型850に、投機実行命
令を格納する投機実行命令領域855をもとに新命令列
の領域に分岐試験テーブル860に投機試験位置とサイ
ズを付加して投機試験用の命令列を指定可能にしてお
く。
【0106】前記第2の実施の形態の図6、図7と同様
に、分岐条件作成命令を試験領域53に、また分岐命令
を試験領域54にそれぞれ格納する。また命令位置a
1、b1、c1とサイズ3、3、10で指定される分の
命令を格納する試験領域を空けて命令列を作成する。
【0107】投機試験カウンター801で指定する投機
実行試験命令テーブル80の項1の命令TA命令(列)
を分岐試験カウンター861で指定する分岐試験テーブ
ル860の項1の投機試験位置とサイズa2で指定する
投機実行命令領域1である試験領域55に格納する。
【0108】前記図6、図7と同様に作成した命令列を
実行して結果を比較して、結果から間違って投機実行命
令領域に格納した命令が実行されていないことを確認す
る。
【0109】投機実行試験命令が間違って実行された場
合は、TA命令により期待していないトラップが発生し
て投機実行処理の間違いを検出する。
【0110】本発明の第3の実施の形態の動作を、図1
4、図15の投機実行試験フロー図(その1)、(その
2)にもとづき、他図を参照して説明する。
【0111】S1.プロセッサ12は、投機試験カウン
ター801を初期値1に初期化し、投機実行試験命令テ
ーブル80から項1を選択する。
【0112】S2.次に分岐試験カウンター861を初
期値1に初期化し、分岐試験テーブル860から項1を
選択する。
【0113】S3.分岐試験テーブル860から項1の
分岐条件作成命令NOPと分岐命令BAを、命令位置a
1に指示されている試験領域に格納する。これにより、
図12に示す如く、a1で指示された試験領域53−1
に分岐条件作成命令NOPが格納され、こに続く試験領
域54−1に分岐命令BAが連続して格納される。
【0114】S4.投機実行試験命令テーブル80か
ら、投機試験カウンター801の値により選択した命令
列、この場合は初期値1であるのでトラップ命令(T
A)が選択され、これを分岐試験テーブル860に記入
された、投機実行試験位置a2、b2、c2 に、すなわ
ち試験領域55−1、55−2、55−3へ格納する。
【0115】S5.図1(C)に示す試験機構選択表3
0から、前記第1の実施の形態、第2の実施の形態と同
様に、試験機構31を初めに同時に動作可能な数を試験
機構31の記載順に選択する。これにより、前記と同様
に、ロード・ストア機構、浮動小数点演算器、固定小数
点演算器の3つが順次選択される。
【0116】S6.前記S5で選択した試験パターンの
選択カウンタ33(図示省略)を、試験機構選択表30
に示す如く、初期化する。これによりロード・ストア機
構用の試験パターン選択カウンタが初期値1に、浮動小
数点演算器用の試験パターン選択カウンタが初期値2
に、固定小数点演算器用の試験パターン選択カウンタが
初期値3にセットされる。
【0117】S7.試験機構31と一致する試験命令列
41を選ぶ。これによりロード・ストア機構、浮動小数
点演算器、固定小数点演算器の各命令列が選択される。
【0118】S8.試験パターン43のうちから試験パ
ターン選択カウンタ33の値と一致する番号のものが選
択される。これによりロード・ストア機構については試
験パターン選択カウンタの示す値1の試験パターンの○
印で選択された命令列21aが選択され、浮動小数点演
算器については試験パターン選択カウンタの示す値2の
試験パターンの○印で選択された命令列22bが選択さ
れる。そして固定小数点演算器については試験パターン
選択カウンタの示す値3の試験パターンの○印で選択さ
れた命令列23a、23bが選択される。
【0119】S9.このようにして選択された命令列2
1a、22b、23a、23bから順次命令を取り出
し、INIT1、INIT4、INIT5、INIT6
を順次結合した命令列を試験領域52に格納し、次に分
岐試験テーブル860の命令位置a1及びサイズ3にも
とづき、初めの分岐命令BAに示される分岐先の試験領
域56−1に、3個の命令LOAD1、FADD
1、ADD1が記入される。それから分岐試験テーブ
ル860の2番目の命令位置b1及びサイズ3にもとづ
き、2番目の分岐命令BEに示される分岐先の試験領域
56−2に、前記に続く3個の命令、MUL1、
LOAD2、FADD2が記入される。そして分岐試
験テーブル860の3番目の命令位置c1及びサイズ1
0にもとづき、3番目の分岐命令BNEに示される分岐
先の試験領域56−3に、前記に続く残りの命令、
SUB2、DIV1、STORE1・・・SUB
2、DIV2が記入される。それから個々の機構試験用
命令列内に被試験装置で実行する命令自身の実行結果の
良否を判定するための命令である比較命令CMP1、C
MP4、CMP5、CMP6を取り出してこれらを結合
した命令列を試験領域56に格納する。そして最後にル
ープ制御のために、ループカウント更新用のループカウ
ント更新命令を試験領域57に記入し、試験用の新命令
列を作る。
【0120】S10.それからこのようにして作成され
た新命令列が実行される。
【0121】S11.実行結果の正否がCMP1、CM
P4、CMP5、CMP6の命令列で検出される。正し
くなければオペレータに通知されて終了する。正しけれ
ば試験領域57に記入されたループカウント更新命令が
図示省略したループカウンタを+1し、前記試験動作を
繰り返す。そして分岐試験テーブル860に記入された
ループ数mだけこれを繰り返し、正であれば次のステッ
プS12に移行する。
【0122】S12.上記S11において動作結果が正
であれば、試験機構選択表30に記載された試験パター
ン選択カウンター33は更新される。例えばそれぞれ+
1され、ロード・ストア機構の試験パターン選択カウン
ターは2を、浮動小数点演算器の試験パターン選択カウ
ンターは3を、固定小数点演算器の試験パターン選択カ
ウンターは4をそれぞれ計数する。
【0123】S13.上記更新の結果、試験パターン選
択カウンターが最終の値までカウントしていなければ、
上記S7に戻り、同様の試験を行う。そして最終の値に
達すれば次のS14に移行する。
【0124】S14.すなわち試験パターン選択カウン
ターが最終値をカウントすれば、試験機構選択表30の
試験機構31の最終のものまで試験されたか否かチェッ
クする。この例では論理演算器と制御演算器に対する試
験が行われていないので上記S5に戻り、同様の試験を
行う。このようにして最終の試験機構までの試験を行
う。 S15.それから図11に示す分岐試験カウンタ
ー861を例えば+1して更新する。
【0125】S16.そして分岐試験テーブル860の
項2(図示省略)について、上記S3に戻り、同様の試
験を行う。このような試験を分岐試験カウンター861
の最終値まで実行すれば次のS17に移行する。
【0126】S17.分岐試験カウンター861が最終
値であれば、図10に示す投機試験カウンター801を
例えば+1して更新する。
【0127】S18.そして投機実行試験命令テーブル
80の項2について、上記S2に戻り同様の試験を行
う。このような試験を投機試験カウンター801の最終
値まで実行して試験を終了する。
【0128】なお、図12、図13における投機実行試
験ひな型850は、投機実行試験に際して、各命令がど
のような領域に存在しているのかを模擬的にわかり易く
説明したものであり、実際の試験のときに実在するもの
ではない。
【0129】また前記説明において、被試験のプロセッ
サ12が新命令列を作成して前記各試験を実行する場合
について説明したが、本発明はこれに限定されるもので
はなく、別のプロセッサで新命令列を作成し、これを被
試験のプロセッサで実行してもよい。
【0130】本発明によれば、性能諸元などの簡単なマ
イクロアーキテクチャと論理仕様書からシステム全体を
動作させながら、演算器試験、分岐予測・命令フェッチ
試験を行うことができる。
【0131】マイクロアーキテクチャの変更があっても
性能諸元をパラメータとして簡単な変更で試験可能とな
る。
【0132】個々の演算器を試験する命令列から複数演
算器の並列実行試験を行うことが可能となる。
【0133】同時に並列実行可能な数以上の演算器試験
を行って演算器のストール試験を行うことが可能とな
る。
【0134】演算器、分岐機構の試験から命令実行制御
試験を行うことが可能となる。
【0135】
【発明の効果】本発明により下記の効果を奏することが
できる。
【0136】(1)各機構を試験するために作成した命
令列から並列動作させる命令列を選択し、各命令列の命
令を分離して並べ替えて新しい命令列を作りこれを実行
するので、情報処理装置の機構をきわめて簡単に並列動
作させることができる。
【0137】(2)試験パターンに試験機構の並列実行
可能な命令数を超える数の命令を実行するストール試験
パターンを設けて試験を行うので、試験機構のストール
試験を簡単に行うことができる。
【0138】(3)個々の機構試験用命令列内に被試験
装置で実行する命令自身の実行結果の良否を判定する命
令または命令列を入れておき、判定の結果が否なら使用
者に通知するようにしたので、特別に動作不良検出手段
を付加することなく、単に命令列を実行することにより
被試験装置自身の動作不良を検出することができる。
【0139】(4)1つまたは複数の分岐命令、分岐条
件、分岐先に配置する命令列の位置と数を示す分岐情報
表示手段を有することにより、1つまたは複数の分岐機
構を試験し、さらに分岐機構と他の演算器の並列実行試
験を可能とすることができる。
【0140】(5)1つまたは複数の分岐予測機構と投
機実行機構を試験し、さらに分岐予測、投機実行機構と
他の演算器の並列実行試験を可能とすることができる。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態の動作状態説明図で
ある。
【図2】情報処理装置の性能諸元である。
【図3】本発明において使用する情報処理装置のうちス
ーパースケーラ方式のプロセッサの構成図である。
【図4】本発明の試験用命令列生成装置の動作フローで
ある。
【図5】本発明の第2の実施の形態における分岐試験テ
ーブル説明図である。
【図6】第2の実施の形態の動作説明図(その1)であ
る。
【図7】第2の実施の形態の動作説明図(その2)であ
る。
【図8】第2の実施の形態の分岐試験フロー図(その
1)である。
【図9】第2の実施の形態の分岐試験フロー図(その
2)である。
【図10】本発明の第3の実施の形態における投機実行
試験命令テーブル説明図である。
【図11】本発明の第3の実施の形態に使用する分岐試
験テーブル説明図である。
【図12】第3の実施の形態の動作説明図(その1)で
ある。
【図13】第3の実施の形態の動作説明図(その2)で
ある。
【図14】第3の実施の形態の投機実行試験フロー図
(その1)である。
【図15】第3の実施の形態の投機実行試験フロー図
(その2)である。
【符号の説明】
11 性能諸元 12 プロセッサ 12a 命令キャッシュ機構 12b 命令フェッチ・分岐予測機構 12c 命令実行機構 12d リネーミングレジスタファイル機構 12e リザベーションステーション 12f 固定小数点演算器 12g 浮動小数点演算器 12h ロード・ストア機構 12i データキャッシュ 12j 外部キャッシュ 12k メモリ 20 命令列 30 試験機構選択表 31 試験機構 32 並列実行可能数 33 試験パターン選択カウンタ 40 試験命令列選択表 41 試験命令列 42 命令列番号 43 試験パターン 44 ストール試験パターン 50 新命令列作成手段

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】情報処理装置が実装している機構の種類
    と、この機構を同時に並列実行可能な数を示す並列実行
    可能数と、前記各機構を同時に並列実行可能な最小数か
    ら最大数までの試験パターンを指定する試験機構選択表
    示手段と、 試験命令列選択手段に保持された試験パターンにより試
    験命令列を選択し、この試験命令列を構成する各機構用
    命令を個々の命令に分解し、試験パターンにしたがって
    分解した命令列を順番に並べて新命令列を作成する新命
    令列作成手段と、 情報処理装置に実装されている前記機構のいくつかを同
    時に並列動作する低負荷状態から全機構が同時に並列動
    作する高負荷状態までを前記新命令列により発生させ、
    各種の負荷状態で情報処理装置の機構の試験を行うこと
    を可能にしたことを特徴とする試験用命令列生成装置。
  2. 【請求項2】前記試験命令列選択手段に設けた試験パタ
    ーンに、試験機構の並列実行可能な命令数を超える数の
    命令を実行するストール試験パターンを設けておき、試
    験を実行することにより情報処理装置の動作に異常がな
    いか否かを試験することを可能としたことを特徴とする
    請求項1記載の試験用命令列生成装置。
  3. 【請求項3】前記試験命令列に、被試験装置自身の動作
    不良を検出するための命令を設けて新命令列としたこと
    を特徴とする請求項1記載の試験用命令列生成装置。
  4. 【請求項4】1つまたは複数の分岐命令、分岐条件、分
    岐先に配置する命令列の位置と数を示す分岐情報表示手
    段を備え、 1つまたは複数の分岐機構を試験し、さらに分岐機構と
    他の演算器の並列実行試験を可能としたことを特徴とす
    る請求項1記載の試験用命令列生成装置。
  5. 【請求項5】1つまたは複数の分岐命令、ループ数、分
    岐条件、分岐先に配置する命令列の位置と数、分岐失敗
    側に配置する投機実行試験命令の位置表示する投機実行
    分岐試験情報表示手段と、 投機実行試験命令を表示する投機実行試験命令表示手段
    を備え、 1つまたは複数の分岐予測機構と投機実行機構を試験
    し、さらに分岐予測、投機実行機構と他の演算器の並列
    実行試験を可能としたことを特徴とする請求項1記載の
    試験用命令列生成装置。
JP2001117977A 2001-04-17 2001-04-17 試験用命令列生成装置 Withdrawn JP2002312164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001117977A JP2002312164A (ja) 2001-04-17 2001-04-17 試験用命令列生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001117977A JP2002312164A (ja) 2001-04-17 2001-04-17 試験用命令列生成装置

Publications (1)

Publication Number Publication Date
JP2002312164A true JP2002312164A (ja) 2002-10-25

Family

ID=18968433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001117977A Withdrawn JP2002312164A (ja) 2001-04-17 2001-04-17 試験用命令列生成装置

Country Status (1)

Country Link
JP (1) JP2002312164A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012168769A (ja) * 2011-02-15 2012-09-06 Nec Computertechno Ltd インタフェース障害処理方式、情報処理装置及びインタフェース障害処理方法
JP2018116365A (ja) * 2017-01-16 2018-07-26 富士通株式会社 試験装置、試験プログラム生成方法及び試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012168769A (ja) * 2011-02-15 2012-09-06 Nec Computertechno Ltd インタフェース障害処理方式、情報処理装置及びインタフェース障害処理方法
JP2018116365A (ja) * 2017-01-16 2018-07-26 富士通株式会社 試験装置、試験プログラム生成方法及び試験方法

Similar Documents

Publication Publication Date Title
US6631463B1 (en) Method and apparatus for patching problematic instructions in a microprocessor using software interrupts
US5615357A (en) System and method for verifying processor performance
Paschalis et al. Effective software-based self-test strategies for on-line periodic testing of embedded processors
CN102792265B (zh) 基于机器状态的指令破解
US6754856B2 (en) Memory access debug facility
KR970004509B1 (ko) 슈퍼 스칼라 컴퓨터 아키텍춰 및 그 운영 방법
US6487715B1 (en) Dynamic code motion optimization and path tracing
KR100616722B1 (ko) 수퍼스칼라프로세서내의파이프라인명령디스패치유닛
KR102628269B1 (ko) 벡터 산술 명령어에 대한 예외 조건의 처리
US20060107158A1 (en) Functional coverage driven test generation for validation of pipelined processors
KR102256188B1 (ko) 데이터 처리장치 및 벡터 오퍼랜드를 처리하는 방법
US9575763B2 (en) Accelerated reversal of speculative state changes and resource recovery
JPH0922354A (ja) 命令シーケンスを実行するための方法および装置
JPH0778751B2 (ja) バイアスされた疑似ランダム・テスト・パターンを動的に生成する方法
WO2005103888A2 (en) Multi-scalar extension for simd instruction set processors
JPH1091455A (ja) キャッシュ・ヒット/ミスにおける分岐
JP2001222442A (ja) パイプライン試験方法、パイプライン試験命令生成方法及びその記憶媒体
Diep et al. VMW: A visualization-based microarchitecture workbench
US5592674A (en) Automatic verification of external interrupts
US5673425A (en) System for automatic generating instruction string to verify pipeline operations of a processor by inputting specification information having time for the processor to access hardware resources
Stolte et al. Visualizing application behavior on superscalar processors
JP3274036B2 (ja) プロセッサの動作モデルと論理検証用試験命令列の自動生成方法及び装置
JP2002312164A (ja) 試験用命令列生成装置
US8074061B2 (en) Executing micro-code instruction with delay field and address of next instruction which is decoded after indicated delay
JP4243463B2 (ja) 命令スケジューリングのシミュレーション方法とシミュレーションシステム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701