JP2002305237A - Method and apparatus for producing semiconductor - Google Patents

Method and apparatus for producing semiconductor

Info

Publication number
JP2002305237A
JP2002305237A JP2001106806A JP2001106806A JP2002305237A JP 2002305237 A JP2002305237 A JP 2002305237A JP 2001106806 A JP2001106806 A JP 2001106806A JP 2001106806 A JP2001106806 A JP 2001106806A JP 2002305237 A JP2002305237 A JP 2002305237A
Authority
JP
Japan
Prior art keywords
current
semiconductor manufacturing
dielectric film
voltage
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001106806A
Other languages
Japanese (ja)
Inventor
Nobuyuki Mise
信行 三瀬
Shigeki Hirasawa
茂樹 平沢
Sadayuki Okudaira
定之 奥平
Kazutoshi Omori
一稔 大森
Takeshi Tamaru
剛 田丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001106806A priority Critical patent/JP2002305237A/en
Publication of JP2002305237A publication Critical patent/JP2002305237A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method and an apparatus for producing semiconductor, with which the yield of a semiconductor can be improved by detecting the destruction of insulation on the dielectric film of an electrostatic chuck. SOLUTION: An electrostatic chuck device is provided with means 104A, 104B, 105A and 105B for measuring a voltage V to be impressed to electrodes 102A and 102B and a current I to flow on the dielectric film, when attaching an object 101 to be treated. Also, control means 109A and 109B decide a case that a resistance value R found by the voltage V and the current I or the absolute value of the current I is greater than a reference resistance value R0 or the absolute value of a current value I0 or greater than the resistance value R or current value I found the last time, and issues a warning.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体製造方法及び
製造装置に係り、特に、静電チャックを用いる半導体製
造装置に好適な半導体製造方法及び製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing method and apparatus, and more particularly to a semiconductor manufacturing method and apparatus suitable for a semiconductor manufacturing apparatus using an electrostatic chuck.

【0002】[0002]

【従来の技術】従来、半導体ウエハを処理する半導体製
造装置として、電磁波により発生させたプラズマを利用
するもの,例えば、エッチング装置や化学気相成長装置
が知られている。これらの装置では、ウエハをウエハ支
持台に吸着するために、静電チャックが用いられてい
る。
2. Description of the Related Art Conventionally, as a semiconductor manufacturing apparatus for processing a semiconductor wafer, an apparatus utilizing plasma generated by an electromagnetic wave, for example, an etching apparatus or a chemical vapor deposition apparatus has been known. In these apparatuses, an electrostatic chuck is used to attract a wafer to a wafer support.

【0003】一般に、静電チャックの寿命を長くする方
法としては、例えば、特開平10−144779号公報
に記載されているように、静電チャック表面の摩耗が顕
著になったことや、異物が多量に発生することを解決す
るものが知られている。また、例えば、特開平7−17
6602号公報に記載されているように、静電チャック
に繰り返し与えられる温度サイクルにより機械的にクラ
ックが生じるのを防ぐものが知られている。
In general, as a method of extending the life of an electrostatic chuck, for example, as described in JP-A-10-144779, wear on the surface of the electrostatic chuck becomes remarkable, What solves the occurrence of a large amount is known. Further, for example, Japanese Patent Application Laid-Open No. 7-17 / 1995
As described in Japanese Patent Application Laid-Open No. 6602/1994, there is known a device which prevents mechanical cracks from being generated by a temperature cycle repeatedly applied to an electrostatic chuck.

【0004】[0004]

【発明が解決しようとする課題】ところで、近年、高密
度プラズマにより層間絶縁膜を形成する高密度プラズマ
装置でも、静電チャックが使用されてきている。高密度
プラズマでは、層間絶縁膜の質を良好に保つために、プ
ロセス中の温度を約400℃に保つ必要がある。ウエハ
を約400℃に保つとき、静電チャックの誘電膜は約1
00℃になる。静電チャックの誘電膜を100℃もの高
温に長時間保ち、しかもそのときにウエハを吸着させる
ために誘電膜に電流を流す必要がある。
Incidentally, in recent years, an electrostatic chuck has been used also in a high-density plasma apparatus for forming an interlayer insulating film by high-density plasma. In high-density plasma, the temperature during the process needs to be maintained at about 400 ° C. in order to maintain good quality of the interlayer insulating film. When the wafer is kept at about 400 ° C., the dielectric film of the electrostatic chuck is about 1
It reaches 00 ° C. It is necessary to keep the dielectric film of the electrostatic chuck at a high temperature of 100 ° C. for a long time, and to supply a current to the dielectric film in order to attract the wafer at that time.

【0005】従来の半導体製造装置では、特開平10−
144779号公報や特開平7−176602号公報に
記載されているような機械的な面からの静電チャックの
長寿命化について検討されてきているが、高密度プラズ
マ装置では、これらの機械的な面での静電チャックの長
寿命化を図ったものの、寿命の改善効果が少ないという
問題があった。そこで、本発明者らは、高密度プラズマ
装置のように、静電チャックを高温状態に保つときの電
気的な寿命に着目して検討を行った。その結果、誘電膜
に電流を流し続けると、いずれは絶縁破壊に至るもので
ある。この現象は、Time Dependent Dielectric Breakd
own (TDDB) と呼ばれ、一般的には温度が高いほど
短時間で絶縁破壊に至る。すなわち、高密度プラズマに
よる層間絶縁膜形成プロセスなど、ウエハを高温に保つ
必要があるプロセスにおいて用いられる静電チャックの
誘電膜はいずれは絶縁破壊する可能性が高いものであ
る。
A conventional semiconductor manufacturing apparatus is disclosed in
Although studies have been made on extending the life of the electrostatic chuck from the mechanical side as described in JP-A-144779 and JP-A-7-176602, these mechanical Although the service life of the electrostatic chuck has been prolonged, there is a problem that the effect of improving the service life is small. Therefore, the inventors of the present invention have focused on the electrical life when the electrostatic chuck is kept at a high temperature state, as in a high-density plasma device, and studied. As a result, if a current continues to flow through the dielectric film, the dielectric breakdown will eventually occur. This phenomenon is called Time Dependent Dielectric Breakd
It is called own (TDDB). Generally, the higher the temperature, the sooner the dielectric breakdown occurs. That is, the dielectric film of the electrostatic chuck used in a process in which the wafer needs to be kept at a high temperature, such as a process of forming an interlayer insulating film by high-density plasma, has a high possibility of eventually causing dielectric breakdown.

【0006】しかしながら、従来の静電チャックを用い
る半導体製造装置においては、高温に曝される静電チャ
ックの寿命は機械的な面では問題としているが、高温で
寿命が極端に短くなる電気的な寿命に関しては顕在化し
た問題にはなっておらず、必ずしもその対策がなされて
いなかった。したがって、静電チャックの誘電膜の寿命
は、外観を検査することや真空度が低くなること検知す
ることで間接的にしか検知していないのものであった。
However, in a conventional semiconductor manufacturing apparatus using an electrostatic chuck, the life of the electrostatic chuck exposed to high temperatures is a problem in mechanical aspects, but the electrical life is extremely short at high temperatures. The life was not an actual problem, and no countermeasures were taken. Therefore, the life of the dielectric film of the electrostatic chuck is detected only indirectly by inspecting the appearance or detecting that the degree of vacuum is reduced.

【0007】また、従来、プラズマ処理中のウエハの温
度は、静電チャックの一部にファイバーを通して、非接
触の温度計を用いてモニターするのが一般的であるが、
ウエハの裏面の状態が必ずしも一定ではなく、必ずしも
正確に温度は計測できないという問題があった。
Conventionally, the temperature of a wafer during plasma processing is generally monitored using a non-contact thermometer through a part of an electrostatic chuck through a fiber.
There is a problem that the state of the back surface of the wafer is not always constant, and the temperature cannot always be measured accurately.

【0008】本発明の第1の目的は、静電チャックの誘
電膜の絶縁破壊を検知し、半導体の歩留まりを向上でき
る半導体製造方法及び製造装置を提供することにある。
A first object of the present invention is to provide a semiconductor manufacturing method and apparatus capable of detecting dielectric breakdown of a dielectric film of an electrostatic chuck and improving a semiconductor yield.

【0009】本発明の第2の目的は、誘電膜若しくはウ
エハの温度を正確に計測できる半導体製造法を提供する
ことにある。
A second object of the present invention is to provide a semiconductor manufacturing method capable of accurately measuring the temperature of a dielectric film or a wafer.

【0010】[0010]

【課題を解決するための手段】(1)上記目的を達成す
るために、本発明は、被処理物を吸着するときに電極に
印加する電圧Vと誘電膜を流れる電流Iを計測する手段
を備えた静電チャックを有する半導体製造装置を用いて
行う半導体製造方法において、上記電圧V及び電流Iに
よって求められる抵抗値R若しくは電流Iの絶対値が、
基準となる抵抗値R0若しくは電流値I0の絶対値以上
である場合、若しくは、前回求められた抵抗値R若しく
は電流値Iの絶対値以上である場合、警告を発するよう
にしたものである。かかる方法により、静電チャックの
誘電膜の絶縁破壊を検知し、半導体の歩留まりを向上で
きるものとなる。
(1) In order to achieve the above object, the present invention provides means for measuring a voltage V applied to an electrode and a current I flowing through a dielectric film when an object to be processed is adsorbed. In the semiconductor manufacturing method performed using a semiconductor manufacturing apparatus having an electrostatic chuck provided, the absolute value of the resistance R or the current I obtained by the voltage V and the current I is:
A warning is issued when the reference resistance value R0 or the current value I0 is equal to or greater than the absolute value, or when the resistance value R or the current value I obtained last time is equal to or greater than the absolute value. According to such a method, the dielectric breakdown of the dielectric film of the electrostatic chuck is detected, and the yield of the semiconductor can be improved.

【0011】(2)上記(1)において、好ましくは、
上記警告を発した後、被処理物を吸着し直し、決められ
た回数だけ再吸着を行っても、警告を発する場合には、
半導体製造を用いた半導体製造を中断し、静電チャック
の少なくとも一部を交換するようにしたものである。
(2) In the above (1), preferably,
After issuing the above warning, if the object is re-adsorbed and the re-adsorption is performed only a specified number of times, and a warning is issued,
The semiconductor manufacturing using the semiconductor manufacturing is interrupted, and at least a part of the electrostatic chuck is replaced.

【0012】(3)上記(1)において、好ましくは、
静電チャックの誘電膜の状態を調べるために用いられる
上記被処理物は、誘電膜の状態チェック用の専用ウエハ
としたものである。
(3) In the above (1), preferably,
The object to be processed used for checking the state of the dielectric film of the electrostatic chuck is a dedicated wafer for checking the state of the dielectric film.

【0013】(4)上記(1)において、好ましくは、
上記製造方法は、上記半導体製造装置において上記被処
理物に絶縁膜を堆積するプロセスとしたものである。
(4) In the above (1), preferably,
The above manufacturing method is a process in which an insulating film is deposited on the object to be processed in the semiconductor manufacturing apparatus.

【0014】(5)また、上記目的を達成するために、
本発明は、被処理物を吸着するときに電極に印加する電
圧Vと誘電膜を流れる電流Iを計測する手段を備えた静
電チャックを有する半導体製造装置を用いて行う半導体
製造方法において、あらかじめ調べておいた上記被処理
物あるいは誘電膜の温度と電流Iの関係と、上記被処理
物を吸着しているときの電流Iから、上記被処理物ある
いは上記誘電膜の温度を計測するようにしたものであ
る。かかる方法により、誘電膜若しくはウエハの温度を
正確に計測できるものとなる。
(5) In order to achieve the above object,
The present invention relates to a semiconductor manufacturing method using a semiconductor manufacturing apparatus having an electrostatic chuck provided with means for measuring a voltage V applied to an electrode and a current I flowing through a dielectric film when an object to be processed is adsorbed. The temperature of the object or the dielectric film is measured from the relationship between the temperature of the object or the dielectric film and the current I which have been checked and the current I when the object is adsorbed. It was done. With this method, the temperature of the dielectric film or the wafer can be accurately measured.

【0015】(6)上記(5)において、好ましくは、
計測された温度を用いて、上記被処理物を処理するよう
にしたものである。
(6) In the above (5), preferably,
The object to be processed is processed by using the measured temperature.

【0016】(7)上記目的を達成するために、本発明
は、被処理物を吸着するときに電極に印加する電圧Vと
誘電膜を流れる電流Iを計測する手段を備えた静電チャ
ックを有する半導体製造装置を用いて行う半導体製造方
法において、上記静電チャックは、2つの電極であり、
この2つの電極に印加する電圧Vと誘電膜を流れる電流
Iを計測する手段をそれぞれ備え、一方の電極を流れる
電流を他方の電極に流れる電流と等しくなるように、一
方若しくは両方の電極に印加する電圧を調整するように
したものである。かかる方法により、静電チャックの誘
電膜の絶縁破壊を検知し、半導体の歩留まりを向上でき
るものとなる。
(7) In order to achieve the above object, the present invention provides an electrostatic chuck having means for measuring a voltage V applied to an electrode and a current I flowing through a dielectric film when an object to be processed is adsorbed. In the semiconductor manufacturing method performed using the semiconductor manufacturing apparatus having the above, the electrostatic chuck is two electrodes,
A means for measuring the voltage V applied to the two electrodes and the current I flowing through the dielectric film are provided, and the current flowing through one electrode is applied to one or both electrodes so as to be equal to the current flowing through the other electrode. That is, the voltage to be adjusted is adjusted. According to such a method, the dielectric breakdown of the dielectric film of the electrostatic chuck is detected, and the yield of the semiconductor can be improved.

【0017】(8)上記(7)において、好ましくは、
上記電圧調整後の両方の電圧の差があらかじめ設定され
た許容範囲を越えた場合、警告を発するようにしたもの
である。
(8) In the above (7), preferably,
If the difference between the two voltages after the voltage adjustment exceeds a predetermined allowable range, a warning is issued.

【0018】(9)上記目的を達成するために、本発明
は、被処理物を吸着するときに電極に印加する電圧Vと
誘電膜を流れる電流Iを計測する手段を備えた静電チャ
ックを有する半導体製造装置において、上記電圧V及び
電流Iによって求められる抵抗値R若しくは電流Iの絶
対値が、基準となる抵抗値R0若しくは電流値I0の絶
対値以上である場合、若しくは、前回求められた抵抗値
R若しくは電流値Iの絶対値以上である場合を判定し、
警告を発する制御手段を備えるようにしたものである。
かかる構成により、静電チャックの誘電膜の絶縁破壊を
検知し、半導体の歩留まりを向上できるものとなる。
(9) In order to achieve the above object, the present invention provides an electrostatic chuck provided with means for measuring a voltage V applied to an electrode and a current I flowing through a dielectric film when an object to be processed is adsorbed. The absolute value of the resistance value R or the current value I obtained by the voltage V and the current I is equal to or greater than the absolute value of the reference resistance value R0 or the current value I0. It is determined whether the resistance value is equal to or more than the absolute value of the resistance value R or the current value I,
This is provided with a control means for issuing a warning.
With such a configuration, the dielectric breakdown of the dielectric film of the electrostatic chuck is detected, and the yield of semiconductors can be improved.

【0019】(10)上記目的を達成するために、本発
明は、被処理物を吸着するときに電極に印加する電圧V
と誘電膜を流れる電流Iを計測する手段を備えた静電チ
ャックを有する半導体製造装置において、上記静電チャ
ックは、2つの電極であり、この2つの電極に印加する
電圧Vと誘電膜を流れる電流Iを計測する手段をそれぞ
れ備え、一方の電極を流れる電流を他方の電極に流れる
電流と等しくなるように、一方若しくは両方の電極に印
加する電圧を調整する制御手段を備えるようにしたもの
である。かかる構成により、静電チャックの誘電膜の絶
縁破壊を検知し、半導体の歩留まりを向上できるものと
なる。
(10) In order to achieve the above object, the present invention provides a method for applying a voltage V applied to an electrode when an object to be treated is adsorbed.
And a semiconductor manufacturing apparatus having an electrostatic chuck provided with means for measuring a current I flowing through the dielectric film, the electrostatic chuck includes two electrodes, and a voltage V applied to the two electrodes and a current flowing through the dielectric film. A means for measuring the current I, and a control means for adjusting the voltage applied to one or both electrodes so that the current flowing through one electrode is equal to the current flowing through the other electrode. is there. With such a configuration, the dielectric breakdown of the dielectric film of the electrostatic chuck is detected, and the yield of semiconductors can be improved.

【0020】[0020]

【発明の実施の形態】以下、図1及び図2を用いて、本
発明の第1の実施形態による半導体製造装置である静電
チャック装置の構成及び動作について説明する。最初
に、図1を用いて、本実施形態による半導体製造装置の
構成について説明する。図1は、本発明の第1の実施形
態による半導体製造装置の構成を示すブロック図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure and operation of an electrostatic chuck device as a semiconductor manufacturing apparatus according to a first embodiment of the present invention will be described below with reference to FIGS. First, the configuration of the semiconductor manufacturing apparatus according to the present embodiment will be explained with reference to FIG. FIG. 1 is a block diagram showing a configuration of the semiconductor manufacturing apparatus according to the first embodiment of the present invention.

【0021】本実施形態による静電チャック装置は、プ
ラズマを用いて絶縁膜を堆積させる半導体製造装置の一
部として用いられる。ウェハ101を吸着保持する静電
チャックの誘電膜103の内部には、2つの電極102
A,102Bが埋め込まれている。電極102Aには、
電源108Aから吸着用の正の電圧VAが印加される。
また、電極102Bには、電源108Bから吸着用の負
の電圧VBが印加される。電圧VA,VBは、用いられ
る半導体製造装置によって異なるものであるが、プラズ
マ装置においては、例えば、それぞれ、+500V,−
500Vが印加される。
The electrostatic chuck device according to the present embodiment is used as a part of a semiconductor manufacturing apparatus for depositing an insulating film using plasma. Two electrodes 102 are provided inside the dielectric film 103 of the electrostatic chuck that holds the wafer 101 by suction.
A and 102B are embedded. The electrode 102A has
A positive voltage VA for suction is applied from the power supply 108A.
Further, a negative voltage VB for suction is applied to the electrode 102B from the power supply 108B. The voltages VA and VB are different depending on the semiconductor manufacturing apparatus used. In the plasma apparatus, for example, +500 V and −500, respectively.
500 V is applied.

【0022】また、電極102Aには、高周波電源10
7及びコンデンサ106Aから、ウエハ101にバイア
ス電圧が印加される。電極102Bには、高周波電源1
07及びコンデンサ106Bから、ウエハ101にバイ
アス電圧が印加される。
The high frequency power source 10 is connected to the electrode 102A.
7 and the capacitor 106A apply a bias voltage to the wafer 101. The high frequency power supply 1 is
07 and a capacitor 106B, a bias voltage is applied to the wafer 101.

【0023】さらに、本実施形態においては、電源10
8Aの電圧を計測する電圧計104Aと、電極102A
に流れる電流を計測する電流計105Aとを備えてい
る。電圧計104Aによって計測された電圧VAと、電
流計105Aによって計測された電流IAは、制御手段
109Aに入力する。また、同様にして、電源108B
の電圧を計測する電圧計104Bと、電極102Bに流
れる電流を計測する電流計105Bとを備えている。電
圧計104Bによって計測された電圧VBと、電流計1
05Bによって計測された電流IBは、制御手段109
Bに入力する。制御手段109Aは、図2を用いて後述
するように、電圧VAと電流IAに基づいて、誘電膜1
03の絶縁破壊状況を判別し、また、制御手段109B
による電圧VBと電流IBに基づいた、誘電膜103の
絶縁破壊状況を判別結果に基づいて誘電膜が絶縁破壊し
ているとみなした場合には、警報器110Aを用いて、
警報することにより、誘電膜103の交換を促すように
する。
Further, in this embodiment, the power supply 10
A voltmeter 104A for measuring a voltage of 8A and an electrode 102A
And an ammeter 105A for measuring a current flowing through the power supply. Voltage VA measured by voltmeter 104A and current IA measured by ammeter 105A are input to control means 109A. Similarly, the power supply 108B
And an ammeter 105B for measuring a current flowing through the electrode 102B. The voltage VB measured by the voltmeter 104B and the ammeter 1
The current IB measured by the control unit 109
Input to B. The control means 109A controls the dielectric film 1 based on the voltage VA and the current IA as described later with reference to FIG.
03 and the control means 109B
If the dielectric breakdown of the dielectric film 103 is considered to be dielectric breakdown based on the determination result based on the voltage VB and the current IB, the alarm 110A is used.
By giving an alarm, replacement of the dielectric film 103 is prompted.

【0024】本装置内でウエハ101に絶縁膜を堆積さ
せるときには、ウエハ101が静電チャックの誘電膜1
03の上に載置される。電源108に適切な電圧を印加
することにより、ウエハ101は静電チャックに吸着さ
れる。ウエハ101は静電チャックに吸着された状態で
プラズマ処理され、半導体製造装置が高密度装置の場合
には、ウエハ101上に絶縁膜を堆積させる。必要な処
理が終わると、電極102A,102Bに電圧を印加す
るのをやめ、ウエハ101を所定の場所へ搬送する。
When an insulating film is deposited on the wafer 101 in the present apparatus, the wafer 101 is placed on the dielectric film 1 of the electrostatic chuck.
03. By applying an appropriate voltage to the power supply 108, the wafer 101 is attracted to the electrostatic chuck. The wafer 101 is subjected to plasma processing while being attracted to the electrostatic chuck, and an insulating film is deposited on the wafer 101 when the semiconductor manufacturing apparatus is a high-density apparatus. When the necessary processing is completed, the application of the voltage to the electrodes 102A and 102B is stopped, and the wafer 101 is transferred to a predetermined place.

【0025】次に、図2を用いて、本実施形態による半
導体製造装置の動作について説明する。図2は、本発明
の第1の実施形態による半導体製造装置の動作を示すフ
ローチャートである。
Next, the operation of the semiconductor manufacturing apparatus according to the present embodiment will be explained with reference to FIG. FIG. 2 is a flowchart illustrating the operation of the semiconductor manufacturing apparatus according to the first embodiment of the present invention.

【0026】ステップs10において、制御装置109
A,109Bは、それぞれ、判定回数n=0として、判
定回数nをリセットする。
In step s10, the control device 109
A and 109B reset the number of determinations n by setting the number of determinations n = 0.

【0027】次に、ステップs15において、制御装置
109A,109Bは、それぞれ、判定回数nに1を加
える。
Next, in step s15, the control devices 109A and 109B each add 1 to the number of determinations n.

【0028】次に、ステップs20において、ウエハ1
01を誘電膜103の上に載置する。
Next, in step s20, the wafer 1
01 is placed on the dielectric film 103.

【0029】次に、ステップs25において、制御装置
109A,109Bは、それぞれ、電源108A,10
8Bから電極102A,102Bに電圧VA,VBを印
加すして、ウエハ101を誘電膜103に吸着させる。
Next, in step s25, the control devices 109A and 109B respectively control the power sources 108A and 108A.
Voltages VA and VB are applied to the electrodes 102A and 102B from 8B to attract the wafer 101 to the dielectric film 103.

【0030】次に、ステップs30において、制御装置
109A,109Bは、それぞれ、電圧計104A,1
04B及び、電流計105A,105Bを用いて、ウエ
ハ101を吸着する際に印加する電圧VA,VBおよび
そのときに流れる電流IA,IBはそれぞれで測定す
る。
Next, in step s30, the control devices 109A and 109B respectively operate the voltmeters 104A and 104A.
The voltages VA and VB applied when the wafer 101 is sucked and the currents IA and IB flowing at that time are measured by using an electric field meter 04A and ammeters 105A and 105B, respectively.

【0031】ここで、本実施形態による半導体製造装置
においては、静電チャックの誘電膜103およびその他
が正常な状態において、ウエハ101を吸着するために
印加する電圧VA0,VB0およびそのときに流れる電
流IA0,IB0を、電圧計104A,104B及び、
電流計105A,105Bを用いて、予め測定してお
く。この作業は複数回行い、標準的な印加電圧VA0,
VB0およびそのときに流れる標準的な電流IA0、I
B0を調べておく。特に電流に関しては、これらの標準
的な値IA0,IB0に加えて、半導体製造において許
容される値あるいは絶縁破壊を判定するためのマージン
を考慮して、電圧VA0,VB0が印加されたときに許
される電流IAC(VA0),IBC(VB0)を定め
ておく。あるいは、以下の式(1)及び式(2)によ
り、 RAC=|VA0÷IAC(VA0)| …(1) RBC=|VB0÷IBC(VB0)| …(2) で求まる抵抗値RAC、RBCを求めておく。
Here, in the semiconductor manufacturing apparatus according to the present embodiment, when the dielectric film 103 of the electrostatic chuck and others are normal, the voltages VA0 and VB0 applied to attract the wafer 101 and the current flowing at that time. IA0 and IB0 are measured by voltmeters 104A and 104B,
It measures beforehand using the ammeters 105A and 105B. This operation is performed several times, and the standard applied voltages VA0, VA0,
VB0 and the standard currents IA0, I
Check B0. In particular, regarding the current, in addition to the standard values IA0 and IB0, the values are allowed when the voltages VA0 and VB0 are applied in consideration of a value allowed in semiconductor manufacturing or a margin for determining dielectric breakdown. Currents IAC (VA0) and IBC (VB0) are determined. Alternatively, according to the following equations (1) and (2), RAC = | VA0 ÷ IAC (VA0) | (1) RBC = | VB0 ÷ IBC (VB0) | (2) Ask for.

【0032】次に、ステップs35において、制御装置
109A,109Bは、それぞれ、ステップs30にお
いて測定されたウエハ101を吸着する際に印加する電
圧VA,VBおよびそのときに流れる電流IA,IBを
用いて、以下の式(3),式(4)から、抵抗RA,R
Bを求める。 RA=|VA÷IA| …(3) RB=|VB÷IB| …(4) 次に、ステップs40において、制御装置109A,1
09Bは、それぞれ、ステップs35において求められ
た抵抗値RA,RBを、予め求められた抵抗値RAC,
RBCと、比較する。
Next, in step s35, the control devices 109A and 109B use the voltages VA and VB applied in sucking the wafer 101 and the currents IA and IB flowing at that time, respectively, measured in step s30. From the following equations (3) and (4), the resistances RA and R
Find B. RA = | VA ÷ IA | (3) RB = | VB ÷ IB | (4) Next, in step s40, the control devices 109A, 1
09B respectively converts the resistance values RA and RB determined in step s35 into the previously determined resistance values RAC and RB.
Compare with RBC.

【0033】次に、ステップs45において、制御装置
109A,109Bは、以下の式(5)を満たすか否か
を判定する。 RA>RACかつRB>RBC …(5) 制御装置109Bは、RB>RBCを満たす場合には、
その旨を制御装置109Aに通知して、制御装置109
Aは、RA>RACを満たす場合には、制御装置109
Bからの通知に基づいて、式(5)を満たすものと判定
する。
Next, in step s45, the control devices 109A and 109B determine whether or not the following expression (5) is satisfied. RA> RAC and RB> RBC (5) When the control device 109B satisfies RB> RBC,
This is notified to the control device 109A, and the control device 109A is notified.
A indicates that if RA> RAC is satisfied, the control device 109
Based on the notification from B, it is determined that Expression (5) is satisfied.

【0034】ステップs45における判定結果が、式
(5)を満たす場合には、ステップs50において、制
御装置109Aは、誘電膜103は絶縁破壊していない
ものとみなして、そのままプラズマ処理を続ける。
If the result of the determination in step s45 satisfies the equation (5), in step s50, the control device 109A assumes that the dielectric film 103 has not been subjected to dielectric breakdown and continues the plasma processing as it is.

【0035】しかしながら、ステップs45における判
定結果が、式(5)を満たさない場合、即ち、以下の式
(6)を満たす場合には、ステップs55において、制
御装置109Aは、誘電膜103は絶縁破壊しているも
のとみなして、警報器109Aを用いて、警報する。
However, if the result of the determination in step s45 does not satisfy expression (5), that is, if the following expression (6) is satisfied, in step s55, the control device 109A causes the dielectric film 103 to break down the dielectric film 103. It is assumed that the alarm is performed, and an alarm is issued using the alarm 109A.

【0036】 RA≦RACもしくはRB≦RBC …(6) 警報器109Aによる警報の仕方としては、ブザーを鳴
らすこと、ランプを点滅させること、モニター上にリー
ク電流が許容値よりも大きいことを示すことなどのいず
れでもよいものである。
RA ≦ RAC or RB ≦ RBC (6) The way of alarm by the alarm 109A is to sound a buzzer, blink a lamp, and indicate on a monitor that the leak current is larger than an allowable value. Any of these may be used.

【0037】次に、ステップs60において、制御装置
109A,109Bは、それぞれ、電極102A,10
2Bに印加していた電圧VA,VBを0にする。これ
は、誘電膜103が局所的にのみ絶縁破壊している可能
性も考えられるからである。
Next, in step s60, the control devices 109A and 109B respectively control the electrodes 102A and 102A.
The voltages VA and VB applied to 2B are set to 0. This is because there is a possibility that the dielectric breakdown of the dielectric film 103 occurs only locally.

【0038】次に、ステップs65において、制御装置
109A,109Bは、ウエハ101を誘電膜103か
ら離し、場合によってはウエハ搬送装置によって所定の
場所に搬送する。
Next, in step s65, the control devices 109A and 109B separate the wafer 101 from the dielectric film 103 and transport the wafer 101 to a predetermined location by a wafer transport device in some cases.

【0039】次に、ステップs70において、制御装置
109A,109Bは、判定回数nが、予め定めておい
た判定回数nC回(例えば、3回)より小さいか否かを
判定する。所定の判定回数nC回以下の場合には、ステ
ップs15において、判定回数nに、1を加えた後、ス
テップs20〜s65の処理を繰り返す。判定回数nが
所定の判定回数nCを越えると、ステップs75におい
て、制御装置109A,109Bは、本半導体製造装置
を停止させ、静電チャック装置全体あるいはその一部の
誘電膜103を交換する。
Next, in step s70, the control devices 109A and 109B determine whether or not the number of determinations n is smaller than a predetermined number of determinations nC (for example, three). If the predetermined number of determinations is equal to or less than nC times, in step s15, 1 is added to the number of determinations n, and then the processing of steps s20 to s65 is repeated. When the number of determinations n exceeds the predetermined number of determinations nC, in steps s75, the control devices 109A and 109B stop the semiconductor manufacturing apparatus and replace the entire electrostatic chuck device or a part of the dielectric film 103 thereof.

【0040】すなわち、抵抗値RA,RBを用いた判定
処理を、所定の判定回数nCだけ繰り返す間に、式
(5)が成立すれば、プラズマ処理を続けるが、そうで
なければ本半導体製造装置を停止させ、静電チャック装
置全体あるいはその一部の誘電膜103を交換する。
That is, if the equation (5) is satisfied while the judgment processing using the resistance values RA and RB is repeated a predetermined number of times nC, the plasma processing is continued. Is stopped, and the whole or a part of the dielectric film 103 of the electrostatic chuck device is replaced.

【0041】ここでは、本半導体製造装置に搬送される
すべてのウエハ101に対して図2の処理を行うように
説明したが、あらかじめ本半導体製造装置に具備されて
いるダミーカセット内に置かれた専用のウエハに対して
のみ図2のような処理を行ってもよいものである。ここ
で言う専用のウエハとは、絶縁物を堆積したり、半導体
素子などを形成する通常の半導体処理対象のウエハでは
なく、誘電膜103の絶縁破壊状況をチェックするため
の、半導体処理を施さないダミーウエハのことである。
Here, the processing shown in FIG. 2 has been described for all the wafers 101 transferred to the present semiconductor manufacturing apparatus, but the wafer 101 is previously placed in a dummy cassette provided in the present semiconductor manufacturing apparatus. The processing shown in FIG. 2 may be performed only on the dedicated wafer. The dedicated wafer referred to here is not a normal semiconductor processing target wafer on which an insulator is deposited or a semiconductor element is formed, but is not subjected to semiconductor processing for checking a dielectric breakdown state of the dielectric film 103. It is a dummy wafer.

【0042】また、式(3)や式(4)で求められる抵
抗値RAやRBが複数のウエハを処理するとともに減少
しているような場合には、誘電膜103が絶縁破壊した
とみなされない場合でも、半導体製造装置を停止させ、
静電チャック装置全体あるいはその一部の誘電膜103
を交換することも可能である。通常、半導体製造装置は
定期的あるいは不定期的に反応炉を大気開放し、アセト
ンなどの有機溶剤で壁面を洗浄する必要がある。このと
きに、静電チャック装置全体あるいはその一部の誘電膜
103を交換すれば、装置の稼動率を必要以上に低下さ
せることはなく、また、歩留まりの低い半導体デバイス
を製造することがないものである。
When the resistance values RA and RB obtained by the equations (3) and (4) decrease as a plurality of wafers are processed, it is not considered that the dielectric film 103 has been broken down. Even if the semiconductor manufacturing equipment is stopped,
The dielectric film 103 of the whole or a part of the electrostatic chuck device
It is also possible to exchange. Normally, in a semiconductor manufacturing apparatus, it is necessary to periodically or irregularly open the reaction furnace to the atmosphere and wash the wall with an organic solvent such as acetone. At this time, if the whole or a part of the dielectric film 103 of the electrostatic chuck device is replaced, the operation rate of the device is not reduced unnecessarily, and a semiconductor device with a low yield is not manufactured. It is.

【0043】また、本実施形態では、ステップs40に
示したように、抵抗値RA,RBを用いて誘電膜の絶縁
破壊の有無を検出しているが、電圧VA,VBが一定の
場合には、電流IA,IBを用いて、誘電膜の絶縁破壊
の有無を検出することができる。例えば、高密度プラズ
マ装置において、電圧VA,VBが例えば500V,−
500Vと一定である場合には、予め正常な誘電膜に対
する基準となる電流IA0,IB0を測定しておき、こ
の基準電流IA0,IB0に対して許容されるマージン
を考慮した許容される電流IAC,IBCと、実際の電
流IA,IBと比較することにより、静電チャックの誘
電膜は絶縁破壊の有無を判定することができる。
Further, in this embodiment, as shown in step s40, the presence or absence of dielectric breakdown of the dielectric film is detected using the resistance values RA and RB. However, when the voltages VA and VB are constant, By using the currents IA and IB, the presence or absence of dielectric breakdown of the dielectric film can be detected. For example, in a high-density plasma device, voltages VA and VB are, for example, 500 V, −
When the voltage is constant at 500 V, the currents IA0 and IB0 serving as references for a normal dielectric film are measured in advance, and the allowable currents IAC, By comparing IBC with the actual currents IA and IB, it is possible to determine the presence or absence of dielectric breakdown of the dielectric film of the electrostatic chuck.

【0044】また、誘電膜の絶縁破壊は急激に発生し、
絶縁破壊が発生すると抵抗値が急変する。そこで、抵抗
RA,RBを測定する毎に、前回測定時のRA,RBと
比較することでも、誘電膜の絶縁破壊の有無を検出する
こともできる。
Also, dielectric breakdown of the dielectric film occurs rapidly,
When insulation breakdown occurs, the resistance value changes suddenly. Therefore, each time the resistances RA and RB are measured, the presence or absence of dielectric breakdown of the dielectric film can be detected by comparing the measured values with RA and RB at the time of the previous measurement.

【0045】本実施形態による半導体製造方法は、静電
チャックを用いるすべてのプロセスに対して有効である
が、特にウエハ温度が高いプロセスに有効である。
The semiconductor manufacturing method according to the present embodiment is effective for all processes using an electrostatic chuck, but is particularly effective for processes having a high wafer temperature.

【0046】なお、後述するように、誘電膜103の抵
抗値は温度依存性を有している。従って、ステップs3
0において、電圧VA,VB及び電流IA,IBを測定
する時の誘電膜103の温度は、標準的な電圧VA0,
VB0及び電流IA0,IB0を測定する時の誘電膜1
03の温度と同じ条件とする必要がある。そのために
は、例えば、常に、ステップs20に示したように、ウ
エハ101を誘電膜103に載置した直後に測定すると
いうように、同じタイミングで測定することにより、同
じ温度条件で測定することができる。
As will be described later, the resistance value of the dielectric film 103 has temperature dependence. Therefore, step s3
0, the temperature of the dielectric film 103 when measuring the voltages VA and VB and the currents IA and IB is equal to the standard voltages VA0 and VA0.
Dielectric film 1 for measuring VB0 and currents IA0, IB0
It is necessary to set the same conditions as the temperature of 03. For this purpose, for example, as always shown in step s20, measurement is performed at the same timing, such as measurement immediately after the wafer 101 is mounted on the dielectric film 103, so that measurement can be performed under the same temperature conditions. it can.

【0047】以上説明したように、本実施形態によれ
ば、静電チャックの誘電膜の絶縁破壊を検知し、絶縁破
壊時には誘電膜を交換できることで、半導体の歩留まり
を向上できる。
As described above, according to the present embodiment, the dielectric breakdown of the dielectric film of the electrostatic chuck is detected, and the dielectric film can be replaced at the time of the dielectric breakdown, so that the yield of semiconductors can be improved.

【0048】次に、図3及び図4を用いて、本発明の第
2の実施形態による半導体製造装置である静電チャック
装置を用いた半導体製造方法について説明する。なお、
本実施形態による半導体製造装置の全体構成は、図1に
示したものと同様である。従来、プラズマ処理中のウエ
ハの温度は、静電チャックの一部にファイバーを通し
て、非接触の温度計を用いてモニターするのが一般的で
あるが、ウエハの裏面の状態が必ずしも一定ではなく、
必ずしも正確に温度は計測できていないものであった。
本実施形態では、ウエハ101を高温にした状態で処理
を行う装置においては、一般に誘電膜の抵抗率が温度の
関数であることを利用して、ウエハ101あるいは誘電
膜103の温度を計測するようにするものである。
Next, a method of manufacturing a semiconductor using an electrostatic chuck device which is a semiconductor manufacturing device according to a second embodiment of the present invention will be described with reference to FIGS. In addition,
The overall configuration of the semiconductor manufacturing apparatus according to the present embodiment is the same as that shown in FIG. Conventionally, the temperature of a wafer during plasma processing is generally monitored using a non-contact thermometer through a fiber through a part of an electrostatic chuck, but the state of the back surface of the wafer is not always constant,
The temperature could not always be measured accurately.
In the present embodiment, in an apparatus that performs processing in a state where the temperature of the wafer 101 is high, the temperature of the wafer 101 or the dielectric film 103 is generally measured using the fact that the resistivity of the dielectric film is a function of the temperature. It is to be.

【0049】ウエハ101を吸着する場合、電圧計10
4A,104Bを用いて、電圧VA,VBを測定し、電
流計105A,105Bを用いて、電流IA,IBを測
定する。ウエハ101が吸着された直後は、ウエハ10
1の温度は室温に近い(t=Tstart)。ところが、ウ
エハ101は、誘電膜103内に埋め込まれた加熱装置
あるいはプラズマやその他の熱源からの熱により、一定
時間後にはたとえば400℃にまで上昇する。このと
き、一定の電圧VA,VBを印加していても、電流I
A,IBは一定ではない。なぜならば、誘電膜103の
温度が時間とともに変化し、誘電膜103の抵抗率が温
度とともに変化するからである。誘電膜103が、例え
ば、京セラのアルミナA−445でできている場合、誘
電膜が25℃のときと100℃のときでは抵抗率は約1
0倍異なる(http://www.kyocera.co.jp/frame/product
/ceramics/e-ceramics/material/pdfs/material.pd
f)。したがって、IAやIBも温度に応じて変化す
る。制御装置109A,109Bは、一定電圧VA,V
Bを印加したときの電流IA,IBをモニターすること
により、あらかじめ較正して得られた関係から、誘電膜
103の温度を計測することができる。また、誘電膜1
03の温度は、ウエハ101の温度と密接に関係するの
で、誘電膜103の温度からウエハ101の温度を検出
することができる。
When the wafer 101 is sucked, the voltmeter 10
Voltages VA and VB are measured using 4A and 104B, and currents IA and IB are measured using ammeters 105A and 105B. Immediately after the wafer 101 is sucked, the wafer 10
The temperature of 1 is close to room temperature (t = Tstart). However, the temperature of the wafer 101 rises to, for example, 400 ° C. after a certain period of time due to heat from a heating device embedded in the dielectric film 103, plasma, or another heat source. At this time, even if the constant voltages VA and VB are applied, the current I
A and IB are not constant. This is because the temperature of the dielectric film 103 changes with time, and the resistivity of the dielectric film 103 changes with temperature. When the dielectric film 103 is made of, for example, Kyocera's alumina A-445, the resistivity is about 1 at 25 ° C. and 100 ° C.
0 times different (http://www.kyocera.co.jp/frame/product
/ceramics/e-ceramics/material/pdfs/material.pd
f). Therefore, IA and IB also change according to the temperature. The control devices 109A and 109B output the constant voltages VA and V
By monitoring the currents IA and IB when B is applied, the temperature of the dielectric film 103 can be measured from the relationship obtained by calibration in advance. Also, the dielectric film 1
Since the temperature of 03 is closely related to the temperature of the wafer 101, the temperature of the wafer 101 can be detected from the temperature of the dielectric film 103.

【0050】ここで、図3を用いて、本実施形態による
半導体製造装置において、ウエハ101を吸着するため
の電圧VA,VBを印加するタイミング、ウエハ101
を加熱するためのエネルギーを加えるタイミング及びそ
のときの電流IA,IBあるいはウエハ101の温度T
の変化について説明する。
Here, referring to FIG. 3, in the semiconductor manufacturing apparatus according to the present embodiment, the timing of applying the voltages VA and VB for attracting the wafer 101, the timing of the wafer 101
For applying energy for heating the wafer and the current IA, IB or the temperature T of the wafer 101 at that time.
Will be described.

【0051】図3は、本発明の第2の実施形態による半
導体製造装置における電圧VA,VB,加熱エネルギ
ー,電流IA,IB,温度Tの変化を示すタイミングチ
ャートである。
FIG. 3 is a timing chart showing changes in voltages VA and VB, heating energy, currents IA and IB, and temperature T in the semiconductor manufacturing apparatus according to the second embodiment of the present invention.

【0052】ウエハ101は静電チャック上に搬送され
た後、図3(B)に示すように、時刻t1において、電
源108A、108Bに電圧VA,VBを印加すること
によって吸着される。
After the wafer 101 is transferred onto the electrostatic chuck, as shown in FIG. 3B, at time t1, the wafer 101 is attracted by applying the voltages VA and VB to the power supplies 108A and 108B.

【0053】電圧VA,VBが印加されると、図3
(C)に示すように、電流IA,IBが上昇する。
When the voltages VA and VB are applied, FIG.
As shown in (C), the currents IA and IB increase.

【0054】その後、ウエハ101を望ましい温度に上
昇させるために、図3(A)に示すように、時刻t2に
おいて、加熱エネルギーを投入する。この加熱エネルギ
ーは、ウエハ101に高周波電源107及びコンデンサ
106A,106Bからバイアス電圧を投入したり、静
電チャック装置内に埋め込まれたヒーターにエネルギー
を投入したり、プラズマにエネルギーを投入したりする
ことで、加えられる。
Thereafter, in order to raise the temperature of the wafer 101 to a desired temperature, as shown in FIG. 3A, heating energy is supplied at time t2. This heating energy is obtained by applying a bias voltage to the wafer 101 from the high-frequency power supply 107 and the capacitors 106A and 106B, applying energy to a heater embedded in the electrostatic chuck device, or applying energy to plasma. In, is added.

【0055】この加熱エネルギーにより、図3(D)に
示すように、ウエハ101は温度Tは上昇する。ウエハ
101の温度が上昇すると、静電チャックの誘電膜10
3の温度も上昇し、その抵抗率が下がり、結果的に、図
3(C)に示すように、電流IA,IBが増加する。図
3(D)に示すように、ウエハ101の温度が一定にな
ると、図3(C)に示すように、電流IA,IBも一定
になる。ウエハ101の温度Tが一定になると、所定の
プラズマ処理が施される。
By the heating energy, the temperature T of the wafer 101 rises as shown in FIG. When the temperature of the wafer 101 rises, the dielectric film 10 of the electrostatic chuck
3 also rises and its resistivity decreases, resulting in an increase in currents IA and IB as shown in FIG. 3 (C). When the temperature of the wafer 101 becomes constant as shown in FIG. 3D, the currents IA and IB also become constant as shown in FIG. When the temperature T of the wafer 101 becomes constant, predetermined plasma processing is performed.

【0056】処理が終わると、図3(A)に示すよう
に、時刻t3において、ウエハ101の加熱エネルギー
の投入を停止する。加熱エネルギーの投入停止により、
図3(D)に示すように、ウエハ101の温度は低下す
る。これに伴い、図3(C)に示すように、電流IA、
IBは低下する。
When the processing is completed, as shown in FIG. 3A, at time t3, the supply of the heating energy of the wafer 101 is stopped. By stopping the input of heating energy,
As shown in FIG. 3D, the temperature of the wafer 101 decreases. Accordingly, as shown in FIG. 3C, the current IA,
IB drops.

【0057】このように、電圧VA、VB及び電流I
A、IBの関係から、ウエハの温度がわかる。
As described above, the voltages VA and VB and the current I
The temperature of the wafer can be determined from the relationship between A and IB.

【0058】ウエハ101の温度が低下すると、ウエハ
101を搬出するために、図3(B)に示すように、時
刻t4において、電圧VA,VBの印加を停止する。こ
れによって、静電チャックからウエハを搬出可能とな
る。
When the temperature of the wafer 101 decreases, the application of the voltages VA and VB is stopped at time t4, as shown in FIG. 3B, in order to carry out the wafer 101. This makes it possible to carry out the wafer from the electrostatic chuck.

【0059】次に、図4を用いて、本実施形態による半
導体製造方法におけるシーケンスについて説明する。図
4は、本発明の第2の実施形態による半導体製造方法の
工程を示すシーケンス図である。
Next, the sequence in the semiconductor manufacturing method according to the present embodiment will be explained with reference to FIG. FIG. 4 is a sequence diagram showing the steps of the semiconductor manufacturing method according to the second embodiment of the present invention.

【0060】従来、ウエハ101が一定の温度になった
かどうかを判断するのに、時間で管理していた。この時
間は実験を繰り返すことによって得られるものである
が、通常は十分なマージンを見込んで決められていた。
しかも、ガスの種類やプラズマなどの条件が変わったと
きには、その都度必要な時間を設定し直す必要があっ
た。また、放射温度計を用いたウエハ温度の計測は、ウ
エハ101の状態、特に反射率が必ずしも一定ではない
ため、正確な温度測定は困難であった。
Conventionally, time is used to determine whether the temperature of the wafer 101 has reached a certain temperature. This time is obtained by repeating the experiment, but is usually determined with a sufficient margin.
Moreover, when the conditions such as the type of gas and the plasma change, it is necessary to reset the necessary time each time. Further, in the measurement of the wafer temperature using the radiation thermometer, it is difficult to accurately measure the temperature of the wafer 101 because the state of the wafer 101, particularly, the reflectance is not always constant.

【0061】それに対して、本実施形態では、温度を測
定することにより、スループットを向上できるものであ
る。図4は、絶縁物を堆積させるプロセス工程の流れを
示している。このプロセスでは、ウエハ101を約40
0℃にする必要がある。上述した方法により、ウエハ1
01が400℃になる時刻T1を検出して、この時刻T
1において、モノシランガスなどを導入し、層間絶縁膜
を形成することができる。これによって、余分な待ち時
間を経る必要が無くなるものである。
On the other hand, in the present embodiment, the throughput can be improved by measuring the temperature. FIG. 4 shows a process flow for depositing an insulator. In this process, the wafer 101 is about 40
It needs to be 0 ° C. By the method described above, the wafer 1
01 is detected to be 400 ° C., and the time T1 is detected.
In 1, the interlayer insulating film can be formed by introducing a monosilane gas or the like. This eliminates the need for extra waiting time.

【0062】また、ウエハ101を搬送するのにウエハ
101の温度がほぼ25℃である必要がある場合、本方
法によりウエハ101が25℃になる時刻T2がわかる
ので、余分な待ち時間を経ることなく、ウエハ101を
搬送することができる。
When the temperature of the wafer 101 needs to be approximately 25 ° C. to transfer the wafer 101, the time T2 at which the wafer 101 reaches 25 ° C. can be determined by the present method. In addition, the wafer 101 can be transferred.

【0063】このように本発明によれば、静電チャック
の装置に付随する電圧計や電流計によって検出された電
圧,電流を用いて、制御装置から温度情報が得られるの
で、特別な温度計を用いることなく、スループットを向
上することができる。
As described above, according to the present invention, the temperature information can be obtained from the control device by using the voltage and current detected by the voltmeter and the ammeter attached to the electrostatic chuck device. Can be used to improve the throughput.

【0064】なお、上述の説明では、ウエハ101を約
400℃にして絶縁膜を堆積するプロセスを例に取った
が、ウエハ101の処理温度が室温よりも低い場合、あ
るいは、ウエハ101の温度が変化する場合に対しても
有効であることは言うまでもないものである。
In the above description, the process of depositing an insulating film at a temperature of about 400 ° C. is taken as an example. However, when the processing temperature of the wafer 101 is lower than room temperature, or when the temperature of the wafer 101 is It is needless to say that the present invention is effective even in the case of change.

【0065】次に、図5を用いて、本発明の第3の実施
形態による半導体製造装置である静電チャック装置の構
成及び動作について説明する。図5は、本発明の第3の
実施形態による半導体製造装置の構成を示すブロック図
である。なお、図1と同一符号は、同一部分を示してい
る。
Next, the configuration and operation of the electrostatic chuck device, which is a semiconductor manufacturing device according to the third embodiment of the present invention, will be described with reference to FIG. FIG. 5 is a block diagram showing the configuration of the semiconductor manufacturing apparatus according to the third embodiment of the present invention. The same reference numerals as those in FIG. 1 indicate the same parts.

【0066】本実施形態においては、制御装置109
A’,109B’は、それぞれ、電源108A,108
Bが出力する電圧を可変制御することができる。制御装
置109A’,109B’には、電流計105A,10
5Bによって検出された電流IA,IBがそれぞれ入力
する。制御装置109A,109Bは、電流IA,IB
を比較して、両者が一致するように、電源108A,1
08Bを制御する。
In this embodiment, the control device 109
A 'and 109B' are power supplies 108A and 108A, respectively.
The voltage output from B can be variably controlled. The ammeters 105A, 10B
Currents IA and IB detected by 5B are input. The control devices 109A and 109B output the currents IA and IB
And the power supplies 108A, 1
08B is controlled.

【0067】このように、電流IA,IBを等しくする
ように、電圧VAあるいはVBを調整することによっ
て、ウエハに形成される半導体製造装置が電気的に損傷
を受けるのを妨げることができる。たとえば、誘電膜の
性質が位置によってばらついたり、あるいは電極102
Aと電極102Bの面積がばらついたりしたときに、電
圧VAとVBを同じ電圧を印加すれば、電流IAとIB
は異なる可能性がある。このとき、この差はウエハ10
1に供給されているか、放出されているはずである。特
に、ウエハ101の上方にプラズマが存在しているとき
は、ウエハ101とプラズマ間に容易に電流のパスがで
きる。このようにプラズマからウエハ101に流れ込む
電流あるいは、その逆方向の電流はウエハ101に形成
されたゲート酸化膜を流れることになり、ゲート酸化膜
の絶縁破壊をまねく恐れがある。それに対して、本実施
形態のように、静電チャックの誘電膜に流れる電流I1
とI2を等しくすれば、プラズマからウエハ101に流
れ込む電流、あるいはその逆方向の電流ができるだけ小
さくでき、ゲート酸化膜の絶縁破壊を最小に抑えること
ができる。
As described above, by adjusting the voltage VA or VB so that the currents IA and IB are equal, it is possible to prevent the semiconductor manufacturing apparatus formed on the wafer from being electrically damaged. For example, the properties of the dielectric film vary depending on the position,
If the same voltage is applied to the voltages VA and VB when the area of A and the electrode 102B varies, the currents IA and IB
May be different. At this time, this difference is
It should have been supplied or released. In particular, when plasma exists above the wafer 101, a current path can be easily formed between the wafer 101 and the plasma. As described above, the current flowing from the plasma into the wafer 101 or the current in the opposite direction flows through the gate oxide film formed on the wafer 101, and may cause dielectric breakdown of the gate oxide film. In contrast, as in the present embodiment, the current I1 flowing through the dielectric film of the electrostatic chuck is
When I2 and I2 are made equal, the current flowing into the wafer 101 from the plasma or the current in the opposite direction can be made as small as possible, and the dielectric breakdown of the gate oxide film can be suppressed to the minimum.

【0068】さらに、電圧VA,VBの調整幅により、
静電チャックが正常であるかどうかが判断でき、これを
利用すれば歩留まりの低下を抑えることができる。たと
えば、電流IAとIBを等しくするべく電圧VBをその
標準的な値VB0に保ち、電圧VAを変化させる場合、
調整後の電圧VAと標準的な電圧VA0との差があらか
じめ決められた値よりも大きい場合、警告を発する。静
電チャックが正常な状態では、電圧VAとVBを300
Vにしておけば、電流IAとIBが等しいとする。ま
た、電圧VAとVA0の差の許容値を50Vに設定して
いるとする。なんらかの要因で、電圧VBが300V、
電圧VAが100Vのとき、電流IAとIBが等しくな
る場合、電圧VAとVA0の差、すなわち200Vはあ
らかじめ設定していた許容値50Vを越えているので、
ブザーを鳴らす、あるいはランプを点滅させる、モニタ
ー上に調整後の電圧VAと標準的な値VA0の差が境地
を越えていることを示すなどの警告を発する。そのの
ち、ウエハ101の吸着を停止し、ウエハ101を静電
チャックから離し、場合によってはウエハ搬送装置によ
って所定の場所に搬送する。そののちウエハ101を誘
電膜103の上に載せ、電極102に電圧を印加してウ
エハ101を吸着し、ふたたび、電流IAが電流IBと
等しくなるように、電圧VAを調整する。このような操
作をあらかじめ決められた回数だけ繰り返しても、電圧
VAとVA0の差が許容値よりも大きな場合、静電チャ
ックに異常が生じたと判断し、本半導体製造装置を停止
させ、静電チャック装置全体あるいはその一部の誘電膜
103を交換する。
Further, by adjusting the voltages VA and VB,
It can be determined whether or not the electrostatic chuck is normal, and by using this, it is possible to suppress a decrease in yield. For example, when the voltage VB is kept at its standard value VB0 to make the currents IA and IB equal, and the voltage VA is changed,
If the difference between the adjusted voltage VA and the standard voltage VA0 is larger than a predetermined value, a warning is issued. When the electrostatic chuck is normal, the voltages VA and VB are set to 300
If V is set, it is assumed that the currents IA and IB are equal. It is also assumed that the allowable value of the difference between voltage VA and VA0 is set to 50V. For some reason, the voltage VB is 300V,
When the currents IA and IB are equal when the voltage VA is 100 V, the difference between the voltages VA and VA0, that is, 200 V exceeds the preset allowable value 50 V.
A warning such as sounding a buzzer or blinking a lamp, or indicating on a monitor that the difference between the adjusted voltage VA and the standard value VA0 is beyond the threshold is issued. After that, the suction of the wafer 101 is stopped, the wafer 101 is separated from the electrostatic chuck, and in some cases, is transferred to a predetermined place by a wafer transfer device. Thereafter, the wafer 101 is placed on the dielectric film 103, a voltage is applied to the electrodes 102 to attract the wafer 101, and the voltage VA is adjusted again so that the current IA becomes equal to the current IB. Even if such an operation is repeated a predetermined number of times, if the difference between the voltages VA and VA0 is larger than an allowable value, it is determined that an abnormality has occurred in the electrostatic chuck, the semiconductor manufacturing apparatus is stopped, and the electrostatic chuck is stopped. The whole or a part of the chuck device is replaced with the dielectric film 103.

【0069】このようにすることにより、本実施形態で
は、半導体デバイスの歩留まりを低下させることなく、
製造することができる。
By doing so, in the present embodiment, without lowering the yield of semiconductor devices,
Can be manufactured.

【0070】[0070]

【発明の効果】本発明によれば、静電チャックの誘電膜
の絶縁破壊を検知し、半導体の歩留まりを向上すること
ができる。
According to the present invention, dielectric breakdown of the dielectric film of the electrostatic chuck can be detected, and the yield of semiconductors can be improved.

【0071】また、本発明によれば、誘電膜若しくはウ
エハの温度を正確に計測できるものとなる。
According to the present invention, the temperature of the dielectric film or the wafer can be accurately measured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態による半導体製造装置
の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a semiconductor manufacturing apparatus according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態による半導体製造装置
の動作を示すフローチャートである。
FIG. 2 is a flowchart illustrating an operation of the semiconductor manufacturing apparatus according to the first embodiment of the present invention.

【図3】本発明の第2の実施形態による半導体製造装置
における電圧VA,VB,加熱エネルギー,電流IA,
IB,温度Tの変化を示すタイミングチャートである。
FIG. 3 shows voltages VA, VB, heating energy, current IA, and the like in the semiconductor manufacturing apparatus according to the second embodiment of the present invention.
6 is a timing chart showing changes in IB and temperature T.

【図4】本発明の第2の実施形態による半導体製造方法
の工程を示すシーケンス図である。
FIG. 4 is a sequence diagram showing steps of a semiconductor manufacturing method according to a second embodiment of the present invention.

【図5】本発明の第3の実施形態による半導体製造装置
の構成を示すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of a semiconductor manufacturing apparatus according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101…ウエハ 102A,102B…電極 103…誘電膜 104A,104B…電圧計 105A,105B…電流計 106A,106B…コンデンサー 107…高周波電源 108A,108B…電源 109A,B…制御装置 110A…警報器 101: Wafer 102A, 102B: Electrode 103: Dielectric film 104A, 104B: Voltmeter 105A, 105B: Ammeter 106A, 106B: Capacitor 107: High-frequency power supply 108A, 108B: Power supply 109A, B: Control device 110A: Alarm

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥平 定之 東京都青梅市新町六丁目16番地の2 株式 会社日立製作所デバイス開発センタ内 (72)発明者 大森 一稔 東京都青梅市新町六丁目16番地の2 株式 会社日立製作所デバイス開発センタ内 (72)発明者 田丸 剛 東京都青梅市新町六丁目16番地の2 株式 会社日立製作所デバイス開発センタ内 Fターム(参考) 5F004 AA16 BB22 CA04 CB05 5F031 CA02 CA11 HA16 JA01 JA45 JA51 PA08 5F045 AA03 AB32 AC01 BB20 EM05 GB12  ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Sadayuki Okuhira 6-16-16 Shinmachi, Ome-shi, Tokyo 2 Inside the Device Development Center, Hitachi, Ltd. (72) Inventor Kazunori Omori 6-16 Shinmachi, Ome-shi, Tokyo In the Hitachi, Ltd. Device Development Center Co., Ltd. (72) Inventor Tsuyoshi Tamaru 6-16, Shinmachi, Ome-shi, Tokyo F-term in the Hitachi, Ltd. Device Development Center Co., Ltd. F-term (reference) 5F004 AA16 BB22 CA04 CB05 5F031 CA02 CA11 HA16 JA01 JA45 JA51 PA08 5F045 AA03 AB32 AC01 BB20 EM05 GB12

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】被処理物を吸着するときに電極に印加する
電圧Vと誘電膜を流れる電流Iを計測する手段を備えた
静電チャックを有する半導体製造装置を用いて行う半導
体製造方法において、 上記電圧V及び電流Iによって求められる抵抗値R若し
くは電流Iの絶対値が、基準となる抵抗値R0若しくは
電流値I0の絶対値以上である場合、若しくは、前回求
められた抵抗値R若しくは電流値Iの絶対値以上である
場合、警告を発することを特徴とする半導体製造方法。
1. A semiconductor manufacturing method using a semiconductor manufacturing apparatus having an electrostatic chuck provided with means for measuring a voltage V applied to an electrode and a current I flowing through a dielectric film when adsorbing an object to be processed, When the absolute value of the resistance R or the current I obtained by the voltage V and the current I is greater than or equal to the absolute value of the reference resistance R0 or the current I0, or the resistance R or the current obtained last time A method for producing a semiconductor, comprising issuing a warning when the absolute value of I is equal to or greater than the absolute value.
【請求項2】請求項1記載の半導体製造方法において、 上記警告を発した後、被処理物を吸着し直し、決められ
た回数だけ再吸着を行っても、警告を発する場合には、
半導体製造を用いた半導体製造を中断し、静電チャック
の少なくとも一部を交換することを特徴とする半導体製
造方法。
2. The semiconductor manufacturing method according to claim 1, wherein after issuing the warning, the object to be processed is sucked again and a warning is issued even if re-suction is performed a predetermined number of times.
A method of manufacturing a semiconductor device, comprising interrupting semiconductor manufacturing using semiconductor manufacturing and replacing at least a part of an electrostatic chuck.
【請求項3】請求項1記載の半導体製造方法において、 静電チャックの誘電膜の状態を調べるために用いられる
上記被処理物は、誘電膜の状態チェック用の専用ウエハ
であることを特徴とする半導体製造方法。
3. The semiconductor manufacturing method according to claim 1, wherein the object to be used for checking the state of the dielectric film of the electrostatic chuck is a dedicated wafer for checking the state of the dielectric film. Semiconductor manufacturing method.
【請求項4】請求項1記載の半導体製造方法において、 上記製造方法は、上記半導体製造装置において上記被処
理物に絶縁膜を堆積するプロセスであることを特徴とす
る半導体製造方法。
4. The semiconductor manufacturing method according to claim 1, wherein said manufacturing method is a process of depositing an insulating film on said workpiece in said semiconductor manufacturing apparatus.
【請求項5】被処理物を吸着するときに電極に印加する
電圧Vと誘電膜を流れる電流Iを計測する手段を備えた
静電チャックを有する半導体製造装置を用いて行う半導
体製造方法において、 あらかじめ調べておいた上記被処理物あるいは誘電膜の
温度と電流Iの関係と、 上記被処理物を吸着しているときの電流Iから、上記被
処理物あるいは上記誘電膜の温度を計測することを特徴
とする半導体製造方法。
5. A semiconductor manufacturing method using a semiconductor manufacturing apparatus having an electrostatic chuck provided with means for measuring a voltage V applied to an electrode and a current I flowing through a dielectric film when adsorbing an object to be processed, Measuring the temperature of the object or the dielectric film from the relationship between the temperature of the object or the dielectric film and the current I previously checked and the current I when the object is adsorbed. A semiconductor manufacturing method characterized by the above-mentioned.
【請求項6】請求項5記載の半導体製造方法において、 計測された温度を用いて、上記被処理物を処理すること
を特徴とする半導体製造方法。
6. The semiconductor manufacturing method according to claim 5, wherein the object is processed using a measured temperature.
【請求項7】被処理物を吸着するときに電極に印加する
電圧Vと誘電膜を流れる電流Iを計測する手段を備えた
静電チャックを有する半導体製造装置を用いて行う半導
体製造方法において、 上記静電チャックは、2つの電極であり、 この2つの電極に印加する電圧Vと誘電膜を流れる電流
Iを計測する手段をそれぞれ備え、 一方の電極を流れる電流を他方の電極に流れる電流と等
しくなるように、一方若しくは両方の電極に印加する電
圧を調整することを特徴とする半導体製造方法。
7. A semiconductor manufacturing method performed by using a semiconductor manufacturing apparatus having an electrostatic chuck provided with means for measuring a voltage V applied to an electrode and a current I flowing through a dielectric film when an object to be processed is adsorbed, The electrostatic chuck includes two electrodes, and includes means for measuring a voltage V applied to the two electrodes and a current I flowing through the dielectric film, respectively. The current flowing through one electrode is compared with the current flowing through the other electrode. A method of manufacturing a semiconductor device, comprising adjusting a voltage applied to one or both electrodes so that the electrodes become equal.
【請求項8】請求項7記載の半導体製造方法において、 上記電圧調整後の両方の電圧の差があらかじめ設定され
た許容範囲を越えた場合、警告を発することを特徴とす
る半導体製造方法。
8. The semiconductor manufacturing method according to claim 7, wherein a warning is issued when a difference between the two voltages after the voltage adjustment exceeds a preset allowable range.
【請求項9】被処理物を吸着するときに電極に印加する
電圧Vと誘電膜を流れる電流Iを計測する手段を備えた
静電チャックを有する半導体製造装置において、 上記電圧V及び電流Iによって求められる抵抗値R若し
くは電流Iの絶対値が、基準となる抵抗値R0若しくは
電流値I0の絶対値以上である場合、若しくは、前回求
められた抵抗値R若しくは電流値Iの絶対値以上である
場合を判定し、警告を発する制御手段を備えたことを特
徴とする半導体製造方法。
9. A semiconductor manufacturing apparatus having an electrostatic chuck provided with means for measuring a voltage V applied to an electrode and a current I flowing through a dielectric film when an object to be processed is adsorbed, wherein the voltage V and the current I When the calculated absolute value of the resistance value R or the current value I is equal to or more than the absolute value of the reference resistance value R0 or the current value I0, or equal to or more than the absolute value of the previously calculated resistance value R or the current value I. A semiconductor manufacturing method, comprising: a control unit that determines a case and issues a warning.
【請求項10】被処理物を吸着するときに電極に印加す
る電圧Vと誘電膜を流れる電流Iを計測する手段を備え
た静電チャックを有する半導体製造装置において、 上記静電チャックは、2つの電極であり、 この2つの電極に印加する電圧Vと誘電膜を流れる電流
Iを計測する手段をそれぞれ備え、 一方の電極を流れる電流を他方の電極に流れる電流と等
しくなるように、一方若しくは両方の電極に印加する電
圧を調整する制御手段を備えたことを特徴とする半導体
製造装置。
10. A semiconductor manufacturing apparatus having an electrostatic chuck provided with means for measuring a voltage V applied to an electrode and a current I flowing through a dielectric film when an object to be processed is adsorbed, wherein the electrostatic chuck is Means for measuring the voltage V applied to the two electrodes and the current I flowing through the dielectric film, respectively, so that the current flowing through one electrode is equal to the current flowing through the other electrode. A semiconductor manufacturing apparatus comprising: a control unit that adjusts a voltage applied to both electrodes.
JP2001106806A 2001-04-05 2001-04-05 Method and apparatus for producing semiconductor Pending JP2002305237A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001106806A JP2002305237A (en) 2001-04-05 2001-04-05 Method and apparatus for producing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001106806A JP2002305237A (en) 2001-04-05 2001-04-05 Method and apparatus for producing semiconductor

Publications (1)

Publication Number Publication Date
JP2002305237A true JP2002305237A (en) 2002-10-18

Family

ID=18959251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001106806A Pending JP2002305237A (en) 2001-04-05 2001-04-05 Method and apparatus for producing semiconductor

Country Status (1)

Country Link
JP (1) JP2002305237A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233672A (en) * 2003-01-30 2004-08-19 Shin-Etsu Engineering Co Ltd Substrate lamination device
JP2007258299A (en) * 2006-03-22 2007-10-04 Tokyo Electron Ltd Plasma treatment device
JP2008047564A (en) * 2006-08-10 2008-02-28 Tokyo Electron Ltd Vacuum treatment apparatus, diagnosis method of electrostatic chuck, and storage medium
WO2010021317A1 (en) * 2008-08-20 2010-02-25 株式会社アルバック Method for determining service limit of electrostatic chuck
WO2010047311A1 (en) * 2008-10-20 2010-04-29 株式会社クリエイティブ テクノロジー Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
JP2010171454A (en) * 2010-04-19 2010-08-05 Hitachi High-Technologies Corp Plasma processing apparatus and plasma processing method
JP2011151079A (en) * 2010-01-19 2011-08-04 Nikon Corp Chucking method, chucking device, substrate laminating device, and multilayer semiconductor manufacturing method
US9378862B2 (en) 2013-01-16 2016-06-28 Sumitomo Osaka Cement Co., Ltd. Dielectric material
KR101927697B1 (en) * 2016-09-02 2018-12-12 세메스 주식회사 Apparatus for treating substrate
GB2540883B (en) * 2014-02-07 2018-12-26 Trek Inc System and method for clamping a work piece
JP2019041029A (en) * 2017-08-25 2019-03-14 株式会社アルバック Vacuum device and attraction power source
KR20200089584A (en) * 2019-01-16 2020-07-27 세메스 주식회사 Electrostatic chuck and apparatus including the same

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233672A (en) * 2003-01-30 2004-08-19 Shin-Etsu Engineering Co Ltd Substrate lamination device
JP2007258299A (en) * 2006-03-22 2007-10-04 Tokyo Electron Ltd Plasma treatment device
JP2008047564A (en) * 2006-08-10 2008-02-28 Tokyo Electron Ltd Vacuum treatment apparatus, diagnosis method of electrostatic chuck, and storage medium
KR100883454B1 (en) * 2006-08-10 2009-02-13 도쿄엘렉트론가부시키가이샤 Vacuum processing apparatus, diagnosing method of electrostatic chuck, and storage medium
CN102124554A (en) * 2008-08-20 2011-07-13 爱发科股份有限公司 Method for determining service limit of electrostatic chuck
WO2010021317A1 (en) * 2008-08-20 2010-02-25 株式会社アルバック Method for determining service limit of electrostatic chuck
JPWO2010021317A1 (en) * 2008-08-20 2012-01-26 株式会社アルバック How to determine the usage limit of an electrostatic chuck
WO2010047311A1 (en) * 2008-10-20 2010-04-29 株式会社クリエイティブ テクノロジー Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
TWI495536B (en) * 2008-10-20 2015-08-11 Creative Tech Corp Electrostatic suction cup inspection method and electrostatic sucker device
CN102187447A (en) * 2008-10-20 2011-09-14 创意科技股份有限公司 Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
KR101612091B1 (en) 2008-10-20 2016-04-12 가부시키가이샤 크리에이티브 테크놀러지 Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
CN102187447B (en) * 2008-10-20 2013-03-27 创意科技股份有限公司 Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
JP5283707B2 (en) * 2008-10-20 2013-09-04 株式会社クリエイティブ テクノロジー Electrostatic chuck inspection method and electrostatic chuck apparatus
US8581598B2 (en) 2008-10-20 2013-11-12 Creative Technology Corporation Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
JP2011151079A (en) * 2010-01-19 2011-08-04 Nikon Corp Chucking method, chucking device, substrate laminating device, and multilayer semiconductor manufacturing method
JP2010171454A (en) * 2010-04-19 2010-08-05 Hitachi High-Technologies Corp Plasma processing apparatus and plasma processing method
US9378862B2 (en) 2013-01-16 2016-06-28 Sumitomo Osaka Cement Co., Ltd. Dielectric material
GB2540883B (en) * 2014-02-07 2018-12-26 Trek Inc System and method for clamping a work piece
US11282732B2 (en) 2014-02-07 2022-03-22 Trek, Inc. System and method for clamping a work piece
KR101927697B1 (en) * 2016-09-02 2018-12-12 세메스 주식회사 Apparatus for treating substrate
JP2019041029A (en) * 2017-08-25 2019-03-14 株式会社アルバック Vacuum device and attraction power source
KR20200089584A (en) * 2019-01-16 2020-07-27 세메스 주식회사 Electrostatic chuck and apparatus including the same
KR102257529B1 (en) 2019-01-16 2021-06-01 세메스 주식회사 Electrostatic chuck and apparatus including the same

Similar Documents

Publication Publication Date Title
KR101697054B1 (en) Methods of fault detection for multiplexed heater array
US9150967B2 (en) Plasma processing apparatus and sample stage
JP5291848B2 (en) Plasma processing chamber with ground member integrity indicator and method of use
US9307578B2 (en) System and method for monitoring temperatures of and controlling multiplexed heater array
CN109216251B (en) Electrostatic chuck, substrate processing apparatus, and method of manufacturing semiconductor device
JP6067705B2 (en) System and method for temperature monitoring and control of multiple heater arrays
JP2002305237A (en) Method and apparatus for producing semiconductor
US11862438B2 (en) Plasma processing apparatus, calculation method, and calculation program
JP7202972B2 (en) PLASMA PROCESSING APPARATUS, PLASMA STATE DETECTION METHOD AND PLASMA STATE DETECTION PROGRAM
US10892144B2 (en) Plasma processing apparatus, monitoring method, and monitoring program
JP2023099617A (en) Plasma processing apparatus, monitoring method and monitoring program
JP2020096156A (en) Plasma processing device, calculation method and calculation program
KR102263417B1 (en) Substrate processing apparatus and substrate processing method
TW202135163A (en) Plasma processing apparatus and method of measuring temperature of members
JP2009249662A (en) Vacuum treatment apparatus
WO2024019054A1 (en) Monitoring method and plasma processing apparatus
WO2020004091A1 (en) Plasma processing device, plasma state detection method, and plasma state detection program
KR20230094932A (en) Substrate processing system including impedence controlling apparatus
JP4294516B2 (en) Plasma processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805