JP2002300771A - Dc-dc converter - Google Patents

Dc-dc converter

Info

Publication number
JP2002300771A
JP2002300771A JP2001098640A JP2001098640A JP2002300771A JP 2002300771 A JP2002300771 A JP 2002300771A JP 2001098640 A JP2001098640 A JP 2001098640A JP 2001098640 A JP2001098640 A JP 2001098640A JP 2002300771 A JP2002300771 A JP 2002300771A
Authority
JP
Japan
Prior art keywords
integrator
converter
gain
output
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001098640A
Other languages
Japanese (ja)
Inventor
Atsushi Mitamura
篤 三田村
Hideyuki Ono
英之 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2001098640A priority Critical patent/JP2002300771A/en
Priority to EP02251563A priority patent/EP1239575A3/en
Priority to US10/090,774 priority patent/US6653960B2/en
Priority to EP04000800A priority patent/EP1435686A3/en
Publication of JP2002300771A publication Critical patent/JP2002300771A/en
Priority to US10/657,071 priority patent/US6784648B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a DC-DC converter using a ΔΣ modulator, which can stably be controlled by switching using high frequency and whose output voltage is stable. SOLUTION: The ΔΣ modulator is constituted of an adder, an integrator and a quantizer. The integrator has a mechanism to adjust a gain. The ΔΣmodulator which is resistant to generating oscillation particularly by high sampling frequencies and whose output voltage is stable can be provided by controlling the gain of the integrator to operate a comparator in high speed without saturating the output voltage amplitude of the integrator by receiving a signal from a current flowing in the DC-DC converter or a voltage in the converter or the converter output voltage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する分野】本発明は、ΔΣ変調を利用したD
C−DCコンバータにおいて、ΔΣ変調器内の積分器の
利得をDC−DCコンバータの出力に合わせて調節する
ことが可能なDC−DCコンバータに関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a D
In a C-DC converter, the present invention relates to a DC-DC converter capable of adjusting a gain of an integrator in a ΔΣ modulator according to an output of the DC-DC converter.

【0002】[0002]

【従来の技術】ΔΣ変調とは入力信号を積分し、その積
分値を基準電圧と比較することで、量子化を行い、その
出力を変調器入力にフィードバックする変調方式であ
る。図2は1次ΔΣ変調器のブロック図である。この変
調方式を用いて、スイッチング素子をスイッチングしD
C−DCコンバータを作ることができた。
2. Description of the Related Art ΔΣ modulation is a modulation method in which an input signal is integrated, the integrated value is compared with a reference voltage, quantization is performed, and the output is fed back to a modulator input. FIG. 2 is a block diagram of the first-order ΔΣ modulator. Using this modulation method, switching elements are switched and D
A C-DC converter could be made.

【0003】従来から一般的に用いられているパルス幅
変調方式(PWM)を用いたDC−DCコンバータでは
スイッチング周波数が一定であるのに対し、ΔΣ変調を
用いたDC−DCコンバータではコンバータ出力に応じ
てスイッチング周波数が変化するため、軽負荷時にスイ
ッチングロスを減少させることができるという利点があ
り、注目されていた。
The switching frequency is constant in a DC-DC converter using a pulse width modulation method (PWM), which has been generally used in the past, while the DC-DC converter using ΔΣ modulation has a converter output. Since the switching frequency changes accordingly, there is an advantage that the switching loss can be reduced at a light load, and thus, attention has been paid.

【0004】図3は従来方式の1例である、ΔΣ変調を
用いた降圧チョッパDC−DCコンバータであり、コン
バータ出力電圧を基準電圧と比較し、その比較電圧の誤
差増幅信号電圧をΔΣ変調器の入力電圧としてΔΣ変調
を行い、その変調器出力信号により、スイッチング素子
をスイッチングし、前記スイッチング出力を平滑回路に
入力することにより、定電圧出力を得る事ができる。
FIG. 3 shows a step-down chopper DC-DC converter using .DELTA..SIGMA. Modulation, which is an example of a conventional system, in which a converter output voltage is compared with a reference voltage, and an error amplified signal voltage of the comparison voltage is converted into a .DELTA..SIGMA. Σ modulation is performed as an input voltage, and the switching element is switched by the modulator output signal, and the switching output is input to the smoothing circuit, whereby a constant voltage output can be obtained.

【0005】ΔΣ変調器は少なくとも一つの積分器を備
えており、図4は演算増幅器を用いた積分器の一例であ
るが、積分器の入力電圧に対する出力電圧変化の傾きを
表す利得は、積分器に入力される信号の周波数成分が、
演算増幅器の帯域内である場合、演算増幅器の利得には
無関係に抵抗値と容量値のみで決定され、抵抗値と容量
値の積の逆数に比例している。
A .DELTA..SIGMA. Modulator has at least one integrator. FIG. 4 shows an example of an integrator using an operational amplifier. Frequency component of the signal input to the
When it is within the band of the operational amplifier, it is determined only by the resistance value and the capacitance value regardless of the gain of the operational amplifier, and is proportional to the reciprocal of the product of the resistance value and the capacitance value.

【0006】また、DC−DCコンバータにΔΣ変調を
用いた場合、ΔΣ変調器内にある積分器出力が飽和しな
いようにしなくてはならず、積分器出力が飽和してしま
うと正確な変調ができなくなり、DC−DCコンバータ
の定電圧制御が不安定になり、DC−DCコンバータ出
力電圧を一定に保つことができなくなる問題があった。
When ΔΣ modulation is used in a DC-DC converter, it is necessary to prevent the output of the integrator in the ΔΣ modulator from being saturated. If the output of the integrator is saturated, accurate modulation is performed. The constant voltage control of the DC-DC converter becomes unstable, and the output voltage of the DC-DC converter cannot be kept constant.

【0007】そのため、従来法では積分器出力が飽和し
ない様に積分器の利得を決定しており、一般的にDC−
DCコンバータの出力電流が小さいときに積分器の振幅
が大きくなるため、そのときに積分器が飽和しないよ
う、利得を低く設定する必要があった。
Therefore, in the conventional method, the gain of the integrator is determined so that the output of the integrator is not saturated.
Since the amplitude of the integrator increases when the output current of the DC converter is small, it is necessary to set the gain low so that the integrator does not saturate at that time.

【0008】DC−DCコンバータの出力電流が大きい
ときは積分器の振幅が小さくなるが、出力電流が小さい
ときに積分器出力が飽和しないよう積分器の利得を低く
設定してあるために、積分器出力の振幅がmVオーダー
以下の小さな値になる問題があった。
When the output current of the DC-DC converter is large, the amplitude of the integrator becomes small. However, when the output current is small, the gain of the integrator is set low so that the output of the integrator is not saturated. There was a problem that the amplitude of the output of the device became a small value of the order of mV or less.

【0009】ΔΣ変調器の量子化器には積分器の出力を
基準電圧と比較するための比較器を必要とし、比較器に
おいて比較する2つの電圧の差をオーバードライブ量と
いい、オーバードライブ量が大きいと比較器の出力電圧
変化が早くなり高速動作が可能となり、逆にオーバード
ライブ量が小さいと高速動作ができない問題があった。
The quantizer of the ΔΣ modulator requires a comparator for comparing the output of the integrator with a reference voltage, and the difference between two voltages to be compared in the comparator is called an overdrive amount. Is large, the output voltage of the comparator changes quickly and high-speed operation becomes possible. Conversely, if the overdrive amount is small, high-speed operation cannot be performed.

【0010】一般的に比較器が高速に動作するために最
低限必要なオーバードライブ量は、数十mV〜100m
Vであり、オーバードライブ量を大きくし比較器を高速
動作させるために、積分器の利得を大きくする必要があ
った。
In general, the minimum amount of overdrive required for the comparator to operate at high speed is several tens mV to 100 m.
V. In order to increase the overdrive amount and operate the comparator at high speed, the gain of the integrator must be increased.

【0011】しかし、従来法では積分器出力飽和防止の
為、最も積分器出力電圧の振幅が大きいときに合わせて
積分器の利得が小さく固定されているため、DC−DC
コンバータの出力電流が大きくなり積分器出力電圧振幅
が小さいときに、比較器に十分なオーバードライブ量を
与えることができず、比較器が高速に動作できない問題
があった。
However, in the conventional method, the gain of the integrator is fixed to be small when the amplitude of the integrator output voltage is the largest in order to prevent the integrator output saturation.
When the output current of the converter is large and the output voltage amplitude of the integrator is small, a sufficient overdrive amount cannot be given to the comparator, and the comparator cannot operate at high speed.

【0012】比較器の動作が低速のためDC−DCコン
バータのフィードバックループが低速となり、特に高周
波でDC−DCコンバータをスイッチングさせた場合、
発振してしまう問題があった。
Since the operation speed of the comparator is low, the feedback loop of the DC-DC converter is low. In particular, when the DC-DC converter is switched at a high frequency,
There was a problem of oscillation.

【0013】すなわち、従来法では積分器出力が飽和し
ないように積分器の利得を小さく固定するとDC−DC
コンバータが発振してしまい、DC−DCコンバータコ
ンバータが発振しないように積分器の利得を大きめに固
定すると積分器出力が飽和してしまい出力電圧が不安定
になるというトレードオフがあった。
That is, in the conventional method, if the gain of the integrator is fixed small so that the output of the integrator is not saturated, DC-DC
If the converter oscillates and the gain of the integrator is fixed to a large value so that the DC-DC converter does not oscillate, there is a trade-off that the output of the integrator is saturated and the output voltage becomes unstable.

【0014】従来法では、このトレードオフのために積
分器の利得を積分器出力が飽和しない程度に小さく、か
つコンバータが発振しない程度に大きくしなければなら
ず、設計を難しくしていたことに加え、積分器が飽和す
ることなく、高速に動作するコンバータの実現が困難で
あった。
In the conventional method, the gain of the integrator has to be small enough not to saturate the output of the integrator and large enough not to oscillate the converter due to this trade-off, making the design difficult. In addition, it has been difficult to realize a converter that operates at high speed without the integrator being saturated.

【0015】[0015]

【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を鑑みてなされたもので、その目的は、ΔΣ
変調器を用いたDC−DCコンバータにおいて、高周波
によるスイッチングで安定した制御ができ、かつ高いサ
ンプリング周波数でも発振することなく出力電圧が安定
なDC−DCコンバータを提供する。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art.
Provided is a DC-DC converter using a modulator, which can perform stable control by high-frequency switching and has a stable output voltage without oscillation even at a high sampling frequency.

【0016】[0016]

【課題を解決しようとする手段】上記目的を達成するた
めになされた請求項記載の発明は、アナログ入力信号も
しくは多ビットデジタル信号をΔΣ変調器に入力し、そ
の変調信号でスイッチング素子をスイッチングさせるD
C−DCコンバータにおいて、コンバータの状態に合わ
せて、ΔΣ変調器内の積分器の利得を調節することを特
徴とする。
According to the present invention, an analog input signal or a multi-bit digital signal is input to a ΔΣ modulator, and a switching element is switched by the modulated signal. D
The C-DC converter is characterized in that the gain of the integrator in the ΔΣ modulator is adjusted according to the state of the converter.

【0017】ΔΣ変調器は少なくとも1つ以上の加算
器、積分器、量子化器から構成され、ΔΣ変調器出力か
ら少なくとも1つの加算器入力にフィードバック経路を
持っており、加算器の出力に接続された積分器をもちそ
の積分器出力の少なくとも1つが量子化器に接続されて
いる。
The ΔΣ modulator includes at least one adder, an integrator, and a quantizer, has a feedback path from the output of the ΔΣ modulator to at least one input of the adder, and is connected to the output of the adder. And at least one of the integrator outputs is connected to a quantizer.

【0018】量子化器は離散時間信号にサンプリングを
行うもので、その量子化器の出力信号を受け、パワース
イッチ素子を駆動するに足りる電流、電圧を供給するゲ
ートドライバ回路の入力に接続されている。
The quantizer performs sampling on a discrete time signal. The quantizer receives an output signal of the quantizer and is connected to an input of a gate driver circuit for supplying a current and a voltage sufficient to drive a power switch element. I have.

【0019】少なくとも1つの積分器には利得を調節す
るための回路が付加されており、DC−DCコンバータ
内に流れる電流もしくはコンバータ内の電圧もしくはコ
ンバータ出力電圧を検出し、その検出された信号によ
り、たとえば、図4に示す、抵抗値もしくは容量値もし
くはその両方を制御する事で、積分器の利得が調節可能
となっている。
A circuit for adjusting a gain is added to at least one integrator, and a current flowing in the DC-DC converter, a voltage in the converter, or a converter output voltage is detected. For example, by controlling the resistance value and / or the capacitance value shown in FIG. 4, the gain of the integrator can be adjusted.

【0020】また、積分器の出力電圧を直接検出し、そ
の検出された信号に応じて、積分器の利得を、積分器の
出力電圧振幅が飽和しない程度に小さく、かつ、比較器
が高速動作できる程度に大きくなる範囲に積分器の利得
を調節する事が可能でである。
Further, the output voltage of the integrator is directly detected, and the gain of the integrator is reduced according to the detected signal so that the output voltage amplitude of the integrator is not saturated, and the comparator operates at high speed. It is possible to adjust the gain of the integrator to a range as large as possible.

【0021】積分器の利得を出力電圧振幅が飽和せず比
較器が高速動作できる範囲に調節することが可能のた
め、積分器の振幅が小さいときに利得を大きくすること
で比較器に与えるオーバードライブ量を増加させること
が可能となり、フィードバックループが高速となりコン
バータの定電圧制御が安定となる。
Since the gain of the integrator can be adjusted to a range where the output voltage amplitude does not saturate and the comparator can operate at high speed, increasing the gain when the amplitude of the integrator is small increases the over-gain applied to the comparator. The drive amount can be increased, the feedback loop becomes faster, and the constant voltage control of the converter becomes stable.

【0022】逆に積分器の振幅が大きいときに利得を小
さくすることで、積分器出力の飽和を防ぎ、安定した定
電圧制御が可能となる。
Conversely, by reducing the gain when the amplitude of the integrator is large, saturation of the output of the integrator is prevented, and stable constant voltage control becomes possible.

【0023】また、積分器の利得が変化してもΔΣ変調
器出力からのフィードバックによって、その変化分が補
正されるため、変調器の入出力直線性を悪化させること
なく変調器の動作が不安定になることはない。
Further, even if the gain of the integrator changes, the change is corrected by the feedback from the output of the ΔΣ modulator, so that the operation of the modulator does not deteriorate without deteriorating the input / output linearity of the modulator. It will not be stable.

【0024】すなわち、本発明により、DC−DCコン
バータの動作状態に対し、積分器の利得を出力電圧振幅
が飽和せず比較器が高速動作できる範囲に調整すること
が可能であり、発振することなくかつ出力電圧変動の少
ない安定したDC−DCコンバータを提供することがで
きる。
That is, according to the present invention, it is possible to adjust the gain of the integrator to a range in which the output voltage amplitude is not saturated and the comparator can operate at high speed with respect to the operating state of the DC-DC converter, and the oscillation can be achieved. It is possible to provide a stable DC-DC converter having no output voltage fluctuation.

【0025】[0025]

【発明の実施の形態】以下、添付図面を用いて本発明に
係るDC−DCコンバータの実施形態を説明する。な
お、図面の説明において同一部材には同じ符号を付し、
重複する説明は省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the DC-DC converter according to the present invention will be described below with reference to the accompanying drawings. In the description of the drawings, the same members are given the same reference numerals,
Duplicate description will be omitted.

【0026】図1は本発明の実施形態を示しており、Δ
Σ変調を用いた降圧チョッパDC−DCコンバータを示
すブロック図であり、検出回路4の出力電圧を基準電圧
9と比較し、その比較電圧である入力エラーアンプ8の
出力電圧をΔΣ変調器10の加算器11入力電圧として
ΔΣ変調を行い、そのΔΣ変調器10出力信号をゲート
ドライバ回路17に通して、スイッチング素子2をスイ
ッチングし、前記スイッチング出力を整流平滑回路3に
入力することにより、定電圧出力を得る事ができる。
FIG. 1 shows an embodiment of the present invention.
FIG. 2 is a block diagram showing a step-down chopper DC-DC converter using Σ modulation, in which an output voltage of a detection circuit 4 is compared with a reference voltage 9, and an output voltage of an input error amplifier 8, which is a comparison voltage, is compared with a Δ の modulator 10. The ΔΣ modulation is performed as an input voltage of the adder 11, the output signal of the ΔΣ modulator 10 is passed through a gate driver circuit 17 to switch the switching element 2, and the switching output is input to the rectifying / smoothing circuit 3. You can get output.

【0027】前記ΔΣ変調器10の出力はD/A変換器
18を通り加算器11にフィードバックされると同時
に、積分器12には利得を調節する利得制御回路15が
あり、DC−DCコンバータ出力の検出回路6から検出
された信号を制御エラーアンプ13で増幅し、その増幅
された信号を利得調節回路15に入力し、その信号に応
じて前記利得制御回路15で積分器12の利得を調節す
ることが可能である。
The output of the ΔΣ modulator 10 is fed back to the adder 11 through the D / A converter 18 and at the same time, the integrator 12 has a gain control circuit 15 for adjusting the gain. The signal detected from the detection circuit 6 is amplified by the control error amplifier 13, and the amplified signal is input to the gain adjustment circuit 15, and the gain control circuit 15 adjusts the gain of the integrator 12 according to the signal. It is possible to

【0028】図5は本発明の実施形態の具体的実施例を
示すものである。この実施例は、検出回路6の出力電圧
を基準電圧9と比較し、制御エラーアンプ13出力信号
を、比較器24に入力し、演算増幅器22を含む積分器
12内にあるスイッチ素子23に対して、コンバータ出
力電流が大きいときにスイッチ素子23がオフになり、
コンバータ出力電流が小さいときにスイッチ素子23が
オンになる様に前記比較器24より制御信号が出され
る。
FIG. 5 shows a specific example of the embodiment of the present invention. In this embodiment, the output voltage of the detection circuit 6 is compared with the reference voltage 9, the output signal of the control error amplifier 13 is input to the comparator 24, and the switch element 23 in the integrator 12 including the operational amplifier 22 is controlled. Therefore, when the converter output current is large, the switch element 23 is turned off,
A control signal is output from the comparator 24 so that the switch element 23 is turned on when the converter output current is small.

【0029】これにより、積分器12の利得調節が可能
となり、積分器12の利得を積分器12の出力電圧振幅
が飽和しない程度に小さく、かつ、比較器24が高速動
作できる程度に大きくなるような範囲に調節することが
可能である。
As a result, the gain of the integrator 12 can be adjusted, and the gain of the integrator 12 is reduced so that the output voltage amplitude of the integrator 12 does not saturate and increased so that the comparator 24 can operate at high speed. It is possible to adjust to a range.

【0030】図6は本発明の積分器内で出力検出し制御
する場合の実施形態を示しており、ΔΣ変調器10内の
積分器12部分をブロック図にしたものである。積分器
12出力を絶対値回路26で整流し、その整流された信
号を平均回路25で平均し、その平均された信号を調整
エラーアンプ28で基準電圧9と比較し、比較された信
号を増幅する。
FIG. 6 shows an embodiment in which the output is detected and controlled in the integrator according to the present invention. FIG. 6 is a block diagram of the integrator 12 in the ΔΣ modulator 10. The output of the integrator 12 is rectified by an absolute value circuit 26, the rectified signal is averaged by an averaging circuit 25, the averaged signal is compared with a reference voltage 9 by an adjustment error amplifier 28, and the compared signal is amplified. I do.

【0031】前記調整エラーアンプ28で増幅された信
号で、積分器12入力にあるトランジスタ27を制御す
ることで、積分器の抵抗6を調節することが可能で、結
果として、積分器12出力電圧振幅が一定になるように
積分器12の利得を調整することができる。
By controlling the transistor 27 at the input of the integrator 12 with the signal amplified by the adjustment error amplifier 28, the resistance 6 of the integrator can be adjusted. As a result, the output voltage of the integrator 12 can be adjusted. The gain of the integrator 12 can be adjusted so that the amplitude becomes constant.

【0032】[0032]

【発明の効果】ΔΣ変調器を用いたDC−DCコンバー
タにおいて、積分器の利得を出力電圧振幅が飽和せず比
較器が高速動作できる範囲に調整することにより、積分
器出力電圧振幅を最適化し、特に高いサンプリング周波
数でも発振することなく安定した定電圧出力が可能なD
C−DCコンバータを提供することができる。
In the DC-DC converter using the ΔΣ modulator, the output voltage amplitude of the integrator is optimized by adjusting the gain of the integrator so that the output voltage amplitude is not saturated and the comparator can operate at high speed. , Which enables stable constant voltage output without oscillation even at a particularly high sampling frequency
A C-DC converter can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態を示す実施例のブロック図で
ある。
FIG. 1 is a block diagram of an example illustrating an embodiment of the present invention.

【図2】従来方式の1次ΔΣ変調器のブロック図であ
る。
FIG. 2 is a block diagram of a conventional first-order ΔΣ modulator.

【図3】従来方式のDC−DCコンバータのブロック図
である。
FIG. 3 is a block diagram of a conventional DC-DC converter.

【図4】従来方式の積分器を表した図である。FIG. 4 is a diagram showing a conventional integrator.

【図5】本発明の具体的な一実施例のブロック図であ
る。
FIG. 5 is a block diagram of a specific embodiment of the present invention.

【図6】本発明の実施例によるコンバータ内積分器に検
出回路を備えた積分器のブロック図である。
FIG. 6 is a block diagram of an integrator including a detection circuit in an integrator in a converter according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1.入力電圧 2.パワースイッチ素子 3.整流平滑回路 4.検出回路 5.コンデンサ 6.抵抗 7.負荷 8.入力エラーアンプ 9.基準電圧 10.ΔΣ変調器 11.加算器 12.積分器 13.制御エラーアンプ 14.量子化器 15.利得制御回路 16.サンプリングクロック 17.ゲートドライバ回路 18.D/A変換器 19.入力信号 20.出力信号 21.従来法によるΔΣ変調器 22.演算増幅器 23.スイッチ素子 24.比較器 25.平均回路 26.絶対値回路 27.トランジスタ 28.調整エラーアンプ 1. Input voltage 2. Power switch element 3. Rectifying smoothing circuit 4. Detection circuit 5. Capacitor 6. Resistor 7. Load 8. Input error amplifier 9. Reference voltage 10. ΔΣ modulator 11. Adder 12. Integrator 13 Control error amplifier 14. Quantizer 15. Gain control circuit 16. Sampling clock 17. Gate driver circuit 18. D / A converter 19. Input signal 20. Output signal 21. ΔΣ modulator by conventional method 22. Operational amplifier 23.Switch element 24.Comparator 25.Average circuit 26.Absolute value circuit 27.Transistor 28.Adjustment error amplifier

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成14年2月25日(2002.2.2
5)
[Submission Date] February 25, 2002 (2002.2.2)
5)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図4】 FIG. 4

【手続補正3】[Procedure amendment 3]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図6[Correction target item name] Fig. 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図6】 FIG. 6

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】アナログ信号をΔΣ変調器でΔΣ変調し、
その信号に応答してスイッチング素子をスイッチングさ
せるΔΣ変調器を含むDC−DCコンバータにおいて、
前記ΔΣ変調器内にある少なくとも一つの積分器は利得
を変更する手段を備え、DC−DCコンバータ内に流れ
る電流もしくはコンバータ内の電圧もしくはコンバータ
出力電圧を検出する検出回路を備え、前記検出回路から
の信号により、前記積分器出力が所望の電圧となるよう
に前記積分器の利得を調節する機能を備えたことを特徴
とするDC−DCコンバータ。
An analog signal is ΔΣ modulated by a ΔΣ modulator,
In a DC-DC converter including a ΔΣ modulator that switches a switching element in response to the signal,
At least one integrator in the ΔΣ modulator includes a means for changing a gain, and includes a detection circuit for detecting a current flowing in the DC-DC converter or a voltage in the converter or a converter output voltage. A DC-DC converter having a function of adjusting the gain of the integrator so that the output of the integrator becomes a desired voltage in accordance with the signal of (1).
【請求項2】請求項1に記載のDC−DCコンバータに
おいて、検出回路は少なくとも1つの利得調節機能付き
積分器の出力電圧を検出し、前記利得調節機能付き積分
器の利得を調節するための信号を出力することを特徴と
するDC−DCコンバータ。
2. The DC-DC converter according to claim 1, wherein the detection circuit detects an output voltage of at least one integrator having a gain adjustment function, and adjusts a gain of the integrator having the gain adjustment function. A DC-DC converter for outputting a signal.
JP2001098640A 2001-03-08 2001-03-30 Dc-dc converter Pending JP2002300771A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001098640A JP2002300771A (en) 2001-03-30 2001-03-30 Dc-dc converter
EP02251563A EP1239575A3 (en) 2001-03-08 2002-03-06 DC stabilised power supply
US10/090,774 US6653960B2 (en) 2001-03-08 2002-03-06 Stabilized power supply using delta sigma modulator
EP04000800A EP1435686A3 (en) 2001-03-08 2002-03-06 DC stabilised power supply
US10/657,071 US6784648B2 (en) 2001-03-08 2003-09-09 DC stabilized power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098640A JP2002300771A (en) 2001-03-30 2001-03-30 Dc-dc converter

Publications (1)

Publication Number Publication Date
JP2002300771A true JP2002300771A (en) 2002-10-11

Family

ID=18952277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098640A Pending JP2002300771A (en) 2001-03-08 2001-03-30 Dc-dc converter

Country Status (1)

Country Link
JP (1) JP2002300771A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101624A1 (en) * 2004-04-13 2005-10-27 System General Corp. Pwm controller having a modulator for saving power and reducing acoustic noise
JP2015186384A (en) * 2014-03-25 2015-10-22 ローム株式会社 Control circuit of digital control power supply circuit, control method, digital control power supply circuit using the same, electronic device and base station

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101624A1 (en) * 2004-04-13 2005-10-27 System General Corp. Pwm controller having a modulator for saving power and reducing acoustic noise
JP2015186384A (en) * 2014-03-25 2015-10-22 ローム株式会社 Control circuit of digital control power supply circuit, control method, digital control power supply circuit using the same, electronic device and base station

Similar Documents

Publication Publication Date Title
US6784648B2 (en) DC stabilized power supply
US6522115B1 (en) Pulse-width-modulated DC-DC converter with a ramp generator
US6100675A (en) Switching regulator capable of increasing regulator efficiency under light load
US7489119B2 (en) DC to DC converter with reference voltage loop disturbance compensation
US8127603B2 (en) Physical quantity sensor
US7592792B2 (en) Power supply
US6294905B1 (en) Method and circuit for controlling current in an inductive load
KR101350911B1 (en) Amplifier circuit
JP2006191564A (en) Rf transmitter for efficiently compensating output power variation due to temperature and process
US6456051B2 (en) Voltage converter
KR20030078761A (en) Triangular wave generating circuit used in a class-d amplifier
JP2004164411A (en) Voltage regulator and electronic equipment
CN108539979B (en) DC converter and voltage DC conversion method
US20100183168A1 (en) Semiconductor device
JP2002300771A (en) Dc-dc converter
US20150168967A1 (en) Voltage regulator
JP2707581B2 (en) Switching stabilized power supply
JP4652757B2 (en) Load drive circuit and motor drive circuit
JP2002300772A (en) Switching power supply
JP2001255947A (en) On-vehicle current controller
CN112015223B (en) Reference current source for semiconductor integrated circuit
JPH0648976Y2 (en) Temperature compensated FET amplifier
KR0154805B1 (en) Current sensing circuit with temperature compensation and variable minimum consumption power
JPH11355054A (en) High frequency amplifier
CN118264110A (en) Negative voltage power converter with feedback voltage regulation mechanism

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040826

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060509

A131 Notification of reasons for refusal

Effective date: 20060516

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060704

A02 Decision of refusal

Effective date: 20061004

Free format text: JAPANESE INTERMEDIATE CODE: A02