JP2002299055A - Pixel structure of full color oled display element and method of manufacturing - Google Patents
Pixel structure of full color oled display element and method of manufacturingInfo
- Publication number
- JP2002299055A JP2002299055A JP2001085367A JP2001085367A JP2002299055A JP 2002299055 A JP2002299055 A JP 2002299055A JP 2001085367 A JP2001085367 A JP 2001085367A JP 2001085367 A JP2001085367 A JP 2001085367A JP 2002299055 A JP2002299055 A JP 2002299055A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pixel structure
- display element
- thin film
- oled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 81
- 239000010409 thin film Substances 0.000 claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 239000011159 matrix material Substances 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000005499 laser crystallization Methods 0.000 claims 1
- 238000010329 laser etching Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000007943 implant Substances 0.000 abstract description 11
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 61
- 239000003086 colorant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、有機発光ダイオー
ド(organic light-emitting diode、OLED)ディスプレイ
エレメント、特にフルカラーOLEDディスプレイエレメン
トの画素構造(pixel structure)と製造プロセス(proces
s)に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light-emitting diode (OLED) display element, and more particularly to a pixel structure and manufacturing process of a full-color OLED display element.
s).
【0002】[0002]
【従来の技術】フラットパネルディスプレイ(flat pane
l display)は、テレビ、計器類のディスプレイスクリー
ン、ノートブック型コンピュータのディスプレイスクリ
ーン等で、現在最も重要な電子応用製品の一つである。
また、有機電界発光(organic electroluminescent, OE
L)ディスプレイエレメントには自発光(light emittin
g)、高輝度(high luminance)、広い視野角(wide viewin
g angle)、高い応答速度(fast response speed)、高い
安定性(high reliability)、フルカラー、低電圧駆動(l
ow voltage driving)、低消費電力及び簡単なプロセス
等の優れた点がある。2. Description of the Related Art Flat panel displays
l display) is one of the most important electronic application products at present, such as televisions, instrument display screens, and notebook computer display screens.
Organic electroluminescent (OE)
L) The display element has a light emitting
g), high luminance, wide viewin
g angle), fast response speed, high reliability, full color, low voltage drive (l
ow voltage driving), low power consumption and simple process.
【0003】この種の製品が、次世代フラットパネルデ
ィスプレイの最良の選択となることは疑い無い。現在、
フルカラーの有機発光ディスプレイエレメントの製造方
法と構造には多くの種類がある。例えば下記の(a)から
(e)の5種類である。[0003] This type of product is undoubtedly the best choice for next generation flat panel displays. Current,
There are many types of manufacturing methods and structures for full color organic light emitting display elements. For example, from (a) below
(e).
【0004】(a) 低分子システムで、透過精密光マスク
を用いて、赤・緑・青(RGB)光の三原色画素(pixel)配列
を得る。(A) In a low-molecular-weight system, a three-primary-color pixel array of red, green, and blue (RGB) light is obtained using a transmission precision optical mask.
【0005】(b) 白色光OELエレメントを主とし、カラ
ーフィルター(color filter)を透過して光の三原色を得
る。(B) A white light OEL element is mainly used, and three primary colors of light are obtained through a color filter.
【0006】(c) 青色光或いは紫色光のOELエレメント
を主とし、光転換層を透過して元の青色光、紫色光を他
の色の光に転換する。(C) Blue or purple OEL elements are mainly used, and the original blue light and purple light are converted to light of another color through the light conversion layer.
【0007】(d) 異なる厚さの誘電スタック層を製作
し、光の物理的な反射や干渉の原理を利用して元の広帯
域の光スペクトルをRGBの三原色に転換する。(D) Dielectric stack layers having different thicknesses are manufactured, and the original broadband light spectrum is converted into RGB primary colors by using the principle of physical reflection and interference of light.
【0008】(e) 両面で光を通するOELエレメントを基
礎とし、同一画素上でRGB光の三原色のエレメントをス
タックする。(E) Based on an OEL element that transmits light on both sides, elements of three primary colors of RGB light are stacked on the same pixel.
【0009】アメリカの特許5,550,066は、薄膜トラン
ジスタ(thin film transistor、TFT)の有機電界発光(OE
L)エレメンの画素構造の製造方法について述べている。
図1は薄膜トランジスタのOELエレメントの平面概略図
(plan view)である。図1が示すように、当薄膜トラン
ジスタのOELエレメント100は、主に2個薄膜トランジス
タ101と102、1個ストレージキャパシター(storage capa
citor) 103と、1個基板上に置く自発光OELパッド(light
emitting organic EL pad)104を含む。薄膜トランジス
タ101はソースバス(source bus)105をデータライン(dat
a line)とし、ゲートバス(gate bus)106をゲートライン
(gate line)とする。またグラウンドバス(ground bus)1
07はゲートバスとストレージキャパシターの下部にあ
る。薄膜トランジスタ101のソース電極(source electro
de)は電気的にソースバスに接続する。薄膜トランジス
タ101のゲート電極にはゲートバスの一部分が含まれ
る。自発光OELパッド104と薄膜トランジスタ102のドレ
イン(drain)電極は電気により接続する。薄膜トランジ
スタ101のドレイン電極(drain)と薄膜トランジスタ102
のゲート電極(gate electrode)は電気的に接続する。当
ゲート電極とストレージキャパシター103は電気により
接続する。当薄膜トランジスタのOELエレメントは基本
的にフラットパネルディスプレイを形成するいくつかの
画素ユニット(pixelunit)により構成される。US Pat. No. 5,550,066 discloses an organic electroluminescent (OE) device for thin film transistors (TFTs).
L) Describes a method for manufacturing a pixel structure of an element.
FIG. 1 is a schematic plan view of an OEL element of a thin film transistor.
(plan view). As shown in FIG. 1, the OEL element 100 of the thin film transistor mainly includes two thin film transistors 101 and 102 and one storage capacitor.
citor) 103 and a self-luminous OEL pad (light
emitting organic EL pad) 104. The thin film transistor 101 connects a source bus 105 to a data line (dat
a line) and the gate bus 106
(gate line). Ground bus 1
07 is below the gate bus and storage capacitor. The source electrode of the thin film transistor 101 (source electro
de) is electrically connected to the source bus. The gate electrode of the thin film transistor 101 includes a part of a gate bus. The self-luminous OEL pad 104 and the drain electrode of the thin film transistor 102 are electrically connected. The drain electrode of the thin film transistor 101 and the thin film transistor 102
Are electrically connected. The gate electrode and the storage capacitor 103 are electrically connected. The OEL element of the thin film transistor is basically composed of several pixel units forming a flat panel display.
【0010】図2は当特許文献が述べる薄膜トランジス
タのOELエレメント200の断面構造概略図である。図2が
示すようにポリシリコンアイランド(polysilicon islan
d)208を絶縁基板(insulating substrate)201の上部後方
にインプラントする。更に第一ゲート絶縁層(gate insu
lating layer)202で覆う。ゲート絶縁層202の上部には
ポリシリコンゲート(poly-si gate)層204をインプラン
トする。イオンインプランテーション(ion implantatio
n)の後、当ゲート絶縁層202内にソース電極とドレイン
電極エリアを形成する。イオンインプランテーションは
N型不純物(dopant)で電気伝導する。ゲートバス206は絶
縁層202上に形成され、当発光エレメントの表面に第二
の絶縁層212を覆って、当絶縁層212に2個の接触穴を穿
ち、電極材料を用いて薄膜トランジスタとの間に電気伝
導を形成する。薄膜トランジスタ102に付属する電極材
料は、同時にストレージキャパシター103のトップ電極
(topelectrode)222を形成する。ソースバスとグラウン
ドバスも第二絶縁層212上に形成する。トップ電極222は
薄膜トランジスタ102のドレイン電極と接触し、OEL材料
の陽極電極層(anode electrode layer)226となる。続い
てOELエレメントの表面に絶縁材の隔離層(passivating
layer)224をインプラントする。当隔離層は次第に小さ
くなるエッジ(tapered edge)を設置して、使用するOEL
層232との間の粘着度を増強する。OEL層232は、隔離層2
24と陽極層226の上方にインプラントする。最後にOELエ
レメントの表面に、再度陰極電極層(cathode electrode
layer)234をインプラントし、OELエレメント200を形成
する。FIG. 2 is a schematic sectional view of an OEL element 200 of a thin film transistor described in this patent document. As shown in FIG. 2, a polysilicon island (polysilicon islan
d) Implant 208 on the upper back of insulating substrate 201. Furthermore, the first gate insulating layer (gate insu
(lating layer) 202. A polysilicon gate (poly-si gate) layer 204 is implanted on the gate insulating layer 202. Ion implantatio
After n), a source electrode and a drain electrode area are formed in the gate insulating layer 202. Ion implantation
It conducts electricity with N-type impurities (dopant). The gate bus 206 is formed on the insulating layer 202, covers the second insulating layer 212 on the surface of the light emitting element, makes two contact holes in the insulating layer 212, and connects the thin film transistor with the thin film transistor using an electrode material. To form electrical conduction. The electrode material attached to the thin film transistor 102 is the top electrode of the storage capacitor 103 at the same time.
(topelectrode) 222 is formed. A source bus and a ground bus are also formed on the second insulating layer 212. The top electrode 222 contacts the drain electrode of the thin film transistor 102 and becomes an anode electrode layer 226 of OEL material. Next, a passivating layer of insulating material (passivating
layer) 224 is implanted. OEL to be used by installing a tapered edge for this isolation layer
It enhances the adhesion between the layer 232. OEL layer 232 is isolated layer 2
Implant above 24 and anode layer 226. Finally, the cathode electrode layer (cathode electrode layer) is again placed on the surface of the OEL element.
layer) 234 is implanted to form the OEL element 200.
【0011】現在の開発情況下では、フルカラーのOEL
ディスプレイエレメントがフラットパネルディスプレイ
市場を攻め落とすためには、まだいくつか克服しなけれ
ばならない問題がある。例えば高い解析度、高い発光効
率、広い視野角を有するディスプレイエレメントを作り
出すことは簡単では無い。低分子を材料とするOELエレ
メントはその輝度、発光効率が不足気味である。また高
分子を材料とするOELエレメントは、RGB光の三原色を有
するが、全体の輝度、発光効率はまだ低分子を材料とす
るOELエレメントにも及ばない。更にOELエレメントが使
用する材料は伝統的な黄色光の製造プロセスと相容れる
ことができない。この為、有効且つ簡易なフルカラー有
機発光エレメントのプロセスと構造の開発が必須であ
る。In the current development situation, full-color OEL
There are still some issues that must be overcome for display elements to defeat the flat panel display market. For example, it is not easy to create a display element having high resolution, high luminous efficiency, and wide viewing angle. The luminance and luminous efficiency of OEL elements made of low-molecular materials tend to be insufficient. Although an OEL element made of a polymer material has three primary colors of RGB light, the overall luminance and luminous efficiency are still inferior to those of an OEL element made of a low molecular material. Furthermore, the materials used by OEL elements are incompatible with traditional yellow light manufacturing processes. Therefore, it is essential to develop an effective and simple process and structure of a full-color organic light-emitting element.
【0012】[0012]
【発明が解決しようとする課題】本発明は、既に知られ
ている有機発光ダイオード(OLED)ディスプレイの欠点を
克服するものである。本発明は、一種のフルカラーOLED
ディスプレイエレメントの画素構造を供することを重要
な目的の一つとする。本発明のもう一つの目的は、フル
カラーOLEDディスプレイエレメント画素構造の製造プロ
セスを供することにある。SUMMARY OF THE INVENTION The present invention overcomes the shortcomings of known organic light emitting diode (OLED) displays. The present invention is a kind of full color OLED
One of the important purposes is to provide a pixel structure of a display element. It is another object of the present invention to provide a manufacturing process for a full color OLED display element pixel structure.
【0013】[0013]
【課題を解決するための手段】本発明者らは、上記目的
を達成するため鋭意研究を重ねた結果、本発明に到達し
た。本発明が提供する当フルカラーOLEDディスプレイエ
レメントの画素構造には、ブラックマトリックス(black
matrix)1個、色彩転換媒体(color changingmedium, C
CM)エリア1個、薄膜トランジスタ2個、ストレージキ
ャパシター1個、基板上に接続するOLEDエレメント構造
1個を含む。Means for Solving the Problems The present inventors have made intensive studies to achieve the above object, and as a result, have reached the present invention. The pixel structure of the full-color OLED display element provided by the present invention includes a black matrix (black matrix).
matrix), one color changing medium (C
CM) One area, two thin film transistors, one storage capacitor, and one OLED element structure connected on the substrate.
【0014】本発明が提供するフルカラーOLEDディスプ
レイエレメント画素構造の製造プロセスには、手順:
(a)ブラックマトリックス製造プロセス、(b)ポリシリコ
ンアイランド形成プロセス、(c)ゲート形成プロセス、
(d)中間層(interlayer)形成プロセス、(e)CCMプロセ
ス、及び(f)OLEDのインプラント (OLED deposition)プ
ロセスを含む。The process for manufacturing a full color OLED display element pixel structure provided by the present invention includes the following steps:
(a) black matrix manufacturing process, (b) polysilicon island forming process, (c) gate forming process,
(d) an interlayer forming process, (e) a CCM process, and (f) an OLED implant process.
【0015】本発明に拠れば、OLEDディスプレイエレメ
ントの画素構造は青色OLED或いはポリマー(polymer)LED
を発光材料とする。低温ポリシリコン(low temperature
poly Si、LTPS)薄膜トランジスタが当OLEDディスプレ
イエレメントに電流を供給して、アクティブドライブ(a
ctive driving)エレメントとする。CCMが青色光を赤色
光或いは緑色光に転換し、フルカラーLEDを形成する。C
CMとLTPS薄膜トランジスタを同一プロセスとすること
で、高い解析度、高いエネルギー効率、広い視野角を持
つディスプレイエレメントの製造が可能となる。According to the invention, the pixel structure of the OLED display element is a blue OLED or a polymer LED.
Is a light emitting material. Low temperature polysilicon
(poly Si, LTPS) A thin film transistor supplies current to the OLED display element, and the active drive (a
ctive driving) element. The CCM converts blue light into red light or green light to form a full color LED. C
By using the same process for CM and LTPS thin film transistors, it is possible to manufacture display elements with high resolution, high energy efficiency, and a wide viewing angle.
【0016】[0016]
【発明の実施の形態】ここでは図面と実施例弐基づき、
本発明を詳細に説明するが、これらは本発明を制限する
ものではない。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
The present invention will be described in detail, but they do not limit the present invention.
【0017】図3は本発明に拠るフルカラー有機発光ダ
イオード(OLED)ディスプレイエレメントの電気回路概略
図である。当フルカラーOLEDディスプレイエレメントの
各画素構造300には、2個薄膜トランジスタT1とT2、ス
トレージキャパシターCs1個、OLEDエレメント構造1個
を含む。薄膜トランジスタT1とT2はそれぞれ下記の、
ソース電極、ドレイン電極、ゲート電極を含む。薄膜ト
ランジスタT1のゲート電極はゲートライン301の一部分
を含む。薄膜トランジスタT1のソース電極はデータラ
イン302と電気的に接続する。また薄膜トランジスタT1
のドレイン電極と薄膜トランジスタT2のゲート電極は
電気により接続する。薄膜トランジスタT 2のゲート電
極はストレージキャパシターCsと電気により接続す
る。OLEDエレメントは薄膜トランジスタT2のドレイン
電極と電気により接続する。FIG. 3 shows a full-color organic light emitting diode according to the present invention.
Schematic of the electrical circuit of the Iode (OLED) display element
FIG. This full color OLED display element
Each pixel structure 300 has two thin film transistors T1And T2,
Storage capacitor Cs1 piece, OLED element structure 1 piece
including. Thin film transistor T1And T2Are below,
Including a source electrode, a drain electrode, and a gate electrode. Thin film
Lanista T1Gate electrode is part of gate line 301
including. Thin film transistor T1Source electrode is
It is electrically connected to the IN 302. Also the thin film transistor T1
Drain electrode and thin film transistor T2The gate electrode of
Connect with electricity. Thin film transistor T 2Gate power
The pole is the storage capacitor CsAnd connected by electricity
You. OLED element is thin film transistor T2Drain of
It is electrically connected to the electrodes.
【0018】図4は本発明によるフルカラーOLEDディス
プレイエレメントの平面概略図である。図4によると、
薄膜トランジスタT2とOLEDエレメントは直列(in serie
s)しており、またストレージキャパシターCsと薄膜ト
ランジスタT1も直列している。OLEDエレメントは一つ
の絶縁基板上で接続する(この表の中には示していな
い)。ブラックボックス403は当絶縁基板上部に形成す
る。薄膜トランジスタT1はデータバスライン(data bus
line)405をデータライン、ゲートバスライン(gate busl
ine)406をゲートラインとし、Vddバスライン407は電源
供給(power supply)バスとする。FIG. 4 is a schematic plan view of a full color OLED display element according to the present invention. According to FIG.
Thin film transistor T 2 and the OLED element series (in serie
s) and is, also the storage capacitor C s and the thin film transistor T 1 are in series. OLED elements are connected on one insulating substrate (not shown in this table). The black box 403 is formed on the insulating substrate. Thin film transistor T 1 is data bus line (data bus
line) 405 to data line, gate bus line (gate busl)
ine) 406 as a gate line, and Vdd bus line 407 as a power supply bus.
【0019】当実施例では、LTPS薄膜トランジスタで当
OLEDエレメントに電流を供給し、またLTPS薄膜トランジ
スタをアクティブドライブエレメントとする。当OLEDエ
レメントは青色OLED或いはポリマーLEDを発光材料とす
る。In this embodiment, an LTPS thin film transistor is used.
The current is supplied to the OLED element, and the LTPS thin film transistor is used as the active drive element. The OLED element uses a blue OLED or a polymer LED as a light emitting material.
【0020】図5から図12は図4中のB−B'のライ
ンに沿った断面構造の概略図である。図13は図4中の
A―A'のラインに沿った断面構造の概略図である。FIGS. 5 to 12 are schematic views of the cross-sectional structure along the line BB 'in FIG. FIG. 13 is a schematic diagram of a cross-sectional structure along the line AA ′ in FIG.
【0021】上述のように本発明のフルカラーOLEDディ
スプレイエレメントの画素構造プロセスは主に、ブラッ
クマトリックス形成プロセス、ポリシリコンアイランド
形成プロセス、ゲート形成プロセス、中間層形成プロセ
ス、CCM形成プロセス及びOLEDインプラントプロセスを
含む。As described above, the pixel structure process of the full-color OLED display element of the present invention mainly includes a black matrix forming process, a polysilicon island forming process, a gate forming process, an intermediate layer forming process, a CCM forming process, and an OLED implant process. Including.
【0022】本発明に拠れば、CCMとLTPS薄膜トランジ
スタは同一プロセスで形成し、CCMプロセスにおいて、
青色光を赤色光或いは緑色光に転換してフルカラーLED
を形成する。これにより高い解析度、高い効率、広い視
野角を有するディスプレイエレメントの製造が可能とな
る。According to the present invention, the CCM and the LTPS thin film transistor are formed in the same process, and in the CCM process,
Full color LED by converting blue light to red light or green light
To form This makes it possible to produce display elements with high resolution, high efficiency and a wide viewing angle.
【0023】以下はB−B'のラインに沿った断面図、
図5から図10を用いて本発明のフルカラーOLEDディス
プレイエレメント各プロセスの手順を説明する。The following is a cross-sectional view along the line BB ',
The procedure of each process of the full-color OLED display element of the present invention will be described with reference to FIGS.
【0024】図5はB−B'のラインに沿った断面構造の
概略図で、本発明の第一ステップ、すなわち、ブラック
マトリックス形成プロセスの手順を説明している。当プ
ロセスでは、先ず絶縁基板501を用意する。当絶縁基板
はトップ層表面とボトム層表面を有する。当絶縁基板の
トップ層表面にブラックマトリックス502をインプラン
トしこれを確定する。またプラックマトリックス502の
上部に緩衝層(buffer layer)504をインプラントする。FIG. 5 is a schematic view of a cross-sectional structure along the line BB ', and illustrates the first step of the present invention, that is, the procedure of a black matrix forming process. In this process, first, an insulating substrate 501 is prepared. The insulating substrate has a top layer surface and a bottom layer surface. The black matrix 502 is implanted on the surface of the top layer of the insulating substrate, and this is determined. In addition, a buffer layer 504 is implanted on the plaque matrix 502.
【0025】図6はB−B'のラインに沿った断面構造の
概略図で、本発明の第二ステップ、すなわち、ポリシリ
コンアイランド形成プロセスの手順を説明している。当
プロセスでは、先ず緩衝層504の上部にポリシリコン層6
02をインプラントして、薄膜トランジスタT1のソース
電極とドレイン電極及びT2のソース電極とドレイン電
極エリアを形成する。最後に図6が示すように、レーザ
ー結晶方式及びエッチング方式を用いてポリシリコンア
イランド(polycrystalline silicon island)を定義し形
成する。FIG. 6 is a schematic view of a cross-sectional structure along the line BB ', and illustrates a second step of the present invention, that is, a procedure of a polysilicon island forming process. In this process, first, a polysilicon layer 6 is formed on the buffer layer 504.
02 and the implant to form the source electrode and the drain electrode area of the source electrode and the drain electrode and T 2 of the thin film transistor T 1. Finally, as shown in FIG. 6, a polycrystalline silicon island is defined and formed using a laser crystal method and an etching method.
【0026】当実施例では薄膜トランジスタT1のソー
ス電極とドレイン電極エリアは、イオンインプラント後
に形成し、緩衝層504の上部でN+型不純物604を入れるこ
とにより電気伝導する。また薄膜トランジスタT2のソ
ース電極とドレイン電極エリアは緩衝衝層504の上部でP
+型不純物606により電気伝導する。The source electrode and the drain electrode area of the thin film transistor T 1 is in this embodiment, formed after the ion implant, electrically conductive by inserting the N + -type impurity 604 at the top of the buffer layer 504. P The source electrode and a drain electrode area of the thin film transistor T 2 are at the top of the buffer衝層504
Conductivity is provided by the + type impurity 606.
【0027】図7は図4のB−B'のラインに沿った断面構
造の概略図で、本発明の第三ステップ、すなわちゲート
形成プロセスの手順を説明している。当プロセスでは、
ポリシリコンアイランドの上部に導体材料をインプラン
トしてゲート層を形成する。当実施例では、先ずポリシ
リコンアイランドの上部にゲート酸化物(gate oxide)60
8とゲートメタル706をそれぞれインプラントする。続い
て当ゲート層を確定するが、これには薄膜トランジスタ
T1とT2のゲート電極702と704の確定も含む。FIG. 7 is a schematic view of a cross-sectional structure along the line BB 'in FIG. 4, and illustrates a third step of the present invention, that is, a procedure of a gate forming process. In this process,
A gate material is formed by implanting a conductive material on top of the polysilicon island. In this embodiment, first, a gate oxide (gate oxide) 60 is formed on the polysilicon island.
Implant 8 and gate metal 706 respectively. Next, the gate layer is determined.
Determination of T 1 gate electrode 702 of the T 2 and 704 also include.
【0028】図8は図4のB−B'のラインに沿った断面
構造の概略図で、本発明の第四ステップ、中間層形成プ
ロセスの手順を説明している。当プロセスでは、まず当
ゲート層上部と重ポリシリコンアイランドの上部に再度
中間層802をインプラントする。これにより、ソース電
極とドレイン電極をインプラントし、形成し、更にソー
ス電極とドレイン電極のメタルエリアを形成する。FIG. 8 is a schematic view of the cross-sectional structure along the line BB 'in FIG. 4, illustrating the fourth step of the present invention, the procedure of the intermediate layer forming process. In this process, first, the intermediate layer 802 is implanted again above the gate layer and the heavy polysilicon island. Thereby, the source electrode and the drain electrode are implanted and formed, and the metal area of the source electrode and the drain electrode is formed.
【0029】図9から図11はB−B'のラインに沿った
断面構造の概略図で、本発明の第五ステップ、すなわち
CCMプロセスの手順を説明している。本発明に拠ればCCM
とLTPS薄膜トランジスタはこのプロセスに統一する。当
プロセスでは、まず中間層802上部に隔離層902を沈積し
た後、続いてCCMを形成する。CCM形成の過程は下記の連
続する3つのステップを含む。(a)隔離層をエッチング
(passivation etching)して、CCMエリア904と電極層接
触エリアの一部を形成する。その結果は図9に示す。
(b) CCMエリア904をスピンコーティング(spin coating)
を繰り返すことと一般的なフォトリソグラフィ技術(ph
otolithography technique)を使用して、赤・緑・青の
画素(discrete R, G, and B pixels)の個別CCMパターン
(pattern)を形成する。スピンコーティングと一般的な
フォトリソグラフィの露光と現像を三回繰り返した後の
結果を、図10に示す。(c)ディスプレイエレメントの
上部に透明な導電材質層、例えばインジウム・錫酸化物
(indium tin oxide、ITO)906等をスパッタリング(sputt
er)し、当透明導電材質層を形成する。その結果を図1
1に示す。FIGS. 9 to 11 are schematic views of the cross-sectional structure along the line BB '.
Describes the steps of the CCM process. CCM according to the present invention
And LTPS thin film transistor unify this process. In this process, the isolation layer 902 is first deposited on the intermediate layer 802, and then the CCM is formed. The process of CCM formation includes the following three consecutive steps. (a) Etch isolation layer
(passivation etching) to form the CCM area 904 and a part of the electrode layer contact area. The results are shown in FIG.
(b) Spin coating the CCM area 904
Repeat the general photolithography technology (ph
Individual CCM pattern of red, green and blue pixels (discrete R, G, and B pixels) using otolithography technique
(pattern). FIG. 10 shows the results after the spin coating and the exposure and development of general photolithography were repeated three times. (c) a transparent conductive material layer, such as indium tin oxide, on top of the display element
(indium tin oxide, ITO) 906 etc.
er) to form the transparent conductive material layer. Figure 1 shows the results.
It is shown in FIG.
【0030】図12はB−B'のラインに沿った断面構造
の概略図で、本発明の第六ステップ、OLEDインプラント
プロセスの手順を説明している。当プロセスでは、まず
インジウム・錫酸化物層906の上部と隔離層902の上部に
OLEDの材料1002の層をインプラントする。最後に当層の
OLEDの材料1002上部に、更に陰極メタル層(cathode met
al layer)1004をインプラントする。図12は本発明のO
LEDディスプレイエレメントの画素構造であり、B−B'の
ラインに沿った完全な断面構造の概略図である。本発明
によれば、当層のOLEDは青色OLED或いはポリマーLEDを
発光材料とする。FIG. 12 is a schematic view of a cross-sectional structure along the line BB ', illustrating the procedure of the sixth step of the OLED implant process of the present invention. In this process, first, the top of the indium tin oxide layer 906 and the top of the isolation layer 902
Implant a layer of OLED material 1002. Finally,
On top of the OLED material 1002, a cathode metal layer (cathode met
al layer) 1004 is implanted. FIG. 12 shows O of the present invention.
FIG. 2 is a schematic view of a pixel structure of an LED display element, showing a complete cross-sectional structure along a line BB ′. According to the present invention, the OLED in this layer is a blue OLED or a polymer LED as a light emitting material.
【0031】本発明は青色LED或いはポリマーLEDを光源
とすることにより、CCMプロセスを配し、青色光を赤色
光或いは緑色光に転換してフルカラーLEDを形成する。
且つCCMとLTPS薄膜トランジスタを同一プロセスに統一
することで、高い解析度、高い効率、広い視野角を有す
るディスプレイエレメントの製造が可能となる。The present invention uses a blue LED or a polymer LED as a light source, arranges a CCM process, and converts blue light into red light or green light to form a full color LED.
In addition, by unifying the CCM and the LTPS thin film transistor in the same process, it is possible to manufacture a display element having high resolution, high efficiency, and a wide viewing angle.
【0032】図13は図4中のA−A'のラインに沿った
断面構造の概略図である。図中の薄膜トランジスタT1
のソース電極エリアとドレイン電極エリア1102と1104は
N+型不純物材質とする。FIG. 13 is a schematic view of the cross-sectional structure along the line AA 'in FIG. Thin film transistor of FIG. T 1
The source and drain electrode areas 1102 and 1104 of
N + type impurity material.
【0033】上述した内容は本発明の比較的良好な実施
例を述べたに過ぎず、本発明の特許請求の範囲を制限す
るものではない。本発明の特許請求の範囲に依拠し、そ
れの均等変化させたもの等は、全て本発明の特許請求の
範囲に属するものとする。[0033] The foregoing merely describes preferred embodiments of the present invention and does not limit the scope of the claims. Any equivalents and the like depending on the claims of the present invention shall fall within the claims of the present invention.
【図1】図1は良く知られている薄膜トランジスタのOE
Lエレメントの平面概略図である。FIG. 1 shows the OE of a well-known thin film transistor.
FIG. 3 is a schematic plan view of an L element.
【図2】図2は図1の断面構造概略図である。FIG. 2 is a schematic sectional view of FIG. 1;
【図3】図3は本発明によるフルカラーOLEDディスプレ
イエレメントの電気回路概略図である。FIG. 3 is a schematic circuit diagram of a full color OLED display element according to the present invention.
【図4】図4は本発明によるフルカラーOLEDディスプレ
イエレメントの平面概略図である。FIG. 4 is a schematic plan view of a full color OLED display element according to the present invention.
【図5】図5はB−B'のラインに沿った断面構造の概略
図で、本発明によるフルカラーOLEDディスプレイエレメ
ントのブラックマトリックス形成プロセスの手順を説明
する図面である。FIG. 5 is a schematic view of a cross-sectional structure along a line BB ′, illustrating a procedure of a black matrix forming process of a full-color OLED display element according to the present invention.
【図6】図6はB−B'のラインに沿った断面構造の概略
図で、本発明によるフルカラーOLEDディスプレイエレメ
ントのポリシリコンアイランド形成プロセスの手順を説
明する図面である。FIG. 6 is a schematic view of a cross-sectional structure along the line BB ′, illustrating a procedure of a process of forming a polysilicon island of a full-color OLED display element according to the present invention.
【図7】図7はB−B'のラインに沿った断面構造の概略
図で、本発明によるフルカラーOLEDディスプレイエレメ
ントのゲート形成プロセスの手順を説明する図面であ
る。FIG. 7 is a schematic view of a cross-sectional structure along a line BB ′, illustrating a procedure of a gate forming process of a full-color OLED display element according to the present invention.
【図8】図8はB−B'のラインに沿った断面構造の概略
図で、本発明によるフルカラーOLEDディスプレイエレメ
ントの中間層形成プロセスの手順を説明する図面であ
る。FIG. 8 is a schematic view of a cross-sectional structure along a line BB ′, illustrating a procedure of an intermediate layer forming process of a full-color OLED display element according to the present invention.
【図9】図9はB−B'のラインに沿った断面構造の概略
図で、本発明によるフルカラーOLEDディスプレイエレメ
ントのCCMプロセス手順(a)を説明する図面である。FIG. 9 is a schematic diagram of a cross-sectional structure along the line BB ′, illustrating a CCM process procedure (a) of a full-color OLED display element according to the present invention.
【図10】図10はB−B'のラインに沿った断面構造の
概略図で、本発明によるフルカラーOLEDディスプレイエ
レメントのCCMプロセス手順(b)を説明する図面であ
る。FIG. 10 is a schematic view of a cross-sectional structure along the line BB ′, illustrating the CCM process procedure (b) of the full-color OLED display element according to the present invention.
【図11】図11はB−B'のラインに沿った断面構造の
概略図で、本発明によるフルカラーOLEDディスプレイエ
レメントのCCMプロセス手順(c)を説明する図面であ
る。FIG. 11 is a schematic view of a cross-sectional structure along the line BB ′, illustrating a CCM process procedure (c) of the full-color OLED display element according to the present invention.
【図12】図12はB−B'のラインに沿った断面構造の
概略図で、本発明によるフルカラーOLEDディスプレイエ
レメントのOLEDインプラントプロセスの手順を説明して
いる。FIG. 12 is a schematic diagram of a cross-sectional structure along the line BB ′, illustrating the procedure of an OLED implant process of a full-color OLED display element according to the present invention.
【図13】図13は図4のA−A’のラインに沿った断
面構造の概略図である。FIG. 13 is a schematic view of a cross-sectional structure along the line AA ′ in FIG. 4;
100 良く知られた薄膜トランジスタ有機電界発光(OEL)
エレメント 101,102 薄膜トランジスタ 103 ストレージキャパシター 104 自発光OELパッド 105 ソースバス 106 106 ゲートバス 107 グラウンドバス 201 絶縁基板 202 第一ゲート絶縁層 204 ポリシリコンゲート層 206 ゲートバス 208 ポリシリコンアイランド 212 第二絶縁層 222 トップ層電極 224 隔離層 226 陽極電極層 232 OEL層 234 陰極電極層 300 本発明のフルカラー有機発光ダイオート(OLED)デ
ィスプレイエレメント画素構造 T1、T2 薄膜トランジスタ Cs ストレージキャパシター 301 ゲートライン 302 データライン 303 OLED 403 ブラックマトリックス 405 データバスライン 406 ゲートバスライン 407 Vddバスライン 501 絶縁基板 502 ブラックマトリックス 504 緩衝層 602 ポリシリコン層 604 N+型不純物 606 P+型不純物 608 ゲート酸化層 702、704 ゲート電極 706 ゲートメタル 802 中間層 902 隔離層 904 色彩転換媒体(CCM)エリア 906 インジウム・錫酸化物 1002 OLEDの材料 1004 陰極メタル層 1102、1104、 N+型不純物100 Well-known thin-film transistor organic electroluminescence (OEL)
Element 101, 102 Thin film transistor 103 Storage capacitor 104 Self-luminous OEL pad 105 Source bus 106 106 Gate bus 107 Ground bus 201 Insulating substrate 202 First gate insulating layer 204 Polysilicon gate layer 206 Gate bus 208 Polysilicon island 212 Second insulating layer 222 Top layer electrode 224 Isolation layer 226 Anode electrode layer 232 OEL layer 234 Cathode electrode layer 300 Full color organic light emitting diode (OLED) display element pixel structure of the present invention T 1 , T 2 thin film transistor CS storage capacitor 301 Gate line 302 Data line 303 OLED 403 Black matrix 405 Data bus line 406 Gate bus line 407 Vdd bus line 501 Insulating substrate 502 Black matrix 504 Buffer layer 602 Polysilicon layer 604 N + type impurity 606 P + type impurity 608 Gate oxide layer 702, 704 Gate electrode 706 Gate metal 802 During layer 902 isolating layer 904 color conversion medium (CCM) area 906 material indium tin oxide 1002 OLED 1004 metal cathode layer 1102, 1104, N + -type impurity
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/10 H05B 33/10 33/14 33/14 A 33/22 33/22 Z Fターム(参考) 3K007 AB03 AB04 AB17 AB18 BA06 BB06 CA01 CB01 CB04 DA01 DB03 EB00 FA01 GA04 5C094 AA07 AA08 AA43 AA48 AA53 BA03 BA12 BA27 BA32 CA19 CA24 DA13 DB01 EA04 EA05 EB02 ED03 FA01 FA02 FB01 FB12 FB14 FB15 GB10 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/10 H05B 33/10 33/14 33/14 A 33/22 33/22 Z F term (Reference) 3K007 AB03 AB04 AB17 AB18 BA06 BB06 CA01 CB01 CB04 DA01 DB03 EB00 FA01 GA04 5C094 AA07 AA08 AA43 AA48 AA53 BA03 BA12 BA27 BA32 CA19 CA24 DA13 DB01 EA04 EA05 EB02 ED03 FA01 FA02 FB01 FB15 FB14 FB15
Claims (15)
れるブラックマトリックスと、 2.ブラックマトリックス上部にインプラントされ、且
つこの中に第一薄膜トランジスタのソース電極とドレイ
ン電極エリア、第二薄膜トランジスタのソース電極とド
レイン電極エリアを限定する緩衝層と、 3.当緩衝層の上部にインプラントされ、レーザー結晶
方式及びエッチング方式を用いて限定され、形成された
ポリシリコンアイランドと、 4.ポリシリコンアイランドの上部にインプラントさ
れ、その中に第一及び第二薄膜トランジスタのゲート電
極を限定するゲート層と、 5.ストレージキャパシターと、 6.当ゲート層上部と当ポリシリコンアイランドの上部
にインプラントし、その上でソース電極とドレイン電極
をインプラントしソース電極とドレイン電極のメタルエ
リアを限定する中間層と、 7.当中間層の上部にインプラントし、その中に色彩転
換媒体エリアを限定する隔離層と、 8.当隔離層の上部にインプラントされる透明導電材質
層と、 9.当透明導電材質層の上部と当隔離層の上部にインプ
ラントされるOLEDエレメントと、 10.当OLED材質エレメント上部にインプラントされる
陰極メタル層とを有し、トップ層表面とボトム層表面を
有する一つの絶縁基板のトップ層表面に接続及び製作さ
れるフルカラーOLEDディスプレイエレメントの画素構造
体。1. The following 1. 1. a black matrix implanted and defined on the top surface of the insulating substrate; 2. a buffer layer implanted on top of the black matrix and defining therein the source and drain electrode areas of the first thin film transistor and the source and drain electrode areas of the second thin film transistor; 3. a polysilicon island implanted on top of the buffer layer and defined and formed using laser crystallization and etching; 4. a gate layer implanted on top of the polysilicon island, defining gate electrodes of the first and second thin film transistors therein; 5. a storage capacitor; 6. an intermediate layer that is implanted on the gate layer and the polysilicon island, on which the source and drain electrodes are implanted to define the metal area of the source and drain electrodes; 7. an isolating layer implanted on top of the intermediate layer and defining a color conversion media area therein; 8. a layer of transparent conductive material implanted on top of the isolation layer; 9. an OLED element implanted on top of the transparent conductive material layer and on the isolation layer; A pixel structure of a full-color OLED display element having a cathode metal layer implanted on the OLED material element and connected to and manufactured on a top layer surface of one insulating substrate having a top layer surface and a bottom layer surface.
のドレイン電極は電気的に接続することを特徴とする請
求項1に記載のフルカラー OLEDディスプレイエレメン
トの画素構造体。2. The pixel structure of claim 1, wherein the OLED element is electrically connected to a drain electrode of the second thin film transistor.
第2薄膜トランジスタのゲート電極は電気的に接続する
ことを特徴とする請求項1に記載のフルカラーOLEDディ
スプレイエレメントの画素構造体。3. The pixel structure of claim 1, wherein the drain electrode of the first TFT and the gate electrode of the second TFT are electrically connected.
2薄膜トランジスタはLTPS薄膜トランジスタであること
を特徴とする請求項1に記載のフルカラーOLEDディスプ
レイエレメントの画素構造体。4. The pixel structure of claim 1, wherein the second thin film transistor is an LTPS thin film transistor for supplying a current to the OLED element.
イブエレメントであることを特徴とする請求項1に記載
のフルカラーOLEDディスプレイエレメント画素構造体。5. The full color OLED display element pixel structure according to claim 1, wherein the second thin film transistor is an active drive element.
トレージキャパシターは電気的に接続することを特徴と
する請求項1に記載のフルカラーOLEDディスプレイエレ
メント画素構造体。6. The pixel structure of claim 1, wherein the gate electrode of the second thin film transistor is electrically connected to the storage capacitor.
は直列し、またストレートキャパシターと第一薄膜トラ
ンジスタは直列することを特徴とする請求項1に記載の
フルカラーOLEDディスプレイエレメント画素構造体。7. The full color OLED display element pixel structure according to claim 1, wherein the second TFT and the OLED element are connected in series, and the straight capacitor and the first TFT are connected in series.
用意する手順;当該絶縁基板のトップ層表面にブラック
マトリックスをインプラントし、これを確定し、またブ
ラックマトリックス上部に緩衝層をインプラントする; (b) 第一薄膜トランジスタのソース電極とドレイン電極
エリア、第二薄膜トランジスタのソース電極とドレイン
電極エリアを確定するため、緩衝層の上部にポリシリコ
ン層をインプラントする手順; (c) レーザー結晶方式及びエッチング方式を用いてポリ
シリコンアイランドを形成する手順; (d) ポリシリコンアイランドの上部に導電性材料をイン
プラントし、ゲート層を形成する手順; (e) ゲート層上部とポリシリコンアイランド上部に中間
層をインプラントし、これにソース電極及びドレイン電
極をインプラントし、形成し、且つソース電極とドレイ
ン電極のメタルエリアを形成する手順; (f) 当該中間層の上部に隔離層をインプラントし、且つ
色彩転換媒体CCMエリアを形成する手順; (g) 当隔離層の上部に透明導電材質層をインプラント
し、当透明導電材質層を形成する手順; (h) 当透明導電材質層と当隔離層の上部にOLED材料をイ
ンプラントする手順; (i) 当OLED材料の上部に、陰極メタル層をインプラント
する手順からなるフルカラーOLEDディスプレイエレメン
トの画素構造プロセス。8. The following steps: (a) a step of preparing an insulating substrate having a top layer surface and a bottom layer surface; implanting a black matrix on the top layer surface of the insulating substrate; Implanting a buffer layer on top of the buffer layer; (b) implanting a polysilicon layer on top of the buffer layer to define the source and drain electrode areas of the first TFT and the source and drain electrode areas of the second TFT; (c) a procedure for forming a polysilicon island using a laser crystal method and an etching method; (d) a procedure for implanting a conductive material on the polysilicon island to form a gate layer; An intermediate layer is implanted on the polysilicon island, and the source electrode and the drain are (G) implanting and forming electrodes and forming metal areas for source and drain electrodes; (f) implanting an isolation layer on top of the intermediate layer and forming a color conversion medium CCM area; (g) ) Implanting a transparent conductive material layer on the isolation layer to form the transparent conductive material layer; (h) Implanting an OLED material on the transparent conductive material layer and the isolation layer; (i) The pixel structure process of the full color OLED display element, which consists of implanting a cathode metal layer on top of the OLED material.
スタのソース電極とドレイン電極エリアは緩衝層の上部
にN+型不純物を入れることにより電気伝導させること
と、また第二薄膜トランジスタのソース電極とドレイン
電極エリアは緩衝層上部にP+型不純物を入れることによ
り電気伝導させることを特徴とする請求項8に記載のフ
ルカラーOLEDディスプレイエレメントの画素構造プロセ
ス。9. In the step (b), the source electrode and the drain electrode area of the first thin film transistor are made electrically conductive by adding an N + -type impurity to the upper part of the buffer layer. 9. The pixel structure process for a full-color OLED display element according to claim 8, wherein the drain electrode area is electrically conducted by putting a P + type impurity on the buffer layer.
化物とゲートメタルを含むことを特徴とする請求項8に
記載のフルカラーOLEDディスプレイエレメントの画素構
造プロセス。10. The pixel structure process for a full color OLED display element according to claim 8, wherein in step (d), the conductive material includes a gate oxide and a gate metal.
一及び第二薄膜トランジスタのゲート電極を限定する手
順を含むことを特徴とする請求項8に記載のフルカラーO
LEDディスプレイエレメントの画素構造プロセス。11. The method of claim 8, wherein step (d) further includes the step of defining the gate electrodes of the first and second thin film transistors in the gate layer.
Pixel structure process of LED display element.
の手順: (f1)当隔離層をエッチングし、これによりCCMエリアと
電極層の接触エリアの一部を形成する手順; (f2)当CCMエリアにスピンコーティングと一般的なフォ
トリソグラフィーを繰り返し、赤・緑・青色の画素の個
別CCMパターンを形成する手順;及び、(f3)当ディスプ
レエレメントの上部で透明導電材質層をスパッタリング
しまた当透明導電材質層を限定する手順を含むことを特
徴とする請求項8に記載のフルカラーOLEDディスプレイ
エレメントの画素構造プロセス。Step (f) The step of defining the CCM further includes the following steps: (f1) a step of etching the isolation layer to thereby form a part of a contact area between the CCM area and the electrode layer; (f2) ) The procedure of repeating spin coating and general photolithography on this CCM area to form individual CCM patterns of red, green and blue pixels; and (f3) Sputtering a transparent conductive material layer on top of this display element. 9. The pixel structure process for a full-color OLED display element according to claim 8, comprising a step of limiting the transparent conductive material layer.
ンジウム・錫酸化物であることを特徴とする請求項8に
記載のフルカラーOLEDディスプレイエレメントの画素構
造プロセス。13. The pixel structure process for a full color OLED display element according to claim 8, wherein in step (g), the transparent conductive material layer is indium tin oxide.
材料であることを特徴とする請求項8に記載のフルカラ
ーOLEDディスプレイエレメントの画素構造プロセス。14. The pixel structure process of a full color OLED display element according to claim 8, wherein in step (h), the OLED is a blue OLED as a light emitting material.
Dを発光材料であることを特徴とする請求項8に記載のフ
ルカラーOLEDディスプレイエレメントの画素構造プロセ
ス。15. In the step (h), the OLED is a polymer light emitting LE.
9. The pixel structure process of a full color OLED display element according to claim 8, wherein D is a light emitting material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001085367A JP2002299055A (en) | 2001-03-23 | 2001-03-23 | Pixel structure of full color oled display element and method of manufacturing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001085367A JP2002299055A (en) | 2001-03-23 | 2001-03-23 | Pixel structure of full color oled display element and method of manufacturing |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002299055A true JP2002299055A (en) | 2002-10-11 |
Family
ID=18940886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001085367A Pending JP2002299055A (en) | 2001-03-23 | 2001-03-23 | Pixel structure of full color oled display element and method of manufacturing |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002299055A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8159426B2 (en) | 2005-02-03 | 2012-04-17 | Chimei Innolux Corporation | Organic light emitting display devices and methods of rendering images thereof |
-
2001
- 2001-03-23 JP JP2001085367A patent/JP2002299055A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8159426B2 (en) | 2005-02-03 | 2012-04-17 | Chimei Innolux Corporation | Organic light emitting display devices and methods of rendering images thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6522066B2 (en) | Pixel structure of an organic light-emitting diode display device and its fabrication method | |
CN100483731C (en) | System for displaying images including electroluminescent device and method for fabricating the same | |
CN103022079B (en) | Array substrate, preparation method of array substrate and organic light emitting diode display device | |
TWI255432B (en) | Active matrix organic electroluminescent display device and fabricating method thereof | |
CN103489894B (en) | Active matrix organic electroluminescent display device, display device and preparation method thereof | |
US9679953B2 (en) | WOLED back panel and method of manufacturing the same | |
US9184420B2 (en) | Digitized OLED light source | |
CN105027313A (en) | Organic light emitting element, organic light emitting display device, and method of manufacturing the organic light emitting display device | |
CN103107184A (en) | Organic light emitting display panel and method of manufacturing the same | |
TWI518918B (en) | Thin film transistor array substrate and method for manufacturing the same | |
CN101043047A (en) | Display apparatus and method of manufacturing thereof | |
US7049636B2 (en) | Device including OLED controlled by n-type transistor | |
TWI338531B (en) | Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device | |
CN1816228A (en) | Active light-emitting element and active light-emitting displaying device | |
CN1878438A (en) | Organic electroluminescence display device and method for fabricating the same | |
CN108831914A (en) | A kind of organic light emitting display panel, its production method and display device | |
CN103022081B (en) | Array substrate, preparation method of array substrate and organic light emitting diode display device | |
US20060097275A1 (en) | Full-color active matrix organic electroluminescent device, fabrication method thereof and electronic devices employing the same | |
CN203850301U (en) | Active matrix organic electroluminescent device array substrate and display device | |
TW200308178A (en) | Organic electroluminescent device | |
CN104362168B (en) | A kind of organic light-emitting display device and preparation method thereof | |
CN203521417U (en) | Active matrix organic electroluminescence display part and display device | |
TWI238020B (en) | Fabrication and structure for pixels of top-emitting organic light emitting diode | |
JP2002299055A (en) | Pixel structure of full color oled display element and method of manufacturing | |
TW200522775A (en) | An organic light emitting diode panel |