JP2002290161A - Predistortion compensation amplifier - Google Patents

Predistortion compensation amplifier

Info

Publication number
JP2002290161A
JP2002290161A JP2001084275A JP2001084275A JP2002290161A JP 2002290161 A JP2002290161 A JP 2002290161A JP 2001084275 A JP2001084275 A JP 2001084275A JP 2001084275 A JP2001084275 A JP 2001084275A JP 2002290161 A JP2002290161 A JP 2002290161A
Authority
JP
Japan
Prior art keywords
distortion
output
frequency
amplifier
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001084275A
Other languages
Japanese (ja)
Inventor
Naoki Shinko
直樹 新子
Takashi Uchida
貴 内田
Shoji Fujimoto
彰司 藤本
Masaki Sudo
雅樹 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2001084275A priority Critical patent/JP2002290161A/en
Publication of JP2002290161A publication Critical patent/JP2002290161A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To miniaturize a predistortion compensation amplifier to be used for the transmitting part of a radio base station, in a mobile communication system, and to reduce the cost. SOLUTION: The predistortion compensation amplifier is constituted as a delay unit 1 for delaying a high-frequency input signal, in such a way that an input signal is converted into a lower intermediate frequency by a mixer 11, delayed by a delay means 12 such as a transversal filter with 100 MHz surface acoustic waves, for example, and returned to be a high-frequency signal again by a mixer 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波の歪補償増
幅器に関し、特に、移動通信の無線基地局などに用いら
れるプリディストーション歪補償増幅器に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency distortion compensating amplifier, and more particularly to a pre-distortion distortion compensating amplifier used for a radio communication base station or the like.

【0002】[0002]

【従来の技術】例えば、UHF帯以上の周波数帯の移動
通信システム、例えば、第3世代移動通信システムの無
線アクセス方式の1つとして実用化されつつあるワイド
バンドCDMA(WCDCM)方式の移動通信システム
において、基地局の高出力トランジスタ電力増幅器の非
線形特性による3次相互変調歪などの歪を抑圧する歪補
償技術として各種の歪補償増幅器が提案され実用化され
ている。
2. Description of the Related Art For example, a mobile communication system of a frequency band equal to or higher than the UHF band, for example, a mobile communication system of a wide band CDMA (WCDCM) system which is being put into practical use as one of radio access systems of a third generation mobile communication system. Various distortion compensation amplifiers have been proposed and put into practical use as distortion compensation techniques for suppressing distortion such as third-order intermodulation distortion due to nonlinear characteristics of a high-output transistor power amplifier of a base station.

【0003】プリディストーション(PD)歪補償増幅
器はその1つであり、増幅器の前段に振幅と位相を変化
させるプリディストーション回路(又は、プリディスト
ータ:前置歪発生器)を挿入して増幅器で発生する歪を
相殺するように構成されている。
A pre-distortion (PD) distortion compensating amplifier is one of them, and a pre-distortion circuit (or pre-distorter: pre-distortion generator) for changing the amplitude and phase is inserted before the amplifier and the amplifier is used. It is configured to cancel the generated distortion.

【0004】図1は本発明を適用しようとする歪補償増
幅器の構成例図であり、アダプティブ・プリディストー
ション歪補償増幅器の具体例である。図において、1は
遅延器、2はプリディストーション回路であり、21は
可変減衰器、22は移相器である。3は、例えば、送信
用電力増幅器など歪補償の対象とする増幅器である。4
は包絡線検出器、5は補正用テーブルを記憶させたメモ
リ、51は可変減衰器用テーブル、52は移相器用テー
ブル、6はサイドバンド電力検出器、7は積分器、8は
制御器である。
FIG. 1 is a structural example of a distortion compensating amplifier to which the present invention is applied, and is a specific example of an adaptive pre-distortion distortion compensating amplifier. In the figure, 1 is a delay device, 2 is a predistortion circuit, 21 is a variable attenuator, and 22 is a phase shifter. Reference numeral 3 denotes an amplifier to be subjected to distortion compensation, such as a transmission power amplifier. 4
Is an envelope detector, 5 is a memory storing a correction table, 51 is a variable attenuator table, 52 is a phase shifter table, 6 is a sideband power detector, 7 is an integrator, and 8 is a controller. .

【0005】図1のアダプティブ・プリディストーショ
ン歪補償増幅器の動作原理を説明する。高周波入力信号
は遅延器1に入力されると同時にその包絡線が包絡線検
出器4で検出される。遅延器1の出力はプリディストー
ション回路2によって振幅と位相が調整され増幅器3に
入力される。プリディストーション回路2で生成した歪
成分と増幅器3で発生した歪成分とが相殺され、増幅器
3から歪補償された高周波送信信号が出力される。
The principle of operation of the adaptive predistortion distortion compensating amplifier shown in FIG. 1 will be described. The high-frequency input signal is input to the delay unit 1 and at the same time its envelope is detected by the envelope detector 4. The output of the delay unit 1 is adjusted in amplitude and phase by a predistortion circuit 2 and input to an amplifier 3. The distortion component generated by the pre-distortion circuit 2 and the distortion component generated by the amplifier 3 are cancelled, and the amplifier 3 outputs a high-frequency transmission signal whose distortion is compensated.

【0006】この歪成分の相殺は、プリディストーショ
ン回路2と増幅器3の非線形性がうまく合致するか否か
によってきまる。包絡線検出器4で得た入力信号の包絡
線情報は補正用テーブルメモリ5の補正テーブルで照合
され、刻々と変化する包絡線情報に対応する補正データ
がそれぞれのテーブル51,52から読みだ出され、可
変減衰器21と移相器22の減衰量と移相量を制御す
る。
The cancellation of the distortion component depends on whether or not the nonlinearity of the pre-distortion circuit 2 and the amplifier 3 match well. Envelope information of the input signal obtained by the envelope detector 4 is collated in a correction table of a correction table memory 5, and correction data corresponding to the constantly changing envelope information is read out from each of the tables 51 and 52. Then, the attenuation amount and the phase shift amount of the variable attenuator 21 and the phase shifter 22 are controlled.

【0007】この補正量の精度を上げて最適化するた
め、増幅器3の送信出力の電力スペクトラムの隣接チャ
ネル漏洩電力となるサイドバンド成分の電力をサイドバ
ンド電力検出器6で検出し、積分器7で一定時間毎に積
分して制御器8に入力する。制御器8は補正用テーブル
メモリ5のテーブルの記憶値を更新し、最適な補正信号
がプリディストーション回路2に入力されるように構成
されている。
In order to improve the accuracy of the correction amount and optimize it, the power of a sideband component, which becomes adjacent channel leakage power of the power spectrum of the transmission output of the amplifier 3, is detected by a sideband power detector 6 and the integrator 7 Is integrated at regular time intervals and input to the controller 8. The controller 8 is configured to update the stored value of the table of the correction table memory 5 and to input an optimum correction signal to the pre-distortion circuit 2.

【0008】上記のように、入力信号に対して、包絡線
情報と送信出力のサイドバンド電力情報とによるプリデ
ィストーション回路2の制御処理に遅延時間が生じるた
め、入力信号をプリディストーション回路2に入力する
前に遅延器1によって上記の処理時間と同じ時間だけ遅
延させる。
As described above, since a delay time occurs in the control processing of the predistortion circuit 2 based on the envelope information and the sideband power information of the transmission output for the input signal, the input signal is input to the predistortion circuit 2. Before the processing, the delay unit 1 delays the processing time by the same time as the above processing time.

【0009】図3は従来の遅延器の構造例図であり、
(A)はコイル状遅延器31の側面図、(B)はコイル
状遅延器31に線形増幅器32を接続した構成図であ
る。例えば、2GHzの高周波入力信号のときの遅延時
間が160nsecの場合は、長さ約30m、直径約2mm
の、外導体が銅パイプ状の折り曲げ可能なセミリジッド
ケーブルと呼ばれる遅延線用同軸ケーブルを図3(A)
のようなコイル状、または、筐体の空間に収容できる形
状(図示しない)に曲線加工して接続されている。
FIG. 3 is a structural example of a conventional delay unit.
(A) is a side view of the coiled delay device 31, and (B) is a configuration diagram in which a linear amplifier 32 is connected to the coiled delay device 31. For example, when the delay time for a high frequency input signal of 2 GHz is 160 nsec, the length is about 30 m and the diameter is about 2 mm.
FIG. 3A shows a coaxial cable for a delay line called a bendable semi-rigid cable whose outer conductor is a copper pipe.
, Or a curve (not shown) that can be accommodated in the space of the housing.

【0010】さらに、図3(A)のようなコイル状遅延
器31は、挿入損失が約10dBあるため、必要に応じて
図3(B)のように利得補正のため線形増幅器32を縦
続接続して遅延器1とする場合もある。
Further, since the coiled delay device 31 as shown in FIG. 3A has an insertion loss of about 10 dB, a linear amplifier 32 is cascaded for gain correction as shown in FIG. In some cases, the delay unit 1 is used.

【0011】[0011]

【発明が解決しようとする課題】上記従来のプリディス
トーション歪補償増幅器における遅延器1は、コイル状
遅延器31による遅延線であり、高価で、かつ、容積が
大きく、歪補償増幅器の全容積に対して遅延線の占める
割合が大きいため、増幅器のコストダウンと小形化の障
害になっている。
The delay unit 1 in the conventional pre-distortion distortion compensating amplifier is a delay line formed by a coiled delay unit 31 and is expensive and has a large volume. On the other hand, the ratio occupied by the delay line is large, which hinders cost reduction and miniaturization of the amplifier.

【0012】また、その挿入損失を補うために用いられ
る線形増幅器31は、線形特性を良好に実現するために
更にコストと容積が問題となっている。
Further, the linear amplifier 31 used to compensate for the insertion loss has a further problem of cost and volume in order to achieve good linear characteristics.

【0013】さらに、遅延時間の調整のため、コイル状
遅延器31の長さを少しずつ切断し、その都度、測定を
繰り返す作業が必要となって加工費の増大が問題となっ
ている。
Further, in order to adjust the delay time, the length of the coil-shaped delay unit 31 is cut little by little, and each time it is necessary to repeat the measurement, there is a problem that the processing cost increases.

【0014】本発明の目的は、上記従来の遅延器の小形
化とコストダウンを図り、歪補償増幅器の小形化とコス
トダウンを実現したプリディストーション歪補償増幅器
を提供することにある。
An object of the present invention is to provide a predistortion distortion compensating amplifier in which the size and cost of the conventional delay device are reduced and the size and cost of the distortion compensating amplifier are reduced.

【0015】[0015]

【課題を解決するための手段】本発明のプリディストー
ション歪補償増幅器は、高周波入力信号を所定の時間遅
延させる遅延器と、該遅延器の出力を補正信号によって
振幅と位相を調整するプリディストーション回路と、該
プリディストーション回路の出力を増幅して送信出力と
する増幅器と、前記高周波入力信号の包絡線を検出して
包絡線情報を出力する包絡線検出器と、前記包絡線情報
に対応する振幅と位相の補正データを表にして格納され
た補正用テーブルメモリと、前記送信出力の隣接チャネ
ルへの漏洩電力となるサイドバンド信号の電力を検出す
るサイドバンド電力検出器と、前記サイドバンド電力検
出器の出力を一定時間積分する積分器と、該積分器の出
力によって前記メモリの補正用テーブルの補正データを
更新する制御器とが備えられ、前記プリディストーショ
ン回路に入力された信号の振幅と位相が前記メモリから
読み出される補正データによって調整され、前記増幅器
で発生する歪成分が相殺されるように構成されたプリデ
ィストーション歪補償増幅器であって、前記遅延器は、
前記高周波入力信号を低い周波数の中間周波数に変換す
る第1のミクサと、その出力を所定の時間遅延させる遅
延手段と、その出力をもとの高周波信号の周波数に変換
して出力する第2のミクサとで構成されたことを特徴と
するものである。
A predistortion distortion compensating amplifier according to the present invention includes a delay unit for delaying a high-frequency input signal for a predetermined time, and a predistortion circuit for adjusting the amplitude and phase of the output of the delay unit by using a correction signal. An amplifier that amplifies the output of the predistortion circuit to generate a transmission output; an envelope detector that detects an envelope of the high-frequency input signal and outputs envelope information; and an amplitude corresponding to the envelope information. A correction table memory storing the correction data of the phase and the table, a sideband power detector for detecting the power of a sideband signal serving as leakage power of the transmission output to an adjacent channel, and the sideband power detection. An integrator that integrates the output of the integrator for a certain period of time, and a controller that updates correction data in a correction table of the memory with the output of the integrator. A pre-distortion distortion compensating amplifier provided so that the amplitude and the phase of the signal input to the pre-distortion circuit are adjusted by the correction data read from the memory, and the distortion component generated in the amplifier is cancelled. And the delay device is:
A first mixer for converting the high-frequency input signal into an intermediate frequency having a lower frequency, delay means for delaying an output of the first mixer for a predetermined time, and a second means for converting the output to the frequency of the original high-frequency signal and outputting the same And a mixer.

【0016】[0016]

【発明の実施の形態】図2は本発明のプリディストーシ
ョン歪補償増幅器に適用する遅延器の実施例であり、1
1はミクサ、12は遅延回路、13はミクサ、14は局
部発振器である。例えば、WCDMA方式の2GHz帯
の入力信号をミクサ11によって数100MHzの中間
周波数(IF)信号に変換し、例えば、弾性表面波(S
AW)のトランスバーサル・フィルタ構成による遅延回
路12で所定の遅延時間だけ遅延させた後、ミクサ13
によって再び元の高周波信号に変換して出力する。
FIG. 2 shows an embodiment of a delay unit applied to a pre-distortion distortion compensating amplifier according to the present invention.
1 is a mixer, 12 is a delay circuit, 13 is a mixer, and 14 is a local oscillator. For example, an input signal in the 2 GHz band of the WCDMA system is converted into an intermediate frequency (IF) signal of several hundred MHz by the mixer 11, for example, and a surface acoustic wave (S
AW), the delay circuit 12 having a transversal filter configuration delays the signal by a predetermined delay time.
The signal is converted back to the original high-frequency signal and output.

【0017】上記のように、本発明の遅延器1は、2G
Hz帯の高周波入力信号を低い周波数のIFに変換する
ことによって、弾性表面波デバイスを遅延回路として、
小形化とコストダウンを図ったものである。
As described above, the delay unit 1 of the present invention has a 2G
By converting a high frequency input signal in the Hz band to a low frequency IF, the surface acoustic wave device is used as a delay circuit,
This is for miniaturization and cost reduction.

【0018】上記遅延回路12として、数100MHz
での遅延手段としては、上記のSAWフィルタの外に、
誘電体セラミックを利用したマイクロストリップ線路、
または、誘電体同軸共振器などによっても実現すること
ができる。
The delay circuit 12 has a frequency of several hundred MHz.
As the delay means in the above, besides the above SAW filter,
Microstrip line using dielectric ceramic,
Alternatively, it can be realized by a dielectric coaxial resonator or the like.

【0019】図1は本発明の前記遅延器1を用いたプリ
ディストーション歪補償増幅器の構成例図である。この
実施例は図2の周波数変換形遅延器1を用いたものであ
り、動作は従来技術で述べた通りである。遅延器1とし
てセミリジッドケーブルのコイル状遅延器の代わりに、
SAW共振子や誘電体マイクロストリップラインなど、
数100MHzの中間周波数帯で実現が容易な遅延素子
を利用しているため、小形化とコストダウンが図られて
いる。
FIG. 1 is a structural example of a pre-distortion distortion compensating amplifier using the delay unit 1 of the present invention. This embodiment uses the frequency conversion type delay unit 1 shown in FIG. 2, and operates as described in the prior art. Instead of a coiled delay unit of a semi-rigid cable as delay unit 1,
SAW resonators, dielectric microstrip lines, etc.
Since a delay element that can be easily realized in an intermediate frequency band of several hundred MHz is used, miniaturization and cost reduction are achieved.

【0020】[0020]

【発明の効果】以上詳細に説明したように、本発明を実
施することにより、プリディストーション歪補償増幅器
が小形化され、価格が低下し、調整作業も容易になって
効率が上がるなど、実用上の効果は極めて大きい。
As described above in detail, by implementing the present invention, the pre-distortion distortion compensating amplifier can be downsized, the price can be reduced, the adjustment operation can be facilitated, and the efficiency can be increased. The effect is extremely large.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】本発明の要部をなす遅延器の実施例を示す回路
図である。
FIG. 2 is a circuit diagram showing an embodiment of a delay unit forming a main part of the present invention.

【図3】従来の遅延器の構造例図である。FIG. 3 is a structural example diagram of a conventional delay device.

【符号の説明】[Explanation of symbols]

1 遅延器 2 プリディストーション回路 3 増幅器 4 包絡線検出器 5 メモリ 6 サイドバンド電力検出器 7 積分器 8 制御器 11,13 ミクサ 12 遅延回路 14 局部発振器 31 コイル状遅延器 32 直線増幅器 Reference Signs List 1 delay device 2 predistortion circuit 3 amplifier 4 envelope detector 5 memory 6 sideband power detector 7 integrator 8 controller 11, 13 mixer 12 delay circuit 14 local oscillator 31 coiled delay device 32 linear amplifier

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 彰司 東京都中野区東中野三丁目14番20号 株式 会社日立国際電気内 (72)発明者 須藤 雅樹 東京都中野区東中野三丁目14番20号 株式 会社日立国際電気内 Fターム(参考) 5J090 AA01 AA41 CA21 CA94 FA08 FA16 FA19 FA20 GN03 GN07 HN01 KA15 KA16 KA23 KA31 KA32 MA14 SA14 TA01 5K052 AA00 BB07 DD00 FF02 FF06 5K060 BB07 CC04 DD03 DD04 HH04 HH06 HH34 HH37 LL01 LL30 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Shoji Fujimoto 3-14-20 Higashinakano, Nakano-ku, Tokyo Stock Company Hitachi Kokusai Electric Inc. (72) Inventor Masaki Sudo 3-14-20 Higashinakano, Nakano-ku, Tokyo Stock F-term (reference) in Hitachi Kokusai Electric Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 高周波入力信号を所定の時間遅延させる
遅延器と、該遅延器の出力を補正信号によって振幅と位
相を調整するプリディストーション回路と、該プリディ
ストーション回路の出力を増幅して送信出力とする増幅
器と、前記高周波入力信号の包絡線を検出して包絡線情
報を出力する包絡線検出器と、前記包絡線情報に対応す
る振幅と位相の補正データを表にして格納された補正用
テーブルメモリと、前記送信出力の隣接チャネルへの漏
洩電力となるサイドバンド信号の電力を検出するサイド
バンド電力検出器と、前記サイドバンド電力検出器の出
力を一定時間積分する積分器と、該積分器の出力によっ
て前記メモリの補正用テーブルの補正データを更新する
制御器とが備えられ、 前記プリディストーション回路に入力された信号の振幅
と位相が前記メモリから読み出される補正データによっ
て調整され、前記増幅器で発生する歪成分が相殺される
ように構成されたプリディストーション歪補償増幅器で
あって、 前記遅延器は、前記高周波入力信号を低い周波数の中間
周波数に変換する第1のミクサと、その出力を所定の時
間遅延させる遅延手段と、その出力をもとの高周波信号
の周波数に変換して出力する第2のミクサとで構成され
たことを特徴とするプリディストーション歪補償増幅
器。
1. A delay unit for delaying a high-frequency input signal for a predetermined time, a pre-distortion circuit for adjusting an amplitude and a phase of an output of the delay unit by a correction signal, and amplifying an output of the pre-distortion circuit for transmission Amplifier, an envelope detector that detects an envelope of the high-frequency input signal and outputs envelope information, and a correction table storing correction data of amplitude and phase corresponding to the envelope information. A table memory, a sideband power detector for detecting power of a sideband signal serving as a leakage power of the transmission output to an adjacent channel, an integrator for integrating the output of the sideband power detector for a certain period of time, And a controller for updating the correction data of the correction table of the memory according to the output of the device. A pre-distortion distortion compensating amplifier, wherein a width and a phase are adjusted by correction data read from the memory, and a distortion component generated in the amplifier is canceled, wherein the delay unit converts the high-frequency input signal. It is composed of a first mixer for converting a low-frequency intermediate frequency, a delay means for delaying its output for a predetermined time, and a second mixer for converting its output to the frequency of the original high-frequency signal and outputting it. A pre-distortion distortion compensating amplifier characterized in that:
JP2001084275A 2001-03-23 2001-03-23 Predistortion compensation amplifier Pending JP2002290161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001084275A JP2002290161A (en) 2001-03-23 2001-03-23 Predistortion compensation amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001084275A JP2002290161A (en) 2001-03-23 2001-03-23 Predistortion compensation amplifier

Publications (1)

Publication Number Publication Date
JP2002290161A true JP2002290161A (en) 2002-10-04

Family

ID=18939967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001084275A Pending JP2002290161A (en) 2001-03-23 2001-03-23 Predistortion compensation amplifier

Country Status (1)

Country Link
JP (1) JP2002290161A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517650A (en) * 2011-06-24 2014-07-17 ヌジラ リミテッド Envelope tracking system for MIMO

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6128212A (en) * 1984-07-17 1986-02-07 Mitsubishi Electric Corp Signal delay device
JP2000512111A (en) * 1996-07-23 2000-09-12 スペクトリアン コーポレーシヨン RF amplifier having adaptive predistortion circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6128212A (en) * 1984-07-17 1986-02-07 Mitsubishi Electric Corp Signal delay device
JP2000512111A (en) * 1996-07-23 2000-09-12 スペクトリアン コーポレーシヨン RF amplifier having adaptive predistortion circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517650A (en) * 2011-06-24 2014-07-17 ヌジラ リミテッド Envelope tracking system for MIMO
US9490881B2 (en) 2011-06-24 2016-11-08 Qualcomm Incorporated Envelope tracking system for MIMO

Similar Documents

Publication Publication Date Title
US6735419B2 (en) High efficiency wideband linear wireless power amplifier
US7792214B2 (en) Polar modulation transmitter circuit and communications device
US6326845B1 (en) Feedforward amplifier
JP4627457B2 (en) amplifier
JP4793807B2 (en) amplifier
US6751266B1 (en) RF transmitter employing linear and non-linear pre-correctors
EP1282224A4 (en) Distortion compensation apparatus
KR20020008456A (en) Base station transmit unit with feed-forward mode linearization unit
US8854128B2 (en) Amplifying device and signal processing device
US20190158048A1 (en) Gain-Dependent Impedance Matching and Linearity
US7046972B2 (en) Predistortion linearizer and predistortion distortion compensation method, program, and medium
US20030234687A1 (en) Wideband power amplifier linearization technique
JP2002290161A (en) Predistortion compensation amplifier
WO2007074663A1 (en) Transmitter apparatus
JP2003332852A (en) Predistortion circuit
KR101046339B1 (en) Transmitter and Receiver of Mobile Communication Device
KR100203056B1 (en) High frequency power amplifier
RU2178946C2 (en) Nonlinear distortion corrector
JP2006279775A (en) Distortion compensation apparatus and distortion correction method
JP3201166B2 (en) Low distortion amplifier, multi-stage amplifier and base station for mobile communication
WO2021260828A1 (en) Doherty amplifier
JP2006203271A (en) Distortion generating circuit and high frequency circuit
KR20110068725A (en) Output unitt for a mobile telecommunication equipments
KR100291146B1 (en) Linear power amplifier
EP1400010B1 (en) Rf transmitter employing linear and non-linear pre-correctors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629