JP2002289580A - Ashing method, plasma treatment method and mask manufacturing method - Google Patents

Ashing method, plasma treatment method and mask manufacturing method

Info

Publication number
JP2002289580A
JP2002289580A JP2001088388A JP2001088388A JP2002289580A JP 2002289580 A JP2002289580 A JP 2002289580A JP 2001088388 A JP2001088388 A JP 2001088388A JP 2001088388 A JP2001088388 A JP 2001088388A JP 2002289580 A JP2002289580 A JP 2002289580A
Authority
JP
Japan
Prior art keywords
plasma
substrate
chromium film
film
ashing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001088388A
Other languages
Japanese (ja)
Inventor
Junichi Tonoya
純一 戸野谷
Akihiro Fujiwara
章裕 藤原
Koji Motokawa
剛治 本川
Tetsuo Takemoto
哲夫 竹本
Masami Watase
正美 渡瀬
Hidehiro Watanabe
秀弘 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001088388A priority Critical patent/JP2002289580A/en
Publication of JP2002289580A publication Critical patent/JP2002289580A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Plasma Technology (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a mask manufacturing method which can restrain thickness reduction of a chromium film to a minimum when a substrate on which the chromium film is formed is treated by using plasma. SOLUTION: The mask manufacturing method is provided with a resist film forming process for forming a resist film 102 on the chromium film 101 formed on a quartz substrate 100, a patterning process for patterning the resist film 102, an etching process for etching the chromium film 101 by applying the resist film 102 to a mask, and an ashing process for eliminating the resist film 102. The ashing process is provided with a reaction gas introducing process for introducing reaction gas into a vacuum chamber 11 which accommodates the quartz substrate 100, a plasma generating process for generating plasma in the vacuum chamber 11, a substrate temperature adjusting process for adjusting a temperature of the quartz substrate 100, and an excluding process for excluding ions in plasma P to the chromium film 101.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体デバイスや
液晶表示装置の製造工程におけるアッシング方法、プラ
ズマ処理方法及びマスク製造方法に関し、特にクロム膜
の膜厚減少を抑制できるものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ashing method, a plasma processing method, and a mask manufacturing method in a process for manufacturing a semiconductor device or a liquid crystal display device, and more particularly to a method capable of suppressing a decrease in the thickness of a chromium film.

【0002】[0002]

【従来の技術】半導体デバイス製造のリソグラフィ工程
で用いるフォトマスクの遮光材料として、あるいは、液
晶ディスプレイ駆動用の薄膜トランジスタの配線材料と
して、クロム膜が用いられている。このクロム膜を微細
パターンに加工する際にはフォトレジストをマスクとし
たエッチングが行われる。エッチング後、酸素プラズマ
等のプラズマ用いてフォトレジストを除去する、いわゆ
るアッシング処理を行う。
2. Description of the Related Art A chromium film is used as a light-shielding material of a photomask used in a lithography process of manufacturing a semiconductor device or as a wiring material of a thin film transistor for driving a liquid crystal display. When processing this chromium film into a fine pattern, etching is performed using a photoresist as a mask. After the etching, a so-called ashing process for removing the photoresist using plasma such as oxygen plasma is performed.

【0003】図4はこのようなプラズマを用いてアッシ
ング処理を行うプラズマ処理装置1を示す図である。プ
ラズマ処理装置1は、石英基板100を収容する反応容
器2を備えている。反応容器2の開口部2aには、石英
窓3が嵌め込まれており、外部からマイクロ波(2.4
5GHz)が導入される。また、外部から酸素ガスを導
入するためのガス導入口4と、処理対象となる石英基板
100を載置する電極5と、反応容器2内を減圧するた
めの排気機構とを備えている。なお、電極5には高周波
によるバイアス電流(13.56MHz)がかけられて
いる。
FIG. 4 is a view showing a plasma processing apparatus 1 for performing an ashing process using such a plasma. The plasma processing apparatus 1 includes a reaction vessel 2 that houses a quartz substrate 100. A quartz window 3 is fitted into the opening 2a of the reaction vessel 2, and a microwave (2.4
5 GHz) is introduced. Further, a gas inlet 4 for introducing oxygen gas from the outside, an electrode 5 on which the quartz substrate 100 to be processed is placed, and an exhaust mechanism for reducing the pressure inside the reaction vessel 2 are provided. Note that a high frequency bias current (13.56 MHz) is applied to the electrode 5.

【0004】[0004]

【発明が解決しようとする課題】上述したアッシング処
理方法では次のような問題があった。すなわち、プラズ
マ中のイオンがクロム膜に入射すると、クロム膜が削ら
れてしまうことがある。クロム膜が削られると膜厚が減
少し、フォトマスクとしては遮光性が損なわれたり、ま
た、トランジスタの配線材料としては抵抗が増加し所期
の性能が得られないという問題がある。
The ashing method described above has the following problems. That is, when ions in the plasma enter the chromium film, the chromium film may be cut off. When the chromium film is scraped, the film thickness is reduced, so that the light-shielding property is impaired as a photomask, and the resistance is increased as a wiring material of a transistor, so that desired performance cannot be obtained.

【0005】そこで本発明は、表面にクロム膜が形成さ
れた基板にプラズマを用いて処理を行う際に、クロム膜
の膜厚減少を最小限に抑えることができるアッシング方
法、プラズマ処理方法及びマスク製造方法を提供するこ
とを目的としている。
Accordingly, the present invention provides an ashing method, a plasma processing method, and a mask, which can minimize a decrease in the thickness of a chromium film when a plasma treatment is performed on a substrate having a chromium film formed on the surface. It is intended to provide a manufacturing method.

【0006】[0006]

【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明のアッシング方法、プラズマ処
理方法及びマスク製造方法は次のように構成されてい
る。
Means for Solving the Problems In order to solve the above problems and achieve the object, an ashing method, a plasma processing method and a mask manufacturing method of the present invention are configured as follows.

【0007】(1)基板上のクロム膜の上面に形成され
たレジストを除去するアッシング方法において、オゾン
或いは活性酸素の存在下で、上記基板の温度を調整する
と共に上記クロム膜に対してイオンを排除してレジスト
を除去することを特徴とする。
(1) In an ashing method for removing a resist formed on an upper surface of a chromium film on a substrate, in the presence of ozone or active oxygen, the temperature of the substrate is adjusted and ions are applied to the chromium film. It is characterized by removing and removing the resist.

【0008】(2)基板上のクロム膜の上面に形成され
たレジストをプラズマを用いて除去するアッシング方法
において、上記基板を収容する容器内に反応ガスを導入
する反応ガス導入工程と、上記容器内にプラズマを発生
させるプラズマ発生工程と、上記基板の温度を調整する
基板温度調整工程と、上記クロム膜に対して上記プラズ
マ中のイオンを排除する排除工程とを備えていることを
特徴とする。
(2) In an ashing method for removing a resist formed on an upper surface of a chromium film on a substrate by using plasma, a reactive gas introducing step of introducing a reactive gas into a container accommodating the substrate; A plasma generation step of generating plasma inside the substrate, a substrate temperature adjustment step of adjusting the temperature of the substrate, and an elimination step of eliminating ions in the plasma with respect to the chromium film. .

【0009】(3)上記(2)に記載されたアッシング
方法であって、上記排除工程は、上記容器内の圧力を高
めることで上記プラズマを上記基板と離れた位置に収束
させる加圧工程であることを特徴とする。
(3) In the ashing method described in the above (2), the removing step is a pressurizing step of converging the plasma to a position away from the substrate by increasing a pressure in the container. There is a feature.

【0010】(4)上記(2)に記載されたアッシング
方法であって、上記排除工程は、上記容器に磁場をかけ
ることで上記プラズマを上記基板と離れた位置に収束さ
せる磁場印加工程であることを特徴とする。
(4) In the ashing method described in the above (2), the removing step is a magnetic field applying step of applying a magnetic field to the container to converge the plasma at a position away from the substrate. It is characterized by the following.

【0011】(5)上記(2)に記載されたアッシング
方法であって、上記排除工程は、上記基板と上記プラズ
マとの間に上記基板側へのイオンの流動を抑える手段を
設け、上記クロム膜に対して上記プラズマ中のイオンを
抑制する工程であることを特徴とする。
(5) In the ashing method described in the above (2), in the elimination step, means for suppressing a flow of ions to the substrate side between the substrate and the plasma is provided. The method is characterized in that it is a step of suppressing ions in the plasma with respect to the film.

【0012】(6)クロム膜が露出した基板表面をプラ
ズマを用いて処理するプラズマ処理方法において、上記
基板を収容する容器内に反応ガスを導入する反応ガス導
入工程と、上記容器内にプラズマを発生させるプラズマ
発生工程と、上記基板の温度を調整する基板温度調整工
程と、上記クロム膜に対して上記プラズマ中のイオンを
排除する排除工程とを備えていることを特徴とする。
(6) In a plasma processing method for processing a substrate surface with an exposed chromium film using plasma, a reactive gas introducing step of introducing a reactive gas into a container accommodating the substrate; The method is characterized by comprising a plasma generating step for generating, a substrate temperature adjusting step for adjusting the temperature of the substrate, and an eliminating step for eliminating ions in the plasma from the chromium film.

【0013】(7)基板上にクロム膜を選択的に形成す
ることで部分的に光を透過させるマスクを形成するマス
ク製造方法において、上記基板上にクロム膜を形成する
クロム膜形成工程と、上記クロム膜上にレジスト膜を形
成するするレジスト膜形成工程と、上記レジスト膜を露
光・現像してパターニングするパターニング工程と、上
記レジスト膜をマスクとして上記クロム膜をエッチング
するエッチング工程と、上記レジスト膜を除去するアッ
シング工程とを備え、上記アッシング工程は、上記基板
を収容する容器内に反応ガスを導入する反応ガス導入工
程と、上記容器内にプラズマを発生させるプラズマ発生
工程と、上記基板の温度を調整する基板温度調整工程
と、上記クロム膜に対して上記プラズマ中のイオンを排
除する排除工程とを備えていることを特徴とする。
(7) In a mask manufacturing method for forming a mask that partially transmits light by selectively forming a chromium film on a substrate, a chromium film forming step of forming a chromium film on the substrate; A resist film forming step of forming a resist film on the chromium film; a patterning step of exposing and developing the resist film to pattern the resist film; an etching step of etching the chromium film using the resist film as a mask; An ashing step of removing a film, wherein the ashing step is a reaction gas introduction step of introducing a reaction gas into a container containing the substrate, a plasma generation step of generating plasma in the container, A substrate temperature adjusting step of adjusting the temperature, and an elimination step of eliminating ions in the plasma with respect to the chromium film. For example, characterized in that is.

【0014】(8)上記(7)に記載されたマスク製造
方法であって、上記排除工程は、上記容器内の圧力を高
めることで上記プラズマを上記基板と離れた位置に収束
させる加圧工程であることを特徴とする。
(8) In the method of manufacturing a mask according to (7), the removing step includes a step of increasing the pressure in the container to converge the plasma at a position away from the substrate. It is characterized by being.

【0015】(9)上記(7)に記載されたマスク製造
方法であって、上記排除工程は、上記容器に磁場をかけ
ることで上記プラズマを上記基板とは離れた位置に収束
させる磁場印加工程であることを特徴とする。
(9) In the mask manufacturing method according to the above (7), the excluding step includes applying a magnetic field to the container to converge the plasma at a position away from the substrate. It is characterized by being.

【0016】(10)上記(7)に記載されたマスク製
造方法であって、上記排除工程は、上記基板と上記プラ
ズマとの間に上記基板側へのイオンの流動を抑える手段
を設け、上記クロム膜に対して上記プラズマ中のイオン
を抑制する工程であることを特徴とする。
(10) In the mask manufacturing method according to the above (7), in the removing step, means for suppressing a flow of ions to the substrate side between the substrate and the plasma is provided. The method is characterized in that the step is a step of suppressing ions in the plasma with respect to the chromium film.

【0017】[0017]

【発明の実施の形態】図1は本発明の第1の実施の形態
に係るマスク製造方法に用いるプラズマ処理装置10を
示す縦断面図、図2の(a)〜(e)はマスク製造方法
における工程を示す説明図である。プラズマ処理装置1
0は、フォトレジストRを除去するアッシング処理に用
いられる。
FIG. 1 is a longitudinal sectional view showing a plasma processing apparatus 10 used in a mask manufacturing method according to a first embodiment of the present invention, and FIGS. 2A to 2E show a mask manufacturing method. It is explanatory drawing which shows the process in FIG. Plasma processing device 1
0 is used for an ashing process for removing the photoresist R.

【0018】プラズマ処理装置10は、真空チャンバ
(反応容器)11を備えている。真空チャンバ11の開
口部11aには石英板12が嵌め込まれており、石英板
12の外側に配置されたスロットアンテナ(不図示)に
よりマイクロ波(2.45GHz)が導入される。ま
た、外部から酸素ガスを導入するためのガス導入口13
と、処理対象となる石英基板100を載置するテーブル
状の電極14と、真空チャンバ11内を減圧するための
真空ポンプ15とを備えている。なお、電極14に高周
波によるバイアス電流(13.56MHz)を印加する
電流印加部16及び電極14の温度を調整する温度調整
部17が設けられている。また、図1中18は板状部材
(例えば金属板)に多数の開孔が設けられたメッシュを
示している。
The plasma processing apparatus 10 has a vacuum chamber (reaction vessel) 11. A quartz plate 12 is fitted in the opening 11a of the vacuum chamber 11, and a microwave (2.45 GHz) is introduced by a slot antenna (not shown) arranged outside the quartz plate 12. Further, a gas inlet 13 for introducing oxygen gas from the outside.
And a table-shaped electrode 14 on which the quartz substrate 100 to be processed is placed, and a vacuum pump 15 for reducing the pressure in the vacuum chamber 11. A current application unit 16 for applying a high frequency bias current (13.56 MHz) to the electrode 14 and a temperature adjustment unit 17 for adjusting the temperature of the electrode 14 are provided. Also, in FIG. 1, reference numeral 18 denotes a mesh in which a large number of openings are provided in a plate-like member (for example, a metal plate).

【0019】次にこのように構成されたプラズマ処理装
置10を用いたマスクの製造方法について説明する。最
初に図2の(a)に示すように6インチ角サイズの石英
基板100上にスパッタリングによりクロム膜101を
厚さ100nm成膜したもの、及びその上にフォトレジ
スト(日本ゼオン社製:ZEP−7000)102を3
00nm塗布したものを準備する。次に、10kv、
5.0μクーロン/cm の条件で露光し、図2の
(b)に示すように現像液をスプレーして現像する。次
に、図2の(c)に示すように、圧力6.3Pa、Cl
/O=80/20sccm(He、H、HCl、
NH等を添加)、200Wの条件でRIE(エッチン
グ)処理を行う。
Next, the plasma processing apparatus thus configured
A method for manufacturing a mask using the device 10 will be described. Most
First, as shown in FIG. 2A, 6 inch square quartz
A chromium film 101 is formed on a substrate 100 by sputtering.
A film having a thickness of 100 nm, and a photoresist
Strike (ZEP-7000 manufactured by Zeon Corporation) 102
Prepare a coating of 00 nm. Next, 10kv,
5.0μ coulomb / cm 2Exposure under the conditions of
As shown in (b), the developer is sprayed and developed. Next
In addition, as shown in FIG.
2/ O2= 80/20 sccm (He, H2, HCl,
NH3RIE (etchin) under the condition of 200W.
G) Perform the processing.

【0020】次に、クロム膜101上に残ったフォトレ
ジスト102を除去するアッシング処理を行う。すなわ
ち、石英基板100をプラズマ処理装置10の電極14
上に載置する。真空チャンバ11内にOガスを導入
し、真空ポンプ15で排気し、真空ポンプ15の前段に
設けられた圧力調整バルブ(不図示)で真空チャンバ1
1内の圧カを調整する。次に、マイクロ波電力を供給す
ることでプラズマPを生成・維持する。
Next, an ashing process for removing the photoresist 102 remaining on the chromium film 101 is performed. That is, the quartz substrate 100 is connected to the electrode 14 of the plasma processing apparatus 10.
Place on top. O 2 gas is introduced into the vacuum chamber 11, evacuated by a vacuum pump 15, and is evacuated by a pressure adjustment valve (not shown) provided in a stage preceding the vacuum pump 15.
Adjust the pressure in 1. Next, plasma P is generated and maintained by supplying microwave power.

【0021】処理条件は、O:1000sccm、圧力7
0Paとし、マイクロ波パワーは1000Wで一定と
し、基板温度を25〜250℃まで、また、電極14に
印加する高周波電力をを0または100Wと変化させた
条件で、5分間処理を行った。
The processing conditions are as follows: O 2 : 1000 sccm, pressure 7
The treatment was performed for 5 minutes under the conditions that the pressure was 0 Pa, the microwave power was constant at 1000 W, the substrate temperature was 25 to 250 ° C., and the high-frequency power applied to the electrode 14 was 0 or 100 W.

【0022】このアッシング処理により図2の(d)に
示すようにフォトレジスト102が部分的に除去されて
パターニングされる。このとき、クロム膜101の膜厚
はほとんど減少していない。この理由については後述す
る。最後に、図2の(e)に示すように保護膜103を
形成してマスクが形成される。
By this ashing process, the photoresist 102 is partially removed and patterned as shown in FIG. 2D. At this time, the thickness of the chromium film 101 has hardly decreased. The reason will be described later. Finally, as shown in FIG. 2E, a protective film 103 is formed and a mask is formed.

【0023】次にアッシング処理においてクロム膜10
1の膜厚が減少しない理由について説明する。なお、削
れ量は接触式段差計で測定したものである。図3は、電
極14に印加する高周波電力を0としたときの、クロム
膜101とフォトレジスト102のOプラズマ処理に
おけるエッチング速度の基板温度依存性を示すグラフで
ある。フォトレジスト102のアッシング速度は、基板
温度の増大に伴って大きくなる。一方、クロム膜101
は150℃以下ではほとんどエッチングされていない。
その理由はクロム酸化物の融点と沸点の関係により導き
出される。
Next, in the ashing process, the chromium film 10
The reason why the film thickness of No. 1 does not decrease will be described. The amount of scraping was measured by a contact step meter. FIG. 3 is a graph showing the substrate temperature dependence of the etching rate in the O 2 plasma treatment of the chrome film 101 and the photoresist 102 when the high-frequency power applied to the electrode 14 is set to 0. The ashing speed of the photoresist 102 increases as the substrate temperature increases. On the other hand, the chromium film 101
Is hardly etched at 150 ° C. or lower.
The reason is derived from the relationship between the melting point and the boiling point of chromium oxide.

【0024】[0024]

【表1】 [Table 1]

【0025】表1に主なクロム酸化物の融点と沸点を示
す。CrOは揮発性が高く、図3に示された約150
℃を境としたOプラズマによるクロム膜101のエッ
チング現象はCrOの揮発性に依存していると考えら
れる。
Table 1 shows melting points and boiling points of main chromium oxides. CrO 3 is highly volatile and has a viscosity of about 150 as shown in FIG.
It is considered that the etching phenomenon of the chromium film 101 by the O 2 plasma at a temperature of ° C. depends on the volatility of CrO 3 .

【0026】一方、メッシュ18を取り外した場合は、
石英基板100の温度を室温とし、電極14に印加する
高周波電力が0Wの場合1.1nm/minで、また1
00Wの場合は7.3nm/minでクロム膜101が
エッチングされた。このことから、クロム膜101が存
在する石英基板100をOプラズマに曝すとイオンア
シスト効果により、CrOの揮発が促進されてクロム
膜101がエッチングされると考えられる。したがっ
て、メッシュ18の効果によりイオンアシスト効果が減
少する。
On the other hand, when the mesh 18 is removed,
When the temperature of the quartz substrate 100 is room temperature, and the high-frequency power applied to the electrode 14 is 0 W, the frequency is 1.1 nm / min.
In the case of 00W, the chromium film 101 was etched at 7.3 nm / min. From this, it is considered that when the quartz substrate 100 on which the chromium film 101 exists is exposed to O 2 plasma, the volatilization of CrO 3 is promoted by the ion assist effect, and the chromium film 101 is etched. Therefore, the effect of the mesh 18 reduces the ion assist effect.

【0027】上述したように本第1の実施の形態に係る
マスク製造方法において、プラズマ処理装置10を用い
てクロム膜101が形成された石英基板100のアッシ
ング処理を行う際に、メッシュ18により基板側に入射
する酸素イオンの量を低減することでイオンアシスト効
果を低減できるとともに、石英基板100の温度を15
0℃以下に冷却することでクロム膜101の蒸発を防止
することができる。このため、クロム膜101へのダメ
ージが低減し、膜厚の減少を防止することができる。し
たがって、フォトマスクの遮光性の維持や薄膜トランジ
スタの配線抵抗増大を回避することができる。
As described above, in the mask manufacturing method according to the first embodiment, when the ashing process is performed on the quartz substrate 100 on which the chromium film 101 is formed by using the plasma By reducing the amount of oxygen ions incident on the side, the ion assist effect can be reduced and the temperature of the quartz
By cooling to 0 ° C. or less, the chromium film 101 can be prevented from evaporating. For this reason, damage to the chromium film 101 is reduced, and a decrease in film thickness can be prevented. Therefore, it is possible to maintain the light-shielding property of the photomask and avoid an increase in the wiring resistance of the thin film transistor.

【0028】なお、上述した実施の形態においては、O
プラズマ中の酸素ラジカル(活性酸素)とクロムとの
反応により生成されるクロム酸化物のうち、最も揮発性
の高いCrOの揮発を抑制することが本質である。し
たがって、O単ガスプラズマだけでなく、オゾンや、
ガスに対して、希ガスやN、CO、COなどの
ハロゲンを含まないガスを添加したプラズマによる処理
であれば、同様の効果が得られる。
Note that, in the above-described embodiment, O
(2 ) It is essential to suppress the volatilization of the most volatile CrO 3 among chromium oxides generated by the reaction between oxygen radicals (active oxygen) in the plasma and chromium. Therefore, not only O 2 single gas plasma but also ozone,
The same effect can be obtained by a plasma treatment in which a rare gas or a gas containing no halogen such as N 2 , CO, or CO 2 is added to the O 2 gas.

【0029】図4は本発明の第2の実施の形態に係るマ
スク製造方法に使用するプラズマ処理装置20を示す図
である。プラズマ処理装置20は、真空チャンバ(反応
容器)21を備えている。真空チャンバ21にはパイプ
22を介してプラズマ発生室23が接続されている。こ
のプラズマ発生室23には外側から例えばマイクロ波
(2.45GHz)が導入される。
FIG. 4 is a view showing a plasma processing apparatus 20 used in a mask manufacturing method according to a second embodiment of the present invention. The plasma processing apparatus 20 includes a vacuum chamber (reaction vessel) 21. A plasma generation chamber 23 is connected to the vacuum chamber 21 via a pipe 22. For example, a microwave (2.45 GHz) is introduced into the plasma generation chamber 23 from the outside.

【0030】また、真空チャンバ21には、処理対象と
なる石英基板100を載置するテーブル状の電極24
と、真空チャンバ21内を減圧するための真空ポンプ2
6とを備えている。なお、電極24に高周波によるバイ
アス電流(13.56MHz)を印加する電流印加部2
7及び電極24の温度を調整する温度調整部28が設け
られている。
The vacuum chamber 21 has a table-like electrode 24 on which the quartz substrate 100 to be processed is placed.
And a vacuum pump 2 for reducing the pressure in the vacuum chamber 21
6 is provided. The current application unit 2 applies a high frequency bias current (13.56 MHz) to the electrode 24.
A temperature adjusting unit 28 for adjusting the temperatures of the electrode 7 and the electrode 24 is provided.

【0031】本第2の実施の形態に係るプラズマ処理装
置20においても、上述した第1の実施の形態に係るマ
スク製造方法と同様にしてクロム膜101及びフォトレ
ジスト102の形成、露光・現像を行う。
In the plasma processing apparatus 20 according to the second embodiment, the formation, exposure and development of the chromium film 101 and the photoresist 102 are performed in the same manner as in the mask manufacturing method according to the first embodiment. Do.

【0032】次に、クロム膜101上に残ったフォトレ
ジスト102を除去するアッシング処理を行う。すなわ
ち、石英基板100をプラズマ処理装置20の電極24
上に載置する。プラズマ発生室23内にOガスを導入
し、マイクロ波電力を供給することでプラズマPを生成
・維持する。
Next, an ashing process for removing the photoresist 102 remaining on the chromium film 101 is performed. That is, the quartz substrate 100 is placed on the electrode 24 of the plasma processing apparatus 20.
Place on top. O 2 gas is introduced into the plasma generation chamber 23, and microwave power is supplied to generate and maintain the plasma P.

【0033】一方、真空チャンバ21内を真空ポンプ2
6で排気し、真空チャンバ21内の圧カを調整する。同
様の処理条件でアッシングを行うと、フォトレジスト1
02が除去されるが、クロム膜101の膜厚はほとんど
減少しない。これはプラズマPが形成されたプラズマ発
生室23とアッシング処理が行われる真空チャンバ21
とが離間しているため、プラズマP内のイオンによるイ
オンアシスト効果を減少させることができるためであ
る。
On the other hand, a vacuum pump 2
The gas is exhausted in step 6, and the pressure in the vacuum chamber 21 is adjusted. When ashing is performed under the same processing conditions, the photoresist 1
02 is removed, but the thickness of the chromium film 101 hardly decreases. This is because the plasma generation chamber 23 in which the plasma P is formed and the vacuum chamber 21 in which the ashing process is performed.
This is because the ion assist effect due to the ions in the plasma P can be reduced because they are separated from each other.

【0034】上述したように本第2の実施の形態に係る
マスク製造方法において、プラズマ処理装置20を用い
てクロム膜101が形成された石英基板100のアッシ
ング処理を行う際に、プラズマPと石英基板100とを
離間することでイオンアシスト効果を低減できる。この
ため、クロム膜101へのダメージが低減し、膜厚の減
少を防止することができる。したがって、フォトマスク
の遮光性の維持や薄膜トランジスタの配線抵抗増大を回
避することができる。
As described above, in the mask manufacturing method according to the second embodiment, when performing the ashing process on the quartz substrate 100 on which the chromium film 101 is formed using the plasma processing apparatus 20, the plasma P and the quartz are used. By separating the substrate 100 from the substrate 100, the ion assist effect can be reduced. For this reason, damage to the chromium film 101 is reduced, and a decrease in film thickness can be prevented. Therefore, it is possible to maintain the light-shielding property of the photomask and avoid an increase in the wiring resistance of the thin film transistor.

【0035】なお、プラズマPと石英基板100とを離
間する方法としては、真空容器内を高圧とすることでプ
ラズマPを真空容器の一方側(石英基板100から離れ
た位置に)に収束させる加圧させるものや、真空容器に
磁場をかけることでプラズマを容器の一方側(石英基板
100から離れた位置に)に収束させるものがある。
As a method for separating the plasma P from the quartz substrate 100, the plasma P is condensed on one side (at a position away from the quartz substrate 100) of the vacuum container by applying a high pressure to the inside of the vacuum container. Some of them are pressurized, while others apply a magnetic field to the vacuum vessel to converge the plasma to one side of the vessel (at a position away from the quartz substrate 100).

【0036】なお、本発明は前記実施の形態に限定され
るものではない。すなわち、上述した実施の形態では、
フォトレジストを除去するアッシング処理に用いている
が、クロム膜上の残渣を除去する場合に用いても良い。
この他、本発明の要旨を逸脱しない範囲で種々変形実施
可能であるのは勿論である。
The present invention is not limited to the above embodiment. That is, in the above-described embodiment,
Although it is used for the ashing process for removing the photoresist, it may be used for removing the residue on the chromium film.
In addition, it goes without saying that various modifications can be made without departing from the spirit of the present invention.

【0037】[0037]

【発明の効果】本発明によれば、表面にクロム膜が形成
された基板にプラズマを用いて処理を行う際に、クロム
膜の膜厚減少を最小限に抑えることが可能となる。
According to the present invention, when processing is performed using plasma on a substrate having a chromium film formed on its surface, it is possible to minimize a decrease in the thickness of the chromium film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係るマスク製造方
法に使用するプラズマ処理装置の構成を示す図。
FIG. 1 is a diagram showing a configuration of a plasma processing apparatus used for a mask manufacturing method according to a first embodiment of the present invention.

【図2】同マスク製造方法を示す工程図。FIG. 2 is a process chart showing the mask manufacturing method.

【図3】同マスク製造方法のアッシング工程における基
板温度とエッチング速度との関係を示すグラフ。
FIG. 3 is a graph showing a relationship between a substrate temperature and an etching rate in an ashing step of the mask manufacturing method.

【図4】本発明の第2の実施の形態に係るマスク製造方
法に使用するプラズマ処理装置の構成を示す図。
FIG. 4 is a diagram showing a configuration of a plasma processing apparatus used for a mask manufacturing method according to a second embodiment of the present invention.

【図5】従来のアッシング処理に使用するプラズマ処理
装置の構成を示す図。
FIG. 5 is a diagram showing a configuration of a plasma processing apparatus used for a conventional ashing process.

【符号の説明】[Explanation of symbols]

10…プラズマ処理装置 11…真空チャンバ(反応容器) 12…石英板 13…ガス導入口 14…電極 15…真空ポンプ 16…電流印加部 17…温度調整部 18…メッシュ 100…石英基板 101…クロム膜 102…フォトレジスト 103…保護膜 DESCRIPTION OF SYMBOLS 10 ... Plasma processing apparatus 11 ... Vacuum chamber (reaction vessel) 12 ... Quartz plate 13 ... Gas inlet 14 ... Electrode 15 ... Vacuum pump 16 ... Current application part 17 ... Temperature adjustment part 18 ... Mesh 100 ... Quartz substrate 101 ... Chromium film 102: photoresist 103: protective film

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05H 1/46 H01L 21/88 B (72)発明者 本川 剛治 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 竹本 哲夫 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 渡瀬 正美 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 渡辺 秀弘 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Fターム(参考) 2H095 BB17 BB18 BB31 BB38 BC08 4G075 AA24 AA30 CA47 DA01 EB42 EB44 EC21 FA02 FA03 FB02 FB06 FB11 5F004 BA20 BB14 BD01 CA04 DA26 DA27 DB26 5F033 HH07 QQ07 QQ12 XX00 5F046 MA12 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H05H 1/46 H01L 21/88 B (72) Inventor Goji Motokawa 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Inside the Toshiba Microelectronics Center (72) Inventor Tetsuo Takemoto 1 at Komukai Toshiba-cho, Koyuki-ku, Kawasaki-shi, Kanagawa Prefecture Inside the Toshiba Microelectronics Center (72) Inventor Masami Watase Sachi-ku, Kawasaki-shi, Kanagawa No. 1, Muko Toshiba, Toshiba Microelectronics Center Co., Ltd. (72) Inventor Hidehiro Watanabe No. 1, Komukai Toshiba, Koyuki, Kawasaki, Kanagawa Prefecture, Japan Toshiba Micro Electronics Center F-term (reference) 2H095 BB17 BB18 BB31 BB38 BC08 4G075 AA24 AA30 CA47 DA01 EB42 EB44 EC21 FA02 FA03 FB02 FB06 FB11 5F004 BA20 BB14 BD01 CA04 DA26 DA27 DB26 5F033 HH07 QQ07 QQ12 XX00 5F046 MA12

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】基板上のクロム膜の上面に形成されたレジ
ストを除去するアッシング方法において、 オゾン或いは活性酸素の存在下で、上記基板の温度を調
整すると共に上記クロム膜に対してイオンを排除してレ
ジストを除去することを特徴とするアッシング方法。
An ashing method for removing a resist formed on an upper surface of a chromium film on a substrate, wherein the temperature of the substrate is adjusted and ions are eliminated from the chromium film in the presence of ozone or active oxygen. An ashing method, comprising:
【請求項2】基板上のクロム膜の上面に形成されたレジ
ストをプラズマを用いて除去するアッシング方法におい
て、 上記基板を収容する容器内に反応ガスを導入する反応ガ
ス導入工程と、 上記容器内にプラズマを発生させるプラズマ発生工程
と、 上記基板の温度を調整する基板温度調整工程と、 上記クロム膜に対して上記プラズマ中のイオンを排除す
る排除工程とを備えていることを特徴とするアッシング
方法。
2. An ashing method for removing a resist formed on an upper surface of a chromium film on a substrate by using plasma, wherein a reaction gas introducing step of introducing a reaction gas into a container containing the substrate; Ashing comprising: a plasma generation step of generating plasma; a substrate temperature adjustment step of adjusting the temperature of the substrate; and an elimination step of eliminating ions in the plasma with respect to the chromium film. Method.
【請求項3】上記排除工程は、上記容器内の圧力を高め
ることで上記プラズマを上記基板と離れた位置に収束さ
せる加圧工程であることを特徴とする請求項2に記載の
アッシング方法。
3. The ashing method according to claim 2, wherein the removing step is a pressurizing step of increasing the pressure in the container to converge the plasma at a position away from the substrate.
【請求項4】上記排除工程は、上記容器に磁場をかける
ことで上記プラズマを上記基板と離れた位置に収束させ
る磁場印加工程であることを特徴とする請求項2に記載
のアッシング方法。
4. The ashing method according to claim 2, wherein said removing step is a magnetic field applying step of applying a magnetic field to said container to converge said plasma at a position distant from said substrate.
【請求項5】上記排除工程は、上記基板と上記プラズマ
との間に上記基板側へのイオンの流動を抑える手段を設
け、上記クロム膜に対して上記プラズマ中のイオンを抑
制する工程であることを特徴とする請求項2に記載のア
ッシング方法。
5. The exclusion step is a step of providing a means for suppressing the flow of ions to the substrate side between the substrate and the plasma, and suppressing ions in the plasma with respect to the chromium film. The ashing method according to claim 2, wherein:
【請求項6】クロム膜が露出した基板表面をプラズマを
用いて処理するプラズマ処理方法において、 上記基板を収容する容器内に反応ガスを導入する反応ガ
ス導入工程と、 上記容器内にプラズマを発生させるプラズマ発生工程
と、 上記基板の温度を調整する基板温度調整工程と、 上記クロム膜に対して上記プラズマ中のイオンを排除す
る排除工程とを備えていることを特徴とするプラズマ処
理方法。
6. A plasma processing method for processing a substrate surface with an exposed chromium film using plasma, comprising: a reactive gas introducing step of introducing a reactive gas into a container accommodating the substrate; and generating a plasma in the container. A plasma processing method, comprising: a plasma generating step of causing a plasma to be generated; a substrate temperature adjusting step of adjusting a temperature of the substrate; and an elimination step of eliminating ions in the plasma from the chromium film.
【請求項7】基板上にクロム膜を選択的に形成すること
で部分的に光を透過させるマスクを形成するマスク製造
方法において、 上記基板上にクロム膜を形成するクロム膜形成工程と、 上記クロム膜上にレジスト膜を形成するするレジスト膜
形成工程と、 上記レジスト膜を露光・現像してパターニングするパタ
ーニング工程と、 上記レジスト膜をマスクとして上記クロム膜をエッチン
グするエッチング工程と、 上記レジスト膜を除去するアッシング工程とを備え、 上記アッシング工程は、上記基板を収容する容器内に反
応ガスを導入する反応ガス導入工程と、 上記容器内にプラズマを発生させるプラズマ発生工程
と、 上記基板の温度を調整する基板温度調整工程と、 上記クロム膜に対して上記プラズマ中のイオンを排除す
る排除工程とを備えていることを特徴とするマスク製造
方法。
7. A mask manufacturing method for forming a mask that partially transmits light by selectively forming a chromium film on a substrate, comprising: a chromium film forming step of forming a chromium film on the substrate; A resist film forming step of forming a resist film on the chromium film; a patterning step of exposing and developing the resist film to pattern the resist film; an etching step of etching the chromium film using the resist film as a mask; An ashing step of removing a gas; a step of introducing a reaction gas into a container accommodating the substrate; a step of introducing a reaction gas; a plasma generation step of generating plasma in the container; and a temperature of the substrate. Adjusting the temperature of the substrate, and removing the ions in the plasma with respect to the chromium film. Mask manufacturing method characterized by that example.
【請求項8】上記排除工程は、上記容器内の圧力を高め
ることで上記プラズマを上記基板と離れた位置に収束さ
せる加圧工程であることを特徴とする請求項7に記載の
マスク製造方法。
8. The mask manufacturing method according to claim 7, wherein said removing step is a pressurizing step in which the plasma is converged at a position distant from said substrate by increasing a pressure in said container. .
【請求項9】上記排除工程は、上記容器に磁場をかける
ことで上記プラズマを上記基板とは離れた位置に収束さ
せる磁場印加工程であることを特徴とする請求項7に記
載のマスク製造方法。
9. The mask manufacturing method according to claim 7, wherein the removing step is a magnetic field applying step of applying the magnetic field to the container to converge the plasma at a position away from the substrate. .
【請求項10】上記排除工程は、上記基板と上記プラズ
マとの間に上記基板側へのイオンの流動を抑える手段を
設け、上記クロム膜に対して上記プラズマ中のイオンを
抑制する工程であることを特徴とする請求項7に記載の
マスク製造方法。
10. The elimination step is a step of providing a means for suppressing the flow of ions to the substrate side between the substrate and the plasma, and suppressing ions in the plasma with respect to the chromium film. The method for manufacturing a mask according to claim 7, wherein:
JP2001088388A 2001-03-26 2001-03-26 Ashing method, plasma treatment method and mask manufacturing method Withdrawn JP2002289580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001088388A JP2002289580A (en) 2001-03-26 2001-03-26 Ashing method, plasma treatment method and mask manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001088388A JP2002289580A (en) 2001-03-26 2001-03-26 Ashing method, plasma treatment method and mask manufacturing method

Publications (1)

Publication Number Publication Date
JP2002289580A true JP2002289580A (en) 2002-10-04

Family

ID=18943493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001088388A Withdrawn JP2002289580A (en) 2001-03-26 2001-03-26 Ashing method, plasma treatment method and mask manufacturing method

Country Status (1)

Country Link
JP (1) JP2002289580A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116615A (en) * 2006-11-02 2008-05-22 Tsukuba Semi Technology:Kk Method for stripping mask resist by plasma asher and apparatus therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116615A (en) * 2006-11-02 2008-05-22 Tsukuba Semi Technology:Kk Method for stripping mask resist by plasma asher and apparatus therefor

Similar Documents

Publication Publication Date Title
EP0020776B1 (en) Method of forming patterns
KR20190040313A (en) Pseudo-atomic layer etching method
US20130048606A1 (en) Methods for in-situ chamber dry clean in photomask plasma etching processing chamber
WO2009158311A2 (en) Methods and apparatus for in-situ chamber dry clean during photomask plasma etching
KR102328025B1 (en) Method for patterning differing critical dimensions at sub-resolution scales
JP5271267B2 (en) Mask layer processing method before performing etching process
JP2000091318A (en) Manufacture of semiconductor device
JPH10172960A (en) Ashing method
JPH08227873A (en) Manufacture of semiconductor device
JPH08339950A (en) Photoresist pattern formation and photoresist treatment device
JP2002289580A (en) Ashing method, plasma treatment method and mask manufacturing method
JP3348804B2 (en) Post-etch treatment method
JP2003273002A (en) Method of manufacturing mask
JP3263880B2 (en) Semiconductor substrate processing method
JPH07106310A (en) Dry etching method
JP2003059907A (en) Method of etching anti-reflection film
JP2002359234A (en) Plasma treatment method
KR100528266B1 (en) Solution for removing residual wall residue after dry etching
JP2623672B2 (en) Etching method
JP2001237229A (en) Substrate treatment method, substrate treatment equipment and device manufacturing method
JPH05275325A (en) Manufacture of semiconductor device
JPH08241886A (en) Plasma processing method
JPH02262335A (en) Eliminating method of organic compound film
JP2709188B2 (en) Semiconductor device fine processing method and apparatus
JPH05303210A (en) Pattern forming method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080325

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090928