JP2002283295A - Method of manufacturing microstructure - Google Patents

Method of manufacturing microstructure

Info

Publication number
JP2002283295A
JP2002283295A JP2001091333A JP2001091333A JP2002283295A JP 2002283295 A JP2002283295 A JP 2002283295A JP 2001091333 A JP2001091333 A JP 2001091333A JP 2001091333 A JP2001091333 A JP 2001091333A JP 2002283295 A JP2002283295 A JP 2002283295A
Authority
JP
Japan
Prior art keywords
layer
substrate
structural layer
structural
microstructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001091333A
Other languages
Japanese (ja)
Other versions
JP2002283295A5 (en
JP3972591B2 (en
Inventor
Shunji Uejima
俊司 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001091333A priority Critical patent/JP3972591B2/en
Publication of JP2002283295A publication Critical patent/JP2002283295A/en
Publication of JP2002283295A5 publication Critical patent/JP2002283295A5/ja
Application granted granted Critical
Publication of JP3972591B2 publication Critical patent/JP3972591B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method suitable for manufacturing a microstructure by laminating a plurality of structural layers. SOLUTION: When combining a semiconductor substrate 20 for forming the first structural layer 101 becoming an actuator 6 and a glass substrate 96 for forming the second structural layer 102 becoming a prism via a separation layer 97 so that the respective structural layers 101 and 102 are opposed, an introducing passage 80 of an etchant is secured between microstructure groups 59 to be chipped. Thus, etching efficiency of the separation layer 97 is improved, and time required for a process of separating the substrate 96 by removing the separation layer 97 is shortened so that this microstructure can be manufactured in a short time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ミクロンあるいは
サブミクロンのマイクロ光学素子を備えた光スイッチン
グデバイス等のマイクロマシンを製造するのに適した微
細構造体の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a microstructure suitable for manufacturing a micromachine such as an optical switching device having a micron or submicron micro optical element.

【0002】[0002]

【従来の技術】たとえば、プロジェクタなどの画像表示
装置のライトバルブとして光をオンオフ制御できる画像
表示デバイスとしては、液晶を用いたものが知られてい
る。しかしながら、この液晶を用いた画像表示デバイス
は、高速応答特性が悪く、たかだか数ミリ秒程度の応答
速度でしか動作しない。このため、高速応答を要求され
るような高解像度の画像を表示する装置、さらには、光
通信、光演算、ホログラムメモリー等の光記録装置、光
プリンターを、液晶を用いたスイッチングデバイスで実
現するのは難しい。
2. Description of the Related Art As a light valve of an image display device such as a projector, for example, an image display device that uses liquid crystal is known as an image display device capable of controlling light on / off. However, an image display device using this liquid crystal has a poor high-speed response characteristic and operates only at a response speed of at most several milliseconds. Therefore, a device for displaying a high-resolution image that requires a high-speed response, and further, an optical recording device such as an optical communication device, an optical operation device, a hologram memory, and an optical printer are realized by a switching device using liquid crystal. Difficult.

【0003】そこで、高速動作可能なスイッチングデバ
イスあるいは画像表示デバイスが求められており、その
1つとしてミクロンオーダあるいはさらに小さなサブミ
クロンオーダの微細構造(マイクロストラクチャ)を備
えたマイクロマシンであるスイッチングデバイスの開発
が鋭意進められている。
Therefore, there is a need for a switching device or an image display device capable of operating at a high speed. One of them is the development of a switching device which is a micromachine having a microstructure on the order of microns or a smaller submicron. Is being eagerly pursued.

【0004】[0004]

【発明が解決しようとする課題】これらのマイクロマシ
ンを製造する1つの有効な方法は、フォトリソグラフィ
技術を用いてマイクロマシンの構成を複数の構造層に分
けて積層しながら形成する方法である。そして、複数の
構造層に分けて製造することにより、各々の構造層をそ
の構造層の機能に適した製造方法や材質で製造すること
ができる。したがって、上記の光学スイッチングデバイ
スであれば、例えば、駆動性能の高いアクチュエータ層
と、光学性能の高い光学素子層を備えたハイブリッドな
微細構造体を、それらを順番に積層する製造方法により
製造することができる。
One effective method of manufacturing these micromachines is a method of forming the structure of the micromachine by dividing the structure into a plurality of structural layers using photolithography technology and laminating them. Then, by manufacturing by dividing into a plurality of structural layers, each structural layer can be manufactured by a manufacturing method and a material suitable for the function of the structural layer. Therefore, in the case of the above-mentioned optical switching device, for example, a hybrid microstructure including an actuator layer having high driving performance and an optical element layer having high optical performance can be manufactured by a manufacturing method of sequentially stacking them. Can be.

【0005】さらに、各々の構造層の製造プロセスが異
なる場合は、それぞれの構造層を異なった装置あるいは
異なったタイミングで製造し、後に基板接合といった手
法により、各々の構造層、たとえば、アクチュエータ層
と光学素子層を組み合わせ、光スイッチングデバイスな
どの1つの微細構造体を製造することが検討されてい
る。各々の構造層を基板から含めて製造プロセスを分離
することにより、製造プロセスを最適化しやすく、品質
管理も容易になるというメリットがある。特に、フォト
リソグラフィ技術で半導体回路および構造層まで製造し
た高価な基板を無駄にせずに済み、全体的な歩留まりが
大幅に向上するので経済的な効果も大きい。
Further, when the manufacturing processes of the respective structural layers are different, the respective structural layers are manufactured with different devices or at different timings, and then the respective structural layers, for example, the actuator layer and the actuator layer are formed by a method such as substrate bonding. It has been studied to combine optical element layers to produce one microstructure such as an optical switching device. By separating the manufacturing process by including each structural layer from the substrate, there is an advantage that the manufacturing process is easily optimized and quality control is also facilitated. In particular, an expensive substrate manufactured up to the semiconductor circuit and the structure layer by the photolithography technique is not wasted, and the overall yield is greatly improved, so that the economic effect is large.

【0006】この製造方法では、異なる基板に形成され
た構造層を組み合わせた後に一方あるいは双方の基板を
取除く必要がある。このため、構造層と、第2の基板と
の間に剥離層を設け、エッチングにより剥離層を化学的
に取除くことにより基板を剥離する方法を、本願の出願
人はすでに出願している。エッチングにより剥離層を除
去する方法は、特にドライプロセスで行うことで、簡単
に基板を剥離でき、そして成形される構造層の側にダメ
ージを与えることがない。さらに、剥離された基板を再
利用できるという点でも優れている。
In this manufacturing method, it is necessary to remove one or both substrates after combining structural layers formed on different substrates. Therefore, the applicant of the present application has already applied for a method of providing a release layer between the structural layer and the second substrate and removing the substrate by chemically removing the release layer by etching. In a method of removing the peeling layer by etching, the substrate can be easily peeled by performing the dry process in particular, and the structure layer to be formed is not damaged. Further, it is excellent in that the peeled substrate can be reused.

【0007】また、機械的に基板を剥離するのに比べて
も、エッチング速度で基板を分離できるので、基板を剥
離するプロセスを安定した速度で行うことができる。し
かしながら、エッチング速度以上に剥離速度を上げるこ
とができないという側面もある。製造時間を短縮するこ
とは製造方法において1つの重要な課題であり、基板を
剥離するプロセスに要する時間も短縮できることが望ま
しい。
Further, since the substrate can be separated at an etching rate as compared with the case where the substrate is mechanically peeled off, the substrate peeling process can be performed at a stable speed. However, there is an aspect that the peeling rate cannot be increased more than the etching rate. Reducing the manufacturing time is one important issue in the manufacturing method, and it is desirable that the time required for the process of peeling the substrate can also be reduced.

【0008】上述したような微細構造を積層された構造
層によって製造する場合も、微細構造体を備えたマイク
ロマシンは個別に形成されるのではなく、半導体装置な
どと同様に1つのウェハに複数のチップが同時に製造さ
れる。したがって、構造層が形成される基板の面積もウ
ェハと同様のサイズであり、たとえば、直径が5インチ
や8インチ等のウェハサイズとなる。そして、複数のス
イッチング素子などを備えたチップサイズのデバイスが
1つのウェハ上に配置され、複数の構造層を組み合わせ
ることにより素子が形成され、その素子を個別に動作す
るように分離された後に、各々のデバイス(チップ)が
ダイジングされる。
[0008] In the case where the above-mentioned microstructure is manufactured using a laminated structure layer, a micromachine having a microstructure is not formed individually, but a plurality of micromachines are formed on one wafer similarly to a semiconductor device. Chips are manufactured simultaneously. Therefore, the area of the substrate on which the structural layer is formed is also the same size as the wafer, for example, the wafer size is 5 inches or 8 inches in diameter. Then, after a chip-sized device including a plurality of switching elements is arranged on one wafer, elements are formed by combining a plurality of structural layers, and the elements are separated so as to operate individually. Each device (chip) is diced.

【0009】したがって、基板と構造層との剥離層は基
板面に形成されるので、基板を分離するためには直径8
インチあるいは5インチの面積の剥離層をエッチャント
で除去する必要がある。構造層は基板の厚み方向に形成
されるので、厚みは数μmから数10μm程度の範囲で
あり、エッチングの時間は長くても数分の単位である。
これに対し、基板の面方向に延びた剥離層をエッチング
するために数cmから数10cm単位でエッチングする
必要があり、構造層をエッチングする場合に比較する
と、エッチングに要する時間に10の4乗程度の開きが
ある。したがって、剥離層を除去する時間を短縮するこ
とは、微細構造体を製造するのに要する時間を短縮する
のに大きく寄与することになる。
Therefore, since the peeling layer between the substrate and the structural layer is formed on the substrate surface, a diameter of 8 mm is required to separate the substrate.
An inch or 5 inch area of the release layer must be removed with an etchant. Since the structural layer is formed in the thickness direction of the substrate, the thickness is in the range of several μm to several tens μm, and the etching time is a few minutes at the longest.
On the other hand, in order to etch the peeling layer extending in the plane direction of the substrate, it is necessary to perform etching in units of several cm to several tens of cm. There is a degree of difference. Therefore, shortening the time for removing the release layer greatly contributes to shortening the time required for manufacturing the microstructure.

【0010】そこで、本発明においては、剥離層を用い
て基板上に微細構造を備えた各層を形成し、それらを組
み合わせて微細構造体を製造する方法において、剥離層
を除去する時間を短縮することが可能な製造方法を提供
することを目的としている。そして、信頼性が高く高品
質な微細構造体を短時間で歩留まり良く生産できる製造
方法を提供することを目的としている。
Therefore, in the present invention, in a method of forming each layer having a fine structure on a substrate using a release layer and combining them to manufacture a fine structure, the time for removing the release layer is reduced. It is an object of the present invention to provide a manufacturing method capable of performing the above. Further, it is an object of the present invention to provide a manufacturing method capable of producing a highly reliable and high quality microstructure in a short time with good yield.

【0011】[0011]

【課題を解決するための手段】このため、本発明では、
基板の周囲から剥離層をエッチングするのではなく、基
板の内側からも剥離層をエッチングできるようにしてい
る。すなわち、基板の表面には一面に構造層が形成され
ているので、このままエッチングにより剥離層を除去し
ようとすると剥離層の断面が見えている基板の周囲から
エッチングが剥離層を侵食するのに任せることになる。
このため、基板を分離する際にはcm単位で剥離層がエ
ッチングされるのを待たなければならなかった。これに
対し、本発明においては、基板の内部にエッチャントを
導く導入路を積極的に構造として作り込むことにより周
囲のみならず、内側からもエッチングすることにより、
エッチング時間を短縮し、最終的には、チップ面積程度
のmm単位の長さをエッチングするだけで基板を剥離で
きるようにしている。
Therefore, in the present invention,
Instead of etching the release layer from the periphery of the substrate, the release layer can be etched from the inside of the substrate. That is, since the structural layer is formed on the entire surface of the substrate, if the release layer is to be removed by etching as it is, etching leaves the cross section of the release layer around the substrate where the cross section of the release layer is visible. Will be.
For this reason, when separating a substrate, it was necessary to wait for the peeling layer to be etched in cm units. On the other hand, in the present invention, not only the surroundings, but also the etching from the inside by actively forming the introduction path for guiding the etchant into the inside of the substrate as a structure,
The etching time is shortened, and finally, the substrate can be peeled off only by etching a length of the order of mm on the order of the chip area.

【0012】このため、本発明の微細構造体の製造方法
は、第1の基板に第1の構造層を形成する第1の工程
と、第2の基板に第2の構造層を形成する第2の工程
と、第1および第2の構造層が対面するように組み合わ
せて後にチップ化される複数の微細構造体グループを形
成する第3の工程とを有し、第1および/または第2の
基板には第1および/または第2の構造層を第1および
/または第2の基板から分離可能な剥離層が形成され、
第3の工程において、微細構造体グループを避けて剥離
層に繋がる中空の導入路が形成され、さらに、導入路を
介して供給されたエッチャントにより剥離層を除去する
第4の工程を有する。このように剥離層を除去する第4
の工程の前に、微細構造体グループを製造するのに障害
とならないようにエッチャントを基板の内側、たとえ
ば、中央部分にまで導く導入路を設けることにより、基
板の縁側からだけでなく、導入路に沿った部分からも剥
離層をエッチャントに晒し、短時間で剥離層を除去でき
る。
Therefore, the method for manufacturing a microstructure according to the present invention comprises a first step of forming a first structural layer on a first substrate and a second step of forming a second structural layer on a second substrate. And a third step of forming a plurality of microstructure groups to be later chipped by combining the first and second structural layers such that the first and second structural layers face each other. A release layer capable of separating the first and / or second structural layer from the first and / or second substrate is formed on the first substrate;
In the third step, a hollow introduction path leading to the release layer is formed avoiding the microstructure group, and the method further includes a fourth step of removing the release layer with an etchant supplied through the introduction path. The fourth step of removing the release layer in this manner
Before the step, the introduction path for guiding the etchant to the inside of the substrate, for example, to the central portion, so as not to hinder the manufacture of the microstructure group, is provided not only from the edge of the substrate but also from the introduction path. The exfoliation layer is exposed to the etchant also from the portion along the, and the exfoliation layer can be removed in a short time.

【0013】第3の工程において、少なくとも第1およ
び2の基板の中央部分を通って基板の縁に繋がる導入路
を形成すれば、第4の工程において、縁の側から導入路
に沿ってエッチャントを中央部分まで導き、その導入路
に沿った部分から剥離層をエッチングできる。また、複
数の導入路を形成することにより、剥離層とエッチャン
トとが初期から接触する面積を増加できるので、エッチ
ングする時間を短縮できる。そして、第3の工程におい
て、チップ化する際にダイジングにより切り捨てられる
領域に導入路を形成することにより、チップ化される微
細構造体グループに影響を与えずに、剥離層とエッチャ
ントとが接触する面積を最大にでき、エッチングされる
長さをチップサイズ程度までに低減できる。このため、
剥離層をエッチングする時間を最小限にすることができ
る。したがって、微細構造体を製造する時間を短縮でき
ると共に、このため、歩留まりも向上できる。
[0013] In the third step, if an introduction path connected to the edge of the substrate is formed through at least the central portion of the first and second substrates, an etchant is formed along the introduction path from the edge side in the fourth step. To the central portion, and the release layer can be etched from a portion along the introduction path. Further, by forming a plurality of introduction paths, the area where the peeling layer and the etchant come into contact from the beginning can be increased, so that the etching time can be shortened. Then, in the third step, the release layer and the etchant come into contact with each other without affecting the microstructure group to be chipped by forming an introduction path in a region that is cut off by dicing when the chip is formed. The area can be maximized, and the etched length can be reduced to about the chip size. For this reason,
The time for etching the release layer can be minimized. Therefore, the time for manufacturing the microstructure can be reduced, and the yield can be improved.

【0014】そして、導入路をダイジングする領域に設
けることで、ウェハ上の微細構造体の配置に影響を与え
ることはなく十分な数と面積の導入路をウェハ上に配置
できるので、微細構造体のための有効面積を減少させる
ことがなく、ウェハ上に十分な数の微細構造体グループ
を配置し、生産性を確保できる。たとえば、導入路は第
1および第2の構造層を貼り付ける接着剤を局所的に配
置することにより設けることも可能である。また、第1
および/または第2の構造層として、導入路を構成する
側壁を剥離層の上に形成し、第3の工程において側壁の
内側に接着剤などの第3の工程で塗布される素材が留ま
るようにして、導入路が確実に確保されるようにしても
良い。
By providing the introduction paths in the region where the dicing is to be performed, the introduction paths of a sufficient number and area can be arranged on the wafer without affecting the arrangement of the fine structures on the wafer. Therefore, a sufficient number of microstructure groups can be arranged on the wafer without reducing the effective area for the production, and the productivity can be secured. For example, the introduction path can be provided by locally disposing an adhesive for attaching the first and second structural layers. Also, the first
And / or as a second structural layer, a side wall constituting the introduction path is formed on the release layer so that the material applied in the third step, such as an adhesive, remains inside the side wall in the third step. In this way, the introduction path may be ensured.

【0015】たとえば、フッ化キセノン(XeF2
は、気体のエッチャントでハンドリングも容易であると
同時に、シリコン以外のエッチングレート(選択性)が
非常に小さく、他の構造層を形成する金属や樹脂などの
周囲の材料および構造物にダメージを与えないですみ有
用である。このため、剥離層としてシリコンを採用し、
基板はフッ化キセノンでエッチングされないガラスまた
は酸化シリコンにすることが有効である。そして、シリ
コン以外のエッチングレートが低いといっても長時間に
わたりエッチングされると剥離層以外のエッチングも障
害になる可能性があるが、本発明の製造方法であれば、
エッチング時間が短縮されるので、そのような心配もな
い。
For example, xenon fluoride (XeF 2 )
Is easy to handle with a gaseous etchant, and has a very small etching rate (selectivity) other than silicon, damaging surrounding materials and structures such as metals and resins that form other structural layers. Not useful. For this reason, silicon is adopted as the release layer,
It is effective that the substrate is made of glass or silicon oxide which is not etched by xenon fluoride. And even if it is said that the etching rate other than silicon is low, the etching other than the peeling layer may be an obstacle if it is etched for a long time, but if the manufacturing method of the present invention,
There is no such concern because the etching time is shortened.

【0016】さらに、第1および/または第2の構造層
が剥離層と同じ材質の犠牲層を挟んで形成されている場
合は、この犠牲層も第4の工程において除去することが
可能であり、微細構造を製造する時間をさらに短縮でき
る。フッ化キセノンは犠牲層を除去する際にもシリコン
以外のエッチングレートが非常に小さいので便利であ
り、犠牲層としてもシリコンを利用することが望まし
い。
Further, when the first and / or second structural layers are formed with a sacrifice layer made of the same material as the release layer, this sacrifice layer can be removed in the fourth step. In addition, the time required to manufacture a microstructure can be further reduced. Xenon fluoride is also convenient when removing the sacrificial layer because the etching rate of other elements than silicon is very small, and it is desirable to use silicon also as the sacrificial layer.

【0017】この製造方法においては、CVDなど公知
の半導体プロセスにおいて容易に剥離層を形成できる。
そして、剥離層を除去することにより構造層を基板から
分離できるので、剥離層の形状あるいは厚みを制御する
ことにより面精度の高い微細構造を形成するのに適して
いる。したがって、本発明の製造方法は、構造層で光を
スイッチングする光学素子を形成したり、その他の媒
体、たとえば気体などをスイッチングするスイッチング
素子を形成するのに適している。その際、剥離層を除去
した後に、素子を所望の単位に分離する第5の工程が必
要となる。そして、本発明の製造方法では、基板が分離
された構造層の面は、導入路により、たとえば微細構造
体グループ単位などで分離されており、凹凸になってい
る。したがって、平坦な面ではないので、スピンコート
によりレジストなどの光感応性部材を塗布しパターニン
グすることが難しい。したがって、スプレーコートを用
いてレジストなどの光感応性部材を塗布しパターニング
することで、従来と同様に素子分離を簡単に行うことが
できる。
In this manufacturing method, a release layer can be easily formed in a known semiconductor process such as CVD.
Since the structure layer can be separated from the substrate by removing the release layer, it is suitable for forming a fine structure with high surface accuracy by controlling the shape or thickness of the release layer. Therefore, the manufacturing method of the present invention is suitable for forming an optical element for switching light in the structural layer, or for forming a switching element for switching another medium such as a gas. At that time, a fifth step of separating the element into desired units after removing the release layer is required. Then, in the manufacturing method of the present invention, the surface of the structural layer from which the substrate is separated is separated by the introduction path, for example, in units of the fine structure group, and has irregularities. Therefore, since it is not a flat surface, it is difficult to apply and pattern a photosensitive member such as a resist by spin coating. Therefore, by applying a photosensitive member such as a resist using a spray coat and patterning the same, element isolation can be easily performed as in the conventional case.

【0018】第3の工程では、第1および第2の構造層
の間に、第3の構造層を形成することも可能であり、そ
の第3の構造層にも導入路の一部を形成して導入路の断
面積を大きく確保し、エッチャントの流通を促進するこ
とができる。この際、第3の構造層の一部となる樹脂を
囲うように、ギャップ材を含む樹脂を塗布し、導入路の
側壁を形成することが可能である。ギャップ材として
は、所定の公差の直径の球状の部材を使用でき、第3の
構造層の厚みをギャップ材のサイズにより管理すること
が可能である。さらに、硬化前に基板同士のアライメン
トの調整をする際には、このギャップ材が基板同士を相
対的に動かし易くし、アライメントを手助けする効果も
得られる。また、第3の構造層を剥離層と同じ材質の犠
牲層を挟んで形成する場合は、この犠牲層も第4の工程
において除去できる。
In the third step, a third structural layer can be formed between the first and second structural layers, and a part of the introduction path is also formed in the third structural layer. As a result, a large cross-sectional area of the introduction path can be ensured, and the circulation of the etchant can be promoted. At this time, it is possible to form a side wall of the introduction path by applying a resin including a gap material so as to surround the resin which is to be a part of the third structural layer. As the gap material, a spherical member having a predetermined tolerance diameter can be used, and the thickness of the third structural layer can be controlled by the size of the gap material. Further, when adjusting the alignment between the substrates before the curing, the gap material facilitates the relative movement of the substrates, and has an effect of assisting the alignment. In the case where the third structural layer is formed with a sacrifice layer made of the same material as the release layer, the sacrifice layer can also be removed in the fourth step.

【0019】また、いずれか一方の基板は、本発明によ
り製造される微細構造体の一部として利用することも可
能である。その場合は、たとえば、第2の工程でのみ剥
離層が形成され、第4の工程で除去される。また、それ
に第3の基板に製造された構造層を積層して第3の基板
を除去することにより、順番に構造層を積み上げる製造
方法も本発明に含まれる。
Further, either one of the substrates can be used as a part of the fine structure manufactured by the present invention. In that case, for example, the release layer is formed only in the second step, and is removed in the fourth step. Further, the present invention also includes a manufacturing method in which the structural layers manufactured on the third substrate are stacked thereon and the third substrate is removed to sequentially stack the structural layers.

【0020】構造体の一部として有用な基板は、シリコ
ンやゲルマニウムなどの半導体基板であり、たとえば、
第1の基板が半導体基板であれば、第1の構造層がアク
チュエータとして機能する部分を備えており、第1の基
板に、アクチュエータを駆動する回路を組み込むことが
できる。シリコン基板をフッ化キセノンと組み合わせて
利用する場合は、エッチャントの影響を受けないよう
に、表面に酸化膜を形成することが望ましい。
Substrates useful as part of the structure are semiconductor substrates such as silicon and germanium, for example,
If the first substrate is a semiconductor substrate, the first structural layer has a portion functioning as an actuator, and a circuit for driving the actuator can be incorporated in the first substrate. When a silicon substrate is used in combination with xenon fluoride, it is desirable to form an oxide film on the surface so as not to be affected by an etchant.

【0021】さらに、第1の構造層は、ピエゾアクチュ
エータであっても良いが、シリコンを犠牲層として製造
が容易であり、消費電力も少ない静電アクチュエータが
適している。そして、その犠牲層は第4の工程において
除去できる。また、第2の構造層は、アクチュエータに
より駆動される素子にすることにより、複数のスイッチ
ング素子を備えた微細構造体を提供できる。素子が、複
数の光学素子であれば、画像表示装置などとして利用度
の高い光スイッチングデバイスを本発明により製造でき
る。この場合、第2の構造層を素子に分離する第5の工
程では、上述したように、スプレーコートにより光感応
性部材を塗布しパターニングすることが望ましい。
Further, the first structural layer may be a piezo actuator, but an electrostatic actuator which is easy to manufacture and uses less power by using silicon as a sacrificial layer is suitable. Then, the sacrificial layer can be removed in the fourth step. In addition, by forming the second structural layer as an element driven by an actuator, a microstructure including a plurality of switching elements can be provided. When the element is a plurality of optical elements, an optical switching device having high utility as an image display device or the like can be manufactured by the present invention. In this case, in the fifth step of separating the second structural layer into elements, as described above, it is desirable to apply a photosensitive member by spray coating and pattern the photosensitive member.

【0022】[0022]

【発明の実施の形態】以下では、図面を参照して本願の
発明をさらに説明する。本願の発明は以下で詳述するス
イッチングデバイスに限定されたものではないが、本願
の発明の製造方法を適用することにより、極めて効率良
く製造可能になるものである。この微細構造デバイス
は、光を全反射して伝達可能な導光部の全反射面に対し
スイッチング部の抽出面を接触させてエバネセント光を
抽出し、光学素子の1波長程度あるいはそれ以下の微小
な動きによって、高速で光を変調制御可能な光スイッチ
ングデバイスであるが、その構造を詳述する前に、図1
に、エバネセント光によるスイッチングを行う画像表示
デバイスを用いた画像表示装置の一例としてプロジェク
タ180の概略を示してある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be further described with reference to the drawings. The invention of the present application is not limited to the switching device described in detail below, but can be manufactured extremely efficiently by applying the manufacturing method of the present invention. This microstructure device extracts evanescent light by bringing an extraction surface of a switching portion into contact with a total reflection surface of a light guide portion capable of transmitting light by total internal reflection, and extracts a microscopic light of about one wavelength or less of an optical element. It is an optical switching device capable of controlling the modulation of light at high speed by simple movements.
2 schematically shows a projector 180 as an example of an image display device using an image display device that performs switching by evanescent light.

【0023】このプロジェクタ180は、白色光源18
1と、この白色光源181からの光を3原色に分解して
画像表示ユニット(光スイッチングユニット)55の導
光板(光ガイド)1に入射させる回転色フィルタ182
と、各色の光を変調して出射する画像表示ユニット55
と、出射された光185を投映する投写用レンズ186
とを備えている。そして、各色毎の変調された光185
がスクリーン189に投写され、時間的に混色されるこ
とにより多階調のマルチカラーの画像が出力される。プ
ロジェクタ180は、さらに、画像表示ユニット55お
よび回転色フィルタ182を制御してカラー画像を表示
する制御回路184を備えている。画像表示ユニット5
5は、光ガイド1と以下に詳述する画像表示デバイス
(光スイッチングデバイス)50とにより構成されてお
り、この制御回路184からカラー画像を表示するため
のデータφなどは画像表示デバイス50に供給される。
The projector 180 includes a white light source 18
And a rotating color filter 182 that separates the light from the white light source 181 into three primary colors and makes the light enter the light guide plate (light guide) 1 of the image display unit (light switching unit) 55.
Display unit 55 that modulates and emits light of each color
And a projection lens 186 that projects the emitted light 185.
And Then, modulated light 185 for each color
Are projected onto a screen 189 and mixed with time to output a multi-tone multi-color image. The projector 180 further includes a control circuit 184 that controls the image display unit 55 and the rotating color filter 182 to display a color image. Image display unit 5
Reference numeral 5 denotes a light guide 1 and an image display device (optical switching device) 50 described in detail below. Data φ for displaying a color image and the like from the control circuit 184 are supplied to the image display device 50. Is done.

【0024】このように、図1に示したプロジェクタ1
80は、光を全反射しながら伝達する光ガイド1に投影
用の光を供給する光源181と共に光ガイド1から出射
された光を投写するレンズ185を備えた光を入出力す
る手段と、光ガイド1に供給された投映用の光を変調す
る画像表示デバイス50とを備えており、画像表示デバ
イス50により光ガイド1から漏出するエバネセント光
を制御して画像が表示される。
As described above, the projector 1 shown in FIG.
A light input / output unit 80 includes a light source 181 that supplies light for projection to the light guide 1 that transmits the light while totally reflecting the light, and a lens 185 that projects the light emitted from the light guide 1. An image display device 50 that modulates the projection light supplied to the guide 1 is provided. The image display device 50 controls the evanescent light leaking from the light guide 1 to display an image.

【0025】図2に、エバンセント波(エバネセント
光)を利用して光を変調する画像表示デバイス55の概
要を示してある。この画像表示デバイス55は、光ガイ
ド1と複数の光スイッチング素子(光スイッチング機
構)10が2次元に配列されたスイッチングデバイス5
0とを有し、個々の光スイッチング素子10は、単体で
は導入された光2を全反射して伝達可能な導光板(光ガ
イド)1に接近および離反して光を変調可能な光学素子
(スイッチング部)3と、この光学素子3を駆動するア
クチュエータ6とを備えている。そして、光学素子3の
層およびアクチュエータ6の層が、アクチュエータ6を
駆動する駆動回路およびデジタル記憶回路(記憶ユニッ
ト)が作りこまれた半導体基板20の上に積層され、1
つの光スイッチングデバイス50として集積化されてい
る。
FIG. 2 shows an outline of an image display device 55 that modulates light using an evanescent wave (evanescent light). The image display device 55 includes a switching device 5 in which a light guide 1 and a plurality of optical switching elements (optical switching mechanisms) 10 are two-dimensionally arranged.
0, and each optical switching element 10 is an optical element capable of modulating light by approaching and separating from a light guide plate (light guide) 1 capable of transmitting the totally reflected light 2 by itself. A switching unit) 3 and an actuator 6 for driving the optical element 3. Then, the layer of the optical element 3 and the layer of the actuator 6 are stacked on the semiconductor substrate 20 on which the drive circuit for driving the actuator 6 and the digital storage circuit (storage unit) are built, and
Integrated as one optical switching device 50.

【0026】図2を参照してエバネセント光を利用した
本例の画像表示デバイス55についてさらに詳しく説明
しておく。個々の光スイッチング素子10をベースに説
明すると、図2の左側に示した光スイッチング素子10
aはオン状態であり、右側に示した光スイッチング素子
10bがオフ状態である。光学素子3は、導波路として
の機能を果たす導光板1の面(全反射面)1aに密着す
る面(接触面または抽出面)3aと、この面3aが全反
射面1aに密着したときに漏れ出たエバネセント波を抽
出するV字型のプリズム(マイクロプリズム4)と、こ
のプリズム4の底面で導光板1に対しほほ垂直な方向に
反射するための反射膜46と、V字型のプリズム4を支
持するサポート構造5とを備えている。
With reference to FIG. 2, the image display device 55 of the present embodiment using evanescent light will be described in more detail. When the individual optical switching elements 10 are described as a base, the optical switching elements 10 shown on the left side of FIG.
a is an ON state, and the optical switching element 10b shown on the right side is an OFF state. The optical element 3 has a surface (contact surface or extraction surface) 3a that is in close contact with the surface (total reflection surface) 1a of the light guide plate 1 that functions as a waveguide, and the surface 3a is in close contact with the total reflection surface 1a. A V-shaped prism (microprism 4) for extracting the leaked evanescent wave, a reflection film 46 for reflecting the light from the bottom surface of the prism 4 in a direction substantially perpendicular to the light guide plate 1, and a V-shaped prism And a support structure 5 for supporting the support structure 4.

【0027】このアクチュエータ6は、光学素子3を静
電駆動するタイプであり、そのために、光学素子3のサ
ポート構造5と機械的に連結されて光学素子3と共に動
く上電極(第1の電極)7と、この上電極7と対峙した
位置で半導体基板20に固定された下電極(第2の電
極)8を備えている。さらに、上電極7はアンカープレ
ート9から上方に伸びた支柱11により支持されてい
る。
The actuator 6 is of a type for electrostatically driving the optical element 3. For this purpose, an upper electrode (first electrode) that is mechanically connected to the support structure 5 of the optical element 3 and moves together with the optical element 3. 7 and a lower electrode (second electrode) 8 fixed to the semiconductor substrate 20 at a position facing the upper electrode 7. Further, the upper electrode 7 is supported by a support 11 extending upward from the anchor plate 9.

【0028】図2に示したように、導光板1には光源か
ら照明光2が全反射面1aで全反射する角度で供給され
ており、その内部の全ての界面、すなわち、光学素子部
(光スイッチング部)3に面した側1aと、上方の面
(出射面)において光が繰り返し全反射し、導光板1の
内部が光線で満たされる。したがって、この状態で巨視
的には照明光2は導光板1の内部に閉じ込められ、その
中を損失なく伝播している。一方、微視的には、導光板
1の全反射している面1aの付近では、導光板1から光
の波長程度のごく僅かな距離だけ、照明光2が一度漏出
し進路を変えて再び導光板1の内部に戻るという現象が
起きている。このように面1aから漏出した光を一般に
エバネッセント波と呼ぶ。このエバネッセント波は、全
反射面1aに光の波長程度またはそれ以下の距離で他の
光学部材を接近させることにより取り出すことができ
る。本例の光スイッチング素子10は、この現象を利用
して導光板1を伝達する光を高速で変調、すなわち、ス
イッチング(オンオフ)することを目的としてデザイン
されている。
As shown in FIG. 2, the light guide plate 1 is supplied with the illumination light 2 from the light source at an angle at which the illumination light 2 is totally reflected by the total reflection surface 1a. Light is repeatedly totally reflected on the side 1a facing the light switching portion 3 and on the upper surface (emission surface), and the inside of the light guide plate 1 is filled with light rays. Therefore, in this state, the illumination light 2 is macroscopically confined inside the light guide plate 1 and propagates therein without any loss. On the other hand, microscopically, in the vicinity of the surface 1a of the light guide plate 1 which is totally reflected, the illuminating light 2 once leaks from the light guide plate 1 only for a very small distance of about the wavelength of light and changes its course again. The phenomenon of returning to the inside of the light guide plate 1 has occurred. The light leaked from the surface 1a in this manner is generally called an evanescent wave. This evanescent wave can be extracted by bringing another optical member close to the total reflection surface 1a at a distance of about the wavelength of light or less. The optical switching element 10 of the present embodiment is designed to modulate light transmitted through the light guide plate 1 at high speed, that is, to switch (on / off) using this phenomenon.

【0029】たとえば、図2の光スイッチング素子10
aでは、光学素子3が導光板1の全反射面1aに接触し
た第1の位置にあるので、光学素子3の面3aによりエ
バネセント波を抽出することができる。このため、光学
素子3のマイクロプリズム4で抽出した光2は反射膜4
6で角度が変えられて出射光2aとなる。そして、この
出射光2aが図1に示すプロジェクタ180の投映用の
光185として利用される。一方、光スイッチング素子
10bでは、電極7および8の間に働く静電力により光
学素子3が導光板1から離れた第2の位置に動かされ
る。したがって、光学素子3によってエバネセント波は
抽出されず、光2は導光板1の内部から出ない。
For example, the optical switching element 10 shown in FIG.
In a, since the optical element 3 is at the first position in contact with the total reflection surface 1a of the light guide plate 1, evanescent waves can be extracted by the surface 3a of the optical element 3. Therefore, the light 2 extracted by the micro prism 4 of the optical element 3 is reflected by the reflection film 4
At 6 the angle is changed to become the outgoing light 2a. The emitted light 2a is used as light 185 for projection of the projector 180 shown in FIG. On the other hand, in the optical switching element 10b, the optical element 3 is moved to the second position away from the light guide plate 1 by the electrostatic force acting between the electrodes 7 and 8. Therefore, the evanescent wave is not extracted by the optical element 3, and the light 2 does not exit from the inside of the light guide plate 1.

【0030】エバネセント波を用いた光スイッチング素
子は単独でも光をスイッチングできる装置として機能す
るが、図2に示したように、これらを1次元あるいは2
次元方向、さらには3次元に並べて配置することができ
る構成になっている。特に、2次元にマトリクスあるい
はアレイ状に並べて配置することにより、液晶あるいは
DMDと同様に平面的な画像を表示可能な映像デバイス
あるいは画像表示デバイス55を提供することができ
る。そして、エバネセント光を用いた光スイッチングデ
バイス50では、スイッチング部である光学素子3の移
動距離がサブミクロンオーダとなるので、液晶より1桁
あるいはそれ以上応答速度の速い光変調装置として利用
でき、これを用いた高速動作が可能なプロジェクタ18
0あるいは直視型の画像表示装置を提供することが可能
となる。さらに、エバネセント光を用いた光スイッチン
グ素子10は、サブミクロンオーダの動きで光をほぼ1
00パーセント、オンオフすることが可能であり、非常
にコントラストの高い画像を表現することができる。こ
のため、時間的な分解能を高くすることが容易であり、
高コントラストの画像表示装置を提供できる。
An optical switching element using an evanescent wave functions as a device capable of switching light by itself, but as shown in FIG.
It is configured so that it can be arranged in a three-dimensional direction, or even three-dimensionally. In particular, by arranging them two-dimensionally in a matrix or array, it is possible to provide a video device or an image display device 55 capable of displaying a two-dimensional image similarly to liquid crystal or DMD. In the optical switching device 50 using the evanescent light, the moving distance of the optical element 3 as the switching unit is on the order of submicron, so that the optical switching device 50 can be used as an optical modulator having a response speed one digit or more faster than that of liquid crystal. Projector 18 capable of high-speed operation using
It is possible to provide a zero or direct-view image display device. Further, the optical switching element 10 using the evanescent light allows the light to be moved by approximately 1 submicron order.
It can be turned on and off by 00%, and an image with very high contrast can be expressed. Therefore, it is easy to increase the temporal resolution,
A high-contrast image display device can be provided.

【0031】さらに、この光スイッチングデバイス50
では、駆動回路などが作り込まれた半導体集積基板20
にアレイ状に配置されたアクチュエータ6および光学素
子3が積層された構成であり、これを1チップで提供す
ることが可能である。すなわち、上述したように、半導
体基板20の上にアクチュエータ6および光学素子3と
いったマイクロストラクチャが構築されたマイクロマシ
ン、あるいは集積化デバイスである光スイッチングデバ
イス50と光ガイド1とを組み立てることにより画像表
示デバイス55を供給できる。そして、この画像表示デ
バイス55を組み込むことにより動作速度が速く高解像
で、さらに、高コントラストの画像を表示できるプロジ
ェクタを提供できる。
Further, the optical switching device 50
Now, the semiconductor integrated substrate 20 in which the driving circuit and the like are built
In this configuration, the actuators 6 and the optical elements 3 arranged in an array are stacked, and this can be provided by one chip. That is, as described above, a micromachine in which a microstructure such as the actuator 6 and the optical element 3 is constructed on the semiconductor substrate 20 or an optical switching device 50 as an integrated device and the light guide 1 are assembled. 55 can be supplied. By incorporating the image display device 55, it is possible to provide a projector that can display an image with a high operation speed, a high resolution, and a high contrast.

【0032】このようなアクチュエータ6と光学素子3
とが積層された構造のマイクロマシンを製造する際に本
発明の製造方法は特に適している。積層されたタイプの
マイクロマシンは、もちろん、上記の構成に限定される
ことはなく、たとえば、アクチュエータ6は、図2の上
下1対の電極を備えたものに限定されず、上電極7およ
び下電極8に加え、これらの間で動く中間電極を備えた
もの、さらに、電極対を使用した静電アクチュエータの
代わりに、ピエゾ素子などの他の電気信号により駆動力
を供給可能な機構を用いてアクチュエータを構成するこ
とも可能である。したがって、以下、本明細書では、簡
単のため上下電極の静電駆動タイプのアクチュエータに
基づき光スイッチング素子が駆動されるマイクロマシン
に基づき説明するが、マイクロマシンの構成はこれに限
定されるものではない。
Such an actuator 6 and the optical element 3
The manufacturing method of the present invention is particularly suitable for manufacturing a micromachine having a structure in which are laminated. The stacked type micromachine is, of course, not limited to the above-described configuration. For example, the actuator 6 is not limited to the one having the pair of upper and lower electrodes of FIG. In addition to those having an intermediate electrode that moves between them, an actuator using a mechanism capable of supplying a driving force by another electric signal such as a piezoelectric element instead of an electrostatic actuator using an electrode pair Can also be configured. Therefore, in the present specification, for simplicity, a description will be given based on a micromachine in which an optical switching element is driven based on an electrostatic drive type actuator of upper and lower electrodes, but the configuration of the micromachine is not limited to this.

【0033】ところで、上記の構造の光スイッチングデ
バイス50においては、駆動性能を重視するアクチュエ
ータ層と、光学性能を重視する光学素子層を備えてお
り、これらを同一の製造プロセスで製造しても良いが、
各々の構造層をそれに適した製造プロセスで製造するこ
との方がメリットがある。このため、製造方法として、
2つの基板を用いてそれぞれの構造層を形成し、これら
組み合わせた後に一方の基板を取除く製造方法が歩留ま
りを向上する方法として考えられている。
Incidentally, the optical switching device 50 having the above structure includes an actuator layer that emphasizes driving performance and an optical element layer that emphasizes optical performance, and these may be manufactured by the same manufacturing process. But,
It is more advantageous to manufacture each structural layer by a manufacturing process suitable for it. Therefore, as a manufacturing method,
A manufacturing method in which each of the structural layers is formed using two substrates, and after combining these, one substrate is removed is considered as a method for improving the yield.

【0034】図3に、半導体基板を第1の基板20と
し、この上にアレイ状に並べて光スイッチング素子10
を形成し、光スイッチングデバイス(画像デバイス)5
0を製造する一連の流れをフローチャートで示してあ
る。また、図4〜図16にその各プロセスを模式的に示
してある。本例のプロセスは、微細構造体の構造層を別
々の基板に製造してから、さらに、これらの構造層を挟
むように基板同士を組み合わせて微細構造体を製造する
方法である。なお、図4〜図16は製造過程を模式的に
説明することを目的としており、このため、光スイッチ
ングデバイスあるいはそれが形成される基板さらにはウ
ェハ上の構成を部分的にディフォルメして示してある。
また、以下の製造方法は、回路が形成可能な半導体基板
が第1の基板20であり、光学素子を形成するためのガ
ラス基板が第2の基板96であり、ガラス基板96のみ
を光学素子から剥離し、半導体基板20は剥離せず光ス
イッチングデバイスの一部として利用する例である。
FIG. 3 shows a semiconductor substrate as a first substrate 20 on which the optical switching elements 10 are arranged in an array.
Forming an optical switching device (image device) 5
0 is shown by a flow chart. 4 to 16 schematically show the respective processes. The process of the present example is a method of manufacturing a fine structure by manufacturing the structure layers of the fine structure on separate substrates and then combining the substrates so as to sandwich these structure layers. FIGS. 4 to 16 are intended to schematically explain the manufacturing process. For this reason, the optical switching device or the substrate on which the optical switching device is formed and the configuration on the wafer are partially deformed and shown. is there.
In the following manufacturing method, a semiconductor substrate on which a circuit can be formed is the first substrate 20, a glass substrate for forming an optical element is the second substrate 96, and only the glass substrate 96 is separated from the optical element. This is an example in which the semiconductor substrate 20 is used as a part of an optical switching device without being separated.

【0035】先ず、図3のステップ120で、図4に示
すように、ガラス基板を第2の基板96として用意し、
このガラス基板96の表面にシリコン製の剥離層97を
形成する。この過程では、たとえば、このガラス基板9
6の表面に無機材のシラン(SiH4)を580℃程度
の条件下でプラズマCVD法により蒸着し、アモルファ
スシリコン(a−シリコン)の剥離層97を形成する。
First, in step 120 of FIG. 3, a glass substrate is prepared as the second substrate 96 as shown in FIG.
A release layer 97 made of silicon is formed on the surface of the glass substrate 96. In this process, for example, the glass substrate 9
On the surface of No. 6, an inorganic material silane (SiH 4 ) is deposited by a plasma CVD method at about 580 ° C. to form an amorphous silicon (a-silicon) release layer 97.

【0036】次に、ステップ121で、この第2の基板
96の上に第2の構造層、すなわち、光学素子層3を形
成すると共に、その第2の構造層に後でエッチャントを
導入するための導入路となる構造を形成する。そのた
め、図5に示すように、プラズマCVD法により、TE
OS(テトラエポキシドシラン)をプラズマソースとし
て、基板温度300℃の低温な条件下で蒸着し、3μm
程度の膜厚の酸化シリコンの層98を形成する。
Next, in step 121, a second structural layer, that is, the optical element layer 3 is formed on the second substrate 96, and an etchant is introduced into the second structural layer later. The structure which becomes the introduction path of is formed. Therefore, as shown in FIG.
Using OS (tetraepoxide silane) as a plasma source, vapor deposition was performed under a low temperature condition of a substrate temperature of 300 ° C., and 3 μm
A silicon oxide layer 98 having a film thickness of about the same is formed.

【0037】そのため、図6に示すように、酸化シリコ
ン層98の表面にレジスト(光反応性部材)88をスピ
ンコートし、光学素子としての構造がグレイスケールで
組み込まれているグレイマスク87を通して紫外線86
を照射する。その結果、図7に示すように、光学素子に
加工する所望のパターンにレジスト88がパターニング
される。
For this purpose, as shown in FIG. 6, a resist (photoreactive member) 88 is spin-coated on the surface of the silicon oxide layer 98, and ultraviolet rays are passed through a gray mask 87 in which the structure as an optical element is incorporated in a gray scale. 86
Is irradiated. As a result, as shown in FIG. 7, the resist 88 is patterned into a desired pattern to be processed into an optical element.

【0038】そして、レジスト88をマスクとして酸化
シリコン層98をRIE(反応性イオンエッチング)す
ることにより、図8に示すように、レジスト88の形状
が酸化シリコン層に移し取られる。つまり、レジスト8
8と同等の形状がそのまま酸化シリコン層98に形成さ
れ、酸化シリコン層98が第2の構造層102に加工さ
れる。
Then, by performing RIE (reactive ion etching) on the silicon oxide layer 98 using the resist 88 as a mask, the shape of the resist 88 is transferred to the silicon oxide layer as shown in FIG. That is, the resist 8
8 is formed as it is on the silicon oxide layer 98, and the silicon oxide layer 98 is processed into the second structural layer 102.

【0039】本例では、第2の構造層102として、図
11に示す複数の光学スイッチング素子10を備えたデ
バイス50を1つのチップとして提供するために、スイ
ッチング素子10の複数のプリズム4を構成するための
V構造42が連続して形成される。
In this example, the plurality of prisms 4 of the switching element 10 are configured as the second structural layer 102 in order to provide the device 50 having the plurality of optical switching elements 10 shown in FIG. 11 as one chip. V structure 42 is formed continuously.

【0040】このプロセスでは、図8に示す第2の構造
層102としてV構造42を形成するのと同時に、これ
らV構造42が1つのグループになった構造59の両端
に側壁となる凸部81を加工する。これらのV構造42
が2次元に配列された微細構造グループ59は、後で分
離されてチップ単位の光スイッチングデバイスとなる構
造である。このため、チップ単位の構造59の外側に側
壁81をそれぞれ構成することにより、チップ単位の構
造59の間に溝が形成され、それが後にエッチャントの
導入路80となる。また、この導入路80が形成された
領域は、チップ単位の構造59の間で、後にダイジング
され切り落とされる領域79に相当するので、元来必要
な空間であり、導入路80を形成することにより基板9
6の利用効率が低減するわけでもない。
In this process, the V structures 42 are formed as the second structure layer 102 shown in FIG. 8 and, at the same time, the protrusions 81 serving as side walls are formed at both ends of the structure 59 in which the V structures 42 are grouped. To process. These V structures 42
Are two-dimensionally arranged in a microstructure group 59, which is later separated into chip-based optical switching devices. For this reason, by forming the side walls 81 outside the chip unit structure 59, grooves are formed between the chip unit structures 59, which will later become the etchant introduction paths 80. Further, since the area where the introduction path 80 is formed corresponds to the area 79 which is later diced and cut off between the structures 59 in a chip unit, it is originally a necessary space. Substrate 9
It does not mean that the utilization efficiency of 6 is reduced.

【0041】さらに、第2の構造層102の複数のV構
造42の表面42aにAl−Nd材をスパッタリングし
て、V字型の反射膜46を形成する。このようにして、
第2の基板であるガラス基板96の上にV字型のプリズ
ム層を構成する第2の構造層102を形成する図3のス
テップ121が完了し、第2の構造層102にはV構造
42に加えて導入路80を形成するための側壁となる凸
部81も形成されている。
Further, a V-shaped reflecting film 46 is formed by sputtering an Al-Nd material on the surfaces 42a of the plurality of V structures 42 of the second structural layer 102. In this way,
The step 121 of FIG. 3 for forming the second structural layer 102 constituting the V-shaped prism layer on the glass substrate 96 as the second substrate is completed, and the second structural layer 102 includes the V structure 42. In addition, a projection 81 serving as a side wall for forming the introduction path 80 is also formed.

【0042】一方、第2の基板上に第2の構造層を形成
する工程と前後して、あるいは同時に、図3のステップ
122で、第1の基板となるCMOS回路が構成されて
いる半導体基板20にアクチュエータ6としての機能を
実現する第1の構造層101を形成するプロセスを進行
させる。そして、図3のステップ123で、図9に示す
ように、第1の基板の半導体基板20と第2の基板のガ
ラス基板96とを、第1の構造層101と、第2の構造
層102とが向かい合うように貼り合わせ(組み合わ
せ)る。さらに、本例の製造方法では、貼り合わせる際
に、第1の構造層101と第2の構造層102とを接合
する樹脂層を用いて、これらの基板20および96の間
に、図11に示すプリズム4の一部と、プリズム4とア
クチュエータ6とを接合するサポート構造5となる支持
構造41を第3の構造層103として形成する。
On the other hand, before or after the step of forming the second structural layer on the second substrate, or at the same time, at step 122 in FIG. 3, the semiconductor substrate on which the CMOS circuit serving as the first substrate is formed is formed. The process of forming the first structural layer 101 for realizing the function as the actuator 6 on 20 is advanced. Then, in step 123 of FIG. 3, as shown in FIG. 9, the semiconductor substrate 20 of the first substrate and the glass substrate 96 of the second substrate are combined with the first structural layer 101 and the second structural layer 102. And stick them together (combination). Further, in the manufacturing method of this example, when bonding, a resin layer that joins the first structural layer 101 and the second structural layer 102 is used, and between these substrates 20 and 96, as shown in FIG. A part of the prism 4 shown and a support structure 41 serving as a support structure 5 for joining the prism 4 and the actuator 6 are formed as a third structural layer 103.

【0043】たとえば、まず、図9に示すガラス基板9
6の側の第2の構造層102の界面(接続面)となる反
射膜46の表面と、半導体基板20の側の第1の構造層
101の界面となるアクチュエータ構造6の表面をカッ
プリング材で表面処理する。その後、第1の構造層10
1に、第3の構造層103となる樹脂材、例えばエポキ
シ(EP)材71をチップ単位、すなわち、微細構造グ
ループ59の単位で、点状に複数に分けてシリンジなど
で塗布する。たとえば、その量は1点(サイト)あたり
0.3mg程度であり、本発明者の用いた塗布装置で塗
布量を時間で管理する場合は2.3sec程度になる。
For example, first, the glass substrate 9 shown in FIG.
The surface of the reflective film 46 which is the interface (connection surface) of the second structural layer 102 on the side of the semiconductor substrate 20 and the surface of the actuator structure 6 which is the interface of the first structural layer 101 on the side of the semiconductor substrate 20 are coupling materials. Surface treatment. Thereafter, the first structural layer 10
First, a resin material serving as the third structural layer 103, for example, an epoxy (EP) material 71 is applied in units of chips, that is, in units of the fine structure group 59, and is divided into a plurality of points and applied by a syringe or the like. For example, the amount is about 0.3 mg per one point (site), and about 2.3 seconds when the application amount is controlled by time using the application apparatus used by the present inventor.

【0044】このように、微細構造グループ59の単位
で点状に分けて樹脂材71を塗布することにより、微細
構造グループ59の外側に設けた側壁81により構成さ
れる導入路80が樹脂材71で塞がれることがなく、後
にエッチャントの導入路として利用できる。また、側壁
81は、樹脂材71が不用意に導入路80に流れ出すの
を防止する機能を果たしている。このため、導入路80
のスペースが樹脂によって埋まるのを防止すると共に、
側壁81によって囲われた領域、すなわち、微細構造グ
ループ59の上には十分な樹脂材71が保持され、所定
の厚みの第3の構造層103が形成されるようにしてい
る。本例の製造方法では、第2の構造層102および第
3の構造層103は連続した厚みのある構造ではなく、
断続的に構造体が存在する構造となり、基板96の全体
にわたり一定の厚みを備えた構造にはならない。しかし
ながら、適当な位置に側壁81を設けることにより、そ
れにより第1の構造層101と第2の構造層102とを
接合するための樹脂材71の流れや厚みを適切に制御す
ることが可能となり、精度が高く、構造欠陥のない微細
構造体を製造することができる。
As described above, the resin material 71 is applied in the form of dots in units of the fine structure group 59, so that the introduction path 80 constituted by the side walls 81 provided outside the fine structure group 59 is formed. It can be used later as an introduction path for etchants. Further, the side wall 81 has a function of preventing the resin material 71 from inadvertently flowing into the introduction path 80. Therefore, the introduction path 80
Prevents the space from being filled with resin,
A sufficient resin material 71 is held on the region surrounded by the side wall 81, that is, on the fine structure group 59, so that the third structural layer 103 having a predetermined thickness is formed. In the manufacturing method of this example, the second structural layer 102 and the third structural layer 103 are not a structure having a continuous thickness,
The structure has a structure intermittently, and does not have a structure having a constant thickness over the entire substrate 96. However, by providing the side wall 81 at an appropriate position, it becomes possible to appropriately control the flow and thickness of the resin material 71 for joining the first structural layer 101 and the second structural layer 102. It is possible to manufacture a fine structure with high accuracy and no structural defects.

【0045】これと同時に、基板20の外周などの支持
層41とはならない第3の構造層103に、球状のギャ
ップ材を含んだ樹脂材72を、微量、たとえば、0.0
6mg/ポイント(時間量では0.46sec)程度の
量を塗布することが望ましい。このギャップ材を含んだ
樹脂材72としては、液晶パネルのギャップ材として開
発された積水化学工業(株)製のミクロパールSP−2
03などを含んだものが推奨できる。ミクロパールなど
のギャップ材は、圧縮強度および耐熱性も高く、2つの
基板96および20の間に挟むことにより、ギャップ材
によりこれらの基板96と20の隙間のサイズを調整す
ることが可能となり、第1の構造層101と第2の構造
層102との相対的な組み合わせサイズを制御しやす
い。本例では、ギャップ材により第3の構造層103の
厚みを制御することが可能であり、寸法精度の高い微細
構造を提供することができる。また、粒状のギャップ材
を間に挟むことにより、点で第1の基板20と第2の基
板96が接するようになるので、基板20および96を
貼り合わせた状態であっても少ない抵抗で基板同士の位
置を動かすことが可能であり、アライメント調整もしや
すい。
At the same time, the third structural layer 103 which does not become the support layer 41 such as the outer periphery of the substrate 20 is coated with a minute amount of the resin material 72 including the spherical gap material, for example, 0.0%.
It is desirable to apply an amount of about 6 mg / point (0.46 sec in time amount). As the resin material 72 including the gap material, Micropearl SP-2 manufactured by Sekisui Chemical Co., Ltd., which has been developed as a gap material for a liquid crystal panel.
03 etc. can be recommended. Gap materials such as micropearls also have high compressive strength and heat resistance, and by being sandwiched between the two substrates 96 and 20, the gap material allows the size of the gap between these substrates 96 and 20 to be adjusted. It is easy to control the relative combination size of the first structural layer 101 and the second structural layer 102. In this example, the thickness of the third structural layer 103 can be controlled by the gap material, and a fine structure with high dimensional accuracy can be provided. Further, since the first substrate 20 and the second substrate 96 come into contact with each other by interposing the granular gap material therebetween, even if the substrates 20 and 96 are bonded to each other, the substrate can be formed with a small resistance. It is possible to move the positions of each other, and it is easy to adjust the alignment.

【0046】このように第1の基板20と第2の基板9
6を貼り合わせることにより、図10に示したように、
これらの基板20および96の間に第1の構造層10
1、第3の構造層103および第2の構造層102が積
層された微細構造が出来上がる。すなわち、第1の基板
20の上のアクチュエータ6としての機能を備えた第1
の構造層101、その上に支持層41としての機能を備
えた第3の構造層103、そして、第3の構造層103
の上に、アクチュエータ6に駆動される光学素子3とし
ての機能を備えた第2の構造層102が順番に積層され
る。
As described above, the first substrate 20 and the second substrate 9
6 by pasting them together, as shown in FIG.
Between these substrates 20 and 96, the first structural layer 10
1, a microstructure in which the third structural layer 103 and the second structural layer 102 are stacked is completed. That is, the first substrate having the function as the actuator 6 on the first substrate 20 is provided.
Structure layer 101, a third structure layer 103 having a function as a support layer 41 thereon, and a third structure layer 103
On top of this, a second structural layer 102 having a function as an optical element 3 driven by the actuator 6 is sequentially stacked.

【0047】このように組み合わせる際には、以下のよ
うなプロセスを採用することが望ましい。すなわち、内
部が約0.2Torr以下に減圧されたチャンバー内
で、適当な治具でそれぞれの基板20および96を支持
して貼り合わせた後、この状態を数分間維持し、さら
に、基板20を45℃程度に加温し、樹脂の粘性を下げ
流動性を上げる。さらに、加圧機などにより0.3MP
程度で加圧し、樹脂材71を全体的に広げ、樹脂製の支
持層41を形成する。次に、貼り合わされた第1および
第2の基板20および96を、チャンバーから取り出
し、UV露光機能の付いたアライメント装置(アライナ
ー)にセットする。このUV露光装置は半導体プロセス
のマスク合わせなどにも用いられるもので、例えば、カ
ール・ズース・ジャパン(株)社製のボンドアライナB
A6などを用いることができる。露光装置は、基板間の
アライメントができるステージを備えており、1μmオ
ーダで上下に重ねられた2枚の基板のアライメント調整
を行い、UVを照射して仮止めを行い第1および第2の
基板の相対的な位置を固定する。
In such a combination, it is desirable to employ the following process. That is, after supporting and bonding the substrates 20 and 96 with a proper jig in a chamber in which the pressure is reduced to about 0.2 Torr or less, this state is maintained for several minutes. Heat to about 45 ° C. to lower the viscosity of the resin and increase the fluidity. Furthermore, 0.3MP by a pressure machine
The resin material 71 is spread as a whole by applying pressure to the extent that the support layer 41 made of resin is formed. Next, the bonded first and second substrates 20 and 96 are taken out of the chamber and set on an alignment device (aligner) having a UV exposure function. This UV exposure apparatus is also used for mask alignment in a semiconductor process, for example, a bond aligner B manufactured by Carl Seuss Japan Co., Ltd.
A6 or the like can be used. The exposure apparatus includes a stage capable of performing alignment between substrates, performs alignment adjustment of two substrates that are vertically stacked on the order of 1 μm, temporarily irradiates with UV, and performs first and second substrates. Fix the relative position of.

【0048】このように第1および第2の基板が所望の
相対位置となるようにアライメントの調整がされると、
アライメント装置から取り出し、オーブンなどに入れ熱
硬化処理する。本例では、120℃で60分の条件下で
加熱し、樹脂製の支持層41を硬化させ、アクチュエー
タ6とプリズム4を繋げる、V字型の構造5が形成され
る。
When the alignment is adjusted such that the first and second substrates are at the desired relative positions,
Take out from the alignment device, put in an oven or the like, and heat cure. In this example, the resin-made support layer 41 is cured by heating at 120 ° C. for 60 minutes, and the V-shaped structure 5 that connects the actuator 6 and the prism 4 is formed.

【0049】その後、図3のステップ124の第2の基
板96を剥離する作業を行う。このステップでは、適当
なチャンバーに図10で示す第1の基板20および第2
の基板96が貼り合わされたままの状態でセットし、チ
ャンバー内に適当な濃度のエッチャント、本例ではフッ
化キセノン99を供給する。エッチャント99に晒され
たシリコン製の剥離層97が除去され、ガラス製の第2
の基板96が第2の構造層102から分離し、第2の基
板96を取外すことができる。その際、チップ単位の構
造59の外側に設けられた側壁81で構成される導入路
80を通って、エッチャント99を基板20および96
が接合された内部まで導くことが可能である。そして、
基板の周囲からエッチングするよりも短時間で剥離層9
7を除去できる。
Thereafter, an operation of peeling the second substrate 96 in step 124 of FIG. 3 is performed. In this step, the first substrate 20 and the second substrate 20 shown in FIG.
The substrate 96 is set in a state where it is bonded, and an etchant of an appropriate concentration, xenon fluoride 99 in this example, is supplied into the chamber. The silicon release layer 97 exposed to the etchant 99 is removed, and the second glass release layer 97 is removed.
Substrate 96 is separated from the second structural layer 102, and the second substrate 96 can be removed. At this time, the etchant 99 is passed through the introduction path 80 constituted by the side wall 81 provided outside the chip unit structure 59 and the substrates 20 and 96
Can be guided to the joined interior. And
Release layer 9 in a shorter time than etching from the periphery of the substrate
7 can be removed.

【0050】図11に、第1の基板20と第2の基板9
6を貼り合わせて第1の構造層101、第3の構造層1
03および第2の構造層102が積層された状態の一部
を拡大して模式的に示してある。シリコンを犠牲層60
として電極7および8が構築されたアクチュエータ6の
上に、樹脂製の支持層41によりサポート構造5が形成
されている。さらに、V構造42によりプリズム4が構
成されており、これらによりアクチュエータ6により光
学素子3が駆動される光スイッチング素子10としての
構造が成り立っている。そして、チップ単位の構造グル
ープ59の外側の導入路80を通ってエッチャント99
が流れ、剥離層97をエッチングして除去する。したが
って、図3のステップ124において、エッチングする
距離は、チップ単位の寸法、すなわちcmからmm程度
のオーダとなり、基板96の全面積にわたり数10cm
単位でエッチングするのに比べると、エッチング時間を
数分の1から10分の1程度まで短縮できる。
FIG. 11 shows a first substrate 20 and a second substrate 9.
6 and the first structural layer 101 and the third structural layer 1
03 and a part of a state where the second structural layer 102 is stacked are schematically shown in an enlarged manner. Silicon sacrificial layer 60
The support structure 5 is formed by a resin support layer 41 on the actuator 6 on which the electrodes 7 and 8 are constructed. Further, the prism 4 is constituted by the V structure 42, and the structure as the optical switching element 10 in which the optical element 3 is driven by the actuator 6 is established. Then, the etchant 99 passes through the introduction path 80 outside the chip-based structure group 59.
Flows, and the release layer 97 is etched and removed. Accordingly, in step 124 of FIG. 3, the etching distance is a dimension of a chip unit, that is, on the order of cm to mm, and is several tens cm over the entire area of the substrate 96.
Compared to performing etching in units, the etching time can be reduced from a fraction to about a tenth.

【0051】図11に示した構造では、第2の構造層1
02に設けた側壁81が、第1の構造層101で設けら
れた壁構造39、さらには、第3の構造層103で形成
された壁構造49により、チップ単位の微細構造グルー
プ59の周囲を囲う壁となっている。したがって、チッ
プ単位でダイジングして光スイッチングデバイス50と
したときに、図2に示した光ガイド1を積層するための
支持壁として利用することができる。また、この側壁8
1、39および49により微細構造グループ59の内部
は導入路80を流れるエッチャント99から隔離された
状態になっているがこの部分の構造は、図11に示した
構造に限定されることはない。たとえば、側壁81から
第1の構造層101を形成する犠牲層60に達するスペ
ースを用意し、導入路80を流れるエッチャントにより
犠牲層60を同時に除去するようにしても良い。これに
より、犠牲層60を除去する工程が不要となり、製造工
程をさらに短縮できる。一方、本例のように犠牲層60
を残すことにより、アクチュエータ6の構造を最後まで
犠牲層60によって支持することも可能であり、この後
の組立て作業などによって、アクチュエータ6が損傷し
て製品不良に繋がるのを防ぐことも可能である。
In the structure shown in FIG. 11, the second structural layer 1
02, the wall structure 39 provided by the first structural layer 101 and the wall structure 49 formed by the third structural layer 103 form the periphery of the microstructure group 59 in chip units. It is a surrounding wall. Therefore, when the optical switching device 50 is diced by chip, it can be used as a support wall for laminating the light guide 1 shown in FIG. Also, this side wall 8
Due to 1, 39 and 49, the inside of the fine structure group 59 is isolated from the etchant 99 flowing through the introduction path 80, but the structure of this portion is not limited to the structure shown in FIG. For example, a space may be provided from the side wall 81 to the sacrifice layer 60 for forming the first structural layer 101, and the sacrifice layer 60 may be removed at the same time by an etchant flowing through the introduction path 80. Thereby, the step of removing the sacrificial layer 60 becomes unnecessary, and the manufacturing process can be further shortened. On the other hand, as in this example, the sacrificial layer 60
, The structure of the actuator 6 can be supported by the sacrificial layer 60 to the end, and it is also possible to prevent the actuator 6 from being damaged and leading to a product failure by a later assembling operation or the like. .

【0052】図12に、基板(ウェハ)全体を上方から
見た様子を模式的に示してある。本例の製造方法では、
チップ、すなわちデバイスとなる微細グループ59の単
位で、側壁81が形成されているので導入路80はその
微細構造グループ59の周囲を囲うように形成されてい
る。したがって、チップ単位の面積の剥離層97をエッ
チングするだけで、第2の基板96を剥離することがで
きる。導入路80の配置はこれに限定されることはな
く、たとえば、微細構造部ループ59の4方ではなく、
2方に側壁を作って並列に複数の導入路80を形成する
ことも可能である。また、微細構造グループ59の単位
で側壁81を形成する代わりに、基板96の面積を2分
あるいはそれ以上の複数に分割するように壁を形成した
り、樹脂材71を塗布することにより、基板96の縁9
6aから中央部分96cにエッチャント99を導く導入
路80を形成することができる。中央部分96cまでエ
ッチャント99を導く路を形成することにより、剥離層
97を周囲のみではなく内側からエッチングすることが
でき、エッチング時間を短縮できる。そして、複数の導
入路80を形成することにより剥離層97が、エッチャ
ント99と同時に接触する面積をより広くすることがで
きるので、エッチング時間は短縮できる。
FIG. 12 schematically shows the entire substrate (wafer) viewed from above. In the manufacturing method of this example,
Since the side wall 81 is formed in units of the chip, that is, the fine group 59 to be a device, the introduction path 80 is formed so as to surround the fine structure group 59. Therefore, the second substrate 96 can be separated only by etching the separation layer 97 having an area of a chip unit. The arrangement of the introduction path 80 is not limited to this, and is not limited to, for example, the four sides of the microstructure loop 59,
It is also possible to form side walls in two directions and form a plurality of introduction paths 80 in parallel. Also, instead of forming the side walls 81 in units of the fine structure group 59, the walls of the substrate 96 are formed so as to divide the area of the substrate 96 into two or more parts, or the resin material 71 is applied, thereby forming the substrate. 96 rims 9
An introduction path 80 for guiding the etchant 99 from 6a to the central portion 96c can be formed. By forming a path for guiding the etchant 99 to the central portion 96c, the release layer 97 can be etched not only from the periphery but also from the inside, and the etching time can be reduced. Then, by forming the plurality of introduction paths 80, the area where the peeling layer 97 contacts simultaneously with the etchant 99 can be further increased, so that the etching time can be shortened.

【0053】また、本例の製造方法では、エッチャント
であるフッ化キセノン99の選択比は、シリコン対酸化
シリコンで10000:1であり、他の物質においても
ほぼ同様である。したがって、ほぼシリコンだけをエッ
チングすることが可能であり、さらに、エッチング速度
は1〜2μm/分程度と速い。したがって、本例のよう
に、エッチャント99の導入路80を設けておくこと
で、この基板96を取外すために剥離層97を除去する
プロセス時間を、大幅に短縮化することができる。
Further, in the manufacturing method of this example, the selectivity of xenon fluoride 99 as an etchant is 10000: 1 for silicon to silicon oxide, which is almost the same for other substances. Therefore, it is possible to etch substantially only silicon, and the etching rate is as high as about 1 to 2 μm / min. Therefore, by providing the introduction path 80 for the etchant 99 as in this example, the process time for removing the release layer 97 for removing the substrate 96 can be significantly reduced.

【0054】また、選択比が非常に大きくても長時間に
わたりエッチングすると、他の構造体に対する影響も無
視できないものになるが、本例では、エッチング時間を
数分の1から数10分の1に短縮でき、エッチャントが
他の構造に与える影響を無視できる程度までエッチング
時間を短縮できる。このため、さらに精度が良く、構造
的な欠陥のない微細構造体を短時間で、歩留まり良く製
造することができる。
Further, if etching is performed for a long time even if the selectivity is very large, the influence on other structures is not negligible, but in this example, the etching time is reduced by a factor of several to several tens. And the etching time can be reduced to such an extent that the effect of the etchant on other structures can be ignored. For this reason, a fine structure with higher accuracy and no structural defect can be manufactured in a short time with high yield.

【0055】図13に示したように、第2の基板である
ガラス基板96を剥離した後は、シリコン基板20の上
に積層された第2の構造層102が微細構造グループ5
9の単位で構成されている。このため、図3のステップ
125に示すように、微細構造グループ59を光スイッ
チング素子10の単位になるように、画素分離を行う必
要がある。この際に、本例では、導入路80を設けてい
るため、構造層の表面が平坦でなく、凹凸状に形成され
ているためにスピンコートによりレジストを塗布する
と、レジストの厚みが一定になり難い。そこで、レジス
トをスプレーコートする手法を採用している。
As shown in FIG. 13, after the glass substrate 96 as the second substrate is peeled off, the second structural layer 102 laminated on the silicon substrate 20 has the fine structure group 5.
It is composed of 9 units. Therefore, as shown in step 125 of FIG. 3, it is necessary to perform pixel separation so that the microstructure group 59 is a unit of the optical switching element 10. At this time, in this example, since the introduction path 80 is provided, the surface of the structural layer is not flat, and is formed in an uneven shape. Therefore, when the resist is applied by spin coating, the thickness of the resist becomes constant. hard. Therefore, a technique of spray-coating a resist is adopted.

【0056】スプレーコートには、例えば、ノードソン
社製のパルススプレーコーティングシステムを利用する
ことが可能であり、スプレーコータを用いて、図14に
示すように、凹凸状の第2の構造層102の表面にレジ
スト88を塗布する。そして、マスク87aによりレジ
スト88に画素パターンを形成する。このパターニング
されたレジスト88をマスクとして、酸化シリコンのV
構造42をフッ素系のエッチャント、たとえばC48+
Ar+H2でエッチングし、Al−Nd製の反射膜46を
塩素系のエッチャント、たとえば、Cl2およびBCl3
でエッチングし、さらには、第3の構造層103である
エポキシ製の支持層41はO2を用いてRIE加工す
る。これらの過程により光学素子3を構成する第2およ
び第3の構造層102および103を素子単位に分離す
ることができ、図15に示したように各々のスイッチン
グ素子10を駆動できる構成が表れる。また、このO2
でRIE加工される過程で、画像パターニングを形成す
るためのフォトレジスト88も除去できる。
For the spray coating, for example, a pulse spray coating system manufactured by Nordson Corp. can be used. As shown in FIG. 14, the second structural layer 102 having an uneven shape is formed by using a spray coater. A resist 88 is applied to the surface. Then, a pixel pattern is formed on the resist 88 by the mask 87a. Using the patterned resist 88 as a mask, V
The structure 42 is made of a fluorine-based etchant such as C 4 F 8 +
Etching is performed with Ar + H 2 , and the reflection film 46 made of Al—Nd is made of a chlorine-based etchant such as Cl 2 and BCl 3
The support layer 41 made of epoxy, which is the third structural layer 103, is subjected to RIE using O 2 . Through these processes, the second and third structural layers 102 and 103 constituting the optical element 3 can be separated into individual elements, and a configuration in which each switching element 10 can be driven as shown in FIG. 15 appears. In addition, this O 2
During the RIE process, the photoresist 88 for forming the image patterning can also be removed.

【0057】そして、図3のステップ126に示すよう
に微細構造グループ59の境界をダイジングし、図16
に示すような、チップ状の光スイッチングデバイス50
を製造することができる。そして、デバイス50の上方
にカバーガラス(光ガイド)1を搭載することにより、
図1および図2に示したような光スイッチンユニット
(画像表示装置)55を提供できる。
Then, as shown in step 126 of FIG. 3, the boundary of the fine structure group 59 is diced, and FIG.
A chip-shaped optical switching device 50 as shown in FIG.
Can be manufactured. By mounting the cover glass (light guide) 1 above the device 50,
An optical switch unit (image display device) 55 as shown in FIGS. 1 and 2 can be provided.

【0058】本発明で設けたの導入路80は、チップ化
する際にダイジングにより切り捨てられる領域79に形
成されている。このため、導入路80を後で処理する工
程は不要である。また、もともとダイジングする領域7
9を導入路80として利用しているので、基板20ある
いは96の面積効率に影響を与えることはなく、1つの
基板から製造できるチップの数が減って生産効率が低下
することもない。
The introduction path 80 provided in the present invention is formed in a region 79 which is cut off by dicing when forming into chips. Therefore, a step of processing the introduction path 80 later is unnecessary. In addition, the area 7 which is originally diced
Since 9 is used as the introduction path 80, the area efficiency of the substrate 20 or 96 is not affected, and the number of chips that can be manufactured from one substrate is reduced, and the production efficiency is not reduced.

【0059】このように、本例の光スイッチングデバイ
ス50に限らず、ミクロンあるいはサブミクロンクラス
の微細構造を備えたマイクロマシンは、個々に製造され
ることは殆どなく、本例のように、1つのウェハ(基
板)上に、複数のデバイス(チップ)が同時に製造され
る。したがって、本例の製造方法を採用することによ
り、その製造過程における剥離層を除去する工程を短縮
することができ、生産性を向上し、低コストで提供でき
る。また、剥離層を除去するスピードを向上できるの
で、基板から剥離する工程が増えても、製造時間に及ぼ
す影響は少なくなる。したがって、多層構造の微細構造
体を製造する場合は、多数の基板上にそれぞれの構造層
を製造するのに適した方法で製造し、それらを順番に積
層し、基板を剥離することで、容易に複雑な微細構造体
を製造することができる。そして、剥離された基板は再
利用が可能である。また、エッチングにより基板から構
造層を剥離するために、剥離する際に構造層の構造が損
傷するなどの影響はなく、非常に歩留まり良く、複雑な
微細構造を製造することができる。
As described above, not only the optical switching device 50 of the present embodiment but also micromachines having a microstructure of a micron or sub-micron class are hardly manufactured individually. A plurality of devices (chips) are manufactured simultaneously on a wafer (substrate). Therefore, by employing the manufacturing method of this example, the step of removing the release layer in the manufacturing process can be shortened, and the productivity can be improved and the manufacturing cost can be reduced. In addition, since the speed of removing the release layer can be improved, the influence on the manufacturing time is reduced even if the number of steps of releasing from the substrate increases. Therefore, when manufacturing a microstructure of a multilayer structure, it is easy to manufacture by manufacturing a method suitable for manufacturing each structural layer on a large number of substrates, stacking them in order, and peeling the substrate. A complicated microstructure can be manufactured. The peeled substrate can be reused. Further, since the structure layer is separated from the substrate by etching, there is no influence such as damage to the structure of the structure layer when the structure layer is separated, and a very fine yield and a complicated fine structure can be manufactured.

【0060】さらに、上記に示したように、図10に示
す2つの基板20および96を用いて第1の構造層10
1および第2の構造層102を製造し、その後、一方の
基板96を除去する。このため、1つの基板上に複数の
構造層を、順番に積層しながら微細構造体を製造する方
法に比べリスクが非常に小さい。たとえば、半導体回路
に加えてフォトリソグラフィ技術でアクチュエータ層ま
で製造した高価な基板20に順番に構造層をその都度、
製造すると、構造層の製造過程で欠陥があると、それま
での基板および下の構造層を製造したプロセスが全て無
駄になる。これに対し、基板単位で構造層を製造する
と、その製造過程の欠陥は、他の構造層に波及すること
はなく、他の構造層や半導体基板などを無駄にすること
がない。したがって、この製造方法であると、製造され
るマイクロデバイスの歩留りを大幅に向上でき、低コス
トで微細構造体を提供できる。
Further, as described above, the first structural layer 10 is formed by using the two substrates 20 and 96 shown in FIG.
The first and second structural layers 102 are manufactured, and then one of the substrates 96 is removed. For this reason, the risk is very small as compared with a method of manufacturing a fine structure by sequentially stacking a plurality of structural layers on one substrate. For example, in each case, in addition to the semiconductor circuit, the structural layers are sequentially formed on the expensive substrate 20 manufactured up to the actuator layer by the photolithography technique.
In manufacturing, if there is a defect in the manufacturing process of the structural layer, all processes of manufacturing the substrate and the underlying structural layer up to that point are wasted. On the other hand, when the structure layer is manufactured in units of the substrate, defects in the manufacturing process do not spread to other structure layers, and the other structure layers and the semiconductor substrate are not wasted. Therefore, according to this manufacturing method, the yield of microdevices to be manufactured can be greatly improved, and a microstructure can be provided at low cost.

【0061】さらに、本発明に係るエッチャント99の
導入路80の形成は、上記の例に限られず、例えば、図
17〜図19に模式的に示すように、第1の基板20と
第2の基板96とを貼り合わせる際に構成される第3の
構造層103に、導入路80の側壁となる部材を設けて
も良い。図17に示すように、第2の基板96に剥離層
97を形成し、その表面に第2の構造層102としてV
構造42を形成する際に、これらをチップ単位のグルー
プ59で配置する。そして、図18に示すように、アク
チュエータ6となる第1の構造層101が製造された第
1の基板20と第2の基板96を貼り合わせる際に、支
持層41となる樹脂材71を塗布すると共に、さらにギ
ャップ材72を含む樹脂を微細構造グループ59の周囲
となる位置に塗布する。すなわち、ギャップ材を含む樹
脂72を樹脂材71を囲うように塗布する。そして、こ
れらの基板20および96を貼り合わせて第3の構造層
103を挟んで、第1の構造層101および第2の構造
層102を組み立てる。
Further, the formation of the introduction path 80 for the etchant 99 according to the present invention is not limited to the above example. For example, as schematically shown in FIGS. 17 to 19, the first substrate 20 and the second A member serving as a side wall of the introduction path 80 may be provided in the third structural layer 103 formed when the substrate 96 is bonded. As shown in FIG. 17, a release layer 97 is formed on a second substrate 96, and a V
When the structures 42 are formed, they are arranged in groups 59 in chip units. Then, as shown in FIG. 18, when the first substrate 20 on which the first structural layer 101 serving as the actuator 6 is manufactured and the second substrate 96 are bonded, a resin material 71 serving as the support layer 41 is applied. At the same time, a resin including the gap material 72 is applied to a position around the microstructure group 59. That is, the resin 72 including the gap material is applied so as to surround the resin material 71. Then, these substrates 20 and 96 are attached to each other, and the first structural layer 101 and the second structural layer 102 are assembled with the third structural layer 103 interposed therebetween.

【0062】ギャップ材を備えた樹脂72は、ギャップ
材により流動性が阻害されるために動きにくく、また、
内部で支持層41を構成する樹脂材71が流れ出すのを
阻止する。このため、ギャップ材入りの樹脂72により
隔離された空間は中空となり、この部分を後で導入路8
0として利用できる。また、ギャップ材が入った樹脂7
2により、第1の基板20および第2の基板96のギャ
ップ(間隔)を制御し、位置合わせが容易になることは
上述した通りである。
The resin 72 provided with the gap material is difficult to move because the fluidity is hindered by the gap material.
This prevents the resin material 71 constituting the support layer 41 from flowing inside. For this reason, the space isolated by the resin 72 containing the gap material becomes hollow, and this portion is later formed into the introduction path 8.
Available as 0. In addition, resin 7 containing a gap material
As described above, 2 controls the gap (interval) between the first substrate 20 and the second substrate 96 to facilitate the alignment.

【0063】このため、図19に示すように、第1の基
板20と第2の基板96と組み合わされた状態では、そ
の間に導入路80が形成され、上記と同様に導入路80
を介して、エッチャントであるフッ化キセノン99にガ
ラス基板96との剥離層97を多くの領域で晒し、短時
間でガラス基板96を取除くことができる。その後、図
13〜図16に示したように、画素分離およびダイジン
グしてチップ化することで、図2に示すような光スイッ
チングデバイス50および画像表示装置55が製造でき
る。
For this reason, as shown in FIG. 19, when the first substrate 20 and the second substrate 96 are combined, an introduction path 80 is formed therebetween, and the introduction path 80 is formed in the same manner as described above.
, The exfoliation layer 97 from the glass substrate 96 is exposed to xenon fluoride 99 as an etchant in many regions, and the glass substrate 96 can be removed in a short time. After that, as shown in FIGS. 13 to 16, the optical switching device 50 and the image display device 55 as shown in FIG.

【0064】さらに、ギャップ材を入れた樹脂を使用し
なくても、チップとなる微細構造グループ同士の間隔を
樹脂によって埋まらない程度の距離に設定するだけでも
導入路80を確保することができる。しかしながら、上
記のように、樹脂の流れを制御して確実に導入路80を
確保したほうが、チップの配置が容易となり、基板の面
積効率も向上でき、量産性の高い製造方法を提供でき
る。
Furthermore, the introduction path 80 can be ensured only by setting the distance between the microstructure groups to be chips to a value that is not filled with the resin, without using the resin containing the gap material. However, as described above, if the flow of the resin is controlled to ensure the introduction path 80, the arrangement of the chips becomes easier, the area efficiency of the substrate can be improved, and a manufacturing method with high mass productivity can be provided.

【0065】なお、導入路80の形状は、上記ではほぼ
直方体状の例を示しているが、これに限られず、円柱状
などであっても良く、エッチャント(ガス)の通り道と
なり、さらに、剥離層にエッチャントが効率良く接触す
る形状であれば良い。さらに、上記では、剥離層97に
シリコンを用いて、そのエッチャントにフッ化キセノン
を組み合わせた例を説明しているが、これに限らず、エ
ッチャントにフッ化水素を用い剥離層として酸化シリコ
ンを用いても良いなど、エッチャントと剥離層との組み
合わせは上記に限定されない。しかしながら、上述した
ように、フッ化キセノンのシリコンに対するエッチング
レート(選択性)が非常に高く、またハンドリングも容
易なので、現状では最も望ましい組み合わせの1つであ
る。
Although the shape of the introduction path 80 is shown as an example of a substantially rectangular parallelepiped shape in the above description, the shape is not limited to this, and may be a columnar shape or the like, and becomes a path for the etchant (gas). Any shape may be used as long as the etchant efficiently contacts the layer. Further, in the above, an example in which silicon is used for the separation layer 97 and xenon fluoride is combined with the etchant is described. However, the present invention is not limited to this, and silicon oxide is used as the separation layer using hydrogen fluoride for the etchant. The combination of the etchant and the release layer is not limited to the above. However, as described above, xenon fluoride has a very high etching rate (selectivity) with respect to silicon and is easy to handle, so that it is one of the most desirable combinations at present.

【0066】また、本発明の微細構造体の製造方法は、
上述したエバネセント光を利用した光スイッチングデバ
イス50に適用する例に限定されるものではなく、伝送
される光信号を空間で遮光物を用いてスイッチングする
マイクロマシンなどの製造方法にももちろん適用でき
る。あるいは、光スイッチングデバイスに限らず、光以
外の媒体を操作するマイクロスイッチングデバイスや、
他の用途のマイクロマシンに対しても本発明の製造方法
を提供することが可能であり、量産ベースのリードタイ
ムを短縮できると共に、製品精度が高いマイクロマシン
を歩留まり良く、低コストで量産することが可能とな
る。
Further, the method for producing a microstructure of the present invention comprises:
The present invention is not limited to the example applied to the optical switching device 50 using the evanescent light described above, but can be applied to a manufacturing method of a micromachine or the like that switches a transmitted optical signal in a space using a light shield. Alternatively, not only optical switching devices but also microswitching devices that operate media other than light,
It is possible to provide the manufacturing method of the present invention to micro machines for other uses, shorten the lead time of mass production base, and mass-produce micro machines with high product accuracy with good yield and low cost. Becomes

【0067】さらに、上記では、半導体基板を一方の基
板として用い、それにアクチュエータを駆動する回路を
組み込んで半導体基板を微細構造体の1つの構造体とし
て採用している。このため、第2の基板であるガラス基
板だけを分離する例を示してあるが、もちろん、第1お
よび第2の基板を分離することも可能であり、基板を構
造体の一部としない構成のマイクロマシンに対しても本
発明の製造方法を適用することができる。そして、この
製造方法は、基板を用いて製造しながら、基板から分離
された自由な構造の微細構造体を製造するのに適した製
造方法であるとも言うことができ、今後開発される多種
多様なマイクロマシンあるいはそれ以下のサイズのナノ
マシンなどに対しても非常に有効な製造方法である。
Further, in the above, the semiconductor substrate is used as one of the fine structures by using the semiconductor substrate as one of the substrates and incorporating a circuit for driving the actuator into the semiconductor substrate. For this reason, although an example is shown in which only the glass substrate as the second substrate is separated, it is of course possible to separate the first and second substrates, and the substrate is not part of the structure. The manufacturing method of the present invention can also be applied to the micromachine of (1). This manufacturing method can be said to be a manufacturing method suitable for manufacturing a fine structure having a free structure separated from the substrate while manufacturing using the substrate. This is a very effective manufacturing method for a small micromachine or a nanomachine of a smaller size.

【0068】[0068]

【発明の効果】以上に説明したように、本発明の製造方
法においては、光学素子を有する光スイッチングデバイ
スなどのミクロンまたはサブミクロンオーダの構造を有
する微細構造体を、ウェハ上に複数、製造する際に、エ
ッチャントの導入路を確保しておくことで、基板から微
細構造体を剥離するための剥離層のエッチング性を向上
できる。したがって、本発明により、たとえば、剥離層
をエッチングし第2の基板を除去するのに数時間要して
いた工程を、数分で行うことができる。このため、エッ
チング時間を1/2から1/4に削減でき、大幅に工程
時間を短縮化でき、信頼性の高い、高品質な微細構造体
を、低コストで簡単に製造できる。
As described above, in the manufacturing method of the present invention, a plurality of microstructures having a micron or submicron order structure such as an optical switching device having an optical element are manufactured on a wafer. At this time, by ensuring the passage for introducing the etchant, the etching property of the separation layer for separating the microstructure from the substrate can be improved. Therefore, according to the present invention, for example, a process that required several hours to etch the release layer and remove the second substrate can be performed in several minutes. For this reason, the etching time can be reduced from 1 / to 、, the process time can be significantly reduced, and a highly reliable and high quality microstructure can be easily manufactured at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】エバネセント光を利用した映像表示デバイスを
用いたプロジェクタの概要を示す図である。
FIG. 1 is a diagram showing an outline of a projector using a video display device using evanescent light.

【図2】エバネセント光を利用した映像表示デバイス
(スイッチングデバイス)の概要を示す図である。
FIG. 2 is a diagram showing an outline of a video display device (switching device) using evanescent light.

【図3】図2に示すスイッチングデバイスの製造プロセ
スの概略を示すフローチャートである。
FIG. 3 is a flowchart schematically showing a manufacturing process of the switching device shown in FIG. 2;

【図4】図2に示す光スイッチングデバイスの製造プロ
セスを示す図であり、第2の基板上に剥離層を形成する
状態を示す図である。
FIG. 4 is a diagram showing a manufacturing process of the optical switching device shown in FIG. 2 and showing a state in which a release layer is formed on a second substrate.

【図5】図4に示す第2の基板上に、プリズム層を形成
するための酸化シリコンを積層している様子を示す図で
ある。
FIG. 5 is a view showing a state in which silicon oxide for forming a prism layer is stacked on the second substrate shown in FIG.

【図6】図5に示す酸化シリコンの層に、プリズム層お
よび導入路をパターンを露光する様子を示す図である。
FIG. 6 is a view showing a state in which a pattern is exposed to a prism layer and an introduction path on the silicon oxide layer shown in FIG. 5;

【図7】図6に示す第2の基板上に、剥離層を介してプ
リズム層および導入路のパターンが現像された様子を示
す図である。
FIG. 7 is a view showing a state where a pattern of a prism layer and an introduction path is developed on a second substrate shown in FIG. 6 via a release layer.

【図8】図7に示す第2の基板上に、剥離層を介してプ
リズム層および導入路がパターニングされた様子を示す
図である。
FIG. 8 is a diagram showing a state where a prism layer and an introduction path are patterned on a second substrate shown in FIG. 7 via a release layer.

【図9】半導体基板にアクチュエータ層が積層された半
導体基板(第1の基板)と、図8に示したガラス基板と
を組み合わせる様子を示す図である。
9 is a diagram showing a state where a semiconductor substrate (first substrate) in which an actuator layer is laminated on a semiconductor substrate and the glass substrate shown in FIG. 8 are combined.

【図10】導入路を介してエッチャントが供給され、剥
離層がエッチングされる様子を示す図である。
FIG. 10 is a diagram showing a state in which an etchant is supplied through an introduction path and a release layer is etched.

【図11】図10に示す光スイッチングデバイスの一部
を拡大して示す図である。
FIG. 11 is an enlarged view showing a part of the optical switching device shown in FIG. 10;

【図12】図10に示す光スイッチングデバイスを上方
から見た様子を示す図である。
FIG. 12 is a diagram showing the optical switching device shown in FIG. 10 as viewed from above.

【図13】ガラス基板が除去された様子を示す図であ
る。
FIG. 13 is a view showing a state where the glass substrate has been removed.

【図14】光スイッチング素子の単位をパターニングす
る様子を示す図である。
FIG. 14 is a diagram illustrating a state in which a unit of an optical switching element is patterned.

【図15】光スイッチング素子の単位に画素分離する様
子を示す図である。
FIG. 15 is a diagram illustrating a state in which pixels are separated in units of an optical switching element.

【図16】ダイジングしチップ化された光スイッチング
デバイスが得られた様子を示す図である。
FIG. 16 is a diagram showing a state in which an optical switching device which is diced and chipped is obtained.

【図17】本発明の異なる製造プロセスを示す図であ
り、第2の基板上に剥離層を形成する状態を示す図であ
る。
FIG. 17 is a view illustrating a different manufacturing process of the present invention, and is a view illustrating a state in which a release layer is formed on a second substrate.

【図18】半導体基板にアクチュエータ層が積層された
半導体基板(第1の基板)と、図17に示したガラス基
板とを組み合わせる様子を示す図である。
18 is a diagram showing a state where a semiconductor substrate (first substrate) in which an actuator layer is stacked on a semiconductor substrate and the glass substrate shown in FIG. 17 are combined.

【図19】図18に示した導入路を介してエッチャント
が供給され、剥離層がエッチングされる様子を示す図で
ある。
FIG. 19 is a diagram showing a state in which an etchant is supplied through the introduction path shown in FIG. 18 and a peeling layer is etched.

【符号の説明】[Explanation of symbols]

1 光ガイド 2 照明光 3 光学素子(光学素子層) 4 マイクロプリズム(第2の構造体) 5 V型のサポート構造(第3の構造体) 6 アクチュエータ部、 7 上電極およびばね構造 8 下電極 10 光スイッチング素子 20 半導体基板(第1の基板) 41 支持層 42 V構造 46 反射膜 50 光スイッチングデバイス 55 光スイッチングユニット(画像表示装置) 59 微細構造グループ 60 犠牲層 71 第1の樹脂材 72 ギャップ材 80 導入路 81 導入路を形成する凸部(側壁) 96 ガラス基板(第2の基板) 97 剥離層 99 エッチャント(フッ化キセノン) 101 第1の構造層(アクチュエータ層) 102 第2の構造層 103 第3の構造層 DESCRIPTION OF SYMBOLS 1 Light guide 2 Illumination light 3 Optical element (optical element layer) 4 Microprism (2nd structure) 5 V-type support structure (3rd structure) 6 Actuator part, 7 Upper electrode and spring structure 8 Lower electrode Reference Signs List 10 optical switching element 20 semiconductor substrate (first substrate) 41 support layer 42 V structure 46 reflective film 50 optical switching device 55 optical switching unit (image display device) 59 microstructure group 60 sacrifice layer 71 first resin material 72 gap Material 80 Introductory path 81 Convex part (side wall) forming introductory path 96 Glass substrate (second substrate) 97 Release layer 99 Etchant (xenon fluoride) 101 First structural layer (actuator layer) 102 Second structural layer 103 Third structural layer

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 第1の基板に第1の構造層を形成する第
1の工程と、 第2の基板に第2の構造層を形成する第2の工程と、 前記第1および第2の構造層が対面するように組み合わ
せて、後にチップ化される複数の微細構造体グループを
形成する第3の工程とを有し、 前記第1および/または第2の基板には前記第1および
/または第2の構造層を第1および/または第2の基板
から分離可能な剥離層が形成され、前記第3の工程にお
いて、前記微細構造体グループを避けて前記剥離層に繋
がる中空の導入路が形成され、 前記導入路を介して供給されたエッチャントにより前記
剥離層を除去する第4の工程をさらに有する微細構造体
の製造方法。
A first step of forming a first structural layer on a first substrate; a second step of forming a second structural layer on a second substrate; A third step of forming a plurality of microstructure groups to be chipped later by combining the structural layers so as to face each other, and wherein the first and / or second substrates have the first and / or second substrates. Alternatively, a release layer capable of separating the second structural layer from the first and / or second substrate is formed, and in the third step, a hollow introduction path leading to the release layer avoiding the microstructure group. Is formed, and further comprising a fourth step of removing the release layer with an etchant supplied through the introduction path.
【請求項2】 請求項1において、前記第3の工程で
は、少なくとも前記第1および第2の基板の中央部分を
通って前記基板の縁に繋がる前記導入路が形成される微
細構造体の製造方法。
2. The method according to claim 1, wherein in the third step, the introduction path is formed through at least a central portion of the first and second substrates and connected to an edge of the substrate. Method.
【請求項3】 請求項1において、前記第3の工程で
は、複数の前記導入路が形成される微細構造体の製造方
法。
3. The method according to claim 1, wherein in the third step, a plurality of the introduction paths are formed.
【請求項4】 請求項1において、前記第3の工程で
は、チップ化する際にダイジングにより切り捨てられる
領域に前記導入路が形成される微細構造体の製造方法。
4. The method according to claim 1, wherein, in the third step, the introduction path is formed in a region that is cut off by dicing when forming a chip.
【請求項5】 請求項1において、前記第1および/ま
たは第2の工程では、前記第1および/または第2の構
造層として、前記導入路を構成する側壁が形成される微
細構造体の製造方法。
5. The microstructure according to claim 1, wherein in the first and / or second step, the first and / or second structural layer has a side wall that forms the introduction path. Production method.
【請求項6】 請求項1において、前記第1および/ま
たは第2の構造層は、前記剥離層と同じ材質の犠牲層を
挟んで形成されており、この犠牲層も前記第4の工程に
おいて除去される微細構造体の製造方法。
6. The method according to claim 1, wherein the first and / or second structural layers are formed with a sacrifice layer made of the same material as the release layer interposed therebetween, and the sacrifice layer is also formed in the fourth step. A method for manufacturing a microstructure to be removed.
【請求項7】 請求項1において、前記剥離層はシリコ
ン製であり、前記エッチャントはフッ化キセノンである
微細構造体の製造方法。
7. The method according to claim 1, wherein the release layer is made of silicon, and the etchant is xenon fluoride.
【請求項8】 請求項1において、前記第1および/ま
たは第2の基板はガラスまたは酸化シリコンである微細
構造体の製造方法。
8. The method according to claim 1, wherein the first and / or second substrate is made of glass or silicon oxide.
【請求項9】 請求項1において、前記第1および/ま
たは第2の構造層はスイッチング素子を形成する層であ
る微細構造体の製造方法。
9. The method according to claim 1, wherein the first and / or second structural layer is a layer forming a switching element.
【請求項10】 請求項1において、前記第1および/
または第2の構造層は光学素子を形成する層である微細
構造体の製造方法。
10. The method according to claim 1, wherein the first and / or
Alternatively, a method for manufacturing a microstructure in which the second structural layer is a layer for forming an optical element.
【請求項11】 請求項1において、前記第1および/
または第2の構造層の前記微細構造体グループを複数の
素子に分離する第5の工程を有しており、 この第5の工程では、スプレーコートにより光感応性部
材を塗布しパターニングする微細構造体の製造方法。
11. The method according to claim 1, wherein the first and / or
Or a fifth step of separating the fine structure group of the second structural layer into a plurality of elements. In the fifth step, a fine structure in which a photosensitive member is applied by spray coating and patterned. How to make the body.
【請求項12】 請求項1において、前記第3の工程で
は、前記第1および第2の構造層の間に第3の構造層が
形成され、その第3の構造層にも前記導入路の一部が形
成される微細構造体の製造方法。
12. The method according to claim 1, wherein, in the third step, a third structural layer is formed between the first and second structural layers, and the third structural layer is also provided with the introduction path. A method for manufacturing a microstructure partially formed.
【請求項13】 請求項12において、前記第3の工程
では、前記第3の構造層の一部となる樹脂を囲うよう
に、ギャップ材を含む樹脂を塗布し、当該導入路の側壁
を形成する微細構造体の製造方法。
13. The side wall of the introduction path according to claim 12, wherein in the third step, a resin including a gap material is applied so as to surround the resin to be a part of the third structural layer. Manufacturing method of a fine structure.
【請求項14】 請求項13において、前記ギャップ材
は、所定の公差の直径の球状の部材である微細構造体の
製造方法。
14. The method according to claim 13, wherein the gap member is a spherical member having a diameter with a predetermined tolerance.
【請求項15】 請求項13において、前記第3の工程
では、前記第3の構造層の厚みを前記ギャップ材のサイ
ズにより管理する微細構造体の製造方法。
15. The method according to claim 13, wherein, in the third step, a thickness of the third structural layer is controlled by a size of the gap material.
【請求項16】 請求項12において、前記第3の構造
層は、前記剥離層と同じ材質の犠牲層を挟んで形成され
ており、この犠牲層も前記第4の工程において除去され
る微細構造体の製造方法。
16. The fine structure according to claim 12, wherein the third structural layer is formed with a sacrifice layer made of the same material as the release layer interposed therebetween, and the sacrifice layer is also removed in the fourth step. How to make the body.
【請求項17】 請求項1において、前記第2の工程で
のみ前記剥離層が形成される微細構造体の製造方法。
17. The method according to claim 1, wherein the release layer is formed only in the second step.
【請求項18】 請求項17において、前記第1の基板
が半導体基板であり、第1の構造層がアクチュエータと
して機能する部分を備えており、前記第1の基板に、前
記アクチュエータを駆動する回路が組み込まれている微
細構造体の製造方法。
18. The circuit according to claim 17, wherein the first substrate is a semiconductor substrate, the first structural layer has a portion functioning as an actuator, and the first substrate has a circuit for driving the actuator. A method for manufacturing a microstructure in which is incorporated.
【請求項19】 請求項18において、前記第1の構造
層は静電アクチュエータである微細構造体の製造方法。
19. The method according to claim 18, wherein the first structural layer is an electrostatic actuator.
【請求項20】 請求項18において、前記第1の構造
層は、前記剥離層と同じ材質の犠牲層を挟んで形成され
ており、この犠牲層も前記第4の工程において除去され
る微細構造体の製造方法。
20. The fine structure according to claim 18, wherein the first structural layer is formed with a sacrifice layer of the same material as the release layer interposed therebetween, and the sacrifice layer is also removed in the fourth step. How to make the body.
【請求項21】 請求項18において、前記第2の構造
層は、前記アクチュエータにより駆動される素子となる
微細構造体の製造方法。
21. The method according to claim 18, wherein the second structural layer is a microstructure to be an element driven by the actuator.
【請求項22】 請求項21において、前記素子は、複
数のスイッチング素子である微細構造体の製造方法。
22. The method according to claim 21, wherein the element is a plurality of switching elements.
【請求項23】 請求項21において、前記素子は、複
数の光学素子である微細構造体の製造方法。
23. The method according to claim 21, wherein the element is a plurality of optical elements.
【請求項24】 請求項21において、前記第2の構造
層を前記素子に分離する第5の工程を有しており、 この第5の工程では、スプレーコートにより光感応性部
材を塗布しパターニングする微細構造体の製造方法。
24. The method according to claim 21, further comprising: a fifth step of separating the second structural layer into the elements. In the fifth step, a photosensitive member is applied by spray coating and patterned. Manufacturing method of a fine structure.
JP2001091333A 2001-03-27 2001-03-27 Manufacturing method of fine structure Expired - Fee Related JP3972591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001091333A JP3972591B2 (en) 2001-03-27 2001-03-27 Manufacturing method of fine structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001091333A JP3972591B2 (en) 2001-03-27 2001-03-27 Manufacturing method of fine structure

Publications (3)

Publication Number Publication Date
JP2002283295A true JP2002283295A (en) 2002-10-03
JP2002283295A5 JP2002283295A5 (en) 2005-04-07
JP3972591B2 JP3972591B2 (en) 2007-09-05

Family

ID=18945964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001091333A Expired - Fee Related JP3972591B2 (en) 2001-03-27 2001-03-27 Manufacturing method of fine structure

Country Status (1)

Country Link
JP (1) JP3972591B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133730A (en) * 2004-11-04 2006-05-25 Samsung Electronics Co Ltd Optical image stabilizer for camera lens assembly
JP2012148402A (en) * 2003-03-20 2012-08-09 Robert Bosch Gmbh Electromechanical system having controlled atmosphere and method of manufacturing the system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012148402A (en) * 2003-03-20 2012-08-09 Robert Bosch Gmbh Electromechanical system having controlled atmosphere and method of manufacturing the system
JP2006133730A (en) * 2004-11-04 2006-05-25 Samsung Electronics Co Ltd Optical image stabilizer for camera lens assembly

Also Published As

Publication number Publication date
JP3972591B2 (en) 2007-09-05

Similar Documents

Publication Publication Date Title
US7629197B2 (en) Spatial light modulator
US8724200B1 (en) MEMS hierarchically-dimensioned optical mirrors and methods for manufacture thereof
JP2003340795A (en) Electrostatic drive type mems element and manufacturing method therefor, optical mems element, optical modulator, glv device and laser display
JP2003329946A (en) Optical switch
JP3972591B2 (en) Manufacturing method of fine structure
TW201305600A (en) Display device and manufacturing method of the display device
KR100420741B1 (en) Micromachine and method of manufacturing the same
JP3972587B2 (en) Manufacturing method of fine structure
JP2008209616A (en) Optical deflector and method of manufacturing the same
JP2001194598A (en) Fine structural body, video device and their manufacturing method
JP2001272613A (en) Optical switching element, optical switching device, their manufacturing methods, optical switching unit and video display device
JP3890777B2 (en) Micromachine, method for manufacturing micromachine, and spatial light modulator
JP2002116390A (en) Method for manufacturing optical switching device and optical switching device
JP3911980B2 (en) Spatial light modulator manufacturing method, spatial light modulator, light guide, and image display device
JP3855598B2 (en) Optical switching unit, optical switching device, optical guide, method for manufacturing optical switching unit, and video display device
JP3835109B2 (en) Transfer type, fine structure, and manufacturing method of video display device
JP2001133703A (en) Method and apparatus for manufacturing device having structure on semiconductor substrate
JP2002287043A (en) Fine structure and method of manufacturing fine structure
JP2003266395A (en) Method of manufacturing micro-structure body
JP2001330786A (en) Method for manufacturing fine structural body
JP4266505B2 (en) Method of bonding microlens substrate and counter substrate of liquid crystal display element
JP2001277198A (en) Image display device, microstructure manufacturing method, and microstructure
JP2001277196A (en) Manufacturing method for microstructure and image display device
JP2002357777A (en) Optical modulator and method for manufacturing the same
JP2001281565A (en) Micro-structure, its manufacturing method, optical switching device, optical switching unit and picture display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees