JP2002281778A - Ac servo controller and controlling method thereof - Google Patents

Ac servo controller and controlling method thereof

Info

Publication number
JP2002281778A
JP2002281778A JP2001076479A JP2001076479A JP2002281778A JP 2002281778 A JP2002281778 A JP 2002281778A JP 2001076479 A JP2001076479 A JP 2001076479A JP 2001076479 A JP2001076479 A JP 2001076479A JP 2002281778 A JP2002281778 A JP 2002281778A
Authority
JP
Japan
Prior art keywords
phase
data
polarity data
inverter
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001076479A
Other languages
Japanese (ja)
Inventor
Kenji Hara
憲二 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2001076479A priority Critical patent/JP2002281778A/en
Publication of JP2002281778A publication Critical patent/JP2002281778A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Position Or Direction (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an AC servo controller and a controlling method thereof that enable real-time control to be achieved with low-cost configuration. SOLUTION: Data of superimposing torque ripples of a motor 105 on sinusoidal wave data area stored in a memory 114 in advance. An address generating part 113 generates the address of the memory 114 to read the data from electrical angle data DGDT (including bias data BDT) based on a detection result by an encoder 106 and torque data TDT based on a control command. In accordance with the outputted data from the memory 114, pulse width making circuits 115, 116, 117 of each phase generate gate control signals GDuu, GDud, GDvu, GDvd, GDwu, and GDwd that control the opening and closing of upper and lower semiconductor switches of each phase of an inverter 104. The opening and closing each semiconductor switch of the inverter 104 control the speed or position of a motor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各相の上下の半導
体スイッチをブリッジ接続したインバータを備え、前記
インバータの各半導体スイッチの開閉により制御対象の
モータの速度制御または位置制御を行うACサーボ制御
装置およびACサーボ制御方法に係り、特に、従来必要
であったオンディレイ回路、特別にアイソレートされた
電流検出器、並びに、より高速なマイクロプロセッサ等
を不要とし、リアルタイム制御をより安価な装置構成で
実現し得るACサーボ制御装置およびACサーボ制御方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AC servo control which includes an inverter in which upper and lower semiconductor switches of each phase are bridge-connected, and controls the speed or position of a motor to be controlled by opening and closing each semiconductor switch of the inverter. The present invention relates to a device and an AC servo control method, and in particular, does not require an on-delay circuit, a specially isolated current detector, and a higher-speed microprocessor, which are conventionally required, and realizes a less expensive real-time control device configuration. The present invention relates to an AC servo control device and an AC servo control method that can be realized by (1).

【0002】[0002]

【従来の技術】工作機械、ロボットまたは一般産業機械
における位置決め制御技術は自動化の柱であり、重要技
術の1つである。特に、近年のマイクロエレクトロニク
スの急速な進歩・発展により、デジタルサーボによる高
速・高精度の位置決めが容易に行われるようになってき
ている。本発明者も、このようなデジタルサーボに適用
される「デジタルパルス幅変換回路」を提案しており、
例えば、登録:特許2090846号等がある。この従
来のデジタルパルス幅変換回路を用いたACサーボ制御
装置では、三角波に相当するデータをカウンタで作成
し、このカウンタ出力とCPU(マイクロプロセッサ)
で演算・作成したU相、V相およびW相の電流指令とを
突き合わせ、その比較結果に基づいて、インバータを構
成する各相の上下の半導体スイッチ(トランジスタ)の
ゲート開放のタイミングを作成し、また、U相、V相の
電流フィードバックをかけていた。
2. Description of the Related Art Positioning control technology in machine tools, robots or general industrial machines is a pillar of automation and one of important technologies. In particular, with the rapid progress and development of microelectronics in recent years, high-speed and high-accuracy positioning using digital servos has been easily performed. The present inventor has also proposed a “digital pulse width conversion circuit” applied to such a digital servo,
For example, there is a registration: Japanese Patent No. 2090846. In this conventional AC servo control device using a digital pulse width conversion circuit, data equivalent to a triangular wave is created by a counter, and the counter output and a CPU (microprocessor) are used.
The U-phase, V-phase, and W-phase current commands calculated and created in step 3 are compared with each other, and based on the comparison result, the gate opening timing of the upper and lower semiconductor switches (transistors) of each phase constituting the inverter is created. Also, U-phase and V-phase current feedback were applied.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来のACサーボ制御装置にあっては、次のような問題点
があった。第1に、制御対象のモータの各相には常に何
れかの電圧がかかっており、電圧の切り替わりタイミン
グで上下の半導体スイッチ(トランジスタ)が同時にオ
ンしないようにするためのオンディレイ回路が必要であ
った。第2に、電流フィードバックを行うためにモータ
電流の測定を行うが、モータ電流の測定はモータの線の
部分で行うので、特別にアイソレートされた電流検出器
が必要であった。第3に、電流指令をCPU(マイクロ
プロセッサ)により作成するが、処理を高速化するため
により高速のCPUが必要であり、装置コストを増大さ
せていた。本発明は、上記従来の問題点に鑑みてなされ
たものであって、従来のオンディレイ回路、特別にアイ
ソレートされた電流検出器、並びに、より高速なマイク
ロプロセッサ等を不要とし、リアルタイム制御をより安
価な装置構成で実現し得るACサーボ制御装置およびA
Cサーボ制御方法を提供することを目的としている。
However, the conventional AC servo control device has the following problems. First, any voltage is always applied to each phase of the motor to be controlled, and an on-delay circuit is required to prevent upper and lower semiconductor switches (transistors) from being simultaneously turned on at the voltage switching timing. there were. Second, the measurement of the motor current is performed to provide current feedback, but since the measurement of the motor current is performed at the line of the motor, a specially isolated current detector is required. Third, a current command is generated by a CPU (microprocessor). However, a higher-speed CPU is required to speed up the processing, and the apparatus cost is increased. The present invention has been made in view of the above-described conventional problems, and eliminates the need for a conventional on-delay circuit, a specially isolated current detector, and a higher-speed microprocessor, and realizes real-time control. AC servo control device and A that can be realized with less expensive device configuration
It is an object to provide a C servo control method.

【0004】[0004]

【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項1に係るACサーボ制御装置は、各
相の上下の半導体スイッチをブリッジ接続したインバー
タを備え、前記インバータの各半導体スイッチの開閉に
より制御対象のモータの速度制御または位置制御を行う
ACサーボ制御装置において、前記モータのトルクリッ
プルを三角関数に重畳したデータを保持する記憶手段
と、前記モータに付属の位置検出手段の検出結果に基づ
く電気角データおよび制御指令に基づくトルクデータか
ら、前記記憶手段のアドレスを生成して前記記憶手段の
データを読み出すアクセス手段と、前記記憶手段の出力
データに応じて、前記インバータの各相の上下半導体ス
イッチの開閉を制御する駆動信号を生成する駆動信号生
成手段とを具備するものである。また、請求項2に係る
ACサーボ制御装置は、請求項1に記載のACサーボ制
御装置において、前記アクセス手段は、前記トルクデー
タに基づき前記記憶手段の上位アドレスを生成するもの
である。また、請求項3に係るACサーボ制御装置は、
請求項1または2に記載のACサーボ制御装置におい
て、前記インバータは、U相、V相およびW相を持つ3
相インバータであって、前記記憶手段は、U相、V相ま
たはW相の何れか1相分のデータを保持し、前記アクセ
ス手段は、前記電気角データに120度または240度
分のデータを加えて前記記憶手段にアクセスすることに
より、他相のデータを得るものである。また、請求項4
に係るACサーボ制御装置は、請求項1、2または3に
記載のACサーボ制御装置において、前記アクセス手段
は、前記位置検出手段の検出結果に任意のデータを加算
することにより、前記電気角データの指定を可変設定す
るものである。また、請求項5に係るACサーボ制御装
置は、各相の上下の半導体スイッチをブリッジ接続した
インバータを備え、前記インバータの各半導体スイッチ
の開閉により制御対象のモータの速度制御または位置制
御を行うACサーボ制御装置において、前記モータのト
ルクリップルを三角関数に重畳したリップル重畳データ
と、前記モータに付属の位置検出手段の検出結果に基づ
く電気角データと、制御指令に基づくトルクデータと、
に基づいて、相毎に、前記上下の半導体スイッチの何れ
を開または閉させるかの極性データ、並びに、該半導体
スイッチの開または閉時間を定める時間データを生成す
る演算手段と、前記演算手段の極性データおよび時間デ
ータに応じて、前記インバータの各相の上下の半導体ス
イッチの開閉を制御する駆動信号を生成する駆動信号生
成手段とを具備するものである。また、請求項6に係る
ACサーボ制御装置は、請求項1、2、3、4または5
に記載のACサーボ制御装置において、前記駆動信号生
成手段は、所定周期毎に、前記記憶手段または前記演算
手段の極性データおよび時間データに応じて、前記イン
バータの各相の上下の半導体スイッチの開閉を制御する
駆動信号を生成するものであって、前記時間データを設
定した後、所定クロックに基づき計時する計時手段と、
現在の周期において、所定の相順における上位相の極性
データと自相の極性データが不一致のとき、或いは、両
極性データが一致し且つ上位相の計時手段が計時動作を
終了しているときに、自相の計時手段の計時動作を開始
させる計時制御手段と、前記極性データおよび前記計時
手段の計時結果に基づき前記駆動信号を生成する信号生
成手段とを相毎に具備するものである。また、請求項7
に係るACサーボ制御装置は、請求項6に記載のACサ
ーボ制御装置において、前記計時制御手段は、所定の相
順における上位相の計時制御手段から極性データを入力
する極性データ入力と、下位相の計時制御手段に極性デ
ータを出力する極性データ出力とを有し、前記極性デー
タ入力が有効のときに、自相の極性データを前記極性デ
ータ出力に出力すると共に前記計時手段の計時動作を開
始または継続させ、該計時動作が終了したときに前記極
性データ出力を有効とし、前記極性データ入力が無効の
ときに、前記極性データ出力を無効とし、前記極性デー
タ入力と自相の極性データが不一致であるときに、前記
極性データ出力を無効とすると共に前記計時手段の計時
動作を開始または継続させ、該計時動作が終了したとき
に前記極性データ出力を有効とし、前記極性データ入力
と自相の極性データが一致するときに、自相の極性デー
タを前記極性データ出力に出力するものである。また、
請求項8に係るACサーボ制御装置は、請求項6または
7に記載のACサーボ制御装置において、前記クロック
のクロック周波数を可変制御する周波数制御手段を具備
するものである。また、請求項9に係るACサーボ制御
装置は、請求項1、2、3、4、5、6、7または8に
記載のACサーボ制御装置において、前記インバータの
入力側の1つの線に流れる電流を検出する電流検出手段
と、前記電流検出手段の検出結果に基づき電流フィード
バック制御を行うフィードバック制御手段とを具備する
ものである。
According to a first aspect of the present invention, there is provided an AC servo control device comprising an inverter in which upper and lower semiconductor switches of each phase are bridge-connected. In an AC servo controller for controlling the speed or position of a motor to be controlled by opening and closing a semiconductor switch, a storage means for storing data obtained by superimposing a torque ripple of the motor on a trigonometric function, and a position detecting means attached to the motor An access unit that generates an address of the storage unit from the electrical angle data based on the detection result and the torque data based on the control command to read the data of the storage unit; and an access unit that outputs the data of the inverter according to output data of the storage unit. Drive signal generating means for generating a drive signal for controlling the opening and closing of the upper and lower semiconductor switches of each phase. Than it is. According to a second aspect of the present invention, in the AC servo controller according to the first aspect, the access unit generates an upper address of the storage unit based on the torque data. The AC servo control device according to claim 3 is
3. The AC servo controller according to claim 1, wherein the inverter has a U phase, a V phase, and a W phase.
In the phase inverter, the storage means holds data of any one phase of U phase, V phase or W phase, and the access means stores data of 120 degrees or 240 degrees in the electrical angle data. In addition, by accessing the storage means, data of another phase is obtained. Claim 4
4. The AC servo control device according to claim 1, wherein the access unit adds arbitrary data to a detection result of the position detection unit, thereby obtaining the electrical angle data. Is set variably. An AC servo control device according to a fifth aspect of the present invention includes an inverter in which upper and lower semiconductor switches of each phase are bridge-connected, and the speed control or position control of a motor to be controlled is performed by opening and closing each semiconductor switch of the inverter. In the servo control device, ripple superimposed data obtained by superimposing a torque ripple of the motor on a trigonometric function, electric angle data based on a detection result of a position detection unit attached to the motor, torque data based on a control command,
A calculating means for generating, for each phase, polarity data indicating which of the upper and lower semiconductor switches is to be opened or closed, and time data for determining an open or closed time of the semiconductor switch; and Drive signal generating means for generating a drive signal for controlling the opening and closing of the upper and lower semiconductor switches of each phase of the inverter according to the polarity data and the time data. Further, the AC servo control device according to claim 6 provides the AC servo control device according to claim 1, 2, 3, 4, or 5.
5. The AC servo control device according to claim 1, wherein the drive signal generation unit opens and closes upper and lower semiconductor switches of each phase of the inverter according to polarity data and time data of the storage unit or the calculation unit at predetermined intervals. A drive means for generating a drive signal for controlling the time data, and after setting the time data, a clock means for clocking based on a predetermined clock;
In the current cycle, when the polarity data of the upper phase in the predetermined phase order and the polarity data of the own phase do not match, or when the polarity data matches and the timing means of the upper phase ends the timing operation. A timing control means for starting the timing operation of the timing means of the own phase, and a signal generation means for generating the drive signal based on the polarity data and the result of the time measurement by the time measurement means for each phase. Claim 7
7. The AC servo control device according to claim 6, wherein the timing control means comprises: a polarity data input for inputting polarity data from an upper phase timing control means in a predetermined phase order; And a polarity data output for outputting polarity data to the timekeeping control means.When the polarity data input is valid, the polarity data of the own phase is output to the polarity data output, and the timekeeping operation of the timekeeping means is started. Or, when the timekeeping operation is completed, the polarity data output is enabled, and when the polarity data input is disabled, the polarity data output is disabled, and the polarity data input does not match the polarity data of the own phase. , The polarity data output is invalidated, and the timekeeping operation of the timekeeping means is started or continued, and when the timekeeping operation is completed, the polarity data is output. And effective power, when the polarity data of the polar data input and self-phase matches, and outputs the polarity data of its own phase in the polar data output. Also,
An AC servo controller according to an eighth aspect of the present invention is the AC servo controller according to the sixth or seventh aspect, further comprising frequency control means for variably controlling the clock frequency of the clock. An AC servo control device according to a ninth aspect of the present invention is the AC servo control device according to the first, second, third, fourth, fifth, sixth, seventh or eighth aspect, wherein the AC servo control device flows through one line on the input side of the inverter. A current detecting means for detecting a current; and a feedback control means for performing a current feedback control based on a detection result of the current detecting means.

【0005】また、請求項10に係るACサーボ制御方
法は、各相の上下の半導体スイッチをブリッジ接続した
インバータを備え、前記インバータの各半導体スイッチ
の開閉により制御対象のモータの速度制御または位置制
御を行うACサーボ制御装置のACサーボ制御方法にお
いて、前記モータのトルクリップルを三角関数に重畳し
たデータを記憶手段に保持する記憶ステップと、前記モ
ータに付属の位置検出手段の検出結果に基づく電気角デ
ータおよび制御指令に基づくトルクデータから、前記記
憶手段のアドレスを生成して前記記憶手段のデータを読
み出すアクセスステップと、前記記憶手段の出力データ
に応じて、前記インバータの各相の上下半導体スイッチ
の開閉を制御する駆動信号を生成する駆動信号生成ステ
ップとを具備するものである。また、請求項11に係る
ACサーボ制御方法は、請求項10に記載のACサーボ
制御方法において、前記アクセスステップは、前記トル
クデータに基づき前記記憶手段の上位アドレスを生成す
るものである。また、請求項12に係るACサーボ制御
方法は、請求項10または11に記載のACサーボ制御
方法において、前記インバータは、U相、V相およびW
相を持つ3相インバータであって、前記記憶手段は、U
相、V相またはW相の何れか1相分のデータを保持し、
前記アクセスステップは、前記電気角データに120度
または240度分のデータを加えて前記記憶手段にアク
セスすることにより、他相のデータを得るものである。
また、請求項13に係るACサーボ制御方法は、請求項
10、11または12に記載のACサーボ制御方法にお
いて、前記アクセスステップは、前記位置検出手段の検
出結果に任意のデータを加算することにより、前記電気
角データの指定を可変設定するものである。また、請求
項14に係るACサーボ制御方法は、各相の上下の半導
体スイッチをブリッジ接続したインバータを備え、前記
インバータの各半導体スイッチの開閉により制御対象の
モータの速度制御または位置制御を行うACサーボ制御
装置のACサーボ制御方法において、前記モータのトル
クリップルを三角関数に重畳したリップル重畳データ
と、前記モータに付属の位置検出手段の検出結果に基づ
く電気角データと、制御指令に基づくトルクデータとに
基づいて、相毎に、前記上下の半導体スイッチの何れを
開または閉させるかの極性データ、並びに、該半導体ス
イッチの開または閉時間を定める時間データを生成する
演算ステップと、前記演算ステップの極性データおよび
時間データに応じて、前記インバータの各相の上下の半
導体スイッチの開閉を制御する駆動信号を生成する駆動
信号生成ステップとを具備するものである。また、請求
項15に係るACサーボ制御方法は、請求項10、1
1、12、13または14に記載のACサーボ制御方法
において、前記駆動信号生成ステップは、所定周期毎
に、前記記憶手段または前記演算ステップの極性データ
および時間データに応じて、前記インバータの各相の上
下の半導体スイッチの開閉を制御する駆動信号を生成す
るものであって、前記時間データを設定した後、所定ク
ロックに基づき計時する計時ステップと、 現在の周期
において、所定の相順における上位相の極性データと自
相の極性データが不一致のとき、或いは、両極性データ
が一致し且つ上位相の計時ステップが計時動作を終了し
ているときに、自相の計時ステップの計時動作を開始さ
せる計時制御ステップと、前記極性データおよび前記計
時ステップの計時結果に基づき前記駆動信号を生成する
信号生成ステップと、を相毎に具備するものである。ま
た、請求項16に係るACサーボ制御方法は、請求項1
5に記載のACサーボ制御方法において、前記計時制御
ステップは、所定の相順における上位相の計時制御ステ
ップから極性データを入力する極性データ入力と、下位
相の計時制御ステップに極性データを出力する極性デー
タ出力とを具備し、前記極性データ入力が有効のとき
に、自相の極性データを前記極性データ出力に出力する
と共に前記計時ステップの計時動作を開始または継続さ
せ、該計時動作が終了したときに前記極性データ出力を
有効とし、前記極性データ入力が無効のときに、前記極
性データ出力を無効とし、前記極性データ入力と自相の
極性データが不一致であるときに、前記極性データ出力
を無効とすると共に前記計時ステップの計時動作を開始
または継続させ、該計時動作が終了したときに前記極性
データ出力を有効とし、前記極性データ入力と自相の極
性データが一致するときに、自相の極性データを前記極
性データ出力に出力するものである。また、請求項17
に係るACサーボ制御方法は、請求項15または16に
記載のACサーボ制御方法において、前記クロックのク
ロック周波数を可変制御する周波数制御ステップを具備
するものである。さらに、請求項18に係るACサーボ
制御方法は、請求項10、11、12、13、14、1
5、16または17に記載のACサーボ制御方法におい
て、前記インバータの入力側の1つの線に流れる電流を
検出する電流検出ステップと、前記電流検出ステップの
検出結果に基づき電流フィードバック制御を行うフィー
ドバック制御ステップとを具備するものである。
According to a tenth aspect of the present invention, there is provided an AC servo control method, comprising an inverter in which the upper and lower semiconductor switches of each phase are bridge-connected, and the speed control or position control of a motor to be controlled by opening and closing each semiconductor switch of the inverter. In the AC servo control method for an AC servo control device, a storage step of storing data obtained by superimposing a torque ripple of the motor on a trigonometric function in a storage means, and an electrical angle based on a detection result of a position detection means attached to the motor. An access step of generating an address of the storage unit from the torque data based on the data and the control command and reading the data of the storage unit; and, depending on output data of the storage unit, an upper and lower semiconductor switch of each phase of the inverter. A drive signal generating step of generating a drive signal for controlling opening and closing. Than it is. In the AC servo control method according to an eleventh aspect, in the AC servo control method according to the tenth aspect, the access step generates an upper address of the storage means based on the torque data. The AC servo control method according to claim 12 is the AC servo control method according to claim 10 or 11, wherein the inverter includes a U-phase, a V-phase, and a W-phase.
A three-phase inverter having three phases,
Phase, V-phase, or W-phase data for one phase,
In the accessing step, data of another phase is obtained by adding data of 120 degrees or 240 degrees to the electrical angle data and accessing the storage unit.
Further, in the AC servo control method according to claim 13, in the AC servo control method according to claim 10, 11, or 12, the access step includes adding arbitrary data to a detection result of the position detection means. , The specification of the electrical angle data is variably set. An AC servo control method according to a fourteenth aspect of the present invention is an AC servo control method, comprising: an inverter in which upper and lower semiconductor switches of each phase are bridge-connected; In an AC servo control method of a servo control device, a ripple superimposed data obtained by superimposing a torque ripple of the motor on a trigonometric function, an electric angle data based on a detection result of a position detecting means attached to the motor, and a torque data based on a control command. A calculation step of generating, for each phase, polarity data indicating which of the upper and lower semiconductor switches is to be opened or closed, and time data for determining an opening or closing time of the semiconductor switch; and Semiconductor switches above and below each phase of the inverter according to the polarity data and time data of the inverter. Is intended to and a drive signal generating step of generating a drive signal for controlling the opening and closing of the switch. Further, the AC servo control method according to claim 15 is the method according to claims 10 and 1.
In the AC servo control method according to any one of 1, 12, 13 and 14, the driving signal generating step includes, for each predetermined period, each phase of the inverter in accordance with the polarity data and the time data of the storage means or the calculating step. Generating a drive signal for controlling the opening and closing of the upper and lower semiconductor switches, after setting the time data, timing a clock based on a predetermined clock; and in the current cycle, an upper phase in a predetermined phase order. When the polarity data of the self phase does not match the polarity data of the own phase, or when the polarity data matches and the time measurement step of the upper phase has finished the time measurement operation, the time measurement operation of the time measurement step of the own phase is started. A timing control step, and a signal generation step of generating the drive signal based on the polarity data and a timing result of the timing step, Is provided for each phase. Further, the AC servo control method according to claim 16 is a method according to claim 1.
5. In the AC servo control method according to 5, the timekeeping control step includes: a polarity data input for inputting polarity data from an upper phase timekeeping control step in a predetermined phase order; and a polarity data output to a lower phase timekeeping control step. A polarity data output, and when the polarity data input is valid, outputs the polarity data of the own phase to the polarity data output and starts or continues the timing operation of the timing step, and the timing operation ends. When the polarity data output is valid, when the polarity data input is invalid, the polarity data output is invalidated, and when the polarity data input and the polarity data of the own phase do not match, the polarity data output is Inactivate and start or continue the timekeeping operation of the timekeeping step, and when the timekeeping operation ends, enable the polarity data output. When the polarity data of the polar data input and self-phase matches, and outputs the polarity data of its own phase in the polar data output. Claim 17
An AC servo control method according to claim 15 is the AC servo control method according to claim 15 or 16, further comprising a frequency control step of variably controlling a clock frequency of the clock. Furthermore, the AC servo control method according to claim 18 is the method according to claims 10, 11, 12, 13, 14, 1
18. The AC servo control method according to 5, 16, or 17, wherein a current detecting step for detecting a current flowing through one line on the input side of the inverter, and a feedback control for performing a current feedback control based on a detection result of the current detecting step. And steps.

【0006】本発明の請求項1,2,3,4に係るAC
サーボ制御装置および請求項10,11,12,13に
係るACサーボ制御方法では、(記憶ステップにより)
予め記憶手段に、制御対象のモータのトルクリップルを
三角関数に重畳したデータを保持しておき、アクセス手
段(アクセスステップ)により、モータに付属の位置検
出手段の検出結果に基づく電気角データおよび制御指令
に基づくトルクデータから、記憶手段のアドレスを生成
して記憶手段のデータを読み出し、駆動信号生成手段
(駆動信号生成ステップ)では、記憶手段の出力データ
に応じて、インバータの各相の上下半導体スイッチの開
閉を制御する駆動信号を生成し、該インバータの各半導
体スイッチの開閉によりモータの速度制御または位置制
御を行う。このように、事前にCPU等の制御手段が演
算したデータを記憶手段に保持しておき、エンコーダ等
の位置検出手段の検出結果に基づく電気角データにより
アクセスし、記憶手段の出力データに応じてインバータ
の各相の上下半導体スイッチの開閉制御を行うので、リ
アルタイム制御が可能となり、また制御手段(CPU
等)は、記憶手段のアクセスや駆動信号の生成タイミン
グについて制御すればよく、従来のように処理の高速化
のために高価なプロセッサを必要とせず、より低価格で
ACサーボ制御装置を実現することができる。また、記
憶手段内にモータのトルクリップルを重畳したデータが
保持され、トルクデータに応じたアクセスが可能である
ので、モータのトルクリップルを記憶手段内のデータで
補正して相殺することができ、モータのトルクリップル
を低減したモータの運転制御が可能である。また特に、
請求項2に係るACサーボ制御装置および請求項11に
係るACサーボ制御方法では、アクセス手段(アクセス
ステップ)において、トルクデータに基づき記憶手段の
上位アドレスを生成するのが望ましい。例えば、記憶手
段内に、下位アドレスデータでアドレッシング可能なブ
ロックを複数個(M個)用意して、第1ブロックから第
Mブロックに、順次、トルクデータの最小値から最大値
までを掛け合わせたデータを保持したメモリマップと
し、トルクデータを上位アドレスとして、該トルクデー
タを変えることにより実質的に三角関数データにトルク
データを掛け合わせることが可能となる。また特に、請
求項3に係るACサーボ制御装置および請求項12に係
るACサーボ制御方法では、インバータをU相、V相お
よびW相を持つ3相インバータとし、記憶手段にU相、
V相またはW相の何れか1相分のデータを保持してお
き、アクセス手段(アクセスステップ)により、電気角
データに120度または240度分のデータを加えて記
憶手段にアクセスすることによって他相のデータを得る
のが望ましい。例えば、予め記憶手段内にU相分のデー
タを保持しておき、V相分またはW相分のデータを読み
出すときには、120度または240度だけ位相を加え
るためのバイアスデータを加算する構成とすれば、記憶
手段内には1相分(U相)のデータを保持するだけで良
く、より少ない記憶容量で記憶手段を構成することがで
きる。また特に、請求項4に係るACサーボ制御装置お
よび請求項13に係るACサーボ制御方法では、アクセ
ス手段(アクセスステップ)において、位置検出手段の
検出結果に任意のデータを加算することにより、電気角
データの指定を可変設定するのが望ましい。これによ
り、モータの柔軟な運転制御が可能となる。
The AC according to claims 1, 2, 3, and 4 of the present invention.
In the servo control device and the AC servo control method according to claims 10, 11, 12, and 13, (by the storage step)
Data in which the torque ripple of the motor to be controlled is superimposed on the trigonometric function is stored in advance in the storage means, and the electric angle data and the control based on the detection result of the position detection means attached to the motor are accessed by the access means (access step). An address of the storage means is generated from the torque data based on the command, and the data of the storage means is read out. In the drive signal generation means (drive signal generation step), the upper and lower semiconductors of each phase of the inverter are operated in accordance with the output data of the storage means. A drive signal for controlling the opening and closing of the switch is generated, and the speed control or position control of the motor is performed by opening and closing each semiconductor switch of the inverter. As described above, the data calculated by the control means such as the CPU in advance is stored in the storage means, and the data is accessed by the electrical angle data based on the detection result of the position detection means such as the encoder, and the data is output in accordance with the output data of the storage means. Since the open / close control of the upper and lower semiconductor switches of each phase of the inverter is performed, real-time control becomes possible, and the control means (CPU
Etc.) may be controlled with respect to the access of the storage means and the generation timing of the drive signal, and an AC servo controller can be realized at a lower price without requiring an expensive processor for speeding up processing as in the related art. be able to. In addition, since the data in which the torque ripple of the motor is superimposed is stored in the storage means, and the access according to the torque data is possible, the torque ripple of the motor can be corrected and offset by the data in the storage means, It is possible to control the operation of the motor while reducing the torque ripple of the motor. Also, in particular,
In the AC servo control device according to the second aspect and the AC servo control method according to the eleventh aspect, in the access means (access step), it is preferable to generate an upper address of the storage means based on the torque data. For example, a plurality of (M) blocks addressable with lower address data are prepared in the storage means, and the first to Mth blocks are sequentially multiplied by the minimum value to the maximum value of the torque data. By changing the torque data using a memory map holding the data and the torque data as an upper address, it is possible to substantially multiply the trigonometric function data by the torque data. In particular, in the AC servo control device according to the third aspect and the AC servo control method according to the twelfth aspect, the inverter is a three-phase inverter having a U-phase, a V-phase, and a W-phase.
The data for one of the V phase and the W phase is held, and the access means (access step) adds the data for 120 degrees or 240 degrees to the electrical angle data and accesses the storage means to access the data. It is desirable to obtain phase data. For example, a configuration is possible in which data for the U phase is stored in the storage means in advance, and when data for the V phase or W phase is read, bias data for adding a phase by 120 degrees or 240 degrees is added. For example, it is only necessary to hold one phase (U phase) of data in the storage means, and the storage means can be configured with a smaller storage capacity. In particular, in the AC servo control device according to the fourth aspect and the AC servo control method according to the thirteenth aspect, in the access means (access step), by adding arbitrary data to the detection result of the position detection means, the electrical angle can be increased. It is desirable to variably set the data specification. As a result, flexible operation control of the motor becomes possible.

【0007】また、請求項5に係るACサーボ制御装置
および請求項14に係るACサーボ制御方法では、演算
手段(演算ステップ)により、制御対象のモータのトル
クリップルを三角関数に重畳したリップル重畳データ
と、モータに付属の位置検出手段の検出結果に基づく電
気角データと、制御指令に基づくトルクデータと、に基
づいて、相毎に、インバータの上下の半導体スイッチの
何れを開または閉させるかの極性データ、並びに、該半
導体スイッチの開または閉時間を定める時間データを生
成し、駆動信号生成手段(駆動信号生成ステップ)で
は、演算手段(演算ステップ)の極性データおよび時間
データに応じて、インバータの各相の上下の半導体スイ
ッチの開閉を制御する駆動信号を生成し、該インバータ
の各半導体スイッチの開閉によりモータの速度制御また
は位置制御を行う。ここで、演算手段は、請求項1に係
るACサーボ制御装置のように制御手段(CPU等)、
アクセス手段および記憶手段による構成としても良い
し、DSP(デジタル信号プロセッサ)のように内部に
データメモリおよびプログラムメモリを備えたプロセッ
サ等により構成しても良い。このように、記憶手段また
は演算手段から極性データおよび時間データを出力し
て、インバータの各相の上下の半導体スイッチの開閉を
制御する駆動信号を生成することにより、従来必要とさ
れていた、三角波データと指令データとの突き合わせで
インバータの各相の上下の半導体スイッチが同時にオン
しないようにするためのオンディレイ回路が不要とな
り、指令に対する歪みを無くすことができる。また、従
来の構成と比較してより少ない消費電流で実現できるの
で、運転コストを低減でき、経済的なACサーボ制御装
置を提供することができる。また、請求項6,7に係る
ACサーボ制御装置および請求項15,16に係るAC
サーボ制御方法では、相毎の駆動信号生成手段(駆動信
号生成ステップ)において、計時手段(計時ステップ)
に記憶手段または演算手段(演算ステップ)の時間デー
タを設定した後、所定クロックに基づき計時するが、計
時制御手段(計時制御ステップ)により、現在の周期で
所定の相順における上位相の極性データと自相の極性デ
ータが不一致のとき、或いは、両極性データが一致し且
つ上位相の計時手段(計時ステップ)が計時動作を終了
しているときに、自相の計時手段(計時ステップ)の計
時動作を開始させるようにし、信号生成手段(信号生成
ステップ)により、記憶手段または演算手段(演算ステ
ップ)の極性データおよび計時手段(計時ステップ)の
計時結果に基づき、インバータの各相の上下の半導体ス
イッチの開閉を制御する駆動信号を生成するようにして
いる。例えば、U相、V相およびW相を持つ3相インバ
ータでは、U相、V相およびW相毎に上記シーケンスを
備える駆動信号生成手段(駆動信号生成ステップ)をカ
スケード(連続的に)結合して構成すればよく、ハード
ウェア(ソフトウェア)設計が容易である。特に、請求
項7に係るACサーボ制御装置および請求項16に係る
ACサーボ制御方法では、計時制御手段(計時制御ステ
ップ)に、所定の相順における上位相の計時制御手段
(計時制御ステップ)から極性データを入力する極性デ
ータ入力と、下位相の計時制御手段(計時制御ステッ
プ)に極性データを出力する極性データ出力とを備え
て、極性データ入力が有効のときに、自相の極性データ
を極性データ出力に出力すると共に計時手段(計時ステ
ップ)の計時動作を開始または継続させ、該計時動作が
終了したときに極性データ出力を有効とし、極性データ
入力が無効のときに、極性データ出力を無効とし、極性
データ入力と自相の極性データが不一致であるときに、
極性データ出力を無効とすると共に計時手段(計時ステ
ップ)の計時動作を開始または継続させ、該計時動作が
終了したときに極性データ出力を有効とし、極性データ
入力と自相の極性データが一致するときに、自相の極性
データを極性データ出力に出力するのが望ましい。ま
た、請求項8に係るACサーボ制御装置および請求項1
7に係るACサーボ制御方法では、周波数制御手段(周
波数制御ステップ)によりクロックのクロック周波数を
可変制御するので、計時手段(計時ステップ)の計時動
作についてダイナミックレンジを向上させることができ
る。さらに、請求項9に係るACサーボ制御装置および
請求項18に記載のACサーボ制御方法では、電流検出
手段(電流検出ステップ)により、インバータの入力側
の1つの線に流れる電流を検出し、フィードバック制御
手段(フィードバック制御ステップ)により、該検出結
果に基づき電流フィードバック制御を行うようにしてい
る。例えば、U相、V相およびW相を持つ3相インバー
タでは、U相、V相およびW相をまとめた部分で電流検
出を行うので、従来のように特別にアイソレートされた
電流検出器が不要となり、より低コストでACサーボ制
御装置を実現することができる。
Further, in the AC servo control device according to the fifth aspect and the AC servo control method according to the fourteenth aspect, the ripple superimposition data in which the torque ripple of the motor to be controlled is superimposed on the trigonometric function by the operation means (operation step). And which of the upper and lower semiconductor switches of the inverter should be opened or closed for each phase based on the electrical angle data based on the detection result of the position detecting means attached to the motor and the torque data based on the control command. Polarity data and time data for determining the opening or closing time of the semiconductor switch are generated, and the drive signal generation means (drive signal generation step) generates an inverter according to the polarity data and the time data of the calculation means (calculation step). A drive signal for controlling the opening and closing of the upper and lower semiconductor switches of each phase of the inverter is generated. The speed control or position control of the motor by closing. Here, the arithmetic means is a control means (CPU or the like) as in the AC servo control device according to claim 1;
It may be configured by an access unit and a storage unit, or may be configured by a processor having a data memory and a program memory therein, such as a DSP (Digital Signal Processor). As described above, by outputting the polarity data and the time data from the storage means or the arithmetic means and generating the drive signal for controlling the opening and closing of the upper and lower semiconductor switches of each phase of the inverter, the triangular wave conventionally required An on-delay circuit for preventing the upper and lower semiconductor switches of each phase of the inverter from being turned on at the same time by matching the data with the command data becomes unnecessary, and distortion to the command can be eliminated. Further, since the present invention can be realized with less current consumption as compared with the conventional configuration, the operating cost can be reduced and an economical AC servo control device can be provided. Further, the AC servo control device according to claim 6 and the AC servo control device according to claim 15 and the AC servo control device according to claim 15
In the servo control method, the driving signal generating means (driving signal generating step) for each phase includes a time measuring means (time measuring step).
After setting the time data of the storage means or the calculation means (calculation step), the time is measured based on a predetermined clock. The time control means (time control step) uses the polarity data of the upper phase in a predetermined phase order in the current cycle. When the polarity data of the own phase and the polarity data of the own phase do not coincide with each other, or when the polarity data of both phases match and the time measuring means (time measuring step) of the upper phase has finished the time measuring operation, the time measuring means (time measuring step) of the own phase The clocking operation is started, and the signal generation means (signal generation step) uses the polarity data of the storage means or the calculation means (calculation step) and the clocking result of the clocking means (clocking step) based on the upper and lower phases of the inverter. A drive signal for controlling the opening and closing of the semiconductor switch is generated. For example, in a three-phase inverter having a U-phase, a V-phase, and a W-phase, drive signal generation means (drive signal generation steps) having the above-described sequence for each of the U-phase, V-phase, and W-phase are cascaded (continuously). Hardware (software) design is easy. In particular, in the AC servo control device according to the seventh aspect and the AC servo control method according to the sixteenth aspect, the timekeeping control means (timekeeping control step) is provided with the upper phase timekeeping control means (timekeeping control step) in a predetermined phase sequence. A polarity data input for inputting polarity data and a polarity data output for outputting polarity data to a timing control means (time control step) of a lower phase are provided. When the polarity data input is valid, the polarity data of the own phase is provided. It outputs to the polarity data output and starts or continues the timekeeping operation of the timekeeping means (timekeeping step). When the timekeeping operation ends, the polarity data output is enabled. When the polarity data input is invalid, the polarity data output is disabled. Invalid and when the polarity data input and the polarity data of own phase do not match,
The polarity data output is invalidated and the timekeeping operation of the timekeeping means (timekeeping step) is started or continued. When the timekeeping operation is completed, the polarity data output is enabled, and the polarity data input matches the polarity data of the own phase. Sometimes, it is desirable to output the polarity data of the own phase to the polarity data output. An AC servo controller according to claim 8 and claim 1
In the AC servo control method according to the seventh aspect, since the clock frequency of the clock is variably controlled by the frequency control means (frequency control step), the dynamic range of the timekeeping operation of the timekeeping means (timekeeping step) can be improved. Further, in the AC servo control device according to the ninth aspect and the AC servo control method according to the eighteenth aspect, the current detecting means (current detecting step) detects a current flowing through one line on the input side of the inverter and performs feedback. The control means (feedback control step) performs current feedback control based on the detection result. For example, in a three-phase inverter having a U-phase, a V-phase, and a W-phase, current detection is performed at a portion where the U-phase, V-phase, and W-phase are combined. This is unnecessary, and an AC servo controller can be realized at lower cost.

【0008】[0008]

【発明の実施の形態】以下、本発明のACサーボ制御装
置およびACサーボ制御方法の実施の形態について、図
面を参照して詳細に説明する。図1は本発明の実施形態
に係るACサーボ制御装置の構成図である。図1におい
て、本実施形態のACサーボ制御装置は、3相商用電源
101、コンバータ102、平滑コンデンサ103、3
相インバータ104、モータ105、位置検出器10
6、電流検出用抵抗110、インタフェース111、C
PU(マイクロプロセッサ)112、アドレス生成部1
13、メモリ(RAM)114、U相パルス幅作成回路
115、V相パルス幅作成回路116およびW相パルス
幅作成回路117を備えて構成されている。本実施形態
のACサーボ制御装置は、3相商用電源101の出力を
コンバータ102によって直流に変換し、平滑コンデン
サ103によって平滑された直流電圧を3相インバータ
104によってU相、V相およびW相の3相交流に変換
してモータ105の駆動電圧を生成する、いわゆるイン
バータ制御方式を用いた駆動により制御対象であるモー
タ105の速度制御または位置制御をおこなうものであ
る。なお、インバータ制御方式としては、電圧制御形イ
ンバータまたはPWM制御形インバータを適用可能な構
成である。3相インバータ104は、U相の上下の半導
体スイッチとしてトランジスタTRuuおよびTRudを、
V相の上下の半導体スイッチとしてトランジスタTRvu
およびTRvdを、W相の上下の半導体スイッチとしてト
ランジスタTRwuおよびTRwdを、それぞれ備え、これ
らをブリッジ接続した構成である。なお、3相インバー
タ104の出力電圧が矩形波であることから、各トラン
ジスタTRuu,TRud,TRvu,TRvd,TRwuおよび
TRwdには、回生エネルギーや無効電力を処理するため
の帰還ダイオードが付加されている。また、本実施形態
では、インバータ104を構成する半導体スイッチとし
てバイポーラパワートランジスタを用いているが、これ
に限定されることなくオン/オフを制御可能な他の半導
体電力素子、例えば、GTO(Gate Turn Off Thyristo
r)、IGBT(Insuated Gate Bipolar Transisto
r)、パワーMOSFET(Power Metal Oxide Semicon
ductor Field Effect Transistor)等を用いた構成とし
ても良い。3相インバータ104により可変速駆動され
るモータ105には、回転速度および位置を検出する手
段として、エンコーダ106が付属的に設置されてい
る。エンコーダ106の出力(パルス信号)は、インタ
フェース111に供給されて、該インタフェース111
において電気角データDGDTに変換される。一方、C
PU(マイクロプロセッサ)112はACサーボ制御装
置内の他の構成要素の制御を司るが、図1では、後述の
アドレス生成部113に対して出力するトルクデータT
DTおよびバイアスデータBDTのみが示されている。
なお、これらトルクデータTDTおよびバイアスデータ
BDTは、モータ105の速度制御または位置制御を行
うための指令に基づき生成されるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of an AC servo control device and an AC servo control method according to the present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration diagram of an AC servo control device according to an embodiment of the present invention. In FIG. 1, an AC servo control device according to the present embodiment includes a three-phase commercial power source 101, a converter 102, a smoothing capacitor 103,
Phase inverter 104, motor 105, position detector 10
6. Current detection resistor 110, interface 111, C
PU (microprocessor) 112, address generation unit 1
13, a memory (RAM) 114, a U-phase pulse width generation circuit 115, a V-phase pulse width generation circuit 116, and a W-phase pulse width generation circuit 117. The AC servo control device of the present embodiment converts the output of the three-phase commercial power supply 101 into DC by the converter 102, and converts the DC voltage smoothed by the smoothing capacitor 103 into the U-phase, V-phase, and W-phase by the three-phase inverter 104. The speed control or the position control of the motor 105 to be controlled is performed by driving using a so-called inverter control method, which generates a drive voltage for the motor 105 by converting into a three-phase AC. As the inverter control method, a voltage control type inverter or a PWM control type inverter is applicable. The three-phase inverter 104 includes transistors TRuu and TRud as upper and lower semiconductor switches of the U-phase,
Transistor TRvu as a semiconductor switch above and below V phase
And TRvd are provided with transistors TRwu and TRwd as upper and lower semiconductor switches of the W phase, respectively, and these are bridge-connected. Since the output voltage of the three-phase inverter 104 is a rectangular wave, each transistor TRuu, TRud, TRvu, TRvd, TRwu and TRwd is provided with a feedback diode for processing regenerative energy or reactive power. . In the present embodiment, a bipolar power transistor is used as a semiconductor switch constituting the inverter 104. However, the present invention is not limited to this, and other semiconductor power elements that can be controlled on / off, for example, a GTO (Gate Turn Off Thyristo
r), IGBT (Insuated Gate Bipolar Transisto)
r), Power MOSFET (Power Metal Oxide Semicon
A configuration using a ductor field effect transistor) or the like may be used. A motor 105 driven at a variable speed by the three-phase inverter 104 is additionally provided with an encoder 106 as means for detecting a rotation speed and a position. The output (pulse signal) of the encoder 106 is supplied to the interface 111, and the interface 111
Is converted to electrical angle data DGDT. On the other hand, C
A PU (microprocessor) 112 controls other components in the AC servo controller, but in FIG. 1, torque data T output to an address generation unit 113 described later is used.
Only DT and bias data BDT are shown.
The torque data TDT and the bias data BDT are generated based on a command for performing speed control or position control of the motor 105.

【0009】次に、図1および図2を参照して、特許請
求の範囲にいうアクセス手段に該当するアドレス生成部
113と、記憶手段に該当するメモリ(RAM)113
と、駆動信号生成手段に該当するU相パルス幅作成回路
115、V相パルス幅作成回路116およびW相パルス
幅作成回路117とについて説明する。図2は、本実施
形態のACサーボ制御装置において、3相インバータ1
04の各相の上下の半導体スイッチ(トランジスタTR
uu,TRud,TRvu,TRvd,TRwuおよびTRwd)に
供給するゲート制御信号GDuu,GDud,GDvu,GD
vd,GDwuおよびGDwdを生成する部分のより具体的な
構成図である。図2において、メモリ(RAM)113
には、制御対象のモータ105のトルクリップルを正弦
波データに重畳したデータが保持されている。より具体
的には、アドレス生成部113によって生成されたアド
レスに応じて、相毎に、3相インバータ104の各相の
上下の半導体スイッチの何れをオンさせるかの極性デー
タDTUDu,DTUDvおよびDTUDw、並びに、該
半導体スイッチのオン時間を定める時間データSDT
u,SDTvおよびSDTwを出力する。後述するよう
に、各相の2つの半導体スイッチ(トランジスタ)が同
時にオンすることは無いので、時間データSDTu,S
DTvおよびSDTwは、それぞれ、極性データDTUD
u,DTUDvおよびDTUDwによってオン指定される
半導体スイッチ(トランジスタ)についてのオン時間を
表すことになる。図2において、アドレス生成部113
は加算器113aを備えて、加算器113aにより、イ
ンタフェース111からの電気角データDGDTとCP
U112からのバイアスデータBDTを加算して、メモ
リ(RAM)114の下位アドレスを生成し、一方でト
ルクデータTDTをメモリ(RAM)114の上位アド
レスとする構成である。このような構成とすることによ
り、予めメモリ(RAM)114内に、U相について、
モータ105のトルクリップルを正弦波データに重畳し
たデータを保持しておき、U相の極性データDTUDu
および時間データSDTuを読み出すときにはバイアス
データBDTを「0000H」とし、V相の極性データ
DTUDvおよび時間データSDTvを読み出すときに
は、120度だけ位相を加えるべくバイアスデータBD
Tを「5555H」とし、W相の極性データDTUDwお
よび時間データSDTwを読み出すときには、240度
だけ位相を加えるべくバイアスデータBDTを「AAA
AH」とすれば、メモリ(RAM)114内に1相分
(U相)のデータを保持しておくだけで、U相、V相お
よびW相のデータを生成することができ、より少ない記
憶容量でメモリ(RAM)114を構成することができ
る。なお、上記データは(添え字“H”を付加した)1
6進数表記であり、アドレスを16ビットとしたときの
値である。また、バイアスデータBDTを0度、120
度または240度と切り換えるのではなく、さらに、C
PU112からの指定によって任意の電気角データを加
算することにより、電気角データDGDTに任意の位相
を加えることも可能である。また、トルクデータTDT
をメモリ(RAM)114の上位アドレスとしているの
で、メモリ(RAM)114のメモリマップを次のよう
にすることで、トルクデータTDTを変えることにより
実質的に正弦波データにトルクデータを掛け合わせるこ
とが可能である。すなわち、mビットのトルクデータT
DTでアドレッシングする際には、下位アドレスデータ
でアドレッシング可能なブロック(16ビットでは64
Kバイト)をM(=2m)個用意して、第1ブロックか
ら第Mブロックに、順次、トルクデータの“最小値τmi
n”から“最大値τmax”までを掛け合わせたデータを保
持しておけば良い。
Next, referring to FIG. 1 and FIG. 2, an address generator 113 corresponding to the access means and a memory (RAM) 113 corresponding to the storage means will be described in the claims.
The U-phase pulse width generation circuit 115, the V-phase pulse width generation circuit 116, and the W-phase pulse width generation circuit 117 corresponding to the drive signal generation means will be described. FIG. 2 shows a three-phase inverter 1 in the AC servo controller according to the present embodiment.
04 upper and lower semiconductor switches (transistor TR)
uu, TRud, TRvu, TRvd, TRwu and TRwd) to supply gate control signals GDuu, GDud, GDvu, GD
FIG. 4 is a more specific configuration diagram of a part that generates vd, GDwu, and GDwd. In FIG. 2, a memory (RAM) 113
Holds data obtained by superimposing the torque ripple of the motor 105 to be controlled on the sine wave data. More specifically, polarity data DTUDu, DTUDv, and DTUDw indicating which one of the upper and lower semiconductor switches of each phase of the three-phase inverter 104 is to be turned on for each phase according to the address generated by the address generation unit 113. And time data SDT for determining the ON time of the semiconductor switch.
u, SDTv and SDTw are output. As described later, since the two semiconductor switches (transistors) of each phase do not turn on at the same time, the time data SDTu, S
DTv and SDTw are polarity data DTUD, respectively.
u, DTUDv, and DTUDw represent the ON time of the semiconductor switch (transistor) specified to be ON. In FIG. 2, the address generation unit 113
Has an adder 113a, and the adder 113a uses the electrical angle data DGDT and CP from the interface 111.
The bias data BDT from U112 is added to generate the lower address of the memory (RAM) 114, while the torque data TDT is used as the upper address of the memory (RAM) 114. With such a configuration, the U-phase is stored in the memory (RAM) 114 in advance.
The data in which the torque ripple of the motor 105 is superimposed on the sine wave data is held, and the U-phase polarity data DTUDu is stored.
When reading the time data SDTu, the bias data BDT is set to “0000H”. When reading the V-phase polarity data DTUDv and the time data SDTV, the bias data BD is added to add a phase by 120 degrees.
When T is set to “5555H” and the polarity data DTUDw and the time data SDTw of the W phase are read, the bias data BDT is changed to “AAA” to add a phase by 240 degrees.
AH ”, the U-phase, V-phase, and W-phase data can be generated only by holding the data for one phase (U-phase) in the memory (RAM) 114, and the less storage The memory (RAM) 114 can be configured with a capacity. The above data is 1 (with a suffix “H” added).
It is a hexadecimal notation, and is a value when the address is 16 bits. Also, the bias data BDT is set to 0 degree, 120 degrees.
Instead of switching between degrees or 240 degrees,
An arbitrary phase can be added to the electrical angle data DGDT by adding arbitrary electrical angle data according to designation from the PU 112. Also, the torque data TDT
Is the upper address of the memory (RAM) 114, the sine wave data is substantially multiplied by the torque data by changing the torque data TDT by making the memory map of the memory (RAM) 114 as follows. Is possible. That is, m-bit torque data T
When addressing by DT, a block addressable by lower address data (64 bits for 16 bits)
M bytes (K bytes) are prepared, and the “minimum value τmi” of the torque data is sequentially stored from the first block to the Mth block.
Data obtained by multiplying from “n” to “maximum value τmax” may be held.

【0010】次に、図2および図3を参照して、U相パ
ルス幅作成回路115、V相パルス幅作成回路116お
よびW相パルス幅作成回路117について説明する。図
3は、本実施形態のACサーボ制御装置において、U相
パルス幅作成回路115のより具体的な回路図である。
なお、図2および図3において、信号の参照符号の先頭
に“#”が付記されているものは、その信号が負論理信
号であることを示す。U相パルス幅作成回路115は、
U相の上下の半導体スイッチ(トランジスタTRuu,T
Rud)に供給するゲート制御信号GDuu,GDudを生成
するものであって、図3において、特許請求の範囲にい
う計時手段に該当するカウンタ115aと、D型フリッ
プフロップ115b、NOTゲートGNT1〜GNT
3、ANDゲートGAN1,GAN2、NANDゲート
GNA1〜GNA7およびフォトカプラPCuu,PCud
とを備えて構成されている。ここで、計時制御手段には
第2ゲート群GNA5〜GNA7が該当し、信号生成手
段には第1ゲート群GNA3,GNA4およびフォトカ
プラPCuu,PCudが該当する。なお、V相の上下の半
導体スイッチ(トランジスタTRvu,TRvd)に供給す
るゲート制御信号GDvu,GDvdを生成するV相パルス
幅作成回路116、並びに、W相の上下の半導体スイッ
チ(トランジスタTRwu,TRwd)に供給するゲート制
御信号GDwu,GDwdを生成するW相パルス幅作成回路
117についても、図3と同様の構成である。D型フリ
ップフロップ115bは、CPU112からのロード信
号#LDuが有効(“L”レベル)の時に、メモリ(R
AM)114から読み出される極性データDTUDuを
セットする。D型フリップフロップ115bの正論理出
力および負論理出力は、第1ゲート群GNA3,GNA
4、第2ゲート群GNA5〜GNA7および第3ゲート
群GNA1,GNA2,GAN1,GAN2に供給され
ている。また一方、NOTゲートGNT2,GNT3に
は、それぞれ信号#EBLui,#EBLdiが入力されて
いる。U相パルス幅作成回路115の場合、この信号#
EBLui,#EBLdiは、図2に示すように、CPU1
12からのイネーブル信号#EBLである。即ち、イネ
ーブル信号#EBLはNOTゲートGNT2,GNT3
で反転された後に、第2ゲート群のNANDゲートGN
A5,GNA6に供給される。なお、V相パルス幅作成
回路116およびW相パルス幅作成回路117もU相パ
ルス幅作成回路115と同様の構成であり、これらU相
パルス幅作成回路115、V相パルス幅作成回路116
およびW相パルス幅作成回路117は、U相,V相,W
相の相順でカスケード接続されている。即ち、U相パル
ス幅作成回路115の極性データ出力#EBLuo,#E
BLdoがV相パルス幅作成回路116の極性データ入力
#EBLui,#EBLdiとなり、V相パルス幅作成回路
116の極性データ出力#EBLuo,#EBLdoがW相
パルス幅作成回路117の極性データ入力#EBLui,
#EBLdiとなる。次に、U相パルス幅作成回路115
の第2ゲート群GNA5〜GNA7では、イネーブル信
号#EBLが有効(“L”レベル)の時に、極性データ
DTUDu(D型フリップフロップ115bの正論理出
力および負論理出力)がスルーするので、NANDゲー
トGNA5の出力が有効(“H”レベル)となってカウ
ンタ115aのカウント動作を許容するが、イネーブル
信号#EBLが無効(“H”レベル)の時にはカウント
動作を禁止する。なお、V相パルス幅作成回路116お
よびW相パルス幅作成回路117の場合には、それぞ
れ、上位相のパルス幅作成回路の極性データ、即ち、U
相パルス幅作成回路115およびV相パルス幅作成回路
116の極性データ出力#EBLuo,#EBLdoと、自
相の極性データDTUD(D型フリップフロップ115
bの正論理出力および負論理出力)とが不一致の時にカ
ウンタ115aのカウント動作を許容し、両者が一致す
る時にカウンタ115aのカウント動作を禁止する。
Next, the U-phase pulse width generation circuit 115, the V-phase pulse width generation circuit 116, and the W-phase pulse width generation circuit 117 will be described with reference to FIGS. FIG. 3 is a more specific circuit diagram of the U-phase pulse width generation circuit 115 in the AC servo control device of the present embodiment.
In FIGS. 2 and 3, a signal prefixed with “#” indicates that the signal is a negative logic signal. The U-phase pulse width creation circuit 115
U-phase upper and lower semiconductor switches (transistors TRuu, T
Rud) for generating gate control signals GDuu and GDud. In FIG. 3, a counter 115a, a D-type flip-flop 115b, and NOT gates GNT1 to GNT correspond to the timer means in the claims.
3. AND gates GAN1 and GAN2, NAND gates GNA1 to GNA7, and photocouplers PCuu and PCud
It is comprised including. Here, the timing control means corresponds to the second gate groups GNA5 to GNA7, and the signal generation means corresponds to the first gate groups GNA3 and GNA4 and the photocouplers PCuu and PCud. Note that a V-phase pulse width generation circuit 116 generates gate control signals GDvu and GDvd to be supplied to upper and lower V-phase semiconductor switches (transistors TRvu and TRvd), and W-phase upper and lower semiconductor switches (transistors TRwu and TRwd). The configuration of the W-phase pulse width generation circuit 117 that generates the gate control signals GDwu and GDwd to be supplied to the W is also the same as that of FIG. When the load signal #LDu from the CPU 112 is valid (“L” level), the D-type flip-flop 115 b
AM) 114 to set polarity data DTUDu. The positive logic output and the negative logic output of the D-type flip-flop 115b are connected to the first gate group GNA3, GNA
4, are supplied to the second gate groups GNA5 to GNA7 and the third gate groups GNA1, GNA2, GAN1 and GAN2. On the other hand, signals #EBLui and #EBLdi are input to NOT gates GNT2 and GNT3, respectively. In the case of the U-phase pulse width generation circuit 115, this signal #
EBLui and #EBLdi are the CPU 1 as shown in FIG.
12 is an enable signal #EBL. That is, the enable signal #EBL is supplied to the NOT gates GNT2 and GNT3.
, The NAND gate GN of the second gate group
A5 and GNA6. The V-phase pulse width creation circuit 116 and the W-phase pulse width creation circuit 117 have the same configuration as the U-phase pulse width creation circuit 115, and these U-phase pulse width creation circuit 115 and V-phase pulse width creation circuit 116
And the W-phase pulse width creation circuit 117 outputs the U-phase, V-phase, and W-phase.
Cascaded in phase order. That is, the polarity data output #EBLUo, #E of the U-phase pulse width creation circuit 115
BLdo is the polarity data inputs #EBLui and #EBLdi of the V-phase pulse width creation circuit 116, and the polarity data outputs #EBLUo and #EBLdo of the V-phase pulse width creation circuit 116 are the polarity data inputs #EBLui of the W-phase pulse width creation circuit 117. ,
#EBLdi. Next, the U-phase pulse width creation circuit 115
In the second gate group GNA5 to GNA7, when the enable signal #EBL is valid ("L" level), the polarity data DTUDu (positive logic output and negative logic output of the D-type flip-flop 115b) passes through, so that the NAND gate The output of the GNA 5 becomes valid (“H” level) and the counting operation of the counter 115 a is permitted. However, when the enable signal #EBL is invalid (“H” level), the counting operation is prohibited. In the case of the V-phase pulse width generation circuit 116 and the W-phase pulse width generation circuit 117, the polarity data of the upper-phase pulse width generation circuit, that is, U
The polarity data outputs #EBLUo and #EBLdo of the phase pulse width generation circuit 115 and the V-phase pulse width generation circuit 116 and the polarity data DTUD (D-type flip-flop 115
b) (the positive logic output and the negative logic output) do not match, the counting operation of the counter 115a is permitted, and when both match, the counting operation of the counter 115a is prohibited.

【0011】次に、カウンタ115aは、CPU112
からのロード信号#LDuが有効(“L”レベル)の時
に、メモリ(RAM)114から読み出される時間デー
タSDTuをセットして、動作クロックCPのパルスを
カウントしていき、カウンタ115aのデータ出力が全
て“H”レベルの時にリップルキャリー出力(端子R
C)が“H”レベルとなる。なお、リップルキャリー出
力をNOTゲートGNT1で反転した信号#RCがイネ
ーブル端子Pに入力されているので、カウンタ115a
のデータ出力が全て“H”レベルになった後は、カウン
ト動作を終了する。ここで、動作クロックCPはクロッ
ク生成部121により生成されるものであり、動作クロ
ックCPのクロック周波数は、周波数制御手段に該当す
るCPU112からの制御信号CNTcpにより可変制御
可能な構成である。このように、動作クロックCPのク
ロック周波数を可変制御することにより、カウンタ11
5aのカウント動作についてダイナミックレンジを向上
させることができる。次に、第1ゲート群GNA3,G
NA4では、カウンタ115aのリップルキャリー出力
の反転信号#RCが“H”レベル、即ち、カウンタ11
5aがカウント動作中である時に、自相の極性データD
TUDu(D型フリップフロップ115bの正論理出力
および負論理出力)がスルーして、この時、NANDゲ
ートGNA3,GNA4の出力#GDuu、#GDudの何
れか一方が極性データDTUDuに応じて有効(“L”
レベル)となり、フォトカプラPCuu,PCudを介し
て、ゲート制御信号GDuu,GDudの何れか一方が有効
(“H”レベル)となって、U相の上下の半導体スイッ
チ(トランジスタTRuu,TRud)の一方をオン制御す
る。つまり、極性データDTUDuが“H”レベルの時
にはトランジスタTRuuが、極性データDTUDuが
“L”レベルの時にはトランジスタTRudが、それぞれ
オンする。さらに、U相パルス幅作成回路115の第3
ゲート群では、NANDゲートGNA1,GNA2にお
いて、イネーブル信号#EBLが有効(“L”レベル)
の時に、自相の極性データDTUDu(D型フリップフ
ロップ115bの正論理出力および負論理出力)がスル
ーし、ANDゲートGAN1,GAN2において、カウ
ンタ115aのリップルキャリー出力の反転信号#RC
が“H”レベル、即ち、カウンタ115aがカウント動
作中である時に、該自相の極性データDTUDuがその
ままスルーして、下位相のV相パルス幅作成回路116
への極性データ出力#EBLuo,#EBLdoとなる。ま
た、カウンタ115aのカウント動作が終了した時に
は、リップルキャリー出力の反転信号#RCが“L”レ
ベルとなるので、極性データ出力#EBLuo,#EBL
doは共に有効(“L”レベル)となる。一方、イネーブ
ル信号#EBLが無効(“H”レベル)の時には、極性
データ出力#EBLuo,#EBLdoは、カウンタ115
aがカウント動作することが無いので、極性データ出力
#EBLuo,#EBLdoは共に無効(“H”レベル)と
なる。また、V相パルス幅作成回路116およびW相パ
ルス幅作成回路117の場合には、信号#EBLui,#
EBLdiは、それぞれ、上位相のパルス幅作成回路の極
性データ、即ち、U相パルス幅作成回路115およびV
相パルス幅作成回路116の極性データ出力#EBLu
o,#EBLdoであるので、NANDゲートGNA1,
GNA2において、自相の極性データDTUD(D型フ
リップフロップ115bの正論理出力および負論理出
力)が、上位相のパルス幅作成回路の極性データと一致
する時には、カウンタ115aがカウント動作すること
が無いので、そのままスルーする。一方、NANDゲー
トGNA1,GNA2において、自相の極性データが上
位相のパルス幅作成回路の極性データと不一致である場
合には、ANDゲートGAN1,GAN2において、カ
ウンタ115aのリップルキャリー出力の反転信号#R
Cが“H”レベル、即ち、カウンタ115aがカウント
動作中である時に、NANDゲートGNA1,GNA2
の出力がそのままスルーして、下位相のパルス幅作成回
路への極性データ出力#EBLuo,#EBLdoは共に無
効(“H”レベル)となる。また、カウンタ115aの
カウント動作が終了した時には、リップルキャリー出力
の反転信号#RCが“L”レベルとなるので、極性デー
タ出力#EBLuo,#EBLdoは共に有効(“L”レベ
ル)となる。なお、V相パルス幅作成回路116および
W相パルス幅作成回路117においても、極性データ入
力#EBLui,#EBLdiが有効(“L”レベル)また
は無効(“H”レベル)の場合の動作については、上述
したU相パルス幅作成回路115におけるイネーブル信
号#EBL有効(“L”レベル)または無効(“H”レ
ベル)の時の動作と同様である。
Next, the counter 115 a
When the load signal #LDu is valid (“L” level), the time data SDTu read from the memory (RAM) 114 is set, and the pulses of the operation clock CP are counted. Ripple carry output (terminal R
C) becomes "H" level. Since the signal #RC obtained by inverting the ripple carry output by the NOT gate GNT1 is input to the enable terminal P, the counter 115a
After all the data outputs have become "H" level, the counting operation is completed. Here, the operation clock CP is generated by the clock generation unit 121, and the clock frequency of the operation clock CP can be variably controlled by a control signal CNTcp from the CPU 112 corresponding to the frequency control means. Thus, by variably controlling the clock frequency of the operation clock CP, the counter 11
The dynamic range of the count operation of 5a can be improved. Next, the first gate group GNA3, G
At NA4, the inverted signal #RC of the ripple carry output of the counter 115a is at "H" level,
5a is in the counting operation, the polarity data D of the own phase
TDUu (the positive logic output and the negative logic output of the D-type flip-flop 115b) passes through. At this time, one of the outputs #GDuu and #GDud of the NAND gates GNA3 and GNA4 is valid according to the polarity data DTUDu ("" L "
Level), and one of the gate control signals GDuu, GDud becomes valid (“H” level) via the photocouplers PCuu, PCud, and one of the upper and lower semiconductor switches (transistors TRuu, TRud) of the U phase. Is turned on. That is, when the polarity data DTUDu is at “H” level, the transistor TRuu is turned on, and when the polarity data DTUDu is at “L” level, the transistor TRud is turned on. Further, the third phase of the U-phase pulse width generation circuit 115
In the gate group, the enable signal #EBL is valid (“L” level) in the NAND gates GNA1 and GNA2.
At this time, the polarity data DTUDu (positive logic output and negative logic output of the D-type flip-flop 115b) of the own phase passes through, and in the AND gates GAN1 and GAN2, the inverted signal #RC of the ripple carry output of the counter 115a.
Is "H" level, that is, when the counter 115a is counting, the polarity data DTUDu of the own phase passes through as it is, and the lower-phase V-phase pulse width generation circuit 116
Polarity data outputs #EBLUo and #EBLdo. When the counting operation of the counter 115a is completed, the inverted signal #RC of the ripple carry output becomes "L" level, so that the polarity data outputs #EBLUo and #EBL are output.
do is both valid (“L” level). On the other hand, when the enable signal #EBL is invalid (“H” level), the polarity data outputs #EBLUo and #EBLdo
Since a does not perform the count operation, the polarity data outputs #EBLUo and #EBLdo are both invalid ("H" level). In the case of V-phase pulse width generation circuit 116 and W-phase pulse width generation circuit 117, signals #EBLui, #EBLui
EBLdi is the polarity data of the upper-phase pulse width generation circuit, that is, U-phase pulse width generation circuit 115 and V
Polarity data output #EBLu of phase pulse width creation circuit 116
o, #EBLdo, the NAND gates GNA1,
In the GNA2, when the polarity data DTUD (positive logic output and negative logic output of the D-type flip-flop 115b) of the own phase coincides with the polarity data of the pulse width generation circuit of the upper phase, the counter 115a does not count. So let it go through. On the other hand, in the NAND gates GNA1 and GNA2, if the polarity data of the own phase does not match the polarity data of the pulse width generation circuit of the upper phase, the inverted signal # of the ripple carry output of the counter 115a is output in the AND gates GAN1 and GAN2. R
When C is at the “H” level, that is, when the counter 115a is counting, the NAND gates GNA1 and GNA2
Is passed through as it is, and the polarity data outputs #EBLUo and #EBLdo to the lower phase pulse width generation circuit are both invalid ("H" level). When the counting operation of the counter 115a is completed, the inverted signal #RC of the ripple carry output becomes "L" level, so that both the polarity data outputs #EBLUo and #EBLdo become valid ("L" level). In the V-phase pulse width generation circuit 116 and the W-phase pulse width generation circuit 117, the operation when the polarity data inputs #EBLui and #EBLdi are valid ("L" level) or invalid ("H" level) is described. This is the same as the operation when the enable signal #EBL is valid (“L” level) or invalid (“H” level) in the U-phase pulse width generation circuit 115 described above.

【0012】次に、以上説明した構成を備える本実施形
態のACサーボ制御装置の動作、即ち本実施形態のAC
サーボ制御方法について、図4および図5を参照して詳
細に説明する。図4は、電気角に応じた指令内容、即
ち、メモリ(RAM)114内に保持される時間データ
および極性データを説明する説明図である。また、図5
は、具体的な指令内容に対してメモリ(RAM)114
から出力される時間データおよび極性データ、並びに、
各パルス幅作成回路115,116,117によって作
成されるゲート制御信号GDuu,GDud,GDvu,GD
vd,GDwuおよびGDwdのタイミングチャートである。
図4において、図4(a)は、電気角の変化に伴うU,
V,W相の電圧データの変化を示している。また図4
(b)は、電気角に応じた指令内容、即ち、U,V,W
相の上下のトランジスタTRuu,TRud、TRvu,TR
vdおよびTRwu,TRwdの何れをオンさせるかの極性デ
ータDTUD、並びに、該オンさせるトランジスタのオ
ン時間を定める時間データSDTを説明する模式図であ
る。例えば、電気角が210度の時には、V相の上側の
トランジスタTRvuを時間kTだけオンさせ、これと同
期してU相の下側のトランジスタTRudを時間kT/2
だけオンさせ、その後シーケンシャルにW相の下側のト
ランジスタTRwdを時間kT/2だけオンさせる、とい
う指令内容となる。ここで、Tは、CPU112が図4
(d)に示すような一定周期を持つ同期信号によって規
定するインバータ104の制御の単位時間である。ま
た、kは“0.0”から“1.0”までの間の値を採る
定数であり、上述したように、メモリ(RAM)114
のメモリマップにおいて、トルクデータTDTに応じて
ブロック毎に掛け合わされる“最小値τmin”から“最
大値τmax”に対応している。なお、ここではk=1.
0の時にkTは同期信号の周期にほぼ等しいものとして
いる。また、電気角が240度の時には、V相の上側の
トランジスタTRvuを時間kTだけオンさせ、これと同
期してU相の下側のトランジスタTRudを時間kTだけ
オンさせる、という指令内容となる。さらに、電気角が
270度の時には、V相の上側のトランジスタTRvuを
時間kT/2だけオンさせ、その後シーケンシャルにW
相の上側のトランジスタTRwuを時間kT/2だけオン
させ、V相と同期してU相の下側のトランジスタTRud
を時間kTだけオンさせる、という指令内容となる。図
4(a)および(b)の対比からも分るように、電気角
に応じたU,V,W相の3相の電圧データに比例して各
相の上または下のトランジスタがオンすることになり、
該トランジスタのオン時間は3相の電圧になる。また、
図4(c)および(d)に示すように、図4(b)に示
した電気角により異なる極性データDTUDおよび時間
データSDTが同期信号に同期して読み出され、各相の
上下のトランジスタがオンするタイミングは同期信号に
よって起動される。
Next, the operation of the AC servo controller of the present embodiment having the above-described configuration, that is, the AC servo controller of the present embodiment,
The servo control method will be described in detail with reference to FIGS. FIG. 4 is an explanatory diagram for explaining the contents of a command corresponding to the electrical angle, that is, the time data and the polarity data held in the memory (RAM) 114. FIG.
Corresponds to a memory (RAM) 114 for specific command contents.
Time data and polarity data output from
Gate control signals GDuu, GDud, GDvu, GD generated by the respective pulse width generating circuits 115, 116, 117
It is a timing chart of vd, GDwu, and GDwd.
In FIG. 4, FIG. 4 (a) shows U,
It shows changes in V and W phase voltage data. FIG. 4
(B) shows the content of the command according to the electrical angle, that is, U, V, W
Upper and lower transistors TRuu, TRud, TRvu, TR
FIG. 9 is a schematic diagram illustrating polarity data DTUD indicating which one of vd, TRwu, and TRwd is to be turned on, and time data SDT that determines an on time of a transistor to be turned on. For example, when the electrical angle is 210 degrees, the V-phase upper transistor TRvu is turned on for a time kT, and in synchronization with this, the U-phase lower transistor TRud is turned on for a time kT / 2.
Only, and then sequentially turns on the lower transistor TRwd of the W-phase for a time kT / 2. Here, T is the CPU 112 of FIG.
This is a unit time of control of the inverter 104 defined by a synchronization signal having a constant cycle as shown in FIG. K is a constant taking a value between “0.0” and “1.0”, and as described above, the memory (RAM) 114
In the memory map of (1), "minimum value τmin" to "maximum value τmax" are multiplied for each block according to the torque data TDT. Here, k = 1.
When 0, kT is assumed to be substantially equal to the period of the synchronization signal. Also, when the electrical angle is 240 degrees, the command content is to turn on the upper transistor TRvu of the V phase for a time kT and to turn on the lower transistor TRud of the U phase for a time kT in synchronization with this. Further, when the electrical angle is 270 degrees, the upper transistor TRvu of the V phase is turned on for a time kT / 2, and then the transistor TRvu is sequentially turned on.
The upper transistor TRwu of the phase is turned on for a time kT / 2, and the lower transistor TRud of the U phase is synchronized with the V phase.
Is turned on for a time kT. As can be seen from the comparison between FIGS. 4A and 4B, the upper or lower transistor of each phase is turned on in proportion to the voltage data of the three phases U, V, and W according to the electrical angle. That means
The on time of the transistor is a three-phase voltage. Also,
As shown in FIGS. 4C and 4D, different polarity data DTUD and time data SDT depending on the electrical angle shown in FIG. 4B are read out in synchronization with the synchronization signal, and the upper and lower transistors of each phase are read out. Is turned on by a synchronization signal.

【0013】次に、図5を参照して、具体的な指令内容
に応じた行われるメモリ(RAM)114からの時間デ
ータおよび極性データの読み出し、並びに、各パルス幅
作成回路115,116,117におけるゲート制御信
号GDuu,GDud,GDvu,GDvd,GDwuおよびGD
wdの生成について説明する。図5では、電気角が210
度および270度である時の各信号のタイミングチャー
トを示している。先ず、CPU112がトルクデータT
DT(以下の説明では、k=1.0とする。)を設定
し、エンコーダ106からフィードバックされた電気角
データDGDTが210度である場合には、同期信号
(図5(b)参照)に同期して、メモリ(RAM)11
4から各相の極性データDTUDおよび時間データSD
Tが順次読み出される。即ち、図5(c)〜(e)に示
すように、先ず、バイアスデータBDTを「0000
H」として、U相の極性データDTUDu=“L”レベル
および時間データSDTu=kT/2が読み出され、同
期信号のパルスから所定時間だけ遅れたタイミングでロ
ード信号#LDuが有効(“L”レベル)に設定され
て、それぞれU相パルス幅作成回路115内のD型フリ
ップフロップ115bおよびカウンタ115aにセット
される。同様に、バイアスデータBDTを「5555
H」として、V相の極性データDTUDv=“H”レベル
および時間データSDTv=kTが読み出されてV相パ
ルス幅作成回路116内にセットされ、さらに、バイア
スデータBDTを「AAAAH」として、W相の極性デ
ータDTUDw“L”レベルおよび時間データSDTw=
kT/2が読み出されてW相パルス幅作成回路117内
にセットされる。U相パルス幅作成回路115では、イ
ネーブル信号#EBLが有効(“L”レベル)になる
と、第2ゲート群GNA5〜GNA7によりイネーブル
端子Pが有効(“H”レベル)となって、カウンタ11
5aのカウント動作が開始され、U相の極性データDT
UDu=“L”レベルに応じたゲート制御信号GDuu=
“L”レベル,GDud=“H”レベルが出力され、下側
のトランジスタTRudがオン制御されることになる。ま
たこの時、カウンタ115aのリップルキャリー出力の
反転信号#RCが“H”レベルであるので、第3ゲート
群GNA1,GNA2,GAN1,GAN2においてU
相の極性データDTUDu=“L”レベルがスルーし
て、U相パルス幅作成回路115の極性データ出力とし
て、#EBLuo=“L”レベル,#EBLdo=“H”レ
ベルが出力される。したがって、V相パルス幅作成回路
116では、第2ゲート群GNA5〜GNA7におい
て、U相の極性データDTUDu(=“L”レベル)と
V相の極性データDTUDv(=“H”レベル)との極
性が不一致であるので、イネーブル端子Pが有効
(“H”レベル)となって、カウンタ115aのカウン
ト動作が開始され、V相の極性データDTUDv=
“H”レベルに応じたゲート制御信号GDvu=“H”レ
ベル,GDvd=“L”レベルが出力され、上側のトラン
ジスタTRvuがオン制御されることになる。またこの
時、リップルキャリー出力の反転信号#RCが“H”レ
ベルであるので、第3ゲート群GNA1,GNA2,G
AN1,GAN2においてU相の極性データとV相の極
性データが不一致である旨を示す情報(“H”レベル)
がスルーして、V相パルス幅作成回路115の極性デー
タ出力は無効(#EBLuo,#EBLdo=“H”レベ
ル)となる。したがって、W相パルス幅作成回路117
では、第2ゲート群GNA5〜GNA7の出力、即ちイ
ネーブル端子Pが無効(“L”レベル)となって、カウ
ンタ115aのカウント動作が禁止され、上下何れのト
ランジスタTRvu,TRvdもオン制御されない。次に、
U相パルス幅作成回路115のカウンタ115aには、
時間データSDTu=kT/2が設定されているので、
時間kT/2分のクロックCPのパルスをカウントする
とリップルキャリーRCが出力され、リップルキャリー
出力の反転信号#RCが“L”レベルになる。該反転信
号#RCはイネーブル端子Tに供給されているので、カ
ウンタ115aのカウント動作が終了して、下側のトラ
ンジスタTRudのオン制御も終了する。また、第3ゲー
ト群GNA1,GNA2,GAN1,GAN2において
は、このカウント動作終了情報が優先されて、U相パル
ス幅作成回路115の極性データ出力は有効(#EBL
uo,#EBLdo=“L”レベル)となる。この時、V相
パルス幅作成回路116では、極性データ入力が有効
(#EBLui,#EBLdi=“L”レベル)であるの
で、第2ゲート群GNA5〜GNA7によりイネーブル
端子Pが有効(“H”レベル)のまま、カウンタ115
aのカウント動作が継続される。したがって、V相の極
性データDTUDv=“H”レベルに応じて上側のトラ
ンジスタTRvuのオン制御が継続されることになる。ま
たこの時、カウンタ115aのリップルキャリー出力の
反転信号#RCが“H”レベルであるので、第3ゲート
群GNA1,GNA2,GAN1,GAN2においてV
相の極性データDTUDv=“H”レベルがスルーし
て、V相パルス幅作成回路115の極性データ出力とし
て、#EBLuo=“H”レベル,#EBLdo=“L”レ
ベルが出力される。またこの時、W相パルス幅作成回路
117では、第2ゲート群GNA5〜GNA7におい
て、V相の極性データDTUDv(=“H”レベル)と
W相の極性データDTUDw(=“L”レベル)との極
性が不一致であるので、イネーブル端子Pが有効
(“H”レベル)となって、カウンタ115aのカウン
ト動作が開始され、W相の極性データDTUDw=
“L”レベルに応じたゲート制御信号GDwu=“L”レ
ベル,GDwd=“H”レベルが出力され、下側のトラン
ジスタTRwdがオン制御されることになる。
Referring to FIG. 5, time data and polarity data are read out from memory (RAM) 114 in accordance with specific instructions, and pulse width generating circuits 115, 116 and 117 are performed. Control signals GDuu, GDud, GDvu, GDvd, GDwu and GD
The generation of wd will be described. In FIG. 5, the electrical angle is 210
2 shows a timing chart of each signal when the signal is at 270 degrees. First, the CPU 112 sets the torque data T
DT (k = 1.0 in the following description) is set, and when the electrical angle data DGDT fed back from the encoder 106 is 210 degrees, a synchronization signal (see FIG. 5B) is used. Synchronously, the memory (RAM) 11
4 shows the polarity data DTUD and time data SD of each phase.
T is sequentially read. That is, as shown in FIGS. 5C to 5E, first, the bias data BDT is set to "0000".
As “H”, the U-phase polarity data DTUDu = “L” level and time data SDTu = kT / 2 are read out, and the load signal #LDu becomes valid (“L”) at a timing delayed by a predetermined time from the pulse of the synchronization signal. (Level), and set in the D-type flip-flop 115b and the counter 115a in the U-phase pulse width creation circuit 115, respectively. Similarly, the bias data BDT is changed to “5555”.
As "H", the V-phase polarity data DTUDv = "H" level and time data SDTv = kT are read out and set in the V-phase pulse width generation circuit 116. Further, the bias data BDT is set to "AAAAAH" and W Phase polarity data DTUDw "L" level and time data SDTw =
kT / 2 is read out and set in the W-phase pulse width creation circuit 117. In the U-phase pulse width creation circuit 115, when the enable signal #EBL becomes valid (“L” level), the enable terminal P becomes valid (“H” level) by the second gate groups GNA5 to GNA7, and the counter 11
5a is started, and the U-phase polarity data DT
UDu = Gate control signal GDuu corresponding to “L” level =
The “L” level and the GDud = “H” level are output, and the lower transistor TRud is turned on. Also, at this time, since the inverted signal #RC of the ripple carry output of the counter 115a is at the “H” level, the third gate group GNA1, GNA2, GAN1, GAN2 does not
The phase polarity data DTUDu = “L” level is passed through, and # EBLUo = “L” level and # EBLdo = “H” level are output as the polarity data output of the U-phase pulse width generation circuit 115. Therefore, in the V-phase pulse width generation circuit 116, the polarity of the U-phase polarity data DTUDu (= "L" level) and the V-phase polarity data DTUDv (= "H" level) in the second gate groups GNA5 to GNA7. Are not coincident with each other, the enable terminal P becomes valid (“H” level), the counting operation of the counter 115a is started, and the V-phase polarity data DTUDv =
The gate control signals GDvu = “H” level and GDvd = “L” level corresponding to the “H” level are output, and the upper transistor TRvu is controlled to be turned on. At this time, since the inverted signal #RC of the ripple carry output is at the “H” level, the third gate group GNA1, GNA2, G
Information (“H” level) indicating that the U-phase polarity data and the V-phase polarity data do not match in AN1 and GAN2.
, The polarity data output of the V-phase pulse width generation circuit 115 becomes invalid (#EBLUo, # EBLdo = “H” level). Therefore, the W-phase pulse width creation circuit 117
In this case, the outputs of the second gate groups GNA5 to GNA7, that is, the enable terminal P becomes invalid (“L” level), the count operation of the counter 115a is prohibited, and neither the upper nor upper transistor TRvu or TRvd is controlled to be turned on. next,
The counter 115a of the U-phase pulse width creation circuit 115 includes:
Since time data SDTu = kT / 2 is set,
When the pulse of the clock CP for the time kT / 2 is counted, the ripple carry RC is output, and the inverted signal #RC of the ripple carry output becomes “L” level. Since the inverted signal #RC is supplied to the enable terminal T, the counting operation of the counter 115a ends, and the ON control of the lower transistor TRud also ends. In the third gate group GNA1, GNA2, GAN1, GAN2, the counting operation end information is prioritized, and the polarity data output of the U-phase pulse width creation circuit 115 is valid (#EBL
uo, # EBLdo = "L" level). At this time, in the V-phase pulse width creation circuit 116, since the polarity data input is valid (#EBLui, # EBLdi = “L” level), the enable terminal P is valid (“H”) by the second gate group GNA5 to GNA7. Counter 115
The counting operation of a is continued. Therefore, the ON control of the upper transistor TRvu is continued according to the V-phase polarity data DTUDv = “H” level. Also, at this time, since the inverted signal #RC of the ripple carry output of the counter 115a is at the “H” level, the third gate group GNA1, GNA2, GAN1 and GAN2 have V
The phase polarity data DTUDv = “H” level passes through, and # EBLUo = “H” level and # EBLdo = “L” level are output as the polarity data output of the V-phase pulse width generation circuit 115. At this time, in the W-phase pulse width creation circuit 117, the V-phase polarity data DTUDv (= “H” level) and the W-phase polarity data DTUDw (= “L” level) in the second gate groups GNA5 to GNA7. Are inconsistent, the enable terminal P becomes valid ("H" level), the counter 115a starts counting, and the W-phase polarity data DTUDw =
The gate control signals GDwu = “L” level and GDwd = “H” level corresponding to the “L” level are output, and the lower transistor TRwd is turned on.

【0014】次に、CPU112がトルクデータTDT
(k=1.0)を設定し、エンコーダ106からフィー
ドバックされた電気角データDGDTが270度である
場合には、同期信号(図5(b)参照)に同期して、メ
モリ(RAM)114から各相の極性データDTUDお
よび時間データSDTが順次読み出される。即ち、図5
(c)〜(e)に示すように、先ず、バイアスデータB
DTを「0000H」として、U相の極性データDTU
Du=“L”レベルおよび時間データSDTu=kTが読
み出され、同期信号のパルスから所定時間だけ遅れたタ
イミングでロード信号#LDuが有効(“L”レベル)
に設定されて、それぞれU相パルス幅作成回路115内
のD型フリップフロップ115bおよびカウンタ115
aにセットされる。同様に、バイアスデータBDTを
「5555H」として、V相の極性データDTUDv=
“H”レベルおよび時間データSDTv=kT/2が読
み出されてV相パルス幅作成回路116内にセットさ
れ、さらに、バイアスデータBDTを「AAAAH」と
して、W相の極性データDTUDw“H”レベルおよび
時間データSDTw=kT/2が読み出されてW相パル
ス幅作成回路117内にセットされる。U相パルス幅作
成回路115では、イネーブル信号#EBLが有効
(“L”レベル)になると、カウンタ115aのカウン
ト動作が開始され、U相の極性データDTUDu=
“L”レベルに応じたゲート制御信号GDuu=“L”レ
ベル,GDud=“H”レベルが出力され、下側のトラン
ジスタTRudがオン制御されることになる。またこの
時、第3ゲート群GNA1,GNA2,GAN1,GA
N2においてU相の極性データDTUDu=“L”レベ
ルがスルーして、U相パルス幅作成回路115の極性デ
ータ出力として、#EBLuo=“L”レベル,#EBL
do=“H”レベルが出力される。したがって、V相パル
ス幅作成回路116では、第2ゲート群GNA5〜GN
A7において、U相の極性データDTUDu(=“L”
レベル)とV相の極性データDTUDv(=“H”レベ
ル)との極性が不一致であるので、カウンタ115aの
カウント動作が開始され、V相の極性データDTUDv
=“H”レベルに応じたゲート制御信号GDvu=“H”
レベル,GDvd=“L”レベルが出力され、上側のトラ
ンジスタTRvuがオン制御されることになる。またこの
時、第3ゲート群GNA1,GNA2,GAN1,GA
N2においてU相の極性データとV相の極性データが不
一致である旨を示す情報(“H”レベル)がスルーし
て、V相パルス幅作成回路115の極性データ出力は無
効(#EBLuo,#EBLdo=“H”レベル)となる。
したがって、W相パルス幅作成回路117では、第2ゲ
ート群GNA5〜GNA7の出力、即ちイネーブル端子
Pが無効(“L”レベル)となって、カウンタ115a
のカウント動作が禁止され、上下何れのトランジスタT
Rvu,TRvdもオン制御されない。次に、U相パルス幅
作成回路115のカウンタ115aには、時間データS
DTu=kTが設定されているので、時間kT分のクロ
ックCPのパルスをカウントするまでリップルキャリー
RCが出力されず、ほぼ同期信号の周期の期間だけ下側
のトランジスタTRudのオン制御が継続する。一方、V
相パルス幅作成回路116のカウンタ115aには、時
間データSDTu=kT/2が設定されているので、時
間kT/2分のクロックCPのパルスをカウントすると
リップルキャリーRCが出力され、リップルキャリー出
力の反転信号#RCが“L”レベルになる。この時、カ
ウンタ115aのカウント動作が終了して、下側のトラ
ンジスタTRudのオン制御も終了する。また、第3ゲー
ト群GNA1,GNA2,GAN1,GAN2において
は、このカウント動作終了情報が優先されて、U相パル
ス幅作成回路115の極性データ出力は有効(#EBL
uo,#EBLdo=“L”レベル)となる。またこの時、
W相パルス幅作成回路117では、極性データ入力が有
効(#EBLui,#EBLdi=“L”レベル)であるの
で、カウンタ115aのカウント動作が開始され、W相
の極性データDTUDw=“H”レベルに応じたゲート
制御信号GDwu=“H”レベル,GDwd=“L”レベル
が出力され、上側のトランジスタTRwuがオン制御され
ることになる。なお、図5では、代表的に電気角が21
0度および270度である時の動作を説明したが、他の
電気角の場合でも同様のシーケンスにより動作する。
Next, the CPU 112 sets the torque data TDT
(K = 1.0), and when the electrical angle data DGDT fed back from the encoder 106 is 270 degrees, the memory (RAM) 114 is synchronized with the synchronization signal (see FIG. 5B). , The polarity data DTUD and time data SDT of each phase are sequentially read. That is, FIG.
As shown in (c) to (e), first, the bias data B
Assuming that DT is “0000H”, the U-phase polarity data DTU
Du = “L” level and time data SDTu = kT are read out, and the load signal #LDu becomes valid (“L” level) at a timing delayed by a predetermined time from the pulse of the synchronization signal.
And the D-type flip-flop 115b and the counter 115 in the U-phase pulse width creation circuit 115, respectively.
Set to a. Similarly, assuming that the bias data BDT is “5555H”, the V-phase polarity data DTUDv =
The “H” level and time data SDTv = kT / 2 are read out and set in the V-phase pulse width generation circuit 116. Further, the bias data BDT is set to “AAAAAH”, and the W-phase polarity data DTUDw is set to “H” level. And time data SDTw = kT / 2 are read out and set in the W-phase pulse width creation circuit 117. In the U-phase pulse width creation circuit 115, when the enable signal #EBL becomes valid (“L” level), the counting operation of the counter 115a is started, and the U-phase polarity data DTUDu =
The gate control signals GDuu = “L” level and GDud = “H” level corresponding to the “L” level are output, and the lower transistor TRud is turned on. At this time, the third gate group GNA1, GNA2, GAN1, GA
At N2, the U-phase polarity data DTUDu = “L” level passes through, and as the polarity data output of the U-phase pulse width generation circuit 115, # EBBLuo = “L” level, #EBL
do = “H” level is output. Therefore, in the V-phase pulse width creation circuit 116, the second gate groups GNA5 to GN
At A7, the U-phase polarity data DTUDu (= “L”)
Level) and the V-phase polarity data DTUDv (= “H” level) do not match, the counter 115a starts counting, and the V-phase polarity data DTUDv.
= Gate control signal GDvu according to "H" level = "H"
Level, GDvd = “L” level is output, and the upper transistor TRvu is turned on. At this time, the third gate group GNA1, GNA2, GAN1, GA
At N2, the information (“H” level) indicating that the U-phase polarity data and the V-phase polarity data do not match each other is passed, and the polarity data output of the V-phase pulse width creation circuit 115 is invalid (#EBLUo, #EBLu). EBLdo = “H” level).
Therefore, in the W-phase pulse width creation circuit 117, the outputs of the second gate groups GNA5 to GNA7, that is, the enable terminal P becomes invalid (“L” level), and the counter 115a
Is prohibited, and the upper and lower transistors T
Rvu and TRvd are not turned on. Next, the time data S is stored in the counter 115a of the U-phase pulse width creation circuit 115.
Since DTu = kT is set, the ripple carry RC is not output until the pulse of the clock CP for the time kT is counted, and the ON control of the lower transistor TRud is continued for substantially the period of the synchronization signal. On the other hand, V
Since the time data SDTu = kT / 2 is set in the counter 115a of the phase pulse width creation circuit 116, when the pulse of the clock CP for the time kT / 2 is counted, the ripple carry RC is output, and the ripple carry output is output. The inverted signal #RC becomes "L" level. At this time, the counting operation of the counter 115a ends, and the ON control of the lower transistor TRud also ends. In the third gate group GNA1, GNA2, GAN1, GAN2, the counting operation end information is prioritized, and the polarity data output of the U-phase pulse width creation circuit 115 is valid (#EBL
uo, # EBLdo = "L" level). At this time,
In the W-phase pulse width generation circuit 117, since the polarity data input is valid (#EBLui, # EBLdi = “L” level), the counting operation of the counter 115a is started, and the W-phase polarity data DTUDw = “H” level. GDwu = “H” level and GDwd = “L” level according to the above, and the upper transistor TRwu is turned on. In FIG. 5, the electrical angle is typically 21
The operation at 0 ° and 270 ° has been described, but the operation is performed in the same sequence at other electrical angles.

【0015】以上説明したように、本実施形態のACサ
ーボ制御装置およびACサーボ制御方法では、事前にC
PU112によりメモリ(RAM)114に、制御対象
のモータ105のトルクリップルを正弦波データに重畳
したデータを保持しておき、アドレス生成部113によ
り、モータ115に付属の位置検出手段(エンコーダ)
106の検出結果に基づく電気角データDGDT(バイ
アスデータBDTを含む)および制御指令に基づくトル
クデータTDTから、メモリ(RAM)114のアドレ
スを生成してメモリ(RAM)114内のデータを読み
出し、U相パルス幅作成回路115、V相パルス幅作成
回路116およびW相パルス幅作成回路117では、メ
モリ(RAM)114の出力データに応じて、インバー
タ104の各相の上下半導体スイッチ(トランジスタT
Ruu,TRud,TRvu,TRvd,TRwuおよびTRwd)
の開閉を制御するゲート制御信号GDuu,GDud,GD
vu,GDvd,GDwuおよびGDwdを生成し、該インバー
タ104の各半導体スイッチの開閉によりモータの速度
制御または位置制御を行う。このように、事前にCPU
112が演算したデータをメモリ(RAM)114に保
持しておき、位置検出手段(エンコーダ)106の検出
結果に基づく電気角データDGDTによりアクセスし、
メモリ(RAM)114の出力データ(極性データDT
UDおよび時間データSDT)に応じてインバータ10
4の各相の上下半導体スイッチ(トランジスタTRuu,
TRud,TRvu,TRvd,TRwuおよびTRwd)の開閉
制御を行うので、リアルタイム制御が可能となり、また
CPU112は、メモリ(RAM)114のアクセスや
ゲート制御信号GDuu,GDud,GDvu,GDvd,GD
wuおよびGDwdの生成タイミングについて制御すればよ
く、従来のように処理の高速化のために高価なプロセッ
サを必要としないので、より低価格でACサーボ制御装
置を実現することができる。また、メモリ(RAM)1
14内にモータ105のトルクリップルを重畳したデー
タが保持され、トルクデータTDTに応じたアクセスが
可能であるので、モータ105のトルクリップルをメモ
リ(RAM)114内のデータで補正して相殺すること
ができ、モータ105のトルクリップルを低減したモー
タ105の運転制御が可能である。なお、以上説明した
実施形態では、アドレス生成部113において、位置検
出手段(エンコーダ)106の検出結果に基づく電気角
データDGDT(バイアスデータBDTを含む)および
制御指令に基づくトルクデータTDTから、メモリ(R
AM)114のアドレスを生成するようにしたが、位置
検出手段(エンコーダ)106の検出結果にCPU11
2からの任意のデータを加算することにより、電気角デ
ータDGDTの指定を可変設定することも可能である。
これにより、モータ105のより柔軟な運転制御が可能
となる。また、図1に示すように、電流検出手段として
電流検出用抵抗110をインバータ104の入力側に設
置して線電流を検出し、フィードバック制御手段に該当
するCPU112により、該検出電流に基づき電流フィ
ードバック制御を行うようにしても良い。このように、
U相、V相およびW相をまとめた部分で電流検出を行う
ので、従来のように特別にアイソレートされた電流検出
器が不要となり、より低コストでACサーボ制御装置を
実現することができる。また、以上説明した実施形態で
は、制御対象のモータ105のトルクリップルを正弦波
データに重畳したリップル重畳データと、位置検出手段
(エンコーダ)106の検出結果に基づく電気角データ
と、制御指令に基づくトルクデータと、に基づいて、相
毎に、インバータ104の上下の半導体スイッチの何れ
を開または閉させるかの極性データDTUD、並びに、
該半導体スイッチの開または閉時間を定める時間データ
SDTを生成する演算手段の構成として、制御手段(C
PU112)、アドレス生成部113およびメモリ(R
AM)114による構成としたが、DSP(デジタル信
号プロセッサ)のように内部にデータメモリおよびプロ
グラムメモリを備えたプロセッサ等により構成しても良
い。このように、メモリ(RAM)114または演算手
段から極性データDTUDおよび時間データSDTを出
力して、インバータ104の各相の上下の半導体スイッ
チ(トランジスタTRuu,TRud,TRvu,TRvd,T
RwuおよびTRwd)の開閉を制御するゲート制御信号G
Duu,GDud,GDvu,GDvd,GDwuおよびGDwdの
を生成することにより、従来必要とされていた、三角波
データと指令データとの突き合わせでインバータの各相
の上下の半導体スイッチが同時にオンしないようにする
ためのオンディレイ回路が不要となり、指令に対する歪
みを無くすことができる。また、従来の構成と比較して
より少ない消費電流で実現できるので、運転コストを低
減でき、経済的なACサーボ制御装置を提供することが
できる。
As described above, in the AC servo control device and the AC servo control method of the present embodiment, C
The PU 112 holds, in a memory (RAM) 114, data in which the torque ripple of the motor 105 to be controlled is superimposed on the sine wave data, and the address generation unit 113 provides position detection means (encoder) attached to the motor 115.
From the electrical angle data DGDT (including the bias data BDT) based on the detection result of 106 and the torque data TDT based on the control command, an address of the memory (RAM) 114 is generated, and the data in the memory (RAM) 114 is read. In the phase pulse width generation circuit 115, the V-phase pulse width generation circuit 116, and the W-phase pulse width generation circuit 117, the upper and lower semiconductor switches (transistor T
Ruu, TRud, TRvu, TRvd, TRwu and TRwd)
Control signals GDuu, GDud, GD for controlling the opening and closing of
vu, GDvd, GDwu, and GDwd are generated, and the speed control or position control of the motor is performed by opening and closing each semiconductor switch of the inverter 104. In this way, the CPU
The data calculated by 112 is stored in a memory (RAM) 114 and accessed by electrical angle data DGDT based on the detection result of the position detection means (encoder) 106,
Output data of the memory (RAM) 114 (polarity data DT
UD and time data SDT).
4 upper and lower semiconductor switches (transistors TRuu,
Since TRud, TRvu, TRvd, TRwu and TRwd) are opened and closed, real-time control becomes possible, and the CPU 112 accesses the memory (RAM) 114 and controls gate control signals GDuu, GDud, GDvu, GDvd, GD.
It is only necessary to control the generation timing of wu and GDwd, and an expensive processor is not required for speeding up the processing as in the related art, so that an AC servo controller can be realized at a lower price. Also, a memory (RAM) 1
Since the data in which the torque ripple of the motor 105 is superimposed is held in the memory 14 and the access according to the torque data TDT is possible, the torque ripple of the motor 105 is corrected by the data in the memory (RAM) 114 to cancel out. Thus, the operation control of the motor 105 with reduced torque ripple of the motor 105 is possible. In the above-described embodiment, the address generation unit 113 stores the electric angle data DGDT (including the bias data BDT) based on the detection result of the position detection unit (encoder) 106 and the torque data TDT based on the control command into the memory ( R
AM) 114 was generated, but the CPU 11
It is also possible to variably set the designation of the electrical angle data DGDT by adding arbitrary data from 2.
This allows more flexible operation control of the motor 105. As shown in FIG. 1, a current detecting resistor 110 is provided as a current detecting means on the input side of the inverter 104 to detect a line current, and a CPU 112 corresponding to a feedback control means controls a current feedback based on the detected current. Control may be performed. in this way,
Since the current detection is performed in a portion where the U-phase, V-phase and W-phase are combined, a specially-isolated current detector as in the related art becomes unnecessary, and an AC servo controller can be realized at lower cost. . Further, in the embodiment described above, ripple superimposition data in which the torque ripple of the motor 105 to be controlled is superimposed on the sine wave data, electric angle data based on the detection result of the position detection unit (encoder) 106, and control commands Based on the torque data, polarity data DTUD indicating which of the upper and lower semiconductor switches of the inverter 104 should be opened or closed for each phase, and
As a configuration of the arithmetic means for generating the time data SDT for determining the opening or closing time of the semiconductor switch, the control means (C
PU 112), address generation unit 113 and memory (R
AM) 114, but may be a processor such as a DSP (Digital Signal Processor) having a data memory and a program memory therein. As described above, the polarity data DTUD and the time data SDT are output from the memory (RAM) 114 or the arithmetic means, and the upper and lower semiconductor switches (transistors TRuu, TRud, TRvu, TRvd, Tvd) of each phase of the inverter 104 are output.
Rwu and TRwd) gate control signal G for controlling opening and closing
By generating Duu, GDud, GDvu, GDvd, GDwu, and GDwd, it is possible to prevent the semiconductor switches above and below each phase of the inverter from being simultaneously turned on by matching the triangular wave data and the command data, which has been required conventionally. And an on-delay circuit is not required, and distortion to a command can be eliminated. Further, since the present invention can be realized with less current consumption as compared with the conventional configuration, the operating cost can be reduced and an economical AC servo control device can be provided.

【0016】[0016]

【発明の効果】以上説明したように、本発明のACサー
ボ制御装置およびACサーボ制御方法によれば、(記憶
ステップにより)予め記憶手段に、制御対象のモータの
トルクリップルを三角関数に重畳したデータを保持して
おき、アクセス手段(アクセスステップ)により、モー
タに付属の位置検出手段の検出結果に基づく電気角デー
タおよび制御指令に基づくトルクデータから、記憶手段
のアドレスを生成して記憶手段のデータを読み出し、駆
動信号生成手段(駆動信号生成ステップ)では、記憶手
段の出力データに応じて、インバータの各相の上下半導
体スイッチの開閉を制御する駆動信号を生成し、該イン
バータの各半導体スイッチの開閉によりモータの速度制
御または位置制御を行うので、リアルタイム制御が可能
となり、また制御手段(CPU等)は、記憶手段のアク
セスや駆動信号の生成タイミングについて制御すればよ
く、従来のように処理の高速化のために高価なプロセッ
サを必要とせず、より低価格でACサーボ制御装置を実
現することができる。また、記憶手段内にモータのトル
クリップルを重畳したデータが保持され、トルクデータ
に応じたアクセスが可能であるので、モータのトルクリ
ップルを記憶手段内のデータで補正して相殺することが
でき、モータのトルクリップルを低減したモータの運転
制御が可能である。また、本発明のACサーボ制御装置
およびACサーボ制御方法によれば、演算手段(演算ス
テップ)により、制御対象のモータのトルクリップルを
三角関数に重畳したリップル重畳データと、モータに付
属の位置検出手段の検出結果に基づく電気角データと、
制御指令に基づくトルクデータと、に基づいて、相毎
に、インバータの上下の半導体スイッチの何れを開また
は閉させるかの極性データ、並びに、該半導体スイッチ
の開または閉時間を定める時間データを生成し、駆動信
号生成手段(駆動信号生成ステップ)では、演算手段
(演算ステップ)の極性データおよび時間データに応じ
て、インバータの各相の上下の半導体スイッチの開閉を
制御する駆動信号を生成し、該インバータの各半導体ス
イッチの開閉によりモータの速度制御または位置制御を
行うこととし、記憶手段または演算手段から極性データ
および時間データを出力して、インバータの各相の上下
の半導体スイッチの開閉を制御する駆動信号を生成する
ので、従来のオンディレイ回路が不要となり、指令に対
する歪みを無くすことができ、また、従来より少ない消
費電流で実現できるので、運転コストを低減でき、経済
的なACサーボ制御装置を提供することができる。ま
た、本発明によれば、周波数制御手段(周波数制御ステ
ップ)によりクロックのクロック周波数を可変制御する
ので、計時手段(計時ステップ)の計時動作についてダ
イナミックレンジを向上させることができる。さらに、
本発明によれば、電流検出手段(電流検出ステップ)に
より、インバータの入力側の1つの線に流れる電流を検
出し、フィードバック制御手段(フィードバック制御ス
テップ)により、該検出結果に基づき電流フィードバッ
ク制御を行うので、従来のように特別にアイソレートさ
れた電流検出器が不要となり、より低コストでACサー
ボ制御装置を実現することができる。
As described above, according to the AC servo control device and the AC servo control method of the present invention, the torque ripple of the motor to be controlled is superimposed on the trigonometric function in the storage means in advance (by the storage step). The data is held, and the access means (access step) generates an address of the storage means from the electrical angle data based on the detection result of the position detection means attached to the motor and the torque data based on the control command, and The data is read out, and the drive signal generation means (drive signal generation step) generates a drive signal for controlling the opening and closing of the upper and lower semiconductor switches of each phase of the inverter in accordance with the output data of the storage means. Opening and closing the motor to control the speed or position of the motor, enabling real-time control and control. The stage (CPU or the like) only needs to control the access of the storage means and the generation timing of the drive signal, and does not require an expensive processor for speeding up the processing as in the related art. Can be realized. In addition, since the data in which the torque ripple of the motor is superimposed is stored in the storage means, and the access according to the torque data is possible, the torque ripple of the motor can be corrected and offset by the data in the storage means, It is possible to control the operation of the motor while reducing the torque ripple of the motor. According to the AC servo control device and the AC servo control method of the present invention, the calculation means (calculation step) uses the ripple superimposition data obtained by superimposing the torque ripple of the motor to be controlled on the trigonometric function and the position detection attached to the motor. Electrical angle data based on the detection result of the means,
On the basis of the torque data based on the control command, polarity data indicating which of the upper and lower semiconductor switches of the inverter are to be opened or closed, and time data for determining the open or closed time of the semiconductor switch are generated for each phase. The drive signal generation means (drive signal generation step) generates a drive signal for controlling the opening and closing of the upper and lower semiconductor switches of each phase of the inverter in accordance with the polarity data and the time data of the calculation means (calculation step). Speed control or position control of the motor is performed by opening and closing each semiconductor switch of the inverter, and polarity data and time data are output from the storage means or the arithmetic means to control opening and closing of the upper and lower semiconductor switches of each phase of the inverter. Generates a drive signal that eliminates the need for a conventional on-delay circuit, and eliminates distortion due to commands. Can also can be realized by the conventional less current consumption can be reduced operating costs, it is possible to provide an economical AC servo controller. Further, according to the present invention, since the clock frequency of the clock is variably controlled by the frequency control means (frequency control step), the dynamic range of the timekeeping operation of the timekeeping means (timekeeping step) can be improved. further,
According to the present invention, the current flowing through one line on the input side of the inverter is detected by the current detection means (current detection step), and the current feedback control is performed by the feedback control means (feedback control step) based on the detection result. This eliminates the need for a specially isolated current detector as in the related art, and can realize an AC servo controller at lower cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係るACサーボ制御装置の
構成図である。
FIG. 1 is a configuration diagram of an AC servo control device according to an embodiment of the present invention.

【図2】実施形態のACサーボ制御装置における3相イ
ンバータの各相の上下の半導体スイッチに供給するゲー
ト制御信号を生成する部分のより具体的な構成図であ
る。
FIG. 2 is a more specific configuration diagram of a portion that generates a gate control signal to be supplied to upper and lower semiconductor switches of each phase of a three-phase inverter in the AC servo control device of the embodiment.

【図3】実施形態のACサーボ制御装置におけるU相パ
ルス幅作成回路のより具体的な回路図である。
FIG. 3 is a more specific circuit diagram of a U-phase pulse width creation circuit in the AC servo control device of the embodiment.

【図4】電気角に応じた指令内容(メモリ内に保持され
る時間データおよび極性データ)を説明する説明図であ
る。
FIG. 4 is an explanatory diagram for explaining instruction contents (time data and polarity data held in a memory) according to an electrical angle.

【図5】具体的な指令内容に対してメモリから出力され
る時間データおよび極性データ並びに各パルス幅作成回
路によって作成されるゲート制御信号のタイミングチャ
ートである。
FIG. 5 is a timing chart of time data and polarity data output from a memory with respect to specific command contents, and a gate control signal generated by each pulse width generation circuit.

【符号の説明】[Explanation of symbols]

101 3相商用電源 102 コンバータ 103 平滑コンデンサ 104 3相インバータ 105 モータ 106 位置検出器 110 電流検出用抵抗 111 インタフェース 112 CPU(マイクロプロセッサ) 113 アドレス生成部 114 メモリ(RAM) 115 U相パルス幅作成回路 116 V相パルス幅作成回路 117 W相パルス幅作成回路 TRuu,TRud U相の上下のトランジスタ(半導体
スイッチ) TRvu,TRvd V相の上下のトランジスタ(半導体
スイッチ) TRwu,TRwd W相の上下のトランジスタ(半導体
スイッチ) 115a カウンタ 115b D型フリップフロップ GNT1〜GNT3 NOTゲート GAN1,GAN2 ANDゲート GNA1〜GNA7 NANDゲート PCuu,PCud フォトカプラ DGDT 電気角データ BDT バイアスデータ TDT トルクデータ SDTu,SDTv,SDTw 時間データ DTUDu,DTUDv,DTUDw 極性データ #LDu ロード信号
Reference Signs List 101 three-phase commercial power supply 102 converter 103 smoothing capacitor 104 three-phase inverter 105 motor 106 position detector 110 current detection resistor 111 interface 112 CPU (microprocessor) 113 address generation unit 114 memory (RAM) 115 U-phase pulse width generation circuit 116 V-phase pulse width generation circuit 117 W-phase pulse width generation circuit TRuu, TRud U-phase upper and lower transistors (semiconductor switches) TRvu, TRvd V-phase upper and lower transistors (semiconductor switches) TRwu, TRwd W-phase upper and lower transistors (semiconductors) Switch) 115a Counter 115b D-type flip-flop GNT1 to GNT3 NOT gate GAN1, GAN2 AND gate GNA1 to GNA7 NAND gate PCuu, PCud Photocoupler DGDT Electrical angle Over data BDT bias data TDT torque data SDTu, SDTv, SDTw time data DTUDu, DTUDv, DTUDw polarity data #LDu load signal

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 各相の上下の半導体スイッチをブリッジ
接続したインバータを備え、前記インバータの各半導体
スイッチの開閉により制御対象のモータの速度制御また
は位置制御を行うACサーボ制御装置において、 前記モータのトルクリップルを三角関数に重畳したデー
タを保持する記憶手段と、 前記モータに付属の位置検出手段の検出結果に基づく電
気角データおよび制御指令に基づくトルクデータから、
前記記憶手段のアドレスを生成して前記記憶手段のデー
タを読み出すアクセス手段と、 前記記憶手段の出力データに応じて、前記インバータの
各相の上下半導体スイッチの開閉を制御する駆動信号を
生成する駆動信号生成手段と、を有することを特徴とす
るACサーボ制御装置。
An AC servo control device, comprising: an inverter in which upper and lower semiconductor switches of each phase are bridge-connected to each other, wherein speed control or position control of a motor to be controlled is performed by opening and closing each semiconductor switch of the inverter. A storage unit for storing data obtained by superimposing the torque ripple on a trigonometric function, and from the electrical angle data based on the detection result of the position detection unit attached to the motor and the torque data based on the control command,
An access unit that generates an address of the storage unit and reads data of the storage unit; and a drive that generates a drive signal that controls opening and closing of upper and lower semiconductor switches of each phase of the inverter according to output data of the storage unit. An AC servo control device, comprising: signal generation means.
【請求項2】 前記アクセス手段は、前記トルクデータ
に基づき前記記憶手段の上位アドレスを生成することを
特徴とする請求項1に記載のACサーボ制御装置。
2. The AC servo control device according to claim 1, wherein the access unit generates an upper address of the storage unit based on the torque data.
【請求項3】 前記インバータは、U相、V相およびW
相を持つ3相インバータであって、 前記記憶手段は、U相、V相またはW相の何れか1相分
のデータを保持し、 前記アクセス手段は、前記電気角データに120度また
は240度分のデータを加えて前記記憶手段にアクセス
することにより、他相のデータを得ることを特徴とする
請求項1または2に記載のACサーボ制御装置。
3. The inverter according to claim 1, wherein the inverter includes a U-phase, a V-phase and a W-phase.
A three-phase inverter having three phases, wherein the storage unit stores data of any one of a U phase, a V phase, and a W phase, and the access unit stores 120 or 240 degrees in the electrical angle data. 3. The AC servo control device according to claim 1, wherein data of another phase is obtained by accessing the storage unit after adding data of minutes.
【請求項4】 前記アクセス手段は、前記位置検出手段
の検出結果に任意のデータを加算することにより、前記
電気角データの指定を可変設定することを特徴とする請
求項1、2または3に記載のACサーボ制御装置。
4. The apparatus according to claim 1, wherein said access means variably sets designation of said electrical angle data by adding arbitrary data to a detection result of said position detection means. An AC servo controller as described in the above.
【請求項5】 各相の上下の半導体スイッチをブリッジ
接続したインバータを備え、前記インバータの各半導体
スイッチの開閉により制御対象のモータの速度制御また
は位置制御を行うACサーボ制御装置において、 前記モータのトルクリップルを三角関数に重畳したリッ
プル重畳データと、前記モータに付属の位置検出手段の
検出結果に基づく電気角データと、制御指令に基づくト
ルクデータと、に基づいて、相毎に、前記上下の半導体
スイッチの何れを開または閉させるかの極性データ、並
びに、該半導体スイッチの開または閉時間を定める時間
データを生成する演算手段と、 前記演算手段の極性データおよび時間データに応じて、
前記インバータの各相の上下の半導体スイッチの開閉を
制御する駆動信号を生成する駆動信号生成手段と、を有
することを特徴とするACサーボ制御装置。
5. An AC servo control device comprising an inverter in which upper and lower semiconductor switches of each phase are bridge-connected, and performing speed control or position control of a motor to be controlled by opening and closing each semiconductor switch of the inverter. Based on the ripple superimposed data obtained by superimposing the torque ripple on the trigonometric function, the electrical angle data based on the detection result of the position detection means attached to the motor, and the torque data based on the control command, the upper and lower Polarity data of which of the semiconductor switches to open or close, and arithmetic means for generating time data for determining the open or close time of the semiconductor switch, and according to the polarity data and time data of the arithmetic means,
An AC servo control device, comprising: a drive signal generation unit configured to generate a drive signal for controlling opening and closing of upper and lower semiconductor switches of each phase of the inverter.
【請求項6】 前記駆動信号生成手段は、所定周期毎
に、前記記憶手段または前記演算手段の極性データおよ
び時間データに応じて、前記インバータの各相の上下の
半導体スイッチの開閉を制御する駆動信号を生成するも
のであって、 前記時間データを設定した後、所定クロックに基づき計
時する計時手段と、 現在の周期において、所定の相順における上位相の極性
データと自相の極性データが不一致のとき、或いは、両
極性データが一致し且つ上位相の計時手段が計時動作を
終了しているときに、自相の計時手段の計時動作を開始
させる計時制御手段と、 前記極性データおよび前記計時手段の計時結果に基づき
前記駆動信号を生成する信号生成手段と、を相毎に有す
ることを特徴とする請求項1、2、3、4または5に記
載のACサーボ制御装置。
6. The drive signal generating means controls the opening and closing of upper and lower semiconductor switches of each phase of the inverter in accordance with polarity data and time data of the storage means or the arithmetic means at predetermined intervals. A signal generating means for setting the time data, and clocking based on a predetermined clock; and in the current cycle, the polarity data of the upper phase in the predetermined phase order and the polarity data of the own phase do not match. Or when the polarity data is coincident and the upper-phase timer is terminating the timer operation, the timer control means for starting the timer operation of the self-phase timer, the polarity data and the timer 6. The AC servo control according to claim 1, further comprising: a signal generating means for generating the drive signal based on a clock result of the means for each phase. Control device.
【請求項7】 前記計時制御手段は、所定の相順におけ
る上位相の計時制御手段から極性データを入力する極性
データ入力と、下位相の計時制御手段に極性データを出
力する極性データ出力とを有し、 前記極性データ入力が有効のときに、自相の極性データ
を前記極性データ出力に出力すると共に前記計時手段の
計時動作を開始または継続させ、該計時動作が終了した
ときに前記極性データ出力を有効とし、 前記極性データ入力が無効のときに、前記極性データ出
力を無効とし、 前記極性データ入力と自相の極性データが不一致である
ときに、前記極性データ出力を無効とすると共に前記計
時手段の計時動作を開始または継続させ、該計時動作が
終了したときに前記極性データ出力を有効とし、 前記極性データ入力と自相の極性データが一致するとき
に、自相の極性データを前記極性データ出力に出力する
ことを特徴とする請求項6に記載のACサーボ制御装
置。
7. The timekeeping control means includes: a polarity data input for inputting polarity data from an upper phase timekeeping control means in a predetermined phase sequence; and a polarity data output for outputting polarity data to a lower phase timekeeping control means. When the polarity data input is valid, the polarity data of the own phase is output to the polarity data output, and the timekeeping operation of the timekeeping means is started or continued, and when the timekeeping operation is completed, the polarity data is output. When the polarity data input is invalid, the polarity data output is invalidated.When the polarity data input and the polarity data of the own phase do not match, the polarity data output is invalidated and the output is invalidated. The timing operation of the timing means is started or continued, and when the timing operation is completed, the polarity data output is made valid. When, AC servo control device according to claim 6, characterized in that the output polarity data of its own phase in the polar data output.
【請求項8】 前記クロックのクロック周波数を可変制
御する周波数制御手段を有することを特徴とする請求項
6または7に記載のACサーボ制御装置。
8. The AC servo controller according to claim 6, further comprising frequency control means for variably controlling the clock frequency of the clock.
【請求項9】 前記インバータの入力側の1つの線に流
れる電流を検出する電流検出手段と、 前記電流検出手段の検出結果に基づき電流フィードバッ
ク制御を行うフィードバック制御手段と、を有すること
を特徴とする請求項1、2、3、4、5、6、7または
8に記載のACサーボ制御装置。
9. A current detection means for detecting a current flowing through one line on the input side of the inverter, and a feedback control means for performing current feedback control based on a detection result of the current detection means. The AC servo controller according to claim 1, 2, 3, 4, 5, 6, 7, or 8.
【請求項10】 各相の上下の半導体スイッチをブリッ
ジ接続したインバータを備え、前記インバータの各半導
体スイッチの開閉により制御対象のモータの速度制御ま
たは位置制御を行うACサーボ制御装置のACサーボ制
御方法において、 前記モータのトルクリップルを三角関数に重畳したデー
タを記憶手段に保持する記憶ステップと、 前記モータに付属の位置検出手段の検出結果に基づく電
気角データおよび制御指令に基づくトルクデータから、
前記記憶手段のアドレスを生成して前記記憶手段のデー
タを読み出すアクセスステップと、 前記記憶手段の出力データに応じて、前記インバータの
各相の上下半導体スイッチの開閉を制御する駆動信号を
生成する駆動信号生成ステップと、を有することを特徴
とするACサーボ制御方法。
10. An AC servo control method for an AC servo control device, comprising an inverter in which upper and lower semiconductor switches of each phase are bridge-connected, and performing speed control or position control of a motor to be controlled by opening and closing each semiconductor switch of the inverter. In the storage step, storing data in which a torque ripple of the motor is superimposed on a trigonometric function in a storage unit, and from electrical angle data based on a detection result of a position detection unit attached to the motor and torque data based on a control command,
An access step for generating an address of the storage means and reading data from the storage means; and a drive for generating a drive signal for controlling opening and closing of upper and lower semiconductor switches of each phase of the inverter according to output data of the storage means. A signal generation step.
【請求項11】 前記アクセスステップは、前記トルク
データに基づき前記記憶手段の上位アドレスを生成する
ことを特徴とする請求項10に記載のACサーボ制御方
法。
11. The AC servo control method according to claim 10, wherein said accessing step generates an upper address of said storage means based on said torque data.
【請求項12】 前記インバータは、U相、V相および
W相を持つ3相インバータであって、 前記記憶手段は、U相、V相またはW相の何れか1相分
のデータを保持し、 前記アクセスステップは、前記電気角データに120度
または240度分のデータを加えて前記記憶手段にアク
セスすることにより、他相のデータを得ることを特徴と
する請求項10または11に記載のACサーボ制御方
法。
12. The inverter according to claim 1, wherein the inverter is a three-phase inverter having a U-phase, a V-phase, and a W-phase, and the storage unit stores data for one of the U-phase, the V-phase, and the W-phase. 12. The method according to claim 10, wherein the accessing step obtains data of another phase by adding data of 120 degrees or 240 degrees to the electrical angle data and accessing the storage unit. AC servo control method.
【請求項13】 前記アクセスステップは、前記位置検
出手段の検出結果に任意のデータを加算することによ
り、前記電気角データの指定を可変設定することを特徴
とする請求項10、11または12に記載のACサーボ
制御方法。
13. The method according to claim 10, wherein the access step variably sets the designation of the electrical angle data by adding arbitrary data to a detection result of the position detection means. The described AC servo control method.
【請求項14】 各相の上下の半導体スイッチをブリッ
ジ接続したインバータを備え、前記インバータの各半導
体スイッチの開閉により制御対象のモータの速度制御ま
たは位置制御を行うACサーボ制御装置のACサーボ制
御方法において、 前記モータのトルクリップルを三角関数に重畳したリッ
プル重畳データと、前記モータに付属の位置検出手段の
検出結果に基づく電気角データと、制御指令に基づくト
ルクデータと、に基づいて、相毎に、前記上下の半導体
スイッチの何れを開または閉させるかの極性データ、並
びに、該半導体スイッチの開または閉時間を定める時間
データを生成する演算ステップと、 前記演算ステップの極性データおよび時間データに応じ
て、前記インバータの各相の上下の半導体スイッチの開
閉を制御する駆動信号を生成する駆動信号生成ステップ
と、を有することを特徴とするACサーボ制御方法。
14. An AC servo control method for an AC servo control device comprising an inverter in which upper and lower semiconductor switches of each phase are bridge-connected, and performing speed control or position control of a motor to be controlled by opening and closing each semiconductor switch of the inverter. In each phase, based on ripple superimposed data obtained by superimposing a torque ripple of the motor on a trigonometric function, electrical angle data based on a detection result of a position detecting unit attached to the motor, and torque data based on a control command. A polarity data indicating which one of the upper and lower semiconductor switches is to be opened or closed, and a calculation step of generating time data for determining an open or close time of the semiconductor switch; and a polarity data and a time data of the calculation step. A drive signal for controlling the opening and closing of upper and lower semiconductor switches of each phase of the inverter in response to the signal. AC servo control method characterized by having a drive signal generating step of generating a.
【請求項15】 前記駆動信号生成ステップは、所定周
期毎に、前記記憶手段または前記演算ステップの極性デ
ータおよび時間データに応じて、前記インバータの各相
の上下の半導体スイッチの開閉を制御する駆動信号を生
成するものであって、 前記時間データを設定した後、所定クロックに基づき計
時する計時ステップと、 現在の周期において、所定の相順における上位相の極性
データと自相の極性データが不一致のとき、或いは、両
極性データが一致し且つ上位相の計時ステップが計時動
作を終了しているときに、自相の計時ステップの計時動
作を開始させる計時制御ステップと、 前記極性データおよび前記計時ステップの計時結果に基
づき前記駆動信号を生成する信号生成ステップと、を相
毎に有することを特徴とする請求項10、11、12、
13または14に記載のACサーボ制御方法。
15. The driving signal generating step controls the opening and closing of upper and lower semiconductor switches of each phase of the inverter according to the polarity data and the time data of the storage means or the calculation step at predetermined intervals. Generating a signal, wherein after setting the time data, a clocking step of clocking based on a predetermined clock; and in the current cycle, the polarity data of the upper phase in the predetermined phase order and the polarity data of the own phase do not match. Or when the bipolar data match and the upper-phase clocking step has finished the clocking operation, a clocking control step to start the clocking operation of the clocking step of the own phase; and the polarity data and the clocking A signal generating step of generating the drive signal based on a time measurement result of the step, for each phase. 1, 12,
15. The AC servo control method according to 13 or 14.
【請求項16】 前記計時制御ステップは、所定の相順
における上位相の計時制御ステップから極性データを入
力する極性データ入力と、下位相の計時制御ステップに
極性データを出力する極性データ出力とを有し、 前記極性データ入力が有効のときに、自相の極性データ
を前記極性データ出力に出力すると共に前記計時ステッ
プの計時動作を開始または継続させ、該計時動作が終了
したときに前記極性データ出力を有効とし、 前記極性データ入力が無効のときに、前記極性データ出
力を無効とし、 前記極性データ入力と自相の極性データが不一致である
ときに、前記極性データ出力を無効とすると共に前記計
時ステップの計時動作を開始または継続させ、該計時動
作が終了したときに前記極性データ出力を有効とし、 前記極性データ入力と自相の極性データが一致するとき
に、自相の極性データを前記極性データ出力に出力する
ことを特徴とする請求項15に記載のACサーボ制御方
法。
16. The timing control step includes: a polarity data input for inputting polarity data from an upper phase timing control step in a predetermined phase sequence; and a polarity data output for outputting polarity data to a lower phase timing control step. When the polarity data input is valid, the polarity data of the own phase is output to the polarity data output, and the timing operation of the timing step is started or continued, and when the timing operation is completed, the polarity data is output. When the polarity data input is invalid, the polarity data output is invalidated.When the polarity data input and the polarity data of the own phase do not match, the polarity data output is invalidated and the output is invalidated. Start or continue the timing operation of the timing step, and enable the polarity data output when the timing operation ends, When the polarity data of the own phase is matched, AC servo control method according to claim 15, characterized in that the output polarity data of its own phase in the polar data output.
【請求項17】 前記クロックのクロック周波数を可変
制御する周波数制御ステップを有することを特徴とする
請求項15または16に記載のACサーボ制御方法。
17. The AC servo control method according to claim 15, further comprising a frequency control step of variably controlling a clock frequency of the clock.
【請求項18】 前記インバータの入力側の1つの線に
流れる電流を検出する電流検出ステップと、 前記電流検出ステップの検出結果に基づき電流フィード
バック制御を行うフィードバック制御ステップと、を有
することを特徴とする請求項10、11、12、13、
14、15、16または17に記載のACサーボ制御方
法。
18. A current detection step for detecting a current flowing through one line on the input side of the inverter, and a feedback control step for performing current feedback control based on a detection result of the current detection step. Claims 10, 11, 12, 13,
18. The AC servo control method according to 14, 15, 16 or 17.
JP2001076479A 2001-03-16 2001-03-16 Ac servo controller and controlling method thereof Pending JP2002281778A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001076479A JP2002281778A (en) 2001-03-16 2001-03-16 Ac servo controller and controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001076479A JP2002281778A (en) 2001-03-16 2001-03-16 Ac servo controller and controlling method thereof

Publications (1)

Publication Number Publication Date
JP2002281778A true JP2002281778A (en) 2002-09-27

Family

ID=18933401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001076479A Pending JP2002281778A (en) 2001-03-16 2001-03-16 Ac servo controller and controlling method thereof

Country Status (1)

Country Link
JP (1) JP2002281778A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104670042A (en) * 2013-11-29 2015-06-03 株式会社电装 Motor control apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104670042A (en) * 2013-11-29 2015-06-03 株式会社电装 Motor control apparatus
US20150155803A1 (en) * 2013-11-29 2015-06-04 Denso Corporation Motor control apparatus
JP2015106954A (en) * 2013-11-29 2015-06-08 株式会社デンソー Motor control device
US9541192B2 (en) 2013-11-29 2017-01-10 Denso Corporation Motor control apparatus

Similar Documents

Publication Publication Date Title
JPH07108095B2 (en) Inverter device and control method thereof
JPS6156716B2 (en)
JP4482644B2 (en) Pulse code width modulation motor drive system
JPH10191679A (en) Device for driving brushless motor
KR101618722B1 (en) Motor drive system
JP3808583B2 (en) Inverter device
JPH0974790A (en) Inverter apparatus
JPH11187690A (en) Inverter device and brushless fan motor
JPH04125092A (en) Method of detecting pole position of rotor of ac motor, rotor pole position detector and ac motor controller
JP2002281778A (en) Ac servo controller and controlling method thereof
JPH05211795A (en) Phase-current command value generator of ac servo motor and generating method thereof
JP3481405B2 (en) Inverter device
JP3084496B2 (en) Control device for synchronous motor
JP2000278987A (en) Inverter device
JP2001258287A (en) Motor driver and integrated circuit device
US20020075703A1 (en) Inverter device
JP2019216566A (en) Motor control device
JPH02159993A (en) Reference current waveform generator of synchronous ac servo-motor driving apparatus
WO2021234761A1 (en) Switching state control device, switching state control method, and power conversion device
JPS6346677B2 (en)
JP2730242B2 (en) PWM inverter device
JPH1175375A (en) 3-phase pulse width modulated waveform generator
JPH0866079A (en) Method and apparatus for driving three-phase ac motor
JPH07274584A (en) Driving apparatus for commutatorless dc motor
JPH09149679A (en) Inverter

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071127