JP2002277892A - Liquid crystal display element - Google Patents

Liquid crystal display element

Info

Publication number
JP2002277892A
JP2002277892A JP2001082633A JP2001082633A JP2002277892A JP 2002277892 A JP2002277892 A JP 2002277892A JP 2001082633 A JP2001082633 A JP 2001082633A JP 2001082633 A JP2001082633 A JP 2001082633A JP 2002277892 A JP2002277892 A JP 2002277892A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
cross
counter electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001082633A
Other languages
Japanese (ja)
Inventor
Takashi Miyashita
崇 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2001082633A priority Critical patent/JP2002277892A/en
Publication of JP2002277892A publication Critical patent/JP2002277892A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix liquid crystal display element whose liquid crystal layer thickness in a pixel part is reduced. SOLUTION: A cross electrode 18 is made of a metal film which is the same as the one used for gate wiring to reduce the film thickness of the cross electrode 18, and the gap between the cross electrode 18 and a cross electrode connection part 23a of a counter electrode is made longer than the inter- substrate gap in the pixel part, and the cross electrode 18 and the cross electrode connection part 23a on the counter electrode 23 are connected by a cross material 27 containing conductive particles 28 to reduce the inter-substrate gap in the pixel part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、薄膜トランジス
タ(以下、TFTと記す)を能動素子とするアクティブ
マトリックス型の液晶表示素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using thin film transistors (hereinafter, referred to as TFTs) as active devices.

【0002】[0002]

【従来の技術】TFTを能動素子とするアクティブマト
リックス液晶表示素子は、枠状のシール材を介して接合
された一対の基板間の前記シール材により囲まれた領域
に液晶層が設けられるとともに、前記一対の基板のう
ち、一方の基板の内面に、前記シール材により囲まれた
領域に対応させてマトリックス状に配列された複数の画
素電極と、前記複数の画素電極にそれぞれ接続された複
数のTFTと、前記複数のTFTにゲート信号を供給す
る複数のゲート配線と、前記複数のTFTにデータ信号
を供給する複数のデータ配線が設けられ、他方の基板の
内面に、前記複数の画素電極に対向する対向電極が設け
られた構成となっている。
2. Description of the Related Art In an active matrix liquid crystal display element using a TFT as an active element, a liquid crystal layer is provided in a region surrounded by a sealing material between a pair of substrates joined via a frame-shaped sealing material. Of the pair of substrates, on the inner surface of one of the substrates, a plurality of pixel electrodes arranged in a matrix corresponding to a region surrounded by the sealing material, and a plurality of pixel electrodes respectively connected to the plurality of pixel electrodes A TFT, a plurality of gate wirings for supplying a gate signal to the plurality of TFTs, and a plurality of data wirings for supplying a data signal to the plurality of TFTs are provided. It has a configuration in which opposing electrodes are provided.

【0003】このアクティブマトリックス液晶表示素子
においては、前記画素電極およびTFTが設けられた一
方の基板の前記シール材の外側に突出する基板縁部の内
面に、複数のゲート配線端子およびデータ配線端子と対
向電極端子とを設け、この一方の基板の内面の前記シー
ル材に対応するシール部の外側の領域に、前記対向電極
端子に接続されたクロス電極を設けるとともに、前記対
向電極にシール材の外側に突出するクロス電極接続部を
形成し、前記クロス電極と前記対向電極のクロス電極接
続部とを、導電性粒子が混入されたクロス材により接続
している。
In this active matrix liquid crystal display device, a plurality of gate wiring terminals and data wiring terminals are formed on an inner surface of a substrate edge portion of one of the substrates provided with the pixel electrodes and the TFTs, which protrudes outside the sealing material. A counter electrode terminal is provided, and a cross electrode connected to the counter electrode terminal is provided on an inner surface of the one substrate outside a seal portion corresponding to the seal material. And a cross electrode connecting portion of the opposite electrode is connected by a cross material mixed with conductive particles.

【0004】[0004]

【発明が解決しようとする課題】ところで、液晶表示素
子は、応答速度を速くするために、画素電極と対向電極
とが互いに対向するすべての画素部の液晶層厚を均一
に、且つできるだけ小さくすることが望まれている。
By the way, in the liquid crystal display element, in order to increase the response speed, the liquid crystal layer thickness of all the pixel portions where the pixel electrode and the counter electrode face each other is made uniform and as small as possible. It is desired.

【0005】上記アクティブマトリックス液晶表示素子
は、基板間に配置したスペーサにより一対の基板の間隔
を規定し、シール材により前記一対の基板を接合して形
成され、また前記一対の基板を接合する枠状シール材の
外側において、一方の基板の内面に設けられたクロス電
極と他方の基板の内面に設けられた対向電極とをクロス
材により接続したものである。そのため、基板間隔に対
応した径を有する導電性粒子を混入したクロス材により
前記クロス電極と対向電極のクロス電極接続部とを接続
しなければならず、前記クロス材の導電性粒子として、
前記一対の基板間隔と実質的に等しい径の導電性粒子を
選定することが困難であった。
The active matrix liquid crystal display element is formed by defining a distance between a pair of substrates by a spacer disposed between the substrates, joining the pair of substrates by a sealing material, and forming a frame for joining the pair of substrates. A cross electrode provided on the inner surface of one of the substrates and a counter electrode provided on the inner surface of the other substrate are connected by a cross material on the outer side of the sealing material. Therefore, the cross electrode and the cross electrode connecting portion of the counter electrode must be connected by a cross material mixed with conductive particles having a diameter corresponding to the substrate interval, and as the conductive particles of the cross material,
It has been difficult to select conductive particles having a diameter substantially equal to the distance between the pair of substrates.

【0006】そして、一対の基板のいずれかの内面に複
数の画素部に対応させてカラーフィルタを設けている液
晶表示素子の場合は、画素部の基板間ギャップをある程
度小さくしても、前記クロス電極と対向電極との間隔を
充分に確保し、比較的大きな径の導電性粒子を混入した
クロス材により前記基板間ギャップを保って前記クロス
電極と対向電極とを接続することができるが、カラーフ
ィルタを備えない液晶表示素子の場合は、画素部の基板
間ギャップを小さくしようとしても、前記クロス電極と
対向電極との間隔が狭いため、導電性粒子の径を極めて
小さくしなければならず、このよう小さい径の導電性粒
子を得ることは極めて困難であった。
In the case of a liquid crystal display element in which a color filter is provided on one of the inner surfaces of a pair of substrates so as to correspond to a plurality of pixel portions, even if the inter-substrate gap in the pixel portions is reduced to some extent, the cross The gap between the electrodes and the counter electrode is sufficiently ensured, and the cross electrode and the counter electrode can be connected while maintaining the gap between the substrates by a cross material mixed with conductive particles having a relatively large diameter. In the case of a liquid crystal display element without a filter, even if an attempt is made to reduce the gap between the substrates in the pixel portion, the distance between the cross electrode and the counter electrode is small, so the diameter of the conductive particles must be extremely small. It was extremely difficult to obtain conductive particles having such a small diameter.

【0007】なお、無理に画素部の基板間ギャップを小
さくしようとすると、一対の基板が前記クロス電極と対
向電極とを前記クロス材により接続したクロス接続部付
近において外側に反るように変形して前記クロス接続部
付近の画素部の基板間ギャップが他の領域の画素部の基
板間ギャップよりも大きくなり、前記クロス接続部付近
の画素部の液晶層厚が他の領域の画素部の液晶層厚より
も大きくなって表示むらを発生する。
In order to forcibly reduce the inter-substrate gap in the pixel portion, the pair of substrates are deformed so as to warp outward in the vicinity of the cross connection where the cross electrode and the counter electrode are connected by the cross material. Therefore, the gap between the substrates in the pixel portion near the cross connection portion is larger than the gap between the substrates in the pixel portion in the other region, and the liquid crystal layer thickness of the pixel portion near the cross connection portion is larger than the liquid crystal in the pixel portion in the other region. It becomes larger than the layer thickness, causing display unevenness.

【0008】そのため、従来のカラーフィルタを備えな
いアクティブマトリックス液晶表示素子は、表示むらを
発生させること無く画素部の液晶層厚を小さくすること
が難しい。
For this reason, it is difficult for the conventional active matrix liquid crystal display device without a color filter to reduce the thickness of the liquid crystal layer in the pixel portion without causing display unevenness.

【0009】この発明は、カラーフィルタを備えないア
クティブマトリックス型の液晶表示素子として、表示む
らを発生させること無く画素部の液晶層厚を小さくする
ことができるものを提供することを目的としたものであ
る。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an active matrix type liquid crystal display device having no color filter, which can reduce the thickness of a liquid crystal layer in a pixel portion without causing display unevenness. It is.

【0010】[0010]

【課題を解決するための手段】この発明の液晶表示素子
は、枠状のシール材を介して接合された一対の基板間の
前記シール材により囲まれた領域に液晶層が設けられる
とともに、前記一対の基板のうち、一方の基板の内面
に、前記シール材により囲まれた領域に対応させてマト
リックス状に配列された複数の画素電極と、前記複数の
画素電極にそれぞれ接続された複数のTFTと、前記複
数のTFTにゲート信号を供給する複数のゲート配線
と、前記複数のTFTにデータ信号を供給する複数のデ
ータ配線と、基板縁部に形成された複数のゲート配線端
子およびデータ配線端子と、前記基板縁部に形成された
対向電極端子と、前記ゲート配線と同じ金属膜からな
り、前記シール材に対応するシール部の外側の領域に形
成されるとともに前記対向電極端子と接続されたクロス
電極とが設けられ、他方の基板の内面に、前記シール材
の外側に突出するクロス電極接続部を有する対向電極が
設けられ、前記クロス電極と前記対向電極のクロス電極
接続部とが、導電性粒子が混入されたクロス材により接
続されていることを特徴とするものである。
According to a liquid crystal display device of the present invention, a liquid crystal layer is provided in a region surrounded by a sealing material between a pair of substrates joined via a frame-shaped sealing material. A plurality of pixel electrodes arranged in a matrix corresponding to a region surrounded by the sealant on an inner surface of one of the pair of substrates, and a plurality of TFTs respectively connected to the plurality of pixel electrodes. A plurality of gate wirings for supplying a gate signal to the plurality of TFTs; a plurality of data wirings for supplying a data signal to the plurality of TFTs; a plurality of gate wiring terminals and data wiring terminals formed on an edge of the substrate And a counter electrode terminal formed at the edge of the substrate, and a metal film formed of the same metal film as the gate wiring, formed in a region outside a seal portion corresponding to the seal material, and A cross electrode connected to the electrode terminal is provided, and a counter electrode having a cross electrode connecting portion protruding outside the sealing material is provided on the inner surface of the other substrate, and a cross electrode between the cross electrode and the counter electrode is provided. The connection part is connected by a cloth material mixed with conductive particles.

【0011】この液晶表示素子は、前記クロス電極を前
記ゲート配線と同じ金属膜により形成しているため、前
記クロス電極の膜厚が薄く、したがって、前記クロス電
極と対向電極のクロス電極接続部との間隔が広くなり、
前記直径が比較的大きい導電性粒子を混入されたクロス
材を用いて接続することができ、クロス接続部付近の画
素部の基板間ギャップと他の領域の画素部の基板間ギャ
ップとに差を生じさせること無く、前記画素部の基板間
ギャップを小さくすることができる。
In this liquid crystal display device, since the cross electrode is formed of the same metal film as the gate wiring, the thickness of the cross electrode is small, and therefore, the cross electrode connection portion between the cross electrode and the counter electrode is formed. The distance between
The connection can be performed using a cloth material mixed with the conductive particles having a relatively large diameter, and a difference between the gap between the substrates in the pixel portion near the cross connection portion and the gap between the substrates in the pixel portion in the other region. The gap between the substrates in the pixel portion can be reduced without causing the pixel portion.

【0012】したがって、この液晶表示素子によれば、
カラーフィルタを備えないアクティブマトリックス型の
ものであっても、表示むらを発生させること無く画素部
の液晶層厚を小さくして応答速度を速くすることができ
る。
Therefore, according to this liquid crystal display device,
Even with an active matrix type having no color filter, the response speed can be increased by reducing the thickness of the liquid crystal layer in the pixel portion without causing display unevenness.

【0013】[0013]

【発明の実施の形態】この発明の液晶表示素子は、上記
のように、クロス電極をゲート配線と同じ金属膜により
形成することにより、カラーフィルタを備えないアクテ
ィブマトリックス型のものであっても、表示むらを発生
させること無く画素部の液晶層厚を小さくして応答速度
を速くすることができるようにしたものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As described above, the liquid crystal display element of the present invention has an active matrix type having no color filter by forming the cross electrode with the same metal film as the gate wiring. The response speed can be increased by reducing the thickness of the liquid crystal layer in the pixel portion without causing display unevenness.

【0014】この液晶表示素子において、前記クロス電
極が接続された対向電極端子は、それぞれ、前記ゲート
配線と同じ金属膜からなる下層膜の上に前記データ配線
と同じ金属膜からなる上層膜が形成された積層膜からな
っているのが好ましい。
In this liquid crystal display element, each of the counter electrode terminals to which the cross electrode is connected has an upper layer film made of the same metal film as the data line formed on a lower layer film made of the same metal film as the gate line. It is preferably made of a laminated film.

【0015】また、前記対向電極が設けられた他方の基
板の内面に、複数の画素電極と前記対向電極とが互いに
対向する複数の画素部の間の領域に対応する遮光膜が設
けられている場合、前記遮光膜は、前記対向電極のクロ
ス電極接続部を避けて形成するのが望ましい。
A light-shielding film is provided on the inner surface of the other substrate on which the counter electrode is provided, the light-shielding film corresponding to a region between a plurality of pixel portions where the plurality of pixel electrodes and the counter electrode face each other. In this case, it is preferable that the light-shielding film is formed so as to avoid the cross electrode connecting portion of the counter electrode.

【0016】[0016]

【実施例】図1〜図6はこの発明の一実施例を示してお
り、図1は液晶表示素子の一部分の平面図、図2は前記
液晶表示素子の1つの画素部の拡大断面図、図3は図1
のIII−III線に沿う拡大断面図、図4は図1のIV−IV線
に沿う拡大断面図、図5は図1のV−V線に沿う拡大断面
図、図6は前記液晶表示素子の一方の基板に設けられた
対向電極端子の拡大断面図である。
1 to 6 show an embodiment of the present invention. FIG. 1 is a plan view of a part of a liquid crystal display element, FIG. 2 is an enlarged sectional view of one pixel portion of the liquid crystal display element, FIG. 3 is FIG.
4 is an enlarged sectional view taken along the line IV-IV in FIG. 1, FIG. 5 is an enlarged sectional view taken along the line VV in FIG. 1, and FIG. 6 is the liquid crystal display device. FIG. 4 is an enlarged cross-sectional view of a counter electrode terminal provided on one of the substrates.

【0017】この実施例の液晶表示素子は、フィールド
シーケンシャル液晶表示装置に用いられるアクティブマ
トリックス液晶表示素子であり、図1〜図5に示すよう
に、枠状のシール材26を介して接合された前後一対の
透明基板1,2間の前記シール材26により囲まれた領
域に液晶層29が設けられるとともに、前記一対の基板
1,2のうち、一方の基板、例えば後側の基板2の内面
に、前記シール材25により囲まれた領域に対応させて
行方向および列方向にマトリックス状に配列された複数
の透明な画素電極3と、前記複数の画素電極3にそれぞ
れ接続された複数のTFT4と、前記複数のTFTにゲ
ート信号を供給する複数のゲート配線11と、前記複数
のTFTにデータ信号を供給する複数のデータ配線13
と、基板2の一端縁部および一側縁部にそれぞれ形成さ
れた複数のゲート配線端子12およびデータ配線端子1
4とが設けられ、他方の基板、つまり表示の観察側であ
る前側の基板1内面に、前記複数の画素電極3に対向す
る一枚膜状の透明な対向電極23と、前記複数の画素電
極3と前記対向電極23とが互いに対向する複数の画素
部の間の領域に対応する遮光膜24とが設けられてい
る。
The liquid crystal display device of this embodiment is an active matrix liquid crystal display device used in a field sequential liquid crystal display device, and is joined via a frame-shaped sealing material 26 as shown in FIGS. A liquid crystal layer 29 is provided in a region surrounded by the sealing material 26 between the pair of front and rear transparent substrates 1 and 2, and an inner surface of one of the pair of substrates 1 and 2, for example, the rear substrate 2. A plurality of transparent pixel electrodes 3 arranged in a matrix in a row direction and a column direction corresponding to a region surrounded by the sealing material 25; and a plurality of TFTs 4 respectively connected to the plurality of pixel electrodes 3. A plurality of gate lines 11 for supplying a gate signal to the plurality of TFTs; and a plurality of data lines 13 for supplying a data signal to the plurality of TFTs
And a plurality of gate wiring terminals 12 and data wiring terminals 1 formed on one end edge and one side edge of the substrate 2, respectively.
A transparent opposing electrode 23 in the form of a single film opposing the plurality of pixel electrodes 3 on the other substrate, that is, on the inner surface of the substrate 1 on the front side which is the display observation side, and the plurality of pixel electrodes 3 and a light-shielding film 24 corresponding to a region between a plurality of pixel portions in which the counter electrode 23 faces each other.

【0018】前記TFT4は、図2に示したように、後
側基板2面に形成されたゲート電極5と、このゲート電
極5を覆って基板全体に形成された透明なゲート絶縁膜
6と、前記ゲート絶縁膜6の上に前記ゲート電極5と対
向させて形成されたi型半導体膜7と、このi型半導体
膜7の両側部の上にn型半導体膜8を介して形成された
ソース電極9およびドレイン電極10とからなってい
る。
As shown in FIG. 2, the TFT 4 includes a gate electrode 5 formed on the surface of the rear substrate 2, a transparent gate insulating film 6 formed on the entire substrate so as to cover the gate electrode 5, and An i-type semiconductor film 7 formed on the gate insulating film 6 so as to face the gate electrode 5, and a source formed on both sides of the i-type semiconductor film 7 via the n-type semiconductor film 8. It comprises an electrode 9 and a drain electrode 10.

【0019】また、前記ゲート配線11は、後側基板2
面に各画素電極行の一側にそれぞれ沿わせて形成されて
おり、これらのゲート配線11の一端は、後側基板2の
一端縁部に配列形成された複数のゲート配線端子12に
それぞれ接続されている。
The gate wiring 11 is formed on the rear substrate 2.
One end of each of the gate wirings 11 is connected to a plurality of gate wiring terminals 12 arranged on one edge of the rear substrate 2. Have been.

【0020】そして、前記TFT4のゲート電極5は、
そのTFT4に対応するゲート配線11に一体に形成さ
れている。このゲート電極5およびゲート配線11は、
アルミニウム系合金膜により形成されており、図では省
略しているが、その表面は、前記ゲート配線端子12と
なる部分を除いて陽極酸化処理されている。
The gate electrode 5 of the TFT 4 is
It is formed integrally with the gate wiring 11 corresponding to the TFT 4. The gate electrode 5 and the gate wiring 11 are
It is formed of an aluminum-based alloy film, and although not shown in the figure, its surface is anodized except for the portion that becomes the gate wiring terminal 12.

【0021】なお、前記ゲート配線11は基板面との段
差を小さくするため、低抵抗のアルミニウム系合金の金
属膜により薄く形成されている。この実施例では、前記
ゲート配線11およびゲート電極5を、0.23μmの
極く薄い膜厚に形成している。
The gate wiring 11 is made of a low-resistance metal film of an aluminum-based alloy so as to reduce the level difference from the substrate surface. In this embodiment, the gate wiring 11 and the gate electrode 5 are formed to an extremely thin film thickness of 0.23 μm.

【0022】一方、前記データ配線13は、前記ゲート
絶縁膜6の上に各画素電極列の一側にそれぞれ沿わせて
形成されており、これらのデータ配線13の一端は、後
側基板2の一側縁部に配列形成された複数のデータ配線
端子14にそれぞれ接続されている。
On the other hand, the data lines 13 are formed on the gate insulating film 6 along one side of each pixel electrode column, and one ends of these data lines 13 are connected to the rear substrate 2. Each is connected to a plurality of data wiring terminals 14 arranged and formed on one side edge.

【0023】このデータ配線13は、前記TFT4のソ
ース電極9およびドレイン電極10と同じ金属膜により
形成されており、前記TFT4のドレイン電極10に一
体に接続されている。
The data wiring 13 is formed of the same metal film as the source electrode 9 and the drain electrode 10 of the TFT 4 and is integrally connected to the drain electrode 10 of the TFT 4.

【0024】なお、図2では前記TFT4のソース電極
9とドレイン電極10およびデータ配線13を単層膜と
して示しているが、このソース電極9とドレイン電極1
0およびデータ配線13は、前記n型半導体膜8とのコ
ンタクト層であるクロム膜と、その上に形成されたアル
ミニウム系合金膜とからなっている。
In FIG. 2, the source electrode 9 and the drain electrode 10 of the TFT 4 and the data wiring 13 are shown as single-layer films.
The 0 and data lines 13 are composed of a chromium film, which is a contact layer with the n-type semiconductor film 8, and an aluminum-based alloy film formed thereon.

【0025】また、前記データ配線13には、画像デー
タに応じたデータ信号電位の信号であって、前記TFT
4を介して、画素電極と対向電極間に形成される容量に
電荷を蓄積するための電流が流れるから、この実施例で
は、前記データ配線13の抵抗によるデータ信号の電位
降下をできるだけ小さくするために、前記データ配線1
3を、前記ゲート配線11の膜厚(0.23μm)より
も充分に厚い0.425μmの膜厚に形成している。
The data line 13 is a signal of a data signal potential corresponding to image data,
4, a current for accumulating charges in a capacitor formed between the pixel electrode and the counter electrode flows through the gate electrode 4. In this embodiment, the potential drop of the data signal due to the resistance of the data line 13 is minimized. The data wiring 1
3 is formed to a thickness of 0.425 μm sufficiently thicker than the thickness (0.23 μm) of the gate wiring 11.

【0026】一方、前記画素電極3は、前記ゲート絶縁
膜6の上に形成されており、これらの画素電極3は、そ
の一側縁の端部において前記TFT4のソース電極9に
接続されている。なお、この画素電極3は、膜厚が0.
05μmのITO膜からなっている。
On the other hand, the pixel electrodes 3 are formed on the gate insulating film 6, and these pixel electrodes 3 are connected to the source electrode 9 of the TFT 4 at one side edge. . The pixel electrode 3 has a thickness of 0.1 mm.
It is made of a 05 μm ITO film.

【0027】そして、前記後側基板2の内面には、前記
複数の画素電極3にそれぞれ対応する領域に開口を有す
る膜厚が0.20μmのオーバーコート絶縁膜15が基
板全体にわたって設けられており、このオーバーコート
絶縁膜15の上に、前記シール材26により囲まれた領
域のほぼ全域にわたって、膜厚が0.04μmのポリイ
ミド膜からなる配向膜16が設けられている。
On the inner surface of the rear substrate 2, an overcoat insulating film 15 having a thickness of 0.20 μm and having openings in regions respectively corresponding to the plurality of pixel electrodes 3 is provided over the entire substrate. On the overcoat insulating film 15, an alignment film 16 made of a polyimide film having a thickness of 0.04 μm is provided over almost the entire region surrounded by the sealing material.

【0028】さらに、前記後側基板2の前記ゲート配線
端子12とデータ配線端子14のいずれか一方の端子の
配列縁部(この実施例ではデータ配線端子14が配列形
成された一側縁部)の内面には、前側基板1の内面に設
けられた対向電極23に対応する対向電極端子17が設
けられるとともに、この後側基板2の前記シール材26
に対応するシール部の外側の領域の内面に、前記対向電
極端子17と接続して形成されたクロス電極18が設け
られている。
Further, an arrangement edge of one of the gate wiring terminal 12 and the data wiring terminal 14 on the rear substrate 2 (one side edge on which the data wiring terminals 14 are arranged and formed in this embodiment). The counter electrode terminal 17 corresponding to the counter electrode 23 provided on the inner surface of the front substrate 1 is provided on the inner surface of
A cross electrode 18 formed to be connected to the counter electrode terminal 17 is provided on an inner surface of a region outside the seal portion corresponding to the above.

【0029】なお、前記シール材26は、その各角部を
斜めに面取りした形状の矩形枠状に形成されており、前
記クロス電極18は、図1に示したように、前記シール
材26の対向電極端子17が設けられた基板縁部に対応
する面取り角部の外側に設けられている。
The sealing material 26 is formed in a rectangular frame shape in which each corner is obliquely chamfered, and the cross electrode 18 is, as shown in FIG. The counter electrode terminal 17 is provided outside the chamfered corner corresponding to the edge of the substrate on which the counter electrode terminal 17 is provided.

【0030】前記クロス電極18は、後側基板2面に、
前記ゲート配線11とデータ配線13とのうちの膜厚の
薄いゲート配線11と同じ金属膜(膜厚が0.23μm
のアルミニウム系合金膜)からなる単層膜であり、この
クロス電極18に一体に形成されたリード部19を介し
て前記対向電極端子17と接続されている。
The cross electrode 18 is provided on the rear substrate 2 surface.
The same metal film (thickness: 0.23 μm) as the thin gate wiring 11 of the gate wiring 11 and the data wiring 13
And is connected to the counter electrode terminal 17 via a lead portion 19 formed integrally with the cross electrode 18.

【0031】さらに、前記ゲート絶縁膜6には、前記ク
ロス電極16と対向電極端子17とゲート配線端子12
にそれぞれ対応する開口が形成されており、また、前記
オーバーコート絶縁膜15には、前記クロス電極16と
対向電極端子17とゲート配線端子12とデータ配線端
子14にそれぞれ対応する開口が設けられている。
Further, the cross electrode 16, the counter electrode terminal 17, and the gate wiring terminal 12 are provided on the gate insulating film 6.
The overcoat insulating film 15 has openings corresponding to the cross electrode 16, the counter electrode terminal 17, the gate wiring terminal 12, and the data wiring terminal 14, respectively. I have.

【0032】また、前記ゲート配線端子12と前記対向
電極端子17はそれぞれ、図3および図6に示したよう
に、前記ゲート配線11と同じ金属膜からなる下層膜1
2a,17aの上に前記データ配線13と同じ金属膜か
らなる上層膜12b,17bが形成された積層膜からな
っており、前記データ配線端子14は、図4に示したよ
うに、前記データ配線13と同じ金属膜からなる単層膜
とされている。
As shown in FIGS. 3 and 6, the gate wiring terminal 12 and the counter electrode terminal 17 are formed of the same metal film as the gate wiring 11, respectively.
The data wiring terminal 14 is formed of a laminated film in which upper layers 12b and 17b made of the same metal film as the data wiring 13 are formed on the data wiring 13 and the data wiring terminal 14, as shown in FIG. 13 is a single-layer film made of the same metal film.

【0033】なお、前記ゲート絶縁膜6には、前記ゲー
ト配線端子12および対向電極端子17の下層膜12
a,17aと前記クロス電極16を露出させる開口が形
成されており、前記オーバーコート絶縁膜15には、前
記ゲート配線端子12および対向電極端子17の上層膜
12b,17bと前記クロス電極16と前記データ配線
端子14を露出させる開口が設けられている。
The gate insulating film 6 has a lower layer film 12 of the gate wiring terminal 12 and the counter electrode terminal 17.
a, 17a and an opening for exposing the cross electrode 16 are formed. In the overcoat insulating film 15, upper layers 12b, 17b of the gate wiring terminal 12 and the counter electrode terminal 17, the cross electrode 16, and An opening for exposing the data wiring terminal 14 is provided.

【0034】また、前記後側基板2の内面の前記シール
材26に対応するシール部のうち、前記ゲート配線端子
12の配列縁部に沿うシール部には、図3に示したよう
に、前記複数のゲート配線11の上にそれぞれ対応させ
て、前記データ配線13と同じ金属膜からなる疑似電極
20が設けられ、前記データ配線端子13の配列縁部に
沿うシール部には、図4に示したように、前記複数のデ
ータ配線13の下にそれぞれ対応させて、前記ゲート配
線11と同じ金属膜からなる疑似電極21が設けられて
いる。
As shown in FIG. 3, among the seal portions corresponding to the seal material 26 on the inner surface of the rear substrate 2, the seal portions along the arrangement edges of the gate wiring terminals 12 are provided as shown in FIG. Pseudo electrodes 20 made of the same metal film as the data wiring 13 are provided on the plurality of gate wirings 11 so as to correspond to the gate wirings 11, respectively. As described above, the pseudo electrodes 21 made of the same metal film as the gate wiring 11 are provided below the plurality of data wirings 13, respectively.

【0035】なお、前記複数のゲート配線11にそれぞ
れ対応する疑似電極20は、前記ゲート配線端子12の
上層膜12bをゲート絶縁膜6上に延長させて形成され
ており、前記複数のデータ配線11にそれぞれ対応する
疑似電極21は、基板2面に形成されている。
The pseudo electrodes 20 respectively corresponding to the plurality of gate wirings 11 are formed by extending the upper film 12b of the gate wiring terminal 12 on the gate insulating film 6, and the plurality of data wirings 11 are formed. Are formed on the surface of the substrate 2.

【0036】さらに、前記後側基板2のゲート配線端子
13およびデータ配線端子13の配列縁部とは反対側の
基板端縁部および側縁部に沿うシール部と、前記シール
材26の各角部に対応するシール部には、図5に示した
ように、基板2面に前記ゲート配線11と同じ金属膜に
より形成された第1の疑似電極22aと、ゲート絶縁膜
6上に前記データ配線13と同じ金属膜により形成され
た第2の疑似電極22bとが上下に対向させて設けられ
ている。
Further, a sealing portion along the substrate edge and the side edge of the rear substrate 2 opposite to the arrangement edge of the gate wiring terminals 13 and the data wiring terminals 13, and each corner of the sealing material 26. As shown in FIG. 5, a first pseudo electrode 22a formed of the same metal film as the gate wiring 11 on the surface of the substrate 2 and the data wiring on the gate insulating film 6, as shown in FIG. 13 and a second pseudo electrode 22b formed of the same metal film are provided facing up and down.

【0037】なお、図5に示した疑似電極22a,22
bは、前記シール材26の各角部に対応するシール部に
設けられたものであり、前記後側基板2のゲート配線端
子13およびデータ配線端子13の配列縁部とは反対側
の基板端縁部および側縁部に沿うシール部に設けられた
第1と第2の疑似電極は、図示しないが、前記ゲート配
線11およびデータ配線13のピッチと同じピッチで設
けらている。
The pseudo electrodes 22a, 22 shown in FIG.
“b” is provided on a sealing portion corresponding to each corner of the sealing material 26, and is a substrate end of the rear substrate 2 opposite to the arrangement edge of the gate wiring terminals 13 and the data wiring terminals 13. Although not shown, the first and second pseudo electrodes provided on the seal portion along the edge and the side edge are provided at the same pitch as the pitch of the gate wiring 11 and the data wiring 13.

【0038】一方、前側基板1の内面に設けられた遮光
膜24は、前側基板1面に形成されており、対向電極2
3は、前記遮光膜24を覆って前側基板1の内面に形成
されている。
On the other hand, the light shielding film 24 provided on the inner surface of the front substrate 1 is formed on the front substrate 1
3 is formed on the inner surface of the front substrate 1 so as to cover the light shielding film 24.

【0039】なお、図2および図3では前記遮光膜24
を単層膜として示しているが、この遮光膜24は、前側
基板1面に形成された酸化クロム膜とその上に形成され
たクロム膜とからなる膜厚が0.17μmの積層膜から
なっている。
In FIGS. 2 and 3, the light shielding film 24 is used.
Is shown as a single-layer film, but the light-shielding film 24 is a multilayer film having a film thickness of 0.17 μm including a chromium oxide film formed on the front substrate 1 and a chromium film formed thereon. ing.

【0040】また、前記対向電極23は、膜厚が0.1
4μmのITO膜からなっており、この対向電極23の
上に、前記シール材26により囲まれた領域のほぼ全域
にわたって、膜厚が0.04μmのポリイミド膜からな
る配向膜25が設けられている。
The counter electrode 23 has a thickness of 0.1.
An alignment film 25 made of a polyimide film having a thickness of 0.04 μm is provided on the counter electrode 23 over almost the entire region surrounded by the sealing material 26. .

【0041】さらに、前記対向電極23は、図1に示し
たように、その外縁が前記シール材26の外側縁よりも
僅かに内側に位置する面積を有する矩形膜状に形成され
ており、この対向電極23の前記シール材26の面取り
角部に対応する角部が、前記シール材26の外側に突出
するクロス電極接続部23aとされている。
Further, as shown in FIG. 1, the counter electrode 23 is formed in a rectangular film shape having an area whose outer edge is located slightly inside the outer edge of the sealing material 26. A corner portion of the counter electrode 23 corresponding to the chamfered corner portion of the sealing material 26 is a cross electrode connecting portion 23a protruding outside the sealing material 26.

【0042】また、前記遮光膜24は、前記対向電極2
3のクロス電極接続部23aを除く領域の外形とほぼ同
じ形状に形成されている。すなわち、前記遮光膜24
は、前記対向電極23のクロス電極接続部23aを避け
て形成されており、したがって、前記対向電極23のク
ロス電極接続部23aは、前側基板1面に直接形成され
ている。
The light-shielding film 24 is provided on the opposite electrode 2.
The outer shape of the region excluding the cross electrode connection portion 23a of No. 3 is substantially the same as that of the region. That is, the light shielding film 24
Are formed so as to avoid the cross electrode connecting portion 23a of the counter electrode 23. Therefore, the cross electrode connecting portion 23a of the counter electrode 23 is formed directly on the front substrate 1 surface.

【0043】そして、後側基板2の前記シール部の外側
の領域に形成された前記クロス電極18と、前側基板2
の内面に設けられた対向電極23のクロス電極接続部2
3aとは、図3に示したように、導電性粒子28が混入
された熱硬化性樹脂からなるクロス材27により接続さ
れている。
Then, the cross electrode 18 formed in a region of the rear substrate 2 outside the seal portion, and the front substrate 2
Electrode connecting portion 2 of counter electrode 23 provided on the inner surface of
As shown in FIG. 3, it is connected to 3a by a cloth material 27 made of a thermosetting resin into which conductive particles 28 are mixed.

【0044】なお、図2および図3では、便宜上、一対
の基板1,2の間隔と前記クロス材27中の導電性粒子
28の径を大きく誇張して示しているが、前記基板1,
2の間隔と導電性粒子28の径は極く小さく、したがっ
て、前記クロス材27中の導電性粒子28の数は、図3
に示した数よりも多い。
2 and 3, the distance between the pair of substrates 1 and 2 and the diameter of the conductive particles 28 in the cloth material 27 are greatly exaggerated for convenience.
2 and the diameter of the conductive particles 28 are extremely small. Therefore, the number of the conductive particles 28 in the cloth material 27 is as shown in FIG.
The number is larger than the number shown.

【0045】この液晶表示素子は、一対の基板1,2の
いずれか一方の内面に、熱硬化性樹脂からなるシール材
26を枠状に印刷し、後側基板2に形成された前記クロ
ス電極18と前側基板2の内面に設けられた対向電極2
3のクロス電極接続部23aのいずれかの上に導電性粒
子28が混入されたクロス材27を印刷するとともに、
前側基板1または後側基板2の前記シール材26により
囲まれる領域の内面上に画素部の基板間ギャップ(一対
の基板1,2の最も内面に設けられた配向膜25,16
の表面間の間隔)を規制するための絶縁性粒子からなる
スペーサ(図示せず)を均等に分散させて散布した後、
前記一対の基板1,2を重ね合わせて加圧することによ
り、前記画素部の基板間ギャップを前記スペーサにより
規制される値に調整して前記クロス材27中の導電性粒
子28を前記クロス電極18と対向電極23のクロス電
極接続部23aとの間に挟持させ、その状態で前記シー
ル材26とクロス材27とを硬化させることにより組立
てられ、その後に、前記シール材26の印刷時にこのシ
ール材26を部分的に欠落させて形成しておいた液晶注
入口(図示せず)から一対の基板1,2の前記シール材
26により囲まれた領域に液晶を注入し、前記液晶注入
口を封止することにより製造される。
In this liquid crystal display element, a sealing material 26 made of a thermosetting resin is printed in a frame shape on one of the inner surfaces of a pair of substrates 1 and 2, and the cross electrode formed on the rear substrate 2 is formed. 18 and the counter electrode 2 provided on the inner surface of the front substrate 2
A cross material 27 mixed with conductive particles 28 is printed on one of the cross electrode connecting portions 23a of No. 3 and
A pixel-to-substrate gap (the alignment films 25 and 16 provided on the innermost surfaces of the pair of substrates 1 and 2) is formed on the inner surface of the region of the front substrate 1 or the rear substrate 2 surrounded by the sealing material 26.
Spacers (not shown) made of insulating particles for regulating the distance between the surfaces) are evenly dispersed and dispersed.
The pair of substrates 1 and 2 are overlapped and pressurized to adjust the inter-substrate gap of the pixel portion to a value regulated by the spacer, and to reduce the conductive particles 28 in the cloth material 27 to the cross electrode 18. And the cross electrode connecting portion 23a of the counter electrode 23, and the assembly is performed by curing the sealing material 26 and the cloth material 27 in that state. After that, the sealing material 26 is printed when the sealing material 26 is printed. Liquid crystal is injected into a region of the pair of substrates 1 and 2 surrounded by the sealing material 26 from a liquid crystal injection port (not shown) formed by partially removing the liquid crystal 26, and the liquid crystal injection port is sealed. It is manufactured by stopping.

【0046】なお、この実施例の液晶表示素子は、液晶
層29の液晶分子を一方向にホモジニアス配向させたホ
モジニアス配向型液晶表示素子であり、図では省略して
いるが、一対の基板1,2の外面にそれぞれ偏光板が配
置されるとともに、前記一対の基板1,2のいずれか一
方とその基板側の前記偏光板との間に、表示のコントラ
ストを高くするとともに視野角を広くするための位相板
が配置される。
The liquid crystal display device of this embodiment is a homogeneous alignment type liquid crystal display device in which the liquid crystal molecules of the liquid crystal layer 29 are homogeneously aligned in one direction. Although not shown in FIG. In order to increase the display contrast and widen the viewing angle between one of the pair of substrates 1 and 2 and the polarizing plate on the substrate side, a polarizing plate is disposed on each outer surface of the pair. Are arranged.

【0047】上記液晶表示素子の組立てにおいて、前記
シール材26は、前記一対の基板1,2を重ね合わせて
加圧することにより画素部の基板間ギャップが前記スペ
ーサにより規制される所定の値になるまで押し潰され、
その後に硬化されるが、この実施例では、前記後側基板
2の内面のシール材26に対応するシール部のうち、ゲ
ート配線端子12の配列縁部に沿うシール部に、複数の
ゲート配線11の上にそれぞれ対応させてデータ配線1
3と同じ金属膜からなる疑似電極20を設け、データ配
線端子13の配列縁部に沿うシール部に、複数のデータ
配線13の下にそれぞれ対応させてゲート配線11と同
じ金属膜からなる疑似電極21を設けるとともに、前記
後側基板2のゲート配線端子13およびデータ配線端子
13の配列縁部とは反対側の基板端縁部および側縁部に
沿うシール部と前記シール材26の各角部に対応するシ
ール部に、ゲート配線11と同じ金属膜により形成され
た第1の疑似電極22aとデータ配線13と同じ金属膜
により形成された第2の嵩上げ膜22bとを上下に対向
させて設けているため、後側基板2のシール部のうちの
前記疑似電極20,21,22aおよび22bが設けら
れた部分の内面高さが全て同じ(ゲート配線11とゲー
ト絶縁膜6とデータ配線13とオーバーコート絶縁膜と
の積層膜の総厚)であり、したがって、前記シール材2
6を前記シール部の全域において均等に押し潰し、前記
画素部の基板間ギャップを、全ての画素部において均一
にすることができる。
In the assembling of the liquid crystal display element, the sealing material 26 is brought into a predetermined value in which the gap between the substrates in the pixel portion is regulated by the spacer by pressing the pair of substrates 1 and 2 on each other. Crushed,
In this embodiment, a plurality of gate wirings 11 are provided in the seal portion corresponding to the seal material 26 on the inner surface of the rear substrate 2 along the edge of the arrangement of the gate wiring terminals 12. Data wiring 1 corresponding to
The pseudo electrode 20 made of the same metal film as that of the gate wiring 11 is provided below the plurality of data wirings 13 at the seal portion along the edge of the arrangement of the data wiring terminals 13. 21 and a sealing portion along the edge and side edge of the rear substrate 2 opposite to the arrangement edge of the gate wiring terminals 13 and the data wiring terminals 13 and each corner of the sealing material 26. The first pseudo electrode 22a formed of the same metal film as the gate wiring 11 and the second raised film 22b formed of the same metal film as the data wiring 13 are provided on the seal portion corresponding to Therefore, the inner surface heights of the portions of the seal portion of the rear substrate 2 where the pseudo electrodes 20, 21, 22a and 22b are provided are all the same (the gate wiring 11, the gate insulating film 6, and the data Wire 13 is the total thickness of the laminated film of the overcoat insulating film), therefore, the sealing member 2
6 can be evenly crushed in the entire area of the seal portion, and the inter-substrate gap of the pixel portion can be made uniform in all the pixel portions.

【0048】なお、この実施例では、画素部の基板間ギ
ャップを、前側基板1または後側基板2の内面上に散布
された図示しないスペーサにより規制するようにしてい
るが、前記画素部の基板間ギャップを規制するためのス
ペーサは、前側基板1または後側基板2のシール材26
により囲まれる領域の内面上に、絶縁膜により柱状また
は壁状に形成してもよい。
In this embodiment, the gap between the substrates in the pixel portion is regulated by spacers (not shown) dispersed on the inner surface of the front substrate 1 or the rear substrate 2. The spacer for regulating the gap is formed of the sealing material 26 of the front substrate 1 or the rear substrate 2.
May be formed in a pillar shape or a wall shape with an insulating film on the inner surface of the region surrounded by.

【0049】そして、この実施例では、前記クロス電極
18を、ゲート配線11と同じ金属膜により形成してい
るため、前記クロス電極18の膜厚が薄く、したがっ
て、前記クロス電極18と対向電極23のクロス電極接
続部23aとを導電性粒子28が混入されたクロス材2
7により接続したクロス接続部付近の画素部の基板間ギ
ャップと他の領域の画素部の基板間ギャップに差を生じ
させること無く、前記画素部の基板間ギャップを小さく
することができる。
In this embodiment, since the cross electrode 18 is formed of the same metal film as the gate wiring 11, the thickness of the cross electrode 18 is small. The cross material 2 mixed with the conductive particles 28
7, the gap between the substrates in the pixel portion can be reduced without causing a difference between the gap between the substrates in the pixel portion near the cross connection portion and the gap between the substrates in the pixel portion in another region.

【0050】上述したように、前記ゲート配線11の膜
厚は0.23μm、前記データ配線13の膜厚は0.4
25μmであるため、後側基板2面から前記クロス電極
18の表面までの高さは、この実施例のようにクロス電
極18をゲート配線11と同じ金属膜からなる単層膜に
より形成したときは0.23μmであるが、クロス電極
18をデータ配線13と同じ金属膜からなる単層膜によ
り形成した場合は0.425μm、クロス電極18をゲ
ート配線11と同じ金属膜とデータ配線13と同じ金属
膜との積層膜により形成した場合は0.655μmとな
る。
As described above, the thickness of the gate wiring 11 is 0.23 μm, and the thickness of the data wiring 13 is 0.4
Since the height is 25 μm, the height from the rear substrate 2 surface to the surface of the cross electrode 18 is equal to the height when the cross electrode 18 is formed of the same metal film as the gate wiring 11 as in this embodiment. When the cross electrode 18 is formed of a single-layer film made of the same metal film as the data wiring 13, it is 0.425 μm, and the cross electrode 18 is formed of the same metal film as the gate wiring 11 and the same metal as the data wiring 13. When it is formed by a laminated film with a film, the thickness is 0.655 μm.

【0051】そのため、前記クロス材25に混入する導
電性粒子26の径を大きくすることができ、前記導電性
粒子の選定が容易になり一対の基板1,2を前記クロス
接続部付近において外側に反り変形させること無く、つ
まり前記クロス接続部付近の画素部の基板間ギャップと
他の領域の画素部の基板間ギャップに差を生じさせるこ
と無く、均一な狭ギャップの液晶表示素子を形成するこ
とができる。
Therefore, the diameter of the conductive particles 26 mixed into the cloth material 25 can be increased, and the selection of the conductive particles is facilitated, and the pair of substrates 1 and 2 are moved outward in the vicinity of the cross connection portion. Forming a liquid crystal display element with a uniform narrow gap without warping, that is, without causing a difference between the inter-substrate gap in the pixel portion near the cross connection portion and the inter-substrate gap in the pixel portion in another region. Can be.

【0052】しかも、この実施例では、前側基板1の内
面に設けられた遮光膜24を、対向電極23のクロス電
極接続部20aを避けて形成しているため、前記遮光膜
24が対向電極23のクロス電極接続部20aにわたっ
て形成されている場合に比べて、画素部の基板間ギャッ
プを、前記遮光膜24の膜厚(0.17μm)分だけさ
らに小さくすることができる。
Further, in this embodiment, the light shielding film 24 provided on the inner surface of the front substrate 1 is formed so as to avoid the cross electrode connecting portion 20a of the counter electrode 23. The gap between the substrates in the pixel portion can be further reduced by the thickness (0.17 μm) of the light-shielding film 24 as compared with the case where it is formed over the cross electrode connecting portion 20a.

【0053】したがって、この液晶表示素子は、フィー
ルドシーケンシャル液晶表示装置に用いられるカラーフ
ィルタを備えないアクティブマトリックス液晶表示素子
であるが、表示むらを発生させること無く画素部の液晶
層厚d(図2参照)を小さくすることができる。
Therefore, this liquid crystal display device is an active matrix liquid crystal display device without a color filter used in a field sequential liquid crystal display device, but without causing display unevenness, the liquid crystal layer thickness d of the pixel portion (FIG. 2). Ref.) Can be reduced.

【0054】この液晶表示素子の画素部の基板ギャップ
は、例えば1.65μmの径(直径)の導電性粒子26
を混入させたクロス材25により前記クロス電極18と
対向電極23のクロス電極接続部20aとを接続するこ
とにより、1.5μmにすることができる。
The substrate gap in the pixel portion of this liquid crystal display element is, for example, a conductive particle 26 having a diameter (diameter) of 1.65 μm.
By connecting the cross electrode 18 and the cross electrode connecting portion 20a of the counter electrode 23 with the cross material 25 mixed with, the thickness can be reduced to 1.5 μm.

【0055】すなわち、上述したように、ゲート配線1
1と同じ金属膜により形成されたクロス電極18の膜厚
は0.23μm、対向電極23の膜厚は0.14μmで
あるため、前記クロス材25中の導電性粒子の径が1.
65μmであるときの一対の基板1,2の基板面間の間
隔d(図5参照)は2.02μmである。
That is, as described above, the gate wiring 1
Since the thickness of the cross electrode 18 and the thickness of the opposing electrode 23 formed of the same metal film as in FIG. 1 are 0.23 μm and 0.14 μm, respectively, the diameter of the conductive particles in the cloth material 25 is 1.
The distance d 0 between the substrate surfaces of the pair of substrates 1 and 2 at 65 μm (see FIG. 5) is 2.02 μm.

【0056】一方、画素部の基板間ギャップ、つまり一
対の基板1,2の最も内面に設けられた配向膜25,1
6の表面間の間隔は、前記一対の基板1,2の基板面間
の間隔よりもゲート絶縁膜6と画素電極3と対向電極2
3と配向膜15,22の膜厚分だけ小さい。
On the other hand, the gap between the substrates in the pixel portion, that is, the alignment films 25 and 1 provided on the innermost surfaces of the pair of substrates 1 and 2.
The distance between the surfaces of the gate insulating film 6, the pixel electrode 3, and the counter electrode 2 is larger than the distance between the substrate surfaces of the pair of substrates 1 and 2.
3 and the film thickness of the alignment films 15 and 22.

【0057】そして、上述したように、前記ゲート絶縁
膜6の膜厚は0.25μm、画素電極3の膜厚は0.0
5μm、対向電極23の膜厚は0.14μm、配向膜1
5,22の膜厚はそれぞれ0.04μmであるため、前
記一対の基板1,2の基板面間の間隔dが2.02μ
mであれば、前記画素部の基板間ギャップ、つまり画素
部の液晶層厚dは、1.5μmになる。
As described above, the thickness of the gate insulating film 6 is 0.25 μm, and the thickness of the pixel electrode 3 is 0.05 μm.
5 μm, the thickness of the counter electrode 23 is 0.14 μm,
Since the film thickness of each of the substrates 5 and 22 is 0.04 μm, the distance d 0 between the substrate surfaces of the pair of substrates 1 and 2 is 2.02 μm.
If m, the gap between the substrates in the pixel portion, that is, the liquid crystal layer thickness d in the pixel portion is 1.5 μm.

【0058】なお、現在入手可能な導電性粒子28の径
(直径)の最小値は1.5μmであり、この1.5μm
の径の導電性粒子26を混入させたクロス材25により
前記クロス電極18と対向電極23のクロス電極接続部
20aとを接続することにより、一対の基板1,2の基
板面間の間隔dを1.87μmとし、前記画素部の基
板ギャップを1.35μmまで小さくすることができ
る。
The minimum value of the diameter (diameter) of the conductive particles 28 currently available is 1.5 μm.
By the diameter of the conductive particles 26 cloth material 25 that is mixed for connecting the cross electrode connecting portion 20a of the cross electrode 18 and the counter electrode 23, the distance d 0 between the substrate surfaces of the pair of substrates 1 and 2 Is set to 1.87 μm, and the substrate gap of the pixel portion can be reduced to 1.35 μm.

【0059】しかも、上記実施例の液晶表示素子は、前
記クロス電極18はゲート配線11と同じ金属膜からな
る単層膜であるが、このクロス電極18が接続された対
向電極端子17は、図6に示したように、前記ゲート配
線11と同じ金属膜からなる下層膜17aの上にデータ
配線13と同じ金属膜からなる上層膜17bが形成され
た積層膜からなっているため、図示しない表示駆動回路
と前記対向電極端子17との接続抵抗を小さくし、前記
対向電極端子17とクロス電極18とクロス材27中の
導電性粒子28とを介して接続される前記表示駆動回路
と対向電極端子17との間の抵抗値を充分小さく抑える
ことができる。
Further, in the liquid crystal display element of the above embodiment, the cross electrode 18 is a single-layer film made of the same metal film as the gate wiring 11, but the counter electrode terminal 17 to which the cross electrode 18 is connected is shown in FIG. As shown in FIG. 6, since the upper layer film 17b made of the same metal film as the data wiring 13 is formed on the lower layer film 17a made of the same metal film as the gate wiring 11, the display film is not shown. The connection resistance between the drive circuit and the counter electrode terminal 17 is reduced, and the display drive circuit and the counter electrode terminal are connected via the counter electrode terminal 17, the cross electrode 18, and the conductive particles 28 in the cross material 27. 17 can be sufficiently reduced.

【0060】なお、上記実施例の液晶表示素子は、液晶
層29の液晶分子を一方向にホモジニアス配向させたホ
モジニアス配向型のものであるが、この発明は、液晶分
子をツイスト配向させたTN(ツイステッドネマティッ
ク)型のアクティブマトリックス液晶表示素子や、強誘
電性液晶または反強誘電性液晶を用いたアクティブマト
リックス液晶表示素子等にも適用することができ、さら
に、フィールドシーケンシャル液晶表示装置に用いられ
るものに限らず、白黒画像を表示するアクティブマトリ
ックス液晶表示素子にも適用することができる。
The liquid crystal display device of the above embodiment is of the homogeneous alignment type in which the liquid crystal molecules of the liquid crystal layer 29 are homogeneously aligned in one direction. In the present invention, the TN (twisted liquid crystal molecules are twisted) is used. It can be applied to a twisted nematic) type active matrix liquid crystal display device, an active matrix liquid crystal display device using a ferroelectric liquid crystal or an antiferroelectric liquid crystal, and further used for a field sequential liquid crystal display device. The present invention is not limited to this, and can be applied to an active matrix liquid crystal display element that displays a black and white image.

【0061】[0061]

【発明の効果】この発明の液晶表示素子は、クロス電極
をゲート配線と同じ金属膜により形成しているため、前
記クロス電極の膜厚が薄くなり、画素部の基板間ギャッ
プよりも前記クロス電極と対向電極のクロス電極接続部
との間のギャップが大きくなるから、直径の比較的大き
い導電性粒子を混入されたクロス材を用いることがで
き、クロス接続部付近の画素部の基板間ギャップと他の
領域の画素部の基板間ギャップとを、液晶表示素子の全
体にわたって均一に小さくすることができる。そのた
め、カラーフィルタを備えないアクティブマトリックス
型のものであっても、表示むらを発生させること無く画
素部の液晶層厚を小さくして応答速度を速くすることが
できる。
According to the liquid crystal display element of the present invention, since the cross electrode is formed of the same metal film as the gate wiring, the thickness of the cross electrode is reduced, and the cross electrode is thinner than the gap between the substrates in the pixel portion. The gap between the cross-electrode connecting part of the counter electrode and the cross-electrode becomes large, so that a cloth material mixed with conductive particles having a relatively large diameter can be used. The gap between the substrates in the pixel portion in the other region can be reduced uniformly over the entire liquid crystal display element. Therefore, even in the case of an active matrix type having no color filter, the response speed can be increased by reducing the thickness of the liquid crystal layer in the pixel portion without causing display unevenness.

【0062】この液晶表示素子において、前記クロス電
極が接続された対向電極端子は、それぞれ、前記ゲート
配線と同じ金属膜の上に前記データ配線と同じ金属膜が
形成された積層膜からなっているのが好ましく、このよ
うにすることにより、表示駆動回路と前記対向電極端子
との接続抵抗を小さくし、前記対向電極端子とクロス電
極とクロス材中の導電性粒子とを介して接続される前記
表示駆動回路と対向電極端子との間の抵抗値を充分小さ
く抑えることができる。
In this liquid crystal display element, the counter electrode terminals to which the cross electrodes are connected are each formed of a laminated film in which the same metal film as the data wiring is formed on the same metal film as the gate wiring. It is preferable that by doing so, the connection resistance between the display drive circuit and the counter electrode terminal is reduced, and the counter electrode terminal, the cross electrode, and the conductive particles in the cross material are connected via the conductive particles. The resistance value between the display drive circuit and the counter electrode terminal can be sufficiently reduced.

【0063】また、この液晶表示素子において、前記対
向電極が設けられた他方の基板の内面に、複数の画素電
極と前記対向電極とが互いに対向する複数の画素部の間
の領域に対応する遮光膜が設けられている場合、前記遮
光膜は、前記対向電極のクロス電極接続部を避けて形成
するのが望ましく、このようにすることにより、前記ク
ロス接続部付近の画素部の基板間ギャップと他の領域の
画素部の基板間ギャップに差を生じさせること無く得る
ことができる画素部の基板間ギャップを、前記遮光膜の
膜厚分だけさらに小さくすることができる。
In this liquid crystal display device, a light-shielding portion corresponding to a region between a plurality of pixel portions where a plurality of pixel electrodes and the counter electrode face each other is formed on the inner surface of the other substrate provided with the counter electrode. When a film is provided, it is preferable that the light-shielding film is formed so as to avoid the cross-electrode connection portion of the counter electrode. In this way, the gap between the substrate and the pixel portion near the cross-connection portion is reduced. The inter-substrate gap of the pixel portion, which can be obtained without causing a difference in the inter-substrate gap of the pixel portion in another region, can be further reduced by the thickness of the light shielding film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例を示す液晶表示素子の一部
分の平面図。
FIG. 1 is a plan view of a part of a liquid crystal display device according to an embodiment of the present invention.

【図2】前記液晶表示素子の1つの画素部の拡大断面
図。
FIG. 2 is an enlarged sectional view of one pixel portion of the liquid crystal display element.

【図3】図1のIII−III線に沿う拡大断面図。FIG. 3 is an enlarged sectional view taken along the line III-III in FIG. 1;

【図4】図1のIV−IV線に沿う拡大断面図。FIG. 4 is an enlarged sectional view taken along the line IV-IV in FIG. 1;

【図5】図1のV−V線に沿う拡大断面図。FIG. 5 is an enlarged sectional view taken along line VV of FIG. 1;

【図6】前記液晶表示素子の一方の基板に設けられた対
向電極端子の拡大断面図。
FIG. 6 is an enlarged sectional view of a counter electrode terminal provided on one substrate of the liquid crystal display element.

【符号の説明】[Explanation of symbols]

1,2…基板 3…画素電極 4…TFT 11…ゲート配線 12…ゲート配線端子 13…データ配線 14…データ配線配線端子 17…対向電極端子 17a…ゲート配線と同じ金属膜からなる下層膜 17b…データ配線と同じ金属膜からなる上層膜 18…クロス電極 23…対向電極 23a…クロス電極接続部 24…遮光膜 26…シール材 27…クロス材 28…導電性粒子 29…液晶層 d…液晶層厚 1, 2, substrate 3, pixel electrode 4, TFT 11, gate wiring 12, gate wiring terminal 13, data wiring 14, data wiring wiring terminal 17, counter electrode terminal 17a, lower film 17b made of the same metal film as gate wiring 17b Upper layer film made of the same metal film as data wiring 18 Cross electrode 23 Counter electrode 23 a Cross electrode connection part 24 Light-shielding film 26 Seal material 27 Cross material 28 Conductive particles 29 Liquid crystal layer d Liquid crystal layer thickness

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】枠状のシール材を介して接合された一対の
基板間の前記シール材により囲まれた領域に液晶層が設
けられるとともに、前記一対の基板のうち、一方の基板
の内面に、前記シール材により囲まれた領域に対応させ
てマトリックス状に配列された複数の画素電極と、前記
複数の画素電極にそれぞれ接続された複数の薄膜トラン
ジスタと、前記複数の薄膜トランジスタにゲート信号を
供給する複数のゲート配線と、前記複数の薄膜トランジ
スタにデータ信号を供給する複数のデータ配線と、基板
縁部に形成された複数のゲート配線端子およびデータ配
線端子と、前記基板縁部に形成された対向電極端子と、
前記ゲート配線と同じ金属膜からなり、前記シール材に
対応するシール部の外側の領域に形成されるとともに前
記対向電極端子と接続されたクロス電極とが設けられ、
他方の基板の内面に、前記シール材の外側に突出するク
ロス電極接続部を有する対向電極が設けられ、前記クロ
ス電極と前記対向電極のクロス電極接続部とが、導電性
粒子が混入されたクロス材により接続されていることを
特徴とする液晶表示素子。
1. A liquid crystal layer is provided in a region surrounded by the sealant between a pair of substrates joined via a frame-like sealant, and a liquid crystal layer is provided on an inner surface of one of the pair of substrates. Supplying a plurality of pixel electrodes arranged in a matrix corresponding to a region surrounded by the sealing material, a plurality of thin film transistors respectively connected to the plurality of pixel electrodes, and supplying a gate signal to the plurality of thin film transistors A plurality of gate wirings, a plurality of data wirings for supplying data signals to the plurality of thin film transistors, a plurality of gate wiring terminals and data wiring terminals formed on an edge of the substrate, and a counter electrode formed on the edge of the substrate Terminals and
A cross electrode formed of the same metal film as the gate wiring and formed in a region outside a seal portion corresponding to the seal material and connected to the counter electrode terminal;
On the inner surface of the other substrate, a counter electrode having a cross electrode connecting portion protruding outside the sealing material is provided, and the cross electrode and the cross electrode connecting portion of the counter electrode are crossed with conductive particles mixed therein. A liquid crystal display element characterized by being connected by a material.
【請求項2】クロス電極が接続された対向電極端子は、
ゲート配線と同じ金属膜からなる下層膜の上にデータ配
線と同じ金属膜からなる上層膜が形成された積層膜から
なっていることを特徴とする請求項1に記載の液晶表示
素子。
2. The counter electrode terminal to which the cross electrode is connected,
2. The liquid crystal display element according to claim 1, wherein the liquid crystal display element comprises a laminated film in which an upper layer film made of the same metal film as the data wiring is formed on a lower layer film made of the same metal film as the gate wiring.
【請求項3】対向電極が設けられた他方の基板の内面
に、複数の画素電極と前記対向電極とが互いに対向する
複数の画素部の間の領域に対応する遮光膜が設けられる
とともに、前記遮光膜が、前記対向電極のクロス電極接
続部を避けて形成されていることを特徴とする請求項1
または2に記載の液晶表示素子。
3. A light-shielding film corresponding to a region between a plurality of pixel electrodes in which a plurality of pixel electrodes and the counter electrode face each other is provided on an inner surface of the other substrate provided with the counter electrode. 2. The light-shielding film is formed so as to avoid a cross electrode connecting portion of the counter electrode.
Or the liquid crystal display element according to 2.
JP2001082633A 2001-03-22 2001-03-22 Liquid crystal display element Pending JP2002277892A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001082633A JP2002277892A (en) 2001-03-22 2001-03-22 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001082633A JP2002277892A (en) 2001-03-22 2001-03-22 Liquid crystal display element

Publications (1)

Publication Number Publication Date
JP2002277892A true JP2002277892A (en) 2002-09-25

Family

ID=18938552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001082633A Pending JP2002277892A (en) 2001-03-22 2001-03-22 Liquid crystal display element

Country Status (1)

Country Link
JP (1) JP2002277892A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098304A (en) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098304A (en) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd Display device
US9478597B2 (en) 2008-09-19 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11139359B2 (en) 2008-09-19 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP3697173B2 (en) Liquid crystal device and electronic device
US7460202B2 (en) Liquid crystal device and electronic apparatus
JP4235576B2 (en) Color filter substrate and display device using the same
JP2003043497A (en) Liquid crystal display device
JP2003107490A (en) Liquid crystal display element
JP5736895B2 (en) Horizontal electric field type liquid crystal display device
JP4165172B2 (en) Electro-optical device and electronic apparatus
JP4092894B2 (en) Liquid crystal cell and assembly thereof
JP3399882B2 (en) Liquid crystal display
JP3265687B2 (en) Liquid crystal display
JP2000338514A (en) Liquid crystal display device
JP4122876B2 (en) Liquid crystal display
JP2858499B2 (en) Driving method of liquid crystal element
JPH0451121A (en) Active matrix liquid crystal display device
JP4135344B2 (en) Liquid crystal display element
JP2002277892A (en) Liquid crystal display element
JP4096520B2 (en) Liquid crystal display element
JP4045950B2 (en) Liquid crystal element
JP2007057752A (en) Liquid crystal device
JP4292829B2 (en) Liquid crystal display element
JP2002350869A (en) Liquid crystal display element
JP2002328373A (en) Liquid crystal cell and liquid crystal cell aggregate
JP4774727B2 (en) Liquid crystal display element
JP2004093844A (en) Liquid crystal device, manufacturing method of liquid crystal device and electronic device
JP2000231345A (en) Plane display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060725