JP2002246576A - Image sensor and manufacturing method thereof - Google Patents

Image sensor and manufacturing method thereof

Info

Publication number
JP2002246576A
JP2002246576A JP2001042181A JP2001042181A JP2002246576A JP 2002246576 A JP2002246576 A JP 2002246576A JP 2001042181 A JP2001042181 A JP 2001042181A JP 2001042181 A JP2001042181 A JP 2001042181A JP 2002246576 A JP2002246576 A JP 2002246576A
Authority
JP
Japan
Prior art keywords
film
wiring
image sensor
pattern
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001042181A
Other languages
Japanese (ja)
Inventor
Mutsumi Kubota
睦 窪田
Masatoshi Kimura
雅俊 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP2001042181A priority Critical patent/JP2002246576A/en
Publication of JP2002246576A publication Critical patent/JP2002246576A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve a problem that an edge vicinity of a passivation film formed above a photodiode region is not flat, so a vertical component of light hitting the part is refracted and a light to the photodiode region attenuates. SOLUTION: An image sensor comprises a photodiode region where an incident light is photoelectric-converted on the surface of a semiconductor substrate into a signal charge and then accumulated, a gate which comprises an opening pattern to form the photodiode region and transfers the signal charge outward, a lower layer wiring formed on the gate using a wiring pattern matching the opening pattern through an insulating film a top wiring which is formed over it based on a light shielding pattern that matches the opening pattern of the gate through an interlayer insulating film while an opening region is enlarged by a prescribed shift width, and a passivation film so formed as to cover it.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はイメージセンサお
よびその製造方法に関するものであり、フォトダイオー
ド領域の集光性の改良に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to an image sensor and a method of manufacturing the same, and more particularly to an improvement in the light condensing property of a photodiode region.

【0002】[0002]

【従来の技術】図6は例えば特開昭61−284955
号公報に開示されている従来の代表的なイメージセンサ
を示す概略構造断面図であり、図において、11はP形
の半導体基板、12はN形の活性領域でフォトダイオー
ド領域を成し、13はポリシリコンや高融点金属のシリ
サイドからなるゲート、21,22はアルミニウムその
他の合金からなる下層配線であり、それぞれ第1配線と
その上方に配置される第2配線、23は同様にアルミニ
ウムその他の合金からなるトップ配線であり遮光膜とし
て働くものである。また、14は通常の減圧CVD法に
よりBPSG、DPSG等を堆積し形成される絶縁膜、
15,16は層間絶縁膜であり、それぞれプラズマCV
D法やSOG、TEOS等の平坦化膜が所定の順番で積
層して作られる第1および第2絶縁膜、17は窒化膜や
酸化膜によるパッシベーション膜である。なお、図中、
X−X’間はフォトダイオード領域12の受光部を示す
もので通常矩形状パターンを成し、入射光を光電変換し
て信号電荷を蓄積するもので、また、円Aはパッシベー
ション膜17のオーバハングを示す。
2. Description of the Related Art FIG.
FIG. 1 is a schematic cross-sectional view showing a conventional typical image sensor disclosed in Japanese Patent Application Laid-Open Publication No. HEI 10-125, in which 11 is a P-type semiconductor substrate, 12 is an N-type active region, forming a photodiode region, Is a gate made of polysilicon or a silicide of a high melting point metal, 21 and 22 are lower wirings made of aluminum or other alloy, respectively, a first wiring and a second wiring arranged above the first wiring, and 23 is a wiring made of aluminum or other metal. It is a top wiring made of an alloy and works as a light shielding film. Reference numeral 14 denotes an insulating film formed by depositing BPSG, DPSG, or the like by a normal low-pressure CVD method,
Reference numerals 15 and 16 denote interlayer insulating films, each of which is a plasma CV.
First and second insulating films 17 formed by laminating planarizing films such as D method, SOG, and TEOS in a predetermined order, and 17 is a passivation film made of a nitride film or an oxide film. In the figure,
A section between XX ′ indicates a light receiving portion of the photodiode region 12 and usually forms a rectangular pattern, photoelectrically converts incident light to accumulate signal charges, and a circle A indicates an overhang of the passivation film 17. Is shown.

【0003】次に、従来のイメージセンサの製造方法に
ついて簡単に説明する。図6のフォトダイオード領域1
2の受光部は、隣接するゲート13同士の間にボロンや
砒素といったN形不純物をイオン注入し熱処理を経て形
成される。そして、メタライゼーション、リソグラフィ
技術およびSOG膜を適用した平坦化プロセスを経て、
少なくともゲート13とトップ配線23のフォトダイオ
ード領域12側の側面が垂直に整合するようにパターン
が位置合わせされ、積層される。そして、トップ配線2
3と第2絶縁膜の上にパッシベーション膜17がプラズ
マCVD法により堆積して形成される。なお、トップ配
線23の肩部(図中の円A)ではこのパッシベーション
膜17がオーバハングしていることを示している。
Next, a method of manufacturing a conventional image sensor will be briefly described. Photodiode region 1 in FIG.
The second light receiving portion is formed by ion-implanting N-type impurities such as boron and arsenic between adjacent gates 13 and performing heat treatment. Then, through a metallization, a lithography technology, and a planarization process using an SOG film,
The patterns are aligned and laminated so that at least the gate 13 and the side surface of the top wiring 23 on the photodiode region 12 side are vertically aligned. And the top wiring 2
A passivation film 17 is formed on the third and second insulating films by deposition using a plasma CVD method. Note that the passivation film 17 is overhanged at the shoulder of the top wiring 23 (circle A in the figure).

【0004】次に動作について説明する。パッシベーシ
ョン膜17を介して遮光膜であるトップ配線23により
絞られた入射光が、第2絶縁膜16および第1絶縁膜1
5、絶縁膜14を通過して受光部であるフォトダイオー
ド領域12に到達し、到達した光がフォトダイオード領
域12にて光電変換された後、信号電荷として蓄積さ
れ、これを所定のクロック周期でゲート13を介し、出
力部を経て、例えばビデオ信号として外部素子に取り出
されていく。
Next, the operation will be described. The incident light narrowed by the top wiring 23 as a light shielding film via the passivation film 17 is transmitted to the second insulating film 16 and the first insulating film 1.
5. After passing through the insulating film 14, the light reaches the photodiode region 12, which is a light receiving portion. After the light reaches the photodiode region 12, the light is photoelectrically converted and accumulated as signal charges. Through the gate 13, the signal is output to an external device as a video signal via an output unit.

【0005】[0005]

【発明が解決しようとする課題】従来のイメージセンサ
およびその製造方法は以上のように構成されているの
で、フォトダイオード領域12の上方に成膜されるパッ
シベーション膜17のエッジ付近は平坦ではなく、オー
バハング(円A)によりその部分に当たる光の垂直成分
は屈折し、そのため、フォトダイオード領域12上に届
く光が減衰してしまうといった課題があった。
Since the conventional image sensor and its manufacturing method are configured as described above, the vicinity of the edge of the passivation film 17 formed above the photodiode region 12 is not flat. Due to the overhang (circle A), the vertical component of the light hitting that portion is refracted, and therefore, there is a problem that the light reaching the photodiode region 12 is attenuated.

【0006】この発明は上記のような課題を解決するた
めになされたもので、フォトダイオード領域上のパッシ
ベーション膜のオーバハング部分を無くすことにより、
光の減衰領域を無くし、感度が向上したイメージセンサ
およびその製造方法を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and eliminates an overhang portion of a passivation film on a photodiode region.
It is an object of the present invention to obtain an image sensor with improved sensitivity by eliminating a light attenuation region and a method for manufacturing the same.

【0007】[0007]

【課題を解決するための手段】この発明に係るイメージ
センサは、半導体基板の表面に形成され、入射光を光電
変換し信号電荷として蓄積するフォトダイオード領域
と、このフォトダイオード領域を画定する開口パターン
を有し、信号電荷を外部に転送するゲートと、このゲー
ト上に絶縁膜を介し開口パターンに整合した配線パター
ンで形成される下層配線と、この上に層間絶縁膜を介し
てゲートの開口パターンに整合しこれよりも所定のシフ
ト幅だけ開口領域が拡大した遮光パターンに基づき形成
されるトップ配線と、この上を被覆するように形成され
るパッシベーション膜とを備えたものである。
According to the present invention, there is provided an image sensor formed on a surface of a semiconductor substrate and photoelectrically converting incident light to accumulate as signal charges, and an opening pattern defining the photodiode region. A gate for transferring signal charges to the outside, a lower wiring formed on the gate with a wiring pattern matching the opening pattern via an insulating film, and a gate opening pattern on the gate via an interlayer insulating film And a top wiring formed on the basis of a light-shielding pattern in which an opening area is enlarged by a predetermined shift width and a passivation film formed so as to cover the top wiring.

【0008】この発明に係るイメージセンサは、トップ
配線の遮光パターンは少なくともパッシベーション膜の
膜厚分だけ開口パターンよりも拡大したシフト幅を有す
るものである。
In the image sensor according to the present invention, the light-shielding pattern of the top wiring has a shift width larger than that of the opening pattern by at least the thickness of the passivation film.

【0009】この発明に係るイメージセンサは、下層配
線が多層配線構造を有するものである。
In the image sensor according to the present invention, the lower wiring has a multilayer wiring structure.

【0010】この発明に係るイメージセンサは、パッシ
ベーション膜が平坦化膜を含む多層膜により形成される
ものである。
In the image sensor according to the present invention, the passivation film is formed by a multilayer film including a planarization film.

【0011】この発明に係るイメージセンサは、平坦化
膜がSOG膜およびTEOS膜より構成されるものであ
る。
In the image sensor according to the present invention, the flattening film is composed of an SOG film and a TEOS film.

【0012】この発明に係るイメージセンサは、トップ
配線の側面には絶縁性のサイドウォールが形成されて成
るものである。
In the image sensor according to the present invention, an insulating sidewall is formed on a side surface of the top wiring.

【0013】この発明に係るイメージセンサは、トップ
配線が垂直方向に対して所定のテーパ角を有し順テーパ
を形成して成るものである。
In the image sensor according to the present invention, the top wiring has a predetermined taper angle with respect to a vertical direction and forms a forward taper.

【0014】この発明に係るイメージセンサの製造方法
は、半導体基板に光電変換を行うフォトダイオード領域
と、この領域を画定する開口パターンを有し、フォトダ
イオード領域において生成された信号電荷を外部に伝送
するためのゲートとを形成する第1の工程と、この上に
絶縁膜を全面に形成した後、下層配線を開口パターンに
整合した配線パターンで形成する第2の工程と、この上
に層間絶縁膜を全面に形成した後、トップ配線をゲート
の開口パターンに対して整合しこれよりも所定のシフト
幅だけ開口領域が拡大した遮光パターンに基づき形成す
る第3の工程と、この上を被覆するようにパッシベーシ
ョン膜を形成する第4の工程とを備えたものである。
According to a method of manufacturing an image sensor according to the present invention, a semiconductor substrate has a photodiode region for performing photoelectric conversion, and an opening pattern defining the region, and transmits a signal charge generated in the photodiode region to the outside. A second step of forming an insulating film on the entire surface, forming a lower layer wiring with a wiring pattern matching the opening pattern, and forming an interlayer insulating layer thereon. After the film is formed on the entire surface, a third step of aligning the top wiring with the opening pattern of the gate and forming the top wiring based on the light-shielding pattern in which the opening area is enlarged by a predetermined shift width, and covering the third step. And a fourth step of forming a passivation film as described above.

【0015】この発明に係るイメージセンサの製造方法
は、トップ配線のパターンが少なくともパッシベーショ
ン膜の膜厚分だけ開口パターンよりも拡大したシフト幅
を有して形成されるものである。
In the method of manufacturing an image sensor according to the present invention, the pattern of the top wiring is formed so as to have a shift width larger than the opening pattern by at least the thickness of the passivation film.

【0016】この発明に係るイメージセンサの製造方法
は、第2の工程において、層間絶縁膜には第1および第
2絶縁膜が含まれ、下層配線は上記第1絶縁膜上に形成
される第1配線と、第2絶縁膜上に形成される第2配線
とを形成する工程を含むものである。
In the method of manufacturing an image sensor according to the present invention, in the second step, the interlayer insulating film includes the first and second insulating films, and the lower wiring is formed on the first insulating film. The method includes a step of forming one wiring and a second wiring formed on the second insulating film.

【0017】この発明に係るイメージセンサの製造方法
は、第4の工程において、パッシベーション膜が平坦化
膜を含む多層膜により形成するものである。
In the method of manufacturing an image sensor according to the present invention, in the fourth step, the passivation film is formed by a multilayer film including a flattening film.

【0018】この発明に係るイメージセンサの製造方法
は、平坦化膜がSOG膜およびTEOS膜より構成され
るものである。
In the method of manufacturing an image sensor according to the present invention, the flattening film is composed of an SOG film and a TEOS film.

【0019】この発明に係るイメージセンサの製造方法
は、第4の工程において、絶縁性のサイドウォール膜を
形成した後、全面エッチングを行いトップ配線の側面に
サイドウォールを形成する工程をさらに備えたものであ
る。
The method of manufacturing an image sensor according to the present invention further comprises, in the fourth step, after forming an insulating sidewall film, etching the entire surface to form a sidewall on the side surface of the top wiring. Things.

【0020】この発明に係るイメージセンサの製造方法
は、第3の工程において、トップ配線の側面に所定の順
テーパ角をつけて形成する工程をさらに備えたものであ
る。
The method of manufacturing an image sensor according to the present invention further comprises, in the third step, a step of forming a side surface of the top wiring with a predetermined forward taper angle.

【0021】[0021]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1によるイ
メージセンサを示す概略断面構造図、図2はこのイメー
ジセンサの工程断面図であり、一例として三層構造のデ
バイスを示すものである。図において、11はP形の半
導体基板、12はボロンや砒素等のN型不純物をイオン
注入することにより得られるNウエルの活性領域であり
フォトダイオード領域を成すものである。13はポリシ
リコンや高融点金属のシリサイドにより、例えば、上面
から見た場合、矩形状の開口パターンで作成しフォトダ
イオード領域12を画定するゲート、21,22はアル
ミニウムその他の合金からなる下層配線であり、それぞ
れ第1配線とその上方に配線パターンで形成される第2
配線である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a schematic cross-sectional structure diagram showing an image sensor according to Embodiment 1 of the present invention, and FIG. 2 is a process cross-sectional view of this image sensor, showing a device having a three-layer structure as an example. In the figure, reference numeral 11 denotes a P-type semiconductor substrate, and reference numeral 12 denotes an N-well active region obtained by ion-implanting N-type impurities such as boron and arsenic, which constitutes a photodiode region. Reference numeral 13 denotes a gate formed of polysilicon or a refractory metal silicide, for example, when viewed from the top, in a rectangular opening pattern to define the photodiode region 12, and 21 and 22 denote lower wirings made of aluminum or another alloy. A first wiring and a second wiring formed above the first wiring by a wiring pattern.
Wiring.

【0022】また、23は同様にアルミニウムその他の
合金からなり、フォトダイオード領域12に到達する入
射光を絞り制限するため、所定の幅だけ開口領域が拡大
した遮光パターンで形成されるトップ配線であり、遮光
膜として作用するものである。なお、図中、下層配線す
なわち第1および第2配線21,22の配線パターンは
ゲート13の開口パターンと垂直方向に整合するように
描かれているが、必ずしもその必要はなく、当該開口パ
ターンよりも外方向に拡大してよい。
Reference numeral 23 designates a top wiring similarly formed of aluminum or another alloy, and formed by a light-shielding pattern having an opening area enlarged by a predetermined width in order to restrict the incident light reaching the photodiode area 12. Function as a light-shielding film. In the drawing, the wiring patterns of the lower layer wirings, that is, the wiring patterns of the first and second wirings 21 and 22 are drawn so as to be aligned with the opening pattern of the gate 13 in the vertical direction. May also expand outwardly.

【0023】また、14は通常の減圧CVD法によりB
PSG、DPSG等を堆積し形成される絶縁膜、15,
16は層間絶縁膜であり、それぞれプラズマCVD法や
SOG、TEOS等の平坦化膜が所定の順番で積層して
作られる第1および第2絶縁膜、17は窒化膜や酸化膜
によるパッシベーション膜、51はレジスタマスク、X
およびX’線はフォトダイオード領域12を画定するゲ
ート13の側面に沿った垂直方向の引き出し線、T1は
パッシベーション膜17の膜厚、T2はトップ配線23
のXおよびX’線から外方向へのパターンシフト幅であ
る。なお、第1〜第3配線はアルミニウム単独、あるい
は、アルミと銅、チタン等の混合物から構成されてもよ
い。
Reference numeral 14 denotes B by a normal low pressure CVD method.
An insulating film formed by depositing PSG, DPSG, etc., 15,
Reference numeral 16 denotes an interlayer insulating film, a first and a second insulating film formed by laminating planarizing films such as a plasma CVD method, SOG, and TEOS in a predetermined order, a passivation film 17 including a nitride film or an oxide film, 51 is a register mask, X
And X ′ line are vertical lead lines along the side surface of the gate 13 defining the photodiode region 12, T1 is the thickness of the passivation film 17, and T2 is the top wiring 23.
Is the pattern shift width from the X and X 'lines outward. The first to third wirings may be made of aluminum alone or a mixture of aluminum and copper, titanium or the like.

【0024】次に、上記実施の形態1によるイメージセ
ンサの製造方法について、図2(a)〜(d)の工程断
面図を用いて説明する。まず、P型の半導体基板11上
にリソグラフィを介して所定の開口パターンを有するゲ
ート13を形成し(ST1)、次に、レジストマスク5
1を介してボロン、砒素をイオン注入することにより隣
接するゲート13間に活性領域を作出しフォトダイオー
ド12を形成する(ST2)。この上に通常の減圧CV
D法により絶縁膜14を堆積ないし形成した後、開口パ
ターンに整合した所定の配線パターンを有する第1配線
21をメタライゼーション、リソグラフィを経て形成・
配置する。
Next, a method of manufacturing the image sensor according to the first embodiment will be described with reference to the process sectional views of FIGS. First, a gate 13 having a predetermined opening pattern is formed on a P-type semiconductor substrate 11 through lithography (ST1).
An active region is created between the adjacent gates 13 by implanting boron and arsenic ions through 1 to form a photodiode 12 (ST2). On top of this, the normal decompression CV
After the insulating film 14 is deposited or formed by the method D, a first wiring 21 having a predetermined wiring pattern matched with the opening pattern is formed through metallization and lithography.
Deploy.

【0025】さらに、プラズマCVD法によるTEOS
とSOGといった平坦化膜を併用することにより第1絶
縁膜15を形成し、この上に同様にメタライゼーショ
ン、リソグラフィを経て所定の他の配線パターンを有す
る第2配線22を配置し、上述のような平坦化膜を含ん
だ第2絶縁膜16をプラズマCVD法を利用して形成す
る(ST3)。
Further, TEOS by plasma CVD is used.
A first insulating film 15 is formed by using a flattening film such as SOG and SOG, and a second wiring 22 having a predetermined other wiring pattern is similarly disposed thereon through metallization and lithography, as described above. A second insulating film 16 including a flattening film is formed using a plasma CVD method (ST3).

【0026】この上に、トップ配線23をフォトダイオ
ード領域を区切っているゲートの開口パターンや下層配
線の第1および第2配線21,22のエッジに整合さ
せ、所定のシフト幅だけ開口パターンよりも広がる方向
で遮光パターンを持ったトップ配線が形成される。この
シフト幅はデバイス設計に合わせて諸々の条件で可能だ
が、少なくともこの上に被覆されるべきパッシベーショ
ン膜17の膜厚(T1)分だけ外側にシフトさせたパタ
ーンにより形成する。なお、図2(d)では、垂直な
X、X’線よりそれぞれT2(>T1)分外側にシフト
したものが示されている。
On top of this, the top wiring 23 is aligned with the opening pattern of the gate separating the photodiode region and the edges of the first and second wirings 21 and 22 of the lower wiring, and is shifted from the opening pattern by a predetermined shift width. A top wiring having a light shielding pattern is formed in the spreading direction. This shift width is possible under various conditions according to the device design, but is formed by a pattern shifted outward by at least the thickness (T1) of the passivation film 17 to be coated thereon. Note that FIG. 2D shows a line shifted from the vertical X and X 'lines by T2 (> T1).

【0027】最後に、パッシベーション膜17を上述の
膜厚(T1)にて全面に被覆して形成することによりイ
メージセンサが完成する(ST4)。
Finally, an image sensor is completed by forming a passivation film 17 covering the entire surface with the above-mentioned thickness (T1) (ST4).

【0028】次に動作について説明する。パッシベーシ
ョン膜17を介して遮光膜であるトップ配線23により
絞られた入射光が、第2絶縁膜16および第1絶縁膜1
5、絶縁膜14を通過して受光部であるフォトダイオー
ド領域12に到達し、到達した光がフォトダイオード領
域12にて光電変換された後、信号電荷として蓄積さ
れ、これを所定のクロック周期でゲート13を介して、
出力部を経て、例えばビデオ信号として外部素子に取り
出されていく。
Next, the operation will be described. The incident light narrowed by the top wiring 23 as a light shielding film via the passivation film 17 is transmitted to the second insulating film 16 and the first insulating film 1.
5. After passing through the insulating film 14, the light reaches the photodiode region 12, which is a light receiving portion. After the light reaches the photodiode region 12, the light is photoelectrically converted and accumulated as signal charges. Through the gate 13,
Through the output unit, the video signal is extracted to an external element, for example, as a video signal.

【0029】その際、フォトダイオード領域12上にく
るパッシベーション膜17のトップ配線23のエッジ付
近に発生するオーバハング部分は、トップ配線23の遮
光パターンがX、X’線よりもT2分だけ外側に広がっ
ているため、フォトダイオード領域12の上方には平坦
な部分のみが形成でき、集光性を向上することができ
る。その結果、従来技術のような光の垂直成分の屈折に
よる入射光の減衰といった不具合は解消される。
At this time, the overhang portion generated near the edge of the top wiring 23 of the passivation film 17 over the photodiode region 12 is such that the light-shielding pattern of the top wiring 23 extends outward by T2 from the X and X 'lines. Therefore, only a flat portion can be formed above the photodiode region 12, and the light collecting property can be improved. As a result, such a problem that the incident light is attenuated due to refraction of the vertical component of light as in the related art is solved.

【0030】以上のように、この実施の形態1によれ
ば、フォトダイオード領域12上からパッシベーション
膜17のオーバハング部分を除外できるので、その部分
での光の散乱の影響を無くすことができ、したがって、
フォトダイオード領域12上のパッシベーション膜17
の平坦な領域が拡大しその感度が向上する効果が得られ
る。
As described above, according to the first embodiment, since the overhang portion of the passivation film 17 can be excluded from the photodiode region 12, the effect of light scattering at that portion can be eliminated. ,
Passivation film 17 on photodiode region 12
Has an effect of enlarging the flat region and improving the sensitivity.

【0031】実施の形態2.図3(a)はこの発明の実
施の形態2によるイメージセンサを示す概略断面構造
図、図3(b)はこのイメージセンサの工程断面図であ
り、図において、31はΔ−TEOS膜、32はSOG
膜、33はプラズマTEOS膜、34はパッシベーショ
ン膜であり、その他の構成は上記実施の形態1と同様な
ので、その説明は省略する。なお、図中、第2絶縁膜1
6より下部は省略して示してある。
Embodiment 2 FIG. 3A is a schematic sectional structural view showing an image sensor according to a second embodiment of the present invention, and FIG. 3B is a process sectional view of the image sensor. In FIG. Is SOG
The film, 33 is a plasma TEOS film, and 34 is a passivation film, and the other configuration is the same as that of the first embodiment, and the description is omitted. In the figure, the second insulating film 1
The portion below 6 is omitted.

【0032】図3(a)の特徴は上記実施の形態1によ
るパッシベーション膜17を多層化した点にある。すな
わち、トップ配線23を所定のシフト幅だけ開口領域が
拡大した遮光パターン、例えば開口パターンよりパッシ
ベーション膜の膜厚(T1)相当分だけ拡大したパター
ンに基づきトップ配線23を形成した後、Δ−TEOS
膜31、SOG膜32、プラズマTEOS膜33をこの
順で成膜して最上層を平坦にした後、パッシベーション
膜34を形成する。このパッシベーション膜34は上記
のパッシベーション膜17よりも薄膜に形成してあり、
多層膜にしてこの厚みになるように設定してある。な
お、上記のT1相当のシフト幅は平坦度の改善により少
なめに設定できる。
The feature of FIG. 3A is that the passivation film 17 according to the first embodiment is multi-layered. That is, after forming the top wiring 23 based on a light-shielding pattern in which the opening area of the top wiring 23 is enlarged by a predetermined shift width, for example, a pattern in which the opening pattern is enlarged by the thickness (T1) of the passivation film, Δ-TEOS
After a film 31, an SOG film 32, and a plasma TEOS film 33 are formed in this order and the uppermost layer is made flat, a passivation film 34 is formed. The passivation film 34 is formed thinner than the passivation film 17 described above.
A multilayer film is set to have this thickness. Note that the shift width corresponding to the above T1 can be set smaller by improving the flatness.

【0033】このメリットは、多層膜にすることでトッ
プ配線23と層間膜の段差を軽減し、パッシベーション
膜34の形成時にできるトップ配線23のエッジ付近の
オーバハングを減少することができる。これにより、フ
ォトダイオード領域12上のパッシベーション膜34が
平坦になり、入射光の光の散乱が少なくなりその感度が
向上する。なお、この平坦性の改善により上記のシフト
幅はT2よりも少な目に設定できる。
This advantage is achieved by using a multilayer film to reduce the step between the top wiring 23 and the interlayer film, and to reduce the overhang near the edge of the top wiring 23 when the passivation film 34 is formed. As a result, the passivation film 34 on the photodiode region 12 becomes flat, scattering of incident light is reduced, and the sensitivity is improved. The shift width can be set to be smaller than T2 due to the improvement of the flatness.

【0034】次に、上記実施の形態2によるイメージセ
ンサの製造方法について、図3(b)の工程断面図を用
いて説明する。トップ配線形成(ST2−1)までは、
上記実施の形態1において説明したものと同様で、所望
の遮光パターンにより形成されたトップ配線23と層間
絶縁膜である第2絶縁膜上にΔ−TEOS膜31をプラ
ズマCVD法により堆積して形成する(ST2−2)。
そして、平坦化膜であるSOG膜32をスピンコート、
熱処理を経て形成する(ST2−3)。さらに、Δ−T
EOS膜31と同様にしてプラズマTEOS膜33を形
成し(ST2−4)、これにパッシベーション膜34を
形成して完成する(ST2−5)。
Next, a method of manufacturing the image sensor according to the second embodiment will be described with reference to a process sectional view of FIG. Until the top wiring is formed (ST2-1),
In the same manner as described in the first embodiment, the Δ-TEOS film 31 is formed by depositing the Δ-TEOS film 31 by the plasma CVD method on the top wiring 23 formed by a desired light-shielding pattern and the second insulating film serving as an interlayer insulating film. (ST2-2).
Then, the SOG film 32 as a planarizing film is spin-coated,
It is formed through a heat treatment (ST2-3). Further, Δ−T
A plasma TEOS film 33 is formed in the same manner as the EOS film 31 (ST2-4), and a passivation film 34 is formed thereon to complete (ST2-5).

【0035】なお、Δ−TEOS膜31とTEOS膜3
3の相違点は、前者が2種類のRF周波数を使い分けて
堆積することで段差被覆性を向上していることにあり、
物性的には屈折率上多少相違があるもの絶縁性、耐湿性
その他の膜質そのものには大きな相違点はない。
The Δ-TEOS film 31 and the TEOS film 3
The difference of 3 is that the former improves the step coverage by selectively using two types of RF frequencies and depositing them.
Although there are some differences in physical properties in terms of refractive index, there is no significant difference in insulation, moisture resistance, and other film properties.

【0036】以上のように、この実施の形態2によれ
ば、上記実施の形態1で述べたように単一層によるパッ
シベーション膜17を、Δ−TEOS膜31、SOG膜
32およびTEOS膜33により構成される多層膜にて
構成することで、平坦度を向上することができ、これに
より、入射光の光の散乱が軽減されその感度が向上する
という効果が得られる。
As described above, according to the second embodiment, as described in the first embodiment, the single-layer passivation film 17 is constituted by the Δ-TEOS film 31, the SOG film 32, and the TEOS film 33. By using a multilayer film to be formed, the flatness can be improved, whereby the effect of reducing the scattering of incident light and improving the sensitivity can be obtained.

【0037】実施の形態3.図4(a)はこの発明の実
施の形態3によるイメージセンサを示す概略断面構造
図、図4(b)はこのイメージセンサの工程断面図であ
り、図において、35はプラズマTEOSによる絶縁性
のサイドウォールであり、その他の構成は上記実施の形
態1と同様なので、その説明は省略する。なお、図中、
第2絶縁膜16より下部は省略して示してある。
Embodiment 3 FIG. 4A is a schematic sectional structural view showing an image sensor according to Embodiment 3 of the present invention, and FIG. 4B is a process sectional view of this image sensor. In FIG. Since the other structure is the same as that of the first embodiment, the description is omitted. In the figure,
The portion below the second insulating film 16 is omitted.

【0038】図4(a)の特徴は、上記実施の形態1と
同様にトップ配線23の遮光パターンの開口領域が拡大
した状態で、サイドウォール35をトップ配線23の側
面に形成することで、このトップ配線23のエッジ付近
のパッシベーション膜17によるオーバハングを減少さ
せることができ、上記実施の形態1と同様に、オーバハ
ングによる入射光の光の減衰を軽減することができる。
また、パッシベーション膜17をコンフォーマルすなわ
ち整合性よく成膜できるようになるため、保護膜として
の機能を損なわない程度に薄くすることができる。この
パッシベーション膜の薄膜化により、さらに光の減衰を
抑えることができ、これがフォトダイオードの感度向上
につながる。なお、パッシベーション膜17の薄膜化は
製造コストの抑制にもつながる。
The feature of FIG. 4A is that the side wall 35 is formed on the side surface of the top wiring 23 in a state where the opening area of the light-shielding pattern of the top wiring 23 is enlarged as in the first embodiment. Overhang due to the passivation film 17 near the edge of the top wiring 23 can be reduced, and attenuation of incident light due to overhang can be reduced as in the first embodiment.
In addition, since the passivation film 17 can be formed conformally, that is, with good consistency, the thickness can be reduced to the extent that the function as a protective film is not impaired. By reducing the thickness of the passivation film, light attenuation can be further suppressed, which leads to an improvement in the sensitivity of the photodiode. Note that the thinning of the passivation film 17 also leads to a reduction in manufacturing cost.

【0039】次に、上記実施の形態3によるイメージセ
ンサの製造方法について、図4(b)の工程断面図を用
いて説明する。トップ配線形成(ST3−1)までは、
上記実施の形態1において説明したものと同様であり、
所望の遮光パターンにより形成されたトップ配線23と
層間絶縁膜である第2絶縁膜上にTEOS膜35をプラ
ズマCVD法により堆積して形成する(ST3−2)。
そのTEOS膜35の膜厚は、トップ配線23の膜厚程
度が基準であり少々厚めでもよい。そして、このTEO
S膜35に対して絶縁膜の全面異方性エッチング条件で
エッチバックを行う(ST3−3)。これにパッシベー
ション膜17を形成して完成する(ST3−4)。
Next, a method of manufacturing the image sensor according to the third embodiment will be described with reference to a process sectional view of FIG. Until the top wiring is formed (ST3-1),
The same as described in the first embodiment,
A TEOS film 35 is formed on the top wiring 23 formed by a desired light-shielding pattern and the second insulating film serving as an interlayer insulating film by deposition by a plasma CVD method (ST3-2).
The thickness of the TEOS film 35 is based on the thickness of the top wiring 23 and may be slightly larger. And this TEO
Etchback is performed on the S film 35 under the conditions of anisotropic etching of the entire surface of the insulating film (ST3-3). A passivation film 17 is formed thereon to complete the process (ST3-4).

【0040】なお、このサイドウォール35に使用する
絶縁膜は、各種のプラズマ系の酸化膜、窒化膜の他SO
G膜を利用することもできる。
The insulating film used for the side wall 35 is made of various plasma-based oxide films, nitride films, and SO.
A G film can also be used.

【0041】以上のように、この実施の形態3によれ
ば、トップ配線23の形成後に、プラズマTEOS膜3
5等からなる絶縁膜のサイドウォールをこのトップ配線
23の側面に形成するように構成したので、パッシベー
ション膜17の膜厚を通常より薄めにでき、トップ配線
23のエッジ付近に出現するオーバハングを減少させる
ことができ、したがって、上記実施の形態1のように、
オーバハングによる入射光の光の減衰を軽減でき、製造
コストを低減する効果が得られる。さらに、パッシベー
ション膜17はサイドウォール形成により整合性よく成
膜できるため、保護膜としての機能、例えば耐湿性を損
なわない程度に薄膜化でき、光の減衰を抑制できる効果
が得られる。
As described above, according to the third embodiment, the plasma TEOS film 3
Since the side wall of the insulating film made of 5 or the like is formed on the side surface of the top wiring 23, the thickness of the passivation film 17 can be made thinner than usual, and the overhang appearing near the edge of the top wiring 23 is reduced. Therefore, as in the first embodiment,
The attenuation of the incident light due to the overhang can be reduced, and the effect of reducing the manufacturing cost can be obtained. Furthermore, since the passivation film 17 can be formed with good consistency by forming the sidewalls, the passivation film 17 can be made thinner so as not to impair the function as a protective film, for example, moisture resistance, and the effect of suppressing light attenuation can be obtained.

【0042】実施の形態4.図5はこの発明の実施の形
態4によるイメージセンサを示す概略断面構造図であ
り、図において、23は垂直方向に対するテーパ角θを
45〜60度つけ側面が順テーパ形状を有するトップ配
線であり、その他の構成は上記実施の形態1と同様なの
で、その説明は省略する。なお、図中、第2絶縁膜16
より下部は省略して示してある。
Embodiment 4 5 is a schematic sectional view showing an image sensor according to Embodiment 4 of the present invention. In the figure, reference numeral 23 denotes a top wiring having a taper angle θ of 45 to 60 degrees with respect to a vertical direction and a side surface having a forward tapered shape. The other configuration is the same as that of the first embodiment, and the description is omitted. In the figure, the second insulating film 16
The lower part is omitted.

【0043】図5の特徴は、上記と同様に、トップ配線
23のエッジ付近におけるパッシベーション膜17のオ
ーバハングを無くし、パッシベーション膜17の膜厚そ
のものを保護膜として機能、例えば耐湿性を保持しつ
つ、入射光の光の減衰を抑えることができる点にある。
また、トップ配線23に所定のテーパ角を付けて形成す
るため、上記実施の形態1の図1のような側面が垂直な
トップ配線23に対し、斜め成分の光を遮ることが無く
なり、光の集光性が向上する。
The feature of FIG. 5 is that, similarly to the above, the overhang of the passivation film 17 near the edge of the top wiring 23 is eliminated, and the thickness of the passivation film 17 itself functions as a protective film, for example, while maintaining moisture resistance. The point is that the attenuation of the incident light can be suppressed.
Further, since the top wiring 23 is formed with a predetermined taper angle, the oblique component light is not blocked from the top wiring 23 having a vertical side surface as shown in FIG. The light collecting property is improved.

【0044】なお、実施の形態4によるイメージセンサ
の製造方法は、トップ配線23の形成方法が異なるだけ
でその他は上記実施の形態1と同様なので、トップ配線
23のテーパ角の付け方について以下詳述する。
The method of manufacturing the image sensor according to the fourth embodiment is the same as that of the first embodiment except that the method of forming the top wiring 23 is different. I do.

【0045】これは、エッチング方法により行う方法も
あるが、ここでは、エッチングマスクとなるレジストパ
ターンにテーパをひかせることを考える。すなわち、ト
ップ配線23の遮光パターンを作成するためのエッチン
グ前のレジストパターン作成に関して、フォトリソグラ
フィ工程時に、露光装置の処理条件において最適条件か
らフォーカスをずらすことで、レジストパターンにテー
パをひかせる。そして、この出来上がりレジストパター
ンを基に通常のエッチングを行えば、上記のようなテー
パ角を有するトップ配線23となり得る。
Although there is a method of performing this by an etching method, here, it is considered that a resist pattern serving as an etching mask is tapered. That is, regarding the formation of the resist pattern before etching for forming the light-shielding pattern of the top wiring 23, the resist pattern is tapered by shifting the focus from the optimum condition in the processing conditions of the exposure apparatus during the photolithography process. Then, if normal etching is performed based on the completed resist pattern, the top wiring 23 having the above taper angle can be obtained.

【0046】以上のように、この実施の形態4によれ
ば、トップ配線23に所定のテーパ角をつけて順テーパ
を有するように形成したので、側面が垂直なものに比べ
て、斜め成分の入射光を遮ることが抑制され、光の集光
性が向上するという効果が得られる。
As described above, according to the fourth embodiment, since the top wiring 23 is formed so as to have a predetermined taper angle and to have a forward taper, the top wiring 23 has an oblique component as compared with the case where the side surface is vertical. The effect that the blocking of the incident light is suppressed and the light collecting property is improved is obtained.

【0047】なお、上記実施の形態1から実施の形態4
では、下層配線として、第1配線と第2配線とからなる
多層配線について述べたが、これに限らず、下層配線は
単層でもよい。
It should be noted that the first to fourth embodiments are used.
In the above, the multilayer wiring including the first wiring and the second wiring has been described as the lower wiring, but the invention is not limited to this, and the lower wiring may be a single layer.

【0048】[0048]

【発明の効果】以上のように、この発明によれば、トッ
プ配線がフォトダイオード領域を画定するゲートの開口
パターンに整合した遮光パターンに基づき形成され、パ
ッシベーション膜がこの上を被覆するように形成され、
トップ配線の遮光パターンはゲートの開口パターンに整
合しこれよりも所定のシフト幅だけ開口領域が拡大した
遮光パターンに基づき形成されるように構成したので、
トップ配線のエッジ付近で生ずるパッシベーション膜の
オーバハング部分をフォトダイオード領域の上部から除
外でき、オーバハング部分での光の散乱の影響を排除す
ることができる。これにより、フォトダイオード上のパ
ッシベーション膜の平坦な領域が広がるため集光性が向
上し、フォトダイオードひいてはイメージセンサの感度
が向上するという効果がある。
As described above, according to the present invention, the top wiring is formed based on the light-shielding pattern matching the opening pattern of the gate defining the photodiode region, and the passivation film is formed so as to cover it. And
Since the light-shielding pattern of the top wiring is matched with the opening pattern of the gate and is formed based on the light-shielding pattern in which the opening area is enlarged by a predetermined shift width,
An overhang portion of the passivation film generated near the edge of the top wiring can be excluded from above the photodiode region, and the influence of light scattering at the overhang portion can be eliminated. As a result, the flat area of the passivation film on the photodiode is widened, so that the light collecting property is improved, and the sensitivity of the photodiode and thus the image sensor is improved.

【0049】この発明によれば、トップ配線の遮光パタ
ーンが少なくともパッシベーション膜の膜厚分だけ開口
パターンよりも拡大したシフト幅を有するように構成し
たので、上記と同様に、パッシベーション膜のオーバハ
ング部分をフォトダイオード領域の上部から除外しオー
バハング部分での光の散乱の影響を無くすことができ、
これにより、フォトダイオード上のパッシベーション膜
の平坦な領域が広がるため集光性が向上しその感度が向
上するという効果がある。
According to the present invention, the light-shielding pattern of the top wiring is configured to have a shift width that is at least as large as the thickness of the passivation film than the opening pattern. It can be excluded from the upper part of the photodiode area to eliminate the influence of light scattering at the overhang part,
As a result, the flat region of the passivation film on the photodiode is expanded, so that there is an effect that the light collecting property is improved and the sensitivity is improved.

【0050】この発明によれば、下層配線が多層配線構
造を有するように構成したので、金属配線の三層構造か
らなるイメージセンサを提供する効果がある。
According to the present invention, since the lower wiring has a multilayer wiring structure, there is an effect of providing an image sensor having a three-layer structure of metal wiring.

【0051】この発明によれば、パッシベーション膜が
平坦化膜を含む多層膜により形成されるように構成した
ので、平坦度の向上によりトップ配線のエッジにおける
オーバハング量が小さくなり、製造プロセスの安定化、
集光性を向上した感度の高いイメージセンサを提供する
効果がある。加えて、上記のシフト幅を低減できる効果
もある。
According to the present invention, since the passivation film is formed of a multilayer film including a flattening film, the overhang at the edge of the top wiring is reduced by improving the flatness, and the manufacturing process is stabilized. ,
This has the effect of providing a highly sensitive image sensor with improved light collection. In addition, there is an effect that the shift width can be reduced.

【0052】この発明によれば、平坦化膜がSOG膜お
よびTEOS膜より構成されるので、これらを組み合わ
せて、積層すれば上記のような平坦度の向上したパッシ
ベーション膜を実現できる効果がある。
According to the present invention, since the flattening film is composed of the SOG film and the TEOS film, if these are combined and laminated, there is an effect that the passivation film with improved flatness as described above can be realized.

【0053】この発明によれば、トップ配線の側面には
絶縁性のサイドウォールが形成されて成るように構成し
たので、そのエッジ付近に出現するオーバハング量が低
減するので、パッシベーション膜のオーバハング部分を
フォトダイオード領域の上部から容易に除外してオーバ
ハング部分での光の散乱の影響を無くすことができ、こ
れにより、フォトダイオード上のパッシベーション膜の
平坦な領域が広がるため、集光性が向上しその感度が向
上するという効果がある。
According to the present invention, since the insulating side wall is formed on the side surface of the top wiring, the amount of overhang appearing near the edge of the top wiring is reduced, so that the overhang portion of the passivation film is reduced. It can be easily removed from the upper part of the photodiode region to eliminate the influence of light scattering at the overhang portion, and thereby the flat region of the passivation film on the photodiode is expanded, so that the light collecting property is improved and the There is an effect that sensitivity is improved.

【0054】この発明によれば、トップ配線が垂直方向
に対して所定のテーパ角を有し順テーパを形成して成る
ように構成したので、当該オーバハング量が低減し、上
記と同様に、フォトダイオード上のパッシベーション膜
の平坦な領域が広がるため、集光性が向上しその感度が
向上するという効果がある。
According to the present invention, since the top wiring has a predetermined taper angle with respect to the vertical direction and is formed so as to form a forward taper, the amount of overhang is reduced, and the Since the flat region of the passivation film on the diode is widened, there is an effect that the light collecting property is improved and the sensitivity is improved.

【0055】この発明によれば、第1の工程がフォトダ
イオード領域を画定する開口パターンを有し信号電荷を
外部に伝送するゲートを形成し、第2の工程が絶縁膜を
全面に形成した後下層配線を開口パターン以上に拡大し
た配線パターンで形成し、第3の工程が層間絶縁膜を全
面に形成した後トップ配線をゲートの開口パターンに対
して整合し所定のシフト幅だけ開口領域が拡大した遮光
パターンに基づき形成し、第4の工程がこれにパッシベ
ーション膜を形成するようにイメージセンサの製造方法
を構成したので、トップ配線のエッジ付近で生ずるパッ
シベーション膜のオーバハング部分をフォトダイオード
領域の上部から除外でき、オーバハング部分での光の散
乱の影響を排除することができる。これにより、フォト
ダイオード上のパッシベーション膜の平坦な領域が広が
るため集光性が向上し、フォトダイオードひいてはイメ
ージセンサの感度が向上するという効果がある。
According to the present invention, the first step is to form a gate having an opening pattern for defining a photodiode region and transmitting a signal charge to the outside, and the second step is to form an insulating film over the entire surface. The lower wiring is formed by a wiring pattern enlarged to be larger than the opening pattern, and the third step forms the interlayer insulating film on the entire surface, and then the top wiring is aligned with the opening pattern of the gate, and the opening area is enlarged by a predetermined shift width. Since the method for manufacturing the image sensor is formed based on the light-shielding pattern thus formed, and the fourth step forms the passivation film thereon, the overhang portion of the passivation film generated near the edge of the top wiring is formed above the photodiode region. And the effect of light scattering at the overhang portion can be eliminated. As a result, the flat area of the passivation film on the photodiode is widened, so that the light collecting property is improved, and the sensitivity of the photodiode and thus the image sensor is improved.

【0056】この発明によれば、トップ配線のパターン
が少なくともパッシベーション膜の膜厚分だけ開口パタ
ーンよりも拡大したシフト幅を有して形成されるように
構成したので、上記と同様に、パッシベーション膜のオ
ーバハング部分をフォトダイオード領域の上部から除外
しオーバハング部分での光の散乱の影響を無くすことが
でき、これにより、フォトダイオード上のパッシベーシ
ョン膜の平坦な領域が広がるため集光性が向上しその感
度が向上するという効果がある。
According to this invention, the pattern of the top wiring is formed so as to have a shift width that is at least as large as the opening pattern by the thickness of the passivation film. By eliminating the overhang portion from the upper portion of the photodiode region, the effect of light scattering at the overhang portion can be eliminated. There is an effect that sensitivity is improved.

【0057】この発明によれば、第2の工程において、
層間絶縁膜には第1および第2絶縁膜が含まれ、下層配
線は第1絶縁膜上に形成される第1配線と、第2絶縁膜
上に形成される第2配線とを形成する工程を含むように
構成したので、多層配線構造が実現する効果がある。
According to the present invention, in the second step,
A step of forming a first wiring formed on the first insulating film and a second wiring formed on the second insulating film as a lower wiring, wherein the first and second insulating films are included in the interlayer insulating film; , The effect of realizing a multilayer wiring structure is obtained.

【0058】この発明によれば、第4の工程において、
パッシベーション膜が平坦化膜を含む多層膜により形成
するように構成したので、平坦度の向上によりトップ配
線のエッジにおけるオーバハング量が小さくなり、製造
プロセスの安定化、集光性を向上した感度の高いイメー
ジセンサを提供する効果がある。加えて、上記のシフト
幅を低減できる効果もある。
According to the present invention, in the fourth step,
Since the passivation film is formed of a multilayer film including a flattening film, the overhang at the edge of the top wiring is reduced due to the improvement in flatness, the manufacturing process is stabilized, and the light collecting property is improved and the sensitivity is high. There is an effect of providing an image sensor. In addition, there is an effect that the shift width can be reduced.

【0059】この発明によれば、平坦化膜がSOG膜お
よびTEOS膜より構成されるので、これらを組み合わ
せて、積層すれば上記のような平坦度の向上したパッシ
ベーション膜を実現できる効果がある。
According to the present invention, since the flattening film is composed of the SOG film and the TEOS film, if these are combined and stacked, there is an effect that the passivation film with improved flatness as described above can be realized.

【0060】この発明によれば、第4の工程において、
絶縁性のサイドウォール膜を形成した後、全面エッチン
グを行いトップ配線の側面にサイドウォールを形成する
工程をさらに備えるように構成したので、そのエッジ付
近に出現するオーバハング量が低減するので、パッシベ
ーション膜のオーバハング部分をフォトダイオード領域
の上部から容易に除外してオーバハング部分での光の散
乱の影響を無くすことができ、これにより、フォトダイ
オード上のパッシベーション膜の平坦な領域が広がるた
め、集光性が向上しその感度が向上するという効果があ
る。
According to the present invention, in the fourth step,
After the insulating sidewall film is formed, the entire surface is etched to form a sidewall on the side surface of the top wiring. This further reduces the amount of overhang that appears near the edge of the passivation film. The overhang portion of the photodiode can be easily removed from the upper portion of the photodiode region to eliminate the influence of light scattering at the overhang portion, thereby expanding the flat region of the passivation film on the photodiode, and condensing light. And the sensitivity is improved.

【0061】この発明によれば、第3の工程において、
トップ配線の側面に所定の順テーパ角をつけて形成する
ように構成したので、当該オーバハング量が低減し、上
記と同様に、フォトダイオード上のパッシベーション膜
の平坦な領域が広がるため、集光性が向上しその感度が
向上するという効果がある。
According to the present invention, in the third step,
Since the top wiring is formed so as to have a predetermined forward taper angle on the side surface, the amount of overhang is reduced, and as described above, the flat region of the passivation film on the photodiode is expanded. And the sensitivity is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1によるイメージセン
サを示す概略断面構造図である。
FIG. 1 is a schematic sectional structural view showing an image sensor according to Embodiment 1 of the present invention.

【図2】 この発明の実施の形態1によるイメージセン
サの製造方法を示す工程断面図である。
FIG. 2 is a process sectional view illustrating the method for manufacturing the image sensor according to Embodiment 1 of the present invention.

【図3】 この発明の実施の形態2によるイメージセン
サを示す概略断面構造図(a)とその製造方法を示す工
程断面図(b)である。
FIGS. 3A and 3B are a schematic cross-sectional structure diagram showing an image sensor according to a second embodiment of the present invention, and a process cross-sectional diagram showing a manufacturing method thereof, respectively; FIGS.

【図4】 この発明の実施の形態3によるイメージセン
サを示す概略断面構造図(a)とその製造方法を示す工
程断面図(b)である。
FIG. 4A is a schematic cross-sectional structure diagram showing an image sensor according to Embodiment 3 of the present invention, and FIG. 4B is a process cross-sectional diagram showing a manufacturing method thereof.

【図5】 この発明の実施の形態4によるイメージセン
サを示す概略断面構造図である。
FIG. 5 is a schematic sectional view showing an image sensor according to a fourth embodiment of the present invention.

【図6】 従来のイメージセンサを示す概略断面構造図
である。
FIG. 6 is a schematic sectional structural view showing a conventional image sensor.

【符号の説明】[Explanation of symbols]

11 半導体基板、12 フォトダイオード領域、13
ゲート、14 絶縁膜、15 第1絶縁膜(層間絶縁
膜)、16 第2絶縁膜(層間絶縁膜)、17,34
パッシベーション膜、21 第1配線(下層配線)、2
2 第2配線(下層配線)、23 トップ配線、31
Δ−TEOS膜(多層膜、平坦化膜)、32 SOG膜
(多層膜、平坦化膜)、33 プラズマTEOS膜(多
層膜、平坦化膜)、51 レジストマスク。
11 semiconductor substrate, 12 photodiode region, 13
Gate, 14 insulating film, 15 first insulating film (interlayer insulating film), 16 second insulating film (interlayer insulating film), 17, 34
Passivation film, 21 first wiring (lower wiring), 2
2 Second wiring (lower wiring), 23 Top wiring, 31
Δ-TEOS film (multilayer film, flattening film), 32 SOG film (multilayer film, flattening film), 33 plasma TEOS film (multilayer film, flattening film), 51 resist mask.

フロントページの続き (72)発明者 木村 雅俊 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 4M118 AA01 CA03 5F033 MM19 QQ08 QQ09 QQ16 QQ31 QQ34 RR04 RR06 RR09 RR14 RR15 SS04 SS13 SS15 TT02 TT08 UU04 XX01 5F049 MA02 MB03 MB12 NA01 NB03 PA10 QA15 RA04 RA08 SS02 SZ12 Continued on the front page (72) Inventor Masatoshi Kimura 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F-term (reference) 4M118 AA01 CA03 5F033 MM19 QQ08 QQ09 QQ16 QQ31 QQ34 RR04 RR06 RR09 RR14 RR15 SS04 SS13 SS15 TT02 TT08 UU04 XX01 5F049 MA02 MB03 MB12 NA01 NB03 PA10 QA15 RA04 RA08 SS02 SZ12

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の表面に形成され、入射光を
光電変換し信号電荷として蓄積するフォトダイオード領
域と、このフォトダイオード領域を画定する開口パター
ンを有し、上記信号電荷を外部に転送するゲートと、こ
のゲート上に絶縁膜を介し上記開口パターンに整合した
配線パターンで形成される下層配線と、この上に層間絶
縁膜を介して上記ゲートの開口パターンに整合しこれよ
りも所定のシフト幅だけ開口領域が拡大した遮光パター
ンに基づき形成されるトップ配線と、この上を被覆する
ように形成されるパッシベーション膜とを備えたイメー
ジセンサ。
1. A photodiode region formed on a surface of a semiconductor substrate for photoelectrically converting incident light to accumulate as signal charges, and an opening pattern defining the photodiode region, and transferring the signal charges to the outside. A gate, a lower wiring formed on the gate with a wiring pattern matched with the opening pattern via an insulating film, and a predetermined shift from the lower wiring matched with the opening pattern of the gate via an interlayer insulating film. An image sensor comprising a top wiring formed based on a light-shielding pattern whose opening area is enlarged by a width, and a passivation film formed so as to cover the top wiring.
【請求項2】 トップ配線の遮光パターンが少なくとも
パッシベーション膜の膜厚分だけ開口パターンよりも拡
大したシフト幅を有することを特徴とする請求項1記載
のイメージセンサ。
2. The image sensor according to claim 1, wherein the light-shielding pattern of the top wiring has a shift width larger than that of the opening pattern by at least the thickness of the passivation film.
【請求項3】 下層配線が多層配線構造を有することを
特徴とする請求項1記載のイメージセンサ。
3. The image sensor according to claim 1, wherein the lower wiring has a multilayer wiring structure.
【請求項4】 パッシベーション膜が平坦化膜を含む多
層膜により形成されることを特徴とする請求項1記載の
イメージセンサ。
4. The image sensor according to claim 1, wherein the passivation film is formed of a multilayer film including a flattening film.
【請求項5】 平坦化膜がSOG膜およびTEOS膜よ
り構成されることを特徴とする請求項4記載のイメージ
センサ。
5. The image sensor according to claim 4, wherein the flattening film comprises an SOG film and a TEOS film.
【請求項6】 トップ配線の側面には絶縁性のサイドウ
ォールが形成されて成ることを特徴とする請求項1記載
のイメージセンサ。
6. The image sensor according to claim 1, wherein an insulating sidewall is formed on a side surface of the top wiring.
【請求項7】 トップ配線が垂直方向に対して所定のテ
ーパ角を有し順テーパを形成して成ることを特徴とする
請求項1記載のイメージセンサ。
7. The image sensor according to claim 1, wherein the top wiring has a predetermined taper angle with respect to a vertical direction and forms a forward taper.
【請求項8】 半導体基板に光電変換を行うフォトダイ
オード領域と、この領域を画定する開口パターンを有
し、上記フォトダイオード領域において生成された信号
電荷を外部に伝送するためのゲートとを形成する第1の
工程と、 この上に絶縁膜を全面に形成した後、下層配線を上記開
口パターンに整合した配線パターンで形成する第2の工
程と、 この上に層間絶縁膜を全面に形成した後、トップ配線を
上記ゲートの開口パターンに対して整合しこれよりも所
定のシフト幅だけ開口領域が拡大した遮光パターンに基
づき形成する第3の工程と、 この上を被覆するようにパッシベーション膜を形成する
第4の工程とを備えたイメージセンサの製造方法。
8. A photodiode region for performing photoelectric conversion on a semiconductor substrate, and a gate having an opening pattern defining the region and for transmitting signal charges generated in the photodiode region to the outside. A first step, an insulating film is formed on the entire surface, a second step of forming a lower wiring with a wiring pattern matching the opening pattern, and an interlayer insulating film is formed on the entire surface. A third step of aligning the top wiring with the opening pattern of the gate and forming the top wiring based on a light-shielding pattern in which the opening area is enlarged by a predetermined shift width, and forming a passivation film so as to cover the upper part. A method of manufacturing an image sensor, comprising:
【請求項9】 トップ配線のパターンが少なくともパッ
シベーション膜の膜厚分だけ開口パターンよりも拡大し
たシフト幅を有して形成されることを特徴とする請求項
8記載のイメージセンサの製造方法。
9. The method for manufacturing an image sensor according to claim 8, wherein the pattern of the top wiring is formed with a shift width larger than the opening pattern by at least the thickness of the passivation film.
【請求項10】 第2の工程において、層間絶縁膜には
第1および第2絶縁膜が含まれ、下層配線は上記第1絶
縁膜上に形成される第1配線と、上記第2絶縁膜上に形
成される第2配線とを形成する工程を含むことを特徴と
する請求項8記載のイメージセンサの製造方法。
10. In a second step, an interlayer insulating film includes first and second insulating films, and a lower layer wiring includes a first wiring formed on the first insulating film and a second insulating film. 9. The method according to claim 8, further comprising the step of forming a second wiring formed thereon.
【請求項11】 第4の工程において、パッシベーショ
ン膜が平坦化膜を含む多層膜により形成することを特徴
とする請求項8記載のイメージセンサの製造方法。
11. The method according to claim 8, wherein in the fourth step, the passivation film is formed by a multilayer film including a planarization film.
【請求項12】 平坦化膜がSOG膜およびTEOS膜
より構成されることを特徴とする請求項11記載のイメ
ージセンサの製造方法。
12. The method according to claim 11, wherein the flattening film comprises an SOG film and a TEOS film.
【請求項13】 第4の工程において、絶縁性のサイド
ウォール膜を形成した後、全面エッチングを行いトップ
配線の側面にサイドウォールを形成する工程をさらに備
えたことを特徴とする請求項8記載のイメージセンサの
製造方法。
13. The method according to claim 8, further comprising, after forming an insulating sidewall film, performing a whole surface etching to form a sidewall on a side surface of the top wiring. Method for manufacturing an image sensor.
【請求項14】 第3の工程において、トップ配線の側
面に所定の順テーパ角をつけて形成する工程をさらに備
えたことを特徴とする請求項8記載のイメージセンサの
製造方法。
14. The method according to claim 8, further comprising the step of forming the side surface of the top wiring with a predetermined forward taper angle in the third step.
JP2001042181A 2001-02-19 2001-02-19 Image sensor and manufacturing method thereof Withdrawn JP2002246576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001042181A JP2002246576A (en) 2001-02-19 2001-02-19 Image sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001042181A JP2002246576A (en) 2001-02-19 2001-02-19 Image sensor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2002246576A true JP2002246576A (en) 2002-08-30

Family

ID=18904518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001042181A Withdrawn JP2002246576A (en) 2001-02-19 2001-02-19 Image sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2002246576A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433348C (en) * 2003-12-31 2008-11-12 东部亚南半导体株式会社 Image sensor and method for fabricating the same
US8018014B2 (en) 2008-05-29 2011-09-13 Oki Semiconductor Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433348C (en) * 2003-12-31 2008-11-12 东部亚南半导体株式会社 Image sensor and method for fabricating the same
US8018014B2 (en) 2008-05-29 2011-09-13 Oki Semiconductor Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP4120543B2 (en) Solid-state imaging device and manufacturing method thereof
JP5357441B2 (en) Method for manufacturing solid-state imaging device
US7382011B2 (en) Solid-state image sensing device equipped with inner lens
US8383440B2 (en) Light shield for CMOS imager
TWI399849B (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
US7196365B2 (en) Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same
US9947714B2 (en) Methods of manufacturing image sensors
US20080079106A1 (en) Solid-state imaging device
JPH0745805A (en) Solid-stage image pickup device
JP2003224249A (en) Semiconductor image pick-up device and its manufacturing method
JP6083572B2 (en) Solid-state imaging device and manufacturing method thereof
US6013925A (en) CCD-type solid-state pickup device and its fabrication method
JP2003197886A (en) Solid-state image pickup element and manufacturing method therefor
JP2012186396A (en) Solid state image pickup device and manufacturing method of the same
US20100059840A1 (en) Cmos image sensor and method for manufacturing the same
JP2008103757A (en) Solid-state imaging device and its manufacturing method
JP2002246576A (en) Image sensor and manufacturing method thereof
JP5383124B2 (en) Solid-state imaging device and manufacturing method thereof
JP6254829B2 (en) Solid-state imaging device and manufacturing method thereof
US20090127601A1 (en) Image Sensor and Method for Manufacturing the Same
US9929303B2 (en) Method of manufacturing solid-state image sensor
KR20050105586A (en) Image sensor and fabricating method thereof
JP2008235938A (en) Semiconductor image pick-up device and its manufacturing method
JP2001352050A (en) Solid-state image pickup device and its manufacturing method
JP2004128186A (en) Solid-state imaging device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060223

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060310

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071214

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513