JP2002245428A - Multifunction card having plurality of functions, one function chip used in the card and method for configuring multifunction card - Google Patents

Multifunction card having plurality of functions, one function chip used in the card and method for configuring multifunction card

Info

Publication number
JP2002245428A
JP2002245428A JP2001043631A JP2001043631A JP2002245428A JP 2002245428 A JP2002245428 A JP 2002245428A JP 2001043631 A JP2001043631 A JP 2001043631A JP 2001043631 A JP2001043631 A JP 2001043631A JP 2002245428 A JP2002245428 A JP 2002245428A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
function
chip
line
number
single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001043631A
Other languages
Japanese (ja)
Other versions
JP3643539B2 (en )
Inventor
Yoshimasa Aoyama
Teruhisa Fujimoto
曜久 藤本
能正 青山
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To easily develop a multifunction card. SOLUTION: One function chips 11A to 11C having functions F1 to F3 are connected by a signal line group including a command line 12, a response line 13 and a data line 14. Controllers 112A to 112C respectively access common areas 114A to 114C when a function number in an instruction on the command line 12 is a specific function number, e.g. 0 being common to the chips 11A to 11C. When the function number in the instruction is any number other than 0, for instance, 1, the controller 112A accesses an inherent area 115-1, when the function number is 2, the controller 112B accesses an inherent area 115-2, and when the function number is 3, the controller 112C accesses an inherent area 115-3.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、複数の単機能チップを接続して構成される複数の機能を有する多機能カード、同カードに用いられる単機能チップ及び多機能カードの構成方法に関する。 The present invention relates to the multi-function card having a plurality of functions constructed by connecting a plurality of single-function chip, on how to configure a single-function chip and multi-function card used in the card.

【0002】 [0002]

【従来の技術】近時、パーソナルコンピュータ、携帯情報端末、電子カメラ等の電子機器は、機能拡張が可能なように、入出力機能を有するカードが挿入可能なカードスロットを備えているのが主流となっている。 2. Description of the Related Art Recently, personal computers, personal digital assistants, electronic devices such as an electronic camera, enhancements such is capable, is mainstream card having input and output functions are provided with insertable card slot It has become. このような電子機器では、カードスロットにカードを挿入することにより、そのカードに固有の入出力機能、例えばメモリ、セキュリティ回路、シリアルインタフェース、ブルートゥースインタフェース、URT(Universal Asynch In such electronic devices, by inserting the card into the card slot, input and output functions specific to the card, for example a memory, a security circuit, a serial interface, a Bluetooth interface, URT (Universal Asynch
ronous Receiver Transmitter)等の入出力機能を容易に実現することができる。 The ronous Receiver Transmitter) input or output function and the like can be easily realized. また最近は、複数種類の入出力機能(複数機能)を有するカード(多機能カード)が要求されている。 Also recently, a plurality of types of input-output function card having a (plurality of functions) (Multi-function card) is required.

【0003】 [0003]

【発明が解決しようとする課題】上記したように最近は、多機能カードが要求されている。 As described above [0008] Recently, multi-function card is required. このようなカードを実現するには、必要とする複数種類の入出力機能を有する集積回路チップを開発することが好ましい。 To realize such a card, it is preferable to develop an integrated circuit chip having a plurality of input and output functions required.

【0004】しかし、必要な機能を高集積化して1チップ(多機能チップ)に統合するには、開発に多くの時間を要する。 However, to integrate the functions required for high integration to a chip (multi-function chip) requires a lot of time to develop. このため、複数機能を有する多機能チップが実装された多機能カードの販売時期が遅れる等の問題が生じやすい。 Therefore, problems such as sales period of the multifunction card by the multi-function chip is mounted is delayed is likely to have a plurality of functions.

【0005】一方、各機能別のチップ(単機能チップ) [0005] On the other hand, each function-specific chip (single-function chip)
の開発は、同様のチップが既に存在する場合が多いことから、多機能チップに比べれば容易である。 Development, since in many cases the same chip already exists, it is easy compared to the multi-function chip. そこで最初の段階では、必要とする種類の単機能チップを個別に開発し、それぞれの種類の単機能チップを1つのカード上に実装して多機能カードを実現することが考えられる。 Therefore, in the first stage to develop a type of single-function chips that require individually, it is conceivable to realize the respective type of multi-function card implements single-function chips on a single card.
この場合、多機能チップの開発が完了した段階で、その多機能チップが実装されたカード(多機能カードに)の製造・販売に切り替えればよい。 In this case, at the stage where the development of multi-functional chips is completed, it may be switched to the manufacture and sale of the cards multifunctional chip mounted (in the multi-function card).

【0006】ところが、複数の単機能チップを実装して多機能カードを実現するには、例えば特開平9−223 [0006] However, in order to realize the multi-function card implements multiple single-function chip, for example, JP-A-9-223
200号公報に記載されているように、個々の機能(チップ)を管理する制御ユニットが必要となり、この制御ユニットも開発しなければならない。 As described in 200 JP-control unit for managing the individual functions (chips) are required, it must also be developed this control unit.

【0007】本発明は上記事情を考慮してなされたものでその目的は、開発が容易な多機能カード、同カードに用いられる単機能チップ及び多機能カードの構成方法を提供することにある。 [0007] The present invention is their purpose has been made in consideration of the above circumstances, development easy multifunction card is to provide a construction method for single-function chip and multi-function card used in the card.

【0008】 [0008]

【課題を解決するための手段】本発明は、複数の機能を有し、ホストシステムに接続して用いられる多機能カードにおいて、上記複数の機能のうちの少なくとも1つを有する複数の単機能チップと、命令を転送するためのコマンドライン、命令に対する応答をシリアル転送するための応答ライン、及びデータを転送するためのデータラインを含み、上記複数の単機能チップを接続する信号ライン群とを備え、上記各単機能チップに、上記複数の機能に共通の共通領域、及び自身の有する機能に固有の固有領域を含む記憶モジュールと、当該チップ全体を制御するコントローラとを設けたこを特徴とする。 Means for Solving the Problems The present invention has a plurality of functions, the multifunction card used to connect to a host system, a plurality of single-function chip having at least one of said plurality of functions with the command line for transferring commands, responses line for serially transferring the response to the instruction, and includes a data line for transferring data, and a signal line group for connecting said plurality of single-function chips , to each single function chip, and wherein the storage module including a unique region specific to functions of the common shared area, and itself to the plurality of functions, the call is provided a controller for controlling the entire chip. このコントローラは、コマンドライン上の命令が機能を指定する機能番号を含む場合に、その機能番号が上記各単機能チップに共通の特定機能番号であるならば上記共通領域をアクセスし、その機能番号が当該チップの有する機能に割り当てられた機能番号であるならば、その機能に固有の当該チップ内の上記固定領域をアクセスすることを特徴とする。 The controller, when containing a function number for specifying the instructions on the command line functions to access the common area if the function number is common specific function number to each single function chip, the function number There if a function number assigned to the function of the said chip, characterized by accessing said fixing region in specific the chip in its function.

【0009】このように、本発明の多機能カードにおいては、命令により各チップに共通の特定機能番号が指定されたときは、共通領域がアクセスされ、特定機能番号以外の機能番号が指定されたときは、その機能番号が割り当てられている機能を持つ単機能チップに設けられた、その機能に固有の固有領域がアクセスされる。 [0009] Thus, in the multi-function card of the present invention, when the common specific function number is specified for each chip by the instruction, the common area is accessed, the function number other than the specific function number is designated time, provided a single functional chip having a function whose function number is assigned a unique private area in its functionality may be accessed. よって、各チップが有する共通領域を、カード全体では1つの共通領域として見せることができる。 Therefore, a common area where each chip has, can be shown as one common area of ​​the entire card. これによりカードとしてのメモリマップ構成は、当該カードが有する全ての機能(チップ)に共通の1つの共通領域と、各機能毎の固有領域とからなるメモリマップ構成、即ち低コスト化と実装面積の低減のために、必要な機能が統合された多機能チップを用いて実現される多機能カードで適用すべきメモリマップ構成と等価となる。 Thus the memory map structure of a card, and one common region common to all functions (chip) to which the card has a memory map structure comprising unique regions of each function, i.e. low cost and mounting area for reduction, a memory map configuration equivalent to be applied in multi-function card which is implemented using a multi-functional chip required functions are integrated. したがって、いずれのタイプの多機能カードを使用する場合でも、同一のホストドライバで対応でき、2種類のホストドライバを開発する必要がない。 Therefore, even when using any type of multi-function cards, can cope with the same host driver, it is not necessary to develop two types of host drivers. また、複数の単機能チップを用いて多機能カードを実現していることから、必要な機能が統合された多機能チップを用いて多機能カードを実現する場合に比べて開発が容易で且つ開発期間も短くて済む。 Moreover, and developed that realizes the multifunction card by using a plurality of single-function chip, easy to develop as compared with the case where the required function is true multipurpose card using a multi-function chip integrated period may be shortened.

【0010】また本発明は、上記各単機能チップのコントローラに次の手段、即ち多機能カードの初期化時に、 [0010] The present invention, the following means in the controller for each single-function chip, i.e. at the time of initialization of the multi-function card,
当該チップのホストシステムを基準とする接続位置が先頭であるならば、つまり当該チップが初段のチップであるならば、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を次段に通知し、当該チップが初段でも最終段でもないならば、自身の有する機能に対し、前段のチップから送出された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を次段に通知し、当該チップが最終段であるならば、自身の有する機能に対し、前段チップから通知された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を通知する応答を応答ラインに送出する手段を備えたことをも特徴とする。 If the connection position relative to the said chip host system is the head, that is, if the tip is a first stage of the chip, with respect to functions of its own, with assigning a function number in order from the predetermined function number , assigned to notify the function number to the next stage, if the chip is not in the final stage in the first stage, to functions of its own, the function number from the next function number in the order of the dispatched function number from the preceding chip assigns, notifies the function number assigned to the next stage, if the chip is the last stage, to functions of its own, assigning a function number in order from the next function number of the notified function number from the preceding chip together, also comprising the means for sending the response line response for notifying the function number assigned.

【0011】このように本発明においては、多機能カードを実現する複数の単機能チップが有する各機能について、カード初期化時に、その機能を有するチップの接続位置で決まる順番で、そのチップのコントローラにより機能番号が自動的に割り当てられる。 [0011] In this way, in the present invention, for each function of the plurality of single-function chip to realize the multi-function card, when the card is initialized in the order determined by the connection position of the chip having the function, the controller of the chip function number by is automatically assigned. この割り当てに、 In this assignment,
特開平9−223200号公報に記載されているような制御ユニットは必要なく、この点からも、必要な機能が統合された多機能チップを用いて多機能カードを実現する場合に比べて開発が容易で且つ開発期間も短くて済む。 The control unit as described in JP-A-9-223200 is not required, also from this point, the development as compared with the case where the required function is true multipurpose card using a multi-function chip integrated easy and development time requires also shorter.

【0012】以上の構成の多機能カードに係る発明は、 [0012] The invention according to the multi-function card of the above-described configuration,
当該カードを構成する各単機能チップに係る発明としても成立し、また多機能カードの構成方法に係る発明としても成立する。 Also an invention relating to each single function chip constituting the card, and also to an invention according to the configuration method of the multi-function card.

【0013】 [0013]

【発明の実施の形態】以下、本発明の実施の形態につき図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the accompanying drawings embodiments of the present invention.

【0014】[第1の実施形態]図1は本発明の第1の実施形態に係る多機能カードのブロック構成を示す。 [0014] [First Embodiment] FIG. 1 shows a block diagram of a multi-function card according to the first embodiment of the present invention. 図1の多機能カード10は、それぞれ固有の機能F1,F Multifunction card 10 of FIG. 1, each specific function F1, F
2,F3を有する3つの単機能チップ11A,11B, Three single functional chip 11A having a 2, F3, 11B,
11Cを備えている。 Has a 11C.

【0015】チップ11A,11B,11Cは、それぞれコマンドライン(CMD)12、応答ライン(RS [0015] chips 11A, 11B, 11C are each command line (CMD) 12, the response lines (RS
P)13、及びデータライン(DAT)14によりデイジーチェーン(daisy chain)接続されている。 And a daisy chain (daisy chain) connected by P) 13 and a data line (DAT) 14,. コマンドライン12は命令のシリアル転送に用いられる。 Command line 12 is used to serially transfer instruction. 応答ライン13は命令に対する応答等のシリアル転送に用いられる。 Response line 13 is used to serially transfer the response, such as for the instruction. データライン14はデータの転送に用いられる。 Data line 14 is used for data transfer. データライン14のデータ幅は例えば4ビットである。 Data width of the data line 14 is four bits, for example.

【0016】コマンドライン12は信号の方向がチップ11A→チップ11B→チップ11Cの単方向信号ラインである。 The command line 12 direction of the signal is a unidirectional signal line of the chip 11A → chip 11B → chip 11C. 応答ライン13は信号の方向がコマンドライン12とは逆の単方向信号ラインである。 Response line 13 direction of the signal from the command line 12 is the inverse of the unidirectional signal line. コマンドライン12の終端は応答ライン13の始端と接続されている。 End of the command line 12 is connected to the starting end of the response line 13. つまりコマンドライン12はチップ11Cで応答ライン13側に折り返されている。 That command line 12 is folded back in the response line 13 side in the chip 11C. これにより、チップ1 As a result, the chip 1
1Cからコマンドライン12に送出された命令は応答ライン13を介して当該チップ11Cに戻される。 1C instructions sent to the command line 12 from is returned to the chip 11C via the response line 13. データライン14のデータ方向は双方向であり、その方向はコマンドライン12上の命令によって決定されて、後述するインタフェース111A,111B,111Cにより切り替えられる。 The data direction of the data lines 14 are bidirectional, that direction will be determined by instructions on the command line 12, described later interfaces 111A, 111B, it is switched by 111C.

【0017】また各チップ11A〜11Cは電源ライン(VDD)15、接地ライン(GND)16及びクロックライン(CLK)17に共通に接続されている。 [0017] Each chip 11A~11C power supply line (VDD) 15, are connected in common to a ground line (GND) 16 and a clock line (CLK) 17.

【0018】カード10は、当該カード10を利用するホストシステムのカードスロットに挿入されることにより、コマンドライン12、応答ライン13、データライン14、電源ライン15、接地ライン16及びクロックライン17を含むインタフェースバス18を介して、ホストシステムのドライバ(ホストドライバ)と接続される。 The card 10 includes by being inserted into the card slot of the host system that utilizes the card 10, the command line 12, the response lines 13, data lines 14, power line 15, a ground line 16 and clock line 17 via the interface bus 18 is connected to a host system driver (host driver).

【0019】チップ11A,11B,11Cは、それぞれ、コマンドライン12、応答ライン13、データライン14及びクロックライン17と接続されるインタフェース111A,111B,111Cと、当該チップ11 [0019] chips 11A, 11B, 11C, respectively, the command line 12, the response lines 13, interface 111A is connected to the data line 14 and clock line 17, 111B, and 111C, the chip 11
A,11B,11C全体を制御し、機能F1,F2,F Controls A, 11B, the entire 11C, functions F1, F2, F
3を実現するためのコントローラ112A,112B, Controller 112A, 112B to implement the three,
112Cと、メモリ(記憶モジュール)113A,11 And 112C, a memory (storage module) 113A, 11
3B,113Cとを有している。 3B, and a 113C.

【0020】コントローラ112i(i=A,B,C) [0020] The controller 112i (i = A, B, C)
は、コマンドライン12を介して与えられる命令に対し、インタフェース111iを介して応答ライン13上に応答を返す。 , Compared instruction given via the command line 12, returns a response on the response line 13 through an interface 111i. この命令のフォーマットを図2に、応答のフォーマットを図3に、それぞれ示す。 The format of this instruction in FIG. 2, FIG. 3 the format of a response, respectively.

【0021】命令は、コマンドフィールド21と、機能番号フィールド22と、アドレスフィールド23とを含む。 [0021] The instruction includes a command field 21, and the function number field 22, an address field 23. また、1バイトのデータフィールド24を含むこともある。 , It may also be included one-byte data field 24. コマンドフィールド21はリード/ライト等の命令種類を指定し、機能番号フィールド22は図1のカードが有する機能の1つを指定するのに用いられる。 Command field 21 specifies the command type such as a read / write, function number field 22 is used to designate one of the functions of the card FIG. この機能指定には機能番号(FN)が用いられる。 Function number for this function designation (FN) is used. ここでは、チップ11A,11B,11Cの機能F1,F2, Here, the chip 11A, 11B, 11C functions F1, F2,
F3の機能番号は、それぞれ1,2,3であるものとする。 F3 function number of, respectively assumed to be 1, 2, 3. 但し、チップ11A,11B,11Cが単独で用いられる場合には、機能F1,F2,F3の機能番号はいずれも1となる。 However, when the chip 11A, 11B, 11C is used alone, the functions F1, F2, F3 function number of both the 1. アドレスフィールド23は、機能番号フィールド22に設定されている機能番号で決まるレジスタ領域内のレジスタを指定するのに用いられる。 Address field 23 is used to register the determined register area function number set in the function number field 22 to specify.

【0022】応答は、カード10のステータスを示すステータスフィールド31と1バイトのデータが設定されるデータフィールド32とを含む。 The response includes a data field 32 status field 31 which indicates the status of the card 10 and the one-byte data is set.

【0023】メモリ113A,113B,113Cには、カード10の全ての機能F1,F2,F3に共通の、つまりカード10上の全てのチップ11A,11 The memory 113A, 113B, the 113C, common to all the functions F1, F2, F3 of the card 10, i.e. all the chips 11A on the card 10, 11
B,11Cに共通の同サイズの共通レジスタ領域(共通領域)114A,114B,114Cと、機能F1,F B, the shared register area (common area) 114A of the common of the same size to 11C, 114B, and 114C, function F1, F
2,F3に固有の固有レジスタ領域115-1,115- 2, F3 unique specific register area 115-1,115-
2,115-3とが確保されている。 2,115-3 and is secured. 領域114A,11 Area 114A, 11
4B,114C,115-1,115-2,115-3には、 4B, 114C, to 115-1,115-2,115-3 is,
それぞれ複数のレジスタが割り当てられている。 Each is assigned a plurality of registers. ここでは、各レジスタのサイズは8ビット(1バイト)である。 Here, the size of each register is 8 bits (1 byte). 各チップ11A,11B,11Cのレジスタマップを図4(a)に示す。 Each chip 11A, 11B, the register map of 11C shown in Figure 4 (a).

【0024】共通レジスタ領域114i(i=A,B, The shared register area 114i (i = A, B,
C)は、特定の機能番号、例えば機能番号0(FN= C) a particular function number, for example, function number 0 (FN =
0)によって共通に指定される。 0) by specified in common. 一方、固有レジスタ領域115-1,115-2,115-3は、対応する機能F On the other hand, specific register area 115-1,115-2,115-3, the corresponding function F
1,F2,F3毎に独立した領域であり、それぞれ機能F1,F2,F3の機能番号1,2,3(FN=1, 1, F2, an independent area for each F3, function number 1, 2, 3 (FN = 1 in each function F1, F2, F3,
2,3)によって指定される。 2, 3) it is specified by. したがって、図4(a) Thus, FIGS. 4 (a)
に示した各チップ11A,11B,11Cのレジスタマップは、多機能カード10のレジスタマップとしては、 Each chip 11A shown, 11B, register map of 11C as a register map of the multi-function card 10 in,
図4(b)に示すレジスタマップ、即ち機能番号0によって指定される共通レジスタ領域114と、機能番号1,2,3(FN=1,2,3)によって指定される固有レジスタ領域115-1,115-2,115-3とから構成されるレジスタマップと等価である。 FIG 4 (b) to indicate the register map, i.e. a common register area 114 specified by function numbers 0, unique register area specified by function numbers 1,2,3 (FN = 1,2,3) 115-1 , is equivalent to register map consists 115-2,115-3 Prefecture. この図4(b) FIG. 4 (b)
のレジスタマップ構成は、後述するように、チップ11 Register map configuration of, as described later, the chip 11
A,11B,11Cの各機能を1チップ(多機能チップ)に統合した場合にも適用される。 A, 11B, also applies when integrated into the function of 11C and 1 chip (multi-function chip). つまり、チップ1 In other words, the chip 1
1A,11B,11Cを接続して複数機能が実現される多機能カードと、当該複数機能が1つのチップで実現される多機能カードとで、同一レジスタマップ構成とすることができる。 1A, 11B, in a multi-function card which multiple functions are realized by connecting 11C, the multi-function card to which the plurality of functions are implemented by a single chip can be the same register map configuration.

【0025】なお、チップ11A,11B,11Cが単独でカードに実装される場合、つまり当該チップ11 [0025] In the case where the chip 11A, 11B, 11C are mounted on the card alone, i.e. the chip 11
A,11B,11Cのカード上の位置が後述するように先頭で且つ最後の場合には、当該チップ11A,11 A, 11B, in the case and the end at the beginning so that the position on the 11C card will be described later, the chip 11A, 11
B,11Cの固有レジスタ領域115-1,115-2,1 B, unique register area of ​​11C 115-1,115-2,1
15-3はいずれも機能番号1によって指定される。 15-3 is specified by function numbers 1 none.

【0026】本実施形態では、チップ11A,11B, [0026] In this embodiment, a chip 11A, 11B,
11Cがそれぞれ1つの機能F1,F2,F3を有するものとしているが、複数の機能を有していても構わない。 11C although it is assumed that each have a single function F1, F2, F3, may have a plurality of functions. 複数の機能を有するチップには、その機能数分の固有領域を用意すればよい。 The chip having a plurality of functions, may be prepared specific area of ​​its function a few minutes. この場合、1つのチップに、 In this case, one chip,
機能数分の機能番号が割り当てられる。 Function a few minutes of function number is assigned.

【0027】チップ11A,11B,11Cは、それぞれ、例えば2本の特定端子116A及び117A,11 The chips 11A, 11B, 11C, respectively, for example, two specific terminals 116A and 117A, 11
6B及び117B,116C及び117Cを有している。 6B and 117B, and a 116C and 117C. このチップ11iの特定端子116i及び117i Specific terminals 116i and 117i of the chip 11i
は、当該チップ11iのカード上の接続位置がホストシステム側を基準に先頭位置、または最後の位置、またはそれ以外の位置のいずれであるかを指定するのに用いられる、また、チップ11iの特定端子116i及び11 A connection position on the said chip 11i card is used to specify which one of the head position, or last position, or other position on the basis of the host system side, also, a particular chip 11i terminal 116i and 11
7iは、当該チップ111iが単独で用いられる場合には、当該チップ111iのカード上の接続位置が先頭で且つ最後の位置であることを指定するのにも用いられる。 7i, if the chip 111i is used alone is also used to specify that the connection locations on the chip 111i of the card is and last position at the beginning. このチップ11iの接続位置は、当該チップ11i Connecting position of the chip 11i is the chip 11i
の特定端子116i及び117iの各々をカード上の電源ライン15または接地ライン16に接続することで、 By connecting the each of the specific terminals 116i and 117i to the power supply line 15 or the ground line 16 on the card,
つまり“1”または“0”に設定することで、指定可能である。 That By setting "1" or "0", can be designated. この端子116i及び117iの状態とチップ11iの位置との関係の一例を図5に示す。 An example of a relationship between the position of the terminals 116i and 117i of the state and the chip 11i shown in FIG.

【0028】次に、本実施形態の動作を、(1)初期化時と(2)命令受信時のそれぞれについて、順次説明する。 Next, the operation of the present embodiment, for each of the time and (2) when the instruction reception (1) initialization, sequentially described.

【0029】(1)初期化時 まず、多機能カード10の初期化時の動作について、図6のフローチャートを参照して説明する。 [0029] (1) during initialization First, the operation at the time of initialization of the multi-function card 10, will be described with reference to the flowchart of FIG.

【0030】ホストシステムの電源が投入されている状態で、当該ホストシステムのカードスロットにカード1 [0030] In a state where the power of the host system is turned on, the card 1 into the card slot of the host system
0が挿入されると、インタフェースバス18の電源ライン15を介して当該カード10に電源が供給される。 When 0 is inserted, the power supply to the card 10 is supplied through the power line 15 of the interface bus 18. また、カード10がホストシステムのカードスロットに挿入されている状態で、ホストシステムの電源が投入されても、当該カード10に電源が供給される。 The card 10 is in a state of being inserted into the card slot of the host system, the power of the host system be on, power to the card 10 is supplied. このようにカード10に電源が供給された場合などにおいては、単機能チップ11i(i=A,B,C)のコントローラ1 Thus in a case where the power supply to the card 10 is supplied, the controller 1 of the single-function chip 11i (i = A, B, C)
12iは、以下に述べる初期化処理を実行する。 12i executes the initialization process described below.

【0031】まずコントローラ112iは、端子116 [0031] First, the controller 112i, the terminal 116
i及び117iの論理状態から、単機能チップ11iのカード10上の位置が先頭であるか否かを判定する(ステップA1)。 From the logical state of i and 117i, it determines the position on the card 10 single-function chip 11i is whether the top (step A1). もし、先頭である場合、つまりチップ1 If it is the top, that chip 1
1iが単機能チップ11Aの場合、コントローラ112 If 1i is a single function chip 11A, the controller 112
iは自身の機能数を変数pに設定すると共に、機能番号を示す変数nを初期値0に設定する(ステップA2,A i is sets the function number of itself in a variable p, sets the variable n indicating the function number to an initial value 0 (step A2, A
3)。 3).

【0032】次にコントローラ112iは、変数nを1 [0032] Next, the controller 112i is, the variable n 1
インクリメントした値を自身の機能の機能番号nとして設定する(ステップA4)。 Setting the increment value as function number n of its functions (step A4). 次にコントローラ112i Then, the controller 112i
は、変数pを1デクリメントして、そのデクリメント後のpが0であるか否かを判定する(ステップA5,A The variable p by 1 decrement, the p after decrementing it is determined whether the zero (step A5, A
6)。 6). もし、pが0でないならば、コントローラ112 If p is not 0, controller 112
iは再びステップA4を実行する。 i executes step A4 again. これに対し、pが0 On the other hand, p is 0
であるならば、コントローラ112iは現在の機能番号nの値、つまり自身の設定した最大機能番号nの値をデータ“n”として、インタフェース111iによりクロックライン17上のクロック信号に同期してデータライン14に送出させる(ステップA7)。 If it is, the controller 112i value of current function number n, i.e. the value of maximum function number n itself of the set as data "n", the data line in synchronization with the interface 111i to the clock signal on the clock line 17 It is sent to 14 (step A7). このときコントローラ112iは、初期化コマンドをインタフェース1 In this case the controller 112i, the interface 1 an initialization command
11iによりコマンドライン12に送出させる。 It is sent to the command line 12 by 11i. この初期化コマンドは、後続のチップ11B及びチップ11C The initialization command, subsequent chip 11B and the chip 11C
に順にシリアル転送される。 It is serially transferred to the order.

【0033】本実施形態において、先頭位置のチップは機能F1のみを有する単機能チップ11Aである。 [0033] In this embodiment, the chip of the head position is a single functional chip 11A having only the function F1. この場合、チップ11AではステップA4〜A6が1回だけ実行されて、機能F1の機能番号として1が設定される。 In this case, step A4~A6 the chip 11A is performed only once, 1 is set as a function number of functions F1. したがって、チップ11Aからは、図7のタイミングチャートに示すようにデータ“1”が1クロックの期間だけ送出される。 Therefore, from the chip 11A, the data "1" as shown in the timing chart of FIG. 7 is delivered for a period of one clock.

【0034】一方、先頭以外のチップ11iのコントローラ112iは、インタフェース111iにより、コマンドライン12から初期化コマンドが、データライン1 On the other hand, the controller 112i of the other chips 11i the top, by the interface 111i, an initialization command from the command line 12, data line 1
4から0以外のデータ“n”が、それぞれ受信されるのを待つ(ステップA10)。 4 is data "n" other than 0, waiting to be received, respectively (step A10). そして、0以外のデータ“n”が受信されると、コントローラ112iは自身の機能数を変数pに設定する(ステップA11)。 When the data "n" other than 0 is received, the controller 112i sets the function number of itself in a variable p (step A11). 次にコントローラ112iは、機能番号を示す変数nを受信データ“n”の値に設定する(ステップA12)。 Next, the controller 112i sets the variable n indicating the function number to the value of the received data "n" (step A12). 以降の動作は先頭のチップ11i(11A)と同様であり、ステップA4〜A6と同様のステップA13〜A15が実行される。 The subsequent operation is the same as the head of the chip 11i (11A), the same steps A13~A15 step A4~A6 is executed.

【0035】コントローラ112iは、ステップA13 The controller 112i is, step A13
〜A15をチップ11iの有する機能数だけ実行すると、当該チップ11iのカード10上の位置が最後であるか否かを判定する(ステップA16)。 When the run only the number of functions possessed by the chip 11i ~A15, position on the card 10 of the chip 11i determines whether it is the last (step A16). もし、最後でないならば、コントローラ112iは受信データ“n” If not the last, the controller 112i is receiving data "n"
を現在の機能番号nの値、つまり自身の設定した最大機能番号nの値に変更して、データライン14を介して次段のチップに送出させる(ステップA17)。 The value of the current function number n, i.e. by changing the value of the maximum function number n itself of the set, via a data line 14 is sent to the next stage of the chip (step A17). 本実施形態において、チップ11Aの次段のチップ11Bは機能F2のみを有することから、当該チップ11BではステップA13〜A15が1回だけ実行されて、機能F2の機能番号として2が設定される。 In this embodiment, the next stage of the chip 11B of the chip 11A is because it has only the function F2, Step A13~A15 in the chip 11B is executed only once, 2 is set as a function number of function F2. したがって、チップ1 Therefore, the chip 1
1Bからは、図7のタイミングチャートに示すようにデータ“2”が次の1クロックの期間だけ送出される。 From 1B, the data "2" as shown in the timing chart of FIG. 7 is delivered for a period of next one clock.

【0036】これに対し、最後のチップ11iのコントローラ112iは、現在の機能番号nの値、つまり自身の設定した最大機能番号nの値がデータフィールド32 [0036] In contrast, the last controller 112i chip 11i, the value of the current function number n, i.e. the value data field of up to function number n set its 32
に設定された応答を、インタフェース111iにより応答ライン13上に送出させる(ステップA20)。 Configured to respond to, it is sent onto the response line 13 by the interface 111i (step A20). 本実施形態において、最後のチップは機能F3のみを有する単機能チップ11Cであることから、当該チップ11C In the present embodiment, since the end of the chip is a single functional chip 11C having only the function F3, the chip 11C
ではステップA13〜A15が1回だけ実行されて、機能F3の機能番号として3が設定される。 In step A13~A15 is performed only once, 3 is set as a function number of function F3. したがって、 Therefore,
チップ11Cからは、図7のタイミングチャートに示すようにデータ“3”が付された応答が次のクロックのタイミングから一定クロック数の期間送出される。 From chip 11C, response data "3" is attached as shown in the timing chart of FIG. 7 is sent period predetermined number clock from the timing of the next clock.

【0037】チップ11Bでは、チップ11Cからの応答がインタフェース111Bで受信されると、その応答が、図7のタイミングチャートに示すように1クロック期間だけ遅延されて、そのまま前段のチップ11Aに伝達される(ステップA18,A19)。 [0037] In the chip 11B, the response from the chip 11C is received by the interface 111B, the response, only be delayed by one clock period as shown in the timing chart of FIG. 7, it is transmitted as it is to the front of the chip 11A that (step A18, A19). チップ11Aでは、チップ11Bにより伝達された応答が受信されると、その応答のデータフィールド32の値から、多機能カード10における最大機能番号、つまり機能数を判定してホストシステムのホストドライバに通知する(ステップA9)。 The chip 11A, a response transmitted by the chip 11B is received, the notification from the value of the data field 32 of the response, maximum function number in the multi-function card 10, i.e. the number of the determination to the host system of the host driver functionality (step A9).

【0038】ホストドライバは、チップ11Aから通知された機能数をもとに、カード10が有する各機能の機能番号を認識する。 The host driver, based on the number of features that are notified from the chip 11A, which recognizes the function number for each function of the card 10. そしてホストドライバは、認識した各機能番号を用いて対応する機能毎のコンフィグレーションを行う。 The host driver performs the configuration of each corresponding function using the function number recognized.

【0039】なお、図6のフローチャートでは、チップ11iが単独で使用される場合については考慮されていない。 [0039] In the flowchart of FIG. 6, no consideration is given if the chip 11i is used alone. 必要ならば、例えば図13のフローチャートに示すように、ステップA1の前で、チップ11iの位置が先頭で且つ最後であるか否かを判定し(ステップE If necessary, for example, as shown in the flowchart of FIG. 13, in the previous step A1, and determines whether the position of the chip 11i is and end at the beginning (Step E
1)、YESであれば、つまりチップ11iが単独で使用されているならば、ステップA2〜A6,A9と同様のステップE2〜E6,E7を処理を実行すればよい。 1), if YES, the words if chip 11i is used alone, the step A2 to A6, A9 steps similar E2~E6, it may be executed processing E7.
一方、ステップE1の判定がNOであれば、つまりチップ11iが他の単機能チップと接続して使用されているならば、図6のフローチャートと同一の処理、即ちステップA1以降の処理を実行すればよい。 On the other hand, if the judgment of Step E1 is NO, that is, if the chip 11i is used in connection with other single-function chip, by executing the same processing as the flowchart in FIG. 6, i.e. the step A1 and subsequent processing Bayoi. 明らかなように、チップ11iが単独で使用される場合、当該チップ11iが1つの機能を有しているならば、その機能には必ず機能番号1が割り当てられる。 Obviously, if the chip 11i is used alone, if the chip 11i has one function, always function number 1 is assigned to the function. また、複数の機能を有しているならば、その機能数をNとすると、そのN個の機能には、それぞれ機能番号1〜Nが割り当てられる。 Moreover, if has a plurality of functions, when the number of its functions and N, in its N-number of functions, each function number 1~N are assigned.

【0040】また、図1の構成では、チップ11A〜1 [0040] In addition, in the configuration shown in FIG. 1, chip 11A~1
1Cがコマンドライン12によりデイジーチェーン接続されているものとしたが、これに限るものではない。 1C is assumed to be daisy-chained by the command line 12, but is not limited to this. 例えば、チップ11A〜11Cがコマンドライン12により共通に接続されるものであっても構わない。 For example, the chip 11A~11C is may be one that is commonly connected to the command line 12. 但し、図1の構成では、各チップ11A〜11Cが自身の機能番号nを通知するのに、コマンドライン12を用いることもできる。 However, in the configuration of FIG. 1, for each chip 11A~11C notifies the function number n of itself, it is also possible to use the command-line 12. この例を図8に示す。 This example is shown in Figure 8.

【0041】ここでは、先頭のチップ11Aは自身の機能番号としてn=1を設定すると、データフィールド2 [0041] Here, when the forefront chip 11A sets the n = 1 as its function number, data field 2
4のビットn−1、即ちビット0に“1”が設定された初期化命令をコマンドライン12上に送出する。 4 bits n-1, i.e., sends an initialization command to the bit 0 "1" is set on the command line 12. チップ11Bは、この初期化命令を受信すると、データフィールド24内で“1”が設定されている最大ビット位置n Chip 11B receives this initialization command, the maximum bit position n of data fields within 24 "1" is set
−1、即ちビット0から、前段のチップ11Aの最大機能番号n、即ちn=1を判別する。 -1, that is, from bit 0, to determine the maximum function number n of the preceding stage of the chip 11A, namely the n = 1. 次にチップ11B Then chip 11B
は、自身の機能番号としてn=n+1=2を設定する。 Sets n = n + 1 = 2 as its function number.
そしてチップ11Bは、受信した初期化命令のデータフィールド24のビットn−1、即ちビット1に“1”を設定して、当該命令をコマンドライン12に送出する。 The chip 11B, the bit n-1 of the data field 24 of the initialization command received, that is, bit 1 is set to "1", and sends the command to the command line 12.

【0042】最後のチップ11Cは、チップ11Bからの初期化命令を受信すると、データフィールド24内で“1”が設定されている最大ビット位置1から、前段のチップ11Bの最大機能番号2を判別する。 The last chip 11C is determined upon receiving the initialization command from the chip 11B, the maximum bit position 1 "1" in the data fields within 24 is set, the maximum function number 2 of the previous chip 11B to. 次にチップ11Cは、自身の機能番号としてチップ11Bの最大機能番号2を1インクリメントした3を設定する。 Then chip 11C sets the three incremented by 1 up function number 2 of the chip 11B as its own function number. そしてチップ11Cは、受信した初期化命令のデータフィールド24のビット2に“1”を設定して、当該命令をコマンドライン12に送出する。 The chip 11C is set to "1" to bit 2 of the data field 24 of the initialization command received, and sends the command to the command line 12. このチップ11Cからコマンドライン12に送出された命令は応答ライン13を介して当該チップ11Cに伝達される。 The instructions sent from the chip 11C to the command line 12 is transmitted to the chip 11C via the response line 13. これを受けてチップ11Cは、自身が送出した命令のデータフィールド2 Chip 11C In response to this, the data field of the instruction that it has sent 2
4と同一内容のデータフィールド32を持つ応答を応答ライン13上に送出する。 A response with four data fields 32 of the same content is sent on response line 13. この応答は、応答ライン13 This response, response line 13
を介してチップ11B及びチップ11Aに順次伝達される。 It is sequentially transferred to the chip 11B and the chip 11A through the. チップ11Cは、応答中のデータフィールド32内で“1”が設定されている最大ビット位置2から、カード10の機能数3を判定する。 Chip 11C from the maximum bit position 2 is "1" in the data field 32 in the response is set, determines the function number 3 of the card 10.

【0043】(2)命令受信時 次に、ホストシステムのホストドライバから送られた命令がカード10のチップ11iで受信された場合の動作について、図9乃至図11のフローチャートを参照して説明する。 [0043] (2) when the instruction received then operation when instruction sent from the host driver of the host system is received by the chip 11i of the card 10 will be described with reference to the flowchart of FIG. 9 through FIG. 11 .

【0044】まず、ホストドライバからインタフェースバス18のコマンドライン12に送出された命令は、当該コマンドライン12によりデイジーチェーン接続された、カード10上のチップ11A,11B,11Cに順次シリアル転送される。 Firstly, the command sent from the host driver to the command line 12 of the interface bus 18, the command line 12 is daisy-chained, the chip 11A on the card 10, 11B, are sequentially serially transferred to 11C.

【0045】チップ11i(i=A,B,C)のコントローラ112iは、コマンドライン12を介して転送された命令がインタフェース111iにより受信されると、当該命令のコマンドフィールド21から当該命令がリードまたはライトのいずれを指定しているかを判定する(ステップB1)。 The controller 112i of the chip 11i (i = A, B, C), when a command transferred via a command line 12 is received by the interface 111i, the instruction from the command field 21 of the instruction is read or determining whether the designated one of the write (step B1). なお本実施形態では、説明を簡略化するために、1バイトを超えるデータのリードまたはライト動作、即ち複数のレジスタを対象とするリードまたはライト動作は指定されていないものとする。 In the present embodiment, in order to simplify the explanation, the read or write operation for data greater than one byte, i.e., the read or write operation directed to the plurality of registers shall not specified.

【0046】受信された命令がライトを指定している場合、コントローラ112iは当該命令の機能番号フィールド22に設定されている機能番号FNが0であるか否かを判定する(ステップB2)。 [0046] If the received command specifies a write, the controller 112i determines whether the function number FN that is set in the function number field 22 of the instruction is zero (step B2). もし、機能番号FNが0であるならば、コントローラ112iは共通レジスタ領域114i内のレジスタのうち、上記命令のアドレスフィールド23に設定されているアドレスにより指定されるレジスタにデータを書き込む(ステップB3)。 If function number FN is 0, the controller 112i is shared register among the registers in the region 114i, and writes the data in the register specified by the address set in the address field 23 of the instruction (Step B3) .

【0047】このように、機能番号FNとして0が指定された場合のライト動作は、カード10上の全てのチップ11A,11B,11Cで、共通レジスタ領域114 [0047] Thus, the write operation when 0 is designated as the function number FN, all the chips 11A on the card 10, 11B, at 11C, the shared register area 114
A,114B,114C内の指定レジスタに同一データをライトする動作が行われる。 A, 114B, the operation of writing the same data to a specified register in the 114C is performed. このデータ(ライトデータ)は、ホストドライバからインタフェースバス18のデータライン14を介して転送される。 The data (write data) is transferred via the data line 14 of the interface bus 18 from the host driver. また、この例のように1バイト以下のデータのライトの場合には、当該データを上記命令のデータフィールド24に設定して転送することもできる。 In the case of the write data of 1 byte following as in this example, the data can be transferred in the data field 24 of the instruction.

【0048】一方、指定された機能番号FNが0でない場合、コントローラ112iは当該FNがチップ11i Meanwhile, if the specified function number FN is not 0, the controller 112i is the FN chip 11i
の機能番号nに一致しているか否かを判定する(ステップB4)。 It determines whether they match the function number n (step B4). なお、複数の機能を有するチップでは、その複数機能のそれぞれに割り当てられた機能番号の1つに機能番号FNが一致しているか否かが判定される。 In the chip having a plurality of functions, whether the function number FN to a respective one of the assigned function number of the plurality of functions are matched it is determined.

【0049】コントローラ112iは、指定された機能番号FNが、チップ11iの有する機能の機能番号j The controller 112i is designated function number FN is function number j of functions of the chip 11i
(jは1〜3のいずれか)に一致する場合、当該チップ11iが選択されたものとして、機能番号FN=jで指定される固有レジスタ領域(#FN)115-j内の指定レジスタにデータを書き込む(ステップB5)。 If (j is any of 1 to 3) matching, the assumption that the chip 11i is selected, function number FN = j data to a specified register of the unique register area (#FN) in 115-j designated by the writing (step B5). ここでは、FNが1であれば、チップ11Aが選択されて、当該チップ11A内の固有レジスタ領域115-1がアクセスされる。 Here, if FN is 1, the chip 11A is selected, specific register area 115-1 in the chip 11A is accessed. 同様に、FNが2であれば、チップ11Bが選択されて、当該チップ11B内の固有レジスタ領域1 Similarly, if the FN is 2, the chip 11B is selected, specific register area 1 in the chip 11B
15-2がアクセスされ、FNが3であれば、チップ11 15-2 is accessed, if FN is 3, the chip 11
Cが選択されて、当該チップ11C内の固有レジスタ領域115-3がアクセスされる。 C is selected, a unique register area 115-3 in the chip 11C is accessed.

【0050】コントローラ112iは、ステップB3またはB5を実行すると、ステップB6に進む。 The controller 112i, when executing step B3 or B5, the flow proceeds to step B6. またコントローラ112iは、指定された機能番号FNが、チップ11iの有する機能の機能番号jに一致しない場合には、ステップB5をスキップしてステップB6に進む。 The controller 112i is designated function number FN is if it does not match the function number j of functions of the chip 11i, the process proceeds to step B6 skips step B5.

【0051】コントローラ112iは、ステップB6では、チップ11iのカード10上の位置が最後であるか否かを判定する。 The controller 112i, in step B6, determines whether the position of the card 10 of the chip 11i is the last. もし、最後であるならば、コントローラ112iは、ホストドライバからの命令に対する応答をインタフェース111iにより応答ライン13上に送出させる(ステップB7)。 If it is the last, the controller 112i causes sends a response to the command from the host driver on response line 13 by the interface 111i (step B7).

【0052】これに対し、最後でないなら、コントローラ112iは、最後のチップ(図1の例ではチップ11 [0052] If the contrary, not the last, the controller 112i is the last chip (chip 11 in the example of FIG. 1
C)からコマンドライン12に送出された応答を受信するのを待つ(ステップB8)。 C) waits to receive a response sent to the command line 12 from (step B8). そしてコントローラ11 Then, the controller 11
2iは、応答を受信すると、チップ11iのカード10 2i receives the response, the chip 11i card 10
上の位置が先頭であるか否かを判定する(ステップB It determines whether the position of the upper is the head (Step B
9)。 9).

【0053】もし、先頭でないならば、コントローラ1 [0053] If, if not at the beginning, the controller 1
12iは受信した応答をインタフェース111iによりそのまま応答ライン13を介して前段のチップに伝達させる(ステップB10)。 12i is to transmit upstream of chips received response through the intact response line 13 by the interface 111i (step B10). 一方、先頭であるならば、コントローラ112iは受信した応答のステータスフィールド31にステータスを設定して、インタフェース11 On the other hand, if the head is, the controller 112i is set the status to the status field 31 of the response received, the interface 11
1iにより応答ライン13を介してホストドライバに伝達させる(ステップB11)。 It is transmitted to the host driver via the response line 13 by 1i (step B11).

【0054】次に、受信された命令がリードを指定していると判定された場合、コントローラ112iは当該命令の機能番号フィールド22に設定されている機能番号FNが0であるか否かを判定する(ステップC1)。 Next, if the received command is determined to specify a read, the controller 112i is determined whether the function number FN that is set in the function number field 22 of the instruction is zero (step C1). 機能番号FNが0でない場合、コントローラ112iは当該FNがチップ11iの機能番号nに一致しているか否かを判定する(ステップC2)。 If function number FN is not 0, the controller 112i is the FN determines whether match the function number n of chips 11i (step C2).

【0055】コントローラ112iは、指定された機能番号FNが、チップ11iの有する機能の機能番号j [0055] controller 112i is, the specified function number FN is, function number j of the functions of the chip 11i
(jは1〜3のいずれか)に一致する場合、当該チップ11iが選択されたものとして、機能番号FN=jで指定される固有レジスタ領域(#FN)115-j内の指定レジスタからデータを読み出す(ステップC3)。 If (j is any of 1 to 3) matching, data from the designated register of the chip 11i as is selected, function number FN = the specific register area (#FN) 115-j designated by j the read (step C3). このステップC1,C2,C3は、リードとライトの違いはあるものの、上記ステップB2,B4,B5と同様である。 Step C1, C2, C3, although the read and write difference is the same as the above steps B2, B4, B5. これに対し、指定された機能番号FNが、チップ1 On the other hand, it is a specified function number FN, chip 1
1iの有する機能の機能番号jに一致しない場合には、 If you do not match the function number j of the functions of the 1i is,
コントローラ112iは、上記ステップB6以降の処理を実行する。 The controller 112i executes the steps B6 and subsequent steps.

【0056】一方、ステップC1で機能番号FNが0であると判定された場合、コントローラ112iは共通レジスタ領域114i内の指定レジスタが共通レジスタであるか否かを判定する(ステップC4)。 Meanwhile, when the function number FN in step C1 is judged to be 0, the controller 112i determines whether the specified register in the shared register area 114i are common register (step C4). 共通レジスタとは、共通レジスタ領域114A,114B,114C Shared register and a common register area 114A, 114B, 114C
内の相対位置が同一のレジスタであって、且つ各チップ11A,11B,11Cに共通の同一内容のレジスタを指す。 A register relative position identical internal refers and chips 11A, 11B, the register of the common of the same content to 11C. 共通レジスタ領域114A,114B,114C Common register area 114A, 114B, 114C
内の共通レジスタはホストドライバから指定される。 Common registers inner is specified by the host driver. ここで、共通レジスタのリードアクセスは、チップ11 Here, the read access of the common registers, the chip 11
A,11B,11Cのうちホストドライバによって選択されているチップによってのみ行われる。 A, 11B, are only carried out by a chip that is selected by the host driver of 11C.

【0057】そのため、コントローラ112iは、共通レジスタ領域114i内の指定レジスタが共通レジスタである場合、その共通レジスタアクセスに関し、チップ11iが選択されているか否かを判定する(ステップC [0057] Therefore, the controller 112i if the specified register in the shared register area 114i is shared register relates the shared register access, determines whether or not the chip 11i is selected (Step C
5)。 5). もしチップ11iが選択されているならば、コントローラ112iは共通レジスタ領域114i内の指定された共通レジスタをリードする(ステップC6)。 If If chip 11i is selected, the controller 112i to read the specified shared register in the shared register area 114i (step C6). これに対し、チップ11iが選択されてないならば、コントローラ112iは上記ステップB6以降の処理を実行する。 In contrast, if the chip 11i is not selected, the controller 112i executes the processes after step B6.

【0058】コントローラ112iは、ステップC3またはC6のリード動作を行うと、チップ11iのカード10上の位置が最後であるか否かを判定する(ステップC7)。 [0058] The controller 112i determines, when a read operation of step C3 or C6, whether the position on the card 10 of the chip 11i is the last (step C7). もし、最後であるならば、コントローラ112 If it is the last, controller 112
iは、ホストドライバからの命令に対する応答をインタフェース111iにより応答ライン13上に送出させると共に、リードしたデータをデータライン14上に送出させる(ステップC8)。 i is, dissipate sends a response to the command from the host driver on response line 13 by the interface 111i, is sent to the read data on the data line 14 (step C8). なお、本実施形態のように1 As in the first embodiment
つのレジスタからのデータリード、つまり1バイトリードの場合には、リードデータを応答のデータフィールド32に設定して転送することも可能である。 One of the data read from the register, in the case of words 1 byte read, it is also possible to transfer by setting the read data in the data field 32 of the response.

【0059】これに対し、最後でないなら、コントローラ112iは、最後のチップ(図1の例ではチップ11 [0059] If the contrary, not the last, the controller 112i is the last chip (chip 11 in the example of FIG. 1
C)からコマンドライン12に送出された応答を受信するのを待つ(ステップC9)。 C) waits to receive a response sent to the command line 12 from (step C9). そしてコントローラ11 Then, the controller 11
2iは、応答を受信すると、チップ11iのカード10 2i receives the response, the chip 11i card 10
上の位置が先頭であるか否かを判定する(ステップBC It determines whether the position of the upper is the head (step BC
10)。 10).

【0060】もし、先頭でないならば、コントローラ1 [0060] If, if not at the beginning, the controller 1
12iは受信した応答をインタフェース111iによりそのまま応答ライン13を介して前段のチップに伝達させると共に、リードしたデータをデータライン14上に送出させる(ステップC11)。 12i together with is transmitted to the front stage of the chip via the response line 13 as it is by the response interface 111i received, it is sends the read data on the data line 14 (step C11). 一方、先頭であるならば、コントローラ112iは受信した応答のステータスフィールド31にステータスを設定して、インタフェース111iにより応答ライン13を介してホストドライバに伝達させると共に、リードしたデータをデータライン14を介してホストドライバに送出させる(ステップC12)。 On the other hand, if the head is, the controller 112i is set the status to the status field 31 of the response received via the response line 13 by the interface 111i causes transmitted to the host driver, via the data line 14 a read data It is sent to the host driver Te (step C12). これにより、チップ11A,11B,11C Thus, chips 11A, 11B, 11C
の共通レジスタ領域114A,114B,114Cを、 The shared register area 114A, 114B, and 114C,
カード10全体では、ホストドライバに対して、図4 Overall card 10, the host driver, FIG. 4
(b)のレジスタマップの共通レジスタ領域114として見せることができる。 (B) it can be shown as a common register area 114 of the register map.

【0061】一方、ステップC4で指定レジスタが共通レジスタでないと判定された場合、つまり共通レジスタ以外のレジスタリードの場合、コントローラ112iはステップD1を実行する。 [0061] On the other hand, if the designated register in Step C4 is determined not to be shared register, that is, other than the common registers in the register read controller 112i executes step D1. コントローラ112iは、このステップD1において、共通レジスタ領域114i内の指定レジスタのビット0〜7のうち、自身の機能番号nに対応するビットn−1をリードする。 The controller 112i, in step D1, the bits 0-7 of the specified register in the shared register area 114i, leading bit n-1 corresponding to its function number n. このリード動作は、指定レジスタをリードして、そのビットn−1を選択することにより実現される。 The read operation is to read the specified register is realized by selecting the bit n-1. もし、自身の機能番号が複数設定されている場合には、それらの各機能番号に対応するビットが全てリードされる。 If its function number if it is more than set the bit corresponding to their respective functions numbers are all read. 本実施形態では、 In this embodiment,
チップ11A,11B,11Cの機能番号はそれぞれ1,2,3である。 Chips 11A, 11B, 11C function number of 1, 2, 3, respectively. この場合、チップ11Aのコントローラ112Aでは共通レジスタ領域114A内の指定レジスタのビット0がリードされる。 In this case, bit 0 of the specified register in the controller 112A in the shared register area 114A of the chip 11A is read. 同様に、チップ11 Similarly, chip 11
Bのコントローラ112Bでは共通レジスタ領域114 Common B, the controller 112B register area 114
B内の指定レジスタのビット1がリードされ、チップ1 Bit 1 of the specified register in B are read, the chip 1
1Cのコントローラ112Cでは共通レジスタ領域11 In 1C controller 112C shared register area 11
4C内の指定レジスタのビット2がリードされる。 Bit 2 of the specified register in 4C is read.

【0062】コントローラ112iはステップD1のリード動作を実行すると、チップ11iのカード10上の位置が最後であるか否かを判定する(ステップD2)。 [0062] The controller 112i determines when to perform the read operation of step D1, whether the position on the card 10 of the chip 11i is the last (step D2).
もし、最後であるならば、コントローラ112iは、ホストドライバからの命令に対する応答であって、そのデータフィールド24のビットn−1にステップD1でリードしたデータ(ビットデータ)がセットされた応答を、インタフェース111iにより応答ライン13上に送出させる(ステップD3)。 If it is the last, the controller 112i is a response to the command from the host driver, the response data that has been read in step D1 to bit n-1 of data field 24 (bit data) is set, It is sent onto the response line 13 by the interface 111i (step D3).

【0063】これに対し、最後でないなら、コントローラ112iは、最後のチップ(図1の例ではチップ11 [0063] If the contrary, not the last, the controller 112i is the last chip (chip 11 in the example of FIG. 1
C)からコマンドライン12に送出された応答を受信するのを待つ(ステップD4)。 C) waits to receive a response sent to the command line 12 from (step D4). そしてコントローラ11 Then, the controller 11
2iは、応答を受信すると、チップ11iのカード10 2i receives the response, the chip 11i card 10
上の位置が先頭であるか否かを判定する(ステップBD Determines whether the position of the upper is the head (step BD
5)。 5).

【0064】もし、先頭でないならば、コントローラ1 [0064] If, if not at the beginning, the controller 1
12iは受信した応答のデータフィールド24のビットn−1にステップD1でリードしたデータを設定して、 12i is set was read in step D1 to bit n-1 of the data field 24 of the received response data,
インタフェース111iにより応答ライン13を介して前段のチップに伝達させる(ステップD6)。 Via a response line 13 by the interface 111i is transmitted to the front stage of the chip (step D6). 一方、先頭であるならば、コントローラ112iは受信した応答のステータスフィールド31にステータスを、データフィールド32のビットn−1にリードデータを、それぞれ設定して、インタフェース111iにより応答ライン13を介してホストドライバに伝達させる(ステップD On the other hand, if it is the top of the status in the status field 31 of the response controller 112i is received, the read data to bit n-1 of data field 32, and sets respectively, via the response line 13 by the interface 111i host It is transmitted to the driver (step D
7)。 7). これにより、チップ11A,11B,11Cの共通レジスタ領域114A,114B,114Cを、カード10全体では、ホストドライバに対して、図4(b) Thus, chips 11A, 11B, 11C of the shared register area 114A, 114B, the 114C, Overall card 10, the host driver, and FIG. 4 (b)
のレジスタマップの共通レジスタ領域114として見せることができる。 It can be shown as a common register area 114 of the register map.

【0065】[第2の実施形態]図12は本発明の第2 [0065] [Second Embodiment] FIG. 12 is a second aspect of the present invention
の実施形態に係る多機能カードのブロック構成を示す。 It shows a block schematic multifunction card according to embodiments of.
図12の多機能カード20は、図1の多機能カード10 Multifunction card 20 of FIG. 12, multi-function card 10 in FIG. 1
と同一機能F1,F2,F3を有する多機能チップ12 Multifunctional chip 12 having the same function F1, F2, F3 and
0を備えている。 It is equipped with a 0. 多機能チップ120は、カード10を構成するのに用いられた単機能チップ11A,11B, Multifunctional chip 120, single-function chip 11A was used to construct the card 10, 11B,
11Cの機能F1,F2,F3を高集積化して1つのチップに統合したものである。 The functions F1, F2, F3 of 11C and higher integration is the integration into a single chip. この多機能チップ120 This multi-function chip 120
は、単機能チップ11A,11B,11Cに比べて、開発に時間を要するものの、高集積化により低コスト化と実装面積の低減を図ることができる。 It represents a single functional chips 11A, 11B, compared to 11C, although it takes time to develop, it is possible to reduce the cost and mounting area by high integration. そこで、当初は図1のカード10を製造・販売し、多機能チップ120の開発が完了した時点で、図2のカード20の製造・販売に切り替えるとよい。 Therefore, initially manufactures and sells card 10 of FIG. 1, when the development of the multi-function chip 120 has been completed, it is switched to the manufacture and sale of the card 20 in FIG. 2.

【0066】チップ120は、機能F1,F2,F3を有する機能モジュール121-1,121-2,121-3 [0066] chip 120, function has a function F1, F2, F3 module 121-1,121-2,121-3
と、ホストドライバとのインタフェースをなすと共に、 When, along with forming the interface with the host driver,
機能モジュール121-1,121-2,121-3を管理するインタフェースモジュール(IFモジュール)122 Interface module (IF module) 122 for managing the functional module 121-1,121-2,121-3
と、メモリ123とを含む。 And, and a memory 123. IFモジュール122は、 IF module 122,
カード20がホストシステムのカードスロットに挿入されることにより、インタフェースバス18を介してホストドライバと接続される。 By card 20 is inserted into the card slot of the host system, is connected to the host driver through the interface bus 18.

【0067】メモリ123には、図4(b)に示したレジスタマップ構成をとる、共通レジスタ領域114及び固有レジスタ領域115-1,115-2,115-3が割り当てられている。 [0067] The memory 123 takes the register map configuration shown in FIG. 4 (b), are allocated a common register area 114 and the specific register area 115-1,115-2,115-3. このカード20でのレジスタマップ構成と、カード10でのレジスタマップ構成とは、カード20では機能F1. A register map structure of this card 20, the register map structure of the card 10, the card 20 in the function F1. F2,F3が統合された多機能チップ120を用い、カード10では機能F1. F2, F3 are used multifunctional chip 120 integrated, the card 10 in the function F1. F2,F3 F2, F3
を有し、且つ単独で使用可能な単機能チップ11A,1 The a and singly usable single-function chip 11A, 1
1B,11Cを接続して用いていながら、同一である。 1B, while they used to connect the 11C, are the same.
したがって、ホストシステムでカード20を用いる場合でも、或いはカード10を用いる場合でも、ホストドライバを切り替える必要がない。 Therefore, even in the case of using the card 20 in the host system, or even in the case of using the card 10, there is no need to switch the host driver. つまり、2種類のホストドライバを開発する必要がない。 In other words, there is no need to develop two types of host driver.

【0068】なお、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。 [0068] The present invention is not limited to the above described embodiments, and can be variously modified without departing from the scope of the invention. 更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。 Further, the embodiments include inventions of various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. 例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。 For example, even if some constituent features are deleted from all the components, Problems that the Invention is described in the section of the problems to be solved can be solved, it is described in the paragraphs of the effect of the invention effects shown in the embodiment If the at least one resulting in the configuration from which these constituent elements are deleted can be extracted as an invention.

【0069】 [0069]

【発明の効果】以上詳述したように本発明によれば、多機能カードを実現するのに、複数の単機能チップを接続すると共に、当該各チップに共通領域及び固有領域を含む記憶モジュールを設け、受信した命令中の機能番号が当該各チップに共通の特定機能番号であるならば共通領域がアクセスされ、その機能番号が当該チップの有する機能に割り当てられた機能番号であるならば、その機能に固有の当該チップ内の固定領域がアクセスされる構成とした。 According to the present invention as described in detail above, according to the present invention, for realizing the multi-function card, as well as connecting a plurality of single-function chip, the memory module including a common region and a unique region in the respective chip provided, the function number in the received command is a common specific function number in the respective chip common region is accessed, if the function number is function number assigned to the function of the said chip, the fixed region in specific the chip is configured to be accessed function. これにより、多機能カードを実現するのに、当該カード上の各単機能チップの機能を管理するための、 Thus, for realizing the multi-function card, for managing the functions of the single-function chip on the card,
特開平9−223200号公報に記載されているような独立の制御ユニットを不要とすることができる。 An independent control unit as described in JP-A-9-223200 can be made unnecessary. しかも、複数の単機能チップを用いて多機能カードを実現していることから、必要な機能が統合された多機能チップを用いて多機能カードを実現する場合に比べて開発が容易で且つ開発期間も短くて済む。 Moreover, and since it realizes the multifunction card by using a plurality of single-function chip, easy to develop as compared with the case where the required function is true multipurpose card using a multi-function chip integrated development period may be shortened.

【0070】また、本発明によれば、各チップが有する共通領域を、カード全体では1つの共通領域として見せることができる。 Further, according to the present invention, a common area in which the chip has, as a whole card can be shown as one common region. これによりカード全体のメモリマップ構成は、カードが有する全ての機能(チップ)に共通の1つの共通領域と、各機能毎の固有領域とからなるメモリマップ構成、即ち低コスト化と実装面積の低減のために、必要な機能が統合された多機能チップを用いて実現される多機能カードで適用すべきメモリマップ構成と等価となる。 Thus the memory map of the entire card configuration, reduction of all functions and common one common region (chip), a memory map structure, namely low cost and mounting area consisting of a specific region for each function of the card Therefore, the a memory map configuration equivalent to be applied in multi-function card which is implemented using a multi-functional chip required functionality is integrated. したがって、いずれのタイプの多機能カードを使用する場合でも、同一のホストドライバで対応でき、2種類のホストドライバを開発する必要がない。 Therefore, even when using any type of multi-function cards, can cope with the same host driver, it is not necessary to develop two types of host drivers.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施形態に係る多機能カードの構成を示すブロック図。 Block diagram showing the configuration of a multi-function card according to a first embodiment of the present invention; FIG.

【図2】同実施形態で適用される命令のフォーマットを示す図。 Figure 2 illustrates the instruction format applied in the embodiment.

【図3】同実施形態で適用される応答のフォーマットを示す図。 Figure 3 illustrates the format of a response to be applied in the embodiment.

【図4】カード10内の各単機能チップ11A,11 [4] Each single-function chip 11A of the card 10, 11
B,11Cにおけるレジスタマップ構成と、当該カード10全体のレジスタマップ構成とを対比して示す図。 B, fig showing in comparison the register map configuration in 11C, and a register map configuration of the entire card 10.

【図5】カード10内の各チップ11i(i=A,B, Each chip 11i of FIG. 5 card 10 (i = A, B,
C)の端子116i及び117iの状態と当該カード1 State of terminals 116i and 117i of C) and the card 1
0内のチップ位置との関係を示す図。 Diagram showing the relationship between the chip position in the 0.

【図6】図1の多機能カード10の初期化時の動作を説明するためのフローチャート。 FIG. 6 is a flowchart for explaining the operation at the time of initialization of the multi-function card 10 in FIG.

【図7】図1の多機能カード10の初期化時の動作を説明するためのタイミングチャート。 Figure 7 is a timing chart for explaining the operation in the initialization of the multi-function card 10 in FIG.

【図8】図1の多機能カード10の初期化時の動作の変形例を説明するためのタイミングチャート。 Figure 8 is a timing chart for explaining a modification of the operation at the time of initialization of the multi-function card 10 in FIG.

【図9】図1の多機能カード10の命令受信時の動作を説明するためのフローチャートの一部を示す図。 9 is a diagram showing a part of a flowchart for explaining the operation in the instruction receiving multi-function card 10 in FIG.

【図10】図1の多機能カード10の命令受信時の動作を説明するためのフローチャートの他の一部を示す図。 10 is a view showing another part of a flowchart for explaining the operation in the instruction receiving multi-function card 10 in FIG.

【図11】図1の多機能カード10の命令受信時の動作を説明するためのフローチャートの残りを図。 [11] Figure remaining flowchart for explaining the operation in the instruction receiving multi-function card 10 in FIG.

【図12】本発明の第2の実施形態に係る多機能カードの構成を示すブロック図。 12 is a block diagram showing a configuration of a multi-function card according to a second embodiment of the present invention.

【図13】図1のカード10内のチップ11i(i= [13] chips 11i in the card 10 of FIG. 1 (i =
A,B,C)が単独で使用される場合を考慮した初期化時の動作を説明するためのフローチャートの要部を示す図。 Shows A, B, the main part of a flowchart for explaining the operation in the initialization considering the case where C) is used alone.

【符号の説明】 DESCRIPTION OF SYMBOLS

10,20…多機能カード 11A,11B,11C…単機能チップ 12…コマンドライン 13…応答ライン 14…データライン 15…電源ライン 16…接地ライン 17…クロックライン 18…インタフェースバス 21…コマンドフィールド 22…機能番号フィールド 23…アドレスフィールド 24,32…データフィールド 31…ステータスフィールド 111A,111B,111C…インタフェース 112A,112B,112C…コントローラ 113A,113B,113C,123…メモリ(記憶モジュール) 114A,114B,114C,114…共通レジスタ領域(共通領域) 115-1,115-2,115-3…固有レジスタ領域(固有領域) 116A,116B,116C…特定端子(第1の端子) 117A,11 10, 20 ... multi-function card 11A, 11B, 11C ... single functional chip 12 ... command line 13 ... response line 14 ... data line 15 ... power supply line 16 ... ground line 17 ... clock line 18 ... interface bus 21 ... command field 22 ... function number field 23 ... address field 24, 32 ... data field 31 ... status field 111A, 111B, 111C ... interface 112A, 112B, 112C ... controller 113A, 113B, 113C, 123 ... memory (memory module) 114A, 114B, 114C, 114 ... shared register area (common area) 115-1,115-2,115-3 ... specific register area (specific area) 116A, 116B, 116C ... specific terminals (first terminals) 117A, 11 B,117C…特定端子(第2の端子) 120…多機能チップ 121-1,121-2,121-3…機能モジュール 122…インタフェースモジュール(IFモジュール) B, 117C ... particular terminal (second terminal) 120 ... multifunction chip 121-1,121-2,121-3 ... function modules 122 ... interface module (IF module)

Claims (11)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数の機能を有し、ホストシステムに接続して用いられる多機能カードにおいて、 前記複数の機能のうちの少なくとも1つを有する複数の単機能チップと、 前記複数の単機能チップを接続する信号ライン群であって、命令を転送するためのコマンドライン、前記命令に対する応答をシリアル転送するための応答ライン、及びデータを転送するためのデータラインを含む信号ライン群とを具備し、 前記各単機能チップは、前記複数の機能に共通の共通領域、及び自身の有する機能に固有の固有領域を含む記憶モジュールと、当該チップ全体を制御するコントローラであって、前記コマンドライン上の命令が機能を指定する機能番号を含む場合、当該命令中の機能番号が前記各単機能チップに共通の特定機能番号であるならば前記 1. A has a plurality of functions, the multifunction card used to connect to the host system, a plurality of single-function chip having at least one of the plurality of functions, said plurality of single-function chips a signal line group which connects the command line for transferring commands, responses line for serially transferring a response to the instruction, and includes a signal line group including a data line for transferring data , each single-function chip, the common shared area to the plurality of functions, and a storage module comprising a unique private area in function of the own and a controller for controlling the entire chip, on the command line If the instruction contains a function number for specifying the function, said the function number in the instruction is a common specific function number to each single function chips 共通領域をアクセスし、当該命令中の機能番号が当該チップの有する機能に割り当てられた機能番号であるならば、その機能に固有の当該チップ内の前記固定領域をアクセスするコントローラとを備えることを特徴とする多機能カード。 Accessing the common area, the function number in the instruction is a function number assigned to the function of the said chip, further comprising a controller for accessing the fixing area in the specific of the chip to the function multi-function cards that feature.
  2. 【請求項2】 前記各単機能チップのコントローラは前記多機能カードの初期化時に、当該チップの前記ホストシステムを基準とする接続位置が先頭であるならば、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出し、当該チップの接続位置が先頭でも最後でもないならば、自身の有する機能に対し、直前の接続位置の単機能チップから送出された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出し、当該チップの接続位置が最後であるならば、自身の有する機能に対し、直前の接続位 The method according to claim 2, wherein the controller in each single-function chip during initialization of the multi-function card, if the connection position relative to the said host system of the chip is the top to functions of its own, predetermined assigns the obtained function from the function ID in the order number, a function number assigned sent to predetermined lines of the command line and the data line, if the connection position of the tip nor the last in the top itself to functions of, the following features number immediately before the delivery functional number from single-function chip connection position assigns a function number in the order, determined the function number assigned in advance among the command line and the data line was sent to the line, if the connection position of the chip is the last, to functions of its own, immediately before the connection position 置の単機能チップから通知された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を通知する応答を前記応答ラインに送出する手段を備えることを特徴とする請求項1 Claim, characterized in that the following function number of the notified function number from location of single-function chip assigns the function number in the order comprises means for sending a response for notifying the allocated function number in the response line 1
    記載の多機能カード。 Multi-function card according.
  3. 【請求項3】 前記信号ライン群は電源ライン及び接地ラインを含み、 前記各単機能チップは、前記電源ライン及び前記接地ラインの一方と接続される第1の端子と、前記電源ライン及び前記接地ラインの一方と接続される第2の端子とを含み、 前記各単機能チップの前記コントローラは、当該チップの接続位置が、先頭、最後、及び先頭でも最後でもない位置を含む複数の位置のうちのいずれであるかを、前記第1及び第2の端子の状態に応じて判定する手段を備えることを特徴とする請求項2記載の多機能カード。 Include wherein the signal line group power line and ground line, each single-function chip, a first terminal connected to one of said power supply line and the ground line, the power supply line and the ground and a second terminal connected to one line, the controller of each single-function chip, the connection position of the tip, the top end, and among a plurality of positions including a last nor located at the top multifunction card according to claim 2, wherein which one, characterized in that it comprises a means for determining in accordance with the state of the first and second terminals of the.
  4. 【請求項4】 前記各単機能チップのコントローラは前記多機能カードの初期化時に、当該チップの前記ホストシステムを基準とする接続位置が先頭であるならば、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドラインに送出し、当該チップの接続位置が先頭でないならば、自身の有する機能に対し、直前の接続位置の単機能チップから送出された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドラインに送出し、当該チップの接続位置が最後であるならば、前記コマンドラインに送出した機能番号を含む応答を前記応答ラインに送出する手段を備えることを特徴とする請求項1記載の多機能カード。 The method according to claim 4, wherein the controller in each single-function chip during initialization of the multi-function card, if the connection position relative to the said host system of the chip is the top to functions of its own, predetermined assigns the function number in order from the obtained function number, sends a function number assigned to the command line, if the connection position of the chip is not the first, to functions of its own, a single function immediately before the connection position the chip allocates the following features function number in order from the number of the sent function number from sends a function number assigned to the command line, the connection position of the chip if the last, and sends the command line functionality multifunction card according to claim 1, characterized in that it comprises means for sending said response lines a response including the number.
  5. 【請求項5】 前記信号ライン群は電源ライン及び接地ラインを含み、 前記各単機能チップは、前記電源ライン及び前記接地ラインの一方と接続される第1の端子と、前記電源ライン及び前記接地ラインの一方と接続される第2の端子とを備え、 前記コマンドラインの終端と前記応答ラインの始端とが接続されており、 前記各単機能チップの前記コントローラは、当該チップの接続位置が、先頭、及び先頭以外を含む複数の位置のうちのいずれであるかを、前記第1及び第2の端子の状態に応じて判定すると共に、前記コマンドラインに送出した機能番号を前記応答ラインから受信した場合に、当該チップの接続位置が最後であると判定する手段を備えることを特徴とする請求項4記載の多機能カード。 Includes wherein said signal line group power line and ground line, each single-function chip, a first terminal connected to one of said power supply line and the ground line, the power supply line and the ground and a second terminal connected to one line, the and the end of the command line and the beginning of the response line is connected, wherein the controller in each single-function chip, the connection position of the chip, top and reception which one of a plurality of positions including a non-initial, the determination in accordance with the state of the first and second terminals, a function number that sent the command line from the response line when, multifunction card according to claim 4, wherein the connecting position of the chip is provided with means for determining that the last.
  6. 【請求項6】 前記各単機能チップのコントローラは、 Wherein said controller in each single-function chip,
    前記共通領域をリードアクセスした場合、当該チップの接続位置が最後であるならば、当該チップの有する機能に対応するリードデータ中のビットデータがその機能に対応するビット位置に設定された応答を前記応答ラインに送出し、当該チップの接続位置が最後でないならば、 If you read access the common area, if the connection position of the chip is the last, the response to bit data in the read data corresponding to the functions of the chip is set in the bit position corresponding to the function It sends the response line, if the connection position of the chip is not the last,
    当該チップの有する機能に対応する前記応答ライン上の応答データ中のビット位置に、当該チップの有する機能に対応するリードデータ中のビットデータを設定するリード手段を備えることを特徴とする請求項5記載の多機能カード。 The bit position in the response data on the response lines corresponding to the functions of the chip, claim 5, characterized in that it comprises a lead means for setting the bit data in the read data corresponding to the functions of the chip multi-function card according.
  7. 【請求項7】 前記各単機能チップのコントローラ内の前記リード手段は、前記コマンドライン上の命令が機能を指定する機能番号を含むリード命令である場合に、当該チップだけが選択されているか否かを判定し、選択されているならば、前記共通領域をリードアクセスして、 It said lead means 7. the controller of each single-function chip, when the instruction on the command line is a read command including a function number for specifying the function, whether only the chip is selected or it determines, if selected, and read access to the common area,
    そのリードデータを前記データラインに送出するリード手段を備えることを特徴とする請求項6記載の多機能カード。 Multifunction card according to claim 6, further comprising a lead means for delivering the read data to the data lines.
  8. 【請求項8】 複数の機能を有する多機能カードを構成するのに用いられ、前記複数の機能のうちの少なくとも1つを有する単機能チップであって、 前記複数の機能に共通の共通領域、及び自身の有する機能に固有の固有領域を含む記憶モジュールと、 前記チップ全体を制御するコントローラと、 命令を転送するためのコマンドライン、前記命令に対する応答をシリアル転送するための応答ライン、及びデータを転送するためのデータラインを含む信号ライン群と接続されるインタフェースとを具備し、 前記コントローラは、前記コマンドライン上の命令が機能を指定する機能番号を含む場合、当該命令中の機能番号が前記各単機能チップに共通の特定機能番号であるならば前記共通領域をアクセスし、当該命令中の機能番号が当該チップ 8. used to configure the multi-function card having a plurality of functions, a single-function chip having at least one of the plurality of functions, the common shared area to the plurality of functions, and a storage module functions including unique intrinsic region having the own and a controller for controlling the entire chip, the command line for transferring commands, responses line for serially transferring a response to the command, and the data comprising an interface that is connected to the signal line group including a data line for transferring the controller, if it contains a function number instructions on the command line to specify a function, a function number in the instruction is the the common area to access if a common specific function number to each single function chip, function number in the instruction is the chip 有する機能に割り当てられた機能番号であるならば、その機能に固有の当該チップ内の前記固定領域をアクセスするアクセス手段を備えることを特徴とする単機能チップ。 If a function number assigned to the function having a single functional chips, characterized in that it comprises an access means for accessing the fixing region in specific the chip in its function.
  9. 【請求項9】 前記コントローラは、前記単機能チップの初期化時に、 当該チップが単独で用いられているか、ホストシステムに接続して用いられる多機能カードを構成するために、 Wherein said controller, said at the time of initialization of the single-function chip, or the chip has been used alone, in order to configure the multi-function card used to connect to the host system,
    他の単機能チップと前記信号ライン群により接続されているかを判定する手段と、前記判定手段により単独で用いられていると判定された場合、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てる手段と、前記判定手段により他の単機能チップと接続されていると判定された場合、前記ホストシステムを基準とする接続位置が先頭であるならば、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出し、当該チップの接続位置が先頭でも最後でもないならば、自身の有する機能に対し、直前の接続位置の単機能チップから送出された機能番号の次の機能番号から順に機能番 It means for determining is connected to the other single-function chip by the signal line group, when it is determined that the used alone by the determining means, with respect to functions of its own, function number predetermined means for assigning a function number in order from, if it is determined to be connected with other single-function chip by the determination unit, if the connection position relative to the said host system is the first, the functions of its own contrast, assigns the function number in order from the predetermined function number, a function number assigned sent to predetermined lines of the command line and the data line, the connection position of the tip nor the last in the top If, with respect to functions of its own, immediately before the function number from the next function number of the dispatched function number in order from the single-function chip connection position を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出し、当該チップの接続位置が最後であるならば、自身の有する機能に対し、直前の接続位置の単機能チップから通知された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を通知する応答を前記応答ラインに送出する手段を備えることを特徴とする請求項1記載の多機能カード。 Assigns, and the function number assigned sent to predetermined lines of the command line and the data line, if the connection position of the chip is the last, to functions of its own, immediately before the connection position together with the next function number of the notified function number from single-function chip assign function number in the order, allocated according to claim 1, wherein the response for notifying the function number, characterized in that it comprises means for sending said response lines multi-function card.
  10. 【請求項10】 少なくとも1つの機能を有し、共通領域、及び当該機能に固有の固有領域を含む記憶モジュールを備えた複数の単機能チップが、命令を転送するためのコマンドライン、前記命令に対する応答をシリアル転送するための応答ライン、及びデータを転送するためのデータラインを含む信号ライン群によって接続された多機能カードの構成方法であって、 前記コマンドライン上の命令が機能を指定する機能番号を含む場合、当該命令中の機能番号が前記各単機能チップに共通の特定機能番号であるか否かを判定するステップと、 前記命令中の機能番号が前記特定機能番号であるならば前記共通領域をアクセスするステップと、 前記命令中の機能番号が前記特定機能番号でないならば、前記各単機能チップの固有領域のうち、当該 10. at least one functional, common area, and a plurality of single-function chip having a storage module comprising a unique private area in the function, the command line for transferring commands, for the instruction response line for serially transferring the response, and data to a multi-function card configuration method that are connected by a signal line group including the data line for transferring a function of the instruction on the command line to specify the function when including the number, the determining whether a common specific function number function number in the instruction to each of the single-function chip, the function number in the instruction is the specific function number and accessing the common area, the function number in the instruction is not said specific function number, among the specific regions of the respective single-function chip, the 命令中の機能番号が割り当てられた機能に固有の固有領域をアクセスするステップとを具備することを特徴とする多機能カードの構成方法。 Configuring the multi-function card, characterized by comprising the step of accessing a specific intrinsic region function number in the instruction is assigned functions.
  11. 【請求項11】 前記多機能カードの初期化時に、 前記ホストシステムを基準とする接続位置が先頭の単機能チップにおいて、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、 11. A time of initialization of the multi-function card, in a single functional chip connected position the head of which a reference the host system, with respect to functions of its own, assigning a function number in order from the predetermined function number together,
    割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出するステップと、 前記接続位置が先頭でも最後でもない単機能チップにおいて、自身の有する機能に対し、直前の接続位置の単機能チップから送出された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出するステップと、 前記接続位置が最後の単機能チップにおいて、自身の有する機能に対し、直前の接続位置の単機能チップから通知された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を通知する応答を前記応答ラインに送出するステップとを更に具備することを特徴とする請求項1 A step of transmitting the assigned function number in a predetermined line of the command line and the data lines, in the single-function chip nor the last in the connected position the head with respect to functions of its own, immediately before the connection position It allocates the following features function number with the number in the order of the dispatched function number from single-function chip, the step of transmitting a function number assigned to a predetermined line of the command line and the data line, the connection position at the end of single-function chip, to functions of its own, the next function number of the notified function number from single-function chips just before the connection position assigns a function number in the order, and notifies the function number assigned claim 1, wherein the response further comprises the step of sending the response line 記載の多機能カードの構成方法。 Multi-function card configuration method as set forth.
JP2001043631A 2001-02-20 2001-02-20 Multifunction card, a method of operating a single-function chip for constituting the single-function chip and the multi-function card used in the card having a plurality of functions Expired - Fee Related JP3643539B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001043631A JP3643539B2 (en) 2001-02-20 2001-02-20 Multifunction card, a method of operating a single-function chip for constituting the single-function chip and the multi-function card used in the card having a plurality of functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001043631A JP3643539B2 (en) 2001-02-20 2001-02-20 Multifunction card, a method of operating a single-function chip for constituting the single-function chip and the multi-function card used in the card having a plurality of functions

Publications (2)

Publication Number Publication Date
JP2002245428A true true JP2002245428A (en) 2002-08-30
JP3643539B2 JP3643539B2 (en) 2005-04-27

Family

ID=18905763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001043631A Expired - Fee Related JP3643539B2 (en) 2001-02-20 2001-02-20 Multifunction card, a method of operating a single-function chip for constituting the single-function chip and the multi-function card used in the card having a plurality of functions

Country Status (1)

Country Link
JP (1) JP3643539B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048176A1 (en) * 2003-11-12 2005-05-26 Matsushita Electric Industrial Co., Ltd. Electronic device and control method thereof
US7209995B2 (en) * 2003-12-09 2007-04-24 Sandisk Corporation Efficient connection between modules of removable electronic circuit cards
US7680974B2 (en) 2000-09-01 2010-03-16 Sandisk Corporation Cooperative interconnection and operation of a non-volatile memory card and an input-output card
US8019942B2 (en) 2003-04-17 2011-09-13 SanDisk Technologies, Inc. Memory cards including a standard security function
US8037229B2 (en) 2002-11-21 2011-10-11 Sandisk Technologies Inc. Combination non-volatile memory and input-output card with direct memory access
US9747994B2 (en) 2015-08-27 2017-08-29 Kabushiki Kaisha Toshiba Memory system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7680974B2 (en) 2000-09-01 2010-03-16 Sandisk Corporation Cooperative interconnection and operation of a non-volatile memory card and an input-output card
US8037229B2 (en) 2002-11-21 2011-10-11 Sandisk Technologies Inc. Combination non-volatile memory and input-output card with direct memory access
US8745299B2 (en) 2002-11-21 2014-06-03 Sandisk Technologies Inc. Combination non-volatile memory and input-output card with direct memory access
US8539183B2 (en) 2003-04-17 2013-09-17 Sandisk Technologies Inc. Memory cards including a standard security function
US8019942B2 (en) 2003-04-17 2011-09-13 SanDisk Technologies, Inc. Memory cards including a standard security function
JP4602907B2 (en) * 2003-11-12 2010-12-22 パナソニック株式会社 Electronic device and control method thereof
WO2005048176A1 (en) * 2003-11-12 2005-05-26 Matsushita Electric Industrial Co., Ltd. Electronic device and control method thereof
US7549594B2 (en) 2003-11-12 2009-06-23 Panasonic Corporation Electronic device having plurality of functional units and controller for controlling registers according to status of functional units
US7209995B2 (en) * 2003-12-09 2007-04-24 Sandisk Corporation Efficient connection between modules of removable electronic circuit cards
US9747994B2 (en) 2015-08-27 2017-08-29 Kabushiki Kaisha Toshiba Memory system

Also Published As

Publication number Publication date Type
JP3643539B2 (en) 2005-04-27 grant

Similar Documents

Publication Publication Date Title
US6279114B1 (en) Voltage negotiation in a single host multiple cards system
US5126548A (en) Ic card with additional terminals and method of controlling the ic card
US6038400A (en) Self-configuring interface circuitry, including circuitry for identifying a protocol used to send signals to the interface circuitry, and circuitry for receiving the signals using the identified protocol
US6493770B1 (en) System for reconfiguring a peripheral device by downloading information from a host and electronically simulating a physical disconnection and reconnection to reconfigure the device
US7194593B2 (en) Memory hub with integrated non-volatile memory
US5581709A (en) Multiple computer system using I/O port adaptor to selectively route transaction packets to host or shared I/O device
US6326806B1 (en) FPGA-based communications access point and system for reconfiguration
US5778195A (en) PC card
US20030093598A1 (en) Universal interface simulating multiple interface protocols
US7281082B1 (en) Flexible scheme for configuring programmable semiconductor devices using or loading programs from SPI-based serial flash memories that support multiple SPI flash vendors and device families
US6629172B1 (en) Multi-chip addressing for the I2C bus
US6901457B1 (en) Multiple mode communications system
EP1235351A1 (en) Programmable logic device and programming method
US6725313B1 (en) Communications system and method with multilevel connection identification
US7209995B2 (en) Efficient connection between modules of removable electronic circuit cards
US5802333A (en) Network inter-product stacking mechanism in which stacked products appear to the network as a single device
US7957173B2 (en) Composite memory having a bridging device for connecting discrete memory devices to a system
US5847450A (en) Microcontroller having an n-bit data bus width with less than n I/O pins
US6067593A (en) Universal memory bus and card
US20030107399A1 (en) Method and system for use of an embedded field programmable gate array interconnect for flexible I/O connectivity
US5623687A (en) Reset configuration in a data processing system and method therefor
EP1132824A2 (en) Electronic device with card interface
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US20070180181A1 (en) USB interface provided with host/device function and its control method
WO2009089301A1 (en) Variable-width memory module and buffer

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees