JP2002231783A - Semiconductor manufacturing apparatus - Google Patents

Semiconductor manufacturing apparatus

Info

Publication number
JP2002231783A
JP2002231783A JP2001025224A JP2001025224A JP2002231783A JP 2002231783 A JP2002231783 A JP 2002231783A JP 2001025224 A JP2001025224 A JP 2001025224A JP 2001025224 A JP2001025224 A JP 2001025224A JP 2002231783 A JP2002231783 A JP 2002231783A
Authority
JP
Japan
Prior art keywords
lock chamber
load lock
exhaust
semiconductor substrate
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001025224A
Other languages
Japanese (ja)
Inventor
Naoki Nishino
直樹 西野
Kazuo Yokota
和男 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001025224A priority Critical patent/JP2002231783A/en
Publication of JP2002231783A publication Critical patent/JP2002231783A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor manufacturing apparatus capable of restricting star-up of particle dust at the time of gas introduction into a load- lock chamber and at the time of evacuation. SOLUTION: A load-lock chamber 1 is provided with a gas introduction port 2 at the center of an upper surface 1a. The gas introduction port 2 is connected to a normal purge line 5 and a slow purge line 6 via a purge line 3 and a switch valve 4 having a pressure regulating function. Further, an exhaust port 7 is provided at four corners of a bottom surface 1b. Exhaust ports 7a, 7b, 7c, 7d provided at respective corners are disposed at outward positions of a semiconductor substrate 11 so as not to overlap the semiconductor substrate 11. Each of the exhaust ports 7a, 7b, 7c, 7d is connected to exhaust lines 8a, 8b, 8c, 8d, to be connected to an evacuating line 10 via an exhaust regulation valve 9 having the pressure regulation function.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ロードロック室に
おけるパーティクルの巻き上げを抑制し、半導体基板表
面へのパーティクルの付着を防止することが可能な半導
体製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus capable of suppressing winding of particles in a load lock chamber and preventing particles from adhering to the surface of a semiconductor substrate.

【0002】[0002]

【従来の技術】従来から、真空処理室を有する半導体製
造装置、例えばイオン注入装置、エッチング装置、アッ
シング装置などでは、真空処理室内を直接大気圧に戻し
てしまうと、再び真空処理室内を所定の真空度に設定す
るのに時間を要する。このため、真空処理室に隣接する
ように予備真空室、いわゆるロードロック室を設け、こ
のロードロック室だけを大気圧に戻すよう構成されたも
のが多く、ロードロック室を介して被処理物、例えば半
導体基板を真空処理室内に搬入、搬出する。
2. Description of the Related Art Conventionally, in a semiconductor manufacturing apparatus having a vacuum processing chamber, for example, an ion implantation apparatus, an etching apparatus, an ashing apparatus, etc., when the vacuum processing chamber is directly returned to the atmospheric pressure, the vacuum processing chamber is again brought into a predetermined state. It takes time to set the degree of vacuum. For this reason, a preliminary vacuum chamber, a so-called load lock chamber, is provided adjacent to the vacuum processing chamber, and in many cases, only this load lock chamber is configured to return to the atmospheric pressure. For example, a semiconductor substrate is carried into and out of a vacuum processing chamber.

【0003】以下図面を参照しながら、従来の半導体製
造装置のロードロック室の一例について説明する。
Hereinafter, an example of a load lock chamber of a conventional semiconductor manufacturing apparatus will be described with reference to the drawings.

【0004】図5は従来の半導体製造装置のロードロッ
ク室の断面構成図である。図5において、ロードロック
室51は、側面にガス導入口52と排気口53とが設け
られている。ガス導入口52には、切り換えバルブ54
を介して通常パージ用ライン55とスローパージ用ライ
ン56とが接続されており、排気口53には真空排気ポ
ンプ(図示せず)に接続されている排気用ライン57が
接続されている。
FIG. 5 is a sectional view of a load lock chamber of a conventional semiconductor manufacturing apparatus. In FIG. 5, the load lock chamber 51 is provided with a gas introduction port 52 and an exhaust port 53 on a side surface. A switching valve 54 is provided at the gas inlet 52.
The normal purging line 55 and the slow purging line 56 are connected to each other through a port, and the evacuation port 53 is connected to an evacuation line 57 connected to a vacuum evacuation pump (not shown).

【0005】以上のように構成された半導体製造装置の
ロードロック室51への半導体基板58の搬入および搬
出の動作について説明する。
The operation of loading and unloading the semiconductor substrate 58 into and from the load lock chamber 51 of the semiconductor manufacturing apparatus configured as described above will be described.

【0006】最初に、ロードロック室51への半導体基
板58の搬入動作について説明する。
First, an operation of loading the semiconductor substrate 58 into the load lock chamber 51 will be described.

【0007】まず、ロードロック室51が低圧(真空)
になっている場合、ロードロック室51内に、スローパ
ージ用ライン56を用いて窒素ガスあるいは空気などの
気体をガス導入口52から導入した後、室内圧が数万P
aになれば切り換えバルブ54によって通常パージ用ラ
イン55に切り換えて大量の気体を導入させ、室内圧が
大気圧以上になれば気体の導入を停止する。
First, the load lock chamber 51 has a low pressure (vacuum).
When a gas such as nitrogen gas or air is introduced into the load lock chamber 51 from the gas inlet 52 using the slow purge line 56, the indoor pressure becomes tens of thousands P
When it becomes a, the switching valve 54 switches to the normal purge line 55 to introduce a large amount of gas, and when the room pressure becomes higher than the atmospheric pressure, the introduction of the gas is stopped.

【0008】次に、ロードロック室51に設けられた搬
入口(図示せず)を開け、ロードロック室51内に半導
体基板58を搬入した後、搬入口を閉める。その後、真
空排気ポンプに接続された排気用ライン57を用いて、
室内に残存する大気を排気口53から排気を行い、室内
圧が所定の室内圧になるまで真空排気を行う。
Next, a loading port (not shown) provided in the load lock chamber 51 is opened, and after the semiconductor substrate 58 is loaded into the load lock chamber 51, the loading port is closed. Thereafter, using the exhaust line 57 connected to the vacuum exhaust pump,
The air remaining in the room is exhausted from the exhaust port 53, and vacuum exhaust is performed until the indoor pressure reaches a predetermined indoor pressure.

【0009】次に、ロードロック室51から隣接する真
空処理室(図示せず)に半導体基板58を搬入し、真空
処理室内にて例えばイオン注入、エッチング、アッシン
グなどの処理を行う。
Next, the semiconductor substrate 58 is carried from the load lock chamber 51 to an adjacent vacuum processing chamber (not shown), and processes such as ion implantation, etching, and ashing are performed in the vacuum processing chamber.

【0010】次に、ロードロック室51からの半導体基
板58の搬出動作について説明する。
Next, the operation of unloading the semiconductor substrate 58 from the load lock chamber 51 will be described.

【0011】まず、真空処理室(図示せず)内で処理し
た半導体基板58を真空処理室からロードロック室51
内に搬出する。
First, a semiconductor substrate 58 processed in a vacuum processing chamber (not shown) is transferred from the vacuum processing chamber to the load lock chamber 51.
Take out inside.

【0012】次に、低圧(真空)になっているロードロ
ック室51内に、スローパージ用ライン56を用いて気
体をガス導入口52から導入した後、室内圧が数万Pa
になれば切り換えバルブ54によって通常パージ用ライ
ン55に切り換えて大量の気体を導入させ、室内圧が大
気圧以上になれば気体の導入を停止する。
Next, after a gas is introduced into the low pressure (vacuum) load lock chamber 51 through the gas inlet 52 using the slow purge line 56, the indoor pressure is reduced to several tens of thousands Pa.
Then, the switching valve 54 switches to the normal purge line 55 to introduce a large amount of gas, and stops the introduction of gas when the room pressure becomes higher than the atmospheric pressure.

【0013】次に、ロードロック室51に設けられた搬
出口(図示せず)を開け、ロードロック室51内から半
導体基板58を搬出する。
Next, a carry-out port (not shown) provided in the load lock chamber 51 is opened, and the semiconductor substrate 58 is carried out from the load lock chamber 51.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体製造装置では、ロードロック室51の側面に
設けられたガス導入口52から気体を導入した際に、導
入された気体が乱流になりやすく、ロードロック室51
内に存在するパーティクルや半導体基板58の裏面に付
着しているパーティクルを巻き上げ、半導体基板58の
表面にパーティクルが付着するという問題がある。
However, in the conventional semiconductor manufacturing apparatus described above, when gas is introduced from the gas inlet 52 provided on the side surface of the load lock chamber 51, the introduced gas becomes turbulent. Easy, load lock chamber 51
There is a problem that particles existing inside the semiconductor substrate and particles adhering to the back surface of the semiconductor substrate 58 are wound up, and the particles adhere to the surface of the semiconductor substrate 58.

【0015】また、ロードロック室51の側面に設けら
れた排気口53から室内の残留気体(空気)を排気する
際には、排気される残留気体が乱流になりやすく、ロー
ドロック室51内に存在するパーティクルや半導体基板
58の裏面に付着しているパーティクルを巻き上げ、半
導体基板58の表面にパーティクルが付着するという問
題がある。
When the residual gas (air) in the room is exhausted from the exhaust port 53 provided on the side surface of the load lock chamber 51, the exhausted gas tends to become turbulent, and There is a problem that particles existing on the semiconductor substrate 58 and particles adhering to the back surface of the semiconductor substrate 58 are wound up, and the particles adhere to the surface of the semiconductor substrate 58.

【0016】このように、巻き上げられたパーティクル
が半導体基板58の表面上に再付着することによって、
製造される半導体装置の歩留まりが低下するという問題
がある。
As described above, the rolled-up particles adhere to the surface of the semiconductor substrate 58 again,
There is a problem that the yield of manufactured semiconductor devices is reduced.

【0017】本発明は、ロードロック室へのガス導入時
および真空排気時の気流を層流化することによって、パ
ーティクルの巻き上げを抑制することができる半導体製
造装置を提供することを目的とする。
It is an object of the present invention to provide a semiconductor manufacturing apparatus capable of suppressing winding of particles by laminating an air flow at the time of introducing a gas into a load lock chamber and at the time of evacuation.

【0018】[0018]

【課題を解決するための手段】本発明に係る半導体製造
装置は、ロードロック室を有する半導体製造装置におい
て、ロードロック室が、上面に設けられたガス導入口
と、底面に設けられた複数の排気口とを備え、複数の排
気口が、ロードロック室に搬入された搬入物とオーバー
ラップしないように搬入物の外方位置に配置されてい
る。
According to the present invention, there is provided a semiconductor manufacturing apparatus having a load lock chamber, wherein the load lock chamber has a gas inlet provided on an upper surface and a plurality of gas inlets provided on a lower surface. An exhaust port is provided, and the plurality of exhaust ports are arranged at positions outside the load so as not to overlap with the load carried into the load lock chamber.

【0019】この構成により、ガス導入口から導入され
た気体の搬入物の裏面側への回り込みによるパーティク
ルの巻き上げを抑制することができる。
With this configuration, it is possible to suppress the particles from being wound up due to the gas introduced from the gas introduction port wrapping around to the back side.

【0020】上記半導体製造装置において、複数の排気
口として、少なくとも底面の各コーナー部にそれぞれ設
けられた4つの排気口を有している。この構成によっ
て、コーナー部における気流のよどみ及び気流の乱れを
なくし、ロードロック室に付着しているパーティクルの
巻き上げを抑制することができる。
In the above-described semiconductor manufacturing apparatus, at least four exhaust ports are provided at each corner of the bottom surface as the plurality of exhaust ports. With this configuration, stagnation of airflow and turbulence of the airflow in the corner portion can be eliminated, and winding of particles adhering to the load lock chamber can be suppressed.

【0021】上記半導体製造装置において、ガス導入口
が、ロードロック室の上面の中央部に設けられている。
または、ガス導入口が、ロードロック室の上面に設けら
れたガス層流化フィルタを有するフィルタ室からなる。
または、ガス導入口が、複数の排気口と同数個設けられ
ており、ロードロック室の上面に、複数の排気口に対向
するようにそれぞれ設けられている。これらのいずれの
構成においても、ガス導入口から導入された気体の流れ
を複数の排気口に対して層流的にすることができ、パー
ティクルの巻き上がりを抑制することができる。
In the above-mentioned semiconductor manufacturing apparatus, the gas inlet is provided at the center of the upper surface of the load lock chamber.
Alternatively, the gas inlet comprises a filter chamber having a gas laminarization filter provided on the upper surface of the load lock chamber.
Alternatively, the same number of gas inlets as the plurality of exhaust ports are provided, and provided on the upper surface of the load lock chamber so as to face the plurality of exhaust ports, respectively. In any of these configurations, the flow of the gas introduced from the gas introduction port can be made laminar to the plurality of exhaust ports, and the curling of particles can be suppressed.

【0022】上記半導体製造装置において、ロードロッ
ク室の側面に、巻き上がり防止板が設けられている。こ
の巻き上がり防止板によって、パーティクルの巻き上が
りが抑制される。
In the above-described semiconductor manufacturing apparatus, a roll-up preventing plate is provided on a side surface of the load lock chamber. The curling-up prevention plate suppresses curling of particles.

【0023】[0023]

【発明の実施の形態】(第1の実施形態)図1は、本発
明の第1の実施形態に係る半導体製造装置の一例であ
り、図1(a)は上面から見た平面構成図、図1(b)
は図1(a)のA−A線箇所の断面構成図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 shows an example of a semiconductor manufacturing apparatus according to a first embodiment of the present invention, and FIG. FIG. 1 (b)
FIG. 2 is a sectional configuration view taken along a line AA in FIG.

【0024】図1に示す半導体製造装置のロードロック
室1は、上面1aの中央部にガス導入口2が設けられて
おり、ガス導入口2には、パージ用ライン3が接続され
ており、圧力調整機能を有する切り換えバルブ4を介し
て通常パージ用ライン5とスローパージ用ライン6とに
接続されている。また、底面1bの4つのコーナー部に
は、排気口7が設けられており、各コーナー部に設けら
れた排気口7a、7b、7c、7dは、搬入物である半
導体基板11とオーバーラップしないように半導体基板
11の外方位置に配置されている。そして、各排気口7
a、7b、7c、7dには、排気用ライン8a、8b、
8c、8dがそれぞれ接続されており、圧力調整機能を
有する排気調整バルブ9を介して真空排気用ライン10
に接続されている。真空排気用ライン10は、真空排気
ポンプ(図示せず)に接続されている。
The load lock chamber 1 of the semiconductor manufacturing apparatus shown in FIG. 1 is provided with a gas inlet 2 at the center of the upper surface 1a, and the gas inlet 2 is connected to a purge line 3. It is connected to a normal purge line 5 and a slow purge line 6 via a switching valve 4 having a pressure adjusting function. Exhaust ports 7 are provided at four corners of the bottom surface 1b, and the exhaust ports 7a, 7b, 7c, and 7d provided at the corners do not overlap with the semiconductor substrate 11 that is a load. Is arranged at a position outside the semiconductor substrate 11 as described above. And each exhaust port 7
a, 7b, 7c, 7d have exhaust lines 8a, 8b,
8c and 8d are connected to each other, and a vacuum exhaust line 10 is connected through an exhaust adjusting valve 9 having a pressure adjusting function.
It is connected to the. The evacuation line 10 is connected to an evacuation pump (not shown).

【0025】以上のように構成された半導体製造装置の
ロードロック室への半導体基板の搬入および搬出の動作
について説明する。
The operation of loading and unloading the semiconductor substrate into and from the load lock chamber of the semiconductor manufacturing apparatus configured as described above will be described.

【0026】最初に、ロードロック室1への半導体基板
11の搬入動作について説明する。
First, the operation of loading the semiconductor substrate 11 into the load lock chamber 1 will be described.

【0027】まず、ロードロック室1が低圧(真空)に
なっている場合、ロードロック室1内に、スローパージ
用ライン6を用いて気体である例えば窒素ガスをガス導
入口2から導入した後、室内圧が数万Paになれば切り
換えバルブ4によって通常パージ用ライン5に切り換え
て大量の窒素ガスを導入させ、室内圧が大気圧以上にな
れば窒素ガスの導入を停止する。このとき、スローパー
ジ用ライン6及び通常パージ用ライン5を用いて窒素ガ
スを導入する際に、所定の室内圧例えば大気圧になるま
で導入される窒素ガスの導入量よりも少ない排気量にな
るように排気調整バルブ9で調整しながら真空排気用ラ
イン10から窒素ガス(気体)を排気する。
First, when the load lock chamber 1 is at a low pressure (vacuum), a gas such as nitrogen gas is introduced into the load lock chamber 1 from the gas inlet 2 using the slow purge line 6. When the indoor pressure reaches tens of thousands Pa, the switching valve 4 switches to the normal purge line 5 to introduce a large amount of nitrogen gas, and when the indoor pressure becomes higher than the atmospheric pressure, the introduction of the nitrogen gas is stopped. At this time, when nitrogen gas is introduced using the slow purge line 6 and the normal purge line 5, the amount of exhaust gas is smaller than the amount of nitrogen gas introduced until a predetermined indoor pressure, for example, atmospheric pressure is introduced. The nitrogen gas (gas) is exhausted from the evacuation line 10 while adjusting with the exhaust adjustment valve 9 as described above.

【0028】次に、ロードロック室1に設けられた搬入
口(図示せず)を開け、ロードロック室1内に半導体基
板11を搬入した後、搬入口を閉める。その後、真空排
気ポンプに接続された真空排気用ライン10を用いて、
室内に残存する気体(空気)を排気口7a、7b、7
c、7dから均等に排気を行い、室内圧が所定の室内圧
になるまで真空排気を行う。このとき、室内圧が数万P
aになるまで排気調整バルブ9で調整してスロー排気を
行う。なお、スロー排気する際に、所定の室内圧になる
まで排気量よりも少ない窒素ガスをスローパージ用ライ
ン6から導入しながら排気してもよい。
Next, a loading port (not shown) provided in the load lock chamber 1 is opened, and after the semiconductor substrate 11 is loaded into the load lock chamber 1, the loading port is closed. Then, using the evacuation line 10 connected to the evacuation pump,
The gas (air) remaining in the room is discharged to the exhaust ports 7a, 7b, 7
Evacuation is performed evenly from c and 7d, and evacuation is performed until the indoor pressure reaches a predetermined indoor pressure. At this time, the indoor pressure is tens of thousands of P
The exhaust gas is adjusted by the exhaust adjusting valve 9 until the value of “a” is reached, and the slow exhaust is performed. At the time of slow exhaust, exhaust may be performed while introducing a smaller amount of nitrogen gas from the slow purge line 6 until a predetermined indoor pressure is reached.

【0029】次に、ロードロック室1から隣接する真空
処理室(図示せず)に半導体基板11を搬入し、真空処
理室内にて例えばイオン注入、エッチング、アッシング
などの処理を行う。
Next, the semiconductor substrate 11 is carried from the load lock chamber 1 to an adjacent vacuum processing chamber (not shown), and processes such as ion implantation, etching, and ashing are performed in the vacuum processing chamber.

【0030】次に、ロードロック室からの半導体基板の
搬出動作について説明する。
Next, the operation of unloading the semiconductor substrate from the load lock chamber will be described.

【0031】まず、真空処理室(図示せず)内で処理し
た半導体基板11を真空処理室からロードロック室1内
に搬出する。
First, the semiconductor substrate 11 processed in a vacuum processing chamber (not shown) is carried out from the vacuum processing chamber into the load lock chamber 1.

【0032】次に、低圧(真空)になっているロードロ
ック室1内に、スローパージ用ライン6を用いて窒素ガ
スをガス導入口2から導入した後、室内圧が数万Paに
なれば切り換えバルブ4によって通常パージ用ライン5
に切り換えて大量の窒素ガスを導入させ、室内圧が大気
圧以上になれば窒素ガスの導入を停止する。このとき、
スローパージ用ライン6及び通常パージ用ライン5を用
いて窒素ガスを導入する際に、所定の室内圧例えば大気
圧になるまで導入される窒素ガスの導入量よりも少ない
排気量になるように排気調整バルブ9で調整しながら真
空排気用ライン10から窒素ガスを排気する。
Next, after nitrogen gas is introduced into the low pressure (vacuum) load lock chamber 1 through the gas inlet 2 using the slow purge line 6, if the indoor pressure becomes tens of thousands Pa, Normal purge line 5 by switching valve 4
And a large amount of nitrogen gas is introduced. When the indoor pressure becomes equal to or higher than the atmospheric pressure, the introduction of the nitrogen gas is stopped. At this time,
When the nitrogen gas is introduced using the slow purge line 6 and the normal purge line 5, the exhaust gas is exhausted so as to have a smaller exhaust amount than the introduced amount of the nitrogen gas introduced up to a predetermined room pressure, for example, atmospheric pressure. The nitrogen gas is exhausted from the evacuation line 10 while adjusting with the adjusting valve 9.

【0033】次に、ロードロック室1に設けられた搬出
口(図示せず)を開け、ロードロック室1内から半導体
基板11を搬出する。
Next, a carry-out port (not shown) provided in the load lock chamber 1 is opened, and the semiconductor substrate 11 is carried out from the load lock chamber 1.

【0034】この第1の実施形態の構成によれば、ロー
ドロック室1の底面1bのコーナー部に排気口7が設け
られており、各コーナー部に設けられた排気口7a、7
b、7c、7dは、搬入物である半導体基板11とオー
バーラップしないように半導体基板11の外方位置に配
置されている。このコーナー部に設けられた排気口7
a、7b、7c、7dによって、コーナー部における気
流のよどみ及び気流の乱れをなくし、且つ、ガス導入口
2から導入された窒素ガスの半導体基板11の裏面側へ
の回り込みを抑制することができる。従って、半導体基
板11の裏面に付着しているパーティクルや半導体基板
11の裏面下に位置するロードロック室の底面に付着し
ているパーティクルの巻き上げを抑制することができ
る。ロードロック室1内を大気圧に戻す場合、上面1a
の中央部に設けられたガス導入口2から窒素ガスを導入
すると同時に、排気口7a、7b、7c、7dから導入
される窒素ガスの導入量よりも少ない排気量で排気しな
がら徐々に圧力を高めていくことにより、パーティクル
の巻き上げが抑制され、かつ、巻き上がったパーティク
ルを即座に各排気口7a、7b、7c、7dから排出す
ることができる。また、ロードロック室1内を所定の室
内圧まで真空排気する場合も同様に、底面1bのコーナ
ー部に設けられた排気口7a、7b、7c、7dから気
体を排気すると同時に、上面1aの中央部に設けられた
ガス導入口2から排気量よりも少ない窒素ガスを導入し
ながら徐々に圧力を低下させていくことにより、パーテ
ィクルの巻き上げが抑制され、かつ、巻き上がったパー
ティクルを即座に各排気口7a、7b、7c、7dから
排出することができる。
According to the configuration of the first embodiment, the exhaust ports 7 are provided at the corners of the bottom surface 1b of the load lock chamber 1, and the exhaust ports 7a, 7 provided at each corner are provided.
b, 7c, and 7d are arranged at positions outside the semiconductor substrate 11 so as not to overlap with the semiconductor substrate 11 that is carried in. Exhaust port 7 provided at this corner
By a, 7b, 7c, and 7d, stagnation of airflow and turbulence of airflow at corners can be eliminated and nitrogen gas introduced from the gas inlet 2 can be prevented from flowing to the back surface side of the semiconductor substrate 11. . Therefore, it is possible to prevent the particles attached to the back surface of the semiconductor substrate 11 and the particles attached to the bottom surface of the load lock chamber located below the back surface of the semiconductor substrate 11 from being wound up. When returning the inside of the load lock chamber 1 to the atmospheric pressure, the upper surface 1a
At the same time, nitrogen gas is introduced from the gas introduction port 2 provided at the center of the nozzle, and the pressure is gradually reduced while exhausting with a smaller exhaust gas amount than the introduction amount of the nitrogen gas introduced from the exhaust ports 7a, 7b, 7c, 7d. By increasing the height, the winding of the particles is suppressed, and the wound particles can be immediately discharged from the exhaust ports 7a, 7b, 7c, and 7d. Similarly, when the interior of the load lock chamber 1 is evacuated to a predetermined indoor pressure, gas is exhausted from the exhaust ports 7a, 7b, 7c, 7d provided at the corners of the bottom surface 1b, and at the same time, the center of the upper surface 1a is exhausted. By gradually lowering the pressure while introducing a smaller amount of nitrogen gas than the amount of exhaust gas from the gas inlet port 2 provided in the section, the winding of the particles is suppressed and the swirled particles are immediately exhausted from each part. It can be discharged from the mouths 7a, 7b, 7c, 7d.

【0035】(第2の実施形態)図2は、本発明の第2
の実施形態に係る半導体製造装置の一例であり、図2
(a)は上面から見た平面構成図、図2(b)は図2
(a)のB−B線箇所の断面構成図である。
(Second Embodiment) FIG. 2 shows a second embodiment of the present invention.
FIG. 2 is an example of a semiconductor manufacturing apparatus according to the embodiment, and FIG.
FIG. 2A is a plan view of the structure viewed from above, and FIG.
It is a sectional lineblock diagram of the BB line part of (a).

【0036】図2に示す半導体製造装置のロードロック
室1は、上面1aにガス層流化フィルタ12aを有する
フィルタ室12が設けられており、フィルタ室12に
は、パージ用ライン3が接続されており、圧力調整機能
を有する切り換えバルブ4を介して通常パージ用ライン
5とスローパージ用ライン6とに接続されている。この
ガス層流化フィルタ12aは、半導体基板11よりも面
積を大きくして半導体基板11が全てオーバーラップす
るように配置することが望ましい。
The load lock chamber 1 of the semiconductor manufacturing apparatus shown in FIG. 2 is provided with a filter chamber 12 having a gas laminarization filter 12a on an upper surface 1a, and a purge line 3 is connected to the filter chamber 12. It is connected to a normal purge line 5 and a slow purge line 6 via a switching valve 4 having a pressure adjusting function. It is desirable that the gas laminarization filter 12a has a larger area than the semiconductor substrate 11 and is arranged so that the semiconductor substrates 11 all overlap.

【0037】また、底面1bのコーナー部には、排気口
7が設けられており、各コーナー部に設けられた排気口
7a、7b、7c、7dは、搬入物である半導体基板1
1とオーバーラップしないように半導体基板11の外方
位置に配置されている。そして、各排気口7a、7b、
7c、7dには、排気用ライン8a、8b、8c、8d
がそれぞれ接続されており、圧力調整機能を有する排気
調整バルブ9を介して真空排気用ライン10に接続され
ている。真空排気用ライン10は、真空排気ポンプ(図
示せず)に接続されている。
Exhaust ports 7 are provided at the corners of the bottom surface 1b, and the exhaust ports 7a, 7b, 7c, 7d provided at the respective corners are connected to the semiconductor substrate 1 to be carried in.
1 are arranged at positions outside the semiconductor substrate 11 so as not to overlap. And each exhaust port 7a, 7b,
7c and 7d have exhaust lines 8a, 8b, 8c and 8d
Are connected to a vacuum exhaust line 10 via an exhaust adjusting valve 9 having a pressure adjusting function. The evacuation line 10 is connected to an evacuation pump (not shown).

【0038】以上のように構成された半導体製造装置の
ロードロック室1への半導体基板11の搬入および搬出
の動作は、第1の実施形態と同様な方法で行うことがで
きる。但し、窒素ガスなどの気体の導入は、ガス層流化
フィルタ12aを有するフィルタ室12を介して導入す
る。
The operation of loading and unloading the semiconductor substrate 11 into and from the load lock chamber 1 of the semiconductor manufacturing apparatus configured as described above can be performed in the same manner as in the first embodiment. However, gas such as nitrogen gas is introduced through the filter chamber 12 having the gas laminarization filter 12a.

【0039】この第2の実施形態の構成によれば、ロー
ドロック室1の底面1bのコーナー部に排気口7が設け
られており、各コーナー部に設けられた排気口7a、7
b、7c、7dは、搬入物である半導体基板11とオー
バーラップしないように半導体基板11の外方位置に配
置されている。これによって、第1の実施形態と同様な
効果が得られる。さらに、ロードロック室1の上面1a
には、窒素ガスなどの気体を層流化して導入することが
できるガス層流化フィルタ12aを有するフィルタ室1
2が設けられている。これによって、ロードロック室1
内に導入される気体の流れをさらに層流化することがで
きるので、さらに、パーティクルの巻き上げを抑制する
ことができる。
According to the configuration of the second embodiment, the exhaust ports 7 are provided at the corners of the bottom surface 1b of the load lock chamber 1, and the exhaust ports 7a, 7 provided at each corner are provided.
b, 7c, and 7d are arranged at positions outside the semiconductor substrate 11 so as not to overlap with the semiconductor substrate 11 that is a load. Thereby, the same effect as in the first embodiment can be obtained. Further, the upper surface 1a of the load lock chamber 1
Has a filter chamber 1 having a gas laminarization filter 12a into which a gas such as nitrogen gas can be introduced in a laminar flow.
2 are provided. Thus, the load lock chamber 1
Since the flow of the gas introduced into the inside can be further made laminar, the winding of particles can be further suppressed.

【0040】(第3の実施形態)図3は、本発明の第3
の実施形態に係る半導体製造装置の一例であり、図3
(a)は上面から見た平面構成図、図3(b)は図3
(a)のC−C線箇所の断面構成図である。
(Third Embodiment) FIG. 3 shows a third embodiment of the present invention.
FIG. 3 is an example of a semiconductor manufacturing apparatus according to the embodiment, and FIG.
FIG. 3A is a plan view showing the structure when viewed from above, and FIG.
It is a sectional lineblock diagram of a CC line part of (a).

【0041】図3に示す半導体製造装置のロードロック
室1は、上面1aのコーナー部にガス導入口2が設けら
れており、各コーナー部に設けられたガス導入口2a、
2b、2c、2dは、搬入物である半導体基板11とオ
ーバーラップしないように半導体基板11の外方位置に
配置されている。そして、各ガス導入口2a、2b、2
c、2dには、それぞれにパージ用ライン3が接続され
ており、圧力調整機能を有する切り換えバルブ4を介し
て通常パージ用ライン5とスローパージ用ライン6とに
接続されている。
The load lock chamber 1 of the semiconductor manufacturing apparatus shown in FIG. 3 is provided with gas inlets 2 at corners of the upper surface 1a, and gas inlets 2a provided at each corner.
2b, 2c and 2d are arranged at positions outside the semiconductor substrate 11 so as not to overlap with the semiconductor substrate 11 to be carried. Then, each gas inlet 2a, 2b, 2
A purge line 3 is connected to each of c and 2d, and is connected to a normal purge line 5 and a slow purge line 6 via a switching valve 4 having a pressure adjusting function.

【0042】また、底面1bのコーナー部には、排気口
7が設けられており、各コーナー部に設けられた排気口
7a、7b、7c、7dは、搬入物である半導体基板1
1とオーバーラップしないように半導体基板11の外方
位置に配置されている。そして、各排気口7a、7b、
7c、7dには、排気用ライン8a、8b、8c、8d
(8c及び8dは図示せず)がそれぞれ接続されてお
り、圧力調整機能を有する排気調整バルブ9を介して真
空排気用ライン10に接続されている。真空排気用ライ
ン10は、真空排気ポンプ(図示せず)に接続されてい
る。
Exhaust ports 7 are provided at the corners of the bottom surface 1b, and the exhaust ports 7a, 7b, 7c, 7d provided at each corner are provided with the semiconductor substrate 1 which is a carry-in object.
1 are arranged at positions outside the semiconductor substrate 11 so as not to overlap. And each exhaust port 7a, 7b,
7c and 7d have exhaust lines 8a, 8b, 8c and 8d
(8c and 8d are not shown) are connected to the vacuum exhaust line 10 via an exhaust adjusting valve 9 having a pressure adjusting function. The evacuation line 10 is connected to an evacuation pump (not shown).

【0043】この第3の実施形態では、排気口7a、7
b、7c、7dとガス導入口2a、2b、2c、2dと
がそれぞれ対向するように設けることが望ましい。
In the third embodiment, the exhaust ports 7a, 7
It is desirable that the gas inlets 2a, 2b, 2c, and 2d face the gas inlets b, 7c, and 7d, respectively.

【0044】以上のように構成された半導体製造装置の
ロードロック室1への半導体基板11の搬入および搬出
の動作は、第1の実施形態と同様な方法で行うことがで
きる。但し、窒素ガスの導入は、上面1aの各コーナー
部に設けられたガス導入口2a、2b、2c、2dから
均等に導入する。
The operation of loading and unloading the semiconductor substrate 11 into and from the load lock chamber 1 of the semiconductor manufacturing apparatus configured as described above can be performed in the same manner as in the first embodiment. However, nitrogen gas is introduced uniformly from the gas inlets 2a, 2b, 2c, 2d provided at each corner of the upper surface 1a.

【0045】この第3の実施形態の構成によれば、ロー
ドロック室1の底面1bのコーナー部に排気口7が設け
られており、各コーナー部に設けられた排気口7a、7
b、7c、7dは、搬入物である半導体基板11とオー
バーラップしないように半導体基板11の外方位置に配
置されている。これによって、第1の実施形態と同様な
効果が得られる。さらに、上面1aのコーナー部にガス
導入口2が設けられており、各コーナー部に設けられた
ガス導入口2a、2b、2c、2dは、搬入物である半
導体基板11とオーバーラップしないように半導体基板
11の外方位置に配置されている。しかも、排気口7
a、7b、7c、7dとガス導入口2a、2b、2c、
2dとが対向して設けられている。これによって、ロー
ドロック室1内に導入される気体の流れをさらに層流化
することができるので、パーティクルの巻き上げを抑制
することができる。また、ガス導入口2a、2b、2
c、2dに対して、排気口7a、7b、7c、7dの口
径を大きくしておけば、さらにパーティクルの巻き上げ
を抑制することができる。
According to the configuration of the third embodiment, the exhaust ports 7 are provided at the corners of the bottom surface 1b of the load lock chamber 1, and the exhaust ports 7a, 7 provided at each corner are provided.
b, 7c, and 7d are arranged at positions outside the semiconductor substrate 11 so as not to overlap with the semiconductor substrate 11 that is carried in. Thereby, the same effect as in the first embodiment can be obtained. Further, gas inlets 2 are provided at the corners of the upper surface 1a, and the gas inlets 2a, 2b, 2c, 2d provided at the respective corners do not overlap with the semiconductor substrate 11, which is a load. It is arranged at a position outside the semiconductor substrate 11. Moreover, the exhaust port 7
a, 7b, 7c, 7d and gas inlets 2a, 2b, 2c,
2d are provided to face each other. Thereby, the flow of the gas introduced into the load lock chamber 1 can be further laminarized, so that the winding of the particles can be suppressed. In addition, gas inlets 2a, 2b, 2
If the diameters of the exhaust ports 7a, 7b, 7c, 7d are made larger than those of c, 2d, it is possible to further suppress the winding of particles.

【0046】(第4の実施形態)図4は、本発明の第4
の実施形態に係る半導体製造装置の一例であり、図4
(a)は上面から見た平面構成図、図4(b)は図4
(a)のD−D線箇所の断面構成図である。
(Fourth Embodiment) FIG. 4 shows a fourth embodiment of the present invention.
FIG. 4 is an example of a semiconductor manufacturing apparatus according to the embodiment, and FIG.
4A is a plan view showing the structure viewed from above, and FIG.
It is sectional drawing of the DD line | wire part of (a).

【0047】図4に示す半導体製造装置のロードロック
室1は、上面1aの中央部にガス導入口2が設けられて
おり、ガス導入口2には、パージ用ライン3が接続され
ており、圧力調整機能を有する切り換えバルブ4を介し
て通常パージ用ライン5とスローパージ用ライン6とに
接続されている。
The load lock chamber 1 of the semiconductor manufacturing apparatus shown in FIG. 4 is provided with a gas inlet 2 at the center of the upper surface 1a, and the gas inlet 2 is connected to a purge line 3. It is connected to a normal purge line 5 and a slow purge line 6 via a switching valve 4 having a pressure adjusting function.

【0048】また、底面1bのコーナー部には、排気口
7が設けられており、各コーナー部に設けられた排気口
7a、7b、7c、7dは、搬入物である半導体基板1
1とオーバーラップしないように半導体基板11の外方
位置に配置されている。そして、各排気口7a、7b、
7c、7dには、排気用ライン8a、8b、8c、8d
がそれぞれ接続されており、圧力調整機能を有する排気
調整バルブ9を介して真空排気用ライン10に接続され
ている。真空排気用ライン10は、真空排気ポンプ(図
示せず)に接続されている。
Exhaust ports 7 are provided at the corners of the bottom surface 1b, and the exhaust ports 7a, 7b, 7c, 7d provided at each corner are provided with the semiconductor substrate 1 which is a carry-in object.
1 are arranged at positions outside the semiconductor substrate 11 so as not to overlap. And each exhaust port 7a, 7b,
7c and 7d have exhaust lines 8a, 8b, 8c and 8d
Are connected to a vacuum exhaust line 10 via an exhaust adjusting valve 9 having a pressure adjusting function. The evacuation line 10 is connected to an evacuation pump (not shown).

【0049】また、側面1c及び1dには、複数の巻き
上がり防止板13a、13b、13cがそれぞれ設けら
れている。これらの巻き上がり防止板13は、先端が下
向きになるように側面1c及び1dに取り付けられてお
り、側面1c及び1dと各巻き上がり防止板13との間
の角度14が鋭角に成っている。また、側面1c及び1
dにそれぞれ取り付けられた複数の巻き上がり防止板1
3のうち、少なくとも一番下段の巻き上がり防止板13
aは、先端部が半導体基板11の表面よりも低い位置に
(底面側)なるように設けることが望ましい。
The side surfaces 1c and 1d are provided with a plurality of anti-winding plates 13a, 13b and 13c, respectively. These anti-winding plates 13 are attached to the side surfaces 1c and 1d such that their tips face downward, and the angle 14 between the side surfaces 1c and 1d and each of the anti-winding plates 13 is an acute angle. Also, the side surfaces 1c and 1
a plurality of anti-winding plates 1 attached to the respective d
3, at least the lowermost anti-winding plate 13
It is desirable that a be provided such that the front end is at a position lower than the surface of the semiconductor substrate 11 (bottom side).

【0050】この第4の実施形態の構成によれば、ロー
ドロック室1の底面1bのコーナー部に排気口7が設け
られており、各コーナー部に設けられた排気口7a、7
b、7c、7dは、搬入物である半導体基板11とオー
バーラップしないように半導体基板11の外方位置に配
置されている。これによって、第1の実施形態と同様な
効果が得られる。さらに、ロードロック室1の側面1c
及び1dには、複数の巻き上がり防止板13が設けられ
ているため、さらに、パーティクルの巻き上げを抑制す
ることができ、半導体基板11の表面へのパーティクル
の再付着を防止することができる。
According to the configuration of the fourth embodiment, the exhaust ports 7 are provided at the corners of the bottom surface 1b of the load lock chamber 1, and the exhaust ports 7a, 7 provided at each corner are provided.
b, 7c, and 7d are arranged at positions outside the semiconductor substrate 11 so as not to overlap with the semiconductor substrate 11 that is carried in. Thereby, the same effect as in the first embodiment can be obtained. Further, the side surface 1c of the load lock chamber 1
And 1d are provided with a plurality of winding prevention plates 13, so that the winding of the particles can be further suppressed, and the re-adhesion of the particles to the surface of the semiconductor substrate 11 can be prevented.

【0051】上記第2及び第3の実施形態に示す構成に
は、巻き上がり防止板は設けていないが、第4の実施形
態に示すような巻き上がり防止板を適用すれば、同様な
効果を得ることができる。
Although the structure shown in the second and third embodiments is not provided with a curling prevention plate, the same effect can be obtained by applying the curling preventing plate as shown in the fourth embodiment. Obtainable.

【0052】また、上記第1〜第4の実施形態では、ロ
ードロック室の底面1bの各コーナー部にそれぞれ排気
口7a、7b、7c、7dを設けたが、そのほかに半導
体基板11の外方位置に均等に排気口を設けてよい。
In the first to fourth embodiments, the exhaust ports 7a, 7b, 7c and 7d are provided at each corner of the bottom surface 1b of the load lock chamber. An exhaust port may be provided evenly at the position.

【0053】また、上記第1〜第4の実施形態では、ロ
ードロック室への搬入物として半導体基板の単体を用い
て説明したが、複数枚の半導体基板をセットしたウェハ
カセットでもよい。このときには、ウェハカセットの外
方位置に排気口を設ければよい。
In the first to fourth embodiments, a single semiconductor substrate is used as a load to be loaded into the load lock chamber. However, a wafer cassette in which a plurality of semiconductor substrates are set may be used. In this case, an exhaust port may be provided at a position outside the wafer cassette.

【0054】[0054]

【発明の効果】本発明によれば、ロードロック室の上面
にガス導入口を設け、底面に半導体基板とオーバーラッ
プしないように設けられた複数の排気口から排気を行う
構成によって、底面周辺部における気流のよどみ及び気
流の乱れをなくし、且つ、ガス導入口から導入された気
体の半導体基板の裏面側への回り込みを抑制することが
できる。これによって、半導体基板の裏面に付着してい
るパーティクルや半導体基板の裏面下に位置するロード
ロック室の底面に付着しているパーティクルの巻き上げ
を抑制することができる。従って、半導体基板の表面へ
のパーティクルの再付着を低減することができるので、
半導体装置の歩留まり向上を図ることができる。
According to the present invention, a gas inlet is provided on the upper surface of the load lock chamber, and the gas is exhausted from a plurality of exhaust ports provided on the bottom surface so as not to overlap the semiconductor substrate. Stagnation of air flow and turbulence of the air flow at the time of can be eliminated, and the gas introduced from the gas inlet can be prevented from sneaking into the back surface side of the semiconductor substrate. Accordingly, it is possible to suppress winding of particles adhering to the back surface of the semiconductor substrate and particles adhering to the bottom surface of the load lock chamber located below the back surface of the semiconductor substrate. Therefore, the redeposition of particles on the surface of the semiconductor substrate can be reduced,
The yield of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体製造装置
の一例であり、(a)は上面から見た平面構成図 (b)は(a)のA−A線箇所の断面構成図
FIG. 1 is an example of a semiconductor manufacturing apparatus according to a first embodiment of the present invention, in which (a) is a plan view viewed from above, and (b) is a cross-sectional view taken along line AA of (a).

【図2】本発明の第2の実施形態に係る半導体製造装置
の一例であり、(a)は上面から見た平面構成図 (b)は(a)のB−B線箇所の断面構成図
FIG. 2 is an example of a semiconductor manufacturing apparatus according to a second embodiment of the present invention, in which (a) is a plan view seen from above, and (b) is a cross-sectional view taken along the line BB in (a).

【図3】本発明の第3の実施形態に係る半導体製造装置
の一例であり、(a)は上面から見た平面構成図 (b)は(a)のC−C線箇所の断面構成図
FIG. 3 is an example of a semiconductor manufacturing apparatus according to a third embodiment of the present invention, in which (a) is a plan view viewed from above, and (b) is a cross-sectional view taken along line CC of (a).

【図4】本発明の第4の実施形態に係る半導体製造装置
の一例であり、(a)は上面から見た平面構成図 (b)は(a)のD−D線箇所の断面構成図
FIG. 4 is an example of a semiconductor manufacturing apparatus according to a fourth embodiment of the present invention, in which (a) is a plan view viewed from above, and (b) is a cross-sectional view taken along line DD in (a).

【図5】従来の半導体製造装置の断面構成図FIG. 5 is a cross-sectional configuration diagram of a conventional semiconductor manufacturing apparatus.

【符号の説明】[Explanation of symbols]

1 ロードロック室 2 ガス導入口 3 パージ用ライン 4 切り換えバルブ 5 通常パージ用ライン 6 スローパージ用ライン 7a、7b、7c、7d 排気口 8a、8b、8c、8d 排気用ライン 9 排気調整バルブ 10 真空排気用ライン 11 半導体基板 12 フィルタ室 12a ガス層流化フィルタ 13 巻き上がり防止板 DESCRIPTION OF SYMBOLS 1 Load lock chamber 2 Gas inlet 3 Purge line 4 Switching valve 5 Normal purge line 6 Slow purge line 7a, 7b, 7c, 7d Exhaust port 8a, 8b, 8c, 8d Exhaust line 9 Exhaust adjusting valve 10 Vacuum Exhaust line 11 Semiconductor substrate 12 Filter chamber 12a Gas laminar flow filter 13 Roll-up prevention plate

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/027 C23C 14/00 B 21/3065 H01L 21/30 572A // C23C 14/00 21/302 B Fターム(参考) 4K029 CA10 DA09 KA01 5F004 AA16 BB18 BC05 BD01 BD06 5F031 CA02 FA01 MA11 NA04 NA07 NA16 5F045 BB15 DP03 EB08 EB12 EB17 EF20 EN04 5F046 MA11 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/027 C23C 14/00 B 21/3065 H01L 21/30 572A // C23C 14/00 21/302 B F term (reference) 4K029 CA10 DA09 KA01 5F004 AA16 BB18 BC05 BD01 BD06 5F031 CA02 FA01 MA11 NA04 NA07 NA16 5F045 BB15 DP03 EB08 EB12 EB17 EF20 EN04 5F046 MA11

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ロードロック室を有する半導体製造装置
において、 前記ロードロック室が、上面に設けられたガス導入口
と、底面に設けられた複数の排気口とを備え、 前記複数の排気口が、前記ロードロック室に搬入された
搬入物とオーバーラップしないように前記搬入物の外方
位置に配置されていることを特徴とする半導体製造装
置。
1. A semiconductor manufacturing apparatus having a load lock chamber, wherein the load lock chamber includes a gas introduction port provided on an upper surface, and a plurality of exhaust ports provided on a bottom surface, wherein the plurality of exhaust ports are provided. A semiconductor manufacturing apparatus which is arranged at an outer position of the load so as not to overlap with the load carried into the load lock chamber.
【請求項2】 請求項1記載の半導体製造装置におい
て、 前記複数の排気口として、少なくとも前記底面の各コー
ナー部にそれぞれ設けられた4つの排気口を有している
ことを特徴とする半導体製造装置。
2. The semiconductor manufacturing apparatus according to claim 1, wherein the plurality of exhaust ports include at least four exhaust ports provided at respective corners of the bottom surface. apparatus.
【請求項3】 請求項2記載の半導体製造装置におい
て、 前記搬入物が、半導体基板であることを特徴とする半導
体製造装置。
3. The semiconductor manufacturing apparatus according to claim 2, wherein the load is a semiconductor substrate.
【請求項4】 請求項1〜3のうちいずれか1つに記載
の半導体製造装置において、 前記ガス導入口が、前記ロードロック室の上面の中央部
に設けられていることを特徴とする半導体製造装置。
4. The semiconductor manufacturing apparatus according to claim 1, wherein said gas inlet is provided at a central portion of an upper surface of said load lock chamber. manufacturing device.
【請求項5】 請求項1〜3のうちいずれか1つに記載
の半導体製造装置において、 前記ガス導入口が、前記ロードロック室の上面に設けら
れたガス層流化フィルタを有するフィルタ室からなるこ
とを特徴とする半導体製造装置。
5. The semiconductor manufacturing apparatus according to claim 1, wherein the gas inlet is from a filter chamber having a gas laminarization filter provided on an upper surface of the load lock chamber. A semiconductor manufacturing apparatus characterized in that:
【請求項6】 請求項1〜3のうちいずれか1つに記載
の半導体製造装置において、 前記ガス導入口が、前記複数の排気口と同数個設けられ
ており、前記ロードロック室の上面に、前記複数の排気
口に対向するようにそれぞれ設けられていることを特徴
とする半導体製造装置。
6. The semiconductor manufacturing apparatus according to claim 1, wherein the gas introduction ports are provided in the same number as the plurality of exhaust ports, and are provided on an upper surface of the load lock chamber. And a plurality of exhaust ports, each of which is provided so as to face the plurality of exhaust ports.
【請求項7】 請求項4〜6のうちいずれか1つに記載
の半導体製造装置において、 前記ロードロック室の側面に、巻き上がり防止板が設け
られていることを特徴とする半導体製造装置。
7. The semiconductor manufacturing apparatus according to claim 4, wherein a roll-up prevention plate is provided on a side surface of the load lock chamber.
JP2001025224A 2001-02-01 2001-02-01 Semiconductor manufacturing apparatus Pending JP2002231783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001025224A JP2002231783A (en) 2001-02-01 2001-02-01 Semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001025224A JP2002231783A (en) 2001-02-01 2001-02-01 Semiconductor manufacturing apparatus

Publications (1)

Publication Number Publication Date
JP2002231783A true JP2002231783A (en) 2002-08-16

Family

ID=18890257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001025224A Pending JP2002231783A (en) 2001-02-01 2001-02-01 Semiconductor manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP2002231783A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146781A (en) * 2002-10-22 2004-05-20 Samsung Electronics Co Ltd Vacuum/purging method for load lock chamber for manufacturing semiconductor device
JP2007042763A (en) * 2005-08-02 2007-02-15 Toshiba Matsushita Display Technology Co Ltd Etching apparatus and method therefor
JP2007204823A (en) * 2006-02-03 2007-08-16 Dainippon Printing Co Ltd Film deposition apparatus
WO2013099178A1 (en) * 2011-12-27 2013-07-04 シャープ株式会社 Load lock device and vacuum treatment chamber equipped with same
WO2014174805A1 (en) * 2013-04-22 2014-10-30 パナソニック株式会社 El display device production method
CN104392947A (en) * 2008-08-27 2015-03-04 应用材料公司 Load lock chamber for large area substrate processing system
JP2020510319A (en) * 2017-03-17 2020-04-02 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Electronic device manufacturing system, method, and apparatus for heating a substrate and reducing contamination in a load lock

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146781A (en) * 2002-10-22 2004-05-20 Samsung Electronics Co Ltd Vacuum/purging method for load lock chamber for manufacturing semiconductor device
JP4658243B2 (en) * 2002-10-22 2011-03-23 三星電子株式会社 Vacuum / purge method of load lock chamber for semiconductor device manufacturing
JP2007042763A (en) * 2005-08-02 2007-02-15 Toshiba Matsushita Display Technology Co Ltd Etching apparatus and method therefor
JP2007204823A (en) * 2006-02-03 2007-08-16 Dainippon Printing Co Ltd Film deposition apparatus
CN104392947A (en) * 2008-08-27 2015-03-04 应用材料公司 Load lock chamber for large area substrate processing system
KR20140107646A (en) * 2011-12-27 2014-09-04 샤프 가부시키가이샤 Load lock device and vacuum treatment chamber equipped with same
CN104025278A (en) * 2011-12-27 2014-09-03 夏普株式会社 Load lock device and vacuum treatment chamber equipped with same
WO2013099178A1 (en) * 2011-12-27 2013-07-04 シャープ株式会社 Load lock device and vacuum treatment chamber equipped with same
JPWO2013099178A1 (en) * 2011-12-27 2015-04-30 シャープ株式会社 Load lock device and vacuum processing apparatus equipped with the same
KR101632043B1 (en) * 2011-12-27 2016-06-20 샤프 가부시키가이샤 Load lock device and vacuum treatment chamber equipped with same
CN104025278B (en) * 2011-12-27 2017-03-29 夏普株式会社 Load blocking device and possess its vacuum treatment installation
WO2014174805A1 (en) * 2013-04-22 2014-10-30 パナソニック株式会社 El display device production method
US9343710B2 (en) 2013-04-22 2016-05-17 Joled Inc Method of manufacturing EL display device
JP2020510319A (en) * 2017-03-17 2020-04-02 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Electronic device manufacturing system, method, and apparatus for heating a substrate and reducing contamination in a load lock

Similar Documents

Publication Publication Date Title
JP3367421B2 (en) Object storage device and loading / unloading stage
JP4454234B2 (en) Plasma semiconductor processing apparatus and method
US6053686A (en) Device and method for load locking for semiconductor processing
US8689812B2 (en) Methods and loadport for purging a substrate carrier
JP5916608B2 (en) Load lock device
JP6454201B2 (en) Substrate transport method and substrate processing apparatus
US20060065194A1 (en) Diffuser and semiconductor device manufacturing equipment having the same
JP2002231783A (en) Semiconductor manufacturing apparatus
JP4738671B2 (en) CVD film forming method
US20070175395A1 (en) Semiconductor device manufacturing equipment including a vacuum apparatus and a method of operating the same
JPH04100222A (en) Vacuum treatment method
JP2003115518A (en) Substrate treatment apparatus
JP2985463B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
JP2000173927A (en) Parallel plate type cvd film formation equipment and method of forming the film
JP3173681B2 (en) Evacuation apparatus and method
JPH04271139A (en) Semiconductor manufacturing equipment
JP3084834B2 (en) Method for manufacturing semiconductor device
JP2001070781A (en) Vacuum treatment device
JP2002198411A (en) Pressure control method, transfer apparatus, and cluster tool
JP2918004B2 (en) Semiconductor processing equipment
TW200924016A (en) Airtight module, and exhausting method for the same
JPH11214477A (en) Pre-vacuum chamber for semiconductor manufacturing apparatus
JP2000271469A (en) Vacuum treating device
JP2000357678A (en) Semiconductor manufacture apparatus
JPH06196542A (en) Air lock chamber and cleaning method thereof