JP2002217765A - Television tuner - Google Patents

Television tuner

Info

Publication number
JP2002217765A
JP2002217765A JP2001006977A JP2001006977A JP2002217765A JP 2002217765 A JP2002217765 A JP 2002217765A JP 2001006977 A JP2001006977 A JP 2001006977A JP 2001006977 A JP2001006977 A JP 2001006977A JP 2002217765 A JP2002217765 A JP 2002217765A
Authority
JP
Japan
Prior art keywords
connection land
switching
level
circuit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001006977A
Other languages
Japanese (ja)
Inventor
Masaki Yamamoto
正喜 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001006977A priority Critical patent/JP2002217765A/en
Publication of JP2002217765A publication Critical patent/JP2002217765A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a television tuner that uses one kind of printed circuit board so as to normally select a low noise amplifier circuit and a bypass circuit even when a form of switching data to distinguish the magnitude of levels of a television signal differs. SOLUTION: A 1st connection land 15a connected to an output terminal 9a of a changeover circuit 9 and a 2nd connection land 15b to apply a switching voltage to a low noise amplifier 3 and a bypass circuit 12 are placed on a printed circuit board 15 opposed to each other, an input terminal of an inverter 16 to invert a level of the switching voltage is connected to the 1st connection land 15a and an output terminal is connected to the 2nd connection land 15b or both ends of a conductive connector 17 are connected to the 1st connection land 15a and the 2nd connection land 15b, respectively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、テレビジョンチュ
ーナに関し、詳しくは、テレビジョン信号の入力部に設
けられた低雑音増幅器とバイパス回路との動作切替のモ
ードを変更可能としたテレビジョンチューナに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television tuner, and more particularly to a television tuner capable of changing an operation switching mode between a low noise amplifier and a bypass circuit provided at a television signal input section. .

【0002】[0002]

【従来の技術】図5は従来のテレビジョンチューナの要
部回路である。入力端21は図示しないアンテナに接続
される。テレビジョン信号はハイパスフィルタ22に入
力される。ハイパスフィルタ22の出力側には低雑音増
幅回路23が設けられる。低雑音増幅回路23は増幅用
のGaAsFET(ガリウム砒素電界効果トランジス
タ)23aを有し、そのゲートは第一のダイオード24
のアノードに接続され、カソードはハイパスフィルタ2
2の出力端に結合されると共に、抵抗25によって接地
される。GaAsFET3aのソースは高周波的に接地
される。また、ドレインは直流カットコンデンサ23b
を介して第二のダイオード26のアノードに結合され
る。第二のダイオード26のカソードは抵抗27によっ
て接地されると共に、出力端28に結合される。
2. Description of the Related Art FIG. 5 shows a main part circuit of a conventional television tuner. The input terminal 21 is connected to an antenna (not shown). The television signal is input to the high-pass filter 22. On the output side of the high-pass filter 22, a low-noise amplifier circuit 23 is provided. The low-noise amplifier circuit 23 has a GaAs FET (gallium arsenide field effect transistor) 23a for amplification, and its gate is connected to a first diode 24a.
Of the high pass filter 2
2 and is grounded by a resistor 25. The source of the GaAs FET 3a is grounded at a high frequency. The drain is a DC cut capacitor 23b.
To the anode of the second diode 26. The cathode of the second diode 26 is grounded by a resistor 27 and is coupled to an output 28.

【0003】出力端28には受信すべきテレビジョン信
号を選択するための同調回路や高周波増幅回路、さらに
は周波数変換回路等(いずれも図示せず)が縦続的に接
続される。
[0003] To the output terminal 28, a tuning circuit and a high-frequency amplifier circuit for selecting a television signal to be received, a frequency conversion circuit and the like (both not shown) are cascade-connected.

【0004】そして、GaAsFET23aのゲートと
第一のダイオード24のアノードとの接続点が抵抗23
cによって切替回路29の出力端29aに接続され、第
二のダイオード26のアノードも抵抗30によって切替
回路29の出力端29aに接続される。また、GaAs
FET23aのドレインには電源端子31から抵抗23
d、及びチョークインダクタ23eを直列に介して電圧
が印加される。
The connection point between the gate of the GaAs FET 23a and the anode of the first diode 24 is connected to the resistor 23.
The terminal c is connected to the output terminal 29a of the switching circuit 29, and the anode of the second diode 26 is also connected to the output terminal 29a of the switching circuit 29 by the resistor 30. In addition, GaAs
The drain of the FET 23a is connected to the resistor 23 from the power supply terminal 31.
d and a voltage is applied in series through the choke inductor 23e.

【0005】また、ハイパスフィルタ22の出力側には
低雑音増幅回路23に並設するバイパス回路32が設け
られる。バイパス回路32はスイッチ素子として働くN
チャンネルの接合型FET32aを有し、そのドレイン
は直流カットコンデンサ33によってハイパスフィルタ
22の出力端に結合される。また、ソースは直流カット
コンデンサ34によって第二のダイオード26のカソー
ドに結合される。そして、ゲートが第三のダイオード3
2bのアノードに接続され、カソードは接地される。ま
た、ゲートと第三のダイオード32bとの接続点が抵抗
32cを介して切替回路29の出力端29a接続され、
ソースも抵抗32dを介して切替回路29の出力端9a
接続される。
On the output side of the high-pass filter 22, a bypass circuit 32 provided in parallel with the low-noise amplifier circuit 23 is provided. The bypass circuit 32 operates as a switch element.
It has a channel junction type FET 32 a, and its drain is coupled to the output terminal of the high-pass filter 22 by a DC cut capacitor 33. Also, the source is coupled to the cathode of the second diode 26 by a DC cut capacitor 34. And the gate is the third diode 3
2b is connected to the anode, and the cathode is grounded. Further, a connection point between the gate and the third diode 32b is connected to the output terminal 29a of the switching circuit 29 via the resistor 32c,
The source is also the output terminal 9a of the switching circuit 29 via the resistor 32d.
Connected.

【0006】切替回路29内には電源端子31から電源
電圧が与えられるスイッチ回路29bが構成されてい
る。スイッチ回路29bは切替データDによって切替動
作を行う。切替データDは、テレビジョン受信機の本体
部から出力されてくるが、入力端21に入力されるテレ
ビジョン信号のレベルに対応したものとなっている。そ
して、テレビジョン信号のレベルが低いときには、その
ときの切替データDによって出力端29aにハイレベル
(電源電圧)の切替電圧を出力し、テレビジョン信号の
レベルが高い時にはそのときの切替データDによってロ
ーレベル(接地電位)の切替電圧を出力する。
In the switching circuit 29, a switch circuit 29b to which a power supply voltage is applied from a power supply terminal 31 is formed. The switch circuit 29b performs a switching operation based on the switching data D. The switching data D is output from the main body of the television receiver, and corresponds to the level of the television signal input to the input terminal 21. When the level of the television signal is low, a high-level (power supply voltage) switching voltage is output to the output terminal 29a according to the switching data D at that time, and when the level of the television signal is high, the switching data D at that time is output. A low level (ground potential) switching voltage is output.

【0007】従って、テレビジョン信号のレベルが低い
と、第一及び第二のダイオード24、26がオンとな
り、GaAsFET23aのゲートにバイアス電圧が印
加される。従って、テレビジョン信号は低雑音増幅回路
23によって増幅され、出力端28に出力される。この
とき、接合型FET32aは、ソース電圧よりもゲート
電圧が低くなるのでカットオフ状態となり、テレビジョ
ン信号はバイパス回路32を通過しない。
Therefore, when the level of the television signal is low, the first and second diodes 24 and 26 are turned on, and a bias voltage is applied to the gate of the GaAs FET 23a. Therefore, the television signal is amplified by the low noise amplifier circuit 23 and output to the output terminal 28. At this time, the junction type FET 32 a is cut off because the gate voltage is lower than the source voltage, and the television signal does not pass through the bypass circuit 32.

【0008】一方、テレビジョン信号のレベルが高い
と、接合型FET32aは、ソース電圧とゲート電圧と
が等しくなるのでドレインとソースとの間が導通状態と
なり、テレビジョン信号はバイパス回路32を通過して
出力端28に出力する。このとき、第一及び第二のダイ
オード24、26はオフとなり、且つ、GaAsFET
23aのゲートにバイアス電圧が印加されないので、テ
レビジョン信号は低雑音増幅回路23によって増幅され
ることもなく、また通過することもない。
On the other hand, when the level of the television signal is high, the junction FET 32a has a source voltage and a gate voltage equal to each other, so that the drain and the source are conductive, and the television signal passes through the bypass circuit 32. And outputs it to the output terminal 28. At this time, the first and second diodes 24 and 26 are turned off, and the GaAs FET is turned off.
Since no bias voltage is applied to the gate of 23a, the television signal is neither amplified nor passed by the low noise amplifier circuit 23.

【0009】従って、入力されたテレビジョン信号は、
そのレベルが低いときには低雑音増幅回路23によって
増幅されて出力端28に出力され、レベルが高いときに
は増幅されることなくバイパス回路32を通過して出力
端28に出力される。
Therefore, the input television signal is
When the level is low, the signal is amplified by the low noise amplifier circuit 23 and output to the output terminal 28. When the level is high, the signal is passed through the bypass circuit 32 without amplification and output to the output terminal 28.

【0010】[0010]

【発明が解決しようとする課題】ところで、切替回路2
9に入力される切替データDは、テレビジョン受信機の
製造業者によって設定されるので、その形式が統一され
ていない。そのため、切替回路29の出力端29aの切
替電圧は、テレビジョン信号のレベルが低いときの切替
データによってローレベルとなり、高いときの切替デー
タによってハイレベルとなる場合がある。すると、低雑
音増幅回路23の動作とバイパス回路32とがテレビジ
ョン信号のレベルに対して逆に動作することになる。こ
の問題を解決するには、低雑音増幅回路23とバイパス
回路32とを正常に動作させるための回路を切替データ
の形式に対応して別々に設計する必要があるが、それに
ともなってテレビジョンチューナの各回路を搭載するプ
リント基板の種類が増えるので、生産管理上煩雑になる
という問題がある。
By the way, the switching circuit 2
9 is set by the manufacturer of the television receiver, the format is not uniform. For this reason, the switching voltage at the output terminal 29a of the switching circuit 29 may be low when the level of the television signal is low and high when the level is high. Then, the operation of the low-noise amplifier circuit 23 and the bypass circuit 32 operate in reverse to the level of the television signal. In order to solve this problem, it is necessary to separately design circuits for operating the low-noise amplifier circuit 23 and the bypass circuit 32 properly in accordance with the format of the switching data. Since the types of printed circuit boards on which the above circuits are mounted increase, there is a problem that production management becomes complicated.

【0011】そこで、本発明のテレビジョンチューナ
は、テレビジョン信号のレベルの大小を区別する切替デ
ータの形式が異なっていても、一種類のプリント基板を
使用して低雑音増幅回路とバイパス回路とを正常に切り
替えられるようにすることを目的とする。
Therefore, the television tuner of the present invention uses a single type of printed circuit board to provide a low-noise amplifier and a bypass circuit, even if the format of the switching data for distinguishing the level of the television signal is different. The purpose is to enable normal switching.

【0012】[0012]

【課題を解決するための手段】本発明は、上記課題を解
決する手段として、入力されたテレビジョン信号を増幅
する低雑音増幅器と、前記低雑音増幅器に並設され、前
記テレビジョン信号を通過させるバイパス回路と、前記
テレビジョン信号のレベルの大小に対応してハイレベル
又はローレベルに切り替わる切替電圧を出力する切替回
路と、前記低雑音増幅器と前記バイパス回路と前記切替
回路とを搭載するプリント基板とを備え、前記低雑音増
幅回路と前記バイパス回路とは前記切替電圧によって一
方が動作状態となり他方が非動作状態となり、しかも、
前記切替電圧のレベル切替によって前記動作状態と非動
作状態とが反転し、前記プリント基板上には、前記切替
回路の出力端に接続された第一の接続ランドと、前記切
替電圧を前記低雑音増幅器と前記バイパス回路とに供給
するための第二の接続ランドとを互いに対向して設け、
前記切替電圧のレベルを反転するインバータの入力端を
前記第一の接続ランドに接続すると共に出力端を前記第
二の接続ランドに接続するか、又は導電性接続体の両端
をそれぞれ前記第一の接続ランドと第二の接続ランドに
接続するようにした。
According to the present invention, as a means for solving the above-mentioned problems, a low-noise amplifier for amplifying an input television signal, and a low-noise amplifier provided in parallel with the low-noise amplifier and passing the television signal are provided. A bypass circuit, a switching circuit that outputs a switching voltage that switches between a high level and a low level according to the level of the television signal, and a print that includes the low-noise amplifier, the bypass circuit, and the switching circuit. A low-noise amplifier circuit and the bypass circuit, one of which is in an operating state and the other is in an inactive state by the switching voltage, and
The operating state and the non-operating state are inverted by the level switching of the switching voltage, and a first connection land connected to an output terminal of the switching circuit is provided on the printed circuit board; A second connection land for supplying to the amplifier and the bypass circuit is provided to face each other,
The input terminal of the inverter for inverting the level of the switching voltage is connected to the first connection land and the output terminal is connected to the second connection land, or both ends of the conductive connection body are respectively connected to the first connection land. The connection land was connected to the second connection land.

【0013】また、前記プリント基板上には前記第一及
び第二の接続ランドに近接して電源電圧が供給される第
三の接続ランドを設け、前記インバータをPNPトラン
ジスタで構成し、前記PNPトランジスタのベースを前
記第一の接続ランドに、コレクタを前記第二の接続ラン
ドに、エミッタを前記第三の接続ランドにそれぞれ接続
可能とした。
A third connection land to which a power supply voltage is supplied is provided on the printed circuit board in proximity to the first and second connection lands, and the inverter comprises a PNP transistor. Can be connected to the first connection land, the collector can be connected to the second connection land, and the emitter can be connected to the third connection land.

【0014】また、前記第一の接続ランドと前記第二の
接続ランドとは帯状をなして互いに平行に対向し、前記
第三の接続ランドを前記第一の接続ランドの帯状方向の
中心線の延長上に設けると共に前記第二の接続ランドに
対向させた。
The first connection lands and the second connection lands are formed in a strip shape and are opposed to each other in parallel, and the third connection lands are positioned at the center of the first connection lands in the strip direction. It was provided on an extension and opposed to the second connection land.

【0015】[0015]

【発明の実施の形態】図1乃至図4に従って本発明のテ
レビジョンチューナを説明する。図1は本発明のテレビ
ジョンチューナの要部の回路である。入力端1は図示し
ないアンテナに接続され、テレビジョン信号はハイパス
フィルタ2に入力される。ハイパスフィルタ2の出力側
には低雑音増幅回路3が設けられる。低雑音増幅回路3
は増幅用のGaAsFET(ガリウム砒素電界効果トラ
ンジスタ)3aを有し、そのゲートは第一のダイオード
4のアノードに接続され、カソードはハイパスフィルタ
2の出力端に結合されると共に、抵抗5によって接地さ
れる。GaAsFET3aのソースは高周波的に接地さ
れる。また、ドレインは直流カットコンデンサ3bを介
して第二のダイオード6のアノードに結合される。第二
のダイオード6のカソードは抵抗7によって接地される
と共に、出力端8に結合される。GaAsFET3aの
ドレインには電源端子11から抵抗3d、及びチョーク
インダクタ3eを直列に介して電圧が印加される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A television tuner according to the present invention will be described with reference to FIGS. FIG. 1 is a circuit of a main part of a television tuner of the present invention. The input terminal 1 is connected to an antenna (not shown), and a television signal is input to a high-pass filter 2. On the output side of the high-pass filter 2, a low-noise amplifier circuit 3 is provided. Low noise amplifier circuit 3
Has a GaAs FET (gallium arsenide field effect transistor) 3a for amplification, its gate is connected to the anode of the first diode 4, its cathode is coupled to the output terminal of the high-pass filter 2, and it is grounded by the resistor 5. You. The source of the GaAs FET 3a is grounded at a high frequency. Further, the drain is coupled to the anode of the second diode 6 via the DC cut capacitor 3b. The cathode of the second diode 6 is grounded by a resistor 7 and is coupled to an output 8. A voltage is applied to the drain of the GaAs FET 3a from the power supply terminal 11 via a resistor 3d and a choke inductor 3e in series.

【0016】出力端8には受信すべきテレビジョン信号
を選択するための同調回路や高周波増幅回路、さらには
周波数変換回路等が縦続的に接続される。
To the output terminal 8, a tuning circuit for selecting a television signal to be received, a high-frequency amplifier circuit, a frequency conversion circuit and the like are cascaded.

【0017】また、ハイパスフィルタ2の出力側には低
雑音増幅回路3に並設されるバイパス回路12が設けら
れる。バイパス回路12はスイッチ素子として働くNチ
ャンネルの接合型FET12aを有し、そのドレインは
直流カットコンデンサ13によってハイパスフィルタ2
の出力端に結合される。また、ソースは直流カットコン
デンサ14によって第二のダイオード6のカソードに結
合される。そして、ゲートが第三のダイオード12bの
アノードに接続され、カソードは接地される。
On the output side of the high-pass filter 2, a bypass circuit 12 provided in parallel with the low-noise amplifier circuit 3 is provided. The bypass circuit 12 has an N-channel junction type FET 12a serving as a switch element, and its drain is connected to a high-pass filter
Output terminal. Also, the source is coupled to the cathode of the second diode 6 by the DC cut capacitor 14. The gate is connected to the anode of the third diode 12b, and the cathode is grounded.

【0018】上記低雑音増幅回路3、バイパス回路12
等はプリント基板15(図2参照)上に搭載されるが、
低雑音増幅回路3及びバイパス回路12を動作状態又は
非動作状態に切り替えるための切替電圧を出力する切替
回路9もプリント基板15上に搭載される。切替回路9
は入力されるテレビジョン信号のレベルの大小によって
ハイレベル又はローレベルに切り替わる切替電圧を出力
端9aに出力するが、テレビジョン信号のレベルの大小
と切替電圧のレベルのハイ・ローとの関係は一様ではな
い。
The low noise amplifier circuit 3 and the bypass circuit 12
Are mounted on the printed circuit board 15 (see FIG. 2).
A switching circuit 9 that outputs a switching voltage for switching the low-noise amplifier circuit 3 and the bypass circuit 12 between an operation state and a non-operation state is also mounted on the printed circuit board 15. Switching circuit 9
Outputs a switching voltage that switches between a high level and a low level according to the level of the input television signal to the output terminal 9a. The relationship between the level of the television signal and the high / low level of the switching voltage is as follows. Not uniform.

【0019】切替回路9の内部には電源端子11から電
源電圧が与えられるスイッチ回路9bが構成されてい
る。スイッチ回路9bはテレビジョン信号のレベルに対
応した切替データDによって動作する。切替データD
は、図示しないテレビジョン受信機の本体部から出力さ
れてくる。
Inside the switching circuit 9, a switching circuit 9b to which a power supply voltage is applied from a power supply terminal 11 is formed. The switch circuit 9b operates according to the switching data D corresponding to the level of the television signal. Switching data D
Is output from a main body of a television receiver (not shown).

【0020】プリント基板15上には、切替回路9の出
力端9aに接続された第一の接続ランド15aと、切替
電圧を低雑音増幅回路3と第一及び第二のダイオードと
バイパス回路12とに供給するための第二の接続ランド
15bと、電源端子11に接続された第三の接続ランド
15cとが設けられる。そして、GaAsFET3aの
ゲートと第一のダイオード4のアノードとの接続点が抵
抗3cによって第二の接続ランド15bに接続され、第
二のダイオード6のアノードも抵抗10によって第二の
接続ランド15bに接続され、さらに、接合型FET1
2aのゲートと第三のダイオード12bとの接続点が抵
抗12cによって第二の接続ランド15bに接続され、
ソースも抵抗12dによって第二の接続ランド15bに
接続される。
On the printed circuit board 15, a first connection land 15a connected to the output terminal 9a of the switching circuit 9, a switching voltage is applied to the low noise amplifier circuit 3, the first and second diodes, and the bypass circuit 12. And a third connection land 15c connected to the power supply terminal 11 are provided. The connection point between the gate of the GaAs FET 3a and the anode of the first diode 4 is connected to the second connection land 15b by the resistor 3c, and the anode of the second diode 6 is also connected to the second connection land 15b by the resistor 10. And the junction type FET1
The connection point between the gate of 2a and the third diode 12b is connected to the second connection land 15b by the resistor 12c,
The source is also connected to the second connection land 15b by the resistor 12d.

【0021】第一乃至第三の接続ランド15a、15
b、15cは図2に示すように配置される。すなわち、
第一の接続ランド15aと第二の接続ランド15bとは
帯状をなして互いに平行に対向し、第一の接続ランド1
5aの帯状方向の中心線の延長上に第三の接続ランド1
5cを設けてこれを第二の接続ランド15bに対向させ
ている。
First to third connection lands 15a, 15
b and 15c are arranged as shown in FIG. That is,
The first connection land 15a and the second connection land 15b are opposed to each other in a belt shape in parallel with each other.
The third connection land 1 extends on the extension of the center line in the belt-like direction 5a.
5c is provided to face the second connection land 15b.

【0022】第一の接続ランド15aと第二の接続ラン
ド15bと第三の接続ランド15cとの上の領域TRに
は出力端9aに現れた切替電圧のレベルを反転するため
のインバータ、例えば図3に示す表面実装タイプのPN
Pトランジスタ16が搭載され、又は第一の接続ランド
15aと第二の接続ランド15bとの上の領域Rには切
替電圧のレベルを反転させないための図4に示すような
円柱状の導電性接続体17が搭載される。
In an area TR above the first connection land 15a, the second connection land 15b, and the third connection land 15c, an inverter for inverting the level of the switching voltage appearing at the output terminal 9a, for example, FIG. Surface mount type PN shown in 3
In the region R on which the P transistor 16 is mounted or on the first connection land 15a and the second connection land 15b, a cylindrical conductive connection as shown in FIG. 4 for preventing the level of the switching voltage from being inverted. The body 17 is mounted.

【0023】そして、例えば入力されるテレビジョン信
号のレベルが高いときの切替データDによって出力端9
aにハイレベルの切替電圧が出力されるときには(従っ
て、テレビジョン信号のレベルが低いときの切替データ
Dによって出力端9aにローレベルの切替電圧が出力さ
れる)、PNPトランジスタ16を領域TRに搭載して
インバータの入力端となるのベース端子Bを第一の接続
ランド15aに、出力端となるコレクタ端子Cを第二の
接続ランド15bに、エミッタ端子Eを第三の接続端子
15cにそれぞれ接続する。
Then, for example, when the level of the input television signal is high, the output terminal 9 is switched by the switching data D.
When a high-level switching voltage is output to the output terminal 9a (therefore, a low-level switching voltage is output to the output terminal 9a by the switching data D when the level of the television signal is low), the PNP transistor 16 is set to the region TR. The base terminal B, which is the input terminal of the mounted inverter, is the first connection land 15a, the collector terminal C, the output terminal, is the second connection land 15b, and the emitter terminal E is the third connection terminal 15c. Connecting.

【0024】すると、第二の接続ランド15bに現れる
切替電圧のレベルは反転され、テレビジョン信号のレベ
ルが高いときにローレベルとなり、テレビジョン信号の
レベルが低いときにハイレベルとなる。すると、テレビ
ジョン信号のレベルが高いときには接合型FET12a
は、ソース電圧とゲート電圧とが等しくなるのでドレイ
ンとソースとの間が導通状態となり、テレビジョン信号
はバイパス回路12を通過して出力端8に出力する。こ
のとき、第一及び第二のダイオード4、6はオフとな
り、且つ、GaAsFET3aのゲートにバイアス電圧
が印加されないので、テレビジョン信号は低雑音増幅回
路3によって増幅されることもなく、また通過すること
もない。
Then, the level of the switching voltage appearing on the second connection land 15b is inverted, and becomes low when the level of the television signal is high, and becomes high when the level of the television signal is low. Then, when the level of the television signal is high, the junction type FET 12a
Since the source voltage and the gate voltage become equal, the connection between the drain and the source becomes conductive, and the television signal passes through the bypass circuit 12 and is output to the output terminal 8. At this time, the first and second diodes 4 and 6 are turned off, and no bias voltage is applied to the gate of the GaAs FET 3a. Therefore, the television signal is not amplified by the low noise amplifier circuit 3 and passes therethrough. Not even.

【0025】また、テレビジョン信号のレベルが低くな
れば、第二の接続ランド15bの切替電圧はハイレベル
に変わるので、第一及び第二のダイオード4、6がオン
となり、GaAsFET3aのゲートにバイアス電圧が
印加される。従って、テレビジョン信号は低雑音増幅回
路3によって増幅され、出力端8に出力される。このと
き、接合型FET12aは、ソース電圧よりもゲート電
圧が低くなるのでカットオフ状態となり、テレビジョン
信号はバイパス回路12を通過しない。
When the level of the television signal becomes low, the switching voltage of the second connection land 15b changes to a high level, so that the first and second diodes 4, 6 are turned on, and a bias is applied to the gate of the GaAs FET 3a. A voltage is applied. Therefore, the television signal is amplified by the low noise amplifier circuit 3 and output to the output terminal 8. At this time, the junction FET 12a is cut off because the gate voltage is lower than the source voltage, and the television signal does not pass through the bypass circuit 12.

【0026】一方、入力されるテレビジョン信号のレベ
ルが高いときの切替データDによって出力端9aにロー
レベルの切替電圧が出力されるときには(従って、テレ
ビジョン信号のレベルが低いときの切替データDによっ
て出力端9aにハイレベルの切替電圧が出力される)、
導電性接続体17を領域Rに搭載してその端部をそれぞ
れ第一の接続ランド15aと第二の接続ランド15bと
に接続する。
On the other hand, when the low-level switching voltage is output to the output terminal 9a by the switching data D when the level of the input television signal is high (therefore, the switching data D when the level of the television signal is low). Outputs a high-level switching voltage to the output terminal 9a).
The conductive connector 17 is mounted in the region R, and its ends are connected to the first connection land 15a and the second connection land 15b, respectively.

【0027】すると、第二の接続ランド15bに現れる
切替電圧のレベルは切替回路9の出力端9aに出力され
る切替電圧のレベルと同じになり、テレビジョン信号の
レベルが低くなれば、第二の接続ランド15bの切替電
圧もハイレベルに変わるので、第一及び第二のダイオー
ド4、6がオンとなり、GaAsFET3aのゲートに
バイアス電圧が印加される。従って、テレビジョン信号
は低雑音増幅回路3によって増幅され、出力端8に出力
される。このとき、接合型FET12aは、ソース電圧
よりもゲート電圧が低くなるのでカットオフ状態とな
り、テレビジョン信号はバイパス回路12を通過しな
い。
Then, the level of the switching voltage appearing on the second connection land 15b becomes the same as the level of the switching voltage output to the output terminal 9a of the switching circuit 9, and if the level of the television signal decreases, the second level The switching voltage of the connection land 15b also changes to a high level, so that the first and second diodes 4 and 6 are turned on, and a bias voltage is applied to the gate of the GaAs FET 3a. Therefore, the television signal is amplified by the low noise amplifier circuit 3 and output to the output terminal 8. At this time, the junction FET 12a is cut off because the gate voltage is lower than the source voltage, and the television signal does not pass through the bypass circuit 12.

【0028】また、テレビジョン信号のレベルが高くな
れば、接合型FET12aは、ソース電圧とゲート電圧
とが等しくなるのでドレインとソースとの間が導通状態
となり、テレビジョン信号はバイパス回路12を通過し
て出力端8に出力する。このとき、第一及び第二のダイ
オード4、6はオフとなり、且つ、GaAsFET3a
のゲートにバイアス電圧が印加されないので、テレビジ
ョン信号は低雑音増幅回路3によって増幅されることも
なく、また通過することもない。
When the level of the television signal increases, the junction type FET 12a becomes conductive between the drain and the source because the source voltage and the gate voltage become equal, and the television signal passes through the bypass circuit 12. And outputs it to the output terminal 8. At this time, the first and second diodes 4 and 6 are turned off, and the GaAs FET 3a
The television signal is neither amplified nor passed by the low noise amplifier circuit 3 because no bias voltage is applied to the gate of the television signal.

【0029】[0029]

【発明の効果】以上のように、本発明によれば、替回路
が出力する切替電圧の態様に応じて、第一及び第二の接
続ランドにインバータ又は導電性接続体を接続すること
で、入力されたテレビジョン信号のレベルが低いときに
は低雑音増幅回路によって増幅して出力端に出力し、レ
ベルが高いときには増幅することなくバイパス回路を通
過して出力端に出力することが出来る。従って、替回路
が出力する切替電圧の態様が異なっても一種類のプリン
トによって対応出来る。
As described above, according to the present invention, an inverter or a conductive connector is connected to the first and second connection lands according to the mode of the switching voltage output by the switching circuit. When the level of the input television signal is low, the signal can be amplified by the low noise amplifier circuit and output to the output terminal, and when the level is high, the signal can pass through the bypass circuit and be output to the output terminal without amplification. Therefore, even if the mode of the switching voltage output by the switching circuit is different, it can be dealt with by one type of printing.

【0030】また、プリント基板上には第一及び第二の
接続ランドに近接して電源電圧が供給される第三の接続
ランドを設け、インバータをPNPトランジスタで構成
し、PNPトランジスタのベースを第一の接続ランド
に、コレクタを第二の接続ランドに、エミッタを第三の
接続ランドにそれぞれ接続可能としたので、ベースに加
わる切替電圧のレベルを反転してコレクタに出力でき
る。
Further, a third connection land to which a power supply voltage is supplied is provided on the printed circuit board in close proximity to the first and second connection lands, the inverter is formed of a PNP transistor, and the base of the PNP transistor is formed as a third base. Since the connection land can be connected to one connection land, the collector can be connected to the second connection land, and the emitter can be connected to the third connection land, the level of the switching voltage applied to the base can be inverted and output to the collector.

【0031】また、第一の接続ランドと第二の接続ラン
ドとは帯状をなして互いに平行に対向し、第三の接続ラ
ンドを第一の接続ランドの帯状方向の中心線の延長上に
設けると共に第二の接続ランドに対向させたので、PN
Pトランジスタと導電性接続体とを異なる領域で第一乃
至第三の接続ランド上に搭載できる。
Further, the first connection land and the second connection land are formed in a strip shape and face each other in parallel, and the third connection land is provided on an extension of the center line of the first connection land in the strip direction. Together with the second connection land, the PN
The P transistor and the conductive connector can be mounted on the first to third connection lands in different regions.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のテレビジョンチューナの回路図であ
る。
FIG. 1 is a circuit diagram of a television tuner of the present invention.

【図2】本発明のテレビジョンチューナにおける接続ラ
ンドのパターン図である。
FIG. 2 is a pattern diagram of connection lands in the television tuner of the present invention.

【図3】本発明のテレビジョンチューナにおける接続ラ
ンドに接続されるトランジスタの平面図である。
FIG. 3 is a plan view of a transistor connected to a connection land in the television tuner of the present invention.

【図4】本発明のテレビジョンチューナにおける接続ラ
ンドに接続される導電性接続体の斜視図である。
FIG. 4 is a perspective view of a conductive connector connected to a connection land in the television tuner of the present invention.

【図5】従来のテレビジョンチューナの回路図である。FIG. 5 is a circuit diagram of a conventional television tuner.

【符号の説明】[Explanation of symbols]

1 入力端 2 ハイパスフィルタ 3 低雑音増幅回路 3a GaAsFET 3b 直流カットコンデンサ 3c、3d 抵抗 3e チョークインダクタ 4 第一のダイオード 5、7、10 抵抗 6 第二のダイオード 8 出力端 9 切替回路 9a 出力端 9b スイッチ回路 11 電源端子 12 バイパス回路 12a 接合型FET 12b 第三のダイオード 12c、12d 抵抗 13、14 直流カットコンデンサ 15 プリント基板 15a 第一の接続ランド 15b 第二の接続ランド 15c 第三の接続ランド Reference Signs List 1 input terminal 2 high-pass filter 3 low-noise amplifier circuit 3a GaAs FET 3b DC cut capacitor 3c, 3d resistor 3e choke inductor 4 first diode 5, 7, 10 resistor 6 second diode 8 output terminal 9 switching circuit 9a output terminal 9b Switch circuit 11 Power supply terminal 12 Bypass circuit 12a Junction type FET 12b Third diode 12c, 12d Resistance 13, 14 DC cut capacitor 15 Printed circuit board 15a First connection land 15b Second connection land 15c Third connection land

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力されたテレビジョン信号を増幅する
低雑音増幅器と、前記低雑音増幅器に並設され、前記テ
レビジョン信号を通過させるバイパス回路と、前記テレ
ビジョン信号のレベルの大小に対応してハイレベル又は
ローレベルに切り替わる切替電圧を出力する切替回路
と、前記低雑音増幅器と前記バイパス回路と前記切替回
路とを搭載するプリント基板とを備え、前記低雑音増幅
回路と前記バイパス回路とは前記切替電圧によって一方
が動作状態となり他方が非動作状態となり、しかも、前
記切替電圧のレベル切替によって前記動作状態と非動作
状態とが反転し、前記プリント基板上には、前記切替回
路の出力端に接続された第一の接続ランドと、前記切替
電圧を前記低雑音増幅器と前記バイパス回路とに供給す
るための第二の接続ランドとを互いに対向して設け、前
記切替電圧のレベルを反転するインバータの入力端を前
記第一の接続ランドに接続すると共に出力端を前記第二
の接続ランドに接続するか、又は導電性接続体の両端を
それぞれ前記第一の接続ランドと第二の接続ランドに接
続するようにしたことを特徴とするテレビジョンチュー
ナ。
1. A low-noise amplifier for amplifying an input television signal, a bypass circuit provided in parallel with the low-noise amplifier and passing the television signal, and a level corresponding to the level of the television signal. A switching circuit that outputs a switching voltage that switches to a high level or a low level, and a printed circuit board on which the low-noise amplifier, the bypass circuit, and the switching circuit are mounted. The switching voltage causes one to be in the operating state and the other to be in the non-operating state, and the switching state of the switching voltage is reversed between the operating state and the non-operating state, and the output terminal of the switching circuit is provided on the printed circuit board. And a second connection land for supplying the switching voltage to the low noise amplifier and the bypass circuit. And an input terminal of the inverter for inverting the level of the switching voltage is connected to the first connection land and an output terminal is connected to the second connection land, or a conductive connection is provided. A television tuner, wherein both ends of a body are connected to the first connection land and the second connection land, respectively.
【請求項2】 前記プリント基板上には前記第一及び第
二の接続ランドに近接して電源電圧が供給される第三の
接続ランドを設け、前記インバータをPNPトランジス
タで構成し、前記PNPトランジスタのベースを前記第
一の接続ランドに、コレクタを前記第二の接続ランド
に、エミッタを前記第三の接続ランドにそれぞれ接続可
能としたことを特徴とする請求項2に記載のテレビジョ
ンチューナ。
2. A third connection land to which a power supply voltage is supplied is provided on the printed circuit board in proximity to the first and second connection lands, and the inverter comprises a PNP transistor. 3. The television tuner according to claim 2, wherein a base of the television tuner can be connected to the first connection land, a collector can be connected to the second connection land, and an emitter can be connected to the third connection land.
【請求項3】 前記第一の接続ランドと前記第二の接続
ランドとは帯状をなして互いに平行に対向し、前記第三
の接続ランドを前記第一の接続ランドの帯状方向の中心
線の延長上に設けると共に前記第二の接続ランドに対向
させたことを特徴とする請求項2に記載のテレビジョン
チューナ。
3. The first connection land and the second connection land are in the form of a strip and are opposed to each other in parallel, and the third connection land is positioned at the center of the first connection land in the strip direction. The television tuner according to claim 2, wherein the television tuner is provided on an extension and is opposed to the second connection land.
JP2001006977A 2001-01-15 2001-01-15 Television tuner Withdrawn JP2002217765A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001006977A JP2002217765A (en) 2001-01-15 2001-01-15 Television tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001006977A JP2002217765A (en) 2001-01-15 2001-01-15 Television tuner

Publications (1)

Publication Number Publication Date
JP2002217765A true JP2002217765A (en) 2002-08-02

Family

ID=18874788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001006977A Withdrawn JP2002217765A (en) 2001-01-15 2001-01-15 Television tuner

Country Status (1)

Country Link
JP (1) JP2002217765A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525602B2 (en) 2004-11-09 2009-04-28 Funai Electric Co., Ltd. Liquid crystal television apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525602B2 (en) 2004-11-09 2009-04-28 Funai Electric Co., Ltd. Liquid crystal television apparatus
DE102005053478B4 (en) * 2004-11-09 2011-06-09 Funai Electric Co., Ltd., Daito Liquid crystal television device

Similar Documents

Publication Publication Date Title
US5327583A (en) Using a clock signal generated by a microcomputer for providing a negative bias voltage to a galium arsenide field effect transistor in a high frequency amplifier of the device
EP1012993B1 (en) A radio front-end circuit
US5532654A (en) FSK modulator using saw resonator with switchable capacitors
GB2386776A (en) Optimising power consumption in amplifiers
US5896062A (en) Amplifier with switched DC bias voltage feedback
JP2002217765A (en) Television tuner
US7412219B2 (en) High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier
US6904271B2 (en) High-frequency-signal switching circuit suppressing high-frequency-signal distortion
US6803821B1 (en) Switchable amplifier circuit having reduced shutdown current
US5229731A (en) Power amplifying circuit capable of switching amplification mode
US6452645B1 (en) Multiple preliminary stage circuit for television tuner
US6219536B1 (en) Mixer circuit
JP3032611B2 (en) Microwave amplifier bias circuit
JP3864477B2 (en) High frequency circuit
JP3891926B2 (en) Television signal switching circuit
KR100314627B1 (en) Switching circuit for rf amplifying unit
JPH0528838Y2 (en)
JP3105564U (en) Television tuner
KR100669831B1 (en) Amplifier output stage provided with a parasitic-current limiter
JPS5846564Y2 (en) Width increase circuit
KR200203698Y1 (en) Electric field compenstion circuit of high-frequency receiver
JPH0763153B2 (en) AM / FM receiver
WO2000021193A1 (en) If amplifier
JPH01248706A (en) High frequency amplifier with switch
JPH05291920A (en) High frequency diode switch circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060405

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060620