JP2002217449A - Horizontal photo acceptance device - Google Patents

Horizontal photo acceptance device

Info

Publication number
JP2002217449A
JP2002217449A JP2001007309A JP2001007309A JP2002217449A JP 2002217449 A JP2002217449 A JP 2002217449A JP 2001007309 A JP2001007309 A JP 2001007309A JP 2001007309 A JP2001007309 A JP 2001007309A JP 2002217449 A JP2002217449 A JP 2002217449A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
receiving element
light receiving
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001007309A
Other languages
Japanese (ja)
Inventor
Kentaro Michiguchi
健太郎 道口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001007309A priority Critical patent/JP2002217449A/en
Publication of JP2002217449A publication Critical patent/JP2002217449A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a horizontal photo acceptance device having high response speed and high reliability. SOLUTION: At least one groove 5 is formed in a semiconductor layer 3, which is a light absorption layer. On the semiconductor layer 3, a pair of electrodes 4a and 4b are formed as to cross the longitudinal direction of the groove 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高速の光通信分野
などに用いられる応答速度の速い横型受光素子に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fast light receiving element used in a high-speed optical communication field or the like.

【0002】[0002]

【従来の技術】横型受光素子は、基本的に半導体表面に
一対の電極を形成するだけで作製できるため、不純物を
ドーピングする技術が必要な縦型受光素子と比較して、
製造プロセスが簡素である。また、横型受光素子の寄生
容量は同等サイズの縦型受光素子と比べて小さいため、
高速性の観点からも横型受光素子は優れていると言え
る。そのため、最近の学会などにおける光電子集積回路
の報告では、高速化を考慮して、横型受光素子が採用さ
れている。
2. Description of the Related Art Since a horizontal light receiving element can be basically manufactured only by forming a pair of electrodes on a semiconductor surface, it can be manufactured in comparison with a vertical light receiving element which requires a technique of doping impurities.
The manufacturing process is simple. Also, since the parasitic capacitance of the horizontal light receiving element is smaller than that of the vertical light receiving element of the same size,
It can be said that the horizontal light receiving element is excellent also from the viewpoint of high speed. For this reason, recent reports on optoelectronic integrated circuits at academic conferences and the like employ a horizontal light receiving element in consideration of speeding up.

【0003】横型受光素子の代表的なものとして、MSM(meta
l-semiconductor-metal)型フォトダイオードが文献“IE
EE Trans. Electron Device, vol37, no.1, pp.31-35,1
990”などで報告されている。従来、横型受光素子で
は、半導体表面(すなわち電極)から深くなるほど電界が
弱くなるため、深い部分で発生したキャリアは走行速度
が遅くなる。この走行速度の遅いキャリアが、受光素子
の応答速度を支配していた。そのため、このキャリアを
制御するための種々の措置が試みられている。
[0003] MSM (meta
l-semiconductor-metal) type photodiodes
EE Trans. Electron Device, vol37, no.1, pp.31-35,1
990 "etc. Conventionally, in a horizontal light receiving element, the electric field becomes weaker as it gets deeper from the semiconductor surface (that is, the electrode), so that the carrier generated in a deep part has a slower traveling speed. Dominated the response speed of the light receiving element, and various measures have been attempted to control this carrier.

【0004】例えば、図8に示すように、光入射により半導
体深部で発生したキャリアが電極104a、104bに到達する
のをブロックするために半導体基板101上にバンドギャ
ップの大きな材料で構成された第1の半導体層102と受光
層である第2の半導体層103を順次積層した構造が、文献
“J.Appl.Phys. 70(4), 15, pp.2435-2448,1991”で
提案されている。また、図9(ここでは図の手前の素子
部分が切られて断面が出ている)に示すように、電極10
4a、104bを半導体層103に形成された溝105内に形成する
ことで半導体深部でもキャリア移動方向の電界を高め、
半導体深部でのホールを高速走行させる構造が、文献
“Appl.Phys.Lett. 69(2), 8, pp.245-247, 1996”
で紹介されている。
For example, as shown in FIG. 8, a semiconductor formed of a material having a large band gap is formed on a semiconductor substrate 101 in order to block carriers generated in a deep part of the semiconductor due to light incidence from reaching the electrodes 104a and 104b. A structure in which one semiconductor layer 102 and a second semiconductor layer 103 serving as a light receiving layer are sequentially laminated has been proposed in the document “J. Appl. Phys. 70 (4), 15, pp. 2435-2448, 1991”. I have. Further, as shown in FIG. 9 (here, the element portion in front of the figure is cut out to show a cross section), the electrode 10
By forming 4a, 104b in the groove 105 formed in the semiconductor layer 103, the electric field in the carrier movement direction is increased even in the deep part of the semiconductor,
A structure that allows holes to run at high speed in deep semiconductors is described in the document “Appl. Phys. Lett. 69 (2), 8, pp. 245-247, 1996”.
It is introduced in.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、これら
の措置は、実用化レベルの観点からは、応答速度、信頼
性、量子効率(受光効率)の点に未だ問題がある。
However, these measures still have problems in response speed, reliability, and quantum efficiency (light receiving efficiency) from the viewpoint of practical use.

【0006】例えば、電極104a、104bを半導体層103内に形
成する構造(図9)では、特に多層構造(典型的にはAu/
Ti)の電極を採用した場合、半導体と接触する電極側面
(特にAuの側面)から電極材料が半導体層へと拡散し、
素子を劣化させてしまう。さらに、本素子構造において
は、電極104a、104bを厚く形成しなければ、キャリアを
高速で走行させるための高電界を半導体表面から深部に
至る領域で発生させることができず、実用的とは言えな
い。
For example, in a structure in which the electrodes 104a and 104b are formed in the semiconductor layer 103 (FIG. 9), a multilayer structure (typically Au /
When a Ti) electrode is used, the electrode material diffuses into the semiconductor layer from the side of the electrode that contacts the semiconductor (particularly, the side of Au),
The element will be degraded. Furthermore, in the present element structure, unless the electrodes 104a and 104b are formed thickly, a high electric field for causing carriers to travel at high speed cannot be generated in a region from the semiconductor surface to a deep portion, which is practical. Absent.

【0007】また、半導体深部で発生したキャリアの注入を
抑制するため、バンドギャップの大きなバリア層102を
受光層103下に挿入した構造(図8)では、受光層103の
厚さを実質的に薄くすることになるので、量子効率が下
がるという問題がある。そこで、本発明は、以上の問題
点に鑑みてなされたものであり、応答速度の速い横型受
光素子を提供することを目的とする。
In order to suppress the injection of carriers generated in the deep part of the semiconductor, in a structure in which a barrier layer 102 having a large band gap is inserted under the light receiving layer 103 (FIG. 8), the thickness of the light receiving layer 103 is substantially reduced. Since the thickness is reduced, there is a problem that the quantum efficiency decreases. Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a horizontal light receiving element having a high response speed.

【0008】[0008]

【課題を解決するための手段および作用】上記の目的を
達成するために、本発明の横型受光素子においては、受
光層に溝を設け、その上面および側面に一対の電極を形
成して受光層深部の電界を高めることで、素子の応答速
度を向上している。
In order to achieve the above object, in the horizontal light receiving element of the present invention, a groove is formed in a light receiving layer, and a pair of electrodes are formed on the upper surface and side surfaces thereof to form a light receiving layer. The response speed of the element is improved by increasing the electric field in the deep part.

【0009】すなわち、本発明では、光吸収層である半導体
層に少なくとも1本の溝が形成され、該半導体層上に溝
の長手方向に交差するように一対の電極が形成されてい
て、キャリア発生領域である受光層に溝を形成し、その
側面に電極を形成するような構造を備えることを特徴と
している。
That is, in the present invention, at least one groove is formed in a semiconductor layer which is a light absorbing layer, and a pair of electrodes are formed on the semiconductor layer so as to intersect in a longitudinal direction of the groove. It is characterized in that it has a structure in which a groove is formed in the light receiving layer, which is a generation region, and an electrode is formed on the side surface.

【0010】この様に、図2の矢印で示す如く、溝の側面に
電極を形成することで、溝形成箇所以外の突出部になっ
た受光層において、溝側面に沿った電界を隣接電極間に
発生させることができる。これにより、受光層深部にお
いて高電界を得ることができ、キャリア速度の向上が図
れる。
In this manner, as shown by the arrow in FIG. 2, by forming an electrode on the side surface of the groove, the electric field along the side surface of the groove can be applied between the adjacent electrodes in the light-receiving layer which has become a protruding portion other than the portion where the groove is formed. Can be generated. Thereby, a high electric field can be obtained in the deep part of the light receiving layer, and the carrier speed can be improved.

【0011】一方、溝形成箇所においては、エネルギーバン
ドギャップが大きな材料で形成されたバリア層を受光層
下に形成すれば、溝底部からバリア層間の浅い領域で発
生した走行速度の速いキャリヤしか素子動作に関与しな
い。よって、溝底部とバリア層間の厚さを、溝形成時の
エッチング量や受光層の厚さによって調整することで、
走行速度の遅いキャリアの影響を抑えることができる。
On the other hand, if a barrier layer made of a material having a large energy band gap is formed under the light-receiving layer in the groove forming portion, only a carrier having a high traveling speed generated in a shallow region between the barrier layer and the bottom of the groove from the bottom of the groove can be used. Not involved in the operation. Therefore, by adjusting the thickness between the groove bottom and the barrier layer depending on the amount of etching at the time of forming the groove and the thickness of the light receiving layer,
It is possible to suppress the influence of a carrier having a low traveling speed.

【0012】このように、溝形成部分とそれ以外の部分にお
いて、それぞれ走行速度の速いキャリアのみを扱うこと
で、応答速度の速い横型受光素子が実現される。
As described above, by handling only carriers having a high traveling speed in the groove forming portion and other portions, a lateral light receiving element having a high response speed is realized.

【0013】ここで、受光層下のバリア層は、バンドギャッ
プの大きい材料で構成された半導体多層膜反射鏡などで
あってもよい。これにより、基板から電極部へのキャリ
アの注入を阻止する効果だけでなく、量子効率の向上も
可能となる。
Here, the barrier layer below the light receiving layer may be a semiconductor multilayer mirror made of a material having a large band gap. As a result, not only the effect of preventing the injection of carriers from the substrate to the electrode portion, but also the improvement of quantum efficiency can be achieved.

【0014】また、本受光素子は、応答速度の向上以外にも
次のような点でも優れている。本構造では、溝形成箇所
以外での受光層の厚さによらず、受光層深部において高
電界を得ることができる。よって、プロセスや量子効率
を考慮して、溝の深さ、幅及び間隔を最適化すること
で、従来のバリア層を挿入しただけの構造と比較して、
高い量子効率を得ることが可能となる。また、本構造で
は、電極側面が半導体と接することがないため、電極材
料の横方向への拡散は発生しない。よって、従来の埋め
込み電極構造を有した受光素子よりも信頼性が高い。
The present light receiving element is also excellent in the following points in addition to the improvement of the response speed. In this structure, a high electric field can be obtained in a deep portion of the light-receiving layer regardless of the thickness of the light-receiving layer other than where the groove is formed. Therefore, by optimizing the depth, width, and spacing of the grooves in consideration of the process and quantum efficiency, compared to a conventional structure in which only a barrier layer is inserted,
High quantum efficiency can be obtained. Further, in this structure, the electrode side surface does not come into contact with the semiconductor, so that the electrode material does not diffuse in the lateral direction. Therefore, the reliability is higher than the light receiving element having the conventional embedded electrode structure.

【0015】更に、本発明の横型受光素子は以下の如き形態
も採りうる。典型的には、半導体基板上に形成された第
1の半導体層と、第1の半導体層上に形成された前記光吸
収層である第2の半導体層を備える。また、典型的に
は、溝は、直線状の溝が複数本形成されて、前記一対の
電極は、櫛形電極である。これらの形態は、作製し易
く、応答速度、信頼性、量子効率にも優れる。
Further, the horizontal light receiving element of the present invention can also take the following forms. Typically, a third substrate formed on a semiconductor substrate
The semiconductor device includes one semiconductor layer and a second semiconductor layer which is the light absorbing layer formed on the first semiconductor layer. Typically, the groove is formed with a plurality of linear grooves, and the pair of electrodes is a comb-shaped electrode. These forms are easy to manufacture and have excellent response speed, reliability, and quantum efficiency.

【0016】前記光吸収層である半導体層上に一対のショッ
トキー電極が形成されることにより、MSM型構造を有し
たり、前記溝が形成された前記光吸収層である半導体層
上に、エネルギーバンドギャップの大きい材料からなる
ショットキー接合調整層が形成されるとともに、該ショ
ットキー接合調整層上に一対のショットキー電極が形成
されることにより、MSM型構造を有したりできる。
[0016] By forming a pair of Schottky electrodes on the semiconductor layer serving as the light absorbing layer, the semiconductor layer having the MSM structure or the groove having the light absorbing layer formed on the semiconductor layer. By forming a Schottky junction adjustment layer made of a material having a large energy band gap and forming a pair of Schottky electrodes on the Schottky junction adjustment layer, an MSM structure can be obtained.

【0017】また、前記溝が形成された前記光吸収層である
半導体層の所定箇所の表層にn型とp型の不純物領域が形
成され、n型不純物領域にn型オーミック電極、p型の不
純物領域にp型オーミック電極が形成されることによ
り、pin型構造を有することもできる。
Further, an n-type and a p-type impurity region are formed in a surface layer of a predetermined portion of the semiconductor layer which is the light absorbing layer in which the groove is formed, and an n-type ohmic electrode and a p-type impurity region are formed in the n-type impurity region. By forming a p-type ohmic electrode in the impurity region, it is possible to have a pin-type structure.

【0018】量子効率を更に向上する為には、前記光吸収層
である半導体層の前記一対の電極が形成されている面と
は反対側の面に金属ミラー層が形成された構造も採りう
る。これは、例えば、基板上に前記光吸収層である半導
体層などを形成した後に、基板を除去して、そこに金属
膜を形成することで作製されうる。
In order to further improve the quantum efficiency, a structure in which a metal mirror layer is formed on a surface of the semiconductor layer, which is the light absorption layer, on a surface opposite to a surface on which the pair of electrodes are formed may be employed. . This can be manufactured by, for example, forming a semiconductor layer or the like as the light absorbing layer on a substrate, removing the substrate, and forming a metal film there.

【0019】また、量子効率を更に向上する為に、前記一対
の電極を、受光光に対して透過率が高い材料で構成して
もよい。
Further, in order to further improve the quantum efficiency, the pair of electrodes may be made of a material having a high transmittance to the received light.

【0020】[0020]

【発明の実施の形態】以下に本発明の実施の形態を図面
を参照しつつ説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】(実施例1)本発明の実施例1を図1、図2に基づ
いて説明する。図面の各部の寸法の割合は以下の説明の
ものとは必ずしも一致しない。
Embodiment 1 Embodiment 1 of the present invention will be described with reference to FIGS. The proportions of the dimensions of the parts in the drawings do not always match those described below.

【0022】図1の斜視図で示すように、半絶縁性のGaAs基
板1に、通常の有機金属気相成長法を用いて、AlGaAsの
半導体層2とGaAsの半導体層3が順次積層されている。Ga
As半導体層3には、通常のウエットエッチング法を用い
て、複数本の直線状の溝5が平行に形成されている。キ
ャリアのブロック層であるバンドギャップの比較的大き
いAlGaAs半導体層2は層厚約500nmを有し、光吸収層であ
るGaAs半導体層3は層厚約1.5μmを有する。GaAs半導体
層3上に形成された溝5は、幅2μm、深さ1μm、隣接間隔
4μmを有する。
As shown in the perspective view of FIG. 1, an AlGaAs semiconductor layer 2 and a GaAs semiconductor layer 3 are sequentially stacked on a semi-insulating GaAs substrate 1 using a usual metal organic chemical vapor deposition method. I have. Ga
In the As semiconductor layer 3, a plurality of linear grooves 5 are formed in parallel using a usual wet etching method. The AlGaAs semiconductor layer 2 having a relatively large band gap, which is a carrier blocking layer, has a layer thickness of about 500 nm, and the GaAs semiconductor layer 3, which is a light absorbing layer, has a layer thickness of about 1.5 μm. The groove 5 formed on the GaAs semiconductor layer 3 has a width of 2 μm, a depth of 1 μm, and an adjacent space.
4 μm.

【0023】GaAs半導体層3の表面には、通常の真空蒸着法
を用いて、一対のショットキー電極4a、4bが形成されて
いる。電極4a、4bは、Ti/Pt/Auで構成されており、Ti領
域、Pt領域及びAu領域の層厚として約20nm、約20nm及び
約100nmをそれぞれ有する。電極4a、4bは、相互の電極
間隔及び幅共に約2μmの櫛形に形成されている。また、
電極4a、4bの櫛部の長さ方向と溝5の長さ方向とは垂直
になっており、そして電極4a、4bの櫛部の長さ方向が溝
5の順メサ面上を這うように形成されている。ここで、
溝5間の突出部が順メサ状になるように基板の面方位な
どが設定されている。こうして、溝5が上方に若干開い
た形状になることにより、電極4a、4bが溝5と突出部を
通して滑らかに形成できる。
A pair of Schottky electrodes 4a and 4b are formed on the surface of the GaAs semiconductor layer 3 by using a normal vacuum deposition method. The electrodes 4a and 4b are made of Ti / Pt / Au, and have a layer thickness of about 20 nm, about 20 nm, and about 100 nm in the Ti region, the Pt region, and the Au region, respectively. The electrodes 4a and 4b are formed in a comb shape with a mutual electrode spacing and width of about 2 μm. Also,
The length direction of the comb portions of the electrodes 4a and 4b is perpendicular to the length direction of the groove 5, and the length direction of the comb portions of the electrodes 4a and 4b is
5 is formed so as to crawl on the mesa surface. here,
The plane orientation of the substrate and the like are set so that the protruding portions between the grooves 5 have a forward mesa shape. Thus, the electrodes 4a and 4b can be smoothly formed through the grooves 5 and the protrusions by the grooves 5 being slightly opened upward.

【0024】尚、上記の構造ではGaAs基板1上にAlGaAs半導
体層2を形成しているが、AlGaAs半導体層2の代わりに、
互いに組成の異なる一対のAlGaAs複数組からなる半導体
多層反射鏡を形成してもよく、これにより、量子効率の
更なる向上が図れる。更には、量子効率の更なる向上を
図るために、基板1を除去して、その露出面に金属ミラ
ーを形成することもできる。
In the above structure, the AlGaAs semiconductor layer 2 is formed on the GaAs substrate 1, but instead of the AlGaAs semiconductor layer 2,
A semiconductor multilayer reflector composed of a plurality of pairs of AlGaAs having different compositions may be formed, whereby the quantum efficiency can be further improved. Furthermore, in order to further improve the quantum efficiency, the substrate 1 can be removed and a metal mirror can be formed on the exposed surface.

【0025】上記構造において、溝5の深さを制御するため
に、GaAs半導体層3中の所定の位置にエッチング速度の
異なる薄い半導体層を挿入して、そこで溝の深さが規定
される様にしてもよい。こうした層は、ごく薄くすれ
ば、残ってもさして悪影響を与えない。
In the above structure, in order to control the depth of the groove 5, a thin semiconductor layer having a different etching rate is inserted at a predetermined position in the GaAs semiconductor layer 3 so that the depth of the groove is defined. It may be. Such layers, if very thin, have no adverse effect.

【0026】また、上記構造において、電極4a、4bの長さ方
向と溝5の長さ方向とは垂直ではなく斜めであってもよ
い。電極4a、4bと溝5の形態も、図示のものから多少変
形されてもよい。
In the above structure, the length direction of the electrodes 4a and 4b and the length direction of the groove 5 may be oblique, not perpendicular. The shapes of the electrodes 4a, 4b and the groove 5 may be slightly modified from those shown.

【0027】更に、上記構造において、電極4a、4b材料とし
て透明電極であるITO(IndiumTin Oxide)を採用しても
よく、これにより受光層により多くの光が達して、量子
効率が向上する。
Further, in the above structure, ITO (Indium Tin Oxide), which is a transparent electrode, may be adopted as a material of the electrodes 4a and 4b, whereby more light reaches the light receiving layer and quantum efficiency is improved.

【0028】この様な構造を有する横型受光素子によれば、
図2に示すごとく受光素子内の溝5の深さ方向においても
高い電界強度を得ることができる。よって、半導体層3
中の深い部分で発生したキャリアは高速で移動すること
ができるので、応答速度の向上した受光素子が実現され
る。さらに、電極4a、4b側面(特にTi/Pt/Au電極のAuの
側面)が半導体層と接していないので、電極材料の半導
体層への拡散が少なく、信頼性の向上も図ることができ
る。
According to the lateral light receiving element having such a structure,
As shown in FIG. 2, a high electric field strength can be obtained even in the depth direction of the groove 5 in the light receiving element. Therefore, the semiconductor layer 3
Since carriers generated in a deep part in the middle can move at high speed, a light receiving element with improved response speed is realized. Furthermore, since the side surfaces of the electrodes 4a and 4b (particularly, the side surfaces of Au of the Ti / Pt / Au electrode) are not in contact with the semiconductor layer, the diffusion of the electrode material into the semiconductor layer is small, and the reliability can be improved.

【0029】(実施例2)次に、実施例2を図3に基づいて説
明する。ここでも、図面の寸法の割合は説明のものとは
必ずしも一致しない。
(Embodiment 2) Next, Embodiment 2 will be described with reference to FIG. Again, the proportions of the dimensions in the figures do not always correspond to those described.

【0030】実施例1と同様に、半絶縁性のGaAs基板1に、通
常の有機金属気相成長法を用いて、AlGaAsの半導体層2
とGaAsの半導体層3を順次積層する。GaAs半導体層3に、
通常のウエットエッチング法を用いて複数の溝5を形成
する。AlGaAs半導体層2は層厚約500nm、GaAs半導体層3
は層厚約1.5μmを有する。GaAs半導体層3上に形成され
た溝5は、幅2μm、深さ1μm、隣接間隔4μmを有する。
As in the first embodiment, an AlGaAs semiconductor layer 2 is formed on a semi-insulating GaAs substrate 1 by using a usual metal organic chemical vapor deposition method.
And a GaAs semiconductor layer 3 are sequentially laminated. In the GaAs semiconductor layer 3,
A plurality of grooves 5 are formed using a usual wet etching method. AlGaAs semiconductor layer 2 has a thickness of about 500 nm and GaAs semiconductor layer 3
Has a layer thickness of about 1.5 μm. The groove 5 formed on the GaAs semiconductor layer 3 has a width of 2 μm, a depth of 1 μm, and an adjacent interval of 4 μm.

【0031】次に、溝5を形成した後、GaAs半導体層3上に、
有機金属気相成長法を用いてAlGaAs層6を形成する。こ
こで、AlGaAs層6の層厚は約50nmとした。ここが実施例1
と異なる。
Next, after forming the groove 5, on the GaAs semiconductor layer 3,
The AlGaAs layer 6 is formed using a metal organic chemical vapor deposition method. Here, the thickness of the AlGaAs layer 6 was about 50 nm. Here is Example 1
And different.

【0032】再成長したAlGaAs半導体層6の表面に、通常の
真空蒸着法を用いて一対のショットキー電極4a、4bを形
成する。ここでも、電極4a、4bは、Ti/Pt/Auで構成され
ており、Ti領域、Pt領域及びAu領域の層厚として、約20
nm、約20nm及び約100nmをそれぞれ有する。電極4a、4b
形状は、相互の電極間隔及び幅共に約2μmの櫛形に形成
されている。また、電極4a、4bの櫛部の長さ方向と溝5
の長さ方向とは垂直、さらに電極4a、4bの櫛部の長さ方
向が溝5の順メサ面上を這うように形成されている。AlG
aAs層6を形成して電極4a、4bを形成しているので、高い
ショットキー障壁が得られ、暗電流を低減できる。
On the surface of the regrown AlGaAs semiconductor layer 6, a pair of Schottky electrodes 4a and 4b are formed using a normal vacuum deposition method. Also in this case, the electrodes 4a and 4b are composed of Ti / Pt / Au, and have a layer thickness of about 20 in the Ti region, the Pt region, and the Au region.
nm, about 20 nm and about 100 nm, respectively. Electrodes 4a, 4b
The shape is a comb shape of about 2 μm in both electrode spacing and width. The length direction of the comb portions of the electrodes 4a and 4b and the groove 5
Is formed so that the length direction of the comb portions of the electrodes 4a and 4b crawls on the normal mesa surface of the groove 5. AlG
Since the electrodes 4a and 4b are formed by forming the aAs layer 6, a high Schottky barrier can be obtained, and dark current can be reduced.

【0033】実施例2でも、キャリアブロック層であるAlGaA
s半導体層の代わりに組成の異なるAlGaAsからなる半導
体多層反射鏡を形成したり、溝の深さを制御するための
エッチング速度の異なる薄い半導体層を挿入したり、電
極の長さ方向と溝の長さ方向とを斜めにしてもよい。ま
た、電極材料として透明電極であるIT0を採用してもよ
い。
In Example 2, the carrier blocking layer AlGaA
s Instead of a semiconductor layer, a semiconductor multilayer reflector made of AlGaAs with a different composition is formed, a thin semiconductor layer with a different etching rate to control the depth of the groove is inserted, The length direction may be inclined. Further, a transparent electrode IT0 may be employed as the electrode material.

【0034】かかる構造を有する横型受光素子にあっても、
実施例1と同様に、受光素子内の溝の深さ方向において
も高い電界強度を得ることができる。よって、半導体層
中の深い部分で発生したキャリアは高速で移動すること
ができるので、応答速度の向上した受光素子が実現され
る。さらに、電極側面が半導体層と接していないので、
電極材料の半導体層への拡散が少なく、信頼性の向上も
図れる。
[0034] Even in a horizontal light receiving element having such a structure,
As in the first embodiment, a high electric field strength can be obtained also in the depth direction of the groove in the light receiving element. Therefore, carriers generated in a deep portion in the semiconductor layer can move at a high speed, so that a light receiving element with an improved response speed is realized. Furthermore, since the electrode side surface is not in contact with the semiconductor layer,
The diffusion of the electrode material into the semiconductor layer is small, and the reliability can be improved.

【0035】(実施例3)次に、実施例3を図4、図5に基づい
て説明する。図5は、図4の溝5の伸長方向に沿った断面
図である。ここでも、図面の寸法の割合は説明のものと
は必ずしも一致しない。
Third Embodiment Next, a third embodiment will be described with reference to FIGS. FIG. 5 is a cross-sectional view of the groove 5 in FIG. 4 along the direction in which the groove 5 extends. Again, the proportions of the dimensions in the figures do not always correspond to those described.

【0036】実施例3でも、半絶縁性のGaAs基板1に、通常の
有機金属気相成長法を用いて、AlGaAsの半導体層2とGaA
sの半導体層3を順次積層して構成されている。GaAs半導
体層3には、通常のウエットエッチング法を用いて複数
の溝5が形成されている。AlGaAs半導体層2は層厚約500n
m、GaAs半導体層3は層厚約1.5μmを有する。GaAs半導体
層3上に形成された溝5は、幅2μm、深さ1μm、隣接間隔
4μmを有する。
In Example 3, an AlGaAs semiconductor layer 2 and a GaAs substrate 1 were formed on a semi-insulating GaAs substrate 1 by using a usual metal organic chemical vapor deposition method.
s semiconductor layers 3 are sequentially laminated. A plurality of trenches 5 are formed in the GaAs semiconductor layer 3 by using a usual wet etching method. AlGaAs semiconductor layer 2 is about 500n thick
m, the GaAs semiconductor layer 3 has a layer thickness of about 1.5 μm. The groove 5 formed on the GaAs semiconductor layer 3 has a width of 2 μm, a depth of 1 μm, and an adjacent space.
4 μm.

【0037】さらに、図5に示すように、GaAs半導体層3の電
極形成箇所に、Siをイオン注入することによってn型注
入領域7a、Beをイオン注入することによってp型注入領
域7bが形成されている。そして、通常の真空蒸着法を用
いて、n型注入領域7a上にn型オーミック電極8a、p型注
入領域7b上にp型オーミック電極8bが各々形成されてい
る。なお、n型オーミック電極8aはAuGe/Ni、p型オーミ
ック電極8bはAuZnで構成されている。ここが本実施例の
特徴である。電極8a、8bの形状は、相互の電極間隔及び
幅共に約2μmの櫛形に形成されている。また、電極8a、
8bの櫛部の長さ方向と溝5の長さ方向とは垂直、そして
電極8a、8bの櫛部の長さ方向が溝5の順メサ面上を這う
ように形成してある。
Further, as shown in FIG. 5, an n-type implanted region 7a is formed by ion-implanting Si, and a p-type implanted region 7b is formed by implanting Be in the electrode formation portion of the GaAs semiconductor layer 3. ing. Then, an n-type ohmic electrode 8a is formed on the n-type implanted region 7a, and a p-type ohmic electrode 8b is formed on the p-type implanted region 7b, using a normal vacuum deposition method. The n-type ohmic electrode 8a is made of AuGe / Ni, and the p-type ohmic electrode 8b is made of AuZn. This is a feature of this embodiment. The electrodes 8a and 8b are formed in a comb shape with a mutual electrode spacing and width of about 2 μm. Also, the electrodes 8a,
The length direction of the comb portion of 8b and the length direction of the groove 5 are perpendicular to each other, and the length direction of the comb portion of the electrodes 8a and 8b is formed so as to crawl on the forward mesa surface of the groove 5.

【0038】本実施例の構造でも、GaAs基板1上にキャリア
ブロック層のA1GaAs半導体層2を形成しているが、代わ
りに組成の異なるAlGaAsからなる半導体多層反射鏡を形
成してもよく、これにより、量子効率の更なる向上が図
れる。また、溝の深さを制御するために、GaAs半導体層
中の所定の位置にエッチング速度のことなる薄い半導体
層を挿入したり、電極の櫛部の長さ方向と溝の長さ方向
とは垂直ではなく斜めであってもよい。
In the structure of the present embodiment, the A1 GaAs semiconductor layer 2 of the carrier block layer is formed on the GaAs substrate 1, but a semiconductor multilayer reflector made of AlGaAs having a different composition may be formed instead. Thereby, the quantum efficiency can be further improved. Further, in order to control the depth of the groove, a thin semiconductor layer having a different etching rate is inserted at a predetermined position in the GaAs semiconductor layer, or the length direction of the comb portion of the electrode is perpendicular to the length direction of the groove. Instead, it may be oblique.

【0039】かかるpin型構造を有する横型受光素子におい
ても、実施例1と同様に、受光素子内の溝の深さ方向に
おいても高い電界強度を得ることができる。よって、半
導体層中の深い部分で発生したキャリアは高速で移動す
ることができるので、応答速度の向上した受光素子が実
現される。さらに、電極側面が半導体層と接していない
ので、電極材料の半導体層への拡散が少なく、信頼性の
向上も図ることができる。
Also in the lateral light receiving element having such a pin type structure, high electric field strength can be obtained in the depth direction of the groove in the light receiving element as in the first embodiment. Therefore, carriers generated in a deep portion in the semiconductor layer can move at a high speed, so that a light receiving element with an improved response speed is realized. Further, since the side surface of the electrode is not in contact with the semiconductor layer, diffusion of the electrode material into the semiconductor layer is small, and reliability can be improved.

【0040】(実施例4)次に、実施例4を図6に基づいて説
明する。ここでも、図面の寸法も割合は説明のものとは
必ずしも一致しない。
Fourth Embodiment Next, a fourth embodiment will be described with reference to FIG. Again, the dimensions and proportions of the drawings do not always match those described.

【0041】実施例4では、半絶縁性のInP基板9に、通常の
有機金属気相成長法を用いて、InPの半導体層10とGaInA
sの半導体層11を順次積層して構成されている。GaInAs
半導体層11には、通常のウエットエッチング法を用いて
複数の溝5が形成されている。InP半導体層10は層厚約50
0nm、GaInAs半導体層11は層厚約1.5μmを有する。GaInA
s半導体層11上に形成された溝5は、幅2μm、深さ1μm、
隣接間隔4μmを有する。また、GaInAs半導体層11の表面
に、通常の真空蒸着法を用いて一対のショットキー電極
4a、4bが形成されている。電極4a、4bは、Ti/Pt/Auで構
成されており、Ti領域、Pt領域及びAu領域の層厚として
約20nm、約20nm及び約100nmをそれぞれ有する。電極4
a、4bの形状は、相互の電極間隔及び幅共に約2μmの櫛
形に形成されている。また、電極4a、4bの櫛部の長さ方
向と溝の長さ方向とは垂直、そして電極4a、4bの櫛部の
長さ方向が溝の順メサ面上を這うように形成されてい
る。
In the fourth embodiment, an InP semiconductor layer 10 and a GaInA
s semiconductor layers 11 are sequentially laminated. GaInAs
A plurality of grooves 5 are formed in the semiconductor layer 11 by using a usual wet etching method. InP semiconductor layer 10 has a thickness of about 50
The GaInAs semiconductor layer 11 has a thickness of about 1.5 μm. GaInA
The groove 5 formed on the s semiconductor layer 11 has a width of 2 μm, a depth of 1 μm,
It has an adjacent distance of 4 μm. Further, a pair of Schottky electrodes is formed on the surface of the GaInAs semiconductor layer 11 by using a normal vacuum deposition method.
4a and 4b are formed. The electrodes 4a and 4b are made of Ti / Pt / Au, and have a layer thickness of about 20 nm, about 20 nm, and about 100 nm in the Ti region, the Pt region, and the Au region, respectively. Electrode 4
The shapes of a and 4b are formed in a comb shape with both electrode spacing and width being about 2 μm. The length direction of the comb portions of the electrodes 4a and 4b is perpendicular to the length direction of the groove, and the length direction of the comb portions of the electrodes 4a and 4b is formed so as to crawl on the forward mesa surface of the groove.

【0042】上記の構造でも、InP基板9上にブロック層であ
るInP半導体層10を形成しているが、代わりに組成の異
なるAlInAsからなる半導体多層反射鏡を形成してもよ
く、これにより、量子効率の更なる向上が図れる。ま
た、溝の深さを制御するために、GaInAs半導体層中の所
定の位置にエッチング速度の異なる薄い半導体層を挿入
してもよい。電極の長さ方向と溝の長さ方向とは垂直で
はなく斜めであってもよい。また、電極材料として透明
電極であるIT0を採用してもよく、これにより、量子効
率が向上する。
In the above structure, the InP semiconductor layer 10 which is a block layer is formed on the InP substrate 9, but instead, a semiconductor multilayer reflector made of AlInAs having a different composition may be formed. The quantum efficiency can be further improved. Further, in order to control the depth of the groove, a thin semiconductor layer having a different etching rate may be inserted at a predetermined position in the GaInAs semiconductor layer. The length direction of the electrode and the length direction of the groove may not be perpendicular but may be oblique. Also, IT0, which is a transparent electrode, may be employed as an electrode material, thereby improving quantum efficiency.

【0043】かかる材料構造を有する横型受光素子によって
も、実施例1と同様に、受光素子内の溝の深さ方向にお
いても高い電界強度を得ることができる。よって、半導
体層中の深い部分で発生したキャリアは高速で移動する
ことができるので、応答速度の向上した受光素子が実現
される。さらに、電極側面が半導体層と接していないの
で、電極材料の半導体層への拡散が少なく、信頼性の向
上も図ることができる。
With the lateral light receiving element having such a material structure, high electric field strength can be obtained also in the depth direction of the groove in the light receiving element, as in the first embodiment. Therefore, carriers generated in a deep portion in the semiconductor layer can move at a high speed, so that a light receiving element with an improved response speed is realized. Further, since the side surface of the electrode is not in contact with the semiconductor layer, diffusion of the electrode material into the semiconductor layer is small, and reliability can be improved.

【0044】(実施例5)次に、実施例5を図7に基づいて説
明する。ここでも、図面の寸法の割合は説明のものとは
必ずしも一致しない。
Fifth Embodiment Next, a fifth embodiment will be described with reference to FIG. Again, the proportions of the dimensions in the figures do not always correspond to those described.

【0045】実施例4と同様に、半絶縁性のInP基板9に、通
常の有機金属気相成長法を用いて、InPの半導体層10とG
aInAsの半導体層11を順次積層する。GaInAs半導体層11
に、通常のウエットエッチング法を用いて複数の溝5を
形成する。InP半導体層10は層厚約500nm、GaInAs半導体
層11は層厚約1.5μmを有する。GaInAs半導体層11上に形
成された溝5は、幅2μm、深さ1μm、隣接間隔4μmを有
する。溝5を形成した後、GaInAs半導体層11上に、有機
金属気相成長法を用いてInP12を形成する。ここで、InP
12の層厚は約50nmとした。この点で実施例5と実施例4が
異なる。InP12は、実施例2のAlGaAs層6と同じ働きをし
ていて、高いショットキー障壁が得られる。
In the same manner as in Example 4, a semi-insulating InP substrate 9 is formed on an InP semiconductor layer 10 and a G
aInAs semiconductor layers 11 are sequentially stacked. GaInAs semiconductor layer 11
Next, a plurality of grooves 5 are formed using a usual wet etching method. The InP semiconductor layer 10 has a thickness of about 500 nm, and the GaInAs semiconductor layer 11 has a thickness of about 1.5 μm. The groove 5 formed on the GaInAs semiconductor layer 11 has a width of 2 μm, a depth of 1 μm, and an adjacent interval of 4 μm. After the groove 5 is formed, InP 12 is formed on the GaInAs semiconductor layer 11 by using a metal organic chemical vapor deposition method. Where InP
The layer thickness of 12 was about 50 nm. Example 5 and Example 4 differ in this point. InP12 has the same function as the AlGaAs layer 6 of Example 2, and a high Schottky barrier can be obtained.

【0046】再成長したInP半導体層12の表面に、通常の真
空蒸着法を用いて一対のショットキー電極4a、4bを形成
する。電極4a、4bは、Ti/Pt/Auで構成されており、Ti領
域、Pt領域及びAu領域の各層厚として約20nm、約20nm及
び約100nmをそれぞれ有する。電極4a、4bの形状は、相
互の電極間隔及び幅共に約2μmの櫛形に形成されてい
る。また、電極4a、4bの櫛部の長さ方向と溝5の長さ方
向とは垂直、さらに電極4a、4bの長さ方向が溝5の順メ
サ面上を這うように形成されている。
A pair of Schottky electrodes 4a and 4b are formed on the surface of the regrown InP semiconductor layer 12 using a normal vacuum deposition method. The electrodes 4a and 4b are made of Ti / Pt / Au, and have thicknesses of about 20 nm, about 20 nm, and about 100 nm, respectively, in the Ti region, the Pt region, and the Au region. The shape of the electrodes 4a and 4b is formed in a comb shape with both electrode spacing and width being about 2 μm. The length direction of the comb portions of the electrodes 4a and 4b is perpendicular to the length direction of the groove 5, and the length direction of the electrodes 4a and 4b is formed so as to crawl on the forward mesa surface of the groove 5.

【0047】本実施例の構造でも、InP基板9上にInP半導体
層10を形成しているが、代わりに組成の異なるAlInAsか
らなる半導体多層反射鏡を形成してもよく、これによ
り、量子効率の更なる向上が図れる。溝の深さを制御す
るために、GaInAs半導体層中の所定の位置にエッチング
速度の異なる薄い半導体層を挿入してもよい。電極の長
さ方向と溝の長さ方向とは垂直ではなく斜めであっても
よい。電極材料として透明電極であるITOを採用しても
よい。
In the structure of the present embodiment, the InP semiconductor layer 10 is formed on the InP substrate 9, but a semiconductor multilayer reflector made of AlInAs having a different composition may be formed instead. Can be further improved. In order to control the depth of the groove, a thin semiconductor layer having a different etching rate may be inserted at a predetermined position in the GaInAs semiconductor layer. The length direction of the electrode and the length direction of the groove may not be perpendicular but may be oblique. You may employ ITO which is a transparent electrode as an electrode material.

【0048】かかる構造を有する横型受光素子にあっても、
実施例1と同様に、受光素子内の溝の深さ方向において
も高い電界強度を得ることができる。よって、半導体層
中の深い部分で発生したキャリアは高速で移動すること
ができるので、応答速度の向上した受光素子が実現され
る。さらに、電極側面が半導体層と接していないので、
電極材料の半導体層への拡散が少なく、信頼性の向上も
図れる。
[0048] Even in a horizontal light receiving element having such a structure,
As in the first embodiment, a high electric field strength can be obtained also in the depth direction of the groove in the light receiving element. Therefore, carriers generated in a deep portion in the semiconductor layer can move at a high speed, so that a light receiving element with an improved response speed is realized. Furthermore, since the electrode side surface is not in contact with the semiconductor layer,
The diffusion of the electrode material into the semiconductor layer is small, and the reliability can be improved.

【0049】[0049]

【発明の効果】以上説明したように、本発明の横型受光
素子においては、キャリア発生領域である受光層に溝を
形成し、その側面に電極を形成するような構造を備えて
いるので、高感度、高信頼性かつ応答速度の速い受光素
子を実現することができる。このような受光素子は、高
速の光通信分野などにおいて優れた効果を発揮するもの
である。
As described above, the horizontal type light receiving device of the present invention has a structure in which a groove is formed in the light receiving layer which is a carrier generation region and an electrode is formed on the side surface thereof. A light-receiving element having high sensitivity, high reliability, and high response speed can be realized. Such a light receiving element exhibits an excellent effect in a high-speed optical communication field or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】GaAs基板を用いたMSM型の横型受光素子である実
施例1を示す部分断面図である。
FIG. 1 is a partial cross-sectional view illustrating an MSM-type lateral light receiving element using a GaAs substrate according to a first embodiment.

【図2】図1に示したMSM型の横型受光素子の電界を示し
た斜視図である。
FIG. 2 is a perspective view showing an electric field of the MSM type lateral light receiving element shown in FIG.

【図3】GaAs基板を用いたMSM型の横型受光素子である実
施例2を示す部分断面図である。
FIG. 3 is a partial cross-sectional view showing Example 2 which is an MSM-type lateral light receiving element using a GaAs substrate.

【図4】GaAs基板を用いたpin型の横型受光素子である実
施例3を示す部分断面図である。
FIG. 4 is a partial cross-sectional view illustrating a pin-type lateral light receiving element using a GaAs substrate according to a third embodiment.

【図5】図4に示した横型受光素子の溝の長さ方向に沿っ
た部分断面図である。
5 is a partial cross-sectional view of the horizontal light receiving element shown in FIG. 4 along a length direction of a groove.

【図6】InP基板を用いたMSM型の横型受光素子である実
施例4を示す部分断面図である。
FIG. 6 is a partial cross-sectional view showing Example 4 which is an MSM-type horizontal light receiving element using an InP substrate.

【図7】InP基板を用いたMSM型の横型受光素子である実
施例5を示す部分断面図である。
FIG. 7 is a partial cross-sectional view showing Example 5 which is an MSM-type lateral light receiving element using an InP substrate.

【図8】MSM型の横型受光素子の従来例を示した図であ
る。
FIG. 8 is a diagram illustrating a conventional example of an MSM-type horizontal light receiving element.

【図9】MSM型の横型受光素子の他の従来例を示した図で
ある。
FIG. 9 is a diagram showing another conventional example of an MSM-type horizontal light receiving element.

【符号の説明】[Explanation of symbols]

1 GaAs基板 2 A1GaAs層 3 GaAs受光層(光吸収層) 4a、4b ショットキー電極 5 溝 6 AlGaAs層(ショットキー接合調整層) 7a n型注入領域 7b p型注入領域 8a n型オーミック電極 8b p型オーミック電極 9 InP基板 10 InP層 11 GaInAs受光層(光吸収層) 12 InP層(ショットキー接合調整層) 1 GaAs substrate 2 A1GaAs layer 3 GaAs light-receiving layer (light absorption layer) 4a, 4b Schottky electrode 5 groove 6 AlGaAs layer (Schottky junction adjustment layer) 7a n-type injection region 7b p-type injection region 8a n-type ohmic electrode 8b p Type ohmic electrode 9 InP substrate 10 InP layer 11 GaInAs light receiving layer (light absorption layer) 12 InP layer (Schottky junction adjustment layer)

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】光吸収層である半導体層に少なくとも1本の
溝が形成され、該半導体層上に溝の長手方向に交差する
ように一対の電極が形成されていることを特徴とする横
型受光素子。
A horizontal type wherein at least one groove is formed in a semiconductor layer which is a light absorbing layer, and a pair of electrodes are formed on the semiconductor layer so as to intersect in a longitudinal direction of the groove. Light receiving element.
【請求項2】半導体基板上に形成された第1の半導体層
と、第1の半導体層上に形成された前記光吸収層である
第2の半導体層を備えることを特徴とする請求項1記載
の横型受光素子。
2. The semiconductor device according to claim 1, further comprising a first semiconductor layer formed on the semiconductor substrate, and a second semiconductor layer serving as the light absorbing layer formed on the first semiconductor layer. The horizontal light receiving element as described in the above.
【請求項3】前記溝は、直線状の溝が複数本形成されて
いることを特徴とする請求項1または2記載の横型受光素
子。
3. The horizontal light receiving element according to claim 1, wherein the groove has a plurality of linear grooves.
【請求項4】前記一対の電極は、櫛形電極であることを
特徴とする請求項1、2または3記載の横型受光素子。
4. The horizontal light receiving element according to claim 1, wherein the pair of electrodes is a comb-shaped electrode.
【請求項5】前記光吸収層である半導体層上に一対のシ
ョットキー電極が形成されることにより、MSM型構造を
有することを特徴とする請求項1乃至4の何れかに記載の
横型受光素子。
5. The horizontal light receiving device according to claim 1, wherein a pair of Schottky electrodes are formed on the semiconductor layer serving as the light absorbing layer to have an MSM type structure. element.
【請求項6】前記溝が形成された前記光吸収層である半
導体層上に、エネルギーバンドギャップの大きい材料か
らなるショットキー接合調整層が形成されるとともに、
該ショットキー接合調整層上に一対のショットキー電極
が形成されることにより、MSM型構造を有することを特
徴とする請求項1乃至4の何れかに記載の横型受光素子。
6. A Schottky junction adjustment layer made of a material having a large energy band gap is formed on a semiconductor layer which is the light absorption layer in which the groove is formed,
5. The horizontal light receiving element according to claim 1, wherein a pair of Schottky electrodes are formed on the Schottky junction adjustment layer to have an MSM type structure.
【請求項7】前記溝が形成された前記光吸収層である半
導体層の所定箇所の表層にn型とp型の不純物領域が形成
され、n型不純物領域にn型オーミック電極、p型の不純
物領域にp型オーミック電極が形成されることにより、p
in型構造を有することを特徴とする請求項1乃至4の何れ
かに記載の横型受光素子。
7. An n-type and p-type impurity region is formed in a surface layer of a predetermined portion of the semiconductor layer which is the light absorption layer in which the groove is formed, and an n-type ohmic electrode and a p-type impurity region are formed in the n-type impurity region. By forming a p-type ohmic electrode in the impurity region,
5. The horizontal light-receiving element according to claim 1, having an in-type structure.
【請求項8】前記第1の半導体層が第2の半導体層の材料
よりも大きいエネルギーバンドギャップを有する材料で
構成されることを特徴とする請求項2乃至7の何れかに記
載の横型受光素子。
8. The horizontal light receiving device according to claim 2, wherein the first semiconductor layer is made of a material having an energy band gap larger than a material of the second semiconductor layer. element.
【請求項9】前記第1の半導体層が半導体多層膜反射鏡で
構成されることを特徴とする請求項2乃至7の何れかに記
載の横型受光素子。
9. The horizontal light-receiving element according to claim 2, wherein the first semiconductor layer is constituted by a semiconductor multilayer mirror.
【請求項10】前記光吸収層である半導体層の前記一対の
電極が形成されている面とは反対側の面に金属ミラー層
が形成されていることを特徴とする請求項1に記載の横
型受光素子。
10. The semiconductor device according to claim 1, wherein a metal mirror layer is formed on a surface of the semiconductor layer, which is the light absorption layer, on a surface opposite to a surface on which the pair of electrodes are formed. Horizontal light receiving element.
【請求項11】前記一対の電極は、受信光に対して透過率
が高い材料で構成されていることを特徴とする請求項1
乃至10の何れかに記載の横型受光素子。
11. The device according to claim 1, wherein the pair of electrodes are made of a material having a high transmittance to received light.
11. The horizontal light-receiving element according to any one of items 1 to 10.
JP2001007309A 2001-01-16 2001-01-16 Horizontal photo acceptance device Pending JP2002217449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001007309A JP2002217449A (en) 2001-01-16 2001-01-16 Horizontal photo acceptance device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001007309A JP2002217449A (en) 2001-01-16 2001-01-16 Horizontal photo acceptance device

Publications (1)

Publication Number Publication Date
JP2002217449A true JP2002217449A (en) 2002-08-02

Family

ID=18875079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001007309A Pending JP2002217449A (en) 2001-01-16 2001-01-16 Horizontal photo acceptance device

Country Status (1)

Country Link
JP (1) JP2002217449A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010509766A (en) * 2006-11-14 2010-03-25 ダイアモンド ディテクターズ リミテッド Robust radiation detector with diamond

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010509766A (en) * 2006-11-14 2010-03-25 ダイアモンド ディテクターズ リミテッド Robust radiation detector with diamond

Similar Documents

Publication Publication Date Title
US20070120226A1 (en) Avalanche photodiode
WO2006046276A1 (en) Avalanche photodiode
US5780916A (en) Asymmetric contacted metal-semiconductor-metal photodetectors
JP2010135360A (en) Avalanche photodiode
US20200313022A1 (en) Single photon detector and manufacturing method thereof
JPH022691A (en) Semiconductor light receiving device
KR20140000424A (en) Semiconductor device and method of manufacturing the same
KR980012624A (en) Semiconductor device and method of manufacturing semiconductor device
US8847357B2 (en) Opto-electronic device
JP2760596B2 (en) Semiconductor device having waveguide structure and method of manufacturing the same
JP2710171B2 (en) Surface input / output photoelectric fusion device
US20020105010A1 (en) Semiconductor light detecting device
JP2001332759A (en) Avalanche photo diode
JP2002217449A (en) Horizontal photo acceptance device
KR102307789B1 (en) Backside illuminated avalanche photodiode and manufacturing method thereof
EP0358569A1 (en) Method of producing a semiconductor laser with a high output power, a broad pass-band and a buried strip-like BRS structure
CN116888745A (en) Light emitting diode element
JP4191564B2 (en) Avalanche photodiode
JP2003174185A (en) Semiconductor light receiving element
JP4284781B2 (en) MSM type photodiode
JP3014006B2 (en) Semiconductor device
JP2995751B2 (en) Semiconductor light receiving element
Chiu et al. Enhanced optical responsivity of InAlAs∕ InGaAs metamorphic high mobility electron mobility using indium tin oxide transparent gate technology
JP2742358B2 (en) Semiconductor photodetector and method of manufacturing the same
JPS59181084A (en) Semiconductor laser device