JP2002184534A - Relay connector - Google Patents

Relay connector

Info

Publication number
JP2002184534A
JP2002184534A JP2001284165A JP2001284165A JP2002184534A JP 2002184534 A JP2002184534 A JP 2002184534A JP 2001284165 A JP2001284165 A JP 2001284165A JP 2001284165 A JP2001284165 A JP 2001284165A JP 2002184534 A JP2002184534 A JP 2002184534A
Authority
JP
Japan
Prior art keywords
substrate
conductor pattern
board
relay connector
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001284165A
Other languages
Japanese (ja)
Other versions
JP4585157B2 (en
Inventor
Hiroki Niizaki
浩樹 新崎
Masaru Sakamoto
勝 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaga Inc
Original Assignee
Kaga Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaga Inc filed Critical Kaga Inc
Priority to JP2001284165A priority Critical patent/JP4585157B2/en
Publication of JP2002184534A publication Critical patent/JP2002184534A/en
Application granted granted Critical
Publication of JP4585157B2 publication Critical patent/JP4585157B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make a board 11 compact. SOLUTION: A board 11 is used to connect an input terminal for a modular jack 21 and an output terminal for a cable jack 22 through a conductive pattern 12. The conductive pattern 12 forms capacitance for anti-crosstalk as well as anti-reflection with the use of a parallel part within a single side of the board 11 and a polymerized part between both sides of the board 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、非シールドより
対線ケーブルを使用してLANシステムを構築する際に
特に好適な中継コネクタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a relay connector particularly suitable for constructing a LAN system using an unshielded twisted pair cable.

【0002】[0002]

【従来の技術】非シールドより対線ケーブルによって構
築するLANシステムには、ISO/IEC11801
規格、TIA/EIA−568−A規格が広く適用され
る。
2. Description of the Related Art A LAN system constructed by unshielded twisted pair cables includes ISO / IEC11801.
Standards, TIA / EIA-568-A standards are widely applied.

【0003】一方、より対線ケーブルの途中にモジュラ
プラグ、モジュラジャックによるコネクタ部分が含まれ
ると、各組ごとのより対線の容量の平衡性が崩れ、漏話
特性、反射特性が劣化するので、その対策として、補償
用の容量をプリント基板上に形成する技術が提案されて
いる(たとえば特開平11−167959号公報)。こ
のものは、入力端子、出力端子間を接続する導体パター
ンに櫛形パターンを含ませ、櫛形パターンを介して補償
用の容量を実現する。なお、プリント基板は、両面プリ
ント配線板とし、櫛形パターンは、プリント基板の片面
ごとに、互いに独立に形成されている。
[0003] On the other hand, if a connector portion such as a modular plug or a modular jack is included in the middle of a twisted pair cable, the balance of the twisted pair capacity of each pair is lost, and crosstalk characteristics and reflection characteristics deteriorate. As a countermeasure, a technique of forming a compensation capacitor on a printed circuit board has been proposed (for example, Japanese Patent Application Laid-Open No. H11-167959). In this device, a conductor pattern connecting an input terminal and an output terminal includes a comb pattern, and a compensation capacitor is realized via the comb pattern. The printed circuit board is a double-sided printed wiring board, and the comb patterns are formed independently on each side of the printed circuit board.

【0004】[0004]

【発明が解決しようとする課題】かかる従来技術による
ときは、櫛形パターンは、プリント基板の片面ごとに独
立に形成されているから、基板上に占める面積が大きく
なる上、基板の両面に存在する導体間の容量を全く利用
しないため、低誘電率の高級な基板が必要となり、材料
コストが高騰しがちであるという問題が避けられなかっ
た。
According to the prior art, since the comb pattern is formed independently for each side of the printed board, the area occupied on the board becomes large, and the comb pattern is present on both sides of the board. Since the capacitance between conductors is not used at all, a high-grade substrate with a low dielectric constant is required, and the problem that the material cost tends to rise is inevitable.

【0005】そこで、この発明の目的は、かかる従来技
術の問題に鑑み、両面プリント配線板の片面内の平行部
分、両面間の重合部分の両者を併用すること、または補
助基板を使用することによって、基板を小形化して材料
コストを低減することができる中継コネクタを提供する
ことにある。
In view of the above-mentioned problems in the prior art, an object of the present invention is to use both a parallel portion on one side of a double-sided printed wiring board and a superposed portion between both sides, or to use an auxiliary substrate. Another object of the present invention is to provide a relay connector capable of reducing the material cost by downsizing a substrate.

【0006】[0006]

【課題を解決するための手段】かかる目的を達成するた
めのこの出願に係る第1発明の構成は、導体パターンを
介して複数組のより対線用の入力端子、出力端子間を個
別に接続する基板を備えてなり、導体パターンは、基板
の片面内の平行部分と、基板の両面間の重合部分とを利
用して漏話対策用、反射対策用の容量を形成することを
その要旨とする。
According to a first aspect of the present invention for achieving the above object, a plurality of sets of twisted pair input terminals and output terminals are individually connected via a conductor pattern. The gist of the conductor pattern is to form a capacitor for crosstalk prevention and reflection countermeasures using a parallel portion in one surface of the substrate and a superimposed portion between both surfaces of the substrate. .

【0007】なお、導体パターンは、より対線の組ごと
に入力端子、出力端子間の長さを揃えることができる。
[0007] In the conductor pattern, the length between the input terminal and the output terminal can be made equal for each pair of twisted wires.

【0008】また、導体パターンは、ループ状パターン
を含んでもよく、導体パターンには、容量形成用のラン
ドパターンを付設してもよい。
The conductor pattern may include a loop pattern, and the conductor pattern may be provided with a land pattern for forming a capacitance.

【0009】第2発明の構成は、導体パターンを介して
複数組のより対線用の入力端子、出力端子間を個別に接
続する基板と、基板に搭載する補助基板とを備えてな
り、導体パターンは、より対線の組ごとに長さ、間隔を
揃え、補助基板は、両面のランドパターンを利用して漏
話対策用の容量を形成することをその要旨とする。
A second aspect of the present invention comprises a board for individually connecting a plurality of pairs of input terminals and output terminals for twisted pair via a conductor pattern, and an auxiliary board mounted on the board. The gist of the pattern is to make the length and the interval uniform for each pair of twisted wires, and the auxiliary board is to form a crosstalk countermeasure capacitor using land patterns on both sides.

【0010】なお、補助基板は、入力端子、出力端子の
一方の近傍に設けることができる。
The auxiliary board can be provided near one of the input terminal and the output terminal.

【0011】また、第1、第2発明において、入力端
子、出力端子の一方または双方は、RJ45タイプのモ
ジュラジャックのピン配列に適合させることができ、基
板は、めっきスルーホール付きの両面プリント配線板と
することができる。
In the first and second aspects of the present invention, one or both of the input terminal and the output terminal can be adapted to the pin arrangement of an RJ45 type modular jack, and the substrate is a double-sided printed wiring having plated through holes. It can be a plate.

【0012】[0012]

【作用】かかる第1発明の構成によるときは、導体パタ
ーンは、基板の片面内の平行部分に加えて、基板の両面
間の重合部分を利用して、漏話対策用、反射対策用の補
償用の容量を形成するから、基板の所要面積を最小に抑
えることが可能である。重合部分は、基板自体を誘電体
として利用し、小面積により大容量を簡単に作ることが
できるからである。なお、基板は、ガラスエポキシ基
板、紙エポキシ基板、紙フェノール基板、紙ポリエステ
ル基板、ガラスポリイミド基板、ガラスビスマレイミド
トリアジンレジン基板、アラミド基板、コンポジッド基
板などの剛性基板の他、ポリエステル基板、ポリイミド
基板などのフレキシブル基板であって、誘電率の経年変
化が小さいものを選択することが好ましい。また、基板
は、両面プリント配線板による他、リード線による導体
パターンを支持板の両面に固定して保持させるリードフ
レームタイプに構成してもよい。
According to the structure of the first aspect of the invention, the conductor pattern is used for compensating for crosstalk and reflection by utilizing the overlapping portion between the two surfaces of the substrate in addition to the parallel portion on one surface of the substrate. , The required area of the substrate can be minimized. This is because the superposed portion can easily produce a large capacity with a small area by using the substrate itself as a dielectric. The substrate is a rigid substrate such as a glass epoxy substrate, a paper epoxy substrate, a paper phenol substrate, a paper polyester substrate, a glass polyimide substrate, a glass bismaleimide triazine resin substrate, an aramid substrate, a composite substrate, a polyester substrate, a polyimide substrate, or the like. It is preferable to select a flexible substrate having a small change over time in the dielectric constant. Further, the substrate may be of a lead frame type in which a conductive pattern formed by lead wires is fixed and held on both sides of the support plate in addition to the double-sided printed wiring board.

【0013】導体パターンは、入力端子、出力端子間の
長さをより対線の組ごとに揃えることによって、各組の
より対線の等長配線を実現し、反射特性を向上させるこ
とができる。
In the conductor pattern, by equalizing the length between the input terminal and the output terminal for each pair of twisted pairs, it is possible to realize the equal length wiring of each twisted pair and improve the reflection characteristics. .

【0014】また、導体パターンは、ループ状パターン
を含むことにより、2経路の線路を形成することがで
き、格別な枝分れパターンやクロスパターンを設けるこ
となく、漏話対策用、反射対策用の容量を容易に形成す
ることができる。さらに、導体パターンは、ランドパタ
ーンを付設することにより、大きな補償用の容量を容易
に実現することができる。ただし、ランドパターンは、
基板の両面の同位置に形成し、基板の両面間の重合部分
により容量を形成するものとする。
Further, since the conductor pattern includes a loop-shaped pattern, a two-path line can be formed, and no special branching pattern or cross pattern is provided. The capacitance can be easily formed. Further, by providing the conductor pattern with a land pattern, a large compensating capacitance can be easily realized. However, the land pattern is
It is formed at the same position on both sides of the substrate, and the capacitance is formed by the overlapping portion between both sides of the substrate.

【0015】第2発明の構成によるときは、導体パター
ンは、入力端子、出力端子間の長さ、間隔をより対線の
組ごとに揃えることにより、各組ごとに等長、等間隔配
線を実現し、良好な反射特性、漏話特性を実現すること
ができる。また、基板に搭載する補助基板は、両面のラ
ンドパターンを利用して漏話対策用の容量を形成し、よ
り対線の各組間の容量の不平衡を補償することができ、
基板上に漏話対策用の容量を形成しなくてもよく、基板
上の導体パターンを簡単化するとともに、基板の所要面
積を小さくすることができる。なお、補助基板は、両面
のランドパターン間の容量を利用するから、製造時の容
量のばらつきが小さく、ランドパターンの面積を変える
ことにより、容量の微調整も容易である。ただし、基
板、補助基板は、それぞれ第1発明の基板と同様に、誘
電率の経年変化が小さい剛性基板やフレキシブル基板を
使用することができる。
According to the structure of the second aspect of the invention, the conductor pattern is formed such that the length and the interval between the input terminal and the output terminal are aligned for each pair of twisted wires, so that equal length, equal interval wiring is provided for each pair. As a result, good reflection characteristics and good crosstalk characteristics can be realized. In addition, the auxiliary board mounted on the board forms a capacity for crosstalk prevention using land patterns on both sides, and can compensate for the imbalance in capacity between each pair of twisted pairs,
It is not necessary to form a capacitor for preventing crosstalk on the substrate, so that the conductor pattern on the substrate can be simplified and the required area of the substrate can be reduced. Since the auxiliary substrate uses the capacitance between the land patterns on both surfaces, the variation in the capacitance at the time of manufacturing is small, and the fine adjustment of the capacitance is easy by changing the area of the land pattern. However, as the substrate and the auxiliary substrate, similarly to the substrate of the first invention, a rigid substrate or a flexible substrate having a small change with time in the dielectric constant can be used.

【0016】補助基板を入力端子、出力端子の一方の近
傍に設ければ、補助基板までの基板上の導体パターン
は、その抵抗成分、インダクタンス成分を実質的に無視
することができ、導体パターンの設計を一層簡単にする
ことができる。
If the auxiliary board is provided in the vicinity of one of the input terminal and the output terminal, the conductor pattern on the board up to the auxiliary board can substantially ignore its resistance component and inductance component, and The design can be further simplified.

【0017】入力端子、出力端子の一方または双方をR
J45タイプのモジュラジャックのピン配列に適合させ
れば、同タイプのモジュラジャックと、それに適合する
モジュラプラグとを介し、ケーブルを容易に中継接続す
ることができる。ただし、入力端子、出力端子の一方
は、同タイプのモジュラジャックに適合させるに代え
て、他の形式のケーブルジャックのピン配列に適合させ
てもよく、ケーブル心線を直接接続するIDC(Ins
ulation Displacement Conn
ection)端子としてもよい。なお、RJ45タイ
プのモジュラジャックを使用しない側の入力端子または
出力端子は、より対線の各組ごとの端子間隔を他の組の
端子までの距離より狭くし、漏話特性を向上させること
が好ましい。
One or both of the input terminal and the output terminal are connected to R
By adapting to the pin arrangement of the J45 type modular jack, the cable can be easily relayed through the same type modular jack and the corresponding modular plug. However, one of the input terminal and the output terminal may be adapted to the pin arrangement of another type of cable jack, instead of being adapted to a modular jack of the same type, and an IDC (Ins) for directly connecting a cable core may be employed.
ULATION DISPLACEMENT CONN
(action) terminal. It is preferable that the input terminals or output terminals on the side not using the RJ45 type modular jack have a narrower spacing between the terminals of each pair of twisted wires than the distance to the terminals of the other pairs to improve crosstalk characteristics. .

【0018】基板は、めっきスルーホール付きの両面プ
リント配線板とすることにより、高度の信頼性を容易に
実現することができる。なお、めっきスルーホールは、
入力端子部分、出力端子部分の他、導体パターンを基板
の片面から他の片面に移行させる移行部分に適用するこ
とができる。また、めっきスルーホールを使用しないと
き、入力端子部分、出力端子部分は、モジュラジャッ
ク、ケーブルジャック、またはIDC端子のピンをジャ
ンパ線として使用すればよく、入力端子部分、出力端子
部分以外の導体パターンの移行部分は、はと目(アイレ
ット)やジャンパ線による機械的接続や、スクリーン印
刷法による導電ペースト接続などを使用するのがよい。
By using a double-sided printed wiring board with plated through holes, a high degree of reliability can be easily realized. The plated through hole is
In addition to the input terminal portion and the output terminal portion, the present invention can be applied to a transition portion that transitions the conductor pattern from one surface of the substrate to another surface. When the plated through hole is not used, the input terminal portion and the output terminal portion may use the pins of the modular jack, cable jack, or IDC terminal as jumper wires, and the conductor pattern other than the input terminal portion and the output terminal portion may be used. It is preferable to use a mechanical connection by eyelet or jumper wire, a conductive paste connection by screen printing method, or the like for the transition portion.

【0019】[0019]

【発明の実施の形態】以下、図面を以って発明の実施の
形態を説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0020】中継コネクタは、RJ45タイプのモジュ
ラジャック21と、ケーブルジャック22とを基板11
に搭載し、モジュラジャック21、ケーブルジャック2
2間に導体パターン12を形成してなる(図1)。
The relay connector is composed of an RJ45 type modular jack 21 and a cable jack 22 connected to the board 11.
Modular jack 21, cable jack 2
A conductor pattern 12 is formed between the two (FIG. 1).

【0021】モジュラジャック21には、モジュラプラ
グ21aが着脱自在に組み合わされ(図1、図2)、ケ
ーブルジャック22には、ケーブルプラグ22a、22
aが着脱自在に組み合わされる。また、モジュラプラグ
21a、またはケーブルプラグ22a、22aにそれぞ
れ接続するケーブル23は、たとえば4組のより対線を
含む非シールドより対線ケーブルであって、各組のより
対線は、互いに異なるよりピッチに撚り合わされてい
る。なお、ケーブル23、23の各組のより対線は、モ
ジュラプラグ21a、モジュラジャック21のピン番号
1−2、3−6、5−4、7−8に対応している(図2
(B))。
A modular plug 21a is removably combined with the modular jack 21 (FIGS. 1 and 2), and cable plugs 22a, 22
a is detachably combined. The cable 23 connected to the modular plug 21a or the cable plugs 22a, 22a is, for example, an unshielded twisted pair cable including four pairs of twisted pairs, and each pair of twisted pairs is different from each other. Twisted to the pitch. The twisted pair of each set of the cables 23 corresponds to the modular plug 21a and the pin numbers 1-2, 3-6, 5-4, and 7-8 of the modular jack 21 (FIG. 2).
(B)).

【0022】基板11は、めっきスルーホール付きの両
面プリント配線板である(図3、図4)。すなわち、モ
ジュラジャック21用の入力端子T1 (端子番号1、2
…8)は、それぞれめっきスルーホールによって形成さ
れ、モジュラジャック21のピン配列に適合している。
また、ケーブルジャック22用の出力端子T2 (端子番
号1、2…8)も、それぞれめっきスルーホールによっ
て形成され、ケーブルジャック22のピン配列に適合し
ている。なお、入力端子T1 の端子番号1、2…8、出
力端子T2 の端子番号1、2…8は、それぞれモジュラ
プラグ21a、モジュラジャック21のピン番号1、2
…8に対応している。
The substrate 11 is a double-sided printed wiring board with plated through holes (FIGS. 3 and 4). That is, the input terminal T1 for the modular jack 21 (terminal numbers 1, 2
.. 8) are formed by plated through holes, respectively, and conform to the pin arrangement of the modular jack 21.
The output terminals T2 for the cable jack 22 (terminal numbers 1, 2,..., 8) are also formed by plated through holes, and conform to the pin arrangement of the cable jack 22. The terminal numbers 1, 2,..., 8 of the input terminal T1 and the terminal numbers 1, 2,.
... corresponds to 8.

【0023】基板11上の導体パターン12は、基板1
1の表面側のパターン12aと、裏面側のパターン12
bとを組み合わせて形成されている。ただし、図4
(A)は、基板11の表面側のパターン12aを図示し
ており、同図(B)は、裏面側のパターン12bを基板
11の表面側から透視して図示している。また、図3
は、基板11の表面側から見た表面側、裏面側のパター
ン12a、12bを併せて図示している。
The conductor pattern 12 on the substrate 11
1 pattern 12a on the front side and the pattern 12
and b. However, FIG.
(A) illustrates the pattern 12a on the front surface of the substrate 11, and (B) illustrates the pattern 12b on the rear surface as seen through from the front surface of the substrate 11. FIG.
2 also shows patterns 12a and 12b on the front side and the back side as viewed from the front side of the substrate 11.

【0024】基板11は、導体パターン12を介して入
力端子T1 の端子番号1、2…8、出力端子T2 の端子
番号1、2…8間を個別に接続している。ただし、端子
番号1、1間、端子番号6、6間、端子番号8、8間の
導体パターン12は、それぞれ途中のめっきスルーホー
ルK1 、K6 、K8 によって、表面側、裏面側のパター
ン12a、12b間の移行部分を形成している。また、
導体パターン12は、ピン番号1−2、3−6、5−
4、7−8に対応するより対線の組ごとに、入力端子T
1 、出力端子T2 間の長さがほぼ同一に揃えられてい
る。たとえば、入力端子T1 、出力端子T2 の端子番号
1、1間の長さは、端子番号2、2間の長さにほぼ等し
く、端子番号3、3間の長さは、端子番号6、6間の長
さにほぼ等しい。また、端子番号5、5間の長さは、端
子番号4、4間の長さにほぼ等しく、端子番号7、7間
の長さは、端子番号8、8間の長さにほぼ等しい。
The substrate 11 individually connects the terminal numbers 1, 2,..., 8 of the input terminals T1 and the terminal numbers 1, 2,. However, the conductor patterns 12 between the terminal numbers 1 and 1, between the terminal numbers 6 and 6, and between the terminal numbers 8 and 8 are formed by plating through holes K1, K6 and K8 in the middle, respectively, so that the pattern 12a on the front side and the back side can be The transition portion between 12b is formed. Also,
The conductor pattern 12 has pin numbers 1-2, 3-6, 5-
For each pair of twisted wires corresponding to 4, 7-8, the input terminal T
1, the lengths between the output terminals T2 are almost the same. For example, the length between the terminal numbers 1 and 1 of the input terminal T1 and the output terminal T2 is substantially equal to the length between the terminal numbers 2 and 2, and the length between the terminal numbers 3 and 3 is the terminal numbers 6 and 6. It is almost equal to the length between them. Further, the length between the terminal numbers 5 and 5 is substantially equal to the length between the terminal numbers 4 and 4, and the length between the terminal numbers 7 and 7 is substantially equal to the length between the terminal numbers 8 and 8.

【0025】導体パターン12は、ループ状パターンを
含んでいる。たとえば、端子番号3、3間の表面側のパ
ターン12a、端子番号6、6間の裏面側のパターン1
2bは、それぞれ長方形のループを途中に形成してい
る。ただし、端子番号6、6間のパターン12bは、途
中のめっきスルーホールK6 を介し、パターン12aに
移行している。
The conductor pattern 12 includes a loop pattern. For example, the pattern 12a on the front side between the terminal numbers 3 and 3 and the pattern 1 on the back side between the terminal numbers 6 and 6
2b each form a rectangular loop in the middle. However, the pattern 12b between the terminal numbers 6 and 6 has shifted to the pattern 12a via the plated through hole K6 in the middle.

【0026】また、導体パターン12は、基板11の片
面内の平行部分、基板11の両面間の重合部分にそれぞ
れ容量Cijc (i=1、2…8、j=1、2…8、i≠
j)を形成している。たとえば、表面側のパターン12
aは、片面内の平行部分の容量C12c 、C13c 、C35c
、C36c 、C58c を形成し(図4(A))、裏面側の
パターン12bは、片面内の平行部分の容量C14c 、C
46c 、C68c 、C78c を形成している(同図(B))。
また、導体パターン12は、両面間の重合部分の容量C
12c 、C36c 、C78c を形成している(図3)。さら
に、導体パターン12は、出力端子T2 の端子番号3、
5に接続するランドパターンP3 、P5 を表面側のパタ
ーン12aに付設し(図4(A))、出力端子T2 の端
子番号6、4に接続するランドパターンP6 、P4 を裏
面側のパターン12bに付設することにより(同図
(B))、ランドパターンP3 、P6 、ランドパターン
P5 、P4による重合部分の容量C36c 、C45c を形成
している(図3)。
The conductor pattern 12 has a capacitance Cijc (i = 1, 2,... 8, j = 1, 2,..., I) at a parallel portion within one surface of the substrate 11 and a superposed portion between both surfaces of the substrate 11.
j). For example, the pattern 12 on the front side
a is the capacitance C12c, C13c, C35c of the parallel portion in one side.
, C36c and C58c are formed (FIG. 4A), and the pattern 12b on the back side is formed by the capacitances C14c and C of parallel portions in one surface.
46c, C68c, and C78c are formed (FIG. 4B).
Further, the conductor pattern 12 has a capacitance C of a superposed portion between both surfaces.
12c, C36c and C78c are formed (FIG. 3). Further, the conductor pattern 12 has a terminal number 3 of the output terminal T2,
5 are attached to the front side pattern 12a (FIG. 4 (A)), and the land patterns P6, P4 connected to the terminal numbers 6 and 4 of the output terminal T2 are connected to the back side pattern 12b. By adding them (FIG. 3 (B)), the capacitances C36c and C45c of the overlapping portions of the land patterns P3 and P6 and the land patterns P5 and P4 are formed (FIG. 3).

【0027】なお、導体パターン12は、モジュラジャ
ック21を使用しない出力端子T2側において、ケーブ
ル23のより対線の各組ごとの端子間隔d1 と、隣接す
る他の組の端子までの距離d2 との関係がd1 <d2 に
設定されている。
The conductor pattern 12 has a terminal spacing d1 for each pair of twisted pairs of the cable 23 and a distance d2 to another adjacent pair of terminals on the output terminal T2 side not using the modular jack 21. Is set to d1 <d2.

【0028】一般に、ケーブル23の各組のより対線
は、モジュラプラグ21a内において撚り戻された上
(図2(A)の撚り戻し範囲a)、モジュラプラグ21
aの各ピンに接続され、ピンコンタクトを経てモジュラ
ジャック21に導入される(図5)。そこで、モジュラ
プラグ21a、モジュラジャック21内には、より対線
の各組間に容量の不平衡を生じ、漏話の原因となる容量
C23a 、C34a 、C56a 、C67a 、容量C13b 、C24b
、C35b 、C46b 、C57b 、C68b がそれぞれ寄生す
る。よって、基板11内に形成する容量Cijc は、次の
各式を満たすように設定することにより、各組間に良好
な漏話特性を実現することができる。 C23a =C13b +C13c ……(1) C34a =C35b +C35c ……(2) C56a =C46b +C46c ……(3) C67a =C68b +C68c ……(4) C24b =C14c ……(5) C57b =C58c ……(6)
Generally, the twisted pair of each set of the cable 23 is untwisted in the modular plug 21a (the untwisting range a in FIG. 2A), and
a and connected to the modular jack 21 via pin contacts (FIG. 5). Therefore, in the modular plug 21a and the modular jack 21, a capacity imbalance occurs between each pair of twisted pairs, and the capacities C23a, C34a, C56a, C67a, C13b, C24b which cause crosstalk.
, C35b, C46b, C57b, and C68b, respectively. Therefore, by setting the capacitance Cijc formed in the substrate 11 so as to satisfy the following equations, it is possible to realize good crosstalk characteristics between each pair. C23a = C13b + C13c (1) C34a = C35b + C35c (2) C56a = C46b + C46c (3) C67a = C68b + C68c (4) C24b = C14c ... (5) C57b = C58 6)

【0029】一方、容量C12c 、C36c 、C45c 、C78
c は、それぞれモジュラプラグ21aからモジュラジャ
ック21に至る間の各組のより対線間の容量の減少を補
償して反射特性を向上させる。すなわち、式(1)〜
(6)に表われる容量Cijc は、漏話対策用の容量であ
り、容量C12c 、C36c 、C45c 、C78c は、反射対策
用の容量となっている。ただし、容量C12c 、C78c
は、それぞれ導体パターン12の平行部分、重合部分に
形成される各容量の和を利用しており、容量C36cは、
導体パターン12の平行部分、重合部分の他、ランドパ
ターンP3 、P6 による重合部分の各容量の和を利用し
ている。また、容量C45c は、ランドパターンP5 、P
4 による重合部分の容量を利用している。
On the other hand, capacitors C12c, C36c, C45c, C78
c compensates for a reduction in the capacitance between the twisted pairs of each pair from the modular plug 21a to the modular jack 21, thereby improving the reflection characteristics. That is, equations (1) to
The capacitance Cijc shown in (6) is a capacitance for measures against crosstalk, and the capacitances C12c, C36c, C45c and C78c are capacitances for measures against reflection. However, capacity C12c, C78c
Uses the sum of the respective capacitances formed in the parallel portion and the overlapping portion of the conductor pattern 12, and the capacitance C36c is
The sum of the capacities of the parallel portions and the overlapping portions of the conductor patterns 12 and the overlapping portions of the land patterns P3 and P6 is used. The capacitance C45c is determined by the land patterns P5, P5
4 The capacity of the polymerized part is used.

【0030】図1〜図5に示す中継コネクタの漏話特
性、反射特性の一例を図6、図7に示す。ただし、図
6、図7において、曲線(1)は、ISO/IEC11
801規格、TIA/EIA−568−A規格のカテゴ
リ5の限界値を示し、曲線(2)は、それぞれより対線
の組間の最悪の漏話特性、ピン番号3−6に対応するよ
り対線の組の反射特性を示している。使用周波数100
MHz のカテゴリ5の限界値に対し、漏話特性は、約6〜
10dBのマージンを実現し、反射特性は、最低約12
dBのマージンを実現することができた。
FIGS. 6 and 7 show examples of crosstalk characteristics and reflection characteristics of the relay connector shown in FIGS. However, in FIG. 6 and FIG. 7, the curve (1) corresponds to the ISO / IEC11
801 standard, TIA / EIA-568-A standard category 5 limit values, curve (2) is the worst crosstalk characteristic between pairs of twisted pairs, twisted pair corresponding to pin number 3-6 Are shown. Use frequency 100
Crosstalk characteristics are approximately 6 to
A margin of 10 dB is realized, and the reflection characteristic is at least about 12
A margin of dB could be realized.

【0031】以上の説明において、基板11は、複数の
モジュラジャック21、21…、ケーブルジャック2
2、22…を搭載し、各モジュラジャック21、ケーブ
ルジャック22の間に導体パターン12、12…を形成
してマルチポート形の中継コネクタを構成することがで
きる。なお、モジュラジャック21用の入力端子T1 、
ケーブルジャック22用の出力端子T2 は、それぞれ出
力端子、入力端子に入れ替えて使用してもよい。また、
ケーブルジャック22は、ケーブル23の心線を直接接
続するIDC端子に代えてもよく、モジュラジャック2
1と同形のRJ45タイプのモジュラジャックに代えて
もよい。
In the above description, the board 11 is composed of a plurality of modular jacks 21, 21.
Are mounted between the modular jack 21 and the cable jack 22 to form a multi-port type relay connector. Note that the input terminals T1 for the modular jack 21,
The output terminal T2 for the cable jack 22 may be replaced with an output terminal and an input terminal, respectively. Also,
The cable jack 22 may be replaced with an IDC terminal for directly connecting the core of the cable 23.
It may be replaced with an RJ45 type modular jack having the same shape as 1.

【0032】なお、基板11上に形成する補償用の容量
Cijc は、導体パターン12の平行部分の容量、重合部
分の容量、ランドパターンP3 、P6 、ランドパターン
P5、P4 による重合部分の容量の組合せを任意に選択
して実現することができる。
Note that the compensation capacitance Cijc formed on the substrate 11 is a combination of the capacitance of the parallel portion of the conductor pattern 12, the capacitance of the overlap portion, and the capacitance of the overlap portion by the land patterns P3, P6 and the land patterns P5, P4. Can be arbitrarily selected.

【0033】[0033]

【他の実施の形態】基板11には、モジュラジャック2
1、21用の入力端子T1 、T1 の近傍に補助基板1
5、15を搭載することができる(図8、図9)。ただ
し、図8の基板11には、2個のRJ45タイプのモジ
ュラジャック21、21と、ケーブルジャック22、2
2とが併せ搭載されている。
[Other Embodiments] A modular jack 2 is provided on a substrate 11.
Auxiliary substrate 1 near input terminals T1, T1 for
5 and 15 can be mounted (FIGS. 8 and 9). However, two RJ45 type modular jacks 21, 21 and cable jacks 22, 2,
2 is also installed.

【0034】基板11は、めっきスルーホール付きの両
面プリント配線板であり、各モジュラジャック21用の
入力端子T1 、ケーブルジャック22、22用の出力端
子T2 、T2 …が形成され、入力端子T1 、T1 の近傍
に、入力端子T1 、T1 と平行な補助基板15、15の
搭載位置H、Hが設けられている。
The substrate 11 is a double-sided printed wiring board with plated through holes, and is formed with input terminals T1 for the modular jacks 21 and output terminals T2, T2... For the cable jacks 22, 22, and the input terminals T1, T2,. In the vicinity of T1, mounting positions H, H of auxiliary substrates 15, 15 parallel to the input terminals T1, T1 are provided.

【0035】前後2列のケーブルジャック22、22
は、ケーブル23に接続するケーブルプラグ22a、2
2aをそれぞれの片側に差し込み、2分割して使用され
ている。すなわち、ケーブルジャック22、22の各片
側に対応する前後の出力端子T2 、T2 は、それぞれケ
ーブル23のより対線の一方の組1−2、7−8と、他
方の組3−6、5−4に対応している。
The front and rear two rows of cable jacks 22, 22
Are cable plugs 22a, 2
2a is inserted into one side of each, and used by dividing into two. That is, the front and rear output terminals T2 and T2 corresponding to each side of the cable jacks 22 and 22 are respectively connected to one set 1-2 and 7-8 of the twisted pair of the cable 23 and the other set 3-6 and 5-6. -4.

【0036】補助基板15、15の搭載位置H、Hに
は、それぞれ補助基板15の脚15a、15b…15d
を挿入する挿入孔Ha 、Hb …Hd が形成されている。
また、各挿入孔Hx (x=a、b…d)には、導体パタ
ーン13を介して入力端子T1の端子番号m、n(m=
1、5、4、8、n=3、6)に接続する補助ランドH
xm、Hxnが付設されている。すなわち、挿入孔Ha に
は、補助ランドHa1、Ha3が付設され、挿入孔Hb に
は、補助ランドHb5、Hb3が付設されている。また、挿
入孔Hc には、補助ランドHc4、Hc6が付設され、挿入
孔Hd には、補助ランドHd8、Hd6が付設されている。
なお、各補助ランドHxm、Hxnは、基板11の裏面側に
おいて、はんだめっき仕上げされている。
At the mounting positions H, H of the auxiliary substrates 15, 15, legs 15a, 15b,.
.., Hd are formed.
Further, the terminal numbers m, n (m = m = n) of the input terminal T1 are inserted into the respective insertion holes Hx (x = a, b... D) through the conductor pattern 13.
Auxiliary land H connected to 1, 5, 4, 8, n = 3, 6)
xm and Hxn are attached. That is, auxiliary lands Ha1 and Ha3 are provided in the insertion hole Ha, and auxiliary lands Hb5 and Hb3 are provided in the insertion hole Hb. Auxiliary lands Hc4 and Hc6 are provided in the insertion hole Hc, and auxiliary lands Hd8 and Hd6 are provided in the insertion hole Hd.
The auxiliary lands Hxm and Hxn are plated with solder on the back surface of the substrate 11.

【0037】各入力端子T1 と、それに対応する出力端
子T2 、T2 とを接続する導体パターン12は、ピン番
号1−2、3−6、5−4、7−8に対応するより対線
の組ごとに、入力端子T1 、出力端子T2 、T2 間の長
さ、間隔がほぼ同一に揃えられている(図9、図1
0)。たとえば、導体パターン12は、入力端子T1 、
出力端子T2 の端子番号1、1間と、端子番号2、2間
との組において長さがほぼ等しく、ほぼ全長に亘って一
定の間隔に保たれている。端子番号3、3間と端子番号
6、6間との組、端子番号5、5間と端子番号4、4間
との組、端子番号7、7間と端子番号8、8間との組に
おいても、同様である。ただし、図9は、図3相当図で
あり、図10は、図9の下半部のみを示しており、同図
(A)、(B)は、それぞれ図4(A)、(B)相当図
である。
The conductor pattern 12 connecting each input terminal T1 and the corresponding output terminal T2, T2 has a twisted pair corresponding to the pin numbers 1-2, 3-6, 5-4, and 7-8. The length and interval between the input terminal T1, the output terminal T2, and T2 are almost the same for each set (see FIGS. 9 and 1).
0). For example, the conductor pattern 12 has input terminals T1,
The length of the pair of the output terminals T2 between the terminal numbers 1 and 1 and the terminal numbers 2 and 2 is substantially equal, and is maintained at a constant interval over substantially the entire length. A set between terminal numbers 3 and 3 and terminal numbers 6 and 6; a set between terminal numbers 5 and 5 and terminal numbers 4 and 4; a set between terminal numbers 7 and 7 and terminal numbers 8 and 8 The same applies to. However, FIG. 9 is a diagram corresponding to FIG. 3, and FIG. 10 shows only the lower half of FIG. 9, and FIGS. 4A and 4B show FIGS. 4A and 4B, respectively. FIG.

【0038】補助基板15は、脚15a、15b…15
dに個別に引き出す表面側のランドパターンQ1 、Q2
…Q4 、裏面側のランドパターンQ5 、Q6 …Q8 を介
し、漏話対策用の容量C13c 、C35c 、C46c 、C68c
が形成されている。なお、ランドパターンQ1 、Q2 …
Q8 は、それぞれ少なくとも脚15a、15b…15d
上において、はんだめっき仕上げされている。補助基板
15は、脚15a、15b…15dをそれぞれ基板11
の挿入孔Ha 、Hb …Hd に挿し込み、脚15a、15
b…15c上のランドパターンQ1 、Q2 …Q8 を対応
する補助ランドHxm、Hxnにはんだ付けして基板11に
実装することができる。
The auxiliary board 15 includes legs 15a, 15b.
Land patterns Q1 and Q2 on the front side to be individually drawn out to d
.., Q4 and the land patterns Q5, Q6,..., Q8 on the back side, and the capacitors C13c, C35c, C46c, C68c for preventing crosstalk.
Are formed. The land patterns Q1, Q2,.
Q8 has at least legs 15a, 15b.
Above is a solder plated finish. The auxiliary board 15 includes legs 15a, 15b,.
Into the insertion holes Ha, Hb... Hd.
The land patterns Q1, Q2,..., Q8 on b... 15c can be mounted on the substrate 11 by soldering to the corresponding auxiliary lands Hxm, Hxn.

【0039】モジュラプラグ21a、モジュラジャック
21内には、ケーブル23のより対線の各組間の容量の
不平衡により、漏話の原因となる容量C23a 、C34a 、
C56a 、C67a 、容量C23b 、C34b 、C56b 、C67b
が寄生する(図11)。そこで、補助基板15に形成す
る容量C13c 、C35c 、C46c 、C68c は、次の各式を
満たすように設定することにより、各組間に良好な漏話
特性を実現することができる。 C13c =C23a +C23b ……(1) C35c =C34a +C34b ……(2) C46c =C56a +C56b ……(3) C68c =C67a +C67b ……(4)
In the modular plug 21a and the modular jack 21, the capacitances C23a, C34a, C34a and C34a, which cause crosstalk due to the imbalance of the capacitance between each pair of twisted pairs of the cable 23, are provided.
C56a, C67a, capacity C23b, C34b, C56b, C67b
Parasitic (FIG. 11). Therefore, by setting the capacitances C13c, C35c, C46c, and C68c formed on the auxiliary substrate 15 so as to satisfy the following equations, it is possible to realize good crosstalk characteristics between each pair. C13c = C23a + C23b (1) C35c = C34a + C34b (2) C46c = C56a + C56b (3) C68c = C67a + C67b (4)

【0040】図8〜図11に示す中継コネクタの漏話特
性、反射特性の一例を図12、図13に示す。ただし、
図12、図13の曲線(1)、(2)は、それぞれ図
6、図7の曲線(1)、(2)に対応している。すなわ
ち、使用周波数100MHz のカテゴリ5の限界値に対
し、漏話特性として約8〜12dBのマージンを実現
し、反射特性として約12dB以上のマージンを実現す
ることができた。
FIGS. 12 and 13 show examples of crosstalk characteristics and reflection characteristics of the relay connector shown in FIGS. However,
Curves (1) and (2) in FIGS. 12 and 13 correspond to curves (1) and (2) in FIGS. 6 and 7, respectively. That is, a margin of about 8 to 12 dB was realized as a crosstalk characteristic and a margin of about 12 dB or more was achieved as a reflection characteristic with respect to the limit value of category 5 at a used frequency of 100 MHz.

【0041】なお、図8、図9において、モジュラジャ
ック21用の入力端子T1 、T1 、ケーブルジャック2
2、22用の出力端子T2 、T2 …は、それぞれ出力端
子、入力端子として使用することができ、このときの補
助基板15、15は、出力端子の近傍に設けられてい
る。また、ケーブルジャック22をモジュラジャック2
1と同形にするとき、補助基板15は、入力端子T1 、
出力端子T2 のそれぞれの近傍に設け、各モジュラジャ
ック21用に使用することができる。なお、図8、図9
の基板11は、補助基板15、15を省略し、単純な中
継基板として使用することも可能である。
8 and 9, the input terminals T1, T1 for the modular jack 21 and the cable jack 2
Can be used as an output terminal and an input terminal, respectively. At this time, the auxiliary substrates 15, 15 are provided near the output terminals. Also, connect the cable jack 22 to the modular jack 2
1, the auxiliary board 15 is connected to the input terminals T1,
It can be provided near each output terminal T2 and used for each modular jack 21. 8 and 9
The substrate 11 can be used as a simple relay substrate by omitting the auxiliary substrates 15 and 15.

【0042】[0042]

【発明の効果】以上説明したように、この出願に係る第
1発明によれば、基板の導体パターンの片面内の平行部
分、両面間の重合部分の双方を利用することによって、
基板は、それ自体を誘電体として利用して、漏話対策
用、反射対策用の補償用の容量を小さな面積内に形成す
ることができるから、十分小形化して材料コストを低減
することができるという優れた効果がある。
As described above, according to the first invention of the present application, by utilizing both the parallel portion on one side of the conductor pattern of the substrate and the overlapping portion between both surfaces,
Since the substrate itself can be used as a dielectric to form a compensation capacitor in a small area for anti-crosstalk and anti-reflection, it can be made sufficiently small to reduce material costs. Has an excellent effect.

【0043】第2発明によれば、基板上のより対線の組
ごとの導体パターンの長さ、間隔を揃えるとともに、漏
話対策用の容量を形成する補助基板を設けることによっ
て、基板上の導体パターンは、漏話対策を必要とせず、
形状を簡単にすることができる。
According to the second aspect of the present invention, the length and spacing of the conductor patterns for each pair of twisted wires on the substrate are made uniform, and the auxiliary substrate for forming a capacitance for preventing crosstalk is provided. The pattern does not require crosstalk protection,
The shape can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 全体構成斜視説明図FIG. 1 is an explanatory perspective view of the overall configuration.

【図2】 使用状態説明図FIG. 2 is an explanatory view of a use state.

【図3】 基板の平面説明図(1)FIG. 3 is an explanatory plan view of a substrate (1).

【図4】 基板の平面説明図(2)FIG. 4 is an explanatory plan view of a substrate (2).

【図5】 等価回路図FIG. 5 is an equivalent circuit diagram

【図6】 特性線図(1)FIG. 6 is a characteristic diagram (1).

【図7】 特性線図(2)FIG. 7 is a characteristic diagram (2).

【図8】 他の実施の形態を示す図1相当図FIG. 8 is a view corresponding to FIG. 1, showing another embodiment.

【図9】 図3相当図FIG. 9 is a diagram corresponding to FIG. 3;

【図10】 図4相当図FIG. 10 is a diagram corresponding to FIG. 4;

【図11】 図5相当図FIG. 11 is a diagram corresponding to FIG. 5;

【図12】 図6相当図FIG. 12 is a diagram corresponding to FIG. 6;

【図13】 図7相当図FIG. 13 is a diagram corresponding to FIG. 7;

【符号の説明】[Explanation of symbols]

T1 …入力端子 T2 …出力端子 K1 、K6 、K8 …めっきスルーホール Cijc (i=1、2…8、j=1、2…8)…容量 P3 、P4 …P6 、Q1 、Q2 …Q8 …ランドパターン 11…基板 12…導体パターン 15…補助基板 21…モジュラジャック T1 ... input terminal T2 ... output terminal K1, K6, K8 ... plated through hole Cijc (i = 1, 2, ... 8, j = 1, 2, ... 8) ... capacitance P3, P4 ... P6, Q1, Q2 ... Q8 ... land Pattern 11 ... Board 12 ... Conductor pattern 15 ... Auxiliary board 21 ... Modular jack

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 導体パターンを介して複数組のより対線
用の入力端子、出力端子間を個別に接続する基板を備え
てなり、前記導体パターンは、前記基板の片面内の平行
部分と、前記基板の両面間の重合部分とを利用して漏話
対策用、反射対策用の容量を形成することを特徴とする
中継コネクタ。
1. A board for individually connecting a plurality of sets of twisted pair input terminals and output terminals via a conductor pattern, wherein the conductor pattern comprises: a parallel portion on one surface of the substrate; A relay connector characterized in that a capacitor for preventing crosstalk and a countermeasure for reflection is formed by utilizing a superposed portion between both surfaces of the substrate.
【請求項2】 前記導体パターンは、より対線の組ごと
に前記入力端子、出力端子間の長さを揃えることを特徴
とする請求項1記載の中継コネクタ。
2. The relay connector according to claim 1, wherein the conductor pattern has the same length between the input terminal and the output terminal for each pair of twisted wires.
【請求項3】 前記導体パターンは、ループ状パターン
を含むことを特徴とする請求項1または請求項2記載の
中継コネクタ。
3. The relay connector according to claim 1, wherein the conductor pattern includes a loop pattern.
【請求項4】 前記導体パターンには、容量形成用のラ
ンドパターンを付設することを特徴とする請求項1ない
し請求項3のいずれか記載の中継コネクタ。
4. The relay connector according to claim 1, wherein a land pattern for forming a capacitance is attached to the conductor pattern.
【請求項5】 導体パターンを介して複数組のより対線
用の入力端子、出力端子間を個別に接続する基板と、該
基板に搭載する補助基板とを備えてなり、前記導体パタ
ーンは、より対線の組ごとに長さ、間隔を揃え、前記補
助基板は、両面のランドパターンを利用して漏話対策用
の容量を形成することを特徴とする中継コネクタ。
5. A board for individually connecting a plurality of pairs of input terminals and output terminals for twisted pair via a conductor pattern, and an auxiliary board mounted on the board, wherein the conductor pattern comprises: A relay connector characterized in that the length and the interval are aligned for each pair of twisted wires, and the auxiliary board forms a capacity for preventing crosstalk using land patterns on both sides.
【請求項6】 前記補助基板は、前記入力端子、出力端
子の一方の近傍に設けることを特徴とする請求項5記載
の中継コネクタ。
6. The relay connector according to claim 5, wherein the auxiliary board is provided near one of the input terminal and the output terminal.
【請求項7】 前記入力端子、出力端子の一方または双
方は、RJ45タイプのモジュラジャックのピン配列に
適合させることを特徴とする請求項1ないし請求項6の
いずれか記載の中継コネクタ。
7. The relay connector according to claim 1, wherein one or both of the input terminal and the output terminal are adapted to a pin arrangement of an RJ45 type modular jack.
【請求項8】 前記基板は、めっきスルーホール付きの
両面プリント配線板とすることを特徴とする請求項1な
いし請求項7のいずれか記載の中継コネクタ。
8. The relay connector according to claim 1, wherein the substrate is a double-sided printed wiring board having plated through holes.
JP2001284165A 2000-10-05 2001-09-18 Relay connector Expired - Fee Related JP4585157B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001284165A JP4585157B2 (en) 2000-10-05 2001-09-18 Relay connector

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-306898 2000-10-05
JP2000306898 2000-10-05
JP2001284165A JP4585157B2 (en) 2000-10-05 2001-09-18 Relay connector

Publications (2)

Publication Number Publication Date
JP2002184534A true JP2002184534A (en) 2002-06-28
JP4585157B2 JP4585157B2 (en) 2010-11-24

Family

ID=26601653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001284165A Expired - Fee Related JP4585157B2 (en) 2000-10-05 2001-09-18 Relay connector

Country Status (1)

Country Link
JP (1) JP4585157B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022006549A1 (en) * 2020-07-02 2022-01-06 Commscope Technologies Llc Telecommunications jack adapter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254376A (en) * 1986-04-28 1987-11-06 ヒロセ電機株式会社 Modular jack with built-in capacitor and manufacture of the same
JPS6420690U (en) * 1987-07-28 1989-02-01
JPH05275142A (en) * 1992-03-26 1993-10-22 Matsushita Electric Works Ltd Modular jack outlet
JPH0722123A (en) * 1992-06-25 1995-01-24 Northern Telecom Ltd Crosstalk reduction circuit structure in telecommunication connector
JPH10209589A (en) * 1997-01-16 1998-08-07 Lucent Technol Inc Crosstalk canceling structure for connector
JP2000067979A (en) * 1998-08-24 2000-03-03 Panduit Corp Modular type communication connector

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254376A (en) * 1986-04-28 1987-11-06 ヒロセ電機株式会社 Modular jack with built-in capacitor and manufacture of the same
JPS6420690U (en) * 1987-07-28 1989-02-01
JPH05275142A (en) * 1992-03-26 1993-10-22 Matsushita Electric Works Ltd Modular jack outlet
JPH0722123A (en) * 1992-06-25 1995-01-24 Northern Telecom Ltd Crosstalk reduction circuit structure in telecommunication connector
JPH10209589A (en) * 1997-01-16 1998-08-07 Lucent Technol Inc Crosstalk canceling structure for connector
JP2000067979A (en) * 1998-08-24 2000-03-03 Panduit Corp Modular type communication connector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022006549A1 (en) * 2020-07-02 2022-01-06 Commscope Technologies Llc Telecommunications jack adapter

Also Published As

Publication number Publication date
JP4585157B2 (en) 2010-11-24

Similar Documents

Publication Publication Date Title
US6464541B1 (en) Simultaneous near-end and far-end crosstalk compensation in a communication connector
KR101604629B1 (en) High-speed connector with multi-stage compensation
US6165023A (en) Capacitive crosstalk compensation arrangement for a communication connector
US6139371A (en) Communication connector assembly with capacitive crosstalk compensation
EP1738438B1 (en) Telecommunications connector
JP3547639B2 (en) Connector / jack assembly
AU2003293036B2 (en) Apparatus for crosstalk compensation in a telecommunications connector
KR20100106427A (en) Method and system for reducing common mode signal generation within a plug/jack connection
JP4061123B2 (en) Modular jack connector
JP2007519211A (en) Improved electrical signal transmission system
US7326089B2 (en) Communications jack with printed wiring board having self-coupling conductors
GB2380334A (en) Communication connector having crosstalk compensating means
US6333472B1 (en) Reduction of crosstalk in data transmission system
US6096980A (en) Non-ohmic energy coupling for crosstalk reduction
US4004196A (en) Multi-layer panel board with single-in-line package for high speed switching logic
US6816025B2 (en) Cross talk compensation circuit
US6283795B1 (en) Electrical connector with reduced attenuation, near-end cross talk, and return loss
JP4585157B2 (en) Relay connector
JP4299379B2 (en) connector
WO1986003365A1 (en) Wiring structure of a terminal circuit
JP2004146078A (en) High-speed connector
JP3783558B2 (en) Modular connector
JP2005317353A (en) Modular jack connector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Ref document number: 4585157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees