JP2002182366A - Pattern forming method - Google Patents

Pattern forming method

Info

Publication number
JP2002182366A
JP2002182366A JP2001339953A JP2001339953A JP2002182366A JP 2002182366 A JP2002182366 A JP 2002182366A JP 2001339953 A JP2001339953 A JP 2001339953A JP 2001339953 A JP2001339953 A JP 2001339953A JP 2002182366 A JP2002182366 A JP 2002182366A
Authority
JP
Japan
Prior art keywords
pattern
fine
patterns
phase
phase shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001339953A
Other languages
Japanese (ja)
Other versions
JP3997757B2 (en
Inventor
Eiju Onuma
英寿 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001339953A priority Critical patent/JP3997757B2/en
Publication of JP2002182366A publication Critical patent/JP2002182366A/en
Application granted granted Critical
Publication of JP3997757B2 publication Critical patent/JP3997757B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To correct the dependence on the crude density of line widths depending upon the distances between the patterns of fine processing patterns using a phase shift. SOLUTION: One layer is formed by plural times of exposure including high- resolution exposure using plural fine patterns (gate finger parts) and plural phase shift patterns (shifters) which are respectively arranged on both sides in the fine line width direction of the fine patterns and negate the interference of light by the phase difference of the light passing the same and ordinary exposure exclusive of the fine pattern points. In forming the mask patterns to be used for the ordinary exposure, the sizes of the light shielding patterns (gate electrodes) on a mask for the ordinary exposure superposed on the positions corresponding to the fine patterns on the mask for the high-resolution exposure are changed in the direction of reducing the line width difference after the resolution which occurs according to the crude density of the fine patterns. If, for example, the gates of the dense patterns are connected, the dependence of the line widths on the crude density is corrected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高集積半導体装置
等の製造過程で、露光装置を用いてフォトマスクの透過
光から微細パターンをウェーハ基板上に高解像度で形成
したい場合に好適なパターン生成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern generation method suitable for forming a fine pattern on a wafer substrate from a transmitted light of a photomask using an exposure apparatus in a process of manufacturing a highly integrated semiconductor device. About the method.

【0002】[0002]

【従来の技術】半導体デバイスの製造工程に用いられる
フォトマスクは、ガラス基板上に遮光膜が形成された構
造をなしており、半導体素子のパターン形成工程では、
このフォトマスク上の遮光パターンがウェーハ面に塗布
されたフォトレジスト上に投影露光される。フォトマス
ク上の遮光パターンは、設計されたCADデータを描画
装置用のデータに変換し、これを忠実にパターンニング
して得られ、このフォトマスクパターンをウェーハ上に
精度よく転写するのが半導体フォトリソグラフィプロセ
スである。
2. Description of the Related Art A photomask used in a manufacturing process of a semiconductor device has a structure in which a light-shielding film is formed on a glass substrate.
The light-shielding pattern on the photomask is projected and exposed on the photoresist applied to the wafer surface. A light-shielding pattern on a photomask is obtained by converting designed CAD data into data for a drawing apparatus and patterning the data faithfully, and transferring the photomask pattern onto a wafer with high accuracy is performed by a semiconductor photomask. This is a lithography process.

【0003】半導体デバイス製造プロセスにおけるフォ
トリソグラフィ工程では、露光波長近傍のパターンを形
成する必要から光の波長から決まる解像限界を越えた高
解像度が必要とされている。そのため、近年では露光波
長以下の微細パターンを形成できるリソグラフィ技術と
して、位相シフト法が用いられている。
In a photolithography process in a semiconductor device manufacturing process, a high resolution exceeding a resolution limit determined by a wavelength of light is required because a pattern near an exposure wavelength is required to be formed. Therefore, in recent years, a phase shift method has been used as a lithography technique capable of forming a fine pattern having a wavelength equal to or shorter than the exposure wavelength.

【0004】以下に、空間周波数変調型位相シフト法の
原理について説明する。図16は、この位相シフト法の
原理を従来法と対比して示す図、図17は位相シフト法
および従来法のフーリエスペクトルを示す図である。こ
こで、光強度透過率の周期が、1/ν0 である1次元周
期パターンで解像度限界近傍の値をとると仮定する。光
透過対象が解像限界に近いマスクパターンなので、正弦
波状の基本周波数成分のみを考えると、フォトマスク透
過光の振幅は以下のように近似できる。
[0004] The principle of the spatial frequency modulation type phase shift method will be described below. FIG. 16 is a diagram showing the principle of the phase shift method in comparison with the conventional method, and FIG. 17 is a diagram showing Fourier spectra of the phase shift method and the conventional method. Here, it is assumed that the period of the light intensity transmittance takes a value near the resolution limit in a one-dimensional periodic pattern of 1 / ν 0 . Since the light transmission target is a mask pattern close to the resolution limit, the amplitude of the light transmitted through the photomask can be approximated as follows when only the sinusoidal fundamental frequency components are considered.

【0005】[0005]

【数1】 従来のマスク: T(x)=|cos2πν0 x| … (1-1) 位相シフトマスク: T(x)= cos2πν0 x … (1-2)[Formula 1] Conventional mask: T (x) = | cos2πν 0 x | (1-1) Phase shift mask: T (x) = cos2πν 0 x (1-2)

【0006】図16(a)に示す従来法では、フォトマ
スクを透過した光が光軸に沿って直進する0次回折光
と、光軸に対してθ(sinθ=ν0 λ)なる角度をな
す±1次回折光とに分離され、投影レンズに入射する。
一方、図16(b)に示すように、位相シフト法では、
位相シフトマスクを透過した光が光軸に対してθ/2な
る角度をなす±1次回折光に分離され、投影レンズに入
射する。いずれの場合も投影レンズの内側を透過した回
折光のみが像形成に寄与する。投影レンズの瞳面に形成
されるフーリエスペクトルは、式(1-1) 、(1-2) のフー
リエ変換から以下のように表される。
In the conventional method shown in FIG. 16A, light transmitted through a photomask forms an angle θ (sin θ = ν 0 λ) with the 0th -order diffracted light that travels straight along the optical axis. The light is separated into ± first-order diffracted light and enters the projection lens.
On the other hand, as shown in FIG.
The light transmitted through the phase shift mask is separated into ± first-order diffracted light at an angle of θ / 2 with respect to the optical axis, and is incident on the projection lens. In each case, only the diffracted light transmitted through the inside of the projection lens contributes to image formation. The Fourier spectrum formed on the pupil plane of the projection lens is expressed as follows from the Fourier transforms of Expressions (1-1) and (1-2).

【0007】[0007]

【数2】 従来マスク: F(ν)=(4/π){δ(ν)/2 +〔δ(ν+ν0 )+δ(ν−ν0 )〕/2+‥‥} … (2-1) 位相シフトマスク: F(ν)=(1/2)〔δ(ν+ν0 /2)+δ(ν−ν0 /2)〕… (2-2)## EQU2 ## Conventional mask: F (ν) = (4 / π) {δ (ν) / 2 + [δ (ν + ν 0 ) + δ (ν-ν 0 )] / 2 + ‥‥} (2-1) phase shift mask: F (ν) = (1/2 ) [δ (ν + ν 0/2 ) + δ (ν-ν 0/2) ] ... (2-2)

【0008】図17に示すように、位相を考慮しない従
来の透過型マスクでは、ν=0,±ν0 にスペクトル成
分が存在するのに対し、位相シフトマスクでは、ν=±
ν0/2のみに存在する。すなわち、位相シフトマスク
から得られる基本スペクトルは透過型マスクで得られる
スペクトルの半分の位置にある。それはマスクパターン
の空間周波数が半分になったことに相当する。ステッパ
の投影レンズは、固有周波数νc(=NA/λ)より小
さい空間周波数成分のみを伝達するローパスフィルタと
して作用する。転写したい微細パターンの空間周波数ν
0 がνc<ν0≦2νc の場合を考えてみると、透過型
マスクの場合、±ν0 のスペクトル成分は通らないので
像のコントラストは得られない。一方、位相シフトマス
クは基本スペクトルν=±ν0 /2を伝達するので像面
上でパターン像を形成する。これが、解像力向上の効果
がもっとも大きい空間周波数変調型位相シフトマスクの
特徴である。
As shown in FIG. 17, in a conventional transmission type mask that does not consider the phase, spectral components exist at ν = 0 and ± ν 0 , whereas in a phase shift mask, ν = ±
It exists only in the ν 0/2. That is, the basic spectrum obtained from the phase shift mask is at half the position of the spectrum obtained from the transmission mask. This is equivalent to halving the spatial frequency of the mask pattern. The stepper projection lens acts as a low-pass filter that transmits only spatial frequency components smaller than the natural frequency νc (= NA / λ). Spatial frequency ν of the fine pattern to be transferred
Considering the case where 0 is νc <ν 0 ≦ 2νc, in the case of a transmission type mask, the spectral component of ± ν 0 does not pass, so that image contrast cannot be obtained. On the other hand, to form a pattern image on the image plane because the phase shift mask transmits a basic spectrum ν = ± ν 0/2. This is a feature of the spatial frequency modulation type phase shift mask that has the greatest effect of improving the resolution.

【0009】空間周波数変調型位相シフトマスクの基本
的なレイアウト構造は、図16(b)に示すように、0
度、180度の2位相を使い、マスクの開口部が交互に
逆位相になるようにシフタを配置する。シフタには、図
16(b)に示されるように遮光膜と異なる膜でシフタ
を積層するものと、ガラス面をエッチングしてシフタの
機能をもたせたものがある。このシフタ配置は平面的な
地図を2種類に塗り分ける二色問題に相当し、シフタ位
相を交互に配置しなければならない。そのため、複雑な
配線レイアウトにおいては、シフタ位相を交互に逆転で
きない配置矛盾(位相矛盾)が原理的に避けられないこ
とになる。
The basic layout structure of the spatial frequency modulation type phase shift mask is, as shown in FIG.
The shifters are arranged so that the openings of the mask alternately have opposite phases, using two phases of 180 degrees and 180 degrees. As shown in FIG. 16B, there are a shifter in which the shifter is laminated with a film different from the light-shielding film, and a shifter in which the glass surface is etched to have the function of the shifter. This shifter arrangement corresponds to a two-color problem in which a two-dimensional map is painted separately, and shifter phases must be alternately arranged. Therefore, in a complicated wiring layout, inconsistency in arrangement (phase inconsistency) in which the shifter phase cannot be reversed alternately cannot be avoided in principle.

【0010】第1の従来技術として、大井らは『Method
of Design of Phase-Shifting Masks Utilizing a Com
pactor, JJAP Vol.33(1994) No.12B, pp 6774-6778』の
文献で、形成するパターン間の透過光の位相差を利用し
た位相シフト法においてレイアウト圧縮(コンパンクシ
ョン)を用いて位相矛盾を回避する手法を論じている。
As the first prior art, Oi et al.
of Design of Phase-Shifting Masks Utilizing a Com
pactor, JJAP Vol.33 (1994) No.12B, pp 6774-6778], the phase inconsistency using layout compression (compression) in the phase shift method using the phase difference of transmitted light between patterns to be formed. We discuss methods to avoid.

【0011】図18は、この第1の従来技術で前提とな
っているネガレジストを用いた、いわゆるレベンソン型
位相シフトの原理を示す図である。図18に示すフォト
マスクは、パターン形成箇所に設けたクロム開口部が、
180度位相のシフタ(ガラスエッチング溝)ありと0
度位相の溝なしとに交互に配置されている。したがっ
て、この位相シフト法ではパターンそのものを透過する
光の位相差を利用することになり、パターン転写箇所が
現像液に溶けずに残るネガレジストが必須となる。実用
的なネガレジストは入手が困難なうえ、パターンレイア
ウトそのものが位相差を生ずるパターンである必要があ
るため、単純なライン&スペースでは効果的ではある
が、孤立パターンでは位相シフトの効果がでない。した
がって、第1の従来技術は、位相矛盾を回避することが
できても、その前提となるレジスト材料やパターン作成
上の制約が多い欠点がある。
FIG. 18 is a diagram showing the principle of a so-called Levenson-type phase shift using a negative resist premised in the first prior art. In the photomask shown in FIG. 18, the chromium opening provided at the pattern formation location has
180 degree phase shifter (glass etching groove)
The grooves are alternately arranged with no phase grooves. Therefore, in this phase shift method, a phase difference of light transmitted through the pattern itself is used, and a negative resist in which a pattern transfer portion remains without being dissolved in a developing solution is essential. Practical negative resists are difficult to obtain, and the pattern layout itself must be a pattern that produces a phase difference. Therefore, it is effective for simple lines and spaces, but is not effective for isolated patterns. Therefore, the first conventional technique has a drawback that, even if phase inconsistency can be avoided, there are many restrictions on the resist material and pattern formation on which it is based.

【0012】そこで近年検討されているのが、形成しよ
うとする微細パターンの両側を透過する光に位相差を付
けたマスクによる位相シフト露光と、それにより生ずる
不要パターンを除去する通常露光との複数回の露光によ
る手法(以下、位相シフト多重露光法)である。この第
2の従来技術は、為近らによって『Automatic Generati
on of Phase-Shifting mask Patterns Using Shifter-E
dge Lines, MICRO-AND-NANO-ENGINEERING'97』の文献で
論じられている。図19は、この位相シフト多重露光法
として、ポジレジストを用いたレベンソン型位相シフト
の原理を示す図である。図19に示す位相シフトマスク
(図19(a))は、微細パターン(クロムパターン)
の両側に設けた開口部が、180度位相のシフタ(ガラ
スエッチング溝)ありと0度位相の溝なしとに交互に配
置されている。ポジレジストを用いるため周囲はクロム
で覆われている。そして、2回目の露光(通常露光)で
は、図19(b)に示すフォトマスクを用いて、微細パ
ターンを遮光しながら、図示せぬ周囲の配線部分を解像
する。
In recent years, studies have been made on a plurality of types of phase shift exposure using a mask in which light passing through both sides of a fine pattern to be formed is provided with a phase difference, and normal exposure for removing unnecessary patterns caused thereby. This is a technique based on a single exposure (hereinafter, a phase shift multiplex exposure method). This second prior art is described in "Automatic Generati
on of Phase-Shifting mask Patterns Using Shifter-E
dge Lines, MICRO-AND-NANO-ENGINEERING'97. FIG. 19 is a view showing the principle of a Levenson-type phase shift using a positive resist as the phase shift multiplex exposure method. The phase shift mask (FIG. 19A) shown in FIG. 19 has a fine pattern (chrome pattern).
Are alternately arranged with a 180-degree phase shifter (glass etching groove) and without a 0-degree phase groove. Since a positive resist is used, the periphery is covered with chrome. Then, in the second exposure (normal exposure), the surrounding wiring (not shown) is resolved while shielding the fine pattern using the photomask shown in FIG.

【0013】[0013]

【発明が解決しようとする課題】この位相シフト多重露
光法による第2の従来技術においては、位相シフトパタ
ーンにて形成される微細パターンでは、そのパターン間
距離に応じた疎密性が形成パターンの線幅バラツキを生
じさせることがある。これを低減するために、微細パタ
ーンの線幅をパターン間距離に応じて変更することも従
来から検討されているが、フォトマスク製造プロセス上
の制御が限界であるほどの微細パターンにおいては、そ
の補正結果がフォトマスク製造プロセス上の線幅限界か
らはずれており、製造できない可能性がある。
In the second prior art based on the phase shift multiplex exposure method, in a fine pattern formed by a phase shift pattern, the density of the formed pattern depends on the distance between the patterns. May cause width variation. In order to reduce this, it has been conventionally considered to change the line width of the fine pattern according to the distance between the patterns, but in a fine pattern in which the control in the photomask manufacturing process is at a limit, the The correction result may be out of the line width limit in the photomask manufacturing process, and manufacturing may not be possible.

【0014】本発明は、上記実情に鑑みてなされたもの
であり、その目的とするところは、位相シフトマスクの
設計において、位相シフトを用いた微細加工パターンの
パターン間距離に依存した線幅の疎密依存性を補正す
る、多重露光用マスクパターンの生成方法を提供するこ
とにある。
The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to design a phase shift mask in which a line width depending on a distance between patterns of a fine processing pattern using a phase shift. An object of the present invention is to provide a method of generating a mask pattern for multiple exposure, which corrects the density dependency.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るパターン生成方法は、複数の微細パタ
ーンと、当該微細パターンの微細線幅方向両側にそれぞ
れ配置され、透過する光の位相差により光の干渉を打ち
消す複数の位相シフトパターンと用いた高解像度露光
と、微細パターン箇所以外の通常露光とを含む複数回露
光により一つの層を形成する際に用いるパターンの生成
方法であって、前記通常露光に用いるマスクパターンの
生成に際し、前記高解像度露光用マスク上の前記微細パ
ターンに対応した位置に重ねられる当該通常露光用マス
ク上の遮光パターンのサイズを、前記微細パターンの疎
密性に応じて生じる解像後の線幅格差を縮小する方向に
変化させる。
In order to achieve the above object, a pattern generating method according to the present invention comprises a plurality of fine patterns, and a plurality of fine patterns, which are arranged on both sides in the fine line width direction of the fine patterns, respectively. This is a method for generating a pattern to be used when one layer is formed by a plurality of exposures including a high resolution exposure using a plurality of phase shift patterns for canceling light interference by a phase difference and a normal exposure except for a fine pattern portion. In generating the mask pattern used for the normal exposure, the size of the light-shielding pattern on the normal exposure mask superimposed on a position corresponding to the fine pattern on the high-resolution exposure mask is determined by the density of the fine pattern. Is changed in a direction to reduce the line width difference after the resolution, which is generated according to.

【0016】微細パターンの疎密性に依存する線幅格差
の緩和が、従来の位相シフトマスク上のみでの修正では
限界があったのに対し、このパターン生成方法では、2
回目以降の通常露光において、微細パターンの疎密性に
よって生じる解像後の線幅格差を縮小又は是正すること
ができる。一般に、位相シフトマスクの微細パターンは
フォトマスク製造限界まで既に微細化されているが、2
回目以降の通常露光用マスクではサイズ変更の余地が残
されていることが多い。この方法では、フォトマスク製
造限界からの制約を回避しながら微細パターン間の線幅
格差を縮小または是正できる。
While the reduction of the line width difference depending on the fineness of the fine pattern has been limited by the correction using only the conventional phase shift mask, this pattern generation method has a limitation of two.
In the subsequent normal exposure, the line width difference after resolution caused by the density of the fine pattern can be reduced or corrected. In general, the fine pattern of the phase shift mask has already been miniaturized to the limit of photomask production.
There is often room for size change in the normal exposure mask after the first time. In this method, the line width difference between fine patterns can be reduced or corrected while avoiding restrictions from the photomask manufacturing limit.

【0017】[0017]

【発明の実施の形態】本発明は、空間周波数変調型位相
シフト法を用い解像限界以下の微細パターンを形成する
方法であり、微細パターンの種類に限定はないが、現在
の半導体デバイスにおいて解像限界以下としたいパター
ンとして、代表的なものではMOSトランジスタのゲー
トパターンが挙げられる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is a method for forming a fine pattern below the resolution limit using a spatial frequency modulation type phase shift method, and the type of the fine pattern is not limited. A typical pattern desired to be below the image limit is a gate pattern of a MOS transistor.

【0018】以下、MOSトランジスタ構造を説明した
後、そのゲートパターンの超高解像度露光を例に、本発
明に係るパターン生成方法の実施形態を図面を参照しな
がら詳細に説明する。
Hereinafter, after describing the MOS transistor structure, an embodiment of a pattern generation method according to the present invention will be described in detail with reference to the drawings, taking as an example the ultra-high resolution exposure of the gate pattern.

【0019】図1は、一般的なMOS集積回路における
断面構造図である。図1において、符号100はMOS
集積回路、101はp型シリコンウェーハ等の半導体基
板、102はn型不純物等が高濃度に導入されたソース
・ドレイン不純物領域、104は寄生トランジスタの形
成を防止するためにp型不純物等が高濃度に導入された
チャネルストッパ、106は素子分離層としてのLOC
OS、108はゲート酸化膜、110はn型ポリシリコ
ン等からなるゲート電極を示す。このようなMOS集積
回路において、最も高い線幅制御性が要求されるのはゲ
ート電極110の加工時である。すなわち、トランジス
タのゲートパターン幅(一般には、ゲート長Lg)は、
トランジスタ特性(ゲート閾値電圧Vth、相互コンダク
タンスgm等の駆動能力)を決定し、その線幅バラツキ
は特性バラツキに直接影響するため、ゲート電極パター
ンの線幅制御がMOSトランジスタ形成においてもっと
も重要である。
FIG. 1 is a sectional structural view of a general MOS integrated circuit. In FIG. 1, reference numeral 100 denotes a MOS.
An integrated circuit; 101, a semiconductor substrate such as a p-type silicon wafer; 102, a source / drain impurity region into which n-type impurities or the like are introduced at a high concentration; 104, p-type impurities or the like to prevent formation of a parasitic transistor; The channel stopper introduced to the concentration, 106 is LOC as an element isolation layer
OS and 108 indicate a gate oxide film, and 110 indicates a gate electrode made of n-type polysilicon or the like. In such a MOS integrated circuit, the highest line width controllability is required when the gate electrode 110 is processed. That is, the gate pattern width of the transistor (generally, the gate length Lg) is
The transistor characteristics (the driving capability such as the gate threshold voltage Vth and the mutual conductance gm) are determined, and the line width variation directly affects the characteristic variation. Therefore, the line width control of the gate electrode pattern is the most important in MOS transistor formation.

【0020】図2は、パターン生成装置の概略構成例を
示すブロック図である。この図示例のパターン生成装置
1は、入力部2、位相シフトパターン生成部4、通常マ
スクパターン生成部6、パターン変更部8、出力部10
および制御部12に大別される。位相シフトパターン生
成部4は、更に、図形演算手段14、図形処理手段1
6、パターン検索手段18、位相設定手段20、位相差
確認手段22を有する。このうち、図形演算手段14お
よび図形処理手段16は、“配置決定手段”に該当し、
また、パターン検索手段18、位相設定手段20および
位相差確認手段22は、“位相決定手段”に該当する。
また、図形演算手段14は“パターン抽出手段”又は
“パターン合成手段”に、図形処理手段16は“単位パ
ターン生成手段”にそれぞれ該当する。
FIG. 2 is a block diagram showing a schematic configuration example of the pattern generation device. The pattern generation device 1 of the illustrated example includes an input unit 2, a phase shift pattern generation unit 4, a normal mask pattern generation unit 6, a pattern change unit 8, and an output unit 10.
And the control unit 12. The phase shift pattern generation unit 4 further includes a graphic operation unit 14, a graphic processing unit 1,
6. It has a pattern search means 18, a phase setting means 20, and a phase difference confirmation means 22. Among them, the figure calculation means 14 and the figure processing means 16 correspond to “arrangement determination means”,
Further, the pattern search means 18, the phase setting means 20, and the phase difference confirmation means 22 correspond to "phase determination means".
The graphic calculation means 14 corresponds to "pattern extraction means" or "pattern synthesis means", and the graphic processing means 16 corresponds to "unit pattern generation means".

【0021】これらの構成部分の機能は後述の手順説明
で詳述するが、大まかに言うと、例えば2つの手段14
及び16で構成される配置決定手段は、複数の微細パタ
ーンの微細幅方向両側にそれぞれ配置される複数の位相
シフトパターンの形状を、複数の微細パターンの位置関
係に基づいて決定する。また、例えば3つの手段18,
20及び22で構成される位相決定手段は、複数の位相
シフトパターンの位相を、それぞれ複数の微細パターン
の位置関係に基づき、かつ、各微細パターンを挟んで近
接した位相シフトパターン対間で位相差が180度とな
るように決定する。本例では、“微細パターン”は図1
のゲート電極110を形成する遮光パターンであり、当
該遮光パターンのゲート長方向両側に位相差180度で
配置された遮光パターンの開口部(図19の180度位
相開口部と0度位相開口部)が“位相シフトパターン”
に該当する。
The functions of these components will be described in detail in the following description of the procedure.
And 16 determine the shapes of the plurality of phase shift patterns respectively arranged on both sides in the fine width direction of the plurality of fine patterns based on the positional relationship between the plurality of fine patterns. Also, for example, three means 18,
The phase determining means constituted by 20 and 22 determines the phase of the plurality of phase shift patterns based on the positional relationship of the plurality of fine patterns, and the phase difference between the pair of phase shift patterns close to each other with the fine patterns interposed therebetween. Is set to 180 degrees. In this example, the “fine pattern” corresponds to FIG.
Of the light-shielding pattern which forms the gate electrode 110 of FIG. 19, and the openings of the light-shielding pattern arranged with a phase difference of 180 degrees on both sides in the gate length direction of the light-shielding pattern (180-degree phase opening and 0-degree phase opening in FIG. 19) Is the “phase shift pattern”
Corresponds to.

【0022】つぎに、位相シフトパターンの第1の生成
方法を、図3のフロー図を用いて説明する。この生成方
法は、例えば図2に示すようなパターン生成装置1で実
施できる。ここでは、パターン生成装置1内で制御部1
2の制御を受けて各手段が処理を実行するものとする。
図3のステップ1においては、ゲート電極パターンの両
隣に透過した回折光どうしが打ち消し合うのに十分な幅
をもち、求める位相シフトパターンを構成する要素とな
る単位パターンを生成する。
Next, a first method of generating a phase shift pattern will be described with reference to the flowchart of FIG. This generation method can be implemented by, for example, a pattern generation device 1 as shown in FIG. Here, the control unit 1 in the pattern generation device 1
Under the control of 2, each means executes the processing.
In step 1 of FIG. 3, a unit pattern having a width sufficient for the diffracted lights transmitted on both sides of the gate electrode pattern to cancel each other out and serving as an element constituting the desired phase shift pattern is generated.

【0023】図4は、この単位パターンの生成手順の一
例を示すフロー図である。また、図5は、本例のMOS
集積回路における単位パターンの生成過程を示すパター
ン平面図である。図4に例示する方法では、まず、図2
の入力部2がCADデータを入力した後、ステップST
11において、微細パターンをCADデータから抽出す
る。この微細パターンは、単位パターン生成の位置と長
さ(解像する微細線幅に直交するサイズ)を決める基準
となる。微細パターンの抽出は、入力部2からのCAD
データをもとに図2の図形演算手段14によって実行さ
れる。具体的に、本例のMOS集積回路でトランジスタ
特性を決める微細線幅を有する箇所は、ゲートポリシリ
コン層とLOCOS以外の素子領域との重なり部分であ
るので、まず、図5(a)に示すように、ゲートパター
ンPaと素子領域パターンPbを読み出す。そして、図
5(b)に示すように、CADデータから読み出した素
子形状パターン同士を重ねて、図形積の処理(AND処
理)を行うことで微細ゲート部Pcを抽出する(図5
(c))。
FIG. 4 is a flowchart showing an example of a procedure for generating the unit pattern. FIG. 5 shows the MOS of this example.
FIG. 7 is a plan view showing a process of generating a unit pattern in the integrated circuit. In the method illustrated in FIG. 4, first, FIG.
After the input unit 2 inputs CAD data, step ST
At 11, a fine pattern is extracted from the CAD data. This fine pattern is a reference for determining the position and length of the unit pattern generation (the size orthogonal to the fine line width to be resolved). The extraction of the fine pattern is performed by CAD from the input unit 2.
This is executed by the graphic calculation means 14 of FIG. 2 based on the data. More specifically, in the MOS integrated circuit of this example, a portion having a fine line width that determines the transistor characteristics is an overlapping portion between the gate polysilicon layer and an element region other than the LOCOS. Thus, the gate pattern Pa and the element region pattern Pb are read. Then, as shown in FIG. 5B, the element shape patterns read from the CAD data are superimposed on each other, and a graphic product process (AND process) is performed to extract the fine gate portion Pc (FIG. 5).
(C)).

【0024】つぎに、図4のステップST12におい
て、抽出された微細ゲート部Pcに2度のリサイズがか
けられる。このリサイズは、図2の図形処理手段16に
よって実行される。具体的には、図5(d)に示すよう
に、多重露光時の合わせマージンをとるために、微細ゲ
ート部Pcのゲート幅Wgをゲート幅方向両側それぞれ
に所定長さだけ拡大する。また、図5(e)に示すよう
に、ゲート幅方向拡大後の微細ゲート部Pdに対し、今
度はゲート長方向両側それぞれにリサイズをかける。こ
れにより、元のゲート長Lg0 がLg’に縮小された最
終的な微細ゲートパターンPeが得られる。このリサイ
ズ後のゲート長Lg’が、ゲートパターンを解像する線
幅に最も影響を与えるパラメータの一つとなる。
Next, in step ST12 of FIG. 4, the extracted fine gate portion Pc is resized twice. This resizing is performed by the graphic processing means 16 in FIG. More specifically, as shown in FIG. 5D, the gate width Wg of the fine gate portion Pc is increased by a predetermined length on both sides in the gate width direction in order to secure an alignment margin during multiple exposure. As shown in FIG. 5E, the fine gate portion Pd after the enlargement in the gate width direction is resized on both sides in the gate length direction. As a result, a final fine gate pattern Pe with the original gate length Lg0 reduced to Lg 'is obtained. The gate length Lg ′ after this resizing is one of the parameters that most affect the line width for resolving the gate pattern.

【0025】そして、図4のステップST13におい
て、リサイズ後の微細ゲートパターンPeを基準に、位
相シフトパターンを構成する単位パターンを生成する。
このパターン生成は、図2の図形処理手段16によって
実行される。具体的には、図5(f)に示すように、微
細ゲートパターンPeの微細線幅方向両側にそれぞれ、
位相シフトに充分な所定幅L以上の幅を有し微細ゲート
パターンPeの長手辺(長さWg’)全域に沿って、2
つの単位パターンPfを生成する。以上の要件を満たせ
ば単位パターンPfの形状は任意であるが、通常、図5
(f)に示す矩形状に単位パターンPfが生成され、図
4で示す単位パターンの生成工程が終了する。
Then, in step ST13 of FIG. 4, a unit pattern forming a phase shift pattern is generated based on the resized fine gate pattern Pe.
This pattern generation is executed by the graphic processing means 16 in FIG. Specifically, as shown in FIG. 5 (f), on both sides of the fine gate pattern Pe in the fine line width direction,
It has a width not less than the predetermined width L sufficient for the phase shift and has a width of 2 along the entire longitudinal side (length Wg ′) of the fine gate pattern Pe.
One unit pattern Pf is generated. The shape of the unit pattern Pf is arbitrary as long as the above requirements are satisfied.
The unit pattern Pf is generated in a rectangular shape shown in FIG. 4F, and the unit pattern generation process shown in FIG. 4 is completed.

【0026】つぎに、図3のフローに処理の手順が戻
り、ステップST2において、OR処理によるマージが
行われる。この処理は、図2の図形演算手段14によっ
て実行され、これにより所望の位相シフトパターンが得
られる。得られた位相シフトパターンの一例を、図6に
示す。この図示例では、位相シフトパターンP1,P5
及びP6は、それぞれ単位パターンPf11,Pf42
又はPf51の単独構成となっているが、位相シフトパ
ターンP2〜P4については、複数の単位パターンの図
形和から構成されている。位相シフトパターンP2は、
微細ゲートパターンPe1の一方の単位パターンPf1
2と、微細ゲートパターンPe2の他方の単位パターン
Pf21との図形和から構成され、同様に、位相シフト
パターンP4は、微細ゲートパターンPe3の一方の単
位パターンPf32と、微細ゲートパターンPe4の他
方の単位パターンPf41との図形和から構成されてい
る。また、位相シフトパターンP4については、3単位
パターン、即ち微細ゲートパターンPe2の一方の単位
パターンPf22、微細ゲートパターンPe3の他方の
単位パターンPf31、微細ゲートパターンPe5の一
方の単位パターンPf52の図形和から構成されてい
る。これら図形和で形成される位相シフトパターンの形
成では、単位パターン間にフォトマスク製造プロセス上
問題となる微細な隙間が出来ないよう、その単位パター
ンの幅が調整される。
Next, the processing procedure returns to the flow of FIG. 3, and in step ST2, merging by OR processing is performed. This process is executed by the graphic calculation means 14 in FIG. 2, and a desired phase shift pattern is obtained. FIG. 6 shows an example of the obtained phase shift pattern. In the illustrated example, the phase shift patterns P1, P5
And P6 are unit patterns Pf11 and Pf42, respectively.
Alternatively, Pf51 has a single configuration, but the phase shift patterns P2 to P4 are configured from the graphic sum of a plurality of unit patterns. The phase shift pattern P2 is
One unit pattern Pf1 of the fine gate pattern Pe1
2 and the pattern sum of the other unit pattern Pf21 of the fine gate pattern Pe2. Similarly, the phase shift pattern P4 is composed of one unit pattern Pf32 of the fine gate pattern Pe3 and the other unit of the fine gate pattern Pe4. It is composed of the figure sum with the pattern Pf41. Further, the phase shift pattern P4 is calculated from the figure sum of three unit patterns, that is, one unit pattern Pf22 of the fine gate pattern Pe2, the other unit pattern Pf31 of the fine gate pattern Pe3, and one unit pattern Pf52 of the fine gate pattern Pe5. It is configured. In the formation of the phase shift pattern formed by the sum of these figures, the width of the unit pattern is adjusted so that a minute gap which is a problem in the photomask manufacturing process is not formed between the unit patterns.

【0027】続いて、例えば図2の入力部2から送られ
てくる情報をもとに、パターン検索手段18が、初期検
索位置及びその位相を定めた後(ステップST3)、次
のステップST4において、最小線幅の近接パターンを
検索する。たとえば、図6の例で位相シフトパターンP
3に着目すると、まず、これを最初の検索パターンとし
て、その位相を0度にするか180度にするかが決めら
れる。そして、パターン検索手段18が、着目パターン
P3に近接する所定の微細線幅内のL1〜L3を検出
し、その微細線幅内で近接する近接パターンP2,P4
及びP6を検出する。
Subsequently, based on the information sent from the input unit 2 in FIG. 2, for example, the pattern search means 18 determines the initial search position and its phase (step ST3), and in the next step ST4 , Search for an adjacent pattern having the minimum line width. For example, in the example of FIG.
Focusing on No. 3, first, this is set as the first search pattern, and it is determined whether the phase is 0 degree or 180 degrees. Then, the pattern search means 18 detects L1 to L3 within a predetermined fine line width close to the pattern of interest P3, and detects the adjacent patterns P2, P4 close within the fine line width.
And P6 are detected.

【0028】つぎのステップST5において、検出され
た位相シフトパターンP2,P4及びP6のそれぞれに
対し、その各位相が着目パターンと位相差πに設定され
る。この位相設定は、図2の位相設定手段20によって
実行される。たとえば、予め設定された着目パターンP
3の位相が0度とすると、その近接パターンP2,P4
及びP6は、全て180度位相となる。つぎのステップ
ST6において、例えば図2のパターン検索手段18が
位相を決定した近接パターンを新たな着目パターンとし
て、当該新たな着目パターンに更に近接パターンが有る
か否かを確認する。近接パターンがある場合は、フロー
がステップST4の前に戻り、新たな着目パターンにつ
いて近接パターンの検出(ステップST4)、位相決定
(ステップST5)および近接パターンの有無確認(ス
テップST6)を繰り返す。図6の例では、これら一連
の処理によって残りのパターンP1及びP5も検索さ
れ、それぞれ0度位相に設定され、図7のような2種類
の位相分布が決まる。そして、近接パターンが無いと判
断されると、フローが次のステップST7に進む。
In the next step ST5, the phase of each of the detected phase shift patterns P2, P4 and P6 is set to the phase difference π from the pattern of interest. This phase setting is executed by the phase setting means 20 of FIG. For example, a preset pattern of interest P
Assuming that the phase of No. 3 is 0 degree, the adjacent patterns P2 and P4
And P6 are all 180 degrees in phase. In the next step ST6, for example, the pattern search means 18 in FIG. 2 uses the proximity pattern for which the phase has been determined as a new pattern of interest, and checks whether or not there is another proximity pattern in the new pattern of interest. If there is a proximity pattern, the flow returns to step ST4, and the detection of the proximity pattern (step ST4), the phase determination (step ST5), and the presence / absence confirmation of the proximity pattern (step ST6) are repeated for the new pattern of interest. In the example of FIG. 6, the remaining patterns P1 and P5 are also searched by these series of processes, and each is set to the 0-degree phase, and two types of phase distribution as shown in FIG. 7 are determined. When it is determined that there is no proximity pattern, the flow proceeds to the next step ST7.

【0029】ステップST7では、例えば図2の位相確
認手段22によって位相未決定パターンが有るか否かを
調べる。図6の例では、ここで未決定パターンが無いと
判断され、続くステップST8で、各微細ゲートパター
ンの微細線幅両側で位相差が180度異なっているかが
調べられ、位相矛盾がない場合(“OK”)、位相シフ
トパターンとその位相分布情報が図2の出力部10から
出力され、次のEBデータ変換装置に送られる。ステッ
プST7で、位相未決定パターンが有る場合、処理のフ
ローがステップST3の前に戻り、検索位置の再設定か
らやり直す。これにより、最終的には位相未決定パター
ンが無くなるまで、上述した手順で位相決定が繰り返さ
れる。一方、次のステップST8で位相矛盾があると判
断された場合(“NOT OK”)、処理がステップS
T9に進む。
In step ST7, for example, it is checked by the phase check means 22 in FIG. 2 whether or not there is a phase undetermined pattern. In the example of FIG. 6, it is determined here that there is no undecided pattern, and in a succeeding step ST8, it is checked whether or not the phase difference is 180 degrees different on both sides of the fine line width of each fine gate pattern. “OK”), the phase shift pattern and its phase distribution information are output from the output unit 10 in FIG. 2 and sent to the next EB data converter. In step ST7, when there is a phase undecided pattern, the processing flow returns to before step ST3, and the processing is reset from the resetting of the search position. As a result, the phase determination is repeated in the above-described procedure until there is no longer a phase undetermined pattern. On the other hand, if it is determined in the next step ST8 that there is a phase inconsistency ("NOT OK"), the process proceeds to step S8.
Proceed to T9.

【0030】ステップST9では、位相矛盾の解消を目
的とした位相シフトパターンの変更を行う。この処理
は、図2のパターン変更部8により実行される。具体的
に、まず、その位相矛盾箇所の2つの位相シフトパター
ンの配置領域サイズを調べ、少なくとも何れか一方に位
相シフトパターンの追加(2分割)するスペース的な余
裕があるか否かを判断する。つまり、2つの位相シフト
パターンのゲート長方向の幅を調べ、その幅が位相シフ
ト効果を得るための必要最小幅Lの2倍以上か否かを確
認する。2倍以上の場合、その箇所に位相差πの位相シ
フトパターンを追加することで上記位相矛盾が解消され
る。なお、特に図3のフロー図には示さないが、位相矛
盾が生じた連鎖検索経路中にサイズが大きくてパターン
追加が可能な箇所を検出し、そこで位相矛盾を解消し、
上記手順によって位相設定をやり直すこともできる。
In step ST9, the phase shift pattern is changed to eliminate the phase inconsistency. This processing is executed by the pattern changing unit 8 in FIG. Specifically, first, the arrangement area size of the two phase shift patterns at the phase inconsistency is checked, and it is determined whether or not at least one of them has a space margin for adding (dividing into two) the phase shift pattern. . That is, the width of the two phase shift patterns in the gate length direction is checked, and it is checked whether the width is at least twice the minimum width L required for obtaining the phase shift effect. In the case of two times or more, the phase inconsistency is resolved by adding a phase shift pattern having a phase difference of π to that location. Although not shown in the flow chart of FIG. 3 in particular, a large-size portion where a pattern can be added is detected in the chain search path where the phase inconsistency has occurred, and the phase inconsistency is resolved there.
The phase setting can be performed again by the above procedure.

【0031】このような位相矛盾解消策を行っても尚、
位相矛盾が解消できないときは、本実施形態では、当該
位相矛盾箇所、或いは他にトランジスタ特性等への影響
がより少ない箇所が位相矛盾箇所と同じ連鎖検索経路中
に存在すれば、その箇所において、微細ゲートパターン
間の修正(レイアウト修正)を行い、位相差πの位相シ
フトパターン対の近接配置を可能にする。レイアウト修
正は、手修正でもかまわないし、レイアウトコンパクタ
等を用いた自動修正でもかまわない。レイアウトコンパ
クタを用いた場合は、上記修正箇所で制限をくわえたう
えで、例えば等が修正箇所のコンストレイントをコンパ
クタのデザインルールに反映させ、上記修正箇所で位相
差180度の2つの位相シフトパターン配置が可能にな
るように、全体のレイアウトを圧縮する。このとき、修
正箇所に例えば圧縮をかけないような制限が予め与えら
れているので、周囲のパターン及び合わせ余裕等のデザ
インルールが小さくなって、これとともに必要な位相シ
フトパターンのサイズも小さくなる一方で、この制限を
加えた位相シフタの箇所がサイズ縮小されないために、
パターン追加に必要なスペースが生じる。なお、以上の
説明で、位相矛盾が生じた箇所が微細パターンでないと
きは、2回目の露光により消去されるため、そのまま位
相矛盾を放置してもよい。また、当然ながら、同様にし
てレイアウト全体を拡張する過程でも位相矛盾の解消は
可能である。
Even if such a phase inconsistency remedy is taken,
If the phase inconsistency cannot be resolved, in the present embodiment, if the phase inconsistency, or another location having less influence on transistor characteristics and the like exists in the same chain search path as the phase inconsistency, at that location, Correction (layout correction) between the fine gate patterns is performed to enable close arrangement of a phase shift pattern pair having a phase difference of π. The layout correction may be a manual correction or an automatic correction using a layout compactor or the like. In the case of using a layout compactor, after adding restrictions at the above-mentioned correction location, for example, the constraint of the correction location is reflected in the design rule of the compactor, and two phase shifts having a phase difference of 180 degrees are performed at the correction location. Compress the entire layout so that pattern placement is possible. At this time, for example, restrictions are set in advance on the corrected portion so as not to apply compression, so that design rules such as a surrounding pattern and a margin for matching are reduced, and the size of a necessary phase shift pattern is also reduced. Since the size of the phase shifter with this restriction is not reduced,
Space is required for adding a pattern. In the above description, if the location where the phase contradiction occurs is not a fine pattern, the phase contradiction may be left as it is because it is erased by the second exposure. Naturally, the phase inconsistency can be eliminated in the process of expanding the entire layout in the same manner.

【0032】その後、位相シフトパターンの追加をして
位相矛盾が解消できれば、その結果(当該変更後の位相
シフトパターン及びその位相分布情報)を、図2の出力
部10から出力し、当該位相シフトパターン生成が終了
する。
After that, if the phase inconsistency can be resolved by adding a phase shift pattern, the result (the phase shift pattern after the change and its phase distribution information) is output from the output unit 10 in FIG. The pattern generation ends.

【0033】位相シフトパターンの追加をし、その隙間
部分が解像されてしまう場合は、必要に応じて、多重露
光の2回目の通常露光における遮光パターンを修正す
る。なお、図2の通常マスクパターン生成部6により、
合わせマージンを加味した一回り大きなサイズで微細ゲ
ート上に重ねられるの保護パターンの生成も行われる。
その詳しい内容に関しては、後述するので、ここでの説
明は省略する。
When a phase shift pattern is added and the gap portion is resolved, the light-shielding pattern in the second normal exposure of the multiple exposure is corrected if necessary. Note that the normal mask pattern generation unit 6 in FIG.
A protection pattern that is superimposed on the fine gate with a size slightly larger in consideration of the alignment margin is also generated.
Since the detailed contents will be described later, the description is omitted here.

【0034】この位相シフトパターンの第1の生成方法
では、セル設計段階で位相シフトパターンの形状と位相
が決められるのではなく、位相シフトパターンの形状と
位相を、微細ゲートパターン位置と形状を基準として順
次連鎖的に決定する。このため、ゲートパターンの形状
と配置が決まれば、後は自動的に位相シフトパターン及
びその位相を決定でき、位相シフトパターンのパターン
設計が高速である。とくに、位相決定に連鎖的な検索手
法によって実行するので、この修正(位相変更)のフィ
ードバックが容易である。たとえば、位相矛盾が起こっ
たときに、位相矛盾が解消できるスペース的な余裕があ
る箇所でのパターン追加をした場合、または、ゲートパ
ターンレイアウト間隔を広げるレイアウト変更の必要が
ある場合の何れの場合でも、その後の位相差確認および
位相再設定がスムーズである。また、これらの方法では
位相矛盾が解消できない場合でも、レイアウト圧縮また
は拡張により最終的には必ず位相矛盾が解決できる。さ
らに、位相シフトパターンの形状と位相を微細パターン
の位置関係に基づいて求めることから、2次元平面内で
どのような向きでも180度の位相差で位相シフトパタ
ーンを近接配置できる。したがって、微細パターンが平
行である必要がなく、従来より制約が少ない。以上よ
り、この位相シフトパターンの生成方法は、従来よりパ
ターン生成上の制約が少なくて効率が高いといった利点
を有する。
In the first generation method of the phase shift pattern, the shape and phase of the phase shift pattern are not determined at the cell design stage, but the shape and phase of the phase shift pattern are determined based on the position and shape of the fine gate pattern. Are determined sequentially and sequentially. For this reason, once the shape and arrangement of the gate pattern are determined, the phase shift pattern and its phase can be automatically determined, and the pattern design of the phase shift pattern can be performed at high speed. In particular, since the phase determination is performed by a chain search method, feedback of this correction (phase change) is easy. For example, when a phase inconsistency occurs, a pattern is added at a location where there is room for resolving the phase inconsistency, or when a layout change is required to increase the gate pattern layout interval. The subsequent phase difference confirmation and phase reset are smooth. Even if these methods cannot resolve the phase inconsistency, the phase inconsistency can always be finally resolved by layout compression or expansion. Further, since the shape and phase of the phase shift pattern are obtained based on the positional relationship of the fine pattern, the phase shift pattern can be closely arranged with a phase difference of 180 degrees in any direction in a two-dimensional plane. Therefore, the fine patterns need not be parallel, and there are fewer restrictions than in the past. As described above, this method of generating a phase shift pattern has the advantage that the restrictions on the pattern generation are smaller and the efficiency is higher than before.

【0035】図8は、パターン生成装置の他の構成を示
すブロック図、図9は位相シフトパターンの第2の生成
方法を示すフロー図である。
FIG. 8 is a block diagram showing another configuration of the pattern generation device, and FIG. 9 is a flowchart showing a second generation method of the phase shift pattern.

【0036】このパターン生成装置30は、図2に示す
場合に比較すると、前記パターン検索手段18及び前記
位相差確認手段22に代えて、グラフデータ生成手段3
2,グラフループ確認手段34及びグラフデータ変更手
段36を有する。また、ここでは、記憶手段40が付加
されている。これらの手段32,36,38及び40の
機能は後述する。他の構成は、前記の場合と同様であ
る。但し、パターン変更部8、位相設定手段20及び出
力部10間のパターンデータの流れが第1の方法と若干
異なる。
Compared to the case shown in FIG. 2, the pattern generating device 30 is different from the pattern data searching device 18 and the phase difference checking device 22 in that the graph data generating device 3
2. It has a graph loop confirming means 34 and a graph data changing means 36. Here, a storage means 40 is added. The functions of these means 32, 36, 38 and 40 will be described later. Other configurations are the same as those described above. However, the flow of the pattern data between the pattern changing unit 8, the phase setting unit 20, and the output unit 10 is slightly different from the first method.

【0037】このパターン生成方法では、図9のステッ
プST2までは前記した図3と同様であり、ここでも図
4のフロー図はそのまま適用される。図9のステップS
T3では、図8のグラフデータ生成手段32によってグ
ラフデータの作成を行う。
In this pattern generation method, steps up to step ST2 in FIG. 9 are the same as those in FIG. 3 described above, and the flow chart in FIG. 4 is applied as it is. Step S in FIG.
At T3, graph data is created by the graph data generating means 32 of FIG.

【0038】図10は、グラフデータの要素とデータ構
成例を示す図である。グラフデータは、ノードとエッジ
と称される2つの要素から成り立っている。ノードと
は、形成された各位相シフトパターンを示す情報で、図
10(a)の例では、位相シフトパターンP1,P2,
…,P5のそれぞれに、ノード,,…,が対応ず
けられている。また、エッジとは、各位相シフトパター
ン相互間の位置関係、例えばゲート長方向の距離が微細
線幅であることを示す情報で、図10(b)の例では、
位相シフトパターンP1とP2間、P2とP3間、P3
とP4間、P3とP5間の各距離が微細線幅であること
が、それぞれエッジE12,E23,E34,E35と
して表現されている。これらの情報は図8の記憶手段4
0に格納されるが、その具体的な格納構造(データベー
ス)としては、例えば、ノードのリスト(位相シフトパ
ターン識別情報)、エッジのリスト(微細線幅で近接す
る位相シフトパターン対の情報)、及び各ノード毎のパ
ターンエッジリスト(各位相シフトパターンに近接する
パターンの情報)の3種類のデータベースがある。図1
0(c)は、データベースの一例として、各ノード毎の
パターンエッジリストを図で表現したものである。な
お、CAD設計がセルベースで行われている場合は、こ
れら3種類のデータベースをセルの種類毎に有する。
FIG. 10 is a diagram showing elements of graph data and an example of a data configuration. Graph data is composed of two elements called nodes and edges. The node is information indicating each formed phase shift pattern, and in the example of FIG. 10A, the phase shift patterns P1, P2,
,..., P5 correspond to nodes,. The edge is information indicating a positional relationship between the respective phase shift patterns, for example, information indicating that a distance in the gate length direction is a fine line width. In the example of FIG.
Phase shift patterns P1 and P2, P2 and P3, P3
Edges E12, E23, E34, and E35 indicate that the distance between P4 and P3 and the distance between P3 and P5 are fine line widths, respectively. These information are stored in the storage unit 4 shown in FIG.
0, but the specific storage structure (database) includes, for example, a list of nodes (phase shift pattern identification information), a list of edges (information of a pair of adjacent phase shift patterns with a fine line width), There are three types of databases: a pattern edge list for each node (information on patterns close to each phase shift pattern). FIG.
0 (c) is a diagram representing a pattern edge list for each node as an example of a database. When the CAD design is performed on a cell basis, these three types of databases are provided for each cell type.

【0039】このようなグラフデータの生成では、エッ
ジを定める際に、例えば図3におけるパターン検索と同
様な手法で近接パターン間の関係を連鎖的に調べていく
方法でエッジ検出を達成できる。図11(a)には、こ
のノードとエッジで表現されたグラフデータを図形化し
たもの(グラフ図形)と、その対応パターンを2例示
す。このように、グラフデータを用いると、微細ゲート
パターンの最小線幅だけ離れた距離にある複数のパター
ンを一まとめにして図形化することができる。
In the generation of such graph data, when determining an edge, edge detection can be achieved by sequentially examining the relationship between adjacent patterns by a method similar to the pattern search in FIG. FIG. 11A shows two examples of a graph data (graph graphic) of the graph data expressed by the nodes and the edges, and two corresponding patterns. As described above, when the graph data is used, a plurality of patterns located at a distance apart by the minimum line width of the fine gate pattern can be collectively formed into a graphic.

【0040】つぎのステップST4において、例えばグ
ラフデータ生成手段32によって、生成したグラフ図形
が閉ループであるか否かの判断がされる。図11(a)
の例のように閉ループでないときは、フローがステップ
ST5に進み、図3の場合と同様にして、位相設定手段
20によって各位相が決定され(図11(b))、その
位相シフトパターンと位相情報が出力部10から出力さ
れる。
In the next step ST4, for example, the graph data generation means 32 determines whether or not the generated graph graphic is a closed loop. FIG. 11 (a)
If it is not a closed loop as in the example of FIG. 7, the flow proceeds to step ST5, and each phase is determined by the phase setting means 20 in the same manner as in FIG. 3 (FIG. 11B), and its phase shift pattern and phase Information is output from the output unit 10.

【0041】一方、生成したグラフ図形が閉ループの場
合は、フローがステップST6に進み、その閉ループノ
ード数が偶数(偶数ループ)であるか奇数(奇数ルー
プ)であるかを確認する。このループ確認は、図8のグ
ラフループ確認手段34によって実行される。図12
(a)は偶数ループの場合、図12(b)は奇数ループ
の場合を例示する。図12(a)のような偶数ループで
は、原理的に位相矛盾が起こり得ないので、第1実施形
態と同様に各位相を設定し(ステップST5)、その結
果を出力する。これに対し、図12(b)のような奇数
ループでは、位相矛盾を起こすことが明らかなので、位
相設定を一度も試すことなく処理フローをステップST
7に送り、図8のグラフデータ変更手段36によってグ
ラフデータの変更を行う。そして、次のステップST8
にて、図3と同様なパターン変更、即ちゲートパターン
のレイアウト変更またはレイアウト圧縮(拡張も可)等
を行った後、位相設定(ステップST5)を経て結果を
出力する。
On the other hand, if the generated graph graphic is a closed loop, the flow proceeds to step ST6, and it is checked whether the number of closed loop nodes is an even number (even number loop) or an odd number (odd number loop). This loop confirmation is executed by the graph loop confirmation means 34 of FIG. FIG.
12A illustrates the case of an even loop, and FIG. 12B illustrates the case of an odd loop. In an even-numbered loop as shown in FIG. 12A, phase inconsistency cannot occur in principle, so each phase is set as in the first embodiment (step ST5), and the result is output. On the other hand, in the odd loop shown in FIG. 12B, it is apparent that a phase inconsistency occurs.
7, and the graph data is changed by the graph data changing means 36 in FIG. Then, the next step ST8
After the pattern change similar to that in FIG. 3, that is, the layout change or the layout compression (expansion is possible) of the gate pattern is performed, the result is output through the phase setting (step ST5).

【0042】なお、先のステップST7におけるグラフ
変更箇所は基本的には任意であるが、そうすると一回の
レイアウト変更、圧縮(又は拡張)で位相矛盾解消がう
まくいくとは限らない。そこで、変形例として、先のグ
ラフデータのノードに、各位相シフトパターンの識別情
報のほかに各パターンのゲート長方向の幅を含ませてお
くと、その幅が位相シフトパターン追加可能なほど広い
か否かが瞬時に判り、グラフ変更に好適な箇所の特定が
容易であり望ましい。これにより、パターン変更では、
位相シフトパターンの単純追加で、即、位相矛盾なく位
相決定が可能になる。また、パターン変更が必要な場合
でも、各パターンのゲート長方向の幅情報に基づいて、
ゲートパターンの移動量またはレイアウト圧縮率(又は
拡張率)が予め想定でき、パターン変更を一回で済ませ
ることが可能となる。
Note that the graph change portion in the previous step ST7 is basically arbitrary, but if this is done, the phase inconsistency can not always be solved successfully by a single layout change or compression (or expansion). Therefore, as a modification, if the width of each pattern in the gate length direction is included in the node of the previous graph data in addition to the identification information of each phase shift pattern, the width is large enough to add a phase shift pattern. It is desirable because it is easy to identify whether or not the graph is suitable for changing the graph. Thus, when changing the pattern,
With the simple addition of the phase shift pattern, the phase can be immediately determined without phase inconsistency. Also, even when a pattern change is necessary, based on the width information in the gate length direction of each pattern,
The movement amount of the gate pattern or the layout compression ratio (or expansion ratio) can be assumed in advance, and the pattern can be changed only once.

【0043】図12(c)には、以上の何れかの方法で
位相矛盾を解消した変更後のグラフ図形とパターンを例
示する。なお、2回目の通常露光のパターン変更を付随
して行うことは前記の場合と同様である。
FIG. 12 (c) shows an example of a changed graph figure and pattern in which the phase contradiction is eliminated by any of the above methods. The change of the pattern of the second normal exposure is performed in the same manner as the above case.

【0044】この第2の位相シフトパターンの生成方法
は、第1の方法と同様な効果に加え、グラフ上で位相決
定ができる利点がある。また、グラフデータを一度作っ
てしまえばパターンの連鎖的な検索が不要であり、位相
差確認,位相設定の繰り返し回数が少なくて済む。つま
り、第1の方法では、実際にパターン検索で位相設定を
して、位相矛盾が生じた場合にパターン変更を行って位
相差確認、位相決定を再度行って、これを繰り返す必要
が生じ得るが、この第2の方法では、関連するグラフデ
ータ群(グラフ図形)が閉ループとなるか、閉ループの
場合にノード数が偶数か奇数かの簡単な判断によって位
相矛盾の有無を容易に知ることができ、直ぐにパターン
変更等の対処ができることから、効率化が更に高いもの
とできる利点がある。このグラフデータは、位相決定に
必要な情報が最小限で済み簡素であり、パターン毎に記
憶し、パターン変更ごとに更新することで、グラフデー
タの作成変更にかける時間と労力は、グラフデータの有
用性(パターン生成の効率化)に比べ格段に小さい。
The method of generating the second phase shift pattern has an advantage that the phase can be determined on a graph in addition to the same effect as the first method. Further, once the graph data is created, a chain search of the pattern is unnecessary, and the number of repetitions of the phase difference confirmation and the phase setting can be reduced. In other words, in the first method, it is necessary to actually set the phase in the pattern search, change the pattern when a phase contradiction occurs, confirm the phase difference, determine the phase again, and repeat this. According to the second method, it is possible to easily know whether or not there is a phase inconsistency by simply determining whether the related graph data group (graph graphic) forms a closed loop or, in the case of a closed loop, whether the number of nodes is even or odd. In addition, there is an advantage that the efficiency can be further improved because a pattern change or the like can be dealt with immediately. This graph data is simple because it requires minimal information for determining the phase. By storing it for each pattern and updating it every time a pattern is changed, the time and effort required to create and change the graph data is reduced. It is much smaller than usefulness (efficiency of pattern generation).

【0045】次に、2回目の通常露光における、微細パ
ターンの疎密性による線幅バラツキの低減について説明
する。この方法は、先の第1,第2の位相シフトパター
ンの生成方法の何れと組み合わせてもよい。図13は、
微細パターンの疎密性による線幅バラツキを説明するた
めの図であり、図13(a)は微細パターンの疎密性が
あるパターン平面図、図13(b)は、第2実施形態の
位相シフトパターン生成法によるゲート形成の光強度シ
ミュレーション結果を示すグラフである。図13(a)
は、素子領域パターン、ゲート電極パターンおよび18
0度位相シフタの各パターンを重ねたものであり、素子
領域1で間隔が広いゲートパターン(疎パターン)、素
子領域2で間隔が狭いゲートパターン(密パターン)と
なっている。また、図13(b)のグラフの横軸はフォ
ーカス深度、縦軸は光転写イメージのゲート微細線幅で
ある。
Next, a description will be given of the reduction in line width variation due to the density of the fine pattern in the second normal exposure. This method may be combined with any of the above first and second phase shift pattern generation methods. FIG.
FIGS. 13A and 13B are diagrams for explaining line width variations due to the density of the fine pattern. FIG. 13A is a plan view of the pattern having the density of the fine pattern, and FIG. 13B is a phase shift pattern of the second embodiment. 9 is a graph showing a light intensity simulation result of gate formation by a generation method. FIG. 13 (a)
Are the element region pattern, the gate electrode pattern and 18
Each pattern of the 0-degree phase shifter is superposed, and a gate pattern with a large space (sparse pattern) in the element region 1 and a gate pattern with a small space (dense pattern) in the element region 2 are formed. The horizontal axis of the graph in FIG. 13B is the focus depth, and the vertical axis is the gate fine line width of the light transfer image.

【0046】図13(b)のシミュレーション結果か
ら、幅広いフォーカス深度範囲において解像後のゲート
線幅が疎パターンと密パターン間で大きく(>20n
m)異なっていることがわかる。この結果では、ゲート
微細線幅が疎なパターンで太る傾向があり、そのゲート
間隔の疎密性に依存した線幅格差を補正するには、疎パ
ターン側で現状のフォトマスク上のゲート線幅を細らせ
る必要があることになる。しかし、位相シフトパターン
で形成する微細パターンのフォトマスク上の微細線幅は
すでにフォトマスク製造プロセス上の限界まで細いマス
ク線幅であり、それ以下に細らせることにはフォトマス
ク製造プロセスマージンを狭める方向で、好ましくな
い。
From the simulation result of FIG. 13B, it is found that the gate line width after resolution is large between the sparse pattern and the dense pattern (> 20 n) in a wide focus depth range.
m) It can be seen that they are different. As a result, the fine line width of the gate tends to be thick in a sparse pattern, and to correct the line width difference depending on the sparseness of the gate interval, the gate line width on the current photomask on the sparse pattern side should be corrected. You need to make it thin. However, the fine line width on the photomask of the fine pattern formed by the phase shift pattern is already a narrow mask line width to the limit of the photomask manufacturing process. It is not preferable in the narrowing direction.

【0047】そこで、通常露光において位相シフト露光
によるゲート解像パターン(レジスト潜像)上に重ねら
れる通常露光用マスク上のゲート遮光パターンの線幅を
変えることで、ゲート線幅の疎密依存バラツキを補正す
る。この通常露光用マスク上の遮光パターンは、通常、
ゲート解像パターンへのマスク合わせずれを考慮し微細
線幅方向に若干太く形成されている。このため、その遮
光パターンは、露光波長に比較しさほど厳しくないデザ
インルールになっている。よって、この遮光パターンの
線幅を変更することは、フォトマスク製造プロセス上も
問題のない範囲で可能である。
Therefore, by changing the line width of the gate light-shielding pattern on the normal exposure mask which is superimposed on the gate resolution pattern (resist latent image) by the phase shift exposure in the normal exposure, the unevenness of the gate line width is reduced. to correct. The light-shielding pattern on the normal exposure mask is usually
It is formed slightly thicker in the fine line width direction in consideration of misalignment of the mask with the gate resolution pattern. For this reason, the light shielding pattern has a design rule that is not so strict as compared with the exposure wavelength. Therefore, the line width of the light-shielding pattern can be changed within a range that does not cause a problem in the photomask manufacturing process.

【0048】図14に、実際に遮光パターンの線幅を変
更し、ゲート間隔の疎密性に依存した線幅格差を補正し
た結果のパターン平面図と、光強度シミュレーション結
果を示す。微細ゲートパターンの配置間隔疎密性に依存
した線幅格差は、2回目の通常露光に用いる遮光パター
ンの幅を大きくする方向で是正でき、図14の例では、
密パターンにおける遮光パターンを幅方向に全てつなげ
て形成した。このような変更後の遮光パターンを用いた
場合の光強度シミュレーション結果から、確かに微細パ
ターンの線幅がパターン間隔に依存せず、従来のパター
ン疎密に無関係に同じ遮光パターンとした場合に発生し
ていたゲート間隔の疎密性に依存した線幅格差を、満足
のいくレベルまで是正できることがわかった。また、マ
スクパターンも最小線幅も変更せずにすんだため、フォ
トマスク作成における線幅規格も厳しくする必要がな
い。
FIG. 14 shows a pattern plan view and a light intensity simulation result obtained by actually changing the line width of the light-shielding pattern and correcting the line width difference depending on the density of the gate intervals. The line width difference depending on the fineness of the arrangement interval of the fine gate pattern can be corrected in the direction of increasing the width of the light-shielding pattern used for the second normal exposure, and in the example of FIG.
The light-shielding patterns in the dense pattern were all connected in the width direction. From the light intensity simulation results using such a changed light-shielding pattern, it is clear that the line width of the fine pattern does not depend on the pattern interval, and the same light-shielding pattern is generated regardless of the conventional pattern density. It has been found that the line width difference depending on the density of the gate interval can be corrected to a satisfactory level. In addition, since the mask pattern and the minimum line width do not need to be changed, it is not necessary to make the line width standard in photomask production strict.

【0049】最後に、2回目以降の通常露光で用いる遮
光パターンの生成手法を、微細ゲートパターンに疎密の
ある場合で説明する。この通常露光用遮光パターンの生
成は、特に言及しない限り、基本的には図2又は図8の
通常マスクパターン生成部6によって実行される。図1
5は、この通常露光用遮光パターンの各生成過程におけ
るパターン平面図である。
Finally, a method of generating a light-shielding pattern used in the second and subsequent normal exposures will be described in the case where fine gate patterns are sparse and dense. The generation of the light-shielding pattern for normal exposure is basically performed by the normal mask pattern generation unit 6 in FIG. 2 or FIG. 8 unless otherwise specified. FIG.
5 is a pattern plan view in each generation process of the light-shielding pattern for normal exposure.

【0050】まず、図15(a)において、先の位相シ
フトパターンの生成時と同じように、ゲート電極パター
ンと素子領域パターンとの図形積処理(AND処理)を
行って、微細ゲートパターンを抽出する。このパターン
抽出は、図2,図8の図形演算手段14と同じ機能を通
常パターン生成部6内に有するか、図形演算手段14を
兼用化することで実行される。つぎの図15(b)にお
いて、抽出パターンに対し、微細幅方向(ゲート長方
向)両側に所定のリサイズをかける。このリサイズは、
図2,図8の図形処理手段16と同じ機能を通常パター
ン生成部6内に有するか、図形処理手段16を兼用化す
ることで実行される。そして、図15(c)において、
図15(a)のAND処理時と同じ手段によって、リサ
イズ後の微細パターンとゲート電極パターンとの図形積
処理(OR処理)を行って、遮光パターンを生成する。
First, in FIG. 15 (a), a figure product process (AND process) of the gate electrode pattern and the element region pattern is performed to extract a fine gate pattern in the same manner as in the generation of the phase shift pattern. I do. This pattern extraction is executed by having the same function as that of the graphic operation unit 14 in FIGS. 2 and 8 in the normal pattern generation unit 6 or by using the graphic operation unit 14 in common. Next, in FIG. 15B, the extracted pattern is subjected to predetermined resizing on both sides in the fine width direction (gate length direction). This resize is
This is performed by having the same function as that of the graphic processing unit 16 in FIGS. 2 and 8 in the normal pattern generation unit 6 or by using the graphic processing unit 16 in common. Then, in FIG.
By the same means as in the AND processing of FIG. 15A, a graphic product processing (OR processing) of the resized fine pattern and the gate electrode pattern is performed to generate a light shielding pattern.

【0051】通常は、ここまでで遮光パターン生成が完
了するが、更に図15(d)において、遮光パターンの
部分拡幅を行う。この処理は、例えばパターン検索によ
る密パターンの特定と、その密パターン部分での拡幅と
の工程を経て行う。密パターンの特定では、図2のパタ
ーン検索手段18と同じ機能を通常パターン生成部6内
に有するか、パターン検索手段18を兼用化することで
実行され、例えば、隣接パターンとの間隔が所定幅以下
を密パターン、所定幅以上を疎パターンとして検出す
る。そして、このような手法で検出された密パターン部
分のパターン同士の間隔内側に、当該密パターン部分の
幅を所定量拡張する。本例では近接する密パターン同士
の間隔を無くすまで拡幅する。これにより、図15
(e)に示される変更後の遮光パターンが得られる。こ
の変更後の遮光パターンは、位相シフタとの関係では図
15(f)の如くなる。
Normally, the generation of the light-shielding pattern is completed up to this point. In FIG. 15D, the light-shielding pattern is partially widened. This process is performed, for example, through a process of specifying a dense pattern by pattern search and a process of widening the dense pattern portion. The specification of the dense pattern is executed by having the same function as that of the pattern search unit 18 in FIG. 2 in the normal pattern generation unit 6 or by using the pattern search unit 18 together. The following is detected as a dense pattern, and the predetermined width or more is detected as a sparse pattern. Then, the width of the dense pattern portion is expanded by a predetermined amount inside the space between the patterns of the dense pattern portion detected by such a method. In this example, the width is increased until the interval between adjacent dense patterns is eliminated. As a result, FIG.
The changed light-shielding pattern shown in (e) is obtained. FIG. 15F shows the changed light shielding pattern in relation to the phase shifter.

【0052】以上の方法では、図13(b)と図14
(b)の対比で明白な如く、通常露光用遮光パターンを
微細ゲートパターン間隔部分で、そのパターン離間方向
にサイズ変更することで、位相シフトパターンの微細線
幅方向の疎密性に応じて生じる解像後の微細線幅格差を
減少または是正することができる。このパターン補正
は、線幅規格が位相シフト用マスクほど厳しくない第2
回目以降の通常露光用パターンで行うことから、微細線
幅格差以上のパターン補正余裕があり、微細線幅格差の
是正がしやすいといった利点がある。
In the above method, FIGS. 13B and 14
As is clear from the comparison of (b), by changing the size of the light-shielding pattern for normal exposure in the space between the fine gate patterns in the pattern separation direction, the solution generated according to the density of the phase shift pattern in the fine line width direction. The fine line width difference after image can be reduced or corrected. This pattern correction is performed in the second line where the line width standard is not as strict as that of the phase shift mask.
Since it is performed using the normal exposure pattern after the first time, there is an advantage that there is a pattern correction margin equal to or larger than the fine line width difference, and the fine line width difference is easily corrected.

【0053】[0053]

【発明の効果】本発明に係るパターン生成方法によれ
ば、通常露光用遮光パターンを補正することで、高解像
度露光の微細パターンの微細線幅方向の疎密性に応じて
生じる解像後の線幅格差を、解像限界の制約を受けるこ
となく縮小または是正することが可能となる。
According to the pattern generation method of the present invention, the resolution of the fine pattern of the high resolution exposure in accordance with the fineness of the fine pattern in the fine line width direction is corrected by correcting the light-shielding pattern for normal exposure. The width difference can be reduced or corrected without being restricted by the resolution limit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】一般的なMOS集積回路における断面構造図で
ある。
FIG. 1 is a sectional structural view of a general MOS integrated circuit.

【図2】本発明の実施形態に係るパターン生成装置の概
略構成例を示すブロック図である。
FIG. 2 is a block diagram illustrating a schematic configuration example of a pattern generation device according to an embodiment of the present invention.

【図3】本発明の実施形態に係るパターン生成方法のフ
ロー図である。
FIG. 3 is a flowchart of a pattern generation method according to the embodiment of the present invention.

【図4】図3における単位パターン生成工程の手順の一
例を示すフロー図である。
FIG. 4 is a flowchart illustrating an example of a procedure of a unit pattern generation step in FIG. 3;

【図5】MOS集積回路を例とした単位パターンの生成
過程を示すパターン図である。
FIG. 5 is a pattern diagram showing a process of generating a unit pattern using a MOS integrated circuit as an example.

【図6】得られた位相シフトパターンの一例を示すパタ
ーン図である。
FIG. 6 is a pattern diagram showing an example of an obtained phase shift pattern.

【図7】図6のパターンに対する位相設定例を示すパタ
ーン図である。
FIG. 7 is a pattern diagram showing an example of phase setting for the pattern of FIG. 6;

【図8】本発明の実施形態に係るパターン生成装置の他
の構成を示すブロック図である。
FIG. 8 is a block diagram showing another configuration of the pattern generation device according to the embodiment of the present invention.

【図9】本発明の実施形態に係る位相シフトパターンの
他の生成方法を示すフロー図である。
FIG. 9 is a flowchart showing another method for generating a phase shift pattern according to the embodiment of the present invention.

【図10】グラフデータの要素とデータ構成例を示す図
である。
FIG. 10 is a diagram showing elements of graph data and a data configuration example.

【図11】閉ループがない場合を2例示すパターンとグ
ラフの図である。
FIG. 11 is a diagram of a pattern and a graph showing two examples when there is no closed loop.

【図12】閉ループが偶数ループの場合と奇数ループの
場合を例示するパターンとグラフの図である。
FIG. 12 is a diagram of patterns and graphs illustrating the case where the closed loop is an even loop and the case of an odd loop.

【図13】微細パターンの疎密性による線幅バラツキを
説明するために、疎密ありパターン例と光強度シミュレ
ーション結果を示す図である。
FIG. 13 is a diagram showing an example of a pattern with density and a simulation result of light intensity in order to explain line width variation due to density of a fine pattern.

【図14】実際に遮光パターンの線幅を変更しゲート間
隔の疎密性に依存した線幅格差を是正したときのパター
ンと光強度シミュレーション結果を示す図である。
FIG. 14 is a diagram showing a pattern and a light intensity simulation result when the line width of the light-shielding pattern is actually changed to correct the line width difference depending on the density of gate intervals.

【図15】通常露光用遮光パターンの各生成過程におけ
るパターン平面図である。
FIG. 15 is a pattern plan view in each generation process of a light-shielding pattern for normal exposure.

【図16】位相シフト法の原理を従来法と対比して示す
図である。
FIG. 16 is a diagram showing the principle of the phase shift method in comparison with the conventional method.

【図17】位相シフト法および従来法における透過光の
フーリエスペクトルを示す図である。
FIG. 17 is a diagram showing Fourier spectra of transmitted light in the phase shift method and the conventional method.

【図18】第1の従来技術で前提となっているネガレジ
ストを用いた、いわゆるレベンソン型位相シフトの原理
を示す図である。
FIG. 18 is a diagram illustrating the principle of a so-called Levenson-type phase shift using a negative resist premised in the first related art.

【図19】第2の従来技術の位相シフト多重露光法とし
て、ネガレジストを用いたレベンソン型位相シフトの原
理を示す図である。
FIG. 19 is a diagram illustrating the principle of a Levenson-type phase shift using a negative resist as a phase shift multiplex exposure method according to a second conventional technique.

【符号の説明】[Explanation of symbols]

1,30…パターン生成装置、2…入力部、4…位相シ
フトパターン生成部、6…通常マスクパターン生成部、
8…パターン変更部、10…出力部、12…制御部、1
4…図形演算手段、16…図形処理手段、18…パター
ン検索手段、20…位相設定手段、22…位相差確認手
段、32…グラフデータ生成手段、34…グラフループ
確認手段、36…グラフデータ変更手段。
1, 30: pattern generation device, 2: input unit, 4: phase shift pattern generation unit, 6: normal mask pattern generation unit,
8: pattern change unit, 10: output unit, 12: control unit, 1
4 ... Graphic calculation means, 16 ... Graphic processing means, 18 ... Pattern search means, 20 ... Phase setting means, 22 ... Phase difference confirmation means, 32 ... Graph data generation means, 34 ... Graph loop confirmation means, 36 ... Graph data change means.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数の微細パターンと、当該微細パターン
の微細線幅方向両側にそれぞれ配置され、透過する光の
位相差により光の干渉を打ち消す複数の位相シフトパタ
ーンと用いた高解像度露光と、微細パターン箇所以外の
通常露光とを含む複数回露光により一つの層を形成する
際に用いるパターンの生成方法であって、 前記通常露光に用いるマスクパターン生成に際し、前記
高解像度露光用マスク上の前記微細パターンに対応した
位置に重ねられる当該通常露光用マスク上の遮光パター
ンのサイズを、前記微細パターンの疎密性に応じて生じ
る解像後の線幅格差を縮小する方向に変化させるパター
ン生成方法。
A high-resolution exposure using a plurality of fine patterns and a plurality of phase shift patterns arranged on both sides of the fine patterns in the fine line width direction and canceling out light interference by a phase difference of transmitted light, A method for generating a pattern used when forming one layer by multiple exposures including normal exposure other than the fine pattern portion, and when generating a mask pattern used for the normal exposure, the method on the high resolution exposure mask A pattern generation method for changing the size of a light-shielding pattern on a mask for normal exposure superimposed on a position corresponding to a fine pattern in a direction to reduce a line width difference after resolution generated according to the density of the fine pattern.
JP2001339953A 2001-11-05 2001-11-05 Pattern generation method Expired - Fee Related JP3997757B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001339953A JP3997757B2 (en) 2001-11-05 2001-11-05 Pattern generation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001339953A JP3997757B2 (en) 2001-11-05 2001-11-05 Pattern generation method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1133498A Division JP3307313B2 (en) 1998-01-23 1998-01-23 Pattern generation method and apparatus

Publications (2)

Publication Number Publication Date
JP2002182366A true JP2002182366A (en) 2002-06-26
JP3997757B2 JP3997757B2 (en) 2007-10-24

Family

ID=19154224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001339953A Expired - Fee Related JP3997757B2 (en) 2001-11-05 2001-11-05 Pattern generation method

Country Status (1)

Country Link
JP (1) JP3997757B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006011447A (en) * 2004-06-28 2006-01-12 Internatl Business Mach Corp <Ibm> System for coloring partially colored design in levenson type phase shift mask
JP2008065320A (en) * 2006-08-14 2008-03-21 Asml Masktools Bv Apparatus and method for separating circuit pattern into multiple circuit patterns
JP2010139769A (en) * 2008-12-11 2010-06-24 Toshiba Corp Method for designing pattern layout
US8111901B2 (en) 2006-08-14 2012-02-07 Asml Masktools B.V. Apparatus and method for separating a circuit pattern into multiple circuit patterns

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006011447A (en) * 2004-06-28 2006-01-12 Internatl Business Mach Corp <Ibm> System for coloring partially colored design in levenson type phase shift mask
JP2008065320A (en) * 2006-08-14 2008-03-21 Asml Masktools Bv Apparatus and method for separating circuit pattern into multiple circuit patterns
US8111901B2 (en) 2006-08-14 2012-02-07 Asml Masktools B.V. Apparatus and method for separating a circuit pattern into multiple circuit patterns
JP2010139769A (en) * 2008-12-11 2010-06-24 Toshiba Corp Method for designing pattern layout

Also Published As

Publication number Publication date
JP3997757B2 (en) 2007-10-24

Similar Documents

Publication Publication Date Title
JP3307313B2 (en) Pattern generation method and apparatus
US6541167B2 (en) Optical proximity correction
US7205077B2 (en) Method for producing photomask and method for producing photomask pattern layout
JP3148770B2 (en) Photomask and mask pattern data processing method
US7650587B2 (en) Local coloring for hierarchical OPC
US7678513B2 (en) Photo mask, focus measuring method using the mask, and method of manufacturing semiconductor device
JP2988417B2 (en) Photo mask
CN100388286C (en) Phase-width balanced alternating phase shift mask design
US20080166889A1 (en) Eda methodology for extending ghost feature beyond notched active to improve adjacent gate cd control using a two-print-two-etch approach
JP2002323748A (en) Mask and its forming method
US7761837B2 (en) Method of making alternating phase shift masks
JP3998458B2 (en) Exposure pattern generation method and exposure pattern generation apparatus for lithography independent of wavelength
US20090202925A1 (en) Photomask defect correction method, photomask manufacturing method, phase shift mask manufacturing method, photomask, phase shift mask, photomask set, and pattern transfer method
JP3997757B2 (en) Pattern generation method
US8778604B2 (en) Mask set for double exposure process and method of using the mask set
KR101216242B1 (en) Method for fabricating photo mask using slit type halftone pattern and photo mask fabricated using thereof
JP4019491B2 (en) Exposure method
JP3119202B2 (en) Automatic mask pattern generation method and mask
US7998355B2 (en) CPL mask and a method and program product for generating the same
US20070065733A1 (en) CPL mask and a method and program product for generating the same
JP3592098B2 (en) Mask pattern creation method and apparatus
GB2345351A (en) Mask pattern generating method
KR20070069994A (en) Method for manufacturing pattern mask of semiconductor device
JP2013221986A (en) Halftone type phase shift mask and method of manufacturing the same, and method of manufacturing semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees