JP2002175030A - Display device and its manufacturing method - Google Patents

Display device and its manufacturing method

Info

Publication number
JP2002175030A
JP2002175030A JP2000373638A JP2000373638A JP2002175030A JP 2002175030 A JP2002175030 A JP 2002175030A JP 2000373638 A JP2000373638 A JP 2000373638A JP 2000373638 A JP2000373638 A JP 2000373638A JP 2002175030 A JP2002175030 A JP 2002175030A
Authority
JP
Japan
Prior art keywords
electrode group
layer
display device
light emitting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000373638A
Other languages
Japanese (ja)
Inventor
Migaku Ezaki
琢 江崎
Masahiro Okuda
昌宏 奥田
Seiichi Miyazawa
誠一 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000373638A priority Critical patent/JP2002175030A/en
Publication of JP2002175030A publication Critical patent/JP2002175030A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a display device of small size and of high definition, utilizing injection type light emission, and further to provide a full-color display device of a small size and of high definition. SOLUTION: The display device is provided with a luminous layer 104, a first electrode group and a second electrode group, constituted of a plurality of first electrodes 110 and of a plurality of second electrodes 111 which hold the luminous layer 104 therebetween and are arranged in parallel, in directions crossing each other and a specified part of the luminous layer is selectively made to emit light. Further, display of full color is enabled by using the luminous layer of ultraviolet ray emission and a phosphor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、注入型発光を利用
した表示装置に関する。より詳細には、単純マトリック
ス駆動できる、小型で、高精細な、注入型発光を利用し
た表示装置に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a display device using injection light emission. More specifically, the present invention relates to a small-sized, high-definition display device using injection light emission, which can be driven by a simple matrix.

【0002】[0002]

【従来の技術】LED(発光ダイオード)表示装置を代
表とする注入型発光を利用した表示装置は、自発光タイ
プであるためにバックライトが不要であり、高性能で、
コンパクトな表示装置が実現出来るものとして期待され
ている。実際、野外用の大画面のフルカラーLED表示
装置などは赤、緑、青色発光の個々のLEDを二次元的
にアレイにして並べることで高輝度、高コントラストを
実現している。
2. Description of the Related Art A display device using injection type light emission, such as an LED (light emitting diode) display device, is a self-luminous type, does not require a backlight, and has high performance.
It is expected that a compact display device can be realized. In fact, a large-screen outdoor full-color LED display device or the like achieves high luminance and high contrast by arranging red, green, and blue light-emitting individual LEDs in a two-dimensional array.

【0003】[0003]

【発明が解決しようとする課題】しかし、これまでのよ
うに個々の注入型発光素子をアレイ化する方法では小型
で高精細な表示を実現するには問題がある。表示装置の
小型化、高精細化は、アレイ化する個々の素子の大き
さ、それらを駆動する配線部分の大きさ、等で制限され
るからである。
However, the conventional method of arraying individual injection type light emitting elements has a problem in realizing a small and high-definition display. This is because miniaturization and high definition of a display device are limited by the size of individual elements to be arrayed, the size of a wiring portion for driving them, and the like.

【0004】この問題を解決するのに、例えば特開平1
0−12932号公報では、LEDを作成する半導体基
板上に直接LEDアレイを作り込み、さらにLEDを駆
動する電極となるパッドを積層してLEDと同じ面に作
製し、さらに、そのアレイ部分を駆動装置に取り付ける
ことで、表示装置の小型化、高精細化を図っている。
In order to solve this problem, for example, Japanese Patent Laid-Open No.
In Japanese Patent Application No. 0-12932, an LED array is formed directly on a semiconductor substrate on which an LED is formed, and pads serving as electrodes for driving the LED are stacked on the same surface as the LED, and the array portion is further driven. By attaching to the device, the display device is reduced in size and higher in definition.

【0005】しかしながら、上記の方法でもLEDを駆
動する電極パッドの大きさ、数でLED表示の面積や、
画素の集積度が制限されてしまい、より、小型で高精細
な表示装置を実現するには問題が残っている。
However, even in the above method, the size and number of the electrode pads for driving the LED, the area of the LED display,
The degree of integration of pixels is limited, and there remains a problem in realizing a smaller and higher definition display device.

【0006】また上記の方法は、単一波長LEDのアレ
イによる表示を実現するためのもので、フルカラーの小
型で、高精細な表示装置の提案には至っていない。
Further, the above-mentioned method is for realizing display by an array of single-wavelength LEDs, and has not yet been proposed for a small, full-color, high-definition display device.

【0007】本発明の目的は、注入型発光を利用した小
型で、高精細な表示装置を提供すること、更には注入型
発光を利用したフルカラーの小型で、高精細な表示装置
を提供することにある。
An object of the present invention is to provide a small, high-definition display device using injection-type light emission, and to provide a small, full-color, high-definition display device using injection-type light emission. It is in.

【0008】[0008]

【課題を解決するための手段】本発明の第1は、複数種
の半導体を積層してなる発光層と、該発光層を挟持する
第1電極群及び第2電極群と、を少なくとも有する表示
装置の製造方法であって、半導体基板の少なくとも一方
の表面を含む部分を多孔質化し半導体多孔質層を形成す
る工程と、該半導体多孔質層上に半導体単結晶層を形成
する工程と、該半導体単結晶層上にエピタキシャル成長
法によって前記発光層を形成する工程と、該発光層上に
複数本の第1電極を線幅100μm以下、間隔50μm
以下で平行配置して第1電極群を形成する工程と、第1
電極群上に第1絶縁層を形成する工程と、第1絶縁層と
基体を接合する工程と、前記半導体基板と発光層を切り
離す工程と、前記発光層の第1電極群とは反対側の面に
複数本の第2電極を線幅100μm以下、間隔50μm
以下で第1電極群と交差する方向に平行配置して第2電
極群を形成する工程と、を含むことを特徴とする。
A first aspect of the present invention is a display having at least a light emitting layer formed by laminating a plurality of types of semiconductors, and a first electrode group and a second electrode group sandwiching the light emitting layer. A method for manufacturing a device, comprising: forming a semiconductor porous layer by making a portion including at least one surface of a semiconductor substrate porous; and forming a semiconductor single crystal layer on the semiconductor porous layer; Forming the light emitting layer on the semiconductor single crystal layer by an epitaxial growth method, and forming a plurality of first electrodes on the light emitting layer with a line width of 100 μm or less and an interval of 50 μm.
Forming a first electrode group by arranging them in parallel,
A step of forming a first insulating layer on the electrode group, a step of bonding the first insulating layer and the base, a step of separating the semiconductor substrate from the light emitting layer, and a step of separating the light emitting layer from the first electrode group. A plurality of second electrodes on the surface, a line width of 100 μm or less, and an interval of 50 μm
Forming a second electrode group in parallel with a direction intersecting with the first electrode group.

【0009】上記発光層とは、発光ダイオードなどに一
般的に用いられている、両端に電圧をかけることで注入
型発光を起こす、複数種の半導体を積層してなる半導体
層の全体を指す。
The above-mentioned light-emitting layer refers to an entire semiconductor layer generally used for a light-emitting diode or the like and formed by laminating a plurality of types of semiconductors that generate injection-type light emission by applying a voltage to both ends.

【0010】本発明の第2は、複数種の半導体を積層し
てなる発光層と、該発光層を挟持する第1電極群及び第
2電極群と、を少なくとも有する表示装置の製造方法で
あって、半導体基板の少なくとも一方の表面を含む部分
を多孔質化し半導体多孔質層を形成する工程と、該半導
体多孔質層上に半導体単結晶層を形成する工程と、該半
導体単結晶層上にエピタキシャル成長法によって前記発
光層を形成する工程と、該発光層上に複数本の第1電極
を線幅100μm以下、間隔50μm以下で平行配置し
て第1電極群を形成する工程と、第1電極群上に第1絶
縁層を形成する工程と、第1絶縁層と基体を接合する工
程と、前記半導体基板と発光層を切り離す工程と、前記
発光層の第1電極群とは反対側の面に複数本の第2電極
を線幅100μm以下、間隔50μm以下で第1電極群
と交差する方向に平行配置して第2電極群を形成する工
程と、第1電極群の外側又は第2電極群の外側のうちい
ずれか一方に、紫外光を受けて可視光を発する蛍光層を
形成する工程と、を含むことを特徴とする。
A second aspect of the present invention is a method of manufacturing a display device having at least a light emitting layer formed by laminating a plurality of types of semiconductors, and a first electrode group and a second electrode group sandwiching the light emitting layer. A step of forming a semiconductor porous layer by making a portion including at least one surface of the semiconductor substrate porous, a step of forming a semiconductor single crystal layer on the semiconductor porous layer, Forming the light emitting layer by an epitaxial growth method, forming a first electrode group on the light emitting layer by arranging a plurality of first electrodes in parallel with a line width of 100 μm or less and an interval of 50 μm or less; Forming a first insulating layer on the group, bonding the first insulating layer to the base, separating the semiconductor substrate from the light emitting layer, and a surface of the light emitting layer opposite to the first electrode group A plurality of second electrodes with a line width of 100 μm or less Forming a second electrode group in parallel with a direction intersecting with the first electrode group at an interval of 50 μm or less; and applying ultraviolet light to one of the outside of the first electrode group and the outside of the second electrode group. And forming a fluorescent layer that emits visible light upon receiving the light.

【0011】本発明の第3は、複数種の半導体を積層し
てなる発光層と、該発光層を挟持する第1電極群及び第
2電極群と、を少なくとも有する表示装置であって、前
記発光層はエピタキシャル成長法によって形成され、第
1電極群は線幅100μm以下の第1電極を複数本、間
隔50μm以下で平行配置してなり、第2電極群は線幅
100μm以下の第2電極を複数本、間隔50μm以下
で第1電極群と交差する方向に平行配置してなり、第1
電極と第2電極の交差領域で規定される画素部分を複数
有し、請求項1記載の製造方法を用いて製造されたこ
と、を特徴とする表示装置である。
A third aspect of the present invention is a display device having at least a light emitting layer formed by laminating a plurality of kinds of semiconductors, and a first electrode group and a second electrode group sandwiching the light emitting layer. The light-emitting layer is formed by an epitaxial growth method. The first electrode group includes a plurality of first electrodes having a line width of 100 μm or less, and is arranged in parallel with an interval of 50 μm or less. The second electrode group includes a second electrode having a line width of 100 μm or less. A plurality of electrodes are arranged in parallel in a direction intersecting with the first electrode group at an interval of 50 μm or less.
A display device having a plurality of pixel portions defined by an intersection region of an electrode and a second electrode, and manufactured using the manufacturing method according to claim 1.

【0012】上記交差領域とは、第1電極及び第2電極
において、電極が形成された領域を発光層面に垂直に他
方に投影したときに、前記電極が形成された領域が重な
るような電極の領域を指す。
The above-mentioned intersection region is defined as an electrode in the first electrode and the second electrode such that the region where the electrode is formed overlaps when the region where the electrode is formed is projected perpendicularly to the other surface of the light emitting layer. Refers to the area.

【0013】上記第3の本発明は、第1電極群と、第1
絶縁層と、前記基体と、が可視光に対して透明であるこ
と、第1絶縁層と、前記基体と、が可視光に対して透明
であること、第1電極が前記画素部分に開口部を有する
こと、第2電極群が可視光に対して透明であること、第
2電極が前記画素部分に開口部を有すること、第1電極
群と第2電極群との少なくとも一方において、前記画素
部分以外の線幅が前記画素部分の線幅よりも狭くなって
いること、を好ましい態様として含むものである。
According to the third aspect of the present invention, a first electrode group and a first electrode group are provided.
An insulating layer and the base are transparent to visible light; a first insulating layer and the base are transparent to visible light; Wherein the second electrode group is transparent to visible light, the second electrode has an opening in the pixel portion, and in at least one of the first electrode group and the second electrode group, It is preferable that the line width other than the portion is smaller than the line width of the pixel portion.

【0014】本発明の第4は、複数種の半導体を積層し
てなる発光層と、該発光層を挟持する第1電極群及び第
2電極群と、を少なくとも有する表示装置であって、前
記発光層はエピタキシャル成長法によって形成され、第
1電極群は前記発光層上に線幅100μm以下の第1電
極を複数本、間隔50μm以下で平行配置してなり、第
2電極群は線幅100μm以下の第2電極を複数本、間
隔50μm以下で第1電極群と交差する方向に平行配置
してなり、第1電極と第2電極の交差領域で規定される
画素部分を複数有し、第1電極群の外側又は第2電極群
の外側のうちいずれか一方に紫外光を受けて可視光を発
する蛍光層を有し、請求項2記載の製造方法を用いて製
造されたこと、を特徴とする表示装置である。
A fourth aspect of the present invention is a display device having at least a light emitting layer formed by laminating a plurality of types of semiconductors, and a first electrode group and a second electrode group sandwiching the light emitting layer. The light emitting layer is formed by an epitaxial growth method, and the first electrode group is formed by arranging a plurality of first electrodes having a line width of 100 μm or less in parallel on the light emitting layer at an interval of 50 μm or less, and the second electrode group is 100 μm or less in line width Are arranged in parallel in a direction intersecting with the first electrode group at an interval of 50 μm or less, and have a plurality of pixel portions defined by an intersection region between the first electrode and the second electrode. A fluorescent layer that receives ultraviolet light and emits visible light on one of the outside of the electrode group or the outside of the second electrode group, and is manufactured using the manufacturing method according to claim 2. Display device.

【0015】上記第4の本発明は、前記発光層は、Si
単結晶層上に、AlNバッファ層と、n型AlxGa
(1-x)N(0<x<1)クラッド層、ノンドープAly
(1-y)N(0≦y<1)活性層、p型AlzGa(1-z)
(0<z<1)クラッド層を順次エピタキシャル成長さ
せて形成されたこと、を好ましい態様として含むもので
ある。
[0015] In the fourth aspect of the present invention, the light emitting layer may be formed of Si.
On the single crystal layer, an AlN buffer layer and an n-type Al x Ga
(1-x) N (0 <x <1) cladding layer, non-doped Al y G
a (1-y) N (0 ≦ y <1) active layer, p-type Al z Ga (1-z) N
(0 <z <1) that the cladding layer is formed by sequentially epitaxially growing the cladding layer as a preferred embodiment.

【0016】上記第4の本発明は、前記蛍光層が第1電
極群の外側に形成されている場合において、第1電極群
と、第1絶縁層と、前記基体と、が紫外光に対して透明
であること、第1絶縁層と、前記基体と、が紫外光に対
して透明であること、第1電極が前記画素部分に開口部
を有すること、を好ましい態様として含むものである。
According to the fourth aspect of the present invention, when the fluorescent layer is formed outside the first electrode group, the first electrode group, the first insulating layer, and the base are arranged such that And that the first insulating layer and the substrate are transparent to ultraviolet light, and that the first electrode has an opening in the pixel portion.

【0017】上記第4の本発明は、前記蛍光層が第2電
極群の外側に形成されている場合において、第2電極群
が紫外光に対して透明であること、第2電極が前記画素
部分に開口部を有すること、を好ましい態様として含む
ものである。
According to a fourth aspect of the present invention, when the fluorescent layer is formed outside the second electrode group, the second electrode group is transparent to ultraviolet light, and the second electrode is Having an opening in a portion is included as a preferred embodiment.

【0018】更に上記第4の本発明は、第1電極群と第
2電極群との少なくとも一方において、前記画素部分以
外の線幅が前記画素部分の線幅よりも狭くなっているこ
と、前記蛍光層には紫外光を受けて異なる色の可視光を
発する蛍光体が前記画素部分上に選択的に配置されてい
ること、を好ましい態様として含むものである。
Further, in the fourth aspect of the present invention, in at least one of the first electrode group and the second electrode group, the line width other than the pixel portion is smaller than the line width of the pixel portion. In a preferred embodiment, the phosphor layer selectively includes, on the pixel portion, a phosphor that emits visible light of a different color in response to ultraviolet light.

【0019】[0019]

【発明の実施の形態】注入型発光を利用した表示装置
の、小型化、高精細化を図るには、エピタキシャル成長
法を用いて作製した発光効率の高い発光層を用いること
が有効であるが、従来の、半導体基板から順次全ての層
を堆積していく方法では、電極群上に各種半導体をエピ
タキシャル成長する必要があり、結晶性の良い高性能の
発光層を形成することが非常に困難である。そこで本発
明の、半導体基板上に発光層と電極群を形成してから前
記半導体基板を切り離すという工程を含む製造方法によ
れば、エピタキシャル成長法で作製された結晶性の良い
発光層の両面に、本発明における線幅、線間隔の電極群
を形成することができる。また、本発明の特徴的な工程
の様に半導体多孔質層の上に半導体単結晶層を形成して
から発光層をエピタキシャル成長法によって形成するこ
とにより、半導体基板の半導体と異なる格子定数、熱膨
張係数を持つ種類の半導体からなる発光層でも結晶性良
くエピタキシャル成長が可能となり、発光効率が良いな
どの高性能な発光層を作製できるようになる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to reduce the size and increase the definition of a display device using injection type light emission, it is effective to use a light emitting layer having high luminous efficiency manufactured by an epitaxial growth method. In the conventional method of sequentially depositing all layers from a semiconductor substrate, it is necessary to epitaxially grow various semiconductors on an electrode group, and it is very difficult to form a high-performance light emitting layer with good crystallinity. . Therefore, according to the manufacturing method of the present invention, which includes a step of forming a light emitting layer and an electrode group on a semiconductor substrate and then separating the semiconductor substrate, on both surfaces of a light emitting layer having good crystallinity manufactured by an epitaxial growth method, An electrode group having a line width and a line interval according to the present invention can be formed. In addition, by forming a semiconductor single crystal layer on a semiconductor porous layer and then forming a light emitting layer by an epitaxial growth method as in the characteristic process of the present invention, the lattice constant and thermal expansion of the semiconductor substrate differ from those of the semiconductor of the semiconductor substrate. Even if the light emitting layer is made of a semiconductor having a coefficient, epitaxial growth can be performed with good crystallinity, and a high-performance light emitting layer having high luminous efficiency can be manufactured.

【0020】上記のとおり本発明の製造方法を用いれ
ば、結晶性の良好な発光層の両面に電極を形成できるた
め、第1電極、第2電極ともに、例えば10μm程度の
非常に細かい幅、5μm程度の間隔で配置し、上記画素
部分を例えば15μm程度のピッチで配置しても、第1
電極及び第2電極の前記画素部分に挟まれた部分の発光
層で規定される発光領域から十分な発光が得られ、この
ことによってはじめて本発明のような構成の、注入型発
光を利用した、小型で、高精細な表示装置が実現でき
る。
As described above, if the manufacturing method of the present invention is used, electrodes can be formed on both surfaces of the light emitting layer having good crystallinity. Therefore, both the first electrode and the second electrode have a very fine width of, for example, about 10 μm and 5 μm. Even if the pixel portions are arranged at a pitch of, for example, about 15 μm, the first
Sufficient light emission is obtained from the light emitting region defined by the light emitting layer in the portion of the electrode and the second electrode sandwiched between the pixel portions, and this is the first time using the injection type light emission having the configuration as in the present invention. A small, high-definition display device can be realized.

【0021】以下に本発明の実施の形態を図を用いて詳
細に説明するが、本発明はこれに制限されるものではな
い。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.

【0022】本発明における表示装置の主な構造を図1
から図4を用いて説明する。図1及び図2において、1
01は基体、102は第1絶縁層、104は発光層であ
り本図においては105、107のクラッド層と106
の活性層からなる。109は第2絶縁層、110は第1
電極、111は第2電極である。図3は第1電極群の上
面図、図4は第2電極群の上面図である。
FIG. 1 shows the main structure of the display device according to the present invention.
This will be described with reference to FIG. 1 and 2, 1
01 is a base, 102 is a first insulating layer, 104 is a light emitting layer.
Of an active layer. 109 is the second insulating layer, 110 is the first insulating layer.
The electrode 111 is a second electrode. FIG. 3 is a top view of the first electrode group, and FIG. 4 is a top view of the second electrode group.

【0023】第3の本発明の主構成要素は、発光層10
4と、該発光層104を挟持する第1電極群及び第2電
極群である。第1電極群、第2電極群は、それぞれ複数
の第1電極110、第2電極111から構成される。第
4の本発明の主構成要素には、前記第3の本発明の主構
成要素に加えて第1電極群の外側又は第2電極群の外側
のうちいずれか一方に形成された蛍光層を含む(図1か
ら図4には不図示)。
The third main component of the present invention is the light emitting layer 10
4 and a first electrode group and a second electrode group sandwiching the light emitting layer 104. The first electrode group and the second electrode group each include a plurality of first electrodes 110 and a plurality of second electrodes 111. The main component of the fourth aspect of the present invention includes, in addition to the main component of the third aspect of the present invention, a fluorescent layer formed on one of the outside of the first electrode group and the outside of the second electrode group. (Not shown in FIGS. 1 to 4).

【0024】発光層104は、前記半導体単結晶層上に
エピタキシャル成長により積層可能な材料から成ってい
れば、一般的に使われているどのような発光層の構成で
もよく、例えばシングルヘテロ、ダブルへテロ、量子井
戸、多重量子井戸構造などでも構わない。
The light emitting layer 104 may have any light emitting layer structure as long as it is made of a material that can be stacked on the semiconductor single crystal layer by epitaxial growth. Terrorism, a quantum well, a multiple quantum well structure, etc. may be used.

【0025】可視光発光層の構成としては、例えば以下
の様な発光ダイオードに用いられる発光層の構成が使用
できる。赤色発光にはGaP系、AlGaAs系、Ga
AsP系の赤色発光ダイオードの、緑色発光にはGaI
nN系、GaP系、ZnSe系、ZnSSe系、ZnM
nSSe系の緑色発光ダイオードの、青色発光にはGa
InN系、GaN系、SiC系、CdZnSSe系、A
lGaInN系の青色発光ダイオードの発光層の構成な
どである。
As the structure of the visible light emitting layer, for example, the following structure of a light emitting layer used in a light emitting diode can be used. For red light emission, GaP-based, AlGaAs-based, Ga-based
GaP is used for green light emission of the AsP red light emitting diode.
nN system, GaP system, ZnSe system, ZnSSe system, ZnM
The nSSe-based green light emitting diode emits blue light with Ga
InN, GaN, SiC, CdZnSSe, A
This is the configuration of the light emitting layer of the 1GaInN-based blue light emitting diode.

【0026】紫外発光層としては、例えば、AlGaN
系、AlGaInN系、ZnO系の発光層の構成等が使
用できる。
As the ultraviolet light emitting layer, for example, AlGaN
, An AlGaInN-based, or a ZnO-based light-emitting layer can be used.

【0027】第1電極群には図3に示すように複数本の
第1電極110が平行配置され、第2電極群には図4に
示すように複数本の第2電極111が第1電極群と交差
する方向に平行配置されている。互いに交差して配置さ
れた該両電極群は、互いに直交していれば歪みのない画
像の表示が容易となり好ましい。また該両電極群は、高
精細を実現するために、線幅100μm以下、線間隔5
0μm以下であり、好ましくは、線幅20μm以下、線
間隔10μm以下である。なお表示装置として機能させ
るために下限は線幅10μm、線間隔5μm程度であ
る。
A plurality of first electrodes 110 are arranged in parallel in the first electrode group as shown in FIG. 3, and a plurality of second electrodes 111 are arranged in the second electrode group as shown in FIG. They are arranged in parallel in the direction crossing the group. It is preferable that the two electrode groups, which are arranged crossing each other, display images without distortion easily if they are orthogonal to each other. The two electrode groups have a line width of 100 μm or less and a line spacing of 5 to realize high definition.
0 μm or less, preferably a line width of 20 μm or less and a line interval of 10 μm or less. In order to function as a display device, the lower limit is about 10 μm in line width and about 5 μm in line interval.

【0028】上記のような構成にすることで、第1電極
群は順次あるいは選択的に発光領域を発光させるための
列駆動用電極となり、第2電極群は順次あるいは選択的
に発光領域を発光させるための行駆動用電極となって、
単純マトリクス駆動が可能となる。
With the above configuration, the first electrode group serves as a column drive electrode for sequentially or selectively emitting light from the light emitting region, and the second electrode group sequentially or selectively emits light from the light emitting region. It becomes a row drive electrode for
Simple matrix driving becomes possible.

【0029】前記発光領域から発せられる光で規定され
る発生光を効率よく取り出すために、以下の2つの場合
にそれぞれの構成を取ることが好ましい。
In order to efficiently extract the generated light defined by the light emitted from the light emitting region, it is preferable to adopt the respective configurations in the following two cases.

【0030】観察者が発光層を第1電極側から観察する
場合には、第1電極110と、第1絶縁層102と、基
体101と、が前記発生光に対して透明であること、又
は第1絶縁層102と、基体101と、が前記発生光に
対して透明であって、第1電極110が前記画素部分に
開口部を有すること。また、第2電極111が前記発生
光を反射する性質を有すること。
When an observer observes the light emitting layer from the first electrode side, the first electrode 110, the first insulating layer 102, and the base 101 are transparent to the generated light, or The first insulating layer 102 and the base 101 are transparent to the generated light, and the first electrode 110 has an opening in the pixel portion. Further, the second electrode 111 has a property of reflecting the generated light.

【0031】観察者が発光層を第2電極側から観察する
場合には、第2電極111が前記発生光に対して透明で
あること、又は第2電極が前記画素部分に開口部を有す
ること。また、第1電極110が前記発生光を反射する
性質を有すること。
When the observer observes the light emitting layer from the second electrode side, the second electrode 111 is transparent to the generated light, or the second electrode has an opening in the pixel portion. . Further, the first electrode 110 has a property of reflecting the generated light.

【0032】なお、鮮明な表示を得るために、発光層が
紫外光を発する構成の場合に必要な蛍光層は、観察者側
の電極の外側に形成されていることが好ましい。
In order to obtain a clear display, it is preferable that the fluorescent layer necessary when the light emitting layer emits ultraviolet light is formed outside the electrode on the observer side.

【0033】第1電極又は第2電極を、可視光、紫外光
に対して透明にするためには、例えばITO(インジウ
ム・チン・オキサイド)、ZnO、SnO2等の金属酸
化物を用いたり、Au、Ag、Cuなどの金属を200
Å程度以下の膜厚でパターニングしたりする方法等があ
る。
In order to make the first electrode or the second electrode transparent to visible light or ultraviolet light, for example, a metal oxide such as ITO (indium tin oxide), ZnO, SnO 2 , 200 metals such as Au, Ag, Cu
There is a method of patterning with a film thickness of about 以下 or less.

【0034】可視光、紫外光に対して透明な第1絶縁層
を形成するための材料としてはSiOxやSiNx等が使
用できる。
As a material for forming the first insulating layer transparent to visible light and ultraviolet light, SiO x , SiN x or the like can be used.

【0035】可視光、紫外光に対して透明な基体の材料
としてはガラスやサファイア等が使用できる。
Glass, sapphire, and the like can be used as the material of the substrate transparent to visible light and ultraviolet light.

【0036】第1電極群又は第2電極群に前記発光層か
ら発せられる光を反射する性質を与える方法としては、
例えばAu、Ag、Cuなどの金属を200Å程度以上
の膜厚で形成する方法等がある。
As a method for giving the first electrode group or the second electrode group a property of reflecting the light emitted from the light emitting layer,
For example, there is a method of forming a metal such as Au, Ag, and Cu with a thickness of about 200 ° or more.

【0037】図3、図4に示すように、第1電極及び第
2電極の少なくとも一方において、好ましくは両方にお
いて、前記画素部分以外の線幅を画素部分の線幅よりも
狭く形成することで、画素部分以外の電極の面積を小さ
くすることができ、画素部分以外の電極から流れる電流
による発光領域以外からの余分な発光を抑制できる。
As shown in FIGS. 3 and 4, at least one and preferably both of the first electrode and the second electrode are formed such that the line width other than the pixel portion is smaller than the line width of the pixel portion. In addition, the area of the electrodes other than the pixel portion can be reduced, and excess light emission from regions other than the light emitting region due to current flowing from the electrodes other than the pixel portion can be suppressed.

【0038】第4の本発明において必要な蛍光層には、
前記画素部分上に適当な色の可視光を発する蛍光体を、
用途に合わせて配色を設計し、配置する。例えば、隣り
合う3つの画素部分上に光の三原色である赤、緑、青色
の可視光を発する蛍光体を配色し、これを周期的に繰り
返して配置すれば、フルカラーの画像表示が可能とな
り、好ましい。
The fluorescent layer required in the fourth aspect of the present invention includes:
A phosphor emitting visible light of an appropriate color on the pixel portion,
Design and arrange the color scheme according to the application. For example, if phosphors emitting red, green, and blue visible light, which are the three primary colors of light, are arranged on three adjacent pixel portions, and these are periodically arranged, a full-color image display becomes possible. preferable.

【0039】次に図5を用いて、本発明の表示装置の製
造方法の一実施形態を具体的に説明する。
Next, an embodiment of a method for manufacturing a display device according to the present invention will be specifically described with reference to FIG.

【0040】工程5−(a) 半導体基板401の表面を含む部分を多孔質化し、半導
体多孔質層402を形成する。
Step 5- (a) A portion including the surface of the semiconductor substrate 401 is made porous, and a semiconductor porous layer 402 is formed.

【0041】工程5−(b) 半導体多孔質層402の表面に基板と同種の半導体単結
晶層403を形成する。
Step 5- (b) A semiconductor single crystal layer 403 of the same type as the substrate is formed on the surface of the semiconductor porous layer 402.

【0042】工程5−(c) 半導体単結晶層403上に複数の化合物半導体をエピタ
キシャル成長させ404から406で表されている発光
層を形成し、その上に使用する半導体の構成に適したコ
ンタクト層407を形成する。
Step 5- (c) A plurality of compound semiconductors are epitaxially grown on the semiconductor single crystal layer 403 to form light emitting layers 404 to 406, and a contact layer suitable for the structure of the semiconductor used thereon is formed thereon. 407 is formed.

【0043】更にその上に第1電極群を形成する。Further, a first electrode group is formed thereon.

【0044】そして、第1絶縁層となる絶縁層409を
その上に形成する。
Then, an insulating layer 409 serving as a first insulating layer is formed thereon.

【0045】工程5−(d) 絶縁層409と基体410を接合する。Step 5- (d) The insulating layer 409 and the base 410 are joined.

【0046】工程5−(e) 半導体基板401をエッチングにより切り離す。半導体
多孔質層402には無数の数nmサイズの孔が存在し、
半導体の表面積が広いため著しくエッチングスピードが
大きくなる。そのため半導体基板401はエッチングに
よって容易に切り離すことができる。
Step 5- (e) The semiconductor substrate 401 is cut off by etching. The semiconductor porous layer 402 has a myriad of pores of several nanometers in size,
Since the surface area of the semiconductor is large, the etching speed is significantly increased. Therefore, the semiconductor substrate 401 can be easily separated by etching.

【0047】工程5−(f) 第2電極群を形成する。Step 5- (f) A second electrode group is formed.

【0048】その上に必要に応じて絶縁層412を形成
する。
An insulating layer 412 is formed thereon if necessary.

【0049】以上が本発明の表示装置の製造方法の一実
施形態である。
The above is one embodiment of the display device manufacturing method of the present invention.

【0050】次に図6を用いて、本発明の表示装置の製
造方法の他の実施形態を具体的に説明する。
Next, another embodiment of the method for manufacturing a display device of the present invention will be described in detail with reference to FIG.

【0051】工程6−(a) 半導体基板501の表面を含む部分を多孔質化し、半導
体多孔質層502を形成する。
Step 6- (a) A portion including the surface of the semiconductor substrate 501 is made porous, and a semiconductor porous layer 502 is formed.

【0052】工程6−(b) 半導体多孔質層502の表面に半導体単結晶層503を
形成する。
Step 6- (b) A semiconductor single crystal layer 503 is formed on the surface of the semiconductor porous layer 502.

【0053】工程6−(c) 半導体単結晶層503上に、バッファ層504と、50
5から507で表されている発光層と、コンタクト層5
08と、を順次形成する。更にその上に第1電極群50
9を形成する。そして、第1絶縁層となる絶縁層510
をその上に形成する。
Step 6- (c) A buffer layer 504 and a buffer layer 504 are formed on the semiconductor single crystal layer 503.
A light emitting layer represented by 5 to 507 and a contact layer 5
08 are sequentially formed. Furthermore, the first electrode group 50
9 is formed. Then, an insulating layer 510 serving as a first insulating layer
Is formed thereon.

【0054】工程6−(d) 絶縁層510と基体511を接合する。Step 6- (d) The insulating layer 510 and the base 511 are joined.

【0055】工程6−(e) 半導体基板501をエッチングにより切り離す。Step 6- (e) The semiconductor substrate 501 is cut off by etching.

【0056】工程6−(f) バッファ層504をエッチングして除去し、第2電極群
512を形成する。
Step 6- (f) The buffer layer 504 is removed by etching to form a second electrode group 512.

【0057】その上に必要に応じて絶縁層513を形成
する。
An insulating layer 513 is formed thereon if necessary.

【0058】更にその上に、紫外光を受けて可視光を発
する蛍光体を配置して蛍光層514を形成する。
Further, a phosphor that emits visible light in response to ultraviolet light is arranged thereon to form a phosphor layer 514.

【0059】以上が本発明の表示装置の製造方法の他の
実施形態である。
The above is another embodiment of the display device manufacturing method of the present invention.

【0060】半導体基板には、Si基板や、GaAs基
板を用いる。これらの基板に多孔質層を作り、さらにそ
の多孔質層上に数nmの薄い単結晶層を作り込むこと
で、発光層を成長させる基板とする。このような構成の
基板とすることで、格子不整や熱膨張係数差による結晶
の劣化なしに発光層を成長できる。
As the semiconductor substrate, a Si substrate or a GaAs substrate is used. A porous layer is formed on these substrates, and a thin single-crystal layer having a thickness of several nm is formed on the porous layer, thereby forming a substrate on which a light-emitting layer is grown. With the substrate having such a structure, the light-emitting layer can be grown without deterioration of the crystal due to lattice irregularity or difference in thermal expansion coefficient.

【0061】半導体基板を多孔質化する方法には、例え
ば陽極化成等がある。具体的には半導体基板をイソプロ
ピルアルコール、メチルアルコールなどで超音波洗浄し
た後に、裏面に半導体基板の種類に応じてInなどを被
着し、電気的な接触をとる。更にこの基板をHCl、H
Fなどの水溶液にひたし、電流を流す。このとき加える
電圧は徐々に増加させ、最終的に電流値を5〜7mA/
cm2程度にして10〜15分間程度の時間、電流を流
す。こうして、空孔率20%程度の半導体多孔質層を8
〜13μm程度の厚さだけ形成することができる。
As a method for making the semiconductor substrate porous, there is, for example, anodization. Specifically, after the semiconductor substrate is ultrasonically cleaned with isopropyl alcohol, methyl alcohol, or the like, In or the like is deposited on the back surface according to the type of the semiconductor substrate, and electrical contact is established. Further, this substrate is subjected to HCl, H
Dip into an aqueous solution such as F and apply a current. The voltage applied at this time was gradually increased, and finally the current value was 5 to 7 mA /
An electric current is supplied for about 10 to 15 minutes by setting the current to about cm 2 . Thus, a semiconductor porous layer having a porosity of about 20%
It can be formed only to a thickness of about 13 μm.

【0062】半導体多孔質層上に半導体単結晶層を形成
するには、例えば以下のような方法がある。
For forming a semiconductor single crystal layer on the semiconductor porous layer, for example, the following method is available.

【0063】1つは、半導体多孔質層が形成されたSi
や、GaAsの半導体基板を、MBE(分子線エピタキ
シー)装置を用いて半導体基板の種類に応じてSi、A
s、等のビームを照射しながら基板の温度を徐々に上昇
させ、最終的に500〜1000℃程度まであげて20
分間保持する。こうすることで多孔質層表面に半導体単
結晶層が形成される。
One is Si having a porous semiconductor layer formed thereon.
Alternatively, a GaAs semiconductor substrate may be converted into Si, A, or B by using an MBE (Molecular Beam Epitaxy) apparatus according to the type of the semiconductor substrate.
The temperature of the substrate is gradually increased while irradiating a beam such as s.
Hold for a minute. This forms a semiconductor single crystal layer on the surface of the porous layer.

【0064】他の方法としては、多孔質層が形成された
Si基板を酸素雰囲気中で400℃で1時間酸化し、次
にH2雰囲気中で1050℃、101.3kPaで10
分間熱処理を行うなどである。
As another method, the Si substrate on which the porous layer is formed is oxidized at 400 ° C. for 1 hour in an oxygen atmosphere, and then oxidized at 1050 ° C. and 101.3 kPa in an H 2 atmosphere.
Heat treatment for a minute.

【0065】第1電極群を形成する方法としては例え
ば、AuやCu、Alなどの電極材料を全面に堆積し、
図3に示すように前記画素部分以外の線幅を画素部分の
線幅よりも狭く、例えば画素になる場所は10μm程
度、それ以外の場所は5μm程度の幅になるように、画
素部分のピッチは15μm程度にするような形態でパタ
ーニングする等がある。
As a method of forming the first electrode group, for example, an electrode material such as Au, Cu, or Al is deposited on the entire surface,
As shown in FIG. 3, the pitch of the pixel portion is set so that the line width other than the pixel portion is smaller than the line width of the pixel portion. For example, the pixel portion has a width of about 10 μm and the other portions have a width of about 5 μm. Is patterned in such a form as to be about 15 μm.

【0066】第2電極群を形成する方法としては例え
ば、AuやCu、Alなどの電極材料を全面に堆積し、
図4に示すように前記画素部分以外の線幅を画素部分の
線幅よりも狭く、例えば画素部分は10μm程度の幅を
持ちながら4μm角程度の開口を持つようにして、それ
以外の場所は5μm程度の幅になるように、画素部分の
ピッチは15μm程度にするような形態でパターニング
する等がある。発生光を効率よく取り出すために、開口
部は画素部分の中央に設けることが好ましく、開口部は
大きい程良いが、それと同時に十分な電流を流す必要も
あるため、画素部分の寸法に対する開口部の寸法の比率
は1/3〜2/3程度であることが好ましい。
As a method of forming the second electrode group, for example, an electrode material such as Au, Cu, or Al is deposited on the entire surface,
As shown in FIG. 4, the line width other than the pixel portion is smaller than the line width of the pixel portion. For example, the pixel portion has a width of about 10 μm and has an opening of about 4 μm square, For example, patterning is performed in such a manner that the pixel portion has a pitch of about 15 μm so as to have a width of about 5 μm. In order to efficiently extract generated light, the opening is preferably provided in the center of the pixel portion. The larger the opening, the better, but at the same time, it is necessary to supply a sufficient current. The ratio of the dimensions is preferably about 1/3 to 2/3.

【0067】[0067]

【実施例】(実施例1)本発明の第1の実施例を図5を
用いて説明する。
(Embodiment 1) A first embodiment of the present invention will be described with reference to FIG.

【0068】まず、450μmの厚みを持ったn型の
(100)方位を持つ2インチのGaAs基板401を
イソプロピルアルコール、メチルアルコールで、順次、
超音波洗浄した後に裏面にInを付け、電気的な接触を
とった。さらに、この基板に対してHCl水溶液にて陽
極化成を行った。この時、加える電圧を徐々に増加させ
ながら電流値を測定した。電流を5mA/cm2流して
10分間陽極化成を行った後のGaAs多孔質層402
の厚さは10μm、空孔率は20%であった。
First, a 2-inch GaAs substrate 401 having a thickness of 450 μm and having an n-type (100) orientation is sequentially treated with isopropyl alcohol and methyl alcohol.
After ultrasonic cleaning, In was attached to the back surface to make electrical contact. Further, the substrate was anodized with an aqueous HCl solution. At this time, the current value was measured while gradually increasing the applied voltage. GaAs porous layer 402 after anodizing for 10 minutes at a current of 5 mA / cm 2
Had a thickness of 10 μm and a porosity of 20%.

【0069】次にこの基板をMBE装置内に搬入し、固
体ソースにより砒素ビームを照射しながら、基板の温度
を徐々に上昇させ、最終的に600℃まで上げてこのま
ま、20分間保持した。この時、同時にRHEED(反
射高速電子線回折)のパターンを観察したところ、ハロ
パターンからスポットパターン、ストリークパターンヘ
と徐々に変化し、最終的に4x2の表面再構成が確認さ
れた。
Next, the substrate was carried into an MBE apparatus, and while irradiating an arsenic beam with a solid source, the temperature of the substrate was gradually increased, finally raised to 600 ° C., and held for 20 minutes. At this time, when the RHEED (reflection high-speed electron beam diffraction) pattern was simultaneously observed, the pattern gradually changed from a halo pattern to a spot pattern and a streak pattern, and finally a 4 × 2 surface reconstruction was confirmed.

【0070】次に、n−ZnMgSSeクラッド層40
4を0.5μm、ノンドープZnCdSSe活性層40
5を5nm,p−ZnMgSSeクラッド層406を
0.5μm,p−ZnSeコンタクト層407を0.1
μm、順次成長した。成長温度は300℃とした。n型
不純物はCl,p型不純物はNとした。NはRFプラズ
マ放電により生成した活性ラジカルをエピタキシャル成
長中に導入することで結晶中に添加した。これで、青色
領域で発光する発光層が形成できた。
Next, the n-ZnMgSSe clad layer 40
4 is 0.5 μm, non-doped ZnCdSSe active layer 40
5 is 5 nm, the p-ZnMgSSe cladding layer 406 is 0.5 μm, and the p-ZnSe contact layer 407 is 0.1 μm.
μm. The growth temperature was 300 ° C. The n-type impurity was Cl, and the p-type impurity was N. N was added to the crystal by introducing active radicals generated by RF plasma discharge during epitaxial growth. Thus, a light emitting layer that emits light in the blue region was formed.

【0071】次に金を全面に500nm程度堆積し、図
3に示すように画素になる場所は線幅10μm、それ以
外の場所は線幅5μmになるようにパターニングした。
画素のピッチは縦、横ともに15μmとした。このパタ
ーニングされた電気伝導体が列駆動電極となる。
Next, gold was deposited on the entire surface to a thickness of about 500 nm, and was patterned so as to have a line width of 10 μm for pixels and a line width of 5 μm for other portions as shown in FIG.
The pixel pitch was 15 μm both vertically and horizontally. The patterned electric conductor becomes a column drive electrode.

【0072】その上にSiOx絶縁層409をCVD法
により堆積した。
An SiO x insulating layer 409 was deposited thereon by the CVD method.

【0073】次に、SiOx絶縁層とガラス基体410
を接合した(接合は基板全体を加圧し、さらに200℃
以上で加熱して行った)。
Next, the SiO x insulating layer and the glass substrate 410
(Joining pressurized the whole substrate, and further 200 ° C
Heating was carried out as described above).

【0074】次に、硫酸系のエッチャントによりGaA
s基板をエッチングし基板を除去した。GaAs基板の
半導体多孔質層は数nmサイズの孔とGaAsで構成さ
れているので、半導体多孔質層中のGaAsの表面積は
大きく、著しくエッチングスピードが大きくなる。よっ
て、GaAs基板と発光層はGaAs多孔質層で切り離
される。
Next, GaAs was added with a sulfuric acid-based etchant.
The substrate was etched to remove the substrate. Since the semiconductor porous layer of the GaAs substrate is composed of holes and GaAs having a size of several nm, the surface area of GaAs in the semiconductor porous layer is large, and the etching speed is significantly increased. Therefore, the GaAs substrate and the light emitting layer are separated by the GaAs porous layer.

【0075】次に、成長層であるn−ZnMgSSeク
ラッド層404上に金とインジウムを500nm程度堆
積した。さらに、図4に示すように、前記した列駆動電
極とは直行するようなパターンで、また、画素部は10
μmの幅をもちながら4μm角の開口を持つようにし
て、その他の部分は5μmの幅でパターニングした。ピ
ッチは15μmとし、画素部すなはち10μmの幅をも
つ部分の位置は前記の列駆動電極と重なるように作製し
た。これが行駆動電極となる。
Next, about 500 nm of gold and indium were deposited on the n-ZnMgSSe clad layer 404 as a growth layer. Further, as shown in FIG. 4, the column drive electrode has a pattern perpendicular to the column drive electrode and
The opening was 4 μm square while having a width of μm, and the other portions were patterned with a width of 5 μm. The pitch was set to 15 μm, and the position of the pixel portion, that is, the portion having a width of 10 μm was formed so as to overlap with the column drive electrode. This becomes the row drive electrode.

【0076】さらにCVD法により、SiOx絶縁層4
12を堆積した。
Further, the SiO x insulating layer 4 is formed by the CVD method.
12 were deposited.

【0077】以上の工程で注入型発光を利用した青色発
光の表示装置を作製した。
Through the above steps, a display device emitting blue light using injection light emission was manufactured.

【0078】(実施例2)本発明の第2の実施例を図6
を用いて説明する。
(Embodiment 2) FIG. 6 shows a second embodiment of the present invention.
This will be described with reference to FIG.

【0079】450μmの厚みを持ったn型の(11
1)方位を持つ2インチのSi基板501をイソプロピ
ルアルコール、メチルアルコールで、順次、超音波洗浄
した後に、HFをアルコールで希釈した水溶液にて陽極
化成を行った。この時、加える電圧を徐々に増加させな
がら電流を測定した。電流を7mA/cm2流して12
分間陽極化成を行った後のSi多孔質層502の厚さは
10μm、空孔率は20%であった。
An n-type (11) having a thickness of 450 μm
1) A 2-inch Si substrate 501 having an orientation was ultrasonically cleaned with isopropyl alcohol and methyl alcohol sequentially, and then anodized with an aqueous solution of HF diluted with alcohol. At this time, the current was measured while gradually increasing the applied voltage. Apply a current of 7 mA / cm 2
The thickness of the porous Si layer 502 after anodizing for 10 minutes was 10 μm, and the porosity was 20%.

【0080】次に、この基板を酸素雰囲気中で400
℃、1時間酸化した。この酸化により多孔質Siの孔の
内壁表面は薄い酸化膜で覆われた。これをH2雰囲気中
で1050℃、101.3kPaで10分間熱処理し
た。この熱処理により多孔質Siの表面の酸化膜が除去
され、さらに10nm以下の厚さのSi単結晶層503
が形成された。
Next, the substrate is placed in an oxygen atmosphere at 400
Oxidation was performed at 1 ° C. for 1 hour. By this oxidation, the inner wall surface of the porous Si hole was covered with a thin oxide film. This was heat-treated at 1050 ° C. and 101.3 kPa for 10 minutes in an H 2 atmosphere. By this heat treatment, the oxide film on the surface of the porous Si is removed, and the Si single crystal layer 503 having a thickness of 10 nm or less is further formed.
Was formed.

【0081】次にこの基板をMBE装置内に搬入し、基
板の温度を徐々に上昇させ、最終的に900℃まで上げ
てこのまま、20分間保持した。次に、基板温度を75
0℃まで降下させ、AlNバッファ層504を10n
m,n−AlxGa(1-x)N(0<x<1)クラッド層5
05を0.5μm、ノンドープAlyGa(1-y)N(0≦
y<1,y<x)活性層506を例えば5nm、p−Alz
Ga(1-z)N(0<z<1,y<z)クラッド層507を例
えば0,5μm,p−GaNコンタクト層508を例え
ば0.1μm、順次成長した。n型不純物はSi、p型
不純物はMgとした。N源はRFプラズマ放電により生
成した活性ラジカルを成長チャンバに導入した。これ
で、紫外領域で発光する発光層が形成できた。
Next, this substrate was carried into the MBE apparatus, and the temperature of the substrate was gradually increased, finally raised to 900 ° C., and held for 20 minutes. Next, the substrate temperature is set to 75
The temperature is lowered to 0 ° C., and the AlN buffer layer 504 is
m, n-Al x Ga ( 1-x) N (0 <x <1) cladding layer 5
05 0.5 [mu] m, a non-doped Al y Ga (1-y) N (0 ≦
y <1, y <x) The active layer 506 is, for example, 5 nm, p-Al z
The Ga (1-z) N (0 <z <1, y <z) cladding layer 507 was grown in order of, for example, 0.5 μm, and the p-GaN contact layer 508 was grown in order of, for example, 0.1 μm. The n-type impurity was Si and the p-type impurity was Mg. The N source introduced active radicals generated by the RF plasma discharge into the growth chamber. Thus, a light emitting layer emitting light in the ultraviolet region was formed.

【0082】次に金電極を全面に500nm程度堆積
し、図3に示すように画素になる場所は10μm、それ
以外の場所は5μmの幅になるようにパターニングし
た。画素のピッチは縦、横ともに15μmとした。これ
が列駆動電極部となる。
Next, a gold electrode was deposited on the entire surface to a thickness of about 500 nm, and was patterned so as to have a width of 10 μm for a pixel and 5 μm for other portions as shown in FIG. The pixel pitch was 15 μm both vertically and horizontally. This is the column drive electrode section.

【0083】さらに、SiOx絶縁層510をCVD法
により堆積した。
Further, an SiO x insulating layer 510 was deposited by a CVD method.

【0084】次に、SiOx絶縁層510とガラス基体
511を接合した。接合は基板全体を加圧し、さらに2
00℃以上で加熱して行った。
Next, the SiO x insulating layer 510 and the glass substrate 511 were joined. Bonding presses the whole substrate, and further 2
The heating was performed at a temperature of 00 ° C. or more.

【0085】次に、フッ酸系のエッチャントによりSi
基板501をエッチングし基板を除去した。第1の実施
例に記述の理由と同様な理由で、Si基板と発光層はS
i多孔質層で切り離される。
Next, the Si is etched with a hydrofluoric acid-based etchant.
The substrate 501 was etched to remove the substrate. For the same reason as described in the first embodiment, the Si substrate and the light emitting layer
i Separated by the porous layer.

【0086】次に、成長層であるAlNバッファ層50
4をエッチングして、n−AlGaNクラッド層505
上に金電極を500nm程度堆積した。さらに、図4に
示すように、前記した列駆動電極とは直交するようなパ
ターンで、また、画素部分は10μmの幅をもちながら
4μm角の開口を持つようにして、その他の部分は5μ
mの幅でパターニングした。ピッチは15μmとし、画
素部分すなわち10μmの幅をもつ部分の位置は前記列
駆動電極と重なるように作製した。これが行駆動電極と
なる。
Next, the AlN buffer layer 50 as a growth layer
4 to form an n-AlGaN cladding layer 505
A gold electrode was deposited to a thickness of about 500 nm thereon. Further, as shown in FIG. 4, the pattern is orthogonal to the above-mentioned column drive electrodes, the pixel portion has a 10 μm width and an opening of 4 μm square, and the other portions have a 5 μm width.
Patterned with a width of m. The pitch was set to 15 μm, and the pixel portion, that is, the position of the portion having a width of 10 μm, was manufactured so as to overlap the column drive electrode. This becomes the row drive electrode.

【0087】さらにCVD法により、SiOx絶縁層5
13を堆積した。
Further, the SiO x insulating layer 5 is formed by the CVD method.
13 were deposited.

【0088】次に、紫外線により赤色を発する蛍光体を
含む層と、緑色を発する蛍光体を含む層と、青色を発す
る蛍光体を含む層を順次、平坦化層を挟みながら堆積、
パターニングし、蛍光体層514を形成した。
Next, a layer containing a phosphor emitting red light by ultraviolet rays, a layer containing a phosphor emitting green light, and a layer containing a phosphor emitting blue light are sequentially deposited while sandwiching a flattening layer.
By patterning, a phosphor layer 514 was formed.

【0089】以上の工程で、注入型発光を利用したフル
カラーの表示装置が作製できた。
Through the above steps, a full-color display device using injection type light emission was manufactured.

【0090】[0090]

【発明の効果】以上説明したように本発明によれば、画
素のサイズ及びピッチは電極パターンによって決めるこ
とができるため、小型で、高精細な注入型発光を利用し
た表示装置を得ることができる。更に本発明によれば、
紫外発光の発光層を利用することで注入型発光を利用し
た小型で、高精細のフルカラーの表示装置が実現でき
る。
As described above, according to the present invention, since the size and pitch of the pixel can be determined by the electrode pattern, it is possible to obtain a small-sized and high-definition display device using injection light emission. . Further according to the invention,
By using an ultraviolet light emitting layer, a small, high-definition, full-color display device using injection light emission can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の代表的な構成の概略的斜視図である。FIG. 1 is a schematic perspective view of a typical configuration of the present invention.

【図2】本発明の代表的な構成の概略的断面図である。FIG. 2 is a schematic sectional view of a representative configuration of the present invention.

【図3】第1電極群の上面図である。FIG. 3 is a top view of a first electrode group.

【図4】第2電極群の上面図である。FIG. 4 is a top view of a second electrode group.

【図5】本発明の表示装置の製造方法の一実施形態の工
程図である。
FIG. 5 is a process chart of one embodiment of a method for manufacturing a display device of the present invention.

【図6】本発明の表示装置の製造方法の他の実施形態の
工程図である。
FIG. 6 is a process chart of another embodiment of the method of manufacturing the display device of the present invention.

【符号の説明】[Explanation of symbols]

101 基体 102 第1絶縁層 104 発光層 105,107 クラッド層 106 活性層 109 第2絶縁層 110 第1電極 111 第2電極 401 半導体基板 402 半導体多孔質層 403 半導体単結晶層 404 クラッド層 405 活性層 406 クラッド層 407 コンタクト層 408 第1電極 409,412 絶縁層 410 基体 411 第2電極 501 半導体基板 502 半導体多孔質層 503 半導体単結晶層 504 バッファ層 505 クラッド層 506 活性層 507 クラッド層 508 コンタクト層 509 第1電極 510,513 絶縁層 511 基体 512 第2電極 514 蛍光層 Reference Signs List 101 Base 102 First insulating layer 104 Light emitting layer 105, 107 Cladding layer 106 Active layer 109 Second insulating layer 110 First electrode 111 Second electrode 401 Semiconductor substrate 402 Semiconductor porous layer 403 Semiconductor single crystal layer 404 Cladding layer 405 Active layer 406 Cladding layer 407 Contact layer 408 First electrode 409, 412 Insulating layer 410 Base 411 Second electrode 501 Semiconductor substrate 502 Semiconductor porous layer 503 Semiconductor single crystal layer 504 Buffer layer 505 Cladding layer 506 Active layer 507 Cladding layer 508 Contact layer 509 First electrode 510, 513 Insulating layer 511 Base 512 Second electrode 514 Fluorescent layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮澤 誠一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5C094 AA05 AA06 AA08 AA10 AA15 BA23 CA19 HA08 5F041 AA14 AA47 CA33 CA34 CA35 CA36 CA37 CA38 CA66 CA74 CA83 CA88 CB22 EE25 FF06 5G435 AA00 AA02 AA03 AA04 AA18 BB04 CC12 KK05 KK10  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Seiichi Miyazawa 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term in Canon Inc. (reference) 5C094 AA05 AA06 AA08 AA10 AA15 BA23 CA19 HA08 5F041 AA14 AA47 CA33 CA34 CA35 CA36 CA37 CA38 CA66 CA74 CA83 CA88 CB22 EE25 FF06 5G435 AA00 AA02 AA03 AA04 AA18 BB04 CC12 KK05 KK10

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 複数種の半導体を積層してなる発光層
と、該発光層を挟持する第1電極群及び第2電極群と、
を少なくとも有する表示装置の製造方法であって、半導
体基板の少なくとも一方の表面を含む部分を多孔質化し
半導体多孔質層を形成する工程と、該半導体多孔質層上
に半導体単結晶層を形成する工程と、該半導体単結晶層
上にエピタキシャル成長法によって前記発光層を形成す
る工程と、該発光層上に複数本の第1電極を線幅100
μm以下、間隔50μm以下で平行配置して第1電極群
を形成する工程と、第1電極群上に第1絶縁層を形成す
る工程と、第1絶縁層と基体を接合する工程と、前記半
導体基板と発光層を切り離す工程と、前記発光層の第1
電極群とは反対側の面に複数本の第2電極を線幅100
μm以下、間隔50μm以下で第1電極群と交差する方
向に平行配置して第2電極群を形成する工程と、を含む
ことを特徴とする表示装置の製造方法。
A light emitting layer formed by stacking a plurality of types of semiconductors; a first electrode group and a second electrode group sandwiching the light emitting layer;
A method for manufacturing a display device having at least a step of forming a semiconductor porous layer by making a portion including at least one surface of a semiconductor substrate porous, and forming a semiconductor single crystal layer on the semiconductor porous layer Forming the light emitting layer on the semiconductor single crystal layer by an epitaxial growth method; and forming a plurality of first electrodes on the light emitting layer with a line width of 100 mm.
μm or less, forming a first electrode group in parallel with an interval of 50 μm or less, forming a first insulating layer on the first electrode group, joining the first insulating layer and the base, Separating the light emitting layer from the semiconductor substrate;
A plurality of second electrodes having a line width of 100 on the surface opposite to the electrode group
forming a second electrode group in parallel with a direction intersecting the first electrode group at a distance of 50 μm or less and a distance of 50 μm or less.
【請求項2】 更に第1電極群の外側又は第2電極群の
外側のうちいずれか一方に、紫外光を受けて可視光を発
する蛍光層を形成する工程を含むことを特徴とする請求
項1記載の表示装置の製造方法。
2. The method according to claim 1, further comprising the step of forming a fluorescent layer that emits visible light by receiving ultraviolet light on one of the outside of the first electrode group and the outside of the second electrode group. 2. A method for manufacturing the display device according to item 1.
【請求項3】 複数種の半導体を積層してなる発光層
と、該発光層を挟持する第1電極群及び第2電極群と、
を少なくとも有する表示装置であって、前記発光層はエ
ピタキシャル成長法によって形成され、第1電極群は線
幅100μm以下の第1電極を複数本、間隔50μm以
下で平行配置してなり、第2電極群は線幅100μm以
下の第2電極を複数本、間隔50μm以下で第1電極群
と交差する方向に平行配置してなり、第1電極と第2電
極の交差領域で規定される画素部分を複数有し、請求項
1記載の製造方法を用いて製造されたこと、を特徴とす
る表示装置。
3. A light emitting layer formed by stacking a plurality of types of semiconductors; a first electrode group and a second electrode group sandwiching the light emitting layer;
Wherein the light emitting layer is formed by an epitaxial growth method, the first electrode group comprises a plurality of first electrodes having a line width of 100 μm or less, and a plurality of first electrodes arranged in parallel at an interval of 50 μm or less. Is composed of a plurality of second electrodes having a line width of 100 μm or less, arranged in parallel in a direction intersecting with the first electrode group at an interval of 50 μm or less, and a plurality of pixel portions defined by an intersection region between the first electrodes and the second electrodes. A display device, comprising: the display device having the manufacturing method according to claim 1.
【請求項4】 第1電極群と、第1絶縁層と、前記基体
と、が可視光に対して透明であることを特徴とする請求
項3記載の表示装置。
4. The display device according to claim 3, wherein the first electrode group, the first insulating layer, and the base are transparent to visible light.
【請求項5】 第1絶縁層と、前記基体と、が可視光に
対して透明であること、第1電極が前記画素部分に開口
部を有すること、を特徴とする請求項3記載の表示装
置。
5. The display according to claim 3, wherein the first insulating layer and the base are transparent to visible light, and the first electrode has an opening in the pixel portion. apparatus.
【請求項6】 第2電極群が可視光に対して透明である
ことを特徴とする請求項3記載の表示装置。
6. The display device according to claim 3, wherein the second electrode group is transparent to visible light.
【請求項7】 第2電極が前記画素部分に開口部を有す
ることを特徴とする請求項3記載の表示装置。
7. The display device according to claim 3, wherein the second electrode has an opening in the pixel portion.
【請求項8】 複数種の半導体を積層してなる発光層
と、該発光層を挟持する第1電極群及び第2電極群と、
を少なくとも有する表示装置であって、前記発光層はエ
ピタキシャル成長法によって形成され、第1電極群は前
記発光層上に線幅100μm以下の第1電極を複数本、
間隔50μm以下で平行配置してなり、第2電極群は線
幅100μm以下の第2電極を複数本、間隔50μm以
下で第1電極群と交差する方向に平行配置してなり、第
1電極と第2電極の交差領域で規定される画素部分を複
数有し、第1電極群の外側又は第2電極群の外側のうち
いずれか一方に紫外光を受けて可視光を発する蛍光層を
有し、請求項2記載の製造方法を用いて製造されたこ
と、を特徴とする表示装置。
8. A light emitting layer formed by stacking a plurality of types of semiconductors; a first electrode group and a second electrode group sandwiching the light emitting layer;
Wherein the light emitting layer is formed by an epitaxial growth method, and the first electrode group includes a plurality of first electrodes having a line width of 100 μm or less on the light emitting layer.
The second electrode group is a plurality of second electrodes having a line width of 100 μm or less, and the second electrode group is arranged in parallel in a direction intersecting with the first electrode group at an interval of 50 μm or less. It has a plurality of pixel portions defined by the intersection region of the second electrode, and has a fluorescent layer that emits visible light by receiving ultraviolet light on one of the outside of the first electrode group and the outside of the second electrode group. A display device manufactured using the manufacturing method according to claim 2.
【請求項9】 前記発光層は、Si単結晶層上に、Al
Nバッファ層と、n型不純物がSiであるn型Alx
(1-x)N(0<x<1)クラッド層、ノンドープAly
Ga(1-y)N(0≦y<1)活性層、p型不純物がMgで
あるp型AlzGa(1-z)N(0<z<1)クラッド層を
順次エピタキシャル成長させて形成されたことを特徴と
する請求項8記載の表示装置。
9. The light-emitting layer according to claim 1, wherein the light-emitting layer comprises an Al single crystal layer
N buffer layer and n-type Al x G n-type impurity of Si
a (1-x) N ( 0 <x <1) cladding layer, an undoped Al y
A Ga (1-y) N (0 ≦ y <1) active layer and a p-type Al z Ga (1-z) N (0 <z <1) cladding layer in which the p-type impurity is Mg are sequentially epitaxially grown and formed. The display device according to claim 8, wherein
【請求項10】 前記蛍光層が第1電極群の外側に形成
されていること、第1電極群と、第1絶縁層と、前記基
体と、が紫外光に対して透明であること、を特徴とする
請求項8又は9のいずれかに記載の表示装置。
10. The method according to claim 1, wherein the fluorescent layer is formed outside a first electrode group, and the first electrode group, the first insulating layer, and the base are transparent to ultraviolet light. The display device according to claim 8, wherein:
【請求項11】 前記蛍光層が第1電極群の外側に形成
されていること、第1絶縁層と、前記基体と、が紫外光
に対して透明であること、第1電極が前記画素部分に開
口部を有すること、を特徴とする請求項8又は9のいず
れかに記載の表示装置。
11. The fluorescent layer is formed outside a first electrode group, the first insulating layer and the base are transparent to ultraviolet light, and the first electrode is formed in the pixel portion. The display device according to claim 8, further comprising an opening.
【請求項12】 前記蛍光層が第2電極群の外側に形成
されていること、第2電極群が紫外光に対して透明であ
ること、を特徴とする請求項8又は9のいずれかに記載
の表示装置。
12. The method according to claim 8, wherein the fluorescent layer is formed outside the second electrode group, and the second electrode group is transparent to ultraviolet light. The display device according to the above.
【請求項13】 前記蛍光層が第2電極群の外側に形成
されていること、第2電極が前記画素部分に開口部を有
すること、を特徴とする請求項8又は9のいずれかに記
載の表示装置。
13. The pixel according to claim 8, wherein the fluorescent layer is formed outside a second electrode group, and the second electrode has an opening in the pixel portion. Display device.
【請求項14】 前記蛍光層には紫外光を受けて異なる
色の可視光を発する蛍光体が前記画素部分上に選択的に
配置されていること、を特徴とする請求項8から13の
うちいずれか一項記載の表示装置。
14. The fluorescent layer according to claim 8, wherein a fluorescent material that emits visible light of a different color in response to ultraviolet light is selectively disposed on the pixel portion. The display device according to claim 1.
【請求項15】 第1電極群と第2電極群との少なくと
も一方において、前記画素部分以外の線幅が前記画素部
分の線幅よりも狭くなっていることを特徴とする請求項
3から14のうちいずれか一項記載の表示装置。
15. A pixel according to claim 3, wherein at least one of the first electrode group and the second electrode group has a line width other than the pixel portion smaller than a line width of the pixel portion. The display device according to claim 1.
JP2000373638A 2000-12-08 2000-12-08 Display device and its manufacturing method Withdrawn JP2002175030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000373638A JP2002175030A (en) 2000-12-08 2000-12-08 Display device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000373638A JP2002175030A (en) 2000-12-08 2000-12-08 Display device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002175030A true JP2002175030A (en) 2002-06-21

Family

ID=18842986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000373638A Withdrawn JP2002175030A (en) 2000-12-08 2000-12-08 Display device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002175030A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123501A (en) * 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd Semiconductor light emitting element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123501A (en) * 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd Semiconductor light emitting element

Similar Documents

Publication Publication Date Title
CN109802018B (en) Method for manufacturing micro light-emitting diode array substrate
US8313963B2 (en) Light emitting device
US9257606B2 (en) Direct bandgap substrates and methods of making and using
US8058663B2 (en) Micro-emitter array based full-color micro-display
JP3298390B2 (en) Method for manufacturing nitride semiconductor multicolor light emitting device
US5732098A (en) LED display device
US20110114917A1 (en) Light emitting device
US20080185972A1 (en) Light emitting display device
KR20050106356A (en) Semiconductor light-emitting element and method for manufacturing same, integrated semiconductor light-emitting device and method for manufacturing same, image display and method for manufacturing same, and illuminating device and method for manufacturing same
JP6760141B2 (en) Light emitting element and its manufacturing method
US6765234B2 (en) Semiconductor light emitting device and method for producing the same
US20220158031A1 (en) Light emitting device for display and display apparatus having the same
JP3758562B2 (en) Nitride semiconductor multicolor light emitting device
TW202240933A (en) Micro light emitting element, growth substrate, and image display element
JP2003051610A (en) Led element
US20230261031A1 (en) Semiconductor light-emitting device and preparation method thereof
US11450788B2 (en) Semiconductor device
JPH06244506A (en) Semiconductor display and its manufacture
JP2002289912A (en) Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array
JP3602929B2 (en) Group III nitride semiconductor light emitting device
CN115692576A (en) Full-color LED micro-display array structure, preparation method and full-color LED micro-display
JP2002026387A (en) Semiconductor element and its manufacturing method
JP2001284641A (en) Image display element
JP2002175030A (en) Display device and its manufacturing method
JP2004128107A (en) Optical semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304