JP2002158539A - 電圧制御発振回路、位相ロックループ回路および光通信受信装置 - Google Patents
電圧制御発振回路、位相ロックループ回路および光通信受信装置Info
- Publication number
- JP2002158539A JP2002158539A JP2000353762A JP2000353762A JP2002158539A JP 2002158539 A JP2002158539 A JP 2002158539A JP 2000353762 A JP2000353762 A JP 2000353762A JP 2000353762 A JP2000353762 A JP 2000353762A JP 2002158539 A JP2002158539 A JP 2002158539A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable impedance
- pair
- phase
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Optical Communication System (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 可変容量ダイオードを用いたＬＣ発振型ＶＣ
Ｏ回路では、モノリシックＩＣに集積できる可変容量ダ
イオードの容量値の変化率が非常に狭く、±２０％程度
である。 【解決手段】 固定容量のキャパシタ１３，１４，１
６，１７およびゲート電位に応じて抵抗値が変化するＭ
ＯＳトランジスタ１５によって共振回路２１の可変イン
ピーダンス回路を構成するとともに、この共振回路２１
とバイポーラトランジスタ１８，１９および電流源２０
からなる負性抵抗回路２２とによってＬＣ発振型ＶＣＯ
回路を構成し、ＭＯＳトランジスタ１５に印加する制御
電圧ＶＧによって発振周波数を制御するとともに、共振
回路２２の両端Ａ，ＡＮから発振周波数を取り出す構成
とする。
Ｏ回路では、モノリシックＩＣに集積できる可変容量ダ
イオードの容量値の変化率が非常に狭く、±２０％程度
である。 【解決手段】 固定容量のキャパシタ１３，１４，１
６，１７およびゲート電位に応じて抵抗値が変化するＭ
ＯＳトランジスタ１５によって共振回路２１の可変イン
ピーダンス回路を構成するとともに、この共振回路２１
とバイポーラトランジスタ１８，１９および電流源２０
からなる負性抵抗回路２２とによってＬＣ発振型ＶＣＯ
回路を構成し、ＭＯＳトランジスタ１５に印加する制御
電圧ＶＧによって発振周波数を制御するとともに、共振
回路２２の両端Ａ，ＡＮから発振周波数を取り出す構成
とする。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧制御発振回
路（Voltage Controlled Oscillator ;ＶＣＯ）、位相
ロックループ（Phase Locked Loop;ＰＬＬ)回路および
光通信受信装置に関し、特にＬＣ発振型ＶＣＯ回路、こ
れを用いたＰＬＬ回路およびこれを用いた光通信受信装
置に関する。
路（Voltage Controlled Oscillator ;ＶＣＯ）、位相
ロックループ（Phase Locked Loop;ＰＬＬ)回路および
光通信受信装置に関し、特にＬＣ発振型ＶＣＯ回路、こ
れを用いたＰＬＬ回路およびこれを用いた光通信受信装
置に関する。
【０００２】
【従来の技術】集積回路で用いられるＶＣＯ回路には、
エミッタカップルドマルチバイブレータ、リングオシレ
ータおよびＬＣ発振型がある。これらのうち、エミッタ
カップルドマルチバイブレータおよびリングオシレータ
は集積し易く、また発振周波数の変化率を大きくするこ
とができるという利点がある反面、ＬＣ発振型に比べて
ジッタ（ディジタル信号の時間軸方向の揺れ）が大きい
という欠点がある。
エミッタカップルドマルチバイブレータ、リングオシレ
ータおよびＬＣ発振型がある。これらのうち、エミッタ
カップルドマルチバイブレータおよびリングオシレータ
は集積し易く、また発振周波数の変化率を大きくするこ
とができるという利点がある反面、ＬＣ発振型に比べて
ジッタ（ディジタル信号の時間軸方向の揺れ）が大きい
という欠点がある。
【０００３】一方、ＬＣ発振型は、エミッタカップルド
マルチバイブレータおよびリングオシレータに比べてジ
ッタが小さいという利点があるが、その反面、発振周波
数の変化率が小さいという欠点がある。このＬＣ発振型
ＶＣＯ回路の従来の回路例を図７に示す。
マルチバイブレータおよびリングオシレータに比べてジ
ッタが小さいという利点があるが、その反面、発振周波
数の変化率が小さいという欠点がある。このＬＣ発振型
ＶＣＯ回路の従来の回路例を図７に示す。
【０００４】図７において、電源ＶＣＣにはインダクタ
１０１，１０２の各一端が接続されている。これらイン
ダクタ１０１，１０２の各他端には、可変容量ダイオー
ド１０３，１０４の各アノードはそれぞれ接続されてい
る。これら可変容量ダイオード１０３，１０４の各カソ
ードが共通に接続されている。そして、このカソード共
通接続点に制御電圧ＶＣが印加される。
１０１，１０２の各一端が接続されている。これらイン
ダクタ１０１，１０２の各他端には、可変容量ダイオー
ド１０３，１０４の各アノードはそれぞれ接続されてい
る。これら可変容量ダイオード１０３，１０４の各カソ
ードが共通に接続されている。そして、このカソード共
通接続点に制御電圧ＶＣが印加される。
【０００５】インダクタ１０１，１０２の各他端にはさ
らに、差動対トランジスタ１０５，１０６の各コレクタ
が接続されている。これら差動対トランジスタ１０５，
１０６は各エミッタが共通に接続されるとともに、各ベ
ースが相手側のトランジスタ１０６，１０５の各コレク
タにそれぞれ接続されている。差動対トランジスタ１０
５，１０６のエミッタ共通接続点とグランドとの間に
は、電流源１０７が接続されている。
らに、差動対トランジスタ１０５，１０６の各コレクタ
が接続されている。これら差動対トランジスタ１０５，
１０６は各エミッタが共通に接続されるとともに、各ベ
ースが相手側のトランジスタ１０６，１０５の各コレク
タにそれぞれ接続されている。差動対トランジスタ１０
５，１０６のエミッタ共通接続点とグランドとの間に
は、電流源１０７が接続されている。
【０００６】上記構成のＬＣ発振型ＶＣＯ回路におい
て、可変容量ダイオード１０３，１０４の各カソードに
印加する制御電圧ＶＣの電圧値によって可変容量ダイオ
ード１０３，１０４の容量値を変化させることで、当該
ＶＣＯ回路の発振周波数の制御が行われる。
て、可変容量ダイオード１０３，１０４の各カソードに
印加する制御電圧ＶＣの電圧値によって可変容量ダイオ
ード１０３，１０４の容量値を変化させることで、当該
ＶＣＯ回路の発振周波数の制御が行われる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記構
成の従来例に係るＬＣ発振型ＶＣＯ回路では、モノリシ
ックＩＣに集積できる可変容量ダイオードの容量値の変
化率が非常に狭く、±２０％程度である。また、発振周
波数は容量値の根に反比例するので、その容量値の変化
率は±１０％程度になる。半導体の製造工程において、
インダクタのインダクタンスおよび可変容量ダイオード
の容量の絶対値がそれぞれ±１０％ばらつくとすると、
可変容量ダイオードの容量値の変化率と同等となり、量
産に適さないことがわかる。
成の従来例に係るＬＣ発振型ＶＣＯ回路では、モノリシ
ックＩＣに集積できる可変容量ダイオードの容量値の変
化率が非常に狭く、±２０％程度である。また、発振周
波数は容量値の根に反比例するので、その容量値の変化
率は±１０％程度になる。半導体の製造工程において、
インダクタのインダクタンスおよび可変容量ダイオード
の容量の絶対値がそれぞれ±１０％ばらつくとすると、
可変容量ダイオードの容量値の変化率と同等となり、量
産に適さないことがわかる。
【０００８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、ジッタが小さくかつ
発振周波数の可変範囲が広いＶＣＯ回路、これを用いた
ＰＬＬ回路およびこれを用いた光通信受信装置を提供す
ることにある。
であり、その目的とするところは、ジッタが小さくかつ
発振周波数の可変範囲が広いＶＣＯ回路、これを用いた
ＰＬＬ回路およびこれを用いた光通信受信装置を提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明によるＶＣＯ回路
は、容量値が固定のキャパシタと電界効果型トランジス
タとが直列に接続されてなり、電界効果型トランジスタ
のゲートに印加される制御電圧に応じてインピーダンス
が変化する可変インピーダンス回路と、この可変インピ
ーダンス回路の両端と第１の電源との間に接続されて可
変インピーダンス回路と共に共振回路を構成する一対の
インダクタと、可変インピーダンス回路の両端と第２の
電源との間に接続された負性抵抗回路とを備えた構成と
なっている。このＶＣＯ回路は、ＰＬＬ回路のＶＣＯと
して用いられる。また、このＰＬＬ回路は、光通信受信
装置のＰＬＬ回路として用いられる。
は、容量値が固定のキャパシタと電界効果型トランジス
タとが直列に接続されてなり、電界効果型トランジスタ
のゲートに印加される制御電圧に応じてインピーダンス
が変化する可変インピーダンス回路と、この可変インピ
ーダンス回路の両端と第１の電源との間に接続されて可
変インピーダンス回路と共に共振回路を構成する一対の
インダクタと、可変インピーダンス回路の両端と第２の
電源との間に接続された負性抵抗回路とを備えた構成と
なっている。このＶＣＯ回路は、ＰＬＬ回路のＶＣＯと
して用いられる。また、このＰＬＬ回路は、光通信受信
装置のＰＬＬ回路として用いられる。
【００１０】上記構成のＶＣＯ回路、これを用いたＰＬ
Ｌ回路またはこれを用いた光通信受信装置において、容
量値が固定（以下、固定容量と略称する）のキャパシタ
と、ゲート電位に応じて抵抗値が変化する電界効果型ト
ランジスタとによって可変インピーダンス回路を構成す
ることで、±３０％以上の容量変化率を実現でき、半導
体の製造工程におけるばらつきを十分カバーできる。こ
れにより、ジッタが小さいというＬＣ発振型の利点を活
かしつつ、発振周波数の可変範囲が広いＶＣＯ回路を集
積回路化できる。
Ｌ回路またはこれを用いた光通信受信装置において、容
量値が固定（以下、固定容量と略称する）のキャパシタ
と、ゲート電位に応じて抵抗値が変化する電界効果型ト
ランジスタとによって可変インピーダンス回路を構成す
ることで、±３０％以上の容量変化率を実現でき、半導
体の製造工程におけるばらつきを十分カバーできる。こ
れにより、ジッタが小さいというＬＣ発振型の利点を活
かしつつ、発振周波数の可変範囲が広いＶＣＯ回路を集
積回路化できる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】［第１実施形態］図１は、本発明の第１実
施形態に係るＶＣＯ回路の回路構成例を示す回路図であ
る。図１において、第１の電源、例えば正電源ＶＣＣに
は、インダクタ１１，１２の各一端が接続されている。
これらインダクタ１１，１２の各他端には、固定容量の
キャパシタ１３，１４の各一端がそれぞれ接続されてい
る。これらキャパシタ１３，１４の各他端間には、電界
効果型トランジスタであるＭＯＳトランジスタ１５が接
続されている。
施形態に係るＶＣＯ回路の回路構成例を示す回路図であ
る。図１において、第１の電源、例えば正電源ＶＣＣに
は、インダクタ１１，１２の各一端が接続されている。
これらインダクタ１１，１２の各他端には、固定容量の
キャパシタ１３，１４の各一端がそれぞれ接続されてい
る。これらキャパシタ１３，１４の各他端間には、電界
効果型トランジスタであるＭＯＳトランジスタ１５が接
続されている。
【００１３】このＭＯＳトランジスタ１５のゲートには
制御電圧ＶＧが印加される。また、インダクタ１１，１
２の各他端間には、固定容量のキャパシタ１６，１７が
直列に接続されている。このキャパシタ１３，１４、Ｍ
ＯＳトランジスタ１５およびキャパシタ１６，１７によ
り、制御電圧ＶＧの電圧値に応じてインピーダンスが変
化する可変インピーダンス回路が構成されている。そし
て、この可変インピーダンス回路とインダクタ１１，１
２とによって共振回路２１が構成されている。
制御電圧ＶＧが印加される。また、インダクタ１１，１
２の各他端間には、固定容量のキャパシタ１６，１７が
直列に接続されている。このキャパシタ１３，１４、Ｍ
ＯＳトランジスタ１５およびキャパシタ１６，１７によ
り、制御電圧ＶＧの電圧値に応じてインピーダンスが変
化する可変インピーダンス回路が構成されている。そし
て、この可変インピーダンス回路とインダクタ１１，１
２とによって共振回路２１が構成されている。
【００１４】インダクタ１１，１２の各他端にはさら
に、一対のバイポーラトランジスタ１８，１９の各コレ
クタ（一方の電極）が接続されている。これらバイポー
ラトランジスタ１８，１９は各エミッタが共通に接続さ
れるとともに、各ベース（制御電極）が相手側のトラン
ジスタ１９，１８の各コレクタにそれぞれ接続されてい
る。バイポーラトランジスタ１８，１９のエミッタ共通
接続点と第２の電源、例えばグランドとの間には、電流
源２０が接続されている。このバイポーラトランジスタ
１８，１９および電流源２０により、差動アンプ構成の
負性抵抗回路２２が構成されている。
に、一対のバイポーラトランジスタ１８，１９の各コレ
クタ（一方の電極）が接続されている。これらバイポー
ラトランジスタ１８，１９は各エミッタが共通に接続さ
れるとともに、各ベース（制御電極）が相手側のトラン
ジスタ１９，１８の各コレクタにそれぞれ接続されてい
る。バイポーラトランジスタ１８，１９のエミッタ共通
接続点と第２の電源、例えばグランドとの間には、電流
源２０が接続されている。このバイポーラトランジスタ
１８，１９および電流源２０により、差動アンプ構成の
負性抵抗回路２２が構成されている。
【００１５】上記構成の第１実施形態に係るＶＣＯ回路
において、インダクタ１１，１２、キャパシタ１３，１
４、ＭＯＳトランジスタ１５およびキャパシタ１６，１
７からなる共振回路２１と、バイポーラトランジスタ１
８，１９および電流源２０からなる負性抵抗回路２２と
によってＬＣ発振型ＶＣＯ回路が構成され、共振回路２
２の両端Ａ，ＡＮから発振周波数が取り出されるように
なっている。
において、インダクタ１１，１２、キャパシタ１３，１
４、ＭＯＳトランジスタ１５およびキャパシタ１６，１
７からなる共振回路２１と、バイポーラトランジスタ１
８，１９および電流源２０からなる負性抵抗回路２２と
によってＬＣ発振型ＶＣＯ回路が構成され、共振回路２
２の両端Ａ，ＡＮから発振周波数が取り出されるように
なっている。
【００１６】このＬＣ発振型ＶＣＯ回路において、発振
周波数はＭＯＳトランジスタ１５のゲートに印加される
制御電圧ＶＧによって制御される。そして、制御電圧Ｖ
Ｇがグランド電位にあるときは、ＭＯＳトランジスタ１
５がオフ状態となるため、共振回路２１の両端Ａ，ＡＮ
間には、キャパシタ１６，１７のみが接続された状態と
なる。
周波数はＭＯＳトランジスタ１５のゲートに印加される
制御電圧ＶＧによって制御される。そして、制御電圧Ｖ
Ｇがグランド電位にあるときは、ＭＯＳトランジスタ１
５がオフ状態となるため、共振回路２１の両端Ａ，ＡＮ
間には、キャパシタ１６，１７のみが接続された状態と
なる。
【００１７】また、制御電圧ＶＧがＶＣＣ電位にあると
きは、ＭＯＳトランジスタ１５がオンし、そのソース・
ドレイン間がほぼ短絡された状態となる。したがって、
共振回路２１の両端Ａ，ＡＮ間には、キャパシタ１３，
１４とキャパシタ１６，１７とが並列に接続された状態
となる。
きは、ＭＯＳトランジスタ１５がオンし、そのソース・
ドレイン間がほぼ短絡された状態となる。したがって、
共振回路２１の両端Ａ，ＡＮ間には、キャパシタ１３，
１４とキャパシタ１６，１７とが並列に接続された状態
となる。
【００１８】ここで、インダクタ１１，１２の各インピ
ーダンスＬ１，Ｌ２をＬ１＝Ｌ２＝Ｌ（Ｈ）、キャパシ
タ１３，１４，１６，１７の各容量Ｃ１，Ｃ２，Ｃ３，
Ｃ４をＣ１＝Ｃ２＝Ｃ３＝Ｃ４＝Ｃとすると、制御電圧
ＶＧがグランド電位にあるときの発振周波数ｆ１は、 ｆ１＝１／｛２＊π＊√（Ｌ＊Ｃ／２）｝ となり、制御電圧ＶＧがＶＣＣ電位にあるときの発振周
波数ｆ２は、 ｆ２＝１／｛２＊π＊√（Ｌ＊Ｃ）｝ となる。
ーダンスＬ１，Ｌ２をＬ１＝Ｌ２＝Ｌ（Ｈ）、キャパシ
タ１３，１４，１６，１７の各容量Ｃ１，Ｃ２，Ｃ３，
Ｃ４をＣ１＝Ｃ２＝Ｃ３＝Ｃ４＝Ｃとすると、制御電圧
ＶＧがグランド電位にあるときの発振周波数ｆ１は、 ｆ１＝１／｛２＊π＊√（Ｌ＊Ｃ／２）｝ となり、制御電圧ＶＧがＶＣＣ電位にあるときの発振周
波数ｆ２は、 ｆ２＝１／｛２＊π＊√（Ｌ＊Ｃ）｝ となる。
【００１９】よって、制御電圧ＶＣがグランド電位から
ＶＣＣ電位の間で変化すると、本ＶＣＯ回路の発振周波
数は、発振周波数ｆ１と発振周波数ｆ２の間の値をと
る。また、発振周波数の変化率は、キャパシタ１３，１
４とキャパシタ１６，１７の容量比で変わるため、この
容量比を変えることによって発振周波数の可変範囲を広
げることも可能である。
ＶＣＣ電位の間で変化すると、本ＶＣＯ回路の発振周波
数は、発振周波数ｆ１と発振周波数ｆ２の間の値をと
る。また、発振周波数の変化率は、キャパシタ１３，１
４とキャパシタ１６，１７の容量比で変わるため、この
容量比を変えることによって発振周波数の可変範囲を広
げることも可能である。
【００２０】上述したように、第１実施形態に係るＶＣ
Ｏ回路では、固定容量のキャパシタ１３，１４，１６，
１７と、ゲート電位に応じて抵抗値が変化するＭＯＳト
ランジスタ１５とにより、共振回路２１の可変インピー
ダンス回路を構成したことにより、当該インピーダンス
回路の容量変化率を±３０％以上とすることが可能とな
る。したがって、半導体の製造工程におけるばらつきを
十分カバーできる。これにより、ジッタが小さいという
ＬＣ発振型の利点を活かしつつ、発振周波数の可変範囲
が広いＶＣＯ回路を集積回路化することが可能となる。
Ｏ回路では、固定容量のキャパシタ１３，１４，１６，
１７と、ゲート電位に応じて抵抗値が変化するＭＯＳト
ランジスタ１５とにより、共振回路２１の可変インピー
ダンス回路を構成したことにより、当該インピーダンス
回路の容量変化率を±３０％以上とすることが可能とな
る。したがって、半導体の製造工程におけるばらつきを
十分カバーできる。これにより、ジッタが小さいという
ＬＣ発振型の利点を活かしつつ、発振周波数の可変範囲
が広いＶＣＯ回路を集積回路化することが可能となる。
【００２１】なお、本実施形態においては、共振回路２
１の両端Ａ，ＡＮ間に２つのキャパシタ１６，１７を直
列に接続して所望の容量値を確保するとしたが、当該容
量値を確保できるのであれば、１個あるいは３個以上の
キャパシタを接続する構成を採ることも可能である。
１の両端Ａ，ＡＮ間に２つのキャパシタ１６，１７を直
列に接続して所望の容量値を確保するとしたが、当該容
量値を確保できるのであれば、１個あるいは３個以上の
キャパシタを接続する構成を採ることも可能である。
【００２２】また、ＭＯＳトランジスタ１５の両側のキ
ャパシタ１３，１４についても、必ずしも両側に１個ず
つ設ける必要はなく、片側に１個のみ設けるようにして
も良い。ただし、負性抵抗回路２２が差動アンプ構成で
あることから、それとのバランスの観点からすれば、Ｍ
ＯＳトランジスタ１５の両側にキャパシタ１３，１４を
それぞれ配置する構成が好ましい。
ャパシタ１３，１４についても、必ずしも両側に１個ず
つ設ける必要はなく、片側に１個のみ設けるようにして
も良い。ただし、負性抵抗回路２２が差動アンプ構成で
あることから、それとのバランスの観点からすれば、Ｍ
ＯＳトランジスタ１５の両側にキャパシタ１３，１４を
それぞれ配置する構成が好ましい。
【００２３】［第１変形例］図２は、第１実施形態の第
１変形例に係るＶＣＯ回路の回路構成例を示す回路図で
あり、図中、図１と同等部分には同一符号を付して示し
ている。この第１の変形例に係るＬＣ発振型ＶＣＯ回路
では、共振回路２１′が、キャパシタ１３，１４、ＭＯ
Ｓトランジスタ１５およびキャパシタ１６，１７からな
る可変インピーダンス回路に加えて、Ａ，ＡＮ端と電源
ＶＣＣ間に接続された抵抗２３，２４およびＡ，ＡＮ端
間に接続されたインダクタ２５を有する構成となってい
る。
１変形例に係るＶＣＯ回路の回路構成例を示す回路図で
あり、図中、図１と同等部分には同一符号を付して示し
ている。この第１の変形例に係るＬＣ発振型ＶＣＯ回路
では、共振回路２１′が、キャパシタ１３，１４、ＭＯ
Ｓトランジスタ１５およびキャパシタ１６，１７からな
る可変インピーダンス回路に加えて、Ａ，ＡＮ端と電源
ＶＣＣ間に接続された抵抗２３，２４およびＡ，ＡＮ端
間に接続されたインダクタ２５を有する構成となってい
る。
【００２４】そして、この共振回路２１′と差動対トラ
ンジスタ１８，１９および電流源２０からなる負性抵抗
回路２２とにより、本変形例に係るＬＣ発振型ＶＣＯ回
路が構成され、共振回路２１′の両端Ａ，ＡＮから発振
周波数が取り出されるようになっている。
ンジスタ１８，１９および電流源２０からなる負性抵抗
回路２２とにより、本変形例に係るＬＣ発振型ＶＣＯ回
路が構成され、共振回路２１′の両端Ａ，ＡＮから発振
周波数が取り出されるようになっている。
【００２５】この第１変形例に係るＶＣＯ回路において
も、共振回路２１′の可変インピーダンス回路が、固定
容量のキャパシタ１３，１４，１６，１７と、ゲート電
位に応じて抵抗値が変化するＭＯＳトランジスタ１５と
によって構成されていることから、第１実施形態の場合
と同様の作用効果を奏する。ただし、本変形例に係るＶ
ＣＯ回路では、第１実施形態に係るＶＣＯ回路に比べ
て、抵抗２３，２４での電圧降下分だけ動作電圧が下が
ることになる。
も、共振回路２１′の可変インピーダンス回路が、固定
容量のキャパシタ１３，１４，１６，１７と、ゲート電
位に応じて抵抗値が変化するＭＯＳトランジスタ１５と
によって構成されていることから、第１実施形態の場合
と同様の作用効果を奏する。ただし、本変形例に係るＶ
ＣＯ回路では、第１実施形態に係るＶＣＯ回路に比べ
て、抵抗２３，２４での電圧降下分だけ動作電圧が下が
ることになる。
【００２６】［第２変形例］図３は、第１実施形態の第
２変形例に係るＶＣＯ回路の回路構成例を示す回路図で
あり、図中、図１と同等部分には同一符号を付して示し
ている。この第２の変形例に係るＬＣ発振型ＶＣＯ回路
では、負性抵抗回路２２′が、電界効果型トランジスタ
である一対のＭＯＳトランジスタ２６，２７および電流
源２８からなる差動アンプによって構成されている。
２変形例に係るＶＣＯ回路の回路構成例を示す回路図で
あり、図中、図１と同等部分には同一符号を付して示し
ている。この第２の変形例に係るＬＣ発振型ＶＣＯ回路
では、負性抵抗回路２２′が、電界効果型トランジスタ
である一対のＭＯＳトランジスタ２６，２７および電流
源２８からなる差動アンプによって構成されている。
【００２７】この負性抵抗回路２２′において、一対の
ＭＯＳトランジスタ２６，２７は、各ソース（一方の電
極）が共通に接続されかつ各ドレインがインダクタ１
１，１２の各一端にそれぞれ接続されるとともに、各ゲ
ート（制御電極）が相手側のトランジスタ２７，２６の
各ドレインにそれぞれ接続されている。電流源２８は、
ＭＯＳトランジスタ２６，２７のソース共通接続点とグ
ランドとの間に接続されている。
ＭＯＳトランジスタ２６，２７は、各ソース（一方の電
極）が共通に接続されかつ各ドレインがインダクタ１
１，１２の各一端にそれぞれ接続されるとともに、各ゲ
ート（制御電極）が相手側のトランジスタ２７，２６の
各ドレインにそれぞれ接続されている。電流源２８は、
ＭＯＳトランジスタ２６，２７のソース共通接続点とグ
ランドとの間に接続されている。
【００２８】この第２変形例に係るＶＣＯ回路では、負
性抵抗回路２２′の差動アンプがＭＯＳトランジスタに
よって構成されている点で第１実施形態に係るＶＣＯ回
路と相違するのみであり、共振回路２２の可変インピー
ダンス回路が、固定容量のキャパシタ１３，１４，１
６，１７とＭＯＳトランジスタ１５とによって構成され
ている点に変わりはない。したがって、本変形例におい
ても、第１実施形態の場合と同様の作用効果を奏する。
性抵抗回路２２′の差動アンプがＭＯＳトランジスタに
よって構成されている点で第１実施形態に係るＶＣＯ回
路と相違するのみであり、共振回路２２の可変インピー
ダンス回路が、固定容量のキャパシタ１３，１４，１
６，１７とＭＯＳトランジスタ１５とによって構成され
ている点に変わりはない。したがって、本変形例におい
ても、第１実施形態の場合と同様の作用効果を奏する。
【００２９】［第２実施形態］図４は、本発明の第２実
施形態に係るＶＣＯ回路の回路構成例を示す回路図であ
り、図中、図１と同等部分には同一符号を付して示して
いる。本実施形態において、共振回路２１は、第１実施
形態の場合と同様に、各一端が電源ＶＣＣに接続された
インダクタ１１，１２と、これらインダクタ１１，１２
の各他端に各一端が接続された固定容量のキャパシタ１
３，１４と、これらキャパシタ１３，１４の各他端間に
接続されたＭＯＳトランジスタ１５と、インダクタ１
１，１２の各他端間に直列に接続されたキャパシタ１
６，１７とから構成されている。
施形態に係るＶＣＯ回路の回路構成例を示す回路図であ
り、図中、図１と同等部分には同一符号を付して示して
いる。本実施形態において、共振回路２１は、第１実施
形態の場合と同様に、各一端が電源ＶＣＣに接続された
インダクタ１１，１２と、これらインダクタ１１，１２
の各他端に各一端が接続された固定容量のキャパシタ１
３，１４と、これらキャパシタ１３，１４の各他端間に
接続されたＭＯＳトランジスタ１５と、インダクタ１
１，１２の各他端間に直列に接続されたキャパシタ１
６，１７とから構成されている。
【００３０】一方、負性抵抗回路２９は、一対のバイポ
ーラトランジスタ１８，１９、電流源２０、固定容量の
キャパシタ３０，３１および抵抗３２，３３から構成さ
れている。一対のバイポーラトランジスタ１８，１９
は、各エミッタが共通に接続されかつ各コレクタがイン
ダクタ１１，１２の各他端に接続されている。
ーラトランジスタ１８，１９、電流源２０、固定容量の
キャパシタ３０，３１および抵抗３２，３３から構成さ
れている。一対のバイポーラトランジスタ１８，１９
は、各エミッタが共通に接続されかつ各コレクタがイン
ダクタ１１，１２の各他端に接続されている。
【００３１】電流源２０は、これらトランジスタ１８，
１９のエミッタ共通接続点とグランドとの間に接続され
ている。キャパシタ３０，３１は、バイポーラトランジ
スタ１８，１９の各ベースと相手側のトランジスタ１
９，１８の各コレクタとの間に接続されている。抵抗３
２，３３は、バイポーラトランジスタ１８，１９の各ベ
ースと直流電源Ｅの負極性との間に接続されている。
１９のエミッタ共通接続点とグランドとの間に接続され
ている。キャパシタ３０，３１は、バイポーラトランジ
スタ１８，１９の各ベースと相手側のトランジスタ１
９，１８の各コレクタとの間に接続されている。抵抗３
２，３３は、バイポーラトランジスタ１８，１９の各ベ
ースと直流電源Ｅの負極性との間に接続されている。
【００３２】上記構成の第２実施形態に係るＬＣ発振型
ＶＣＯ回路においても、共振回路２１の可変インピーダ
ンス回路が、固定容量のキャパシタ１３，１４，１６，
１７と、ゲート電位に応じて抵抗値が変化するＭＯＳト
ランジスタ１５とによって構成されていることから、第
１実施形態の場合と同様の作用効果を奏する。
ＶＣＯ回路においても、共振回路２１の可変インピーダ
ンス回路が、固定容量のキャパシタ１３，１４，１６，
１７と、ゲート電位に応じて抵抗値が変化するＭＯＳト
ランジスタ１５とによって構成されていることから、第
１実施形態の場合と同様の作用効果を奏する。
【００３３】これに加えて、本実施形態に係るＬＣ発振
型ＶＣＯ回路では、負性抵抗回路２９において、バイポ
ーラトランジスタ１８，１９の各ベースと相手側のトラ
ンジスタ１９，１８の各コレクタとを容量結合するとと
もに、これらトランジスタ１８，１９には直流電源Ｅか
らベース電圧を与えるようにしているので、例えば電源
電圧ＶＣＣが低い場合に各トランジスタ１８，１９が飽
和してしまうのを防止できる利点がある。換言すれば、
本実施形態に係るＬＣ発振型ＶＣＯ回路は、電源電圧Ｖ
ＣＣが低くても正常に動作できる。
型ＶＣＯ回路では、負性抵抗回路２９において、バイポ
ーラトランジスタ１８，１９の各ベースと相手側のトラ
ンジスタ１９，１８の各コレクタとを容量結合するとと
もに、これらトランジスタ１８，１９には直流電源Ｅか
らベース電圧を与えるようにしているので、例えば電源
電圧ＶＣＣが低い場合に各トランジスタ１８，１９が飽
和してしまうのを防止できる利点がある。換言すれば、
本実施形態に係るＬＣ発振型ＶＣＯ回路は、電源電圧Ｖ
ＣＣが低くても正常に動作できる。
【００３４】なお、本実施形態においても、第１実施形
態の場合と同様に、共振回路２１の両端Ａ，ＡＮ間に１
個あるいは３個以上のキャパシタを接続する構成や、Ｍ
ＯＳトランジスタ１５の片側にのみキャパシタを接続す
る構成などを採ることが可能であり、また第１，第２変
形例と同様の変形も可能である。
態の場合と同様に、共振回路２１の両端Ａ，ＡＮ間に１
個あるいは３個以上のキャパシタを接続する構成や、Ｍ
ＯＳトランジスタ１５の片側にのみキャパシタを接続す
る構成などを採ることが可能であり、また第１，第２変
形例と同様の変形も可能である。
【００３５】図５は、本発明に係るＰＬＬ回路の構成の
一例を示すブロック図である。本例に係るＰＬＬ回路
は、位相検出（ＰＤ）回路４１および周波数検出（Ｆ
Ｄ）回路４２を有する構成となっており、その動作は次
の通りである。
一例を示すブロック図である。本例に係るＰＬＬ回路
は、位相検出（ＰＤ）回路４１および周波数検出（Ｆ
Ｄ）回路４２を有する構成となっており、その動作は次
の通りである。
【００３６】先ず、周波数検出回路４２において、入力
信号ＤＡＴＡとクロック信号（ＩＣＬＫ，ＱＣＬＫ）と
の周波数比較を行う。そして、その比較結果に基づいて
チャージポンプ（ＣＰ）回路４４およびループフィルタ
４５介してＶＣＯ回路４６の周波数クロックＶＣＯＣＬ
Ｋの周波数を制御することにより、目標の発振周波数に
引き込む。なお、クロック信号（ＩＣＬＫ，ＱＣＬＫ）
は、クロック発生器４７において、ＶＣＯ回路４６の発
振周波数クロックＶＣＯＣＬＫに基づいて生成される。
信号ＤＡＴＡとクロック信号（ＩＣＬＫ，ＱＣＬＫ）と
の周波数比較を行う。そして、その比較結果に基づいて
チャージポンプ（ＣＰ）回路４４およびループフィルタ
４５介してＶＣＯ回路４６の周波数クロックＶＣＯＣＬ
Ｋの周波数を制御することにより、目標の発振周波数に
引き込む。なお、クロック信号（ＩＣＬＫ，ＱＣＬＫ）
は、クロック発生器４７において、ＶＣＯ回路４６の発
振周波数クロックＶＣＯＣＬＫに基づいて生成される。
【００３７】次に、位相検出回路４１において、入力信
号ＤＡＴＡとＶＣＯ回路４６の発振周波数クロックＶＣ
ＯＣＬＫとの位相比較を行う。そして、その比較結果に
基づいてチャージポンプ回路４３およびループフィルタ
４５を介してＶＣＯ回路４６の発振周波数クロックＶＣ
ＯＣＬＫの位相を制御することにより、入力信号ＤＡＴ
Ａの位相に対してＶＣＯ回路４６の発振周波数クロック
ＶＣＯＣＬＫの位相を一致させる。
号ＤＡＴＡとＶＣＯ回路４６の発振周波数クロックＶＣ
ＯＣＬＫとの位相比較を行う。そして、その比較結果に
基づいてチャージポンプ回路４３およびループフィルタ
４５を介してＶＣＯ回路４６の発振周波数クロックＶＣ
ＯＣＬＫの位相を制御することにより、入力信号ＤＡＴ
Ａの位相に対してＶＣＯ回路４６の発振周波数クロック
ＶＣＯＣＬＫの位相を一致させる。
【００３８】上記構成のＰＬＬ回路において、ＶＣＯ回
路４６として、先述した第１実施形態あるいはその変形
例に係るＬＣ発振型ＶＣＯ回路、または第２実施形態あ
るいはその変形例に係るＬＣ発振型ＶＣＯ回路が用いら
れる。これにより、これらＶＣＯ回路は、先述したよう
に、ジッタが小さくかつ発振周波数の可変範囲が広いこ
とから、精度が高く、安定したＰＬＬ動作が可能なＰＬ
Ｌ回路を構成でき、特に集積回路化を図る場合に有用な
ものとなる。
路４６として、先述した第１実施形態あるいはその変形
例に係るＬＣ発振型ＶＣＯ回路、または第２実施形態あ
るいはその変形例に係るＬＣ発振型ＶＣＯ回路が用いら
れる。これにより、これらＶＣＯ回路は、先述したよう
に、ジッタが小さくかつ発振周波数の可変範囲が広いこ
とから、精度が高く、安定したＰＬＬ動作が可能なＰＬ
Ｌ回路を構成でき、特に集積回路化を図る場合に有用な
ものとなる。
【００３９】なお、本発明は、図５に示した回路構成の
ＰＬＬ回路への適用に限られるものではなく、周波数検
出回路４２を持たないＰＬＬ回路など、ＶＣＯ回路を有
するＰＬＬ回路全般に適用可能である。
ＰＬＬ回路への適用に限られるものではなく、周波数検
出回路４２を持たないＰＬＬ回路など、ＶＣＯ回路を有
するＰＬＬ回路全般に適用可能である。
【００４０】図６は、本発明に係る光通信受信装置の構
成の一例を示すブロック図である。図６において、光信
号が光検出器（ＰＤ）５１で受光され、ここで電気信号
に変換されて信号電流として出力される。この信号電流
は、Ｉ（電流）−Ｖ（電圧）変換回路５２で信号電圧に
変換され、アンプ５３で増幅されてリタイミング回路５
４およびＰＬＬ回路５５に供給される。
成の一例を示すブロック図である。図６において、光信
号が光検出器（ＰＤ）５１で受光され、ここで電気信号
に変換されて信号電流として出力される。この信号電流
は、Ｉ（電流）−Ｖ（電圧）変換回路５２で信号電圧に
変換され、アンプ５３で増幅されてリタイミング回路５
４およびＰＬＬ回路５５に供給される。
【００４１】ＰＬＬ回路５５は、アンプ５３から供給さ
れる受信データからそれに含まれるクロック成分を抽出
し、このクロック成分に位相同期した新たなクロック信
号を生成してリタイミング回路５４に供給するために設
けられたものである。このＰＬＬ回路５５として、上記
構成のＰＬＬ回路が用いられる。リタイミング回路５４
は、ＰＬＬ回路５４から与えられるクロック信号に基づ
いて、アンプ５３から供給される受信データをリタイミ
ング（一種の波形整形）して出力する。
れる受信データからそれに含まれるクロック成分を抽出
し、このクロック成分に位相同期した新たなクロック信
号を生成してリタイミング回路５４に供給するために設
けられたものである。このＰＬＬ回路５５として、上記
構成のＰＬＬ回路が用いられる。リタイミング回路５４
は、ＰＬＬ回路５４から与えられるクロック信号に基づ
いて、アンプ５３から供給される受信データをリタイミ
ング（一種の波形整形）して出力する。
【００４２】このように、例えばＮＲＺのディジタルデ
ータを用いる光通信において、その受信装置のＰＬＬ回
路５５として、上記構成のＰＬＬ回路、即ちＶＣＯ回路
として、先述した第１実施形態あるいはその変形例に係
るＬＣ発振型ＶＣＯ回路、または第２実施形態あるいは
その変形例に係るＬＣ発振型ＶＣＯ回路を用いた構成の
ＰＬＬ回路を用いることにより、当該ＰＬＬ回路は精度
が高く、安定したＰＬＬ動作が可能であるため、リタイ
ミング回路５４でのリタイミング処理をより確実に行え
ることになる。
ータを用いる光通信において、その受信装置のＰＬＬ回
路５５として、上記構成のＰＬＬ回路、即ちＶＣＯ回路
として、先述した第１実施形態あるいはその変形例に係
るＬＣ発振型ＶＣＯ回路、または第２実施形態あるいは
その変形例に係るＬＣ発振型ＶＣＯ回路を用いた構成の
ＰＬＬ回路を用いることにより、当該ＰＬＬ回路は精度
が高く、安定したＰＬＬ動作が可能であるため、リタイ
ミング回路５４でのリタイミング処理をより確実に行え
ることになる。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
固定容量のキャパシタと、ゲート電位に応じて抵抗値が
変化する電界効果トランジスタとによって共振回路の可
変インピーダンス回路を構成したことにより、当該イン
ピーダンス回路の容量変化率を±３０％以上とすること
が可能となり、半導体の製造工程におけるばらつきを十
分カバーできるため、ジッタが小さいというＬＣ発振型
の利点を活かしつつ、発振周波数の可変範囲が広いＶＣ
Ｏ回路を集積回路化することが可能となる。
固定容量のキャパシタと、ゲート電位に応じて抵抗値が
変化する電界効果トランジスタとによって共振回路の可
変インピーダンス回路を構成したことにより、当該イン
ピーダンス回路の容量変化率を±３０％以上とすること
が可能となり、半導体の製造工程におけるばらつきを十
分カバーできるため、ジッタが小さいというＬＣ発振型
の利点を活かしつつ、発振周波数の可変範囲が広いＶＣ
Ｏ回路を集積回路化することが可能となる。
【図１】本発明の第１実施形態に係るＶＣＯ回路の回路
例を示す回路図である。
例を示す回路図である。
【図２】第１実施形態の第１変形例に係るＶＣＯ回路の
回路例を示す回路図である。
回路例を示す回路図である。
【図３】第１実施形態の第２変形例に係るＶＣＯ回路の
回路例を示す回路図である。
回路例を示す回路図である。
【図４】本発明の第２実施形態に係るＶＣＯ回路の回路
例を示す回路図である。
例を示す回路図である。
【図５】本発明に係るＰＬＬ回路の構成の一例を示すブ
ロック図である。
ロック図である。
【図６】本発明に係る光通信受信装置の構成の一例を示
すブロック図である。
すブロック図である。
【図７】ＬＣ発振型ＶＣＯ回路の従来例を示す回路図で
ある。
ある。
１１，１２，２５…インダクタ、１３，１４，１６，１
７，３０，３１…固定容量のキャパシタ、１５，２６，
２７…ＭＯＳトランジスタ、１８，１９…バイポーラト
ランジスタ、２０，２８…電流源、２１，２１′…共振
回路、２２，２２′，２９…負性抵抗回路
７，３０，３１…固定容量のキャパシタ、１５，２６，
２７…ＭＯＳトランジスタ、１８，１９…バイポーラト
ランジスタ、２０，２８…電流源、２１，２１′…共振
回路、２２，２２′，２９…負性抵抗回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J081 AA02 CC07 DD11 EE02 EE03 EE16 FF09 FF18 KK02 KK08 KK13 KK22 LL01 LL04 MM01 5J106 AA01 AA04 CC03 CC24 CC32 DD32 GG01 HH01 JJ01 KK12 KK25 5K002 AA03 CA03 DA07
Claims (9)
- 【請求項１】 容量値が固定のキャパシタと電界効果型
トランジスタとが直列に接続されてなり、前記電界効果
型トランジスタのゲートに印加される制御電圧に応じて
インピーダンスが変化する可変インピーダンス回路と、 前記可変インピーダンス回路の両端と第１の電源との間
に接続されて前記可変インピーダンス回路と共に共振回
路を構成する一対のインダクタと、 前記可変インピーダンス回路の両端と第２の電源との間
に接続された負性抵抗回路とを備えたことを特徴とする
電圧制御発振回路。 - 【請求項２】 前記負性抵抗回路は、各一方の電極が前
記可変インピーダンス回路の両端にそれぞれ接続され、
各制御電極が相手側の各一方の電極にそれぞれ接続され
た一対のトランジスタを有する差動アンプからなること
を特徴とする請求項１記載の電圧制御発振回路。 - 【請求項３】 前記負性抵抗回路は、各一方の電極が前
記可変インピーダンス回路の両端にそれぞれ接続され、
各制御電極が相手側の各一方の電極にそれぞれ容量結合
された一対のトランジスタを有し、これら一対のトラン
ジスタの各制御電極には所定の電位が与えられる差動ア
ンプからなることを特徴とする請求項１記載の電圧制御
発振回路。 - 【請求項４】 電圧制御発振回路と、前記電圧制御発振
回路の発振周波数に基づく周波数信号と入力信号との位
相を比較し、その比較結果に基づいて前記電圧制御発振
回路の発振周波数を制御する位相検出回路とを含む位相
ロックループ回路であって、 前記電圧制御発振回路は、 容量値が固定のキャパシタと電界効果型トランジスタと
が直列に接続されてなり、前記電界効果型トランジスタ
のゲートに印加される制御電圧に応じてインピーダンス
が変化する可変インピーダンス回路と、 前記可変インピーダンス回路の両端と第１の電源との間
に接続されて前記可変インピーダンス回路と共に共振回
路を構成する一対のインダクタと、 前記可変インピーダンス回路の両端と第２の電源との間
に接続された負性抵抗回路とを有することを特徴とする
位相ロックループ回路。 - 【請求項５】 前記負性抵抗回路は、各一方の電極が前
記可変インピーダンス回路の両端にそれぞれ接続され、
各制御電極が相手側の各一方の電極にそれぞれ接続され
た一対のトランジスタを有する差動アンプからなること
を特徴とする請求項４記載の位相ロックループ回路。 - 【請求項６】 前記負性抵抗回路は、各一方の電極が前
記可変インピーダンス回路の両端にそれぞれ接続され、
各制御電極が相手側の各一方の電極にそれぞれ容量結合
された一対のトランジスタを有し、これら一対のトラン
ジスタの各制御電極には所定の電位が与えられる差動ア
ンプからなることを特徴とする請求項４記載の位相ロッ
クループ回路。 - 【請求項７】 光信号を受光し、この光信号を電気信号
に変換して出力する受光手段と、前記受光手段の出力信
号に同期したクロック信号を生成する位相ロックループ
回路と、前記位相ロックループ回路で生成されたクロッ
ク信号に基づいて前記受光手段の出力信号に対してリタ
イミング処理を行うリタイミング回路とを具備する光通
信受信装置であって、 前記位相ロックループ回路は、 容量値が固定のキャパシタと電界効果型トランジスタと
が直列に接続されてなり、前記電界効果型トランジスタ
のゲートに印加される制御電圧に応じてインピーダンス
が変化する可変インピーダンス回路、前記可変インピー
ダンス回路の両端と第１の電源との間に接続されて前記
可変インピーダンス回路と共に共振回路を構成する一対
のインダクタおよび前記可変インピーダンス回路の両端
と第２の電源との間に接続された負性抵抗回路を有する
電圧制御発振回路と、 前記電圧制御発振回路の発振周波数に基づく周波数信号
と入力信号との位相を比較し、その比較結果に基づいて
前記電圧制御発振回路の発振周波数を制御する位相検出
回路とを有することを特徴とする光通信受信装置。 - 【請求項８】 前記負性抵抗回路は、各一方の電極が前
記可変インピーダンス回路の両端にそれぞれ接続され、
各制御電極が相手側の各一方の電極にそれぞれ接続され
た一対のトランジスタを有する差動アンプからなること
を特徴とする請求項７記載の光通信受信装置。 - 【請求項９】 前記負性抵抗回路は、各一方の電極が前
記可変インピーダンス回路の両端にそれぞれ接続され、
各制御電極が相手側の各一方の電極にそれぞれ容量結合
された一対のトランジスタを有し、これら一対のトラン
ジスタの各制御電極には所定の電位が与えられる差動ア
ンプからなることを特徴とする請求項７記載の光通信受
信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000353762A JP2002158539A (ja) | 2000-11-21 | 2000-11-21 | 電圧制御発振回路、位相ロックループ回路および光通信受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000353762A JP2002158539A (ja) | 2000-11-21 | 2000-11-21 | 電圧制御発振回路、位相ロックループ回路および光通信受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002158539A true JP2002158539A (ja) | 2002-05-31 |
Family
ID=18826468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000353762A Pending JP2002158539A (ja) | 2000-11-21 | 2000-11-21 | 電圧制御発振回路、位相ロックループ回路および光通信受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002158539A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101527540B (zh) * | 2008-01-09 | 2011-08-17 | 台湾积体电路制造股份有限公司 | 具有合并的mos和双极器件的压控振荡器和混频器 |
| KR20150103565A (ko) | 2014-03-03 | 2015-09-11 | 한국과학기술원 | 디지털 제어 발진기, 그를 이용한 디지털 위상 고정 루프 및 디지털 제어 발진기 제어 방법 |
-
2000
- 2000-11-21 JP JP2000353762A patent/JP2002158539A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101527540B (zh) * | 2008-01-09 | 2011-08-17 | 台湾积体电路制造股份有限公司 | 具有合并的mos和双极器件的压控振荡器和混频器 |
| KR20150103565A (ko) | 2014-03-03 | 2015-09-11 | 한국과학기술원 | 디지털 제어 발진기, 그를 이용한 디지털 위상 고정 루프 및 디지털 제어 발진기 제어 방법 |
| KR101586796B1 (ko) | 2014-03-03 | 2016-01-20 | 한국과학기술원 | 디지털 제어 발진기, 그를 이용한 디지털 위상 고정 루프 및 디지털 제어 발진기 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902929B2 (en) | Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop | |
| US6943637B2 (en) | Voltage controlled oscillator circuit for a low power electronic device | |
| US6954090B2 (en) | Charge pump having reduced switching noise | |
| JPS585537B2 (ja) | 可変周波数発振器システム | |
| US20060220754A1 (en) | Voltage controlled oscillator | |
| US10396806B1 (en) | Voltage regulator based loop filter for loop circuit and loop filtering method | |
| JP2000022521A (ja) | 分周器 | |
| US20080252390A1 (en) | Crystal oscillator circuit | |
| EP0945986A2 (en) | Charge pump circuit for PLL | |
| US7061338B2 (en) | Average controlled (AC) resonator driver | |
| US7126435B2 (en) | Voltage controlled oscillator amplitude control circuit | |
| CN114499512A (zh) | 双环路锁相环 | |
| Anand et al. | A 2.75 Gb/s CMOS clock recovery circuit with broad capture range | |
| US5896070A (en) | Voltage or current controlled emitter-coupled multivibrator with pull-down amplifiers | |
| US7501907B1 (en) | Self-biased active VCO level shifter | |
| US6724273B1 (en) | Filter circuitry for voltage controlled oscillator | |
| JP2002158539A (ja) | 電圧制御発振回路、位相ロックループ回路および光通信受信装置 | |
| CA1289632C (en) | Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop | |
| JP2023036827A (ja) | デューティ比補正回路 | |
| CN111224621B (zh) | 自动幅度控制振荡电路及无晶体高精度时钟生成器 | |
| US5631590A (en) | Synchronized clock signal regenerating circuit | |
| EP0957584B1 (en) | Phase locked loop circuit and control method thereof | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JPH09331250A (ja) | チャージポンプ回路及びｐｌｌ周波数シンセサイザ | |
| JPH02130026A (ja) | フェーズロックループ回路 |