JP2002151408A - Method of manufacturing semiconductor thin film - Google Patents

Method of manufacturing semiconductor thin film

Info

Publication number
JP2002151408A
JP2002151408A JP2000348524A JP2000348524A JP2002151408A JP 2002151408 A JP2002151408 A JP 2002151408A JP 2000348524 A JP2000348524 A JP 2000348524A JP 2000348524 A JP2000348524 A JP 2000348524A JP 2002151408 A JP2002151408 A JP 2002151408A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
crystal
semiconductor
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000348524A
Other languages
Japanese (ja)
Inventor
Takashi Noguchi
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000348524A priority Critical patent/JP2002151408A/en
Publication of JP2002151408A publication Critical patent/JP2002151408A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for forming a semiconductor film of face direction [111] preferentially directed in mobility and uniformity with a good controllability. SOLUTION: An amorphous semiconductor film 12 is formed on substrates 10 and 11, a mask layer 15 having a plurality of openings 16 of a very small diameter is formed on the amorphous semiconductor film 12 as positioned nearly in the center of a honeycomb shape, crystalline nuclei are formed by light irradiation from the side of the mask layer in zones of the amorphous semiconductor film 12 corresponding to the openings 16, and the crystalline nuclei are grown by irradiation of an energy beam to thereby form a semiconductor thin film preferentially oriented to face direction [111] with a good controllability.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は光照射によるエネル
ギーから半導体薄膜を結晶化させる半導体薄膜の製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor thin film by crystallizing the semiconductor thin film from energy by light irradiation.

【0002】[0002]

【従来の技術】薄膜トランジスタ(TFT)などの任意の
基板上で駆動するデバイスの開発が進められており、薄
膜トランジスタは液晶表示装置の液晶部の制御素子とし
て用いられることがあり、集積回路における駆動素子な
どとしても用いられている。この薄膜トランジスタに対
する要求としては、キャリア移動度、導電率、サブスレ
ショルド特性、オン/オフ電流比といった電気的特性の
高性能化が要求されている。そして、このような半導体
薄膜の電気的特性を向上させるために、SPC技術(So
lid Phase Crystallization、非晶質シリコンからの
固相結晶化)やELA技術(Excimer Laser Anneal、エ
キシマレーザーを用いた溶融結晶化)などが検討されて
いる。
2. Description of the Related Art Development of devices that can be driven on an arbitrary substrate such as thin film transistors (TFTs) is underway. Thin film transistors are sometimes used as control elements in a liquid crystal portion of a liquid crystal display device. It is also used as such. As a demand for the thin film transistor, there is a demand for higher performance of electrical characteristics such as carrier mobility, conductivity, subthreshold characteristics, and on / off current ratio. In order to improve the electrical characteristics of such a semiconductor thin film, the SPC technology (So
Lid Phase Crystallization (solid phase crystallization from amorphous silicon) and ELA technology (melt crystallization using Excimer Laser Anneal, excimer laser) are being studied.

【0003】ところで、このような電気的特性の要求を
満たす半導体材料の1つとして、先に本件発明者は、所
謂準単結晶なる結晶構造についての技術を考案し、特開
平11‐145056号公報にほぼ単結晶からなる半導
体薄膜とそれについての製法を開示している。この所謂
準単結晶は、単結晶に準ずる結晶構造を有するものであ
って、半導体からなるほぼ単結晶の複数の結晶粒からな
り、それら結晶粒は一面方位に優先配向しており、該結
晶粒のうちの互いに隣接する結晶粒は少なくともその粒
界の一部で互いにほぼ格子整合していることを特徴とし
ている。
Meanwhile, as one of the semiconductor materials satisfying such requirements of the electrical characteristics, the present inventors have previously devised a technique for a so-called quasi-single-crystal structure, and disclosed in Japanese Patent Application Laid-Open No. H11-145056. Discloses a semiconductor thin film substantially composed of a single crystal and a manufacturing method therefor. This so-called quasi-single crystal has a crystal structure similar to that of a single crystal, and is composed of a plurality of substantially single crystal grains made of a semiconductor, and the crystal grains are preferentially oriented in one plane direction. Are characterized by being substantially lattice-matched to each other at least at a part of the grain boundary.

【0004】[0004]

【発明が解決しようとする課題】上記公報に記載される
所謂準単結晶はその面方位が一方向に優先配向している
ことを特徴とする。しかしながら、実際に結晶成長をさ
せてみると所望の面方位の制御が容易ではないという問
題が生ずる。すなわち薄膜トランジスタなどの薄膜デバ
イスを製造する場合においては、特に{111}面方位
の結晶を用いた方が粒界が整合し易いため、任意の位置
に薄膜デバイスを形成することができ、同時に、薄膜の
種々の場所に形成した場合でも、その素子特性が均一に
なるといった長所が得られる。しかしながら{111}
面方位に優先配向した結晶粒を如何に形成するのかつい
ては、有効な製造方法が確立されておらず、高性能の薄
膜半導体素子を製造する上での解決すべき課題となって
いた。
The so-called quasi-single crystal described in the above publication is characterized in that its plane orientation is preferentially oriented in one direction. However, when crystal growth is actually performed, there arises a problem that it is not easy to control a desired plane orientation. That is, in the case of manufacturing a thin film device such as a thin film transistor, in particular, it is easier to use a crystal having a {111} plane orientation so that grain boundaries can be more easily aligned. Therefore, a thin film device can be formed at an arbitrary position. Even when formed in various places, the advantage that the element characteristics are uniform can be obtained. However {111}
Until how to form crystal grains preferentially oriented in the plane direction, no effective manufacturing method has been established, and this has been a problem to be solved in manufacturing a high-performance thin-film semiconductor device.

【0005】そこで、本発明は所謂準単結晶を得るため
の半導体薄膜の製造方法において、特に{111}面方
位の結晶を制御性良く得るための製造方法を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor thin film for obtaining a so-called quasi-single crystal, in particular, a method for obtaining a crystal having a {111} plane orientation with good controllability.

【0006】[0006]

【課題を解決するための手段】上述の課題を解決するた
め、本件発明者は、鋭意研究の末、核形成領域が例えば
1.2μm程度と比較的大きく且つ多結晶粒径が大きい
時には多結晶粒(マイクロポリシリコン)が生成され且
つその外側には樹枝状および円盤状の結晶粒が成長し、
逆に例えば0.5μm程度と核形成領域が比較的小さい
場合では多結晶粒(マイクロポリシリコン)が生成され
る領域は少ないという現象を見出した。この結果を踏ま
え、結晶性に優位性が見られる{111}面方位の結晶
核については、核形成用に微少な開口部を形成すること
が有利であり、さらに結晶核からの結晶成長について
も、この結晶核制御とエキシマレーザーなどのエネルギ
ービームの照射との組み合わせが極めて有効であるとの
知見が得られた。
In order to solve the above-mentioned problems, the present inventors have made intensive studies and found that when the nucleation region is relatively large, for example, about 1.2 μm, and the polycrystal grain size is large, the polycrystal is large. Grains (micropolysilicon) are generated and dendritic and disk-shaped grains grow on the outside,
Conversely, it has been found that when the nucleation region is relatively small, for example, about 0.5 μm, the region where polycrystalline grains (micropolysilicon) is generated is small. Based on this result, it is advantageous to form a small opening for nucleation for the crystal nucleus of the {111} plane orientation, which is superior in crystallinity, and also for the crystal growth from the crystal nucleus. It has been found that the combination of this crystal nucleus control and irradiation with an energy beam such as an excimer laser is extremely effective.

【0007】すなわち、本発明の半導体薄膜の製造方法
は、基板上に非晶質半導体膜を形成する工程と、前記非
晶質半導体膜上にハニカム形状の略中心に位置する微小
径の複数の開口部を有するマスク層を形成する工程と、
前記開口部に対応する前記非晶質半導体膜の領域に結晶
核を前記マスク層側からの光照射によって形成する工程
と、前記結晶核をエネルギービームの照射によって結晶
成長させて半導体薄膜を形成する工程とを有することを
特徴とする。
That is, a method of manufacturing a semiconductor thin film according to the present invention comprises the steps of: forming an amorphous semiconductor film on a substrate; Forming a mask layer having an opening;
Forming a crystal nucleus in a region of the amorphous semiconductor film corresponding to the opening by irradiating light from the mask layer side; and forming a semiconductor thin film by growing the crystal nucleus by irradiation of an energy beam. And a process.

【0008】上述の製造方法において、結晶性に優位性
が見られる{111}面方位の結晶核は、結晶学的には
正六角形状であり、現実的には多少の熱的な不均一性に
よって円盤状とされることもあるが、その場合の平面に
おける最密構造がハニカム形状となる。従って、微小径
の複数の開口部をハニカム形状の各セルの略中心に位置
させることで、{111}面方位の結晶成長に最適なも
のとなる。エネルギービームの照射によって結晶核から
の結晶成長を短時間にすることができるが、エネルギー
ビームの照射によるために結晶粒同士は粒界部で面方位
の整合を簡単にとることができる。
In the above-described manufacturing method, the crystal nucleus of the {111} plane orientation, which is superior in crystallinity, has a regular hexagonal shape crystallographically, and actually has some thermal non-uniformity. In some cases, the closest-packed structure in a plane is a honeycomb shape. Therefore, by arranging a plurality of small-diameter openings substantially at the center of each honeycomb-shaped cell, it becomes optimal for crystal growth in the {111} plane orientation. Although the growth of the crystal from the crystal nucleus can be shortened by the irradiation of the energy beam, the crystal orientation of the crystal grains can be easily adjusted at the grain boundary portion by the irradiation of the energy beam.

【0009】[0009]

【発明の実施の形態】以下、図面を参照しながら、好ま
しい本発明の実施形態について説明する。本実施形態は
シリコンを半導体とする{111}面方位の結晶粒を生
成し成長させる準単結晶半導体膜の形成方法である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. The present embodiment is a method for forming a quasi-single-crystal semiconductor film that generates and grows crystal grains having a {111} plane orientation using silicon as a semiconductor.

【0010】まず、図1の(a)に示すように、シリコ
ン単結晶基板10上に酸化シリコン層11を形成して、
SOI構造とする。基板自体は図1のようにシリコン単結
晶基板10上に酸化シリコン層11を形成した構造であ
っても良く、或いは、ガラス基板のような絶縁基板であ
っても良い。酸化シリコン層11上に非晶質半導体膜と
して非晶質シリコン層12が減圧CVD法などにより形
成される。非晶質シリコン層12の膜厚は約10nmから
約100nmの範囲であり、本実施形態において、非晶質
シリコン層12の膜厚は40nm程度であり、形成温度は
610℃程度である。次にこの非晶質シリコン層12に
核発生の潜伏時間を長くするために、Si イオン注入
を施す。このイオン注入の条件を例示すると注入エネル
ギー20keV、ドーズ量1.5x1015cm−2であ
る。
First, as shown in FIG.
Forming a silicon oxide layer 11 on a single crystal substrate 10
SOI structure. The substrate itself is silicon bonded as shown in Fig. 1.
Having a silicon oxide layer 11 formed on a crystalline substrate 10
Or an insulating substrate such as a glass substrate.
May be. An amorphous semiconductor film on the silicon oxide layer 11;
And the amorphous silicon layer 12 is formed by a low pressure CVD method or the like.
Is done. The thickness of the amorphous silicon layer 12 is about 10 nm
In the range of about 100 nm, and in this embodiment, amorphous
The thickness of the silicon layer 12 is about 40 nm, and the formation temperature is
It is about 610 ° C. Next, the amorphous silicon layer 12
In order to increase the incubation time of nucleation, Si +Ion implantation
Is applied. As an example of the conditions for this ion implantation, implantation energy
Energy 20keV, dose 1.5x10Fifteencm-2In
You.

【0011】次に、図1の(b)に示すように、反射防
止膜としてCVDSiO膜14を形成し、その上にマ
スク層となる多結晶シリコン層15を膜厚約100nm
となるように形成する。この多結晶シリコン層15には
開口部16がフォトリソグラフィー技術を用いて形成さ
れる。ここで開口部の大きさは微小径であり、その直径
が1μm以下となるサイズにすなわち直径dが1
μmまたはサブミクロンにすることができ、好ましくは
0.01μmから0.7μmの範囲とされ、より好まし
くは0.02μmから0.5μmの範囲とされる。基板
主面を水平に支持した場合の開口部16の水平面形状
は、円形、楕円形、正方形、長方形、六角形あるいはそ
の他の多角形の形状とされ、角が丸みを帯びている形状
を含む。開口部16の垂直面形状はフォトリソグラフィ
ー技術を用いて形成されることから側壁が垂直な矩形断
面とされるが、特にこれに限定されずテーパーなどを有
していても良い。
Next, as shown in FIG. 1B, a CVD SiO 2 film 14 is formed as an antireflection film, and a polycrystalline silicon layer 15 serving as a mask layer is formed thereon with a thickness of about 100 nm.
It is formed so that An opening 16 is formed in the polycrystalline silicon layer 15 using a photolithography technique. Wherein the opening size is fine diameter, size or diameter d 1 to a diameter d 1 is 1μm or less 1
It can be μm or submicron, preferably in the range of 0.01 μm to 0.7 μm, more preferably in the range of 0.02 μm to 0.5 μm. The horizontal plane shape of the opening 16 when the main surface of the substrate is supported horizontally is a circle, an ellipse, a square, a rectangle, a hexagon, or another polygonal shape, and includes a shape with rounded corners. The vertical plane shape of the opening 16 is a rectangular cross section with a vertical side wall because it is formed using photolithography technology, but is not particularly limited thereto, and may have a taper or the like.

【0012】開口部16の位置はハニカム形状の各セル
の略中心に位置するように配置される。図3は結晶成長
によって形成される粒界のパターンであるハニカム形状
を示す図である。図3においてx印で示す部分が開口部
16の位置であり、結晶成長によって形成される粒界の
パターンであるハニカム形状の各セルの略中心に開口部
16が配置される。半導体素子を製造する場合に{11
1}面方位の結晶核を成長させ、{111}面方位の結
晶を得ることで均一性に優れた素子が形成される。この
{111}面方位の結晶は、結晶学的には正六角形状で
あり、現実的には多少の熱的な不均一性によって略円盤
状とされることもあるが、その場合の平面における最密
構造がハニカム形状となる。従って、開口部16の位置
を予めハニカム形状に最適な形に配置することで、面内
の結晶構造を後述する準単結晶化することができる。
The opening 16 is arranged so as to be located substantially at the center of each cell of the honeycomb shape. FIG. 3 is a diagram showing a honeycomb shape which is a pattern of grain boundaries formed by crystal growth. In FIG. 3, a portion indicated by an x mark is the position of the opening 16, and the opening 16 is arranged substantially at the center of each honeycomb-shaped cell which is a pattern of a grain boundary formed by crystal growth. $ 11 when manufacturing semiconductor devices
By growing a crystal nucleus having a 1-plane orientation and obtaining a crystal having a {111} -plane orientation, an element having excellent uniformity is formed. The crystal of the {111} plane orientation is a regular hexagonal crystallographically, and in reality, may be substantially disc-shaped due to some thermal non-uniformity. The closest-packed structure has a honeycomb shape. Therefore, by arranging the positions of the openings 16 in advance in an optimal shape for the honeycomb shape, the in-plane crystal structure can be quasi-single-crystallized as described later.

【0013】開口部16はハニカム形状の各セルの略中
心に位置するため、その位置は隣接する行および列の開
口部の位置から半ピッチずつずれたパターンで開口部1
6を形成すれば良い。図3の6方向で同じ距離だけ離間
した位置に隣接した開口部16が位置することになり、
開口部の間隔Dは結晶核の間の距離であって、0.2
μmから5μmの範囲、好ましくは0.5μmから3μ
mの範囲に設定される。
Since the openings 16 are located substantially at the centers of the honeycomb-shaped cells, the positions of the openings 1 are shifted from the positions of the openings of the adjacent rows and columns by a half pitch.
6 may be formed. The adjacent openings 16 are located at positions separated by the same distance in the six directions in FIG.
The distance D 0 between the openings is the distance between the crystal nuclei and 0.2
μm to 5 μm, preferably 0.5 μm to 3 μm
m.

【0014】このような開口部16をマスク層である多
結晶シリコン層15に形成した後、エキシマレーザーの
レーザー光17を照射して、{111}面方位の結晶核
をそれぞれ開口部16に対応した領域13の非晶質シリ
コン層12に形成する。この時、開口部16の大きさは
サブミクロンの微小径であることから、前述のように核
形成領域が比較的小さい場合に該当し、多結晶粒(マイ
クロポリシリコン)が生成される領域は少なくなる。こ
の開口部16の底部に位置する非晶質シリコン層12の
表面においては、表面エネルギーで律則された状態で最
も安定した状態の1つである{111}面方位の結晶核
が優先的に形成され、0.05μm程度の極めて小さい
結晶核が形成される。
After such openings 16 are formed in the polycrystalline silicon layer 15 serving as a mask layer, a laser beam 17 of an excimer laser is irradiated so that crystal nuclei having {111} plane orientations correspond to the openings 16 respectively. Is formed on the amorphous silicon layer 12 in the region 13 thus formed. At this time, since the size of the opening 16 is a submicron diameter, this corresponds to the case where the nucleation region is relatively small as described above, and the region where the polycrystalline grains (micropolysilicon) is generated is Less. On the surface of the amorphous silicon layer 12 located at the bottom of the opening 16, the crystal nucleus of the {111} plane orientation, which is one of the most stable states controlled by the surface energy, is preferentially placed. An extremely small crystal nucleus of about 0.05 μm is formed.

【0015】このエキシマレーザーのレーザー光17の
照射は、例えば波長308nmのXeClエキシマレーザ
ーのレーザー光を用い、パルス幅は44ナノ秒、エネル
ギー密度は270mJ・cm−2以下である。この照射
は単数回のレーザー光の照射でも良く、複数回のレーザ
ー光の照射でも良い。また、この照射のエネルギー密度
は、例えば500mJ・cm−2以下であれば良く、4
50mJ・cm−2であることが好ましく、さらに40
0mJ・cm−2であることが好ましい。このレーザー
光17の照射の段階で、非晶質シリコン層12上にはC
VDSiO膜14が形成されているが、シリコン窒化
膜や非晶質シリコン層12の表面が露呈しているような
状態であっても良い。
The laser beam 17 of the excimer laser is irradiated using, for example, a laser beam of a XeCl excimer laser having a wavelength of 308 nm, a pulse width of 44 nanoseconds, and an energy density of 270 mJ · cm −2 or less. This irradiation may be performed by a single laser beam irradiation or a plurality of laser beam irradiations. The energy density of this irradiation may be, for example, 500 mJ · cm −2 or less.
It is preferably 50 mJ · cm −2 , and more preferably 40 mJ · cm −2.
It is preferably 0 mJ · cm −2 . At the stage of this laser light 17 irradiation, C
Although the VDSiO 2 film 14 is formed, the surface of the silicon nitride film or the amorphous silicon layer 12 may be exposed.

【0016】図2はエキシマレーザーのレーザー光を照
射するELA(Excimer Laser Anneal)システムの一例で
あり、本実施形態においては、レーザー光17の照射に
使用することができる。図2のELAシステムにおいて
は、XeClエキシマレーザー装置21からパルス状の
レーザー光が導出され、ミラー31で反射したビームは
減衰器22、ミラー32、33を介してホモジナイザー
23に入射する。ホモジナイザー23では均一した照射
を行うような制御が行われ、テーブル25上の半導体ウ
エハ24にXeClエキシマレーザー装置21からレー
ザー光が照射する。このELAシステムによるレーザー
光の照射の際には、レーザー光が走査されるが、テーブ
ル側を移動させるようにすることもでき、レーザー光と
テーブルの双方を移動させるようにすることもできる。
FIG. 2 shows an example of an ELA (Excimer Laser Anneal) system for irradiating a laser beam of an excimer laser. In this embodiment, it can be used for irradiating a laser beam 17. In the ELA system shown in FIG. 2, pulsed laser light is derived from the XeCl excimer laser device 21, and the beam reflected by the mirror 31 enters the homogenizer 23 via the attenuator 22, mirrors 32 and 33. In the homogenizer 23, control for performing uniform irradiation is performed, and the semiconductor wafer 24 on the table 25 is irradiated with laser light from the XeCl excimer laser device 21. When the laser beam is irradiated by the ELA system, the laser beam is scanned, but the table side can be moved, or both the laser beam and the table can be moved.

【0017】上述のように{111}面方位の結晶核が
形成される点については本件発明者が行った実験によっ
ても明かである。図4は図面代用写真であり、非晶質シ
リコン層12の表面においては略円盤状の{111}面
方位の結晶核が形成されている。これら写真の像は、本
件発明者が行った実験によるものであり、波長308nm
のエキシマレーザーのレーザー光をエネルギー密度17
8mJ・cm−2、開口部16のサイズ0.8μmで照
射したものである。図4において(a)は電子線回折像
であり、(b)はTEM解析(透過電子顕微鏡解析)によ
る像である。なお、この実験については、Proceedings
of Sony Research Forum(1992)第200ページ以降に同様
の記載がある。また、写真は野口、池田:1992年秋季応
用物理学会講演予稿集No.2 p666 17p-2T-11に同様のも
のがある。
The fact that the crystal nucleus having the {111} plane orientation is formed as described above is apparent from an experiment conducted by the present inventor. FIG. 4 is a photograph substituted for a drawing, in which a substantially disk-shaped crystal nucleus having a {111} plane orientation is formed on the surface of the amorphous silicon layer 12. The images in these photographs are based on experiments performed by the present inventors, and have a wavelength of 308 nm.
Energy of excimer laser of 17
Irradiation was performed at 8 mJ · cm −2 and the size of the opening 16 was 0.8 μm. In FIG. 4, (a) is an electron beam diffraction image, and (b) is an image obtained by TEM analysis (transmission electron microscope analysis). For this experiment, Proceedings
A similar statement is found on page 200 of the Sony Research Forum (1992). Noguchi and Ikeda: 1992 Autumn Applied Physics Conference Proceedings No.2 p666 17p-2T-11.

【0018】次に、図1の(c)に示すように、マスク
層としての多結晶シリコン層15が除去され、非晶質シ
リコン層12の表面に形成された{111}面方位の結
晶核を溶融させない程度の低エネルギーのエキシマレー
ザーの光照射を行って、図3に示すハニカム形状の粒界
42を有する結晶粒41を成長させる。図1の(c)は
ハニカム形状の粒界42を有する結晶粒41を成長させ
た状態での断面図に相当する。なお、多結晶シリコン層
15の除去の際には、反射防止膜として形成したCVD
SiO膜14を除去して非晶質シリコン層12の表面
を露出させても良い。
Next, as shown in FIG. 1C, the polycrystalline silicon layer 15 as a mask layer is removed, and the {111} plane crystal nuclei formed on the surface of the amorphous silicon layer 12 are formed. Irradiation of an excimer laser with a low energy enough not to melt the crystal grains 41 is performed to grow crystal grains 41 having honeycomb-shaped grain boundaries 42 shown in FIG. FIG. 1C corresponds to a cross-sectional view in a state where crystal grains 41 having honeycomb-shaped grain boundaries 42 are grown. When removing the polycrystalline silicon layer 15, the CVD formed as an anti-reflection film was performed.
The surface of the amorphous silicon layer 12 may be exposed by removing the SiO 2 film 14.

【0019】このエキシマレーザーの光照射は、紫外線
波長域の光を照射することで行われるが、より結晶粒を
大きくするためには複数回(マルチショット)の照射を
することが望ましい。また、線状光線を照射して結晶成
長をさせることも可能であるが、面状光線を照射して面
内一括して熱処理を進めることもでき、後者の方が均一
性を得る上では有効である。エキシマレーザーの光照射
には、例えば波長308nmのXeClエキシマレーザー
のレーザー光を用い、エネルギー密度は300mJ・c
−2以下、より好ましくは200mJ・cm−2以下
である。エキシマレーザーのレーザー光として他の波
長、例えば波長248nmでも良い。エキシマレーザーの
光照射の条件は、{111}面方位の結晶核を成長させ
るための条件であり、非晶質シリコン層12の膜内温度
を最高でも非晶質シリコン層の溶融温度程度にする条件
が有効である。一般のエキシマレーザーなどの紫外線パ
ルスレーザーの照射によっては、表面に近いほど温度が
高くなり、膜の底部に向かって温度が低くなる傾向があ
る。従って、準単結晶化は必ずしも非晶質シリコン層の
全深さにわたって完成していなくとも良い。
The light irradiation of the excimer laser is performed by irradiating light in the ultraviolet wavelength range. However, in order to make the crystal grains larger, it is desirable to perform the irradiation multiple times (multi-shot). It is also possible to irradiate linear rays to grow crystals, but it is also possible to irradiate planar rays and proceed heat treatment collectively in the plane. The latter is more effective in obtaining uniformity. It is. For excimer laser light irradiation, for example, a laser beam of a XeCl excimer laser having a wavelength of 308 nm is used, and the energy density is 300 mJ · c.
m −2 or less, more preferably 200 mJ · cm −2 or less. The laser light of the excimer laser may have another wavelength, for example, a wavelength of 248 nm. Excimer laser light irradiation conditions are conditions for growing crystal nuclei in the {111} plane orientation, and the temperature in the amorphous silicon layer 12 is set at most to the melting temperature of the amorphous silicon layer. The condition is valid. Depending on the irradiation with an ultraviolet pulse laser such as a general excimer laser, the temperature is higher near the surface and tends to decrease toward the bottom of the film. Therefore, quasi-single crystallization does not necessarily have to be completed over the entire depth of the amorphous silicon layer.

【0020】エキシマレーザーの光照射によって、{1
11}面方位の結晶核を中心に結晶粒18が徐々に成長
して行く。結晶粒18の成長の過程では、それぞれ略六
角形状の結晶粒がそのサイズを拡大していくが、その最
終段階では隣接する結晶粒18の粒界同士がぶつかり合
う。この時、粒界同士の結晶面の方向が揃っている場合
では問題なく整合するが、本実施形態では粒界同士の結
晶面の方向が揃っておらず多少異なる場合でも速やかに
粒界部の面方位を合わせることができる。{111}面
方位の結晶粒18は正六角形を基本とすることから、
{111}面方位の結晶粒18は回転対称形状であって
6回回転対称である。従って隣接する結晶粒の間では最
大でも角度は30度しか異ならず、換言すれば、溶融中
に大きくとも30度の回転が得られれば粒界同士の結晶
面の方向が揃って整合することになる。この最大30度
の角度は、4回回転対称体の{100}面方位を優先配
向する場合の最大角度45度と比べても低い値であり、
準単結晶構造を構成する場合に効果的である。
[0020] By irradiation with light from an excimer laser,
Crystal grains 18 gradually grow around crystal nuclei of the 11 ° plane. In the process of growing the crystal grains 18, substantially hexagonal crystal grains increase in size, but in the final stage, the grain boundaries of the adjacent crystal grains 18 collide with each other. At this time, when the directions of the crystal planes of the grain boundaries are aligned, there is no problem. The plane orientation can be adjusted. Since the crystal grains 18 of the {111} plane orientation are based on regular hexagons,
The crystal grains 18 having the {111} plane orientation are rotationally symmetric and six-fold rotationally symmetric. Therefore, the angle between adjacent crystal grains differs at most by only 30 degrees. In other words, if a rotation of at most 30 degrees is obtained during melting, the directions of the crystal planes of the grain boundaries are aligned and aligned. Become. This maximum angle of 30 degrees is a lower value than the maximum angle of 45 degrees when the {100} plane orientation of the 4-fold rotationally symmetric body is preferentially oriented,
This is effective for forming a quasi-single crystal structure.

【0021】隣接する結晶粒18の粒界同士がぶつかり
合って、粒界同士の結晶面の方向が揃って、粒界形状が
図3に示すようなハニカム形状が得られる。この段階
で、酸化シリコン層11の上の半導体層は、シリコンか
らなるほぼ単結晶の複数の結晶粒18からなり、結晶粒
18は略{111}面方位に優先配向しており、且つ結
晶粒18のうちの互いに隣接する結晶粒18同士は少な
くともその粒界19の一部で互いにほぼ格子整合して準
単結晶構造、もしくは単結晶に近い粒界バリアハイトが
低い結晶構造を呈することになる。
The grain boundaries of the adjacent crystal grains 18 collide with each other, and the directions of the crystal planes of the grain boundaries are aligned, so that a honeycomb shape as shown in FIG. 3 is obtained. At this stage, the semiconductor layer on the silicon oxide layer 11 is composed of a plurality of substantially single crystal grains 18 made of silicon, and the crystal grains 18 are preferentially oriented in a substantially {111} plane orientation. The crystal grains 18 adjacent to each other among the crystal grains 18 are substantially lattice-matched to each other at least at a part of the grain boundaries 19, and exhibit a quasi-single crystal structure or a crystal structure having a low grain boundary barrier height close to a single crystal.

【0022】このように結晶性の良好な半導体層を能動
領域とすることで、移動度やS値だけでなく均一性にも
優れるといった電気的特性の優れた半導体素子を形成す
ることができる。TFTなどの任意の基板上の薄膜半導
体デバイスの高性能化が本実施形態を用いることで可能
であり、例えば、周辺のスイッチ用TFTを含む大面積
のアクティブマトリクス型のフラットパネルディスプレ
イも本実施形態の適用によって可能であって、水平走査
回路や垂直走査回路などの高速動作を必要とする部分も
他の多結晶シリコンの薄膜トランジスタと併設できる。
また、任意の基板上に縦形バイポーラトランジスタも形
成可能である。
By using a semiconductor layer having good crystallinity as the active region in this manner, a semiconductor element having excellent electrical characteristics such as excellent uniformity as well as mobility and S value can be formed. It is possible to improve the performance of a thin film semiconductor device on an arbitrary substrate such as a TFT by using the present embodiment. For example, a large area active matrix flat panel display including a peripheral switch TFT is also used in the present embodiment. A portion requiring a high-speed operation, such as a horizontal scanning circuit or a vertical scanning circuit, can be provided together with another polycrystalline silicon thin film transistor.
Further, a vertical bipolar transistor can be formed on an arbitrary substrate.

【0023】なお、上述の実施形態において挙げた数
値、材料、構造、プロセスなどは例示に過ぎないものも
あり、必要に応じて、これらと異なる数値、材料、構
造、プロセスなどを用いることができる。また、半導体
としてはシリコンに限定されず、Si、Ge、Cの中のいず
れかまたはそれらの組み合わせからなる半導体を選ぶこ
とも可能である。
It should be noted that the numerical values, materials, structures, processes, and the like described in the above embodiments are merely examples, and different numerical values, materials, structures, processes, and the like can be used as necessary. . Further, the semiconductor is not limited to silicon, and a semiconductor made of any one of Si, Ge, and C or a combination thereof can be selected.

【0024】[0024]

【発明の効果】上述のように、本発明の半導体薄膜の製
造方法によれば、移動度や均一性の点で優位となる{1
11}面方位の半導体膜をレーザー照射によって制御性
良く形成することが可能となる。従って、本発明の半導
体薄膜の製造方法を適用して半導体素子や半導体薄膜を
形成することで、電気的特性に優れた半導体膜の利点を
活かして、高速動作や、安定性に優れた装置を提供でき
ることになる。
As described above, according to the method for manufacturing a semiconductor thin film of the present invention, it is advantageous in terms of mobility and uniformity.
It becomes possible to form a semiconductor film having an 11 ° plane orientation with good controllability by laser irradiation. Therefore, by applying the method for manufacturing a semiconductor thin film of the present invention to form a semiconductor element or a semiconductor thin film, a device having excellent high-speed operation and stability can be obtained by taking advantage of the semiconductor film having excellent electrical characteristics. Can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体薄膜の製造方法の一実施形態を
示す工程断面図であり、(a)は非晶質シリコン層の形
成工程、(b)はエキシマレーザーの照射工程、(c)
は結晶粒の形成工程までのそれぞれ工程断面図である。
FIG. 1 is a process sectional view showing one embodiment of a method for manufacturing a semiconductor thin film of the present invention, wherein (a) is a process for forming an amorphous silicon layer, (b) is a process for irradiating an excimer laser, and (c).
FIG. 3 is a process sectional view up to the step of forming crystal grains.

【図2】本発明の半導体薄膜の製造方法の一実施形態に
用いられるエキシマレーザーによるアニールシステムの
構造を示すブロック図である。
FIG. 2 is a block diagram showing a structure of an annealing system using an excimer laser used in an embodiment of the method for producing a semiconductor thin film of the present invention.

【図3】本発明の半導体薄膜の製造方法の一実施形態で
形成される結晶粒のハニカム形状とマスク層の開口部の
位置を示す平面図である。
FIG. 3 is a plan view showing a honeycomb shape of crystal grains formed in an embodiment of the method for manufacturing a semiconductor thin film of the present invention and positions of openings of a mask layer.

【図4】本発明の半導体薄膜の製造方法に基づくエキシ
マレーザーによるアニール後の結晶核部分の図面代用写
真(野口、池田:1992年秋季応用物理学会講演予稿集No.
2p666 17p-2T-11、写真18より出典)であり、(a)は電
子線回折像であり、(b)はTEM解析(透過電子顕微鏡
解析)による像を示す。
FIG. 4 is a drawing substitute photograph of a crystal nucleus portion after annealing by an excimer laser based on the method for producing a semiconductor thin film of the present invention (Noguchi, Ikeda: Proceedings of the 1992 Autumn Society of Applied Physics No.
2p666 17p-2T-11, source from Photo 18), (a) is an electron diffraction image, and (b) is an image by TEM analysis (transmission electron microscope analysis).

【符号の説明】[Explanation of symbols]

10 シリコン単結晶基板 11 酸化シリコン層 12 非晶質シリコン層 14 CVDSiO膜 15 多結晶シリコン層 16 開口部 17 レーザー光 18 結晶粒 19 粒界 21 XeClエキシマレーザー 22 減衰器 23 ホモジナイザー 24 半導体ウエハ 25 テーブル 31、32、33 ミラー 41 結晶粒 42 粒界Reference Signs List 10 silicon single crystal substrate 11 silicon oxide layer 12 amorphous silicon layer 14 CVD SiO 2 film 15 polycrystalline silicon layer 16 opening 17 laser beam 18 crystal grain 19 grain boundary 21 XeCl excimer laser 22 attenuator 23 homogenizer 24 semiconductor wafer 25 table 31, 32, 33 mirror 41 crystal grain 42 grain boundary

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 BB07 DA02 DB02 EA03 EA05 EA06 FA01 FA19 HA06 JA01 5F110 AA30 BB01 DD02 DD05 DD13 GG01 GG02 GG03 GG13 GG16 GG17 GG25 GG47 PP03 PP04 PP11 PP33  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F052 AA02 BB07 DA02 DB02 EA03 EA05 EA06 FA01 FA19 HA06 JA01 5F110 AA30 BB01 DD02 DD05 DD13 GG01 GG02 GG03 GG13 GG16 GG17 GG25 GG47 PP03 PP04 PP11 PP33

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 基板上に非晶質半導体膜を形成する工程
と、 前記非晶質半導体膜上にハニカム形状の各セルの略中心
に位置する微小径の複数の開口部を有するマスク層を形
成する工程と、 前記開口部に対応する前記非晶質半導体膜の領域に結晶
核を前記マスク層側からの光照射によって形成する工程
と、 前記結晶核をエネルギービームの照射によって結晶成長
させて半導体薄膜を形成する工程とを有することを特徴
とする半導体薄膜の製造方法。
A step of forming an amorphous semiconductor film on a substrate; and a step of forming a mask layer having a plurality of small-diameter openings located substantially at the center of each honeycomb-shaped cell on the amorphous semiconductor film. Forming a crystal nucleus in a region of the amorphous semiconductor film corresponding to the opening by irradiating light from the mask layer side; and growing the crystal nucleus by irradiation of an energy beam. Forming a semiconductor thin film.
【請求項2】 前記半導体薄膜は、半導体からなるほぼ
単結晶の複数の結晶粒からなり、前記結晶粒は略{11
1}面方位に優先配向しており、前記結晶粒のうちの互
いに隣接する結晶粒は少なくともその粒界の一部で互い
にほぼ格子整合していることを特徴とする請求項1記載
の半導体薄膜の製造方法。
2. The semiconductor thin film includes a plurality of substantially single crystal grains made of a semiconductor, and the crystal grains have a size of about # 11.
2. The semiconductor thin film according to claim 1, wherein the semiconductor thin film is preferentially oriented in a 1} plane direction, and adjacent ones of the crystal grains are substantially lattice-matched to each other at least at a part of the grain boundary. Manufacturing method.
【請求項3】 前記結晶核の間の距離は0.2μmから
5μmの範囲であることを特徴とする請求項1記載の半
導体薄膜の製造方法。
3. The method according to claim 1, wherein a distance between the crystal nuclei is in a range of 0.2 μm to 5 μm.
【請求項4】 前記結晶核の間の距離は0.5μmから
3μmの範囲であることを特徴とする請求項1記載の半
導体薄膜の製造方法。
4. The method according to claim 1, wherein a distance between the crystal nuclei ranges from 0.5 μm to 3 μm.
【請求項5】 前記マスク層の開口部の微小径はサブミ
クロンであることを特徴とする請求項1記載の半導体薄
膜の製造方法。
5. The method according to claim 1, wherein the minute diameter of the opening of the mask layer is submicron.
【請求項6】 前記マスク層の開口部の微小径は0.0
1μmから0.7μmの範囲であることを特徴とする請
求項5記載の半導体薄膜の製造方法。
6. A minute diameter of an opening of the mask layer is 0.0.
6. The method according to claim 5, wherein the thickness is in a range of 1 μm to 0.7 μm.
【請求項7】 前記マスク層の開口部の微小径は0.0
2μmから0.5μmの範囲であることを特徴とする請
求項5記載の半導体薄膜の製造方法。
7. The minute diameter of an opening of the mask layer is 0.0
6. The method according to claim 5, wherein the thickness is in a range of 2 μm to 0.5 μm.
【請求項8】 前記光照射はエキシマレーザーの光を照
射して行われることを特徴とする請求項1記載の半導体
薄膜の製造方法。
8. The method according to claim 1, wherein the light irradiation is performed by irradiating light from an excimer laser.
【請求項9】 前記エキシマレーザーの光は1回または
複数回照射されることを特徴とする請求項8記載の半導
体薄膜の製造方法。
9. The method according to claim 8, wherein the light of the excimer laser is irradiated once or plural times.
【請求項10】 前記エキシマレーザーの光は450m
J・cm−2以下とされることを特徴とする請求項8記
載の半導体薄膜の製造方法。
10. The light of the excimer laser is 450 m
The method for producing a semiconductor thin film according to claim 8, wherein the value is set to J · cm −2 or less.
【請求項11】 エネルギービームは紫外線波長域のビ
ームであることを特徴とする請求項1記載の半導体薄膜
の製造方法。
11. The method according to claim 1, wherein the energy beam is a beam in an ultraviolet wavelength range.
【請求項12】 前記基板は絶縁基板または半導体基板
上に絶縁層を形成した構造を有することを特徴とする請
求項1記載の半導体薄膜の製造方法。
12. The method according to claim 1, wherein the substrate has a structure in which an insulating layer is formed on an insulating substrate or a semiconductor substrate.
【請求項13】 前記半導体薄膜を構成する半導体はS
i、Ge、Cの中のいずれかまたはそれらの組み合わせから
なることを特徴とする請求項1記載の半導体薄膜の製造
方法。
13. The semiconductor constituting the semiconductor thin film is S
2. The method according to claim 1, wherein the method comprises one of i, Ge, and C or a combination thereof.
【請求項14】 前記半導体薄膜の膜厚は約10μmか
ら約100μmの範囲であることを特徴とする請求項1
記載の半導体薄膜の製造方法。
14. The semiconductor thin film according to claim 1, wherein a thickness of the semiconductor thin film ranges from about 10 μm to about 100 μm.
The method for producing a semiconductor thin film according to the above.
【請求項15】 基板上に非晶質半導体膜を形成し、前
記非晶質半導体膜上にハニカム形状の略中心に位置する
微小径の複数の開口部を有するマスク層を形成した後、
前記開口部に対応する前記非晶質半導体膜の領域に略
{111}面方位の結晶核を前記マスク層側からの光照
射によって形成し、次いで前記結晶核をエネルギービー
ムの照射によって結晶成長させたことを特徴とする半導
体薄膜。
15. After forming an amorphous semiconductor film on a substrate, and forming a mask layer having a plurality of small-diameter openings located substantially at the center of the honeycomb shape on the amorphous semiconductor film,
A crystal nucleus having a substantially {111} plane orientation is formed in a region of the amorphous semiconductor film corresponding to the opening by light irradiation from the mask layer side, and then the crystal nucleus is grown by irradiation with an energy beam. Semiconductor thin film characterized by the above-mentioned.
【請求項16】 基板上に非晶質半導体膜を形成し、前
記非晶質半導体膜上にハニカム形状の略中心に位置する
微小径の複数の開口部を有するマスク層を形成した後、
前記開口部に対応する前記非晶質半導体膜の領域に略
{111}面方位の結晶核を前記マスク層側からの光照
射によって形成し、次いで前記結晶核をエネルギービー
ムの照射によって結晶成長させた半導体薄膜を能動領域
とする半導体薄膜素子。
16. After forming an amorphous semiconductor film on a substrate and forming a mask layer having a plurality of small-diameter openings located substantially at the center of the honeycomb shape on the amorphous semiconductor film,
A crystal nucleus having a substantially {111} plane orientation is formed in a region of the amorphous semiconductor film corresponding to the opening by light irradiation from the mask layer side, and then the crystal nucleus is grown by irradiation with an energy beam. Semiconductor thin-film device having a semiconductor thin film as an active region.
JP2000348524A 2000-11-15 2000-11-15 Method of manufacturing semiconductor thin film Pending JP2002151408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000348524A JP2002151408A (en) 2000-11-15 2000-11-15 Method of manufacturing semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000348524A JP2002151408A (en) 2000-11-15 2000-11-15 Method of manufacturing semiconductor thin film

Publications (1)

Publication Number Publication Date
JP2002151408A true JP2002151408A (en) 2002-05-24

Family

ID=18822092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000348524A Pending JP2002151408A (en) 2000-11-15 2000-11-15 Method of manufacturing semiconductor thin film

Country Status (1)

Country Link
JP (1) JP2002151408A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759051B2 (en) 2003-12-29 2010-07-20 Lg Display Co., Ltd. Laser mask and method of crystallization using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759051B2 (en) 2003-12-29 2010-07-20 Lg Display Co., Ltd. Laser mask and method of crystallization using the same

Similar Documents

Publication Publication Date Title
US8680427B2 (en) Uniform large-grained and gain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon
JP4211967B2 (en) Method for crystallizing silicon using mask
KR100379859B1 (en) Manufacturing method of semiconductor chip for display
US6756614B2 (en) Thin film semiconductor device, polycrystalline semiconductor thin film production process and production apparatus
JP2004087535A (en) Method for manufacturing crystalline semiconductor material and method for manufacturing semiconductor device
JP4103447B2 (en) Manufacturing method of large area single crystal silicon substrate
KR100698056B1 (en) Laser Beam Pattern Mask and the Method for Crystallization with the Same
TW595003B (en) Thin-film transistor and method for manufacturing same
US6172380B1 (en) Semiconductor material
TW558838B (en) A thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it
KR100809858B1 (en) Crystalliane semiconductor material manufacturing method and semiconductor device manufacturing method
JP2603418B2 (en) Method for manufacturing polycrystalline semiconductor thin film
KR100611040B1 (en) Apparutus for thermal treatment using laser
JP2004063478A (en) Thin film transistor and its manufacturing method
JP2002151408A (en) Method of manufacturing semiconductor thin film
JP3203746B2 (en) Semiconductor crystal growth method
KR100761346B1 (en) Method of manufacturing a crystalloid silicone
KR20000027349A (en) Method for recrystallizing amorphous silicon layer by using selective laser annealing
JP3955959B2 (en) Laser irradiation apparatus and laser irradiation method
JP4701467B2 (en) Polycrystalline film manufacturing method and semiconductor device manufacturing method
JPH059099A (en) Method for growing crystal
JP2000183357A (en) Thin film transistor and manufacture thereof
JP4147492B2 (en) Crystalline semiconductor material manufacturing method and semiconductor device manufacturing method
JPH0442358B2 (en)
JPH059089A (en) Method for growing crystal

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527