JP2002142157A - Pixel defect correcting apparatus - Google Patents

Pixel defect correcting apparatus

Info

Publication number
JP2002142157A
JP2002142157A JP2000337095A JP2000337095A JP2002142157A JP 2002142157 A JP2002142157 A JP 2002142157A JP 2000337095 A JP2000337095 A JP 2000337095A JP 2000337095 A JP2000337095 A JP 2000337095A JP 2002142157 A JP2002142157 A JP 2002142157A
Authority
JP
Japan
Prior art keywords
correction
signal
pixel
defect
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000337095A
Other languages
Japanese (ja)
Inventor
Miho Sakai
美保 酒井
Yasunori Kishi
靖典 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000337095A priority Critical patent/JP2002142157A/en
Publication of JP2002142157A publication Critical patent/JP2002142157A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a pixel defect correcting device capable of realizing proper pixel defect correction according to the luminance level of a video, and obtaining an outline picture by suppressing any side effect due to the correction as much as possible. SOLUTION: This pixel defect correcting device is provided with a defect detecting circuit for outputting the position and signal data of a defective pixel from a pixel signal being the output of an image pickup element, a luminance level detecting circuit for detecting the luminance level of a specific area, a data storing circuit for storing the detection data, and for outputting a correction control signal for controlling the correction of the defective pixel detected according to the luminance level information, and an address storing circuit for outputting only the position data of the defective pixel whose correction is necessary according to the luminance level information as a correction address from the correction control signal. Thus, it is possible to correct the defective pixel according to the luminance level, and to obtain a satisfactory picture by reducing any side effect corresponding to the correction as much as possible.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、CCD等の撮像素
子を用いた撮像装置において、撮像素子に存在する画素
欠陥を検出し補正する装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for detecting and correcting a pixel defect existing in an image sensor in an image sensor using an image sensor such as a CCD.

【0002】[0002]

【従来の技術】CCD等の撮像素子において、ダストの
付着、結晶欠陥等による画素欠陥が存在することがあ
り、画素欠陥があると画像にかかわらず白として信号を
出力する白キズ、あるいは画像にかかわらず黒として信
号を出力する黒キズという形で現れてくる。このような
画素欠陥があると著しく画質が劣化する。この画素欠陥
を完全に取り除くことは困難である。このような状況に
あって、昨今、画素欠陥を補正する技術が種々提案され
ている。
2. Description of the Related Art In an image pickup device such as a CCD, a pixel defect due to adhesion of dust, a crystal defect, or the like may exist. If the pixel defect exists, a white defect which outputs a signal as white regardless of an image, or an image defect. Regardless, it appears as a black flaw that outputs a signal as black. If there is such a pixel defect, the image quality is significantly deteriorated. It is difficult to completely remove this pixel defect. Under such circumstances, various techniques for correcting a pixel defect have recently been proposed.

【0003】以下に従来の画素欠陥補正装置について説
明する。図10は従来の画素欠陥補正装置のブロック図
を示すものである。図10において1はCCD等の撮像
素子、2は画素欠陥を検出する欠陥検出回路、3は欠陥
画素の位置を記憶し、補正アドレスに変換を行うアドレ
ス記憶回路、4はアドレス記憶回路3の出力である補正
アドレスをもとに画素信号における欠陥画素部分の補正
を行う欠陥補正回路、5は信号処理回路である。
A conventional pixel defect correction device will be described below. FIG. 10 is a block diagram of a conventional pixel defect correction device. In FIG. 10, reference numeral 1 denotes an image sensor such as a CCD, 2 a defect detection circuit for detecting a pixel defect, 3 an address storage circuit for storing the position of the defective pixel and converting it to a correction address, and 4 an output of the address storage circuit 3. A defect correction circuit 5 for correcting a defective pixel portion in a pixel signal based on the correction address is a signal processing circuit.

【0004】以上のように構成された従来の画素欠陥補
正装置について、以下その動作について説明する。
The operation of the conventional pixel defect correction device configured as described above will be described below.

【0005】まず、遮光した状態等の特定の映像を撮像
素子1により撮像した状態において、欠陥検出回路2で
撮像素子1の出力である画素信号より欠陥画素の位置を
検出し、検出した欠陥画素の位置をアドレス記憶回路3
に書き込む。次に通常動作の状態において、アドレス記
憶回路3から読み出した欠陥画素の位置データである補
正アドレスに適応して入力信号である画素信号の欠陥部
分を欠陥補正回路4で例えば隣接する近傍画素群の加算
平均等により補正処理を行う。このようにして補正され
た信号は信号処理回路5に送られ、所定の信号処理が行
われる。
First, in a state where a specific image such as a light-shielded state is captured by the image sensor 1, the defect detection circuit 2 detects the position of the defective pixel from a pixel signal output from the image sensor 1, and detects the detected defective pixel. Address storage circuit 3
Write to. Next, in the normal operation state, the defective portion of the pixel signal, which is the input signal, is adjusted by the defect correction circuit 4 according to the correction address, which is the position data of the defective pixel read from the address storage circuit 3, for example, of the adjacent pixel group. Correction processing is performed by averaging or the like. The signal corrected in this way is sent to the signal processing circuit 5, where predetermined signal processing is performed.

【0006】以下、アドレス記憶回路3についてさらに
詳しく図11を用いて説明する。図11は図10の画素
欠陥補正放置におけるアドレス記憶回路3の内部構成の
一例を示したブロック図である。動作としては、欠陥検
出回路2にて検出した欠陥画素N個の位置を検出アドレ
ス1、検出アドレス2、・・・検出アドレスNとして記
憶し、アドレス変換回路10で全ての検出アドレスをそ
れぞれ通常動作状態における位置情報に変換され、補正
アドレスAD_1、・・・、AD_Nとして出力すると
いう機能を有している。
Hereinafter, the address storage circuit 3 will be described in more detail with reference to FIG. FIG. 11 is a block diagram showing an example of the internal configuration of the address storage circuit 3 when the pixel defect correction is left as shown in FIG. As the operation, the positions of N defective pixels detected by the defect detection circuit 2 are stored as the detection address 1, the detection address 2,..., The detection address N, and all the detection addresses are normally operated by the address conversion circuit 10. It has a function of being converted into position information in the state and outputting it as correction addresses AD_1,..., AD_N.

【0007】[0007]

【発明が解決しようとする課題】しかしながら欠陥画素
の影響は映像の輝度レベルによって異なるため、従来の
欠陥画素補正装置では検出した全ての欠陥画素に対して
補正を行うことになる。例えば高照度時において画素欠
陥が目立たない場合においても補正を行うため、補正に
よって発生する画像の周波数特性劣化等の副作用により
画質劣化を引き起こす、という問題点を有していた。ま
た、高照度時において適切な補正を行えるように欠陥画
素検出レベルを設定すると低照度時に適切な補正を行う
ことが出来ない、という問題点も有していた。
However, since the influence of a defective pixel differs depending on the luminance level of an image, a conventional defective pixel correction apparatus performs correction for all detected defective pixels. For example, since the correction is performed even when the pixel defect is not conspicuous at the time of high illuminance, there is a problem that the image quality is deteriorated due to side effects such as frequency characteristic deterioration of the image caused by the correction. Further, if the defective pixel detection level is set so that appropriate correction can be performed at the time of high illuminance, there is a problem that appropriate correction cannot be performed at the time of low illuminance.

【0008】本発明は上記従来の問題点を解決するもの
で、映像の輝度レベルに応じて適切な画素欠陥補正を行
うことができ、可能な限り補正による副作用を抑圧し、
良好な画像を得ることができる画素欠陥補正装置を提供
することを目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and can perform appropriate pixel defect correction in accordance with the luminance level of an image.
It is an object of the present invention to provide a pixel defect correction device capable of obtaining a good image.

【0009】[0009]

【課題を解決するための手段】この目的を達成するため
に本発明の画素欠陥補正装置は、被写体より入射された
光学信号を電気信号に変換し画素信号として出力する撮
像素子と、前記撮像素子からの画素信号より欠陥画素を
検出し前記欠陥画素の位置情報および信号レベルをそれ
ぞれ検出アドレス及び検出データとして出力する欠陥検
出手段と、前記撮像素子からの画素信号を入力とし特定
エリアの輝度レベル情報を出力する輝度レベル検出手段
と、前記欠陥検出手段から出力される前記検出データを
記憶し前記輝度レベル検出手段から出力される輝度レベ
ル情報に応じて補正制御信号を出力するデータ記憶手段
と、前記データ記憶手段からの補正制御信号および前記
欠陥検出手段からの検出アドレスによって補正画素の位
置情報を補正アドレスとして出力するアドレス記憶手段
と、前記アドレス記憶手段から出力した前記補正アドレ
スに適応して画素信号に含まれる欠陥画素を補正した信
号を補正信号として出力する欠陥補正手段と、前記欠陥
補正手段からの補正信号から輝度信号を発生させる信号
処理手段とを備えたものである。
In order to achieve the above object, a pixel defect correcting apparatus according to the present invention comprises: an image pickup device for converting an optical signal incident from a subject into an electric signal and outputting it as a pixel signal; Defect detection means for detecting a defective pixel from a pixel signal from the CPU and outputting position information and a signal level of the defective pixel as a detection address and detection data, respectively, and a pixel signal from the image sensor as an input, and luminance level information of a specific area. A brightness level detection unit that outputs the correction data; a data storage unit that stores the detection data output from the defect detection unit and outputs a correction control signal in accordance with the brightness level information output from the brightness level detection unit; The position information of the corrected pixel is corrected based on the correction control signal from the data storage unit and the detection address from the defect detection unit. Address storage means for outputting as a correction signal, a defect correction means for outputting a signal obtained by correcting a defective pixel included in a pixel signal in accordance with the correction address output from the address storage means as a correction signal, and a defect correction means. And a signal processing means for generating a luminance signal from the correction signal.

【0010】このような構成により、映像の輝度レベル
に応じて適切な画素欠陥補正を行うことができ、可能な
限り補正による副作用を抑圧し、良好な画像を得ること
ができる画素欠陥補正装置を提供することができる。
With such a configuration, a pixel defect correction apparatus capable of performing appropriate pixel defect correction in accordance with the luminance level of an image, suppressing the side effects of the correction as much as possible, and obtaining a good image. Can be provided.

【0011】[0011]

【発明の実施の形態】本発明の請求項1〜5に記載の欠
陥画素補正装置は、被写体より入射された光学信号を電
気信号に変換し画素信号として出力する撮像素子と、前
記撮像素子からの画素信号より欠陥画素を検出し前記欠
陥画素の位置情報および信号レベルをそれぞれ検出アド
レス及び検出データとして出力する欠陥検出手段と、前
記撮像素子からの画素信号を入力とし特定エリアの輝度
レベル情報を出力する輝度レベル検出手段と、前記欠陥
検出手段から出力される前記検出データを記憶し前記輝
度レベル検出手段から出力される輝度レベル情報に応じ
て補正制御信号を出力するデータ記憶手段と、前記デー
タ記憶手段からの補正制御信号および前記欠陥検出手段
からの検出アドレスによって補正画素の位置情報を補正
アドレスとして出力するアドレス記憶手段と、前記アド
レス記憶手段から出力した前記補正アドレスに適応して
画素信号に含まれる欠陥画素を補正した信号を補正信号
として出力する欠陥補正手段と、前記欠陥補正手段から
の補正信号から輝度信号を発生させる信号処理手段とを
備えたものであり、この構成によって、輝度レベルを検
出し、検出した欠陥画素に対して補正を制御することに
より輝度レベルに応じた欠陥画素の補正が行うことがで
き、良好な画像が得られる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A defective pixel correction apparatus according to any one of claims 1 to 5 of the present invention converts an optical signal incident from a subject into an electric signal and outputs the signal as a pixel signal. Defect detection means for detecting a defective pixel from the pixel signal and outputting the position information and the signal level of the defective pixel as a detection address and detection data, respectively, and inputting a pixel signal from the image sensor to obtain luminance level information of a specific area. Brightness level detecting means for outputting, data storage means for storing the detection data output from the defect detecting means, and outputting a correction control signal according to the brightness level information output from the brightness level detecting means; The position information of the corrected pixel is output as a correction address based on the correction control signal from the storage unit and the detection address from the defect detection unit. Address storage means, a defect correction means for outputting, as a correction signal, a signal obtained by correcting a defective pixel included in a pixel signal in accordance with the correction address output from the address storage means, and a correction signal from the defect correction means. And a signal processing means for generating a luminance signal from the pixel. With this configuration, the luminance level is detected, and the correction of the detected defective pixel is controlled, thereby correcting the defective pixel according to the luminance level. And good images can be obtained.

【0012】以下、本発明の実施の形態について図1か
ら図9を用いて詳細に説明する。
An embodiment of the present invention will be described below in detail with reference to FIGS.

【0013】(実施の形態1)図1は、本発明の実施の
形態1にかかる欠陥画素補正装置のブロック図である。
図1において、1は被写体の光学信号を電気信号に変換
するCCD等の撮像素子、3aは欠陥検出回路2aで検
出した欠陥画素の位置を記憶し補正アドレスに変換を行
うアドレス記憶手段であるアドレス記憶回路、4はアド
レス記憶回路3aの出力である補正アドレスをもとに画
素信号における欠陥画素部分の補正を行う欠陥補正手段
である欠陥補正回路、5は欠陥補正回路4によって補正
された画素信号を信号処理する信号処理手段である信号
処理回路、6は撮像素子1からの画素信号を入力とし特
定エリアの輝度レベルを輝度レベル情報として出力する
輝度レベル検出手段である輝度レベル検出回路、2aは
撮像素子1からの画素信号より欠陥画素を検出する欠陥
検出手段である欠陥検出回路で、従来の検出回路が欠陥
画素の位置データである検出アドレスのみを出力してい
たのに対し、検出アドレスと共に欠陥画素の信号レベル
を検出データとして出力するという制御も追加した点で
ある。
(First Embodiment) FIG. 1 is a block diagram of a defective pixel correction device according to a first embodiment of the present invention.
In FIG. 1, reference numeral 1 denotes an image sensor such as a CCD for converting an optical signal of a subject into an electric signal, and 3a an address storage means for storing a position of a defective pixel detected by a defect detection circuit 2a and converting the position to a correction address. The storage circuit 4 is a defect correction circuit that is a defect correction unit that corrects a defective pixel portion in a pixel signal based on a correction address output from the address storage circuit 3a, and 5 is a pixel signal corrected by the defect correction circuit 4. Is a signal processing circuit that is a signal processing means for performing signal processing, and 6 is a luminance level detecting circuit that is a luminance level detecting means that receives a pixel signal from the image sensor 1 and outputs a luminance level of a specific area as luminance level information. A defect detection circuit, which is a defect detection means for detecting a defective pixel from a pixel signal from the image pickup device 1, wherein the conventional detection circuit uses position data While has output only a certain detection address, control also in adding that outputs a signal level of a defective pixel as detection data with the detection address.

【0014】以上のように構成された欠陥画素補正装置
について、図1から図3を用いて、以下その動作につい
て説明する。
The operation of the defective pixel correction device configured as described above will be described below with reference to FIGS.

【0015】まず、遮光状態等で、欠陥画素の位置、及
び信号レベルを撮像素子1の出力信号である画素信号か
ら欠陥検出回路2aにて検出する。そして、検出した欠
陥画素の位置をアドレス記憶回路3a、欠陥画素の信号
レベルをデータ記憶回路7に入力する。次に、遮光状態
を解除し、通常撮影状態にする。この通常撮影状態の明
るさ情報を得るため、撮像素子1の出力信号と画素信号
より輝度レベル検出回路6にて輝度レベル情報を検出す
る。そして、データ記憶回路7において、輝度レベル情
報及び欠陥画素の信号レベルより、欠陥箇所を補正する
/補正しないの情報を算出する制御を行い、この情報を
補正制御信号として出力する。
First, in a light-shielded state or the like, the position and signal level of a defective pixel are detected by a defect detection circuit 2a from a pixel signal which is an output signal of the image sensor 1. Then, the position of the detected defective pixel is input to the address storage circuit 3a, and the signal level of the defective pixel is input to the data storage circuit 7. Next, the light blocking state is released, and the normal photographing state is set. In order to obtain the brightness information in the normal shooting state, the brightness level detection circuit 6 detects the brightness level information from the output signal of the image sensor 1 and the pixel signal. Then, the data storage circuit 7 performs control to calculate information on whether or not to correct the defective portion based on the luminance level information and the signal level of the defective pixel, and outputs this information as a correction control signal.

【0016】補正制御信号は、アドレス記憶回路3aに
欠陥画素の位置情報と共に入力し、本回路では、欠陥画
素位置情報を前記補正制御信号に応じて有効/無効にす
る制御の行い、有効となった欠陥画素位置情報のみ補正
アドレスとして出力する。そして、補正アドレスを欠陥
補正回路4に入力し、本回路にて撮像素子1での欠陥箇
所を画素信号に対し、補正アドレスに基づいて補正を行
う。最後に欠陥箇所を補正した補正信号を信号処理回路
6に入力して、所定の信号処理を行い、輝度信号を発生
させる。
The correction control signal is input to the address storage circuit 3a together with the position information of the defective pixel. In this circuit, control is performed to make the defective pixel position information valid / invalid according to the correction control signal. Only the defective pixel position information is output as a correction address. Then, the correction address is input to the defect correction circuit 4, and the circuit corrects a defective portion of the image sensor 1 on the pixel signal based on the correction address. Finally, a correction signal obtained by correcting the defective portion is input to the signal processing circuit 6, where predetermined signal processing is performed to generate a luminance signal.

【0017】次に、データ記憶回路7およびアドレス記
憶回路3aについてさらに詳しく図2、3とともに説明
する。
Next, the data storage circuit 7 and the address storage circuit 3a will be described in more detail with reference to FIGS.

【0018】データ記憶回路7は検出した欠陥画素の信
号レベルを記憶し、輝度レベル検出回路6から得られる
輝度レベル情報により、検出した欠陥画素の補正を制御
する補正制御信号を出力する回路であり、図2は本実施
の形態によるデータ記憶回路の内部構成の一例を示す図
である。図2のデータ記憶回路において、検出した欠陥
画素N個の信号レベルを検出データ1、検出データ2、
・・・、検出データNとして記憶し、補正係数発生手段
である補正係数発生回路11から輝度レベル情報に適応
した補正係数が出力される。次に、比較手段である比較
器12で全ての検出データと補正係数を比較し、輝度レ
ベル情報に応じて補正すべき欠陥画素の位置である場合
はその補正アドレスが有効となる信号S_1、・・・、
S_Nが補正制御信号として出力される。
The data storage circuit 7 is a circuit that stores the signal level of the detected defective pixel and outputs a correction control signal for controlling the correction of the detected defective pixel based on the luminance level information obtained from the luminance level detection circuit 6. FIG. 2 is a diagram showing an example of the internal configuration of the data storage circuit according to the present embodiment. In the data storage circuit of FIG. 2, the signal levels of the detected N defective pixels are represented by detection data 1, detection data 2,
.., Stored as the detection data N, and a correction coefficient adapted to the luminance level information is output from the correction coefficient generation circuit 11 as the correction coefficient generation means. Next, all the detected data and the correction coefficient are compared by the comparator 12 as a comparing means, and if the detected pixel is a position of a defective pixel to be corrected in accordance with the luminance level information, a signal S_1,.・ ・ 、
S_N is output as a correction control signal.

【0019】なお、データ記憶回路7において、図4の
ように図2の信号S_1、・・・、S_Nをエンコーダ
によって1ビットの制御信号として出力する構成なども
考えられる。
.., S_N in FIG. 2 may be output as a 1-bit control signal by an encoder, as shown in FIG.

【0020】アドレス記憶回路3aは、データ記憶回路
7から得られる補正制御信号による制御により輝度レベ
ルに応じて補正が必要とされる欠陥画素の位置データの
みを補正アドレスとして出力する回路であり、図3は本
実施の形態によるアドレス記憶回路の内部構成の一例を
示す図である。図3のアドレス記憶回路において、従来
のアドレス記憶回路の内部構成図(図11)と比較して
も明らかなように、全ての補正アドレスAD_1、・・
・、AD_Nに対して、補正アドレスのON/OFFを
データ記憶回路7から得られた補正制御信号S_1、・
・・、S_Nによって切り替えるスイッチを有してい
る。
The address storage circuit 3a is a circuit for outputting, as a correction address, only position data of a defective pixel which needs to be corrected in accordance with a luminance level under the control of a correction control signal obtained from the data storage circuit 7. FIG. 3 is a diagram showing an example of the internal configuration of the address storage circuit according to the present embodiment. In the address storage circuit of FIG. 3, as is apparent from comparison with the internal configuration diagram of the conventional address storage circuit (FIG. 11), all the correction addresses AD_1,.
.., ON / OFF of the correction address for AD_N, the correction control signal S_1 obtained from the data storage circuit 7,
.. Has a switch for switching according to S_N.

【0021】なお、アドレス記憶回路3aにおいて、図
5のように図3の信号AD3_1、・・・、AD3_N
をエンコーダによって1ビットの補正アドレスとして出
力する構成や、図6のようにアドレス変換回路の前段に
切り替えスイッチを有する構成や、図7のように全ての
補正アドレスAD_1、・・・、AD_Nと補正制御信
号をエンコーダに入力し、1ビットの補正アドレスとし
て出力する構成なども考えられる。
In the address storage circuit 3a, as shown in FIG. 5, the signals AD3_1,.
, As a 1-bit correction address by an encoder, a configuration having a changeover switch in the preceding stage of the address conversion circuit as shown in FIG. 6, or all the correction addresses AD_1,..., AD_N as shown in FIG. A configuration in which a control signal is input to an encoder and output as a 1-bit correction address is also conceivable.

【0022】以上のように本実施の形態によれば、撮像
素子1の出力である画素信号より欠陥画素の位置と信号
データを出力する欠陥検出回路2aと、特定エリアの輝
度レベルを検出する輝度レベル検出回路6と、検出デー
タを記憶し輝度レベル情報に応じて検出した欠陥画素の
補正を制御する補正制御信号を出力するデータ記憶回路
7と、補正制御信号により輝度レベル情報に応じて補正
が必要とされる欠陥画素の位置データのみを補正アドレ
スとして出力するアドレス記憶回路3aとを設けること
により、輝度レベルに応じた欠陥画素の補正を行うこと
が可能となり、従来構成では欠陥として検出した全ての
箇所に対して補正を行い、撮影状態により目立たない欠
陥箇所まで補正を行っていた為、画像の周波数特性が劣
化する等の副作用を起こしていたのに対し、本実施の形
態では目立つ欠陥箇所のみ補正することにより、補正に
対する副作用を可能な限り抑圧するという良好な画像が
得ることが出来る。
As described above, according to the present embodiment, the defect detection circuit 2a that outputs the position of the defective pixel and the signal data from the pixel signal output from the image sensor 1, and the luminance that detects the luminance level of the specific area A level detection circuit 6, a data storage circuit 7 for storing detection data and outputting a correction control signal for controlling correction of a defective pixel detected in accordance with the luminance level information, and performing a correction in accordance with the luminance level information in accordance with the correction control signal By providing the address storage circuit 3a that outputs only the required position data of the defective pixel as the correction address, it becomes possible to correct the defective pixel according to the luminance level. Correction was performed on the defective area, and the correction was performed on the defective area that was not noticeable depending on the shooting conditions. Raised in contrast had, by correcting only the defective portion conspicuous in this embodiment, it is possible to obtain a good image of suppressing as much as possible adverse reactions to correction.

【0023】(実施の形態2)図8は本発明の実施の形
態2にかかる欠陥画素補正装置のブロック図である。図
8において、本発明の実施の形態1と異なる点を説明
し、同じ効果を有する構成においては同一番号を付与
し、詳しい説明は省略する。
(Embodiment 2) FIG. 8 is a block diagram of a defective pixel correction apparatus according to Embodiment 2 of the present invention. 8, different points from the first embodiment of the present invention will be described, and the same reference numerals will be given to configurations having the same effect, and detailed description will be omitted.

【0024】図8において、図1の構成と異なるのは輝
度レベル検出回路6において、実施の形態1での構成が
撮像素子1の出力信号である画素信号から輝度レベル情
報を検出しているのに対し、実施の形態2での構成は信
号処理回路5の出力である輝度信号から輝度レベル情報
を検出するという点である。そして本構成においても、
全く本発明の実施の形態1と同様であり、同様の効果を
得ることができる。
In FIG. 8, the difference from the configuration of FIG. 1 is that the luminance level detection circuit 6 detects luminance level information from a pixel signal which is an output signal of the image pickup device 1 in the configuration of the first embodiment. On the other hand, the configuration of the second embodiment is that the luminance level information is detected from the luminance signal output from the signal processing circuit 5. And also in this configuration,
This is exactly the same as Embodiment 1 of the present invention, and the same effects can be obtained.

【0025】以上のように本実施の形態によれば、撮像
素子1の出力信号からではなく、信号処理回路5の出力
である輝度信号から特定エリアの輝度レベルを検出する
輝度レベル検出回路を設けることにより、実施の形態1
と同等の効果を得ることができる。
As described above, according to the present embodiment, there is provided a luminance level detecting circuit for detecting the luminance level of a specific area from the luminance signal output from the signal processing circuit 5 instead of the output signal from the image sensor 1. Thus, the first embodiment
The same effect can be obtained.

【0026】(実施の形態3)図9は本発明の実施の形
態3にかかる欠陥画素補正装置のブロック図である。図
9において、本発明の実施の形態1と異なる点を説明
し、同じ効果を有する構成においては同一番号を付与
し、詳しい説明は省略する。
(Embodiment 3) FIG. 9 is a block diagram of a defective pixel correcting apparatus according to Embodiment 3 of the present invention. In FIG. 9, points different from Embodiment 1 of the present invention will be described, and the same reference numerals will be given to configurations having the same effect, and detailed description will be omitted.

【0027】図9において、8は撮像素子1から出力さ
れる画素信号出力レベルを制御して一定にし、映像信号
として出力する自動利得制御手段である自動利得制御回
路(以下、AGC回路と記す)、9はAGC回路におけ
る利得の大きさを検出し、AGCゲインとして出力する
利得レベル検出手段である利得レベル検出回路である。
In FIG. 9, reference numeral 8 denotes an automatic gain control circuit (hereinafter, referred to as an AGC circuit) which is an automatic gain control means for controlling a pixel signal output level outputted from the image pickup device 1 to a constant level and outputting it as a video signal. , 9 are gain level detecting circuits which are gain level detecting means for detecting the magnitude of the gain in the AGC circuit and outputting it as an AGC gain.

【0028】図9において、図1の構成と異なるのはデ
ータ記憶回路7の内部で使用する補正係数がAGCゲイ
ンに適応したものとなることと、AGC回路8の出力で
ある映像信号に対して欠陥画素の検出および補正が行わ
れるという点である。上記のような構成の場合も本発明
の実施の形態1と同様の効果を得ることができる。
FIG. 9 differs from the configuration of FIG. 1 in that the correction coefficient used inside the data storage circuit 7 is adapted to the AGC gain and that the video signal output from the AGC circuit 8 is The point is that detection and correction of defective pixels are performed. In the case of the above configuration, the same effect as in the first embodiment of the present invention can be obtained.

【0029】以上のように本実施の形態によれば、画素
信号出力レベルを自動的に制御して一定にするAGC回
路と、AGC回路における利得の大きさを検出する利得
レベル検出回路を設けることにより、実施の形態1と同
等の効果を得ることができる。
As described above, according to the present embodiment, the AGC circuit for automatically controlling the pixel signal output level to be constant and the gain level detecting circuit for detecting the magnitude of the gain in the AGC circuit are provided. Accordingly, the same effect as in the first embodiment can be obtained.

【0030】[0030]

【発明の効果】以上のように本発明では、画素信号等の
輝度レベル情報に適応して検出した欠陥画素の補正を制
御することにより、補正による副作用を可能な限り抑圧
し、より精度の高い欠陥画素補正を行うことができ、良
好な画像が得られるという優れた効果が得られる。
As described above, according to the present invention, by controlling the correction of a defective pixel detected in accordance with luminance level information such as a pixel signal, side effects due to the correction are suppressed as much as possible, and higher accuracy is achieved. An excellent effect that defective pixel correction can be performed and a good image can be obtained is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における欠陥画素補正装
置のブロック図
FIG. 1 is a block diagram of a defective pixel correction device according to a first embodiment of the present invention.

【図2】図1のデータ記憶回路7の内部構成を示すブロ
ック図
FIG. 2 is a block diagram showing an internal configuration of a data storage circuit 7 of FIG. 1;

【図3】図1のアドレス記憶回路3aの内部構成を示す
ブロック図
FIG. 3 is a block diagram showing an internal configuration of an address storage circuit 3a of FIG. 1;

【図4】図1のデータ記憶回路7の内部構成を示すブロ
ック図
FIG. 4 is a block diagram showing an internal configuration of the data storage circuit 7 of FIG. 1;

【図5】図1のアドレス記憶回路3aの内部構成を示す
ブロック図
FIG. 5 is a block diagram showing an internal configuration of an address storage circuit 3a of FIG. 1;

【図6】図1のアドレス記憶回路3aの内部構成を示す
ブロック図
FIG. 6 is a block diagram showing an internal configuration of an address storage circuit 3a of FIG. 1;

【図7】図1のアドレス記憶回路3aの内部構成を示す
ブロック図
FIG. 7 is a block diagram showing an internal configuration of an address storage circuit 3a of FIG. 1;

【図8】本発明の実施の形態2における欠陥画素補正装
置のブロック図
FIG. 8 is a block diagram of a defective pixel correction device according to a second embodiment of the present invention.

【図9】本発明の実施の形態3における欠陥画素補正装
置のブロック図
FIG. 9 is a block diagram of a defective pixel correction device according to a third embodiment of the present invention.

【図10】従来の欠陥画素補正装置のブロック図FIG. 10 is a block diagram of a conventional defective pixel correction device.

【図11】図10のアドレス記憶回路3の内部構成を示
すブロック図
11 is a block diagram showing an internal configuration of the address storage circuit 3 in FIG.

【符号の説明】[Explanation of symbols]

1 撮像素子 2,2a 欠陥検出回路 3,3a アドレス記憶回路 4 欠陥補正回路 5 信号処理回路 6 輝度レベル検出回路 7 データ記憶回路 8 AGC回路 9 利得レベル検出回路 10 アドレス変換回路 11 補正係数発生回路 12 比較器 13 エンコーダ DESCRIPTION OF SYMBOLS 1 Image sensor 2, 2a Defect detection circuit 3, 3a Address storage circuit 4 Defect correction circuit 5 Signal processing circuit 6 Brightness level detection circuit 7 Data storage circuit 8 AGC circuit 9 Gain level detection circuit 10 Address conversion circuit 11 Correction coefficient generation circuit 12 Comparator 13 Encoder

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 被写体より入射された光学信号を電気信
号に変換し画素信号として出力する撮像素子と、前記撮
像素子からの画素信号より欠陥画素を検出し前記欠陥画
素の位置情報および信号レベルをそれぞれ検出アドレス
及び検出データとして出力する欠陥検出手段と、前記撮
像素子からの画素信号を入力とし特定エリアの輝度レベ
ル情報を出力する輝度レベル検出手段と、前記欠陥検出
手段から出力される前記検出データを記憶し前記輝度レ
ベル検出手段から出力される輝度レベル情報に応じて補
正制御信号を出力するデータ記憶手段と、前記データ記
憶手段からの補正制御信号および前記欠陥検出手段から
の検出アドレスによって補正画素の位置情報を補正アド
レスとして出力するアドレス記憶手段と、前記アドレス
記憶手段から出力した前記補正アドレスに適応して画素
信号に含まれる欠陥画素を補正した信号を補正信号とし
て出力する欠陥補正手段と、前記欠陥補正手段からの補
正信号から輝度信号を発生させる信号処理手段とを備え
たことを特徴とする画素欠陥補正装置。
1. An image sensor that converts an optical signal incident from a subject into an electric signal and outputs the signal as a pixel signal, detects a defective pixel from a pixel signal from the image sensor, and determines position information and a signal level of the defective pixel. Defect detection means for outputting as a detection address and detection data, luminance level detection means for receiving a pixel signal from the image sensor and outputting luminance level information of a specific area, and detection data output from the defect detection means Data storage means for storing a correction control signal in accordance with the brightness level information output from the brightness level detection means, and a correction pixel based on a correction control signal from the data storage means and a detection address from the defect detection means. Address storage means for outputting the position information as a correction address, and output from the address storage means. Defect correction means for outputting, as a correction signal, a signal obtained by correcting a defective pixel included in a pixel signal in accordance with the correction address, and signal processing means for generating a luminance signal from the correction signal from the defect correction means. A pixel defect correction device, characterized in that:
【請求項2】 被写体より入射された光学信号を電気信
号に変換し画素信号として出力する撮像素子と、前記撮
像素子からの画素信号より欠陥画素を検出し前記欠陥画
素の位置情報および信号レベルをそれぞれ検出アドレス
及び検出データとして出力する欠陥検出手段と、入力さ
れる画素信号における特定エリアの輝度レベル情報を出
力する輝度レベル検出手段と、前記欠陥検出手段から出
力される前記検出データを記憶し前記輝度レベル検出手
段から出力される輝度レベル情報に応じて補正制御信号
を出力するデータ記憶手段と、前記データ記憶手段から
の補正制御信号および前記欠陥検出手段からの検出アド
レスによって補正画素の位置情報を補正アドレスとして
出力するアドレス記憶手段と、前記アドレス記憶手段か
ら出力した前記補正アドレスに適応して画素信号に含ま
れる欠陥画素を補正した信号を補正信号として出力する
欠陥補正手段と、前記欠陥補正手段からの補正信号によ
り輝度信号を発生させる信号処理手段とを備え、前記信
号処理手段から出力された輝度信号は、前記輝度レベル
検出手段に入力されることを特徴とする画素欠陥補正装
置。
2. An image pickup device for converting an optical signal incident from a subject into an electric signal and outputting it as a pixel signal, detecting a defective pixel from a pixel signal from the image pickup device, and detecting position information and a signal level of the defective pixel. A defect detection unit that outputs a detection address and detection data, a luminance level detection unit that outputs luminance level information of a specific area in an input pixel signal, and the detection data that is output from the defect detection unit. A data storage unit for outputting a correction control signal in accordance with the luminance level information output from the luminance level detection unit; and a correction control signal from the data storage unit and a detection address from the defect detection unit. Address storage means for outputting as a correction address, and the correction output from the address storage means Defect correction means for outputting a signal obtained by correcting a defective pixel included in a pixel signal in accordance with an address as a correction signal, and signal processing means for generating a luminance signal based on a correction signal from the defect correction means; A pixel defect correction device, wherein a luminance signal output from a processing unit is input to the luminance level detection unit.
【請求項3】 データ記憶手段は、輝度レベル情報に応
じた係数を出力する補正係数発生手段と、前記補正係数
発生手段で発生した係数と欠陥検出手段で検出した検出
データを比較し補正制御信号を出力する比較手段とから
なることを特徴とする請求項1または2に記載の画素欠
陥補正装置。
3. A data storage means, comprising: a correction coefficient generation means for outputting a coefficient corresponding to luminance level information; and a correction control signal for comparing a coefficient generated by the correction coefficient generation means with detection data detected by the defect detection means. 3. The pixel defect correction device according to claim 1, further comprising a comparison unit that outputs the pixel defect.
【請求項4】 被写体より入射された光学信号を電気信
号に変換し映像信号として出力する撮像素子と、前記撮
像素子から出力された画素信号出力レベルを自動的に制
御して一定にし映像信号として出力する自動利得制御手
段と、前記自動利得制御手段からの映像信号より欠陥画
素を検出し前記欠陥画素の位置情報および信号レベルを
それぞれ検出アドレス及び検出データとして出力する欠
陥検出手段と、前記自動利得制御手段での利得の大きさ
を検出しAGCゲインとして出力する利得レベル検出手
段と、前記欠陥検出手段から出力される検出データを記
憶し前記利得レベル検出手段から出力されるAGCゲイ
ンに応じて補正制御信号を出力するデータ記憶手段と、
前記データ記憶手段からの補正制御信号および前記欠陥
検出手段から出力された検出アドレスによって補正画素
の位置情報を補正アドレスとして出力するアドレス記憶
手段と、前記アドレス記憶手段から出力した補正アドレ
スに適応して映像信号に含まれる欠陥画素を補正した信
号を補正信号として出力する欠陥補正手段と、前記欠陥
補正手段からの補正信号から輝度信号を発生させる信号
処理手段とを備えたことを特徴とする画素欠陥補正装
置。
4. An image pickup device that converts an optical signal incident from a subject into an electric signal and outputs the signal as a video signal, and automatically controls a pixel signal output level output from the image pickup device to a constant level as a video signal. Automatic gain control means for outputting, a defect detection means for detecting a defective pixel from a video signal from the automatic gain control means and outputting position information and a signal level of the defective pixel as a detection address and detection data, respectively, and the automatic gain Gain level detecting means for detecting the magnitude of the gain in the control means and outputting it as an AGC gain, and storing detection data output from the defect detecting means and correcting according to the AGC gain output from the gain level detecting means Data storage means for outputting a control signal,
An address storage unit for outputting position information of a correction pixel as a correction address based on a correction control signal from the data storage unit and a detection address output from the defect detection unit, and a correction address output from the address storage unit. A pixel defect comprising: a defect correction unit that outputs a signal obtained by correcting a defective pixel included in a video signal as a correction signal; and a signal processing unit that generates a luminance signal from the correction signal from the defect correction unit. Correction device.
【請求項5】 データ記憶手段は、AGCゲインに応じ
た係数を出力する補正係数発生手段と、前記補正係数発
生手段からの係数と検出データとを比較し補正制御信号
を出力する比較手段とからなることを特徴とする請求項
4記載の画素欠陥補正装置。
5. A data storage means comprising: a correction coefficient generation means for outputting a coefficient corresponding to an AGC gain; and a comparison means for comparing a coefficient from the correction coefficient generation means with detection data and outputting a correction control signal. The pixel defect correction device according to claim 4, wherein
JP2000337095A 2000-11-06 2000-11-06 Pixel defect correcting apparatus Pending JP2002142157A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000337095A JP2002142157A (en) 2000-11-06 2000-11-06 Pixel defect correcting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000337095A JP2002142157A (en) 2000-11-06 2000-11-06 Pixel defect correcting apparatus

Publications (1)

Publication Number Publication Date
JP2002142157A true JP2002142157A (en) 2002-05-17

Family

ID=18812537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000337095A Pending JP2002142157A (en) 2000-11-06 2000-11-06 Pixel defect correcting apparatus

Country Status (1)

Country Link
JP (1) JP2002142157A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619306B1 (en) 2004-09-24 2006-09-12 엘지전자 주식회사 Abstraction method for bad pixel of digital imaging apparatus
JP2008017037A (en) * 2006-07-04 2008-01-24 Canon Inc Solid imaging apparatus, and defective pixel correcting method
US7777791B2 (en) 2003-04-11 2010-08-17 Mega Chips Corporation Defective pixel correction device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777791B2 (en) 2003-04-11 2010-08-17 Mega Chips Corporation Defective pixel correction device
US7812866B2 (en) 2003-04-11 2010-10-12 Mega Chips Corporation Defective pixel correction device
US7911514B2 (en) 2003-04-11 2011-03-22 Mega Chips Corporation Defective pixel correction device
US8023010B2 (en) 2003-04-11 2011-09-20 Mega Chips Corporation Defective pixel correction device
KR100619306B1 (en) 2004-09-24 2006-09-12 엘지전자 주식회사 Abstraction method for bad pixel of digital imaging apparatus
JP2008017037A (en) * 2006-07-04 2008-01-24 Canon Inc Solid imaging apparatus, and defective pixel correcting method

Similar Documents

Publication Publication Date Title
US6940550B2 (en) Digital camera and a method for correcting dust images in the camera
US7593569B2 (en) Pixel defect correction device
JP5162730B2 (en) Imaging device and dark current correction method thereof
JP5112238B2 (en) Imaging apparatus, setting value changing method, and program
US7245318B2 (en) Imaging apparatus that corrects an imbalance in output levels of image data
JP2003101887A (en) Image pickup device and noise elimination method
KR20010050876A (en) Method for detecting a pixel defect and image processing device
US7872671B2 (en) Image pickup apparatus and image pickup method
JP2002044688A (en) Method for detecting pixel defect of solid state imaging element and imaging device using the same
JP4791122B2 (en) Clamp circuit and digital camera system having the clamp circuit
JP2005101829A (en) Signal processing apparatus
JP4679174B2 (en) Image processing apparatus and digital camera equipped with the image processing apparatus
US20050030412A1 (en) Image correction processing method and image capture system using the same
JP2002142157A (en) Pixel defect correcting apparatus
JP2001024943A (en) Image pickup device
JP2010056817A (en) Imaging apparatus
JP4501926B2 (en) Imaging apparatus and noise removal method
JPH06326918A (en) Contrast correcting circuit for peripheral part of cam coder
JP2000358195A (en) Video signal processor
JP2008109582A (en) Imaging apparatus, and imaging method
JP2006100913A (en) Image processor and processing method
JP3158325B2 (en) Defect correction device and defect correction method for solid-state imaging device
JP2006060550A (en) White flaw detection circuit
JP3074887B2 (en) Solid-state imaging device
JPH05276447A (en) Solid-state image pickup device