JP2002135269A - Priority controller and its method - Google Patents

Priority controller and its method

Info

Publication number
JP2002135269A
JP2002135269A JP2000327023A JP2000327023A JP2002135269A JP 2002135269 A JP2002135269 A JP 2002135269A JP 2000327023 A JP2000327023 A JP 2000327023A JP 2000327023 A JP2000327023 A JP 2000327023A JP 2002135269 A JP2002135269 A JP 2002135269A
Authority
JP
Japan
Prior art keywords
data matrix
input
output
data
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000327023A
Other languages
Japanese (ja)
Inventor
Takashi Usukura
隆 臼倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000327023A priority Critical patent/JP2002135269A/en
Publication of JP2002135269A publication Critical patent/JP2002135269A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a priority controller which does not affect the priority of a data matrix group which is out of compensation. SOLUTION: When an output signal obtained by multiplexing (k), (m) and (n) input matrices (k, m and n are positive integers) inputted to respective multiplexers (1 to 3) is transmitted to input routes (4 to 6) as data matrices, the output signal of the data matrices is selected, weighted by a weighted round Robin(WRR) control unit (10), and outputted as a single output matrix. Consequently, the average of total bands of data matrices is less than the bands of a data matrix group transmitted to an output route (7). When a specific input data matrix out of input data matrices inputted to a certain input data matrix group is inputted in a state exceeding a weighting state, the weighting of input data matrices which keep the other weightings existing in the same data matrix group is prevented from being reduced relatively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、優先制御装置およ
び優先制御方法に関し、例えば、悪意の(ある入力デー
タ行列群に入力される入力データ行列のうち特定の入力
データ行列が重み付けを超えて入力されている)入力デ
ータ行列に対し、善意の(同じデータ行列群中に存在す
る他の重み付けを遵守している)入力データ行列を優先
して処理する優先制御装置および優先制御方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a priority control apparatus and a priority control method, and more particularly to, for example, a specific input data matrix of a malicious input data matrix input to a certain input data matrix group exceeding a weight. The present invention relates to a priority control device and a priority control method for preferentially processing an input data matrix that has been subjected to a well-intentioned input data matrix (which obeys other weights existing in the same data matrix group).

【0002】[0002]

【従来の技術】従来、優先制御装置および優先制御方法
は一般に、あるデータ行列群に悪意の入力データ行列と
善意の入力データ行列が混在した場合に、入力データ行
列を善意のデータ行列と悪意のデータ行列とに分類し、
分類したデータ行列に処理の優先順位を付ける制御装置
および制御方法として適用される。
2. Description of the Related Art Conventionally, a priority control device and a priority control method generally use an input data matrix and a malicious input data matrix when a malicious input data matrix and a well-intentioned input data matrix are mixed in a certain data matrix group. Classify into a data matrix and
The present invention is applied as a control device and a control method for assigning a processing priority to the classified data matrix.

【0003】本発明と技術分野の類似する先願発明例1
として特開平06−090255号公報の「データネッ
トワーク輻輳制御方法」がある。先願発明例1は、輻輳
を受けているリソースで輻輳制御を実施し、ネットワー
ク内とともにそのアクセスポイントで輻輳制御を実行す
る。特に、輻輳制御を各リソースで連続的に実行してい
る。これにより、従来の輻輳制御方式における公平性の
問題、アクティブチャネルが契約した全ての帯域幅を実
際に利用することができないという問題、輻輳の際に契
約帯域幅を超過した全てのチャネルからデータ要素を破
棄し、このようなチャネルに全ての破棄されたデータ要
素を再送信させることによって輻輳を悪化させるという
問題、遅延の問題等が克服される、としている。
[0003] Prior application invention example 1 similar to the present invention in the technical field
Japanese Patent Application Laid-Open No. 06-090255 discloses a “data network congestion control method”. In the invention example 1 of the prior application, congestion control is performed on a resource that has been subjected to congestion, and congestion control is performed within the network and at the access point. In particular, congestion control is continuously performed for each resource. As a result, the problem of fairness in the conventional congestion control method, the problem that the active channel cannot actually use all the contracted bandwidth, and the data elements from all the channels that exceeded the contracted bandwidth during congestion. , And the problem of exacerbating congestion by causing such a channel to retransmit all the discarded data elements, delay problems, etc., is said to be overcome.

【0004】また、先願発明例2の特願平11−170
641号は、統計にもとづきウェイト値を順次増加させ
る方式を用いている。
[0004] Further, Japanese Patent Application No. 11-170 of the prior invention invention example 2
No. 641 uses a method of sequentially increasing weight values based on statistics.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来のWRR(Weighted Round Robi
n)制御方式のみでは、ある特定のデータ行列群に悪意
の入力データ行列と善意の入力データ行列とが混在した
場合に、善意の入力データ行列に対する重み付けの減少
について補償がまったく行われず、その結果優先度が保
証されなくなるという弊害を受けていた。
However, the above-mentioned conventional WRR (Weighted Round Robi)
n) With the control method alone, when a malicious input data matrix and a well-intentioned input data matrix are mixed in a specific data matrix group, no compensation is performed for the reduction of the weight for the good-intentional input data matrix, and as a result, The disadvantage was that priority was no longer guaranteed.

【0006】また、特開平06−090255号のよう
に、入力データ単位にデータ行列蓄積部を分離して善意
の入力データ行列に対する優先度を管理する方式では、
入力データ数が増大すると管理方式の複雑化を招いてい
た。
[0006] Further, as disclosed in Japanese Patent Application Laid-Open No. 06-090255, a method of separating a data matrix storage unit for each input data and managing the priority of a well-intentioned input data matrix is disclosed in
When the number of input data increases, the management method becomes complicated.

【0007】また、特願平11−170641号のよう
にウェイト値を統計にもとづき順次増加させる方式で
は、補償対象のデータ行列群に対するウェイト値が大き
くなりすぎると、他のデータ行列群に対する優先度が保
証できなくなるという問題点を有している。
In the method of increasing the weight value sequentially based on statistics as disclosed in Japanese Patent Application No. 11-170641, if the weight value for the data matrix group to be compensated becomes too large, the priority for other data matrix groups is increased. Is no longer guaranteed.

【0008】本発明は、補償対象外のデータ行列群の優
先度には影響を与えない優先制御装置および優先制御方
法を提供することを目的とする。
An object of the present invention is to provide a priority control device and a priority control method which do not affect the priority of a data matrix group not to be compensated.

【0009】[0009]

【課題を解決するための手段】かかる目的を達成するた
め、請求項1記載の優先制御装置は、少なくとも2本の
入力行列が入力される少なくとも2つの多重装置と、少
なくとも2つの多重装置において多重されたそれぞれの
出力信号がデータ行列として伝送される少なくとも2本
の入力経路と、それぞれのデータ行列の出力信号が選択
され、重み付けによって単一の出力行列として出力経路
に伝送される重み付け回転優先(WRR)制御部とを有
し、それぞれのデータ行列の合計帯域の平均が、出力経
路を伝送されるデータ行列群の帯域よりも少ないものと
されたことを特徴としている。
In order to achieve the above object, a priority control apparatus according to the first aspect of the present invention includes a multiplexing apparatus in at least two multiplexing apparatuses to which at least two input matrices are input and at least two multiplexing apparatuses. And at least two input paths through which the respective output signals are transmitted as data matrices, and weighted rotation priorities in which output signals of the respective data matrices are selected and transmitted to the output path as a single output matrix by weighting ( (WRR) control unit, and the average of the total bandwidth of each data matrix is smaller than the bandwidth of the data matrix group transmitted on the output path.

【0010】請求項2記載の優先制御装置は、k(kは
正の整数)本の入力行列が入力される第一の多重装置
(1)と、m(mは正の整数)本の入力行列が入力され
る第二の多重装置(2)と、n(nは正の整数)本の入
力行列が入力される第三の多重装置(3)と、第一の多
重装置(1)において多重された出力信号が第一のデー
タ行列として伝送される第一の入力経路(4)と、第二
の多重装置(2)において多重された出力信号が第二の
データ行列として伝送される第二の入力経路(5)と、
第三の多重装置(3)において多重された出力信号が第
三のデータ行列として伝送される第三の入力経路(6)
と、第一から第三のデータ行列の出力信号が選択され、
重み付けによって単一の出力行列として出力経路(7)
に伝送される重み付け回転優先(WRR)制御部(1
0)とを有し、第一から第三のデータ行列の合計帯域の
平均が、出力経路(7)に伝送されるデータ行列群の帯
域よりも少ないものとされたことを特徴としている。
In the priority control apparatus according to the present invention, a first multiplexing device (1) to which k (k is a positive integer) input matrices are input, and m (m is a positive integer) input matrices. A second multiplexer (2) to which a matrix is input, a third multiplexer (3) to which n (n is a positive integer) input matrices are input, and a first multiplexer (1) A first input path (4) in which the multiplexed output signal is transmitted as a first data matrix, and a second input path in which the output signal multiplexed in the second multiplexer (2) is transmitted as a second data matrix. Two input paths (5),
A third input path (6) through which the output signal multiplexed in the third multiplexer (3) is transmitted as a third data matrix
And the output signals of the first to third data matrices are selected,
Output path (7) as a single output matrix by weighting
Weighted rotation priority (WRR) control unit (1
0), and the average of the total bandwidth of the first to third data matrices is smaller than the bandwidth of the data matrix group transmitted to the output path (7).

【0011】請求項3記載の発明では、請求項2に記載
の優先制御装置において、WRR制御部(10)は、第
一の入力経路(4)から伝送されるデータ行列を直列に
蓄積する第一のデータ行列蓄積部(11)と、第二の入
力経路(5)から伝送されるデータ行列を直列に蓄積す
る第二のデータ行列蓄積部(12)と、第三の入力経路
(6)から伝送されるデータ行列を直列に蓄積する第三
のデータ行列蓄積部(13)と、データ行列蓄積部(1
1から13)のいずれかからデータを読み出して出力経
路(7)に送出するかを選択する条件制御部(14)と
を有することを特徴とする。
According to a third aspect of the present invention, in the priority control apparatus according to the second aspect, the WRR control unit (10) stores the data matrix transmitted from the first input path (4) in series. One data matrix storage unit (11), a second data matrix storage unit (12) that stores data matrices transmitted from the second input path (5) in series, and a third input path (6) A third data matrix storage unit (13) for serially storing data matrices transmitted from
And a condition control unit (14) for selecting whether to read out data from any one of 1 to 13) and send it to the output path (7).

【0012】また、上記のデータ行列蓄積部(11から
13)は、先入れ先出し記憶素子(FIFOメモリ)で
構成され、出力経路(7)に送出するデータ行列群は、
WRR方式で選択され、第一から第三のデータ行列蓄積
部(11から13)からは、条件制御部(14)に対し
て第一から第三のデータ行列蓄積部が空であるかどうか
を示す信号、及び単位時間内に第一から第三のデータ行
列蓄積部(11から13)に入力されたデータ行列群の
帯域の情報が出力されることとするとよい。
The data matrix storage section (11 to 13) is constituted by a first-in first-out storage element (FIFO memory), and a data matrix group to be transmitted to the output path (7) is:
The first to third data matrix storage units (11 to 13) selected by the WRR method are used by the condition control unit (14) to determine whether the first to third data matrix storage units are empty. The indicated signal and the information on the band of the data matrix group input to the first to third data matrix storage units (11 to 13) within a unit time may be output.

【0013】請求項6に記載の優先制御方法は、少なく
とも2本の入力行列が2つの多重処理部へ入力され、少
なくとも2つの多重処理部において多重されたそれぞれ
の少なくとも2つの出力信号がデータ行列として伝送出
力され、少なくとも2つのデータ行列の出力信号が、重
み付け回転優先(WRR)制御処理方式の重み付けによ
って選択され、単一の出力行列となって伝送出力され、
少なくとも2つのデータ行列の合計帯域の平均が、伝送
出力されるデータ行列群の帯域よりも少ないものとされ
たことを特徴としている。
According to a sixth aspect of the present invention, in the priority control method, at least two input matrices are input to two multiplexing units, and each of the at least two output signals multiplexed in the at least two multiplexing units is converted into a data matrix. And output signals of at least two data matrices are selected by weighting of a weighted rotation priority (WRR) control processing method, and are transmitted and output as a single output matrix;
It is characterized in that the average of the total bandwidth of at least two data matrices is smaller than the bandwidth of the data matrix group transmitted and output.

【0014】[0014]

【発明の実施の形態】次に、添付図面を参照して本発明
による優先制御装置および優先制御方法の実施の形態を
詳細に説明する。図1から図8を参照すると、本発明の
優先制御装置および優先制御方法の一実施形態が示され
ている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a priority control device and a priority control method according to the present invention will be described in detail with reference to the accompanying drawings. 1 to 8 show an embodiment of a priority control device and a priority control method according to the present invention.

【0015】図1は、実施形態の優先制御装置の処理部
を示すブロック構成図であり、重み付け回転優先(WR
R)制御部10にデータ行列群を入力する方法の優先制
御装置を示している。
FIG. 1 is a block diagram showing a processing unit of the priority control apparatus according to the embodiment, and includes a weighted rotation priority (WR).
R) shows a priority control device of a method of inputting a data matrix group to the control unit 10.

【0016】第一の多重装置1に対してk本の入力行
列、第二の多重装置2に対してm本の入力行列、第三の
多重装置3に対してn本の入力行列が入力され(k、
m、nは正の整数)、それぞれ多重された出力は続いて
第一から第三の入力経路4〜6をデータ行列群として伝
送され、WRR制御部10の内部で、ある決まった重み
付けによってデータ行列群が選択され、出力経路7に、
単一の出力行列となって伝送される。第一から第三の入
力経路4〜6を伝送されるデータ行列群の合計帯域の平
均は、出力経路7を伝送されるデータ行列群の帯域より
も少ないものとする。
K input matrices are input to the first multiplexer 1, m input matrices are input to the second multiplexer 2, and n input matrices are input to the third multiplexer 3. (K,
m and n are positive integers), and the multiplexed outputs are subsequently transmitted as a data matrix group through the first to third input paths 4 to 6, and are internally processed by the WRR control unit 10 according to a predetermined weight. A matrix group is selected, and on output path 7,
It is transmitted as a single output matrix. It is assumed that the average of the total bandwidth of the data matrix group transmitted through the first to third input paths 4 to 6 is smaller than the bandwidth of the data matrix group transmitted through the output path 7.

【0017】図2は、本実施形態で用いられるWRR制
御部10の内部構成ブロック図である。本図2は、図1
中の重み付け回転優先制御部(WRR制御部)10のよ
り詳細な構成例を示している。
FIG. 2 is a block diagram showing the internal configuration of the WRR control unit 10 used in this embodiment. This FIG. 2 corresponds to FIG.
2 shows a more detailed configuration example of a weighted rotation priority control unit (WRR control unit) 10 in FIG.

【0018】WRR制御部10には第一から第三の入力
経路4〜6に対して第一から第三のデータ行列蓄積部1
1から13があり、入力行列群が直列に蓄積され、条件
制御部14によって、どのデータ行列蓄積部からデータ
を読み出して出力経路7に送出するかが選択される。
The WRR control unit 10 has first to third data matrix storage units 1 for the first to third input paths 4 to 6.
Input matrix groups are stored in series, and the condition control unit 14 selects from which data matrix storage unit the data is read and transmitted to the output path 7.

【0019】データ行列蓄積部11から13は、例えば
先入れ先出し記憶素子(FIFOメモリ)で構成され
る。第一から第三のデータ行列蓄積部11から13から
は、条件制御部14に対してデータ行列蓄積部11から
13が空であるかどうかを示す信号、及び単位時間内に
第一から第三のデータ行列蓄積部11から13に入力さ
れたデータ行列群の帯域の情報が出力されている。図2
では入力経路数を3経路としているが、任意の正の整数
経路であってもよい。
The data matrix storages 11 to 13 are constituted by, for example, first-in first-out storage elements (FIFO memories). From the first to third data matrix storage units 11 to 13, a signal indicating to the condition control unit 14 whether the data matrix storage units 11 to 13 are empty, and the first to third data matrix units within a unit time. The information of the band of the data matrix group input to the data matrix storage units 11 to 13 is output. FIG.
In the example, the number of input paths is three, but any positive integer path may be used.

【0020】出力経路7に送出するデータ行列群は、W
RR方式で選択される。すなわち、条件制御部14によ
り、残存ウェイトカウンタ15が”0”でない入力経路
が回転的に選択され、データが出力された後、残存ウェ
イトカウンタ15の該当カウンタを”−1”にし、次回
選択時の最終候補にする。全てのカウンタが”0”であ
るか、データ行列蓄積部11から13が空でなく、かつ
ウェイトカウンタが残っている入力経路が存在しない場
合には、ウェイト設定部17に要求を出し、予め初期設
定時に主制御装置18で設定されたウェイト値を残存ウ
ェイトカウンタ15に再代入する。このとき、第一から
第三のデータ行列蓄積部11から13に入力されたデー
タ行列群各々の帯域が、単位時間内に割り当てられたウ
ェイト以上の値であると条件制御部14で判断された場
合には、その過剰度に応じてタイマ16を起動し、ウェ
イト補償時間を加算する。ウェイト補償時間は、例えば
過剰帯域と正比例する時間とする。
The data matrix group transmitted to the output path 7 is W
It is selected by the RR method. In other words, after the condition control unit 14 rotationally selects an input path for which the remaining weight counter 15 is not "0" and outputs data, the corresponding counter of the remaining weight counter 15 is set to "-1", and the next time selection is performed. To be the final candidate. If all the counters are "0" or if the data matrix storage units 11 to 13 are not empty and there is no input path in which the weight counter remains, a request is issued to the weight setting unit 17 and the initial setting is performed in advance. At the time of setting, the weight value set by main controller 18 is reassigned to remaining weight counter 15. At this time, the condition control unit 14 has determined that the bandwidth of each of the data matrix groups input to the first to third data matrix storage units 11 to 13 is equal to or greater than the weight assigned within a unit time. In this case, the timer 16 is started according to the excess degree, and the weight compensation time is added. The weight compensation time is, for example, a time directly proportional to the excess band.

【0021】タイマ16が起動している間は、残存ウェ
イトカウンタ15が再代入されるたびにウェイト値を通
常の値”+1”とし、該当入力データ行列群を出力する
優先度を上昇させ、タイマ16が”0”になった時点
で、ウェイト値の補償を終了する。ここで、タイマ16
のカウント周期は各入力行列群共通であるため、複数個
用意する必要はない。
While the timer 16 is running, each time the remaining weight counter 15 is reassigned, the weight value is set to the normal value "+1", and the priority of outputting the corresponding input data matrix group is increased. When 16 becomes "0", the compensation of the weight value is completed. Here, the timer 16
Are common to each input matrix group, so it is not necessary to prepare a plurality of them.

【0022】(動作例)図3は、本動作例において、図
1における入力の数を、k=1、m=1、n=1、ウェ
イト設定部17の初期値を第一から第三の入力経路に対
して”5、4、8”に設定した場合を示している。図4
は、動作例における入力行列の帯域幅の例を示してい
る。図5は、動作例における要部の状態例を示した図で
ある。図6は、動作例を示すフローチャートである。図
7は、動作例において、第三のデータ行列蓄積部13に
入力されるデータの帯域例を示している。図8は、図7
の例の場合に、第三の入力経路から出力されるデータ行
列の帯域幅を示す。
(Operation Example) FIG. 3 shows that in this operation example, the number of inputs in FIG. 1 is k = 1, m = 1, n = 1, and the initial values of the weight setting section 17 are first to third. The case where "5, 4, 8" is set for the input path is shown. FIG.
Shows an example of the bandwidth of the input matrix in the operation example. FIG. 5 is a diagram illustrating a state example of a main part in an operation example. FIG. 6 is a flowchart illustrating an operation example. FIG. 7 shows an example of a band of data input to the third data matrix storage unit 13 in the operation example. FIG.
In the case of the example, the bandwidth of the data matrix output from the third input path is shown.

【0023】以下の動作例においては、図1における入
力の数をk=1、m=1、n=1、ウェイト設定部17
の初期値を第一から第三の入力経路に対して”5、4、
8”に設定した場合である、図3の動作を考える。ここ
で、入力行列k1、m1に入力される帯域の予定はそれ
ぞれ”5、4”であり、予定通りとする。また入力行列
n1、n2、n3の予定帯域幅はそれぞれ”3、2、
3”(合計8)とする。
In the following operation example, k = 1, m = 1, n = 1, the number of inputs in FIG.
Is set to "5, 4,
Consider the operation shown in Fig. 3 where 8 "is set. Here, the schedules of the bands input to the input matrices k1 and m1 are" 5 and 4 ", respectively, which are as planned. , N2, and n3 have respective scheduled bandwidths of “3, 2,
3 "(total 8).

【0024】実際の入力データ行列の帯域幅を示した図
4において、時間t1〜t4までの間、入力行列n3が
悪意の入力データ行列であり、入力行列群(n1+n2
+n3)の予定帯域8を上回っている。このときのWR
R制御部10の動作を、図5の各部の状態値と図6の単
位時間毎に起動される制御フローチャートを用いて説明
する。なお、図4では説明のために入力データ行列n
1、n2、n3各々の帯域幅を示しているが、WRR制
御部10が個別に監視しているわけではない。
In FIG. 4 showing the bandwidth of the actual input data matrix, the input matrix n3 is a malicious input data matrix and the input matrix group (n1 + n2) during time t1 to t4.
+ N3) exceeds the scheduled band 8. WR at this time
The operation of the R control unit 10 will be described with reference to the state values of each unit in FIG. 5 and the control flowchart activated for each unit time in FIG. In FIG. 4, the input data matrix n
Although the bandwidths of 1, n2, and n3 are shown, the WRR control unit 10 does not individually monitor the bandwidths.

【0025】図4、図5で時間t1までは、第一から第
三の入力経路4〜6それぞれが予定通りの帯域値でデー
タ行列群を入力している。このため、図6のフローチャ
ートはステップA1、ステップA5共に”No”で通過
し、終了する。
In FIGS. 4 and 5, until time t1, each of the first to third input paths 4 to 6 inputs a data matrix group with a predetermined band value. For this reason, the flowchart of FIG. 6 passes "No" for both step A1 and step A5, and ends.

【0026】時間t1〜t4までは、第三のデータ行列
蓄積部13で予定帯域幅以上の過剰帯域入力があったこ
とを条件制御部14が検出し(ステップA1/Ye
s)、タイマ16の動作状態を調べ(ステップA2)、
タイマ16が起動していなかった場合には起動し(ステ
ップA3)、タイマ16に過剰帯域に応じた値を設定す
る(ステップA4)。この例では、過剰帯域1に対して
1単位時間を加算している。ウェイトカウンタの値を再
代入する際には、タイマが起動している入力データ行列
群に対するウェイトを、通常の値(=初期設定値)より
も1多く設定する(ステップA5、A6)。
From time t1 to time t4, the condition control unit 14 detects that the third data matrix accumulation unit 13 has received an excess bandwidth exceeding the predetermined bandwidth (step A1 / Ye).
s), the operation state of the timer 16 is checked (step A2),
If the timer 16 has not been started, it is started (step A3), and a value corresponding to the excess band is set in the timer 16 (step A4). In this example, one unit time is added to the excess band 1. When re-assigning the value of the weight counter, the weight for the input data matrix group whose timer has been started is set to be one more than the normal value (= initial setting value) (steps A5 and A6).

【0027】時間t4〜t8では、第三のデータ行列蓄
積部に入力される帯域が予定帯域幅に収まっているため
にタイマ値の追加はないが、タイマ16が動作しつづけ
ているために、ステップA5、A6が繰り返される。入
力データ行列n1および入力データ行列n2に対する優
先度の補償は、t1〜t8で行われている。時間t9以
降では、タイマ16のタイマが”0”であるため、ウェ
イト値の追加は行われなくなる。
From time t4 to time t8, no timer value is added because the bandwidth input to the third data matrix storage unit is within the expected bandwidth, but since the timer 16 continues to operate, Steps A5 and A6 are repeated. The priority compensation for the input data matrix n1 and the input data matrix n2 is performed at t1 to t8. After time t9, since the timer of the timer 16 is "0", the addition of the wait value is not performed.

【0028】以上の動作により、入力データ行列n3が
悪意の入力データ行列であることに起因する第三のデー
タ行列蓄積部13内に滞留するデータ量の増加を抑え、
善意の入力行列n1、n2に対して、予め設定した予定
帯域幅による優先度を保証することが可能となる。一連
の動作中の第三のデータ行列蓄積部における入力データ
行列n1〜n3の帯域幅を図7に、また第三の入力経路
から出力されるデータ行列の帯域幅を図8に示す。
The above operation suppresses an increase in the amount of data staying in the third data matrix storage unit 13 due to the input data matrix n3 being a malicious input data matrix.
With respect to the input matrices n1 and n2 in a good faith, it is possible to guarantee the priority based on a preset scheduled bandwidth. FIG. 7 shows the bandwidth of the input data matrices n1 to n3 in the third data matrix storage unit during a series of operations, and FIG. 8 shows the bandwidth of the data matrix output from the third input path.

【0029】上記の実施形態によれば、複数の待ちデー
タ行列の優先順位を決定する重み付け回転優先(WR
R)制御装置および方法において、入力データ行列群が
複数存在し、かつ入力データ行列群中にさらに複数の入
力データ行列が多重されているトラフィックに対してデ
ータ行列群単位に優先度を決定する。
According to the above embodiment, the weighted rotation priority (WR) for determining the priority of a plurality of queued data queues
R) In the control device and method, the priority is determined for each data matrix group for traffic in which a plurality of input data matrix groups exist and a plurality of input data matrices are further multiplexed in the input data matrix group.

【0030】本構成により、ある入力データ行列群に入
力される入力データ行列のうち特定の入力データ行列が
重み付けを超えて入力されている(このような入力デー
タ行列を”悪意の入力データ”と称する)ことにより、
同じデータ行列群中に存在する他の重み付けを遵守して
いる入力データ行列(このような入力データ行列を”善
意の入力データ”と称する)の重み付けが相対的に減少
してしまうのを防ぐ。
According to this configuration, a specific input data matrix among the input data matrices input to a certain input data matrix group is input exceeding the weight (such an input data matrix is referred to as "malicious input data"). )
It is possible to prevent the weight of an input data matrix that complies with other weights existing in the same data matrix group (such an input data matrix is referred to as “good input data”) from being relatively reduced.

【0031】このため、タイマに設定した時間だけ該当
データ行列群に対する重み付けを増加させ、各入力デー
タ行列単位に入力帯域管理を行ったり、入力制御を行う
などの複雑な制御を行うことなく、善意の入力データ行
列の重み付けを補償し、優先度を保証する。
For this reason, the weight for the data matrix group is increased by the time set in the timer, and the input band management is not performed for each input data matrix unit, and complicated control such as input control is not performed. Of the input data matrix is compensated, and the priority is guaranteed.

【0032】本発明によれば、善意の入力データ行列が
受ける被害を、データ行列群に対するタイマ制御された
一定ウェイト値の加算のみで補償することが可能とな
る。また、ウェイト値の増加は一定値に抑えられている
ため、補償対象外のデータ行列群の優先度には影響を与
えない。さらに、データ行列蓄積部を入力データ行列毎
に分離することなく、善意の入力データ行列に対する優
先度を簡単な管理方式で保証することが可能である。
According to the present invention, it is possible to compensate for damage to a well-intentioned input data matrix only by adding a timer-controlled constant weight value to a data matrix group. Further, since the increase in the weight value is suppressed to a constant value, it does not affect the priority of the data matrix group not to be compensated. Further, it is possible to guarantee the priority for a well-intentioned input data matrix by a simple management method without separating the data matrix storage unit for each input data matrix.

【0033】上記の各発明によれば、あるデータ行列群
の中に悪意の入力データ行列と善意の入力データ行列が
混在していた場合に、善意の入力データ行列に対するデ
ータ出力帯域を保証できる。これは、悪意の入力データ
行列で減少した善意の入力データ行列の優先度を、デー
タ行列群の帯域幅過剰分をタイマ値に換算して、そのタ
イマ時間だけ善意の入力データ行列に対して必要な一定
ウェイト値を加算するためである。
According to each of the above-mentioned inventions, when a malicious input data matrix and a well-intentioned input data matrix are mixed in a certain data matrix group, it is possible to guarantee a data output band for the well-intentioned input data matrix. This means that the priority of the well-being input data matrix reduced by the malicious input data matrix is converted into a timer value by converting the excess bandwidth of the data matrix group into a timer value. This is for adding a certain constant weight value.

【0034】また、善意の入力データ行列に対するデー
タ出力帯域を補償する機能が簡単に構成される。これ
は、各入力データ行列単位で優先制御を行うのではな
く、各データ行列群単位での帯域幅情報を元に各入力経
路に対するウェイトの制御を行っているためである。
Further, the function of compensating the data output band for a well-intentioned input data matrix can be simply configured. This is because priority control is not performed for each input data matrix, but weight control for each input path is performed based on bandwidth information for each data matrix group.

【0035】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
The above embodiment is an example of a preferred embodiment of the present invention. However, it is not limited to this.
Various modifications can be made without departing from the spirit of the present invention.

【0036】[0036]

【発明の効果】以上の説明より明らかなように、本発明
の優先制御装置および優先制御方法は、少なくとも2本
の入力行列が2つの多重処理部へ入力され、これらの多
重処理部において多重されたそれぞれの出力信号がデー
タ行列として伝送出力され、この出力信号が重み付け回
転優先(WRR)制御処理方式の重み付けによって選択
され、単一の出力行列となって伝送出力され、データ行
列の合計帯域の平均が、データ行列群の帯域よりも少な
いものとされる。よって、ウェイト値の増加は一定値に
抑えられているため、補償対象外のデータ行列群の優先
度には影響を与えない。
As is apparent from the above description, in the priority control device and the priority control method of the present invention, at least two input matrices are input to two multiplex processing units and multiplexed in these multiplex processing units. The respective output signals are transmitted and output as a data matrix, and the output signals are selected by weighting in a weighted rotation priority (WRR) control processing method, transmitted and output as a single output matrix, and output in a total bandwidth of the data matrix. The average is smaller than the band of the data matrix group. Therefore, since the increase in the weight value is suppressed to a constant value, it does not affect the priority of the data matrix group not to be compensated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の優先制御装置の実施形態を示す処理部
のブロック構成図である。
FIG. 1 is a block diagram of a processing unit showing an embodiment of a priority control device of the present invention.

【図2】図1中の重み付け回転優先制御部(WRR制御
部)10のより詳細な構成例を示すブロック構成図であ
る。
FIG. 2 is a block diagram showing a more detailed configuration example of a weighted rotation priority control unit (WRR control unit) 10 in FIG. 1;

【図3】図1における入力の数を、k=1、m=1、n
=1、ウェイト設定部17の初期値を第一から第三の入
力経路に対して”5、4、8”に設定した場合を示して
いる。
FIG. 3 shows the number of inputs in FIG. 1 as k = 1, m = 1, n
= 1, and the initial value of the weight setting unit 17 is set to "5, 4, 8" for the first to third input paths.

【図4】動作例における入力行列の帯域幅の例を示して
いる。
FIG. 4 shows an example of a bandwidth of an input matrix in an operation example.

【図5】動作例における要部の状態例を示した図であ
る。
FIG. 5 is a diagram illustrating an example of a state of a main part in an operation example.

【図6】動作例を示すフローチャートである。FIG. 6 is a flowchart illustrating an operation example.

【図7】動作例において、第三のデータ行列蓄積部13
に入力されるデータの帯域例を示している。
FIG. 7 shows a third data matrix storage unit 13 in an operation example.
3 shows an example of the band of data input to the.

【図8】図7の例の場合に、第三の入力経路から出力さ
れるデータ行列の帯域幅を示す。
8 shows the bandwidth of the data matrix output from the third input path in the case of the example of FIG.

【符号の説明】[Explanation of symbols]

1、2、3 多重装置 4、5、6 入力経路 7 出力経路 10 重み付け回転優先(WRR:Weighted Round Rob
in)制御部 11、12、13 データ行列蓄積部 14 条件制御部 15 残存ウェイトカウンタ 16 タイマ 17 ウェイト設定部 18 主制御装置
1, 2, 3 Multiplexer 4, 5, 6 Input path 7 Output path 10 Weighted rotation priority (WRR: Weighted Round Rob)
in) control unit 11, 12, 13 data matrix accumulation unit 14 condition control unit 15 remaining weight counter 16 timer 17 weight setting unit 18 main controller

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも2本の入力行列が入力される
少なくとも2つの多重装置と、 前記少なくとも2つの多重装置において多重されたそれ
ぞれの出力信号がデータ行列として伝送される少なくと
も2本の入力経路と、 前記それぞれのデータ行列の出力信号が選択され、重み
付けによって単一の出力行列として出力経路に伝送され
る重み付け回転優先(WRR)制御部とを有し、 前記それぞれのデータ行列の合計帯域の平均が、前記出
力経路を伝送されるデータ行列群の帯域よりも少ないも
のとされたことを特徴とする優先制御装置。
1. At least two multiplexers to which at least two input matrices are input, and at least two input paths through which respective output signals multiplexed in the at least two multiplexers are transmitted as a data matrix. A weighted rotation priority (WRR) controller for selecting an output signal of each of the data matrices and transmitting the output signal as a single output matrix to the output path by weighting; Is smaller than the band of the data matrix group transmitted through the output path.
【請求項2】 k(kは正の整数)本の入力行列が入力
される第一の多重装置(1)と、 m(mは正の整数)本の入力行列が入力される第二の多
重装置(2)と、 n(nは正の整数)本の入力行列が入力される第三の多
重装置(3)と、 前記第一の多重装置(1)において多重された出力信号
が第一のデータ行列として伝送される第一の入力経路
(4)と、 前記第二の多重装置(2)において多重された出力信号
が第二のデータ行列として伝送される第二の入力経路
(5)と、 前記第三の多重装置(3)において多重された出力信号
が第三のデータ行列として伝送される第三の入力経路
(6)と、 前記第一から第三のデータ行列の出力信号が選択され、
重み付けによって単一の出力行列として出力経路(7)
に伝送される重み付け回転優先(WRR)制御部(1
0)とを有し、 前記第一から第三のデータ行列の合計帯域の平均が、前
記出力経路(7)に伝送されるデータ行列群の帯域より
も少ないものとされたことを特徴とする優先制御装置。
2. A first multiplexer (1) to which k (k is a positive integer) input matrices are inputted, and a second multiplexer (m) (m is a positive integer) input matrix inputted thereto. A multiplexing device (2); a third multiplexing device (3) to which n (n is a positive integer) input matrices are input; and an output signal multiplexed by the first multiplexing device (1). A first input path (4) transmitted as one data matrix, and a second input path (5) transmitted as the second data matrix in the second multiplexer (2). ), A third input path (6) through which an output signal multiplexed in the third multiplexer (3) is transmitted as a third data matrix, and an output signal of the first to third data matrices. Is selected,
Output path (7) as a single output matrix by weighting
Weighted rotation priority (WRR) control unit (1
0), and the average of the total bandwidth of the first to third data matrices is smaller than the bandwidth of the data matrix group transmitted to the output path (7). Priority control unit.
【請求項3】 前記WRR制御部(10)は、 前記第一の入力経路(4)から伝送されるデータ行列を
直列に蓄積する第一のデータ行列蓄積部(11)と、 前記第二の入力経路(5)から伝送されるデータ行列を
直列に蓄積する第二のデータ行列蓄積部(12)と、 前記第三の入力経路(6)から伝送されるデータ行列を
直列に蓄積する第三のデータ行列蓄積部(13)と、 前記データ行列蓄積部(11から13)のいずれかから
データを読み出して前記出力経路(7)に送出するかを
選択する条件制御部(14)とを有することを特徴とす
る請求項2に記載の優先制御装置。
3. The WRR control section (10) includes: a first data matrix storage section (11) for serially storing a data matrix transmitted from the first input path (4); A second data matrix storage unit (12) for serially storing the data matrix transmitted from the input path (5); and a third data matrix storage unit for serially storing the data matrix transmitted from the third input path (6). And a condition control unit (14) for selecting whether to read data from any of the data matrix storage units (11 to 13) and send the data to the output path (7). 3. The priority control device according to claim 2, wherein:
【請求項4】 前記データ行列蓄積部(11から13)
は、先入れ先出し記憶素子(FIFOメモリ)で構成さ
れ、前記出力経路(7)に送出するデータ行列群は、W
RR方式で選択されることを特徴とする請求項3に記載
の優先制御装置。
4. The data matrix storage section (11 to 13).
Is a first-in first-out storage element (FIFO memory), and a data matrix group to be sent to the output path (7) is W
The priority control device according to claim 3, wherein the priority control device is selected by an RR method.
【請求項5】 前記第一から第三のデータ行列蓄積部
(11から13)からは、前記条件制御部(14)に対
して前記第一から第三のデータ行列蓄積部が空であるか
どうかを示す信号、及び単位時間内に第一から第三のデ
ータ行列蓄積部(11から13)に入力されたデータ行
列群の帯域の情報が出力されることを特徴とする請求項
3または4に記載の優先制御装置。
5. The first to third data matrix storage units (11 to 13) determine whether the first to third data matrix storage units are empty to the condition control unit (14). 5. A signal indicating whether or not, and information on the band of the data matrix group input to the first to third data matrix storage units (11 to 13) within a unit time are output. 3. The priority control device according to 1.
【請求項6】 少なくとも2本の入力行列が2つの多重
処理部へ入力され、 前記少なくとも2つの多重処理部において多重されたそ
れぞれの少なくとも2つの出力信号がデータ行列として
伝送出力され、 前記少なくとも2つのデータ行列の出力信号が、重み付
け回転優先(WRR)制御処理方式の重み付けによって
選択され、単一の出力行列となって伝送出力され、 前記少なくとも2つのデータ行列の合計帯域の平均が、
前記伝送出力されるデータ行列群の帯域よりも少ないも
のとされたことを特徴とする優先制御方法。
6. The at least two input matrices are input to two multiplexing units, and the at least two output signals multiplexed in the at least two multiplexing units are transmitted and output as a data matrix; The output signals of the two data matrices are selected by weighting in a weighted rotation priority (WRR) control processing scheme, transmitted and output as a single output matrix, and the average of the total bandwidth of the at least two data matrices is:
A priority control method, wherein the bandwidth is smaller than the band of the data matrix group to be transmitted and output.
JP2000327023A 2000-10-20 2000-10-20 Priority controller and its method Pending JP2002135269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000327023A JP2002135269A (en) 2000-10-20 2000-10-20 Priority controller and its method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000327023A JP2002135269A (en) 2000-10-20 2000-10-20 Priority controller and its method

Publications (1)

Publication Number Publication Date
JP2002135269A true JP2002135269A (en) 2002-05-10

Family

ID=18804119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000327023A Pending JP2002135269A (en) 2000-10-20 2000-10-20 Priority controller and its method

Country Status (1)

Country Link
JP (1) JP2002135269A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004534462A (en) * 2001-07-05 2004-11-11 サンドバースト コーポレーション Link bandwidth allocation method and apparatus
US7724760B2 (en) 2001-07-05 2010-05-25 Broadcom Corporation Method and apparatus for bandwidth guarantee and overload protection in a network switch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004534462A (en) * 2001-07-05 2004-11-11 サンドバースト コーポレーション Link bandwidth allocation method and apparatus
US7724760B2 (en) 2001-07-05 2010-05-25 Broadcom Corporation Method and apparatus for bandwidth guarantee and overload protection in a network switch

Similar Documents

Publication Publication Date Title
US6950396B2 (en) Traffic control method and system
US7706357B1 (en) Bandwidth division for packet processing
US8599870B2 (en) Channel service manager with priority queuing
US7742408B2 (en) System and method for filtering packets in a switching environment
US7283470B1 (en) Systems and methods for dropping data using a drop profile
US20100172363A1 (en) Systems and methods for congestion control using random early drop at head of buffer
JP2882384B2 (en) Traffic shaping device
US7706391B2 (en) Packet transmission method and device
JPH11266272A (en) Shared buffer controller
US6195699B1 (en) Real-time scheduler method and apparatus
JP2009290297A (en) Communication device and control method for communication device
EP1220497B1 (en) Packet switch
JP2967767B2 (en) Scheduling method in ATM switch
US7245617B2 (en) Queuing packets written to memory for switching
US7352699B2 (en) Switch fabric access scheduler
JP2002135269A (en) Priority controller and its method
JP4018827B2 (en) Data multiplexing circuit and data separation circuit
JP2006295270A (en) Data transmitter-receiver and method of controlling buffer queue
JP2000299686A (en) Scheduling device
CN113170500A (en) Information transmission method and device
RU2684581C2 (en) Method of stochastic dispatching of switch queues, and device its implementation
JP2011010195A (en) Input/output device for communication
EP1517484A1 (en) Method and apparatus for traffic scheduling
JPH1127284A (en) Preferential multiplexer of cell
JP3578953B2 (en) Cell scheduling apparatus and cell scheduling method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040824