JP2002111626A - Ofdm demodulator - Google Patents

Ofdm demodulator

Info

Publication number
JP2002111626A
JP2002111626A JP2001198767A JP2001198767A JP2002111626A JP 2002111626 A JP2002111626 A JP 2002111626A JP 2001198767 A JP2001198767 A JP 2001198767A JP 2001198767 A JP2001198767 A JP 2001198767A JP 2002111626 A JP2002111626 A JP 2002111626A
Authority
JP
Japan
Prior art keywords
circuit
bits
bit
signal
subcarrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001198767A
Other languages
Japanese (ja)
Other versions
JP3609355B2 (en
Inventor
Atsushi Shirakawa
淳 白川
Yasuhiro Hamaguchi
泰弘 浜口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001198767A priority Critical patent/JP3609355B2/en
Publication of JP2002111626A publication Critical patent/JP2002111626A/en
Application granted granted Critical
Publication of JP3609355B2 publication Critical patent/JP3609355B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce computational complexity required for decoding in a Viterbi decoder, and to obtain excellent decoding characteristics. SOLUTION: An input to the Viterbi decoder is controlled using a preamble for estimating a propagation path attached to an OFDM packet as an index. That is, an effective bit section is selected fluidly and properly from a value computed for the input to the Viterbi decoder by the power of the preamble for estimating the propagation path.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタル無線通
信システムに用いるOFDM(Orthogonal Frequency D
ivision Multiplexing;直交周波数分割多重)信号の復
調装置に係り、特に、OFDM復調装置における、畳み
込み符号を復号するビタビ(Viterbi)復号器への入力
を制御する技術に関するものである。
The present invention relates to an OFDM (Orthogonal Frequency D) used for a digital radio communication system.
The present invention relates to a demodulator for an ivision multiplexing (orthogonal frequency division multiplexing) signal, and more particularly to a technique for controlling an input to a Viterbi decoder for decoding a convolutional code in an OFDM demodulator.

【0002】[0002]

【従来の技術】OFDM変調は、周波数領域の複数のサ
ブキャリアを使用し、そのそれぞれに16QAM(Quad
rature Amplitude Modulation)変調などをされた信号
をのせて、フーリエ変換で得られる時間領域信号波形を
伝送する方式である。OFDM信号は複数の変調波の合
成波と考えることができ、そのピーク振幅と平均振幅の
比はサブキャリア数が多くなるほど大きくなる特徴があ
る。
2. Description of the Related Art OFDM modulation uses a plurality of subcarriers in the frequency domain, each of which has 16 QAM (Quad).
(rature Amplitude Modulation) A method of transmitting a time-domain signal waveform obtained by performing Fourier transform on a signal subjected to modulation or the like. An OFDM signal can be considered as a composite wave of a plurality of modulated waves, and the ratio of the peak amplitude to the average amplitude increases as the number of subcarriers increases.

【0003】無線LAN(Local Area Network)等の無
線システムでは、通常、受信器が動くことが想定されて
いるために、送信器・受信器間の距離は任意に変動す
る。したがって、送信器からの距離が遠い場合と近い場
合とでは、受信器における受信レベルは異なる。この受
信レベルを、使用するA/Dコンバータ(Analog-Digit
al Converter)のダイナミックレンジの範囲内におさめ
る必要があり、各パケットの受信レベルを等化するため
にAGC(Auto Gain Control)回路を使用する。
[0003] In a wireless system such as a wireless LAN (Local Area Network) or the like, the receiver is usually assumed to move, so that the distance between the transmitter and the receiver fluctuates arbitrarily. Therefore, the reception level at the receiver differs depending on whether the distance from the transmitter is long or short. This reception level is used for the A / D converter (Analog-Digit
al Converter) must be within the dynamic range, and an AGC (Auto Gain Control) circuit is used to equalize the reception level of each packet.

【0004】AGC回路において、受信信号の振幅をA
/Dコンバータのダイナミックレンジ内に調節するため
に、図1に示すように、パケットの先頭にAGC回路用
プリアンブル信号を送信する。AGC回路は、このプリ
アンブル信号の受信レベルに基づいて増幅利得制御をお
こない、各パケットの受信レベルを等化する。
In an AGC circuit, the amplitude of a received signal is A
To adjust within the dynamic range of the / D converter, a preamble signal for the AGC circuit is transmitted at the head of the packet as shown in FIG. The AGC circuit performs amplification gain control based on the reception level of the preamble signal, and equalizes the reception level of each packet.

【0005】OFDM変調無線システムでは、上述した
二点の特徴、すなわち、1)複数のサブキャリアを使用
するためにピーク振幅と平均振幅の比が大きくなる、
2)送信器・受信器間の距離が変動するために受信レベ
ルが変動する、を兼ね備えるために、総じて振幅変動が
大きくなり、各パケットの受信レベルの等化にずれが生
じる。
[0005] In the OFDM modulated radio system, the above-mentioned two features, namely, 1) the ratio between the peak amplitude and the average amplitude is increased due to the use of a plurality of subcarriers.
2) Since the reception level fluctuates because the distance between the transmitter and the receiver fluctuates, amplitude fluctuation generally increases, and a deviation occurs in equalization of the reception level of each packet.

【0006】一方、送信器で畳み込み符号化されたOF
DM信号は、受信器でビタビ復号器を使用して復号す
る。無線システムでは、送信器・受信器間の伝播路は一
意に定まらず、受信器は幾つかの異なる伝播路を通過し
てきた信号の重ね合わせを受信するため、マルチパスフ
ェージングを受けることになる。このため、OFDM信
号を構成する各サブキャリアは異なる伝播路特性を受け
ることになり、各サブキャリアにより受信電力が異な
る。
On the other hand, the OF convolutionally coded by the transmitter
The DM signal is decoded at the receiver using a Viterbi decoder. In a wireless system, the propagation path between the transmitter and the receiver is not uniquely determined, and the receiver receives multi-path fading because it receives a superposition of signals passing through several different propagation paths. For this reason, each subcarrier constituting the OFDM signal receives different propagation path characteristics, and the received power differs depending on each subcarrier.

【0007】ビタビ復号器を使用したOFDM信号の復
号過程では、受信パケットに添えられた伝播路推定プリ
アンブルで各サブキャリアのOFDM信号を正規化し、
図2に示すようなコンスタレーション(信号配置)から
復号した信号を、伝播路推定用プリアンブルの対応する
サブキャリアの電力で重み付けして、ビタビ復号器に入
力する。ビタビ復号器への入力を、重み付けされた信号
の大きさを尤度とし、ビタビ復号に柔軟性を持たせる軟
判定は、あるしきい値を設けて、“0”、“1”に明確
に区別してから復号する硬判定よりも有効である。一般
的に軟判定によるビタビ復号は軟判定に用いる量子化ビ
ット数が多いほど理想に近い復号ができ、本システムの
ようにサブキャリア電力による重み付けを行う場合はそ
の効果が顕著にあらわれる。ビタビ復号に代表される最
尤復号では、復号系列の候補として何種類かの予想され
る系列を用意し、それぞれの系列の尤度を計算した後
に、その中から最も尤度の高いものを復号系列と決定す
る。
In the decoding process of an OFDM signal using a Viterbi decoder, the OFDM signal of each subcarrier is normalized by a propagation path estimation preamble attached to a received packet,
The signal decoded from the constellation (signal arrangement) as shown in FIG. 2 is weighted by the power of the corresponding subcarrier of the preamble for propagation path estimation and input to the Viterbi decoder. The input to the Viterbi decoder is defined as the likelihood of the weighted signal magnitude, and the soft decision for giving flexibility to Viterbi decoding is provided with a certain threshold value, and is clearly defined as “0” or “1”. This is more effective than the hard decision of decoding after distinguishing. Generally, in Viterbi decoding by soft decision, the more the number of quantization bits used for soft decision, the closer to ideal decoding can be, and when weighting by subcarrier power as in the present system, the effect is remarkable. In maximum likelihood decoding represented by Viterbi decoding, several types of expected sequences are prepared as decoding sequence candidates, the likelihood of each sequence is calculated, and then the one with the highest likelihood is decoded. Determined as a series.

【0008】復調回路では、受信されたOFDM信号は
AGC回路の後段でA/Dコンバータによりディジタル
信号に変換され、以後、ディジタル的に加法演算、乗法
演算などがおこなわれるために、値を示すのに使用する
ビット数が増える。したがって、これらの演算をおこな
う度に値の丸め込み処理をするなどして信号ビットの切
り取りをおこない、指定されたビットだけを次段の回路
に受け渡す必要があり、特に、ビタビ復号器への入力を
決定する際のこの操作は、システムの信号誤り率に直接
影響するために重要となる。つまり、各種復調処理演算
によりビット数の膨らんだ信号から、有効に適当な信号
ビットを選択してビタビ復号器に入力する必要がある。
In the demodulation circuit, the received OFDM signal is converted into a digital signal by an A / D converter at a stage subsequent to the AGC circuit, and thereafter, a value is shown because an addition operation, a multiplication operation and the like are performed digitally. Use more bits. Therefore, every time these operations are performed, it is necessary to cut off the signal bits by rounding the value, etc., and to pass only the specified bits to the next stage circuit. In particular, the input to the Viterbi decoder is required. Is important because it directly affects the signal error rate of the system. That is, it is necessary to effectively select an appropriate signal bit from a signal whose number of bits has expanded by various demodulation processing operations and input the signal bit to the Viterbi decoder.

【0009】図3に、従来技術によるビタビ復号器のた
めの重み付けおよびビット選択回路の構成例を示す。重
み付けおよびビット選択回路120に入力されるのは、
AGC回路101の機能により受信レベルが等化された
信号a101を、A/Dコンバータ102によりディジ
タル信号a102に変換した後、処理回路103におい
て、周波数オフセット補償、伝播路補償、位相ノイズ除
去などの操作がなされた、伝播路推定用プリアンブル信
号al06とOFDMデータ信号al03である。
FIG. 3 shows a configuration example of a weighting and bit selection circuit for a conventional Viterbi decoder. The input to the weighting and bit selection circuit 120 is
After converting the signal a101 whose reception level is equalized by the function of the AGC circuit 101 into a digital signal a102 by the A / D converter 102, the processing circuit 103 performs operations such as frequency offset compensation, propagation path compensation, and phase noise removal. Are the propagation path estimation preamble signal al06 and the OFDM data signal al03.

【0010】OFDMデータ信号al03に含まれる各
サブキャリアの情報は、正規化回路104において、伝
播路推定用プリアンブル信号al06の対応するサブキ
ャリアの振幅により正規化され、正規化された信号al
04は、コンスタレーション分解回路105でコンスタ
レーションから復号される。一方、伝播路推定用プリア
ンブル信号al06は、二乗回路al06により各サブ
キャリアの電力値信号al07が計算される。コンスタ
レーションから復号された信号al05は、重み付け回
路108において、伝播路推定用プリアンブルの対応す
るサブキャリアの電力al07により重み付けされ、重
み付けされた信号al08が、重み付け回路108から
下位ビット切り取り回路109に出力される。ビタビ復
号器110への入力ビットをNとするとき、下位ビッ
ト切り取り回路109では、重み付けされた信号al0
8のうちMSB(Most Significant Bit)からNビッ
トだけを有効なデータ信号al09としてビタビ復号器
110に入力し、残りの下位ビットを切り捨てる。この
有効なビットの選択は、いかなる信号が入力されようと
も固定したままである。
The information of each subcarrier included in the OFDM data signal al03 is normalized by the amplitude of the corresponding subcarrier of the propagation path estimation preamble signal al06 in the normalization circuit 104, and the normalized signal al
04 is decoded from the constellation by the constellation decomposition circuit 105. On the other hand, in the propagation path estimation preamble signal al06, the power value signal al07 of each subcarrier is calculated by the squaring circuit al06. The signal al05 decoded from the constellation is weighted by the power al07 of the corresponding subcarrier of the propagation path estimation preamble in the weighting circuit 108, and the weighted signal al08 is output from the weighting circuit 108 to the lower bit cutout circuit 109. Is done. When the input bit to the Viterbi decoder 110 is N 0 , the lower bit cutout circuit 109 outputs the weighted signal al0
Only N 0 bits from the MSB (Most Significant Bit) of the eight inputs to a Viterbi decoder 110 as valid data signals AL09, truncating the remaining lower bits. This selection of valid bits remains fixed no matter what signal is input.

【0011】[0011]

【発明が解決しようとする課題】無線通信システムで
は、通常、受信器が動くことが想定されているために、
送信器・受信器間の距離は任意に変動する。したがっ
て、送信器からの距離が遠い場合と近い場合とでは、各
ユーザの受信レベルは異なる。この受信レベルを、使用
するA/Dコンバータのダイナミックレンジの範囲内に
おさめる必要があり、この制御調節をおこなうAGC回
路が無線システムに組み込まれている。しかし、振幅変
動の激しい変調方式であるOFDM変調は、特に異なる
パケットの受信レベルを一定にすることが難しく、ずれ
が生じるために、AGCの性能を補う機能が必要であ
る。
In a wireless communication system, it is usually assumed that a receiver operates.
The distance between the transmitter and the receiver varies arbitrarily. Therefore, the reception level of each user is different depending on whether the distance from the transmitter is long or short. It is necessary to keep this reception level within the dynamic range of the A / D converter used, and an AGC circuit for performing this control adjustment is incorporated in the wireless system. However, in the OFDM modulation, which is a modulation method in which amplitude fluctuations are drastic, it is particularly difficult to keep the reception level of different packets constant, and a deviation occurs, so that a function for compensating the performance of AGC is required.

【0012】一方、送信器で畳み込み符号化されたOF
DM信号の復号をおこなうビタビ復号器における復号過
程では、OFDMデータ信号の各サブキャリアにのせら
れた情報を、伝播路推定用プリアンブルの対応するサブ
キャリアの振幅で正規化した後に、コンスタレーション
から復号し、伝播路推定用プリアンブルの対応するサブ
キャリアの受信電力で重み付けをする。この重み付けを
尤度として、復号に柔軟性を持たせる軟判定は有効であ
り、ビタビ復号においても適用されており、この尤度に
割り当てる量子化ビット数を多くするほど、重み付けを
より連続的な値として与えることができ、理想に近い復
号が可能である。
On the other hand, OF signals convolutionally encoded by the transmitter
In the decoding process in the Viterbi decoder that decodes the DM signal, the information placed on each subcarrier of the OFDM data signal is normalized by the amplitude of the corresponding subcarrier of the propagation path estimation preamble, and then decoded from the constellation. Then, weighting is performed with the reception power of the corresponding subcarrier of the propagation path estimation preamble. Using this weighting as a likelihood, soft decision for giving flexibility to decoding is effective, and is also applied to Viterbi decoding. As the number of quantization bits allocated to this likelihood increases, the weighting becomes more continuous. It can be given as a value, and decoding close to the ideal is possible.

【0013】しかし、最尤復号では、復号系列の候補と
して何種類かの予想される系列を用意し、それぞれの系
列の尤度を計算した後に、その中から最も尤度の高いも
のを復号系列と決定する。これらの過程では、量子化ビ
ット数が多いほど計算量が膨大なものとなり、ハードウ
ェアの規模が肥大化することが問題となる。このため、
復号性能が急激に劣化しない程度に量子化ビット数を制
限する必要があるとともに、有効に適当な位置のビット
を選択する必要がある。適当なビットの選択をおこなわ
ない場合、つまり従来例のように重み付けされた信号a
l08のうちMSBから決められたビット数、例えば6
ビットを固定してビタビ復号器に出力したとしても、信
号al08の大きさによっては実際には6ビットのうち
3ビットしかビタビ復号に有効に寄与しないこともあり
得、ビタビ復号器のハードウェアを有効に使えていない
点が問題となる。したがって、何らかの信号を基準とし
て、重み付けされた信号al08から、適宜に流動的に
有効なビットを選択して抜き取る操作が必要となる。
However, in maximum likelihood decoding, several types of expected sequences are prepared as decoding sequence candidates, and the likelihood of each sequence is calculated. Is determined. In these processes, as the number of quantization bits increases, the amount of calculation becomes enormous, and there is a problem that the scale of hardware is enlarged. For this reason,
It is necessary to limit the number of quantization bits so that the decoding performance does not suddenly deteriorate, and it is necessary to effectively select a bit at an appropriate position. When an appropriate bit is not selected, that is, the weighted signal a
The number of bits determined from the MSB in l08, for example, 6
Even if the bits are fixed and output to the Viterbi decoder, depending on the size of the signal al08, only 3 bits out of 6 bits may actually contribute to Viterbi decoding effectively. The problem is that they are not used effectively. Therefore, it is necessary to appropriately select and extract effective bits from the weighted signal al08 as appropriate based on some signal.

【0014】本発明ではこれらの問題を解決する手法を
提供するものであり、本発明の目的とするところは、ビ
タビ復号器での復号に要する計算量を削減し、かつ良好
な復号特性を得るために、ビタビ復号器への入力ビット
の有効な選定手法を提供することにある。また、本発明
の目的とするところは、提案する手法を使うことによ
り、備えられたAGC回路の機能を補助して、等価的な
受信レベル利得制御をおこなうことにある。
The present invention provides a method for solving these problems. An object of the present invention is to reduce the amount of calculation required for decoding by a Viterbi decoder and obtain good decoding characteristics. Therefore, an object of the present invention is to provide an effective selection method of input bits to a Viterbi decoder. Another object of the present invention is to perform equivalent reception level gain control by using the proposed method to assist the function of the provided AGC circuit.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に、本発明では以下の手段を用いる。OFDM信号パケ
ットは、図1に示すように、その先頭に位置するOFD
M信号検出およびAGCおよびダイバシチ選択および粗
い周波数オフセット推定および時間同期に使用されるプ
リアンブル(本明細書では、これをAGC用プリアンブ
ルと称している)と、伝播路推定および細かい周波数オ
フセット推定に使用されるプリアンブル(本明細書で
は、これを伝播路推定用プリアンブルと称している)
と、データ部分とから構成される。
To achieve the above object, the present invention uses the following means. The OFDM signal packet, as shown in FIG.
A preamble used for M signal detection and AGC and diversity selection and coarse frequency offset estimation and time synchronization (referred to herein as an AGC preamble), and used for propagation path estimation and fine frequency offset estimation Preamble (this is referred to as a propagation path estimation preamble in this specification)
And a data part.

【0016】OFDM信号は、AGC回路により、AG
C用プリアンブル信号の受信レベルに応じて出力信号レ
ベルが一定となるように利得制御がおこなわれ、A/D
コンバータによりアナログ信号からディジタル信号に変
換され、プリアンブル情報により周波数オフセット補償
され、高速フーリエ変換により周波数領域の信号に変換
され、伝播路推定用プリアンブル情報により伝播路補償
され、パイロット信号により位相ノイズ除去される。
The OFDM signal is supplied to the AGC circuit by the AGC circuit.
The gain control is performed so that the output signal level becomes constant according to the reception level of the C preamble signal, and the A / D
The analog signal is converted into a digital signal by a converter, frequency offset is compensated by preamble information, converted to a frequency domain signal by fast Fourier transform, propagation path compensated by propagation path estimation preamble information, and phase noise is removed by a pilot signal. You.

【0017】以上の操作を経たOFDM信号は、変調方
式に応じてコンスタレーションから復号され、各々のサ
ブキャリアのコンスタレーションから復号された信号
は、ビタビ復号器に入力するために、パケット内ではマ
ルチパスフェージング特性が一定であるという仮定に従
って、プリアンブル部とデータ部が受けている伝播路特
性は等価的に等しいとし、伝播路特性を示す伝播路推定
用プリアンブルの対応する各サブキャリアの振幅のみを
乗じて等価的にデータ部に対して各サブキャリアの受信
電力により重み付けをおこなう。次に、伝播路推定用プ
リアンブルの全サブキャリアの電力平均値を近似計算し
ておき、電力により重み付けした信号の絶対値が前記伝
播路推定用プリアンブルの全サブキャリアの電力平均値
により丸め込められるように処理して、量子化ビット数
を削減し、さらに、下位ビットを適当に切り捨てること
により、さらに量子化ビット数を削減する。また、前記
伝播路推定用プリアンブルの電力平均値は、そのプリア
ンブルが含まれるパケットが復調回路で処理されている
間だけ有効であり、新しいプリアンブルが入力される
と、それに応じて更新される。
The OFDM signal that has undergone the above operation is decoded from a constellation according to the modulation scheme, and the signal decoded from the constellation of each subcarrier is input to a Viterbi decoder. According to the assumption that the path fading characteristic is constant, the propagation path characteristics received by the preamble section and the data section are equivalently equal, and only the amplitude of each corresponding subcarrier of the propagation path estimation preamble indicating the propagation path characteristic is calculated. Multiply and equivalently weight the data portion with the received power of each subcarrier. Next, the power average value of all the subcarriers of the propagation path estimation preamble is approximately calculated, and the absolute value of the signal weighted by the power is rounded by the power average value of all the subcarriers of the propagation path estimation preamble. In this manner, the number of quantization bits is reduced, and the number of quantization bits is further reduced by appropriately discarding lower bits. The power average value of the propagation path estimation preamble is valid only while the packet including the preamble is being processed by the demodulation circuit, and is updated accordingly when a new preamble is input.

【0018】[0018]

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。本発明では、受信器にお
けるAGC回路によって利得制御操作されたOFDM信
号を、OFDMパケットの先頭に付加された伝播路推定
用プリアンブルの全サブキャリアの電力平均値を指標と
して、OFDMデータのビタビ復号器への入力ビットを
制御する。
Embodiments of the present invention will be described below in detail with reference to the drawings. According to the present invention, an OFDM signal whose gain is controlled by an AGC circuit in a receiver is converted into a Viterbi decoder for OFDM data by using the average power of all subcarriers of a propagation path estimation preamble added to the head of an OFDM packet as an index. Control the input bits to

【0019】本発明の一実施形態に係るビタビ復号器の
ための重み付けおよびビット選択回路について、図4を
用いて説明する。
A weighting and bit selection circuit for a Viterbi decoder according to one embodiment of the present invention will be described with reference to FIG.

【0020】重み付けおよびビット選択回路220に入
力されるのは、AGC回路201の機能により受信レベ
ルが等化された信号a201を、A/Dコンバータ20
2によりディジタル信号a202に変換した後、処理回
路203において、周波数オフセット補償、伝播路補
償、位相ノイズ除去などの操作がなされた、伝播路推定
用プリアンブル信号a206とOFDMデータ信号a2
03である。
The input to the weighting and bit selection circuit 220 is to convert the signal a201, whose reception level has been equalized by the function of the AGC circuit 201, into the A / D converter 20
After the conversion into a digital signal a202 by the processing circuit 203, the processing circuit 203 performs operations such as frequency offset compensation, propagation path compensation, and phase noise removal, and the propagation path estimation preamble signal a206 and the OFDM data signal a2
03.

【0021】OFDMデータ信号a203に含まれる各
サブキャリアの情報は、正規化回路204において、伝
播路推定用プリアンブル信号a206の対応するサブキ
ャリアの振幅により正規化され、正規化された信号a2
04は、コンスタレーション分解回路205でコンスタ
レーションから復号される。一方、伝播路推定用プリア
ンブル信号a206は、二乗回路206により各サブキ
ャリアの電力値が計算され、信号a207として出力さ
れる。コンスタレーションから復号された信号a205
の各サブキャリアの情報は、重み付け回路207におい
て、伝播路推定用プリアンブルの対応するサブキャリア
の電力値を示すa207により重み付けされ、重み付け
された信号a210が、比較器および丸め込み回路20
9に出力される。伝播路推定用プリアンブルの各サブキ
ャリアの電力値を示すa207は、平均回路208にも
入力され、平均回路208において、1本のサブキャリ
アあたりの平均電力値が求められて、平均電力信号a2
09として、比較器および丸め込み回路209に出力さ
れる。比較器および丸め込み回路209では、重み付け
された信号a210を平均電力信号a209で丸め込む
が、この操作は、信号a210の大きさが信号a209
より大きいときは、信号a209の値を出力し、信号a
210の大きさが信号a209より小さいときは、信号
a210の値をそのまま出力する。
The information of each subcarrier included in the OFDM data signal a203 is normalized by the amplitude of the corresponding subcarrier of the propagation path estimation preamble signal a206 in the normalization circuit 204, and the normalized signal a2
04 is decoded from the constellation by the constellation decomposition circuit 205. On the other hand, for the propagation path estimation preamble signal a206, the power value of each subcarrier is calculated by the squaring circuit 206 and output as a signal a207. Signal a205 decoded from constellation
Information of each subcarrier is weighted by the weighting circuit 207 with a207 indicating the power value of the corresponding subcarrier of the propagation path estimation preamble, and the weighted signal a210 is output to the comparator and rounding circuit 20.
9 is output. The a207 indicating the power value of each subcarrier of the preamble for estimating the propagation path is also input to the averaging circuit 208, and the averaging circuit 208 calculates the average power value for one subcarrier, and obtains the average power signal a2.
09 is output to the comparator and rounding circuit 209. The comparator and rounding circuit 209 rounds the weighted signal a210 with the average power signal a209.
If it is larger, the value of the signal a209 is output and the signal a209 is output.
When the size of the signal 210 is smaller than the signal a209, the value of the signal a210 is output as it is.

【0022】上位ビット切り取り回路210には、電力
平均値a209により丸め込まれた信号a211を入力
し、電力平均値a209を表現するのに不必要となって
いる上位ビットと同じ位置のビットを、信号a211か
ら切り取って信号a212として出力するが、ただし、
電力平均値a209がビタビ復号器212への入力ビッ
ト数N内で表現されるときは、信号a211のうちL
SB(Least Significant Bit)からビタビ復号器21
2への入力ビット数Nに等しいビット数だけ抜き取っ
て、信号a212として出力する。下位ビット切り取り
回路211では、決定されているビタビ復号器212へ
の入力ビット数Nになるように、下位ビットを切り捨
てる操作をおこない、信号a213をビタビ復号器21
2に入力する。
A signal a211 rounded by the power average value a209 is input to the upper bit cutout circuit 210, and a bit at the same position as the upper bit that is unnecessary for expressing the power average value a209 is signaled. a211 and output as signal a212, with the proviso that
When electric power mean value a209 is expressed in the number of input bits N 0 to the Viterbi decoder 212, of the signal a 211 L
Viterbi decoder 21 from SB (Least Significant Bit)
The number of bits equal to the number of input bits N 0 to 2 is extracted and output as a signal a212. In the lower bit cut circuit 211, so that the number of input bits N 0 to the Viterbi decoder 212 has been determined, it does truncating the lower bits, the Viterbi decoder the signal a213 21
Enter 2

【0023】重み付けおよびビット選択回路220につ
いて、数値やフォーマット、送信器や受信器での復調の
流れをまじえて、具体例を示して説明する。OFDM信
号のサブキャリア数N_sc=52(パイロットキャリア
4本を含む)、FFT(FastFourier Transform;高速
フーリエ変換)長N_fft=64で、各サブキャリアは、
図2のコンスタレーションに従って16QAM変調され
ており、信号の表現方法は以後2の補数表示とする。図
1に示すように、送信するOFDMパケットの先頭に
は、AGC用プリアンブル信号と伝播路推定用プリアン
ブル信号を添え、残りの部分はOFDMデータ信号から
なり、これらの信号系列を畳み込み符号化して送信す
る。
The weighting and bit selection circuit 220 will be described with reference to specific examples, including numerical values and formats, and the flow of demodulation in a transmitter and a receiver. The number of subcarriers of the OFDM signal N_sc = 52 (including four pilot carriers), the FFT (FastFourier Transform; Fast Fourier Transform) length N_fft = 64, and each subcarrier is:
16QAM modulation is performed according to the constellation of FIG. 2, and the signal is represented in two's complement notation hereinafter. As shown in FIG. 1, an OFDM packet to be transmitted is prepended with an AGC preamble signal and a propagation path estimation preamble signal, and the remaining portion is composed of an OFDM data signal. These signal sequences are convolutionally coded and transmitted. I do.

【0024】AGC用プリアンブルおよび伝播路推定用
プリアンブルに割り当てるOFDMシンボル数はそれぞ
れN_sp=1、N_lp=1とし、伝播路推定用プリアンブ
ルとしては、送信器で、 SC−26…26={l,1,1,1,1,-1,1,-1,-1,1,1,-1,1,
-1,1,-1,1,1,-1,-1,1,1,-1,1,1,1,0,1,-1,-1,1,1,-1,1,
-1,-1,1,1,-1,1,-1,1,1,1,-1,-1,-1,-1,1,-1,1,1,1} 例えば、上記の値に比例するような既知のBPSK情報
を各サブキャリアにのせる。
The number of OFDM symbols to be assigned to the preamble for AGC and the preamble for propagation path estimation are N_sp = 1 and N_lp = 1, respectively. The preamble for propagation path estimation is SC- 26... 26 = {l, 1 at the transmitter. , 1,1,1, -1,1, -1, -1, -1,1,1, -1,1,
-1,1, -1,1,1, -1, -1,1,1, -1,1,1,1,0,1, -1, -1,1,1, -1,1,
-1, -1,1,1, -1,1, -1, -1,1,1, -1, -1, -1, -1, -1,1, -1,1,1,1} For example, The known BPSK information that is proportional to the value of the subcarrier is placed on each subcarrier.

【0025】データ部分は、各サブキャリアをそれぞれ
16QAM変調し、情報をのせる。各OFDMシンボル
ごとにFFTをほどこし、AGC用プリアンブル、伝播
路推定用プリアンブル、OFDMデータからなるOFD
Mパケットを構成し、送信する。
In the data portion, each subcarrier is 16QAM-modulated, and information is carried. FFT is performed for each OFDM symbol, and an OFC including an AGC preamble, a propagation path estimation preamble, and OFDM data
Construct and transmit M packets.

【0026】OFDM信号は伝播路で、各サブキャリア
ごとに異なる振幅変調および位相回転を受けるが、この
伝播路特性を、α(i)(i=1,2,…,52;サブ
キャリア番号)とする。そのうえ、受信器が移動する場
合などは、受信器における受信レベルが時間、パケット
により異なるようになる。
The OFDM signal undergoes different amplitude modulation and phase rotation for each subcarrier in the propagation path. The propagation path characteristic is represented by α (i) (i = 1, 2,..., 52; subcarrier number). And In addition, when the receiver moves, the reception level at the receiver differs depending on time and packet.

【0027】この各パケットの受信レベルを等化するの
がAGC回路201であり、この操作は、各パケットの
先頭に添えられたAGC用プリアンブルの受信レベルを
もとにおこなわれ、A/D変換器202によりディジタ
ル信号に変換される。処理回路203では、AGC用プ
リアンブル情報と伝播路推定用プリアンブルにより周波
数オフセット補償し、FFTにより周波数領域の信号に
変換し、伝播路推定用プリアンブル情報により伝播路補
償し、パイロット信号により位相ノイズ除去する。
The AGC circuit 201 equalizes the reception level of each packet. This operation is performed based on the reception level of the AGC preamble added to the head of each packet, and the A / D conversion is performed. The signal is converted into a digital signal by the device 202. The processing circuit 203 performs frequency offset compensation using the AGC preamble information and the propagation path estimation preamble, converts the signal into a frequency domain signal using FFT, compensates the propagation path using the propagation path estimation preamble information, and removes phase noise using the pilot signal. .

【0028】重み付けおよびビット選択回路220に
は、受信したOFDMパケットのうち伝播路推定用プリ
アンブル信号a206と、AGC用プリアンブルや伝播
路推定用プリアンブルにより補償されたOFDMデータ
信号a203とを分けて入力する。伝播路推定用プリア
ンブルは、それが含まれるOFDMパケットの各サブキ
ャリアの伝播路振幅特性|α(i)|を代表する信号と
して使用する。
The weighting and bit selection circuit 220 receives the OFDM packet preamble signal a206 of the received OFDM packet and the OFDM data signal a203 compensated by the AGC preamble and the propagation path estimation preamble separately. . The propagation path estimation preamble is used as a signal representing the propagation path amplitude characteristic | α (i) | of each subcarrier of the OFDM packet including the same.

【0029】OFDMデータ信号a203に含まれる各
サブキャリアの情報は、正規化回路204において、伝
播路推定用プリアンブル信号a206の対応するサブキ
ャリアの振幅|α(i)|により正規化され、正規化さ
れた信号a204は、コンスタレーション分解回路20
5で図2のコンスタレーションから復号される。本例の
場合、各サブキャリアに16QAM変調された信号がの
っており、OFDMデータ信号a203に含まれる一つ
のサブキャリアのI成分(In-phase component)、Q成
分(Quadrature-phase component)の値をそれぞれx、
yとするとき、コンスタレーション分解回路205によ
り一つのサブキャリアから、 a205(bl)=x a205(b2)=x−2 a205(b3)=y a205(b4)=y−2 上記のa205(bl)〜a205(b4)の4つの信
号が復号されて、信号a205として出力される。
The information of each subcarrier included in the OFDM data signal a203 is normalized in the normalization circuit 204 by the amplitude | α (i) | of the corresponding subcarrier of the propagation path estimation preamble signal a206, and is normalized. The constellation decomposition circuit 20
At 5 it is decoded from the constellation of FIG. In the case of this example, a signal subjected to 16QAM modulation is placed on each subcarrier, and the I component (In-phase component) and the Q component (Quadrature-phase component) of one subcarrier included in the OFDM data signal a203. The values are x,
When y is set, a constellation decomposition circuit 205 uses one subcarrier to calculate a205 (bl) = x a205 (b2) = x−2 a205 (b3) = y a205 (b4) = y−2 a205 (bl) ) To a205 (b4) are decoded and output as signal a205.

【0030】一方、伝播路推定用プリアンブル信号a2
06は、二乗回路206により各サブキャリアの電力値
|α(i)| が計算され、信号a207として出
力される。コンスタレーションから復号された信号a2
05の各サブキャリアの情報を、重み付け回路207に
おいて、伝播路推定用プリアンブルの対応するサブキャ
リアの電力a207により重み付けし、 a210(bl)=|α| x a210(b2)=|α|(x−2) a210(b3)=|α| y a210(b4)=|α|(y−2) 上記のa210(bl)〜a210(b4)が算出され
て、重み付けされた信号a210として出力される。こ
の重み付けされた信号a210は、伝播路の電力特性で
重み付けされており、対応するサブキャリアの受信電力
が大きいほど重い重み付けがされることになり、信号の
信頼度が高い。
On the other hand, the propagation path estimation preamble signal a2
06, the power value | α (i) | 2 of each subcarrier is calculated by the squaring circuit 206 and output as a signal a207. Signal a2 decoded from constellation
05 is weighted by the power a207 of the corresponding subcarrier of the propagation path estimation preamble in the weighting circuit 207, and a210 (bl) = | α | 2 × a210 (b2) = | α | 2 (x-2) a210 (b3 ) = | α | 2 y a210 (b4) = | α | 2 (y-2) in the above a210 (bl) ~a210 (b4) is calculated, weighted signal a210 Is output as The weighted signal a210 is weighted by the power characteristic of the propagation path, and the greater the received power of the corresponding subcarrier, the heavier the weight, and the higher the signal reliability.

【0031】ここで、信号a209および信号a210
に割り当てられているビット数は、16であるとする。
重み付けされたOFDMデータ信号a210を、16ビ
ットのままビタビ復号器212に入力すると、ビタビ復
号器を構成するハードウェアが肥大なものとなり、ビタ
ビ復号に要する時間も膨大になる。従来の方法では、1
6ビットのうちMSBから決められたビット数、先に述
べた例では6ビット、だけを固定して選択してビタビ復
号器212に入力していた。a210の値として下記に
4つの例を示す。信号a210の上位6ビットをビタビ
復号器212に受け渡すことになるが、実際は6ビット
のうち上位より2ビット目から4ビット目は有効に作用
していないといえる。すなわち、従来の方法では、 a210=“0000001000000000”(16bit)のとき、“0
00000”(6bit)を、 a210=“0000100000000000”(16bit)のとき、“0
00010”(6bit)を、 a210=“1111111000000000”(16bit)のとき、“1
11111”(6bit)を、 a210=“1111100000000000”(16bit)のとき、“1
11110”(6bit)を、 ビタビ復号器212にそれぞれ入力する。
Here, the signal a209 and the signal a210
Is 16 bits.
If the weighted OFDM data signal a210 is input to the Viterbi decoder 212 as it is with 16 bits, the hardware configuring the Viterbi decoder becomes large and the time required for Viterbi decoding becomes enormous. In the conventional method, 1
Of the 6 bits, only the number of bits determined from the MSB, 6 bits in the example described above, were fixed and selected and input to the Viterbi decoder 212. Four examples are shown below as the value of a210. Although the upper 6 bits of the signal a210 are transferred to the Viterbi decoder 212, it can be said that the second to fourth bits from the upper 6 bits among the 6 bits are not effectively acting. That is, in the conventional method, when a210 = “0000001000000000” (16 bits), “0”
00000 ”(6 bits) is changed to“ 0 ”when a210 =“ 0000100000000000 ”(16 bits).
00010 ”(6 bits) is changed to“ 1 ”when a210 =“ 1111111000000000 ”(16 bits).
11111 ”(6 bits) is changed to“ 1 ”when a210 =“ 1111100000000000 ”(16 bits).
11110 ″ (6 bits) are input to the Viterbi decoder 212, respectively.

【0032】そこで本発明では、ビタビ復号器212へ
割り当てられた入力ビット数を有効に利用するために、
伝播路推定用プリアンブルの1サブキャリアあたりの電
力a209を指標として、ビタビ復号器212への入力
ビットを選択するようにしている。平均回路208で
は、伝播路推定用プリアンブルの各サブキャリアの電力
値を示す信号a207を入力として、1サブキャリアあ
たりの電力平均値を求めて、信号a209として出力す
る。信号a209は、伝播路推定用プリアンブルの52
本のサブキャリア信号を加算し、FFT長64で除算す
ることで近似し、これは、52本のサブキャリアの和を
求めて下位6ビットを切り捨てることで求める。また、
この電力平均値はあくまでもビタビ復号器212への入
力のビット切り捨ての指標として使用するため、平均回
路208は、下位5ビットを切り捨てて平均電力の2
倍、下位4ビットを切り捨てて平均電力の4倍を出力す
ることもある。
Accordingly, in the present invention, in order to effectively use the number of input bits allocated to the Viterbi decoder 212,
The input bits to the Viterbi decoder 212 are selected using the power a209 per subcarrier of the propagation path estimation preamble as an index. The averaging circuit 208 receives the signal a207 indicating the power value of each subcarrier of the preamble for estimating the propagation path as an input, calculates the average power value per subcarrier, and outputs the averaged value as the signal a209. The signal a 209 is a preamble 52 for the propagation path estimation.
Approximation is performed by adding the subcarrier signals and dividing by an FFT length of 64, which is obtained by calculating the sum of 52 subcarriers and truncating the lower 6 bits. Also,
Since this power average value is used as an index of the bit truncation of the input to the Viterbi decoder 212, the averaging circuit 208 truncates the lower 5 bits and outputs the average power of 2.
In some cases, double and lower 4 bits are truncated to output four times the average power.

【0033】比較器および丸め込み回路209では、伝
播路推定用プリアンブルの電力平均値a209と、伝播
路の電力特性で重み付けされたコンスタレーションから
復号されたOFDMデータ信号a210とを比較し、デ
ータ信号a210の絶対値が電力平均値a209より小
さい場合は、データ信号a210をそのまま信号a21
1として出力し、データ信号a210の絶対値が電力平
均値a209より大きい場合は、データ信号a210の
符号と電力平均値a209を乗じて、信号a211とし
て出力する。例えば、a209=“0000010000000000”
(1024)(16bit)の場合、 a210=“0000001000000000”(16bit)のとき、a
211=“0000001000000000”(16bit)、 a210=“0000100000000000”(16bit)のとき、a
211=“0000010000000000”(16bit) a210=“1111111000000000”(16bit)のとき、a
211=“1111111000000000”(16bit) a210=“1111100000000000”(16bit)のとき a
211=“1111110000000000”(16bit) のように処理する。この操作により、データ信号a21
0の絶対値が電力平均値a209より大きい場合は、電
力平均値a209により値を丸め込む。
The comparator and rounding circuit 209 compares the power average value a209 of the preamble for estimating the propagation path with the OFDM data signal a210 decoded from the constellation weighted by the power characteristic of the propagation path. Is smaller than the power average value a209, the data signal a210 is directly used as the signal a21.
When the absolute value of the data signal a210 is greater than the power average value a209, the sign of the data signal a210 is multiplied by the power average value a209, and the result is output as a signal a211. For example, a209 = “0000010000000000”
In the case of (1024) (16 bits), when a210 = “0000001000000000” (16 bits), a
When 211 = “0000001000000000” (16 bits), a210 = “0000100000000000” (16 bits), a
When 211 = “0000010000000000” (16 bits) a210 = “1111111000000000” (16 bits), a
When 211 = "1111111000000000" (16 bits) a210 = When "1111100000000000" (16 bits) a
211 = “1111110000000000” (16 bits) By this operation, the data signal a21
If the absolute value of 0 is larger than the power average value a209, the value is rounded by the power average value a209.

【0034】伝播路推定用プリアンブルの電力平均値a
209が上記の例で示したように、a209=“000001
0000000000”(16bit)であるとき、上位1ビットは符
号ビットなので必要だが、上位2ビットから上位5ビッ
トの計4ビットは値として意味をなさないので、切り取
ることができる。したがって、上位ビット切り取り回路
210では、信号a211のうち適当な上位ビット、本
例の場合では、上位2ビットから上位5ビットの計4ビ
ットを取り除いて、信号a212として出力する。つま
り、上位ビット切り取り回路210は、 a211=“0000001000000000”(16bit)のとき、a
212=“001000000000”(12bit)、 a211=“0000010000000000”(16bit)のとき、a
212=“010000000000”(12bit)、 a211=“1111111000000000”(16bit)のとき、a
212=“111000000000”(12bit)、 a211=“1111110000000000”(16bit)のとき、a
212=“110000000000”(12bit)、 のようにそれぞれ出力する。
Power average value a of propagation path estimation preamble
209 = “000001” as shown in the above example.
In the case of "0000000000" (16 bits), the upper 1 bit is a sign bit and is necessary. However, since the total 4 bits from the upper 2 bits to the upper 5 bits have no meaning as a value, they can be cut. At 210, an appropriate upper bit of the signal a211 is removed, and in this case, a total of 4 bits from the upper 2 bits to the upper 5 bits are removed and output as a signal a212. When “0000001000000000” (16bit), a
212 = “001000000000” (12 bits), a211 = “0000010000000000” (16 bits), a
When 212 = “010000000000” (12 bits), a211 = “1111111000000000” (16 bits), a
When 212 = “111000000000” (12 bits), a211 = “1111110000000000” (16 bits), a
212 = “110000000000” (12 bits).

【0035】ビタビ復号器212への入力ビット数が6
ビットに指定されている場合、それぞれ下位ビットを切
り取る必要があり、これを下位ビット切り取り回路21
1でおこなう。本例の場合、下位1ビットから6ビット
が不要となるので、これを切り取る。つまり、下位ビッ
ト切り取り回路211は、 a212=“001000000000”(12bit)のとき、a21
3=“001000”(6bit)、 . a212=“010000000000”(12bit)のとき、a21
3=“010000”(6bit)、 a212=“111000000000”(12bit)のとき、a21
3=“111000”(6bit)、 a212=“110000000000”(12bit)のとき、a21
3=“110000”(6bit)、 のようにそれぞれ出力する。
When the number of input bits to the Viterbi decoder 212 is 6
If the bits are specified, it is necessary to cut out the lower bits, respectively,
Perform in 1. In the case of this example, the lower 1 bit to 6 bits are unnecessary, and are cut off. That is, when a212 = “001000000000” (12 bits),
3 = “001000” (6 bits),. When a212 = “010000000000” (12 bits), a21
When 3 = “010000” (6 bits) and a212 = “111000000000” (12 bits), a21
When 3 = “111000” (6 bits) and a212 = “110000000000” (12 bits), a21
3 = "110000" (6 bits), respectively.

【0036】ビタビ復号器212への入力が6ビットで
あるのに対し、伝播路推定用プリアンブルの電力平均値
a209が6ビット以下で表現できる場合、例えば、電
力平均値a209=“0000000000001000”(16bit)のと
きでは、“01000”のように5ビットのみで表現できる
が、このときは以下のように処理する。まず、電力平均
値a209による値の丸め込みは、電力平均値a209
がビタビ復号器212への入力ビットより大きい場合と
同様の処理をする。つまり、比較器および丸め込み回路
209は、 a210=“0000000000000100”(16bit)のとき、a
211=“0000000000000100”(16bit)、 a210=“0000000000010000”(16bit)のとき、a
211=“0000000000001000”(16bit)、 a210=“1111111111111100”(16bit)のとき、a
211=“1111111111111100”(16bit)、 a210=“1111111111110000”(16bit)のとき、a
211=“1111111111111000”(16bit)、 のようにそれぞれ出力する。
When the power average value a209 of the propagation path estimation preamble can be represented by 6 bits or less while the input to the Viterbi decoder 212 is 6 bits, for example, the power average value a209 = “0000000000001000” (16 bits In the case of ()), it can be represented by only 5 bits such as “01000”. In this case, the processing is performed as follows. First, rounding of the value by the power average value a209 is performed by using the power average value a209.
Is larger than the input bit to the Viterbi decoder 212. In other words, the comparator and the rounding circuit 209 calculate a when a210 = “0000000000000100” (16 bits)
When 211 = “0000000000000100” (16 bits), a210 = “0000000000010000” (16 bits), a
When 211 = “0000000000001000” (16 bits), a210 = “1111111111111100” (16 bits), a
When 211 = “1111111111111100” (16 bits), a210 = “1111111111110000” (16 bits), a
211 = “1111111111111000” (16 bits).

【0037】しかし、上位ビット切り取り回路210
で、信号a211の上位の不要なビットを切り取ると、
出力信号a212は5ビットとなり、ビタビ復号器21
2への入力ビット数よりも小さくなる。このような場合
は、上位ビット切り取り回路210は、信号a211の
下位1ビットから6ビットを信号a212として出力す
る。つまり、上位ビット切り取り回路210は、 a211=“0000000000000100”(16bit)のとき、a
212=“000100”(6bit)、 a211=“0000000000001000”(16bit)のとき、a
212=“001000”(6bit)、 a211=“1111111111111100”(16bit)のとき、a
212=“111100”(6bit)、 a211=“1111111111111000”(16bit)のとき、a
212=“111000”(6bit)、 のようにそれぞれ出力する。
However, the upper bit cutting circuit 210
Then, when cutting out the upper unnecessary bits of the signal a211,
The output signal a212 has 5 bits, and the Viterbi decoder 21
2 is smaller than the number of input bits. In such a case, the upper bit cutout circuit 210 outputs 6 bits from the lower 1 bit of the signal a211 as the signal a212. That is, when a211 = “0000000000000100” (16 bits),
When 212 = "000100" (6 bits), a211 = "0000000000001000" (16 bits), a
When 212 = "001000" (6 bits), a211 = "1111111111111100" (16 bits), a
When 212 = "111100" (6 bits), a211 = "1111111111111000" (16 bits), a
212 = “111000” (6 bits).

【0038】したがって、下位ビット切り取り回路21
1では、信号a212が丁度6ビットである場合は、い
かなる操作も加えずそのままa213に出力する。つま
り、下位ビット切り取り回路211は、 a212=“000100”(6bit)のとき、a213=“00
0100”(6bit)、 a212=“001000”(6bit)のとき、a213=“00
1000”(6bit)、 a212=“111100”(6bit)のとき、a213=“11
1100”(6bit)、 a212=“111000”(6bit)のとき、a213=“11
1000”(6bit)、 のようにそれぞれ出力する。
Therefore, the lower bit cutting circuit 21
In 1, if the signal a212 is exactly 6 bits, it is output to a213 without any operation. In other words, the lower bit cutout circuit 211 determines that when a212 = “000100” (6 bits), a213 = “00”
0100 ”(6 bits), when a212 =“ 001000 ”(6 bits), a213 =“ 00 ”
When "1000" (6 bits) and a212 = "111100" (6 bits), a213 = "11"
When 1100 ”(6 bits) and a212 =“ 111000 ”(6 bits), a213 =“ 11
Output as 1000 ”(6bit), respectively.

【0039】このように処理された信号a213をビタ
ビ復号器212に入力して、畳み込み符号の復号化をお
こなう。
The signal a213 processed as described above is input to the Viterbi decoder 212, and the convolutional code is decoded.

【0040】前記の方法では、コンスタレーションから
のデマッピング後に電力により重み付けされた信号に対
して、伝播路推定用プリアンブルの全サブキャリアの電
力平均値を計算しておき、復号信号の上位ビットを前記
電力平均値を指標として切り取り、さらに下位ビットを
適当に切り捨てることにより、量子化ビット数を削減し
た。量子化ビット数の削減により、ビタビ復号器の負担
を軽減しビタビ復号器の回路規模を抑制することが可能
となることを説明した。しかし、前記方法ではビタビ復
号器より前に位置する回路において、扱う信号数値に割
り当てるビット数幅については言及していない。前記方
法では、コンスタレーション復号回路に入力されるデー
タは、もともとパケットごとに信号レベルが異なること
や、特に乗算などの演算の計算結果で上位ビットに空の
ビットが発生してさらに信号レベルに格差が生じるなど
の原因により、増大するビット数幅を保持されている必
要が考えられる。信号データに割り当てるビット数幅が
増大することは、演算の負担が大きくなるうえ、そのま
ま回路規模が肥大することに等しく、ビタビ復号器より
前に位置する回路の規模が大きくなる。
In the above method, the power average value of all the subcarriers of the propagation path estimation preamble is calculated for the signal weighted by the power after the demapping from the constellation, and the upper bits of the decoded signal are calculated. The number of quantization bits was reduced by cutting off the power average value as an index and further appropriately cutting off lower bits. It has been described that the reduction in the number of quantization bits makes it possible to reduce the load on the Viterbi decoder and reduce the circuit size of the Viterbi decoder. However, the method does not mention the number of bits to be allocated to the signal value to be handled in a circuit located before the Viterbi decoder. In the above method, the data input to the constellation decoding circuit originally has a different signal level for each packet, and an empty bit is generated in an upper bit in a calculation result of an operation such as multiplication. For example, it is necessary to keep the increasing bit number width due to the occurrence of, for example. Increasing the width of the number of bits allocated to the signal data increases the computational burden and increases the circuit size as it is, thus increasing the size of the circuit located before the Viterbi decoder.

【0041】そこで、ビタビ復号器ばかりではなく、ビ
タビ復号器よりも前に位置する回路についても規模抑制
をはかるために、各回路内において加減乗除などの演算
がなされたために結果的にビット数幅が増大したデータ
から、効果的に有効な部分を選択してビット数幅を少な
くすることが必要である。これにより、各々の回路内に
おける演算ビット数を少なくすることができ、回路から
回路に受け渡すデータのビット数幅も狭くなり、各回路
規模の抑制をはかることが可能になる。
In order to reduce the scale of not only the Viterbi decoder but also the circuits located before the Viterbi decoder, operations such as addition, subtraction, multiplication, and division are performed in each circuit, resulting in a bit width. It is necessary to select an effective part effectively from the data in which the number of bits has increased and reduce the bit number width. As a result, the number of operation bits in each circuit can be reduced, the width of the number of bits of data transferred from the circuit to the circuit is reduced, and the scale of each circuit can be reduced.

【0042】この問題を解決する手段として、図5に示
すように、FFT回路203−3、伝播路補償回路20
3−4、位相ノイズ除去回路203−5のそれぞれの後
ろなどに振幅調整回路230を配置する。FFT回路、
伝播路補償回路、位相ノイズ除去回路などでは、内部で
乗算演算などがおこなわれることによりデータのビット
数幅が大きくなるうえ、上位ビットが空になる可能性が
ある。振幅調整回路230の基本機能は、前記ビット数
幅の広いデータを受け取り、伝播路推定用プリアンブル
の各サブキャリアにのせられたデータの中から最大絶対
値を検出し、そのデータの最大絶対値からビットシフト
量を計算し、その値にしたがって同OFDMパケット内
に含まれる全てのデータの振幅調整をおこなうことであ
る。この振幅調整の度合い(振幅調整値)は、同パケッ
トに含まれるデータが復調処理をなされている間だけ有
効とし、次のOFDMパケットが到達したときは、同じ
手続きにより振幅調整の度合いは更新されるものとす
る。図5におけるAGC回路201、A/Dコンバータ
202、周波数同期回路203−1、周波数オフセット
補償回路203−2、FFT回路203−3、伝播路補
償回路203−4、位相ノイズ除去回路203−5、コ
ンスタレーションからの復号回路205、ビタビ復号器
212については、図3、図4で説明したものと同じ機
能を有するものとする。
As means for solving this problem, as shown in FIG. 5, the FFT circuit 203-3 and the propagation path compensation circuit 20 are used.
3-4. The amplitude adjusting circuit 230 is arranged behind each of the phase noise removing circuits 203-5. FFT circuit,
In a propagation path compensation circuit, a phase noise elimination circuit, and the like, a multiplication operation or the like is internally performed, so that the bit width of data becomes large and upper bits may become empty. The basic function of the amplitude adjustment circuit 230 is to receive the data having a large number of bits, detect the maximum absolute value from the data placed on each subcarrier of the preamble for estimating the propagation path, and determine the maximum absolute value of the data. That is, the bit shift amount is calculated, and the amplitude of all data included in the same OFDM packet is adjusted according to the calculated value. This degree of amplitude adjustment (amplitude adjustment value) is valid only while data included in the packet is being demodulated, and when the next OFDM packet arrives, the degree of amplitude adjustment is updated by the same procedure. Shall be. 5, the AGC circuit 201, the A / D converter 202, the frequency synchronizing circuit 203-1, the frequency offset compensating circuit 203-2, the FFT circuit 203-3, the propagation path compensating circuit 203-4, the phase noise removing circuit 203-5, The decoding circuit 205 from the constellation and the Viterbi decoder 212 have the same functions as those described with reference to FIGS.

【0043】コンスタレーションからの復号回路205
の後ろに配置されているビット選択回路240は、図7
に示すような構成をとり、上位ビット切り取りおよび丸
め込み回路241と下位ビット切り取り回路242を備
えている。このビット選択回路240は、伝播路推定用
プリアンブルは参照せずに、あらかじめ設定された量だ
けビットシフトをくわえ、必要時には丸め込み処理をお
こない、ビタビ復号器212への入力ビット数にあうよ
うに下位ビットの切り捨てをおこなう回路である。この
ビタビ復号器212への入力ビットを決めるビット選択
回路240から、前記解決手段方法のような平均化処理
が省けるのは、それより以前に配置された振幅調整回路
230の機能により、各OFDMパケットの信号レベル
が等価的に平均されたとみなすことができるためであ
る。
Decoding circuit 205 from constellation
The bit selection circuit 240 arranged after the
, And is provided with a high-order bit cutting and rounding circuit 241 and a low-order bit cutting circuit 242. The bit selection circuit 240 adds a bit shift by a predetermined amount without referring to the propagation path estimation preamble, performs a rounding process when necessary, and performs lower-order processing so as to match the number of input bits to the Viterbi decoder 212. This is a circuit that cuts off bits. The reason why the averaging process as in the above-described solution method can be omitted from the bit selection circuit 240 that determines the input bits to the Viterbi decoder 212 is that each OFDM packet is provided by the function of the amplitude adjustment circuit 230 arranged earlier. Can be regarded as equivalently averaged.

【0044】次に、振幅調整回路230の詳細な処理手
順について、図6を用いて説明する。図6は振幅調整回
路230の構成を示す図で、同図において、231は伝
播路推定用プリアンブル分離回路、232はフォーマッ
ト変換回路、233は論理和回路、234はビットシフ
ト量決定回路、235は上位ビット切り取りおよび丸め
込み回路、236は下位ビット切り取り回路である。
Next, a detailed processing procedure of the amplitude adjustment circuit 230 will be described with reference to FIG. FIG. 6 is a diagram showing the configuration of the amplitude adjustment circuit 230. In FIG. 6, reference numeral 231 denotes a preamble separation circuit for estimating a propagation path, 232 denotes a format conversion circuit, 233 denotes a logical sum circuit, 234 denotes a bit shift amount determination circuit, and 235 denotes a bit shift amount determination circuit. The upper bit cutting and rounding circuit 236 is a lower bit cutting circuit.

【0045】振幅調整回路230は、加減乗除などの演
算を含むためにデータのビット数幅が大きくなるうえ上
位ビットが空になる可能性がある回路の後ろに配置す
る。入力される信号は、先頭に伝播路推定用プリアンブ
ルが付加されたOFDMデータシンボルから構成される
OFDMパケットである。まず、このOFDMパケット
から伝播路推定用プリアンブルを抜き取り、値のフォー
マットを変更し、符号ビットが付加された絶対値に変換
する。ハードウェアの制限や演算の基本原理から任意に
決定される、可能な最大ビットシフト量をN_msとす
る。プリアンブルに含まれる各サブキャリアのデータに
関して、符号ビットを除く上位N_msビットを取り出
し、それらの論理和を計算する。この論理和の計算結果
はN_msビットの値であるが、MSBからみて初めて
“1”がたつビットの位置が、伝播路推定用プリアンブ
ルに含まれるサブキャリアの値の最大絶対値のMSSB
(Most Significant Set Bit)の位置であり、プリアン
ブルに含まれる最大絶対値が有効に利用しているビット
の位置を表す。この位置が論理和値の上位からN_lビッ
ト目であるとき、N_l-1をビットシフト量N_sと決定す
る。ただし、論理和値に“1”がたたない場合は、ビッ
トシフト量N_sはN_msと決定する。次に、同OFDM
パケット内に含まれる全てのデータに対して、決定され
たビットシフト量N_sだけMSB方向にビットシフトさ
せる。ただし、ビットシフトを加えた結果としてデータ
が桁あふれをおこした場合は、丸め込みをして値を飽和
させるものとする。また、下位ビットにはシフトした量
だけ“0”で補完する。さらに、後ろに配置されている
回路の入力ビット数幅に合うように、下位ビットを切り
捨てるものとする。
The amplitude adjustment circuit 230 is arranged behind a circuit that includes an operation such as addition, subtraction, multiplication, division, etc., in which the bit width of data becomes large and the upper bits may become empty. The input signal is an OFDM packet composed of an OFDM data symbol to which a preamble for propagation path estimation is added at the head. First, a preamble for estimating the propagation path is extracted from this OFDM packet, the format of the value is changed, and it is converted to an absolute value with a sign bit added. Let N_ms be the maximum possible bit shift amount arbitrarily determined from the limitation of hardware and the basic principle of operation. For the data of each subcarrier included in the preamble, the upper N_ms bits excluding the sign bit are extracted, and the logical sum of them is calculated. The calculation result of this logical sum is a value of N_ms bits, and the position of the bit at which “1” first appears from the MSB is the MSSB of the maximum absolute value of the subcarrier value included in the preamble for propagation path estimation.
(Most Significant Set Bit), and the position of the bit whose maximum absolute value included in the preamble is used effectively. When this position is the N_l bit from the high order of the logical sum value, N_l-1 is determined as the bit shift amount N_s. However, when "1" is not added to the logical sum, the bit shift amount N_s is determined to be N_ms. Next, the OFDM
Bit shift is performed in the MSB direction by the determined bit shift amount N_s for all data included in the packet. However, if data overflows as a result of the bit shift, the value is rounded to saturate the value. The lower bits are complemented by “0” by the shifted amount. Further, the lower bits are truncated so as to match the input bit width of the circuit arranged at the rear.

【0046】この振幅調整回路230の機能を、具体例
を使用して説明する。伝播路推定用プリアンブルは送信
器側から既知のBPSK情報として送信されるが、伝播
路において振幅歪みなどをうけて再びディジタル信号に
戻されるために、各サブキャリアの絶対値は一定値では
なく、歪んでいる。直前に配置された回路からの出力が
16ビットの2の補数とし、これを最大ビットシフト量
N_ms=4ビットとして、12ビットのデータを直後に
配置された回路に渡す場合を考える。
The function of the amplitude adjusting circuit 230 will be described using a specific example. The preamble for estimating the propagation path is transmitted as known BPSK information from the transmitter side. However, since the preamble is returned to a digital signal again after undergoing amplitude distortion in the propagation path, the absolute value of each subcarrier is not a fixed value, Distorted. It is assumed that the output from the circuit arranged immediately before is a 16-bit two's complement number, the maximum bit shift amount N_ms = 4 bits, and 12-bit data is passed to the circuit arranged immediately after.

【0047】サブキャリア数が4とし、パケット内に含
まれるデータOFDMシンボルが2つであるとし、各々
のサブキャリアのデータの値は、それぞれ、 0001100001010111 ……プリアンブル(サブキャリア1) 0000101001011111 ……プリアンブル(サブキャリア2) 1111100010010000 ……プリアンブル(サブキャリア3) 0000000000111000 ……プリアンブル(サブキャリア4) 0001101101010111 ……データ1(サブキャリア1) 1100101001011111 ……データ1(サブキャリア2) 1111100010010000 ……データ1(サブキャリア3) 0000111000111000 ……データ1(サブキャリア4) 0000000001001111 ……データ2(サブキャリア1) 0010100001011111 ……データ2(サブキャリア2) 0001100010010000 ……データ2(サブキャリア3) 0000000000111000 ……データ2(サブキャリア4) 上記のようなものであるとする。
Assume that the number of subcarriers is four and the number of data OFDM symbols included in the packet is two. The data values of each subcarrier are 0001100001010111... Preamble (subcarrier 1) 0000101001011111. (Subcarrier 2) 1111100010010000 ... preamble (subcarrier 3) 0000000000111000 ... preamble (subcarrier 4) 0001101101010111 ... data 1 (subcarrier 1) 1100101001011111 ... ... data 1 (subcarrier 2) 1111100010010000 ... data 1 (sub) Carrier 3) 0000111000111000 data 1 (subcarrier 4) 0000000001001111 data 2 (subcarrier 1) 0010100001011111 data 2 (subcarrier 2) 0001100010010000 ... data 2 (subcarrier 3) 0000000000111000 data 2 (subcarrier) Carrier 4) above Let's say something like

【0048】まず、プリアンブルのみを抜き出して、2
の補数から符号ビットと絶対値の組み合わせに変更す
る。
First, only the preamble is extracted and 2
Is changed to a combination of a sign bit and an absolute value.

【0049】 0001100001010111 ……プリアンブル(サブキャリア1) 0000101001011111 ……プリアンブル(サブキャリア2) 1000011101110000 ……プリアンブル(サブキャリア3) 0000000000111000 ……プリアンブル(サブキャリア4) N_ms=4なので、符号ビットを除く上位4ビットを取
り出して、その論理和を計算する。ここでは、 0011or0001or0000or0000=0011 となる。この演算結果では、上位からみて3ビット目に
はじめて“1”がたっているので、N_l=3とし、ビッ
トシフト量はN_l-1=2と決定する。
0001100001010111... Preamble (subcarrier 1) 0000101001011111... Preamble (subcarrier 2) 1000011101110000... Preamble (subcarrier 3) 0000000000111000... Preamble (subcarrier 4) N_ms = 4; The bits are taken out and the logical sum is calculated. Here, 0011or0001or0000or0000 = 0011. In this calculation result, since “1” is set for the first bit in the third bit as viewed from the high order, N_l = 3 and the bit shift amount is determined as N_l−1 = 2.

【0050】したがって、パケット内に含まれる全ての
値を2ビットだけビットシフトし、下位2ビットを
“0”で補完する。
Therefore, all values included in the packet are bit-shifted by two bits, and the lower two bits are complemented by "0".

【0051】 0110000101011100 ……プリアンブル(サブキャリア1) 0010100101111100 ……プリアンブル(サブキャリア2) 1110001001000000 ……プリアンブル(サブキャリア3) 0000000011100000 ……プリアンブル(サブキャリア4) 0110110101011100 ……データ1(サブキャリア1) 1000000000000000 ……データ1(サブキャリア2) 1110001001000000 ……データ1(サブキャリア3) 0011100011100000 ……データ1(サブキャリア4) 0000000100111100 ……データ2(サブキャリア1) 0111111111111100 ……データ2(サブキャリア2) 0110001001000000 ……データ2(サブキャリア3) 0000000011100000 ……データ2(サブキャリア4) 特別な場合として、データ1のサブキャリア2は負の数
であるが桁あふれを起こしたためにマイナスの最大値に
置きかえる。また、データ2のサブキャリア2は正の数
であるが、これも桁あふれを起こしているので正の最大
値に置き換えている。
0110000101011100 ... preamble (subcarrier 1) 0010100101111100 ... preamble (subcarrier 2) 1110001001000000 ... preamble (subcarrier 3) 0000000011100000 ... preamble (subcarrier 4) 0110110101011100 ... data 1 (subcarrier 1) 1000000000000000 ... Data 1 (subcarrier 2) 1110001001000000 ... Data 1 (subcarrier 3) 0011100011100000 ... Data 1 (subcarrier 4) 0000000100111100 ... Data 2 (subcarrier 1) 0111111111111100 ... Data 2 (subcarrier 2) 0110001001000000 ... Data 2 (subcarrier 3) 0000000011100000... Data 2 (subcarrier 4) As a special case, subcarrier 2 of data 1 is a negative number, but is replaced with a negative maximum value due to overflow. Further, the subcarrier 2 of the data 2 is a positive number, which is replaced with a positive maximum value because overflow occurs.

【0052】出力は12ビットが要求されているので、
下位4ビットは不要であるから、これを切り捨て、 011000010101 ……プリアンブル(サブキャリア1) 001010010111 ……プリアンブル(サブキャリア2) 111000100100 ……プリアンブル(サブキャリア3) 000000001110 ……プリアンブル(サブキャリア4) 011011010101 ……データ1(サブキャリア1) 100000000000 ……データ1(サブキャリア2) 111000100100 ……データ1(サブキャリア3) 001110001110 ……データ1(サブキャリア4) 000000010011 ……データ2(サブキャリア1) 011111111111 ……データ2(サブキャリア2) 011000100100 ……データ2(サブキャリア3) 000000001110 ……データ2(サブキャリア4)上記の
ように処理する。
Since the output requires 12 bits,
Since the lower 4 bits are unnecessary, they are rounded down. 011000010101... Preamble (subcarrier 1) 001010010111... Preamble (subcarrier 2) 111000100100... Preamble (subcarrier 3) 000000001110... Preamble (subcarrier 4) …… Data 1 (subcarrier 1) 100000000000 …… Data 1 (subcarrier 2) 111000100100 …… Data 1 (subcarrier 3) 001110001110 …… Data 1 (subcarrier 4) 000000010011 …… Data 2 (subcarrier 1) 011111111111 ... Data 2 (subcarrier 2) 011000100100... Data 2 (subcarrier 3) 000000001110... Data 2 (subcarrier 4) Process as described above.

【0053】以上の操作をくわえたデータを、直後に配
置した回路に受け渡すことにより、割り当てられたビッ
ト数幅を効果的に利用して、数値を表現することが可能
になる。
By passing the data having undergone the above operations to the circuit arranged immediately thereafter, it is possible to express a numerical value by effectively utilizing the allocated bit number width.

【0054】[0054]

【発明の効果】AGC回路が理想的に機能する場合は、
プリアンブルの電力平均値は各パケットで等しくなる
が、実際にはずれを生じる。本発明では、A/D変換し
た後のディジタル回路で、補償やコンスタレーションか
らの復号などの処理を加えて、畳み込み符号を復号する
ビタビ復号器へ入力するまでの各処理段階で、伝播路推
定用プリアンブルの電力平均値や振幅調整値を指標とし
て、信号ビットから有効で適当なビットを適宜に選択す
ることにより、AGC機能をディジタル回路で補助でき
る。また、本発明を適用することにより、ディジタル信
号演算によりビット数が増大したデータ信号から、有効
なビットを選択することが可能となり、例えば、従来は
各処理回路入力に12ビットを割り当てた場合でも実際
には8ビットしか有効に使えないなどの問題点を解消で
き、割り当てられたビット数を有効に使用することが可
能となる。
When the AGC circuit functions ideally,
The power average value of the preamble becomes equal for each packet, but actually causes a deviation. According to the present invention, the digital circuit after A / D conversion performs processing such as compensation and decoding from a constellation, and performs propagation path estimation at each processing stage until input to a Viterbi decoder for decoding a convolutional code. The AGC function can be assisted by the digital circuit by appropriately selecting valid and appropriate bits from the signal bits using the power average value and amplitude adjustment value of the preamble as an index. Further, by applying the present invention, it is possible to select valid bits from a data signal whose number of bits has been increased by a digital signal operation. For example, conventionally, even when 12 bits are allocated to each processing circuit input, In practice, it is possible to solve the problem that only 8 bits can be effectively used, and it is possible to effectively use the allocated number of bits.

【図面の簡単な説明】[Brief description of the drawings]

【図1】OFDM信号パケットの構成を示す説明図であ
る。
FIG. 1 is an explanatory diagram showing a configuration of an OFDM signal packet.

【図2】16QAM変調されたOFDM信号のサブキャ
リアのコンスタレーションを示す説明図である。
FIG. 2 is an explanatory diagram showing a constellation of subcarriers of an OFDM signal subjected to 16QAM modulation.

【図3】従来技術による、ビタビ復号器のための重み付
けおよびビット選択回路の構成を示すブロック図であ
る。
FIG. 3 is a block diagram showing a configuration of a weighting and bit selection circuit for a Viterbi decoder according to the related art.

【図4】本発明の一実施形態による、ビタビ復号器のた
めの重み付けおよびビット選択回路の構成を示すブロッ
ク図である。
FIG. 4 is a block diagram illustrating a configuration of a weighting and bit selection circuit for a Viterbi decoder according to an embodiment of the present invention.

【図5】本発明の他の実施形態による、演算ビット数の
制御を行なう機能を有するOFDM復号装置の要部構成
を示すブロック図である。
FIG. 5 is a block diagram showing a main configuration of an OFDM decoding device having a function of controlling the number of operation bits according to another embodiment of the present invention.

【図6】図5中の振幅調整回路の構成を示すブロック図
である。
FIG. 6 is a block diagram illustrating a configuration of an amplitude adjustment circuit in FIG. 5;

【図7】図5中のビット選択回路の構成を示すブロック
図である。
FIG. 7 is a block diagram showing a configuration of a bit selection circuit in FIG. 5;

【符号の説明】[Explanation of symbols]

201 AGC回路 202 A/Dコンバータ 203 処理回路 203−1 周波数同期回路 203−2 周波数オフセット補償回路 203−3 FFT回路 203−4 伝播路補償回路 203−5 位相ノイズ除去回路 204 正規化回路 205 コンスタレーション分解回路 206 二乗回路 207 重み付け回路 208 平均回路 209 比較器および丸め込み回路 210 上位ビット切り取り回路 211 下位ビット切り取り回路 212 ビタビ復号器 220 重み付けおよびビット選択回路 a203 OFDMデータ信号 a204 正規化された信号 a205 コンスタレーションから復号された信号 a206 伝播路推定用プリアンブル信号 a207 各サブキャリアの電力値を示す信号 a209 平均電力値を示す信号 a210 重み付けされた信号 a211 電力平均値により丸め込まれた信号 a212 上位ビット切り取り回路の出力信号 a213 下位ビット切り取り回路の出力信号 230 振幅調整回路 231 伝播路推定用プリアンブル分離回路 232 フォーマット変換回路 233 論理和回路 234 ビットシフト量決定回路 235 上位ビット切り取りおよび丸め込み回路 236 下位ビット切り取り回路 240 ビット選択回路 241 上位ビット切り取りおよび丸め込み回路 242 下位ビット切り取り回路 201 AGC circuit 202 A / D converter 203 Processing circuit 203-1 Frequency synchronization circuit 203-2 Frequency offset compensation circuit 203-3 FFT circuit 203-4 Propagation path compensation circuit 203-5 Phase noise removal circuit 204 Normalization circuit 205 Constellation Decomposition circuit 206 Square circuit 207 Weighting circuit 208 Average circuit 209 Comparator and rounding circuit 210 Upper bit cutout circuit 211 Lower bit cutout circuit 212 Viterbi decoder 220 Weighting and bit selection circuit a203 OFDM data signal a204 Normalized signal a205 Constellation A206 A preamble signal for propagation path estimation a207 A signal indicating the power value of each subcarrier a209 A signal indicating the average power value a210 Weighted Signal a211 Signal rounded by power average value a212 Output signal of upper bit cutout circuit a213 Output signal of lower bit cutout circuit 230 Amplitude adjustment circuit 231 Preamble separation circuit for propagation path estimation 232 Format conversion circuit 233 Logical OR circuit 234 Bit shift amount Decision circuit 235 Upper bit cutting and rounding circuit 236 Lower bit cutting circuit 240 Bit selection circuit 241 Upper bit cutting and rounding circuit 242 Lower bit cutting circuit

フロントページの続き Fターム(参考) 5J065 AC02 AD10 AH04 AH12 AH13 AH23 5K014 AA01 BA10 BA11 EA01 HA00 5K022 DD01 DD18 DD33 DD34 5K046 AA05 DD02 DD15 EE19 EE42 EE56 Continued on the front page F term (reference) 5J065 AC02 AD10 AH04 AH12 AH13 AH23 5K014 AA01 BA10 BA11 EA01 HA00 5K022 DD01 DD18 DD33 DD34 5K046 AA05 DD02 DD15 EE19 EE42 EE56

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 畳み込み符号を復号するビタビ復号器を
備えたOFDM信号の復調装置において、 サブキャリアの平均電力値を計算する平均回路と、該平
均回路の出力に基づいて、重み付けを行ったOFDMデ
ータ信号を丸め込む丸め込み回路と、不用データを切り
捨てるビット切り取り回路とを備え、 電力平均値によりOFDMデータ信号の有効なビットを
適宜選択することを特徴とするOFDM復調装置。
1. An OFDM signal demodulation device having a Viterbi decoder for decoding a convolutional code, comprising: an averaging circuit for calculating an average power value of a subcarrier; and an OFDM signal weighted based on an output of the averaging circuit. An OFDM demodulator, comprising: a rounding circuit for rounding a data signal; and a bit cutting circuit for cutting off unnecessary data, wherein an effective bit of the OFDM data signal is appropriately selected according to a power average value.
【請求項2】 請求項1記載において、 前記電力平均値は、伝播路推定用プリアンブルの各サブ
キャリア信号電力を加算し、FFT(Fast Fourier Tra
nsform;高速フーリエ変換)長で除算することで求めら
れることを特徴とするOFDM復調装置。
2. The power average value according to claim 1, wherein the power average value is obtained by adding each subcarrier signal power of the propagation path estimation preamble to an FFT (Fast Fourier Trajectory).
nsform; an OFDM demodulator characterized by being obtained by dividing by a length of a fast Fourier transform.
【請求項3】 請求項1記載において、 前記電力平均値は、その算出の元となる伝播路推定用プ
リアンブルが含まれるパケットが復調処理されている間
だけ有効とされることを特徴とするOFDM復調装置。
3. The OFDM apparatus according to claim 1, wherein the power average value is valid only while a packet including a propagation path estimation preamble from which the power average value is calculated is being demodulated. Demodulator.
【請求項4】 請求項1乃至3の何れか1項に記載にお
いて、 前記ビット切り取り回路は、上位ビット切り取り回路と
下位ビット切り取り回路とで構成されることを特徴とす
るOFDM復調装置。
4. The OFDM demodulator according to claim 1, wherein the bit cutout circuit includes an upper bit cutout circuit and a lower bit cutout circuit.
【請求項5】 請求項4記載において、 前記上位ビット切り取り回路は、前記電力平均値を表現
するのに不要な上位ビットと同じ位置のビットを切り取
ることを特徴とするOFDM復調装置。
5. The OFDM demodulator according to claim 4, wherein the upper bit cutoff circuit cuts off a bit at the same position as an upper bit unnecessary for expressing the power average value.
【請求項6】 畳み込み符号を復号するビタビ復号器を
備えたOFDM信号の復調装置において、 量子化ビット数を制御する振幅調整回路を備えたことを
特徴とするOFDM復調装置。
6. An OFDM demodulator comprising a Viterbi decoder for decoding a convolutional code, comprising an amplitude adjusting circuit for controlling the number of quantization bits.
【請求項7】 請求項6記載において、 前記振幅調整回路は、伝播路推定用プリアンブルに含ま
れるサブキャリアの最大絶対値のMSSB(Most Signi
ficant Set Bit)の位置からビットシフト量を決定する
ことを特徴とするOFDM復調装置。
7. The amplitude adjustment circuit according to claim 6, wherein the amplitude adjustment circuit is configured to determine an MSSB (Most Signi? Er) of a maximum absolute value of a subcarrier included in a propagation path estimation preamble.
An OFDM demodulator characterized in that a bit shift amount is determined from a position of a ficant set bit).
【請求項8】 請求項6または7記載において、 前記振幅調整回路による振幅調整値は、その算出の元と
なる伝播路推定用プリアンブルが含まれるパケットが復
調処理されている間だけ有効とされることを特徴とする
OFDM復調装置。
8. The amplitude adjustment value according to claim 6, wherein the amplitude adjustment value by the amplitude adjustment circuit is valid only while a packet including a propagation path estimation preamble from which the calculation is performed is demodulated. An OFDM demodulator characterized by the above-mentioned.
【請求項9】 請求項6乃至8の何れか1項に記載にお
いて、 前記振幅調整回路は、プリアンブルに含まれる各サブキ
ャリアデータの論理和を計算する論理和回路と、論理和
の計算結果からビットシフト量を決定するビットシフト
決定回路と、不用データを切り捨てるビット切り取り回
路を備え、 OFDMデータ信号の有効なビットを適宜選択すること
を特徴とするOFDM復調装置。
9. The logic circuit according to claim 6, wherein the amplitude adjustment circuit calculates a logical sum of each subcarrier data included in the preamble, and calculates a logical sum from a calculation result of the logical sum. An OFDM demodulator, comprising: a bit shift determining circuit for determining a bit shift amount; and a bit cutting circuit for cutting off unnecessary data, and appropriately selecting valid bits of an OFDM data signal.
【請求項10】 請求項9記載において、 前記ビット切り取り回路は、上位ビット切り取りおよび
丸め込み回路と下位ビット切り取り回路とで構成される
ことを特徴とするOFDM復調装置。
10. The OFDM demodulator according to claim 9, wherein said bit cutout circuit comprises an upper bit cutout and rounding circuit and a lower bit cutout circuit.
JP2001198767A 2000-07-24 2001-06-29 OFDM demodulator Expired - Fee Related JP3609355B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001198767A JP3609355B2 (en) 2000-07-24 2001-06-29 OFDM demodulator

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-222674 2000-07-24
JP2000222674 2000-07-24
JP2001198767A JP3609355B2 (en) 2000-07-24 2001-06-29 OFDM demodulator

Publications (2)

Publication Number Publication Date
JP2002111626A true JP2002111626A (en) 2002-04-12
JP3609355B2 JP3609355B2 (en) 2005-01-12

Family

ID=26596568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001198767A Expired - Fee Related JP3609355B2 (en) 2000-07-24 2001-06-29 OFDM demodulator

Country Status (1)

Country Link
JP (1) JP3609355B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258762A (en) * 2002-03-05 2003-09-12 Sharp Corp Ofdm demodulation device
WO2004019532A1 (en) * 2002-08-23 2004-03-04 Matsushita Electric Industrial Co., Ltd. Ofdm-cdma transmission device and ofdm-cdma transmission method
JP2004088269A (en) * 2002-08-23 2004-03-18 Matsushita Electric Ind Co Ltd Oofdm-cdma transmission apparatus, cdma transmission apparatus, ofdm-cdma transmission method and cdma transmission method
JP2009135940A (en) * 2009-01-07 2009-06-18 Victor Co Of Japan Ltd Ofdm signal, and nak signal
JP2009278670A (en) * 2009-08-26 2009-11-26 Victor Co Of Japan Ltd Receiving device of ofdm signal, and receiving method of ofdm signal
JP2010011163A (en) * 2008-06-27 2010-01-14 Kyoraku Sangyo Kk Multiplex transmission device and multiplex transmission method
JP2010261736A (en) * 2009-04-30 2010-11-18 Mitsubishi Electric Corp Radar signal processing device
JP2011035492A (en) * 2009-07-30 2011-02-17 Nec Corp Demodulating device and demodulation processing method
US8817902B2 (en) 2011-11-18 2014-08-26 Renesas Electronics Corporation Receiving device, signal processing device, and signal processing method
KR20190061827A (en) * 2017-11-28 2019-06-05 어보브반도체 주식회사 Method for soft decision demodulation of gfsk signal with channel coding applied and receiving apparatus using the method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345727B (en) * 2008-08-22 2011-12-28 华为技术有限公司 Solving method and device of signal channel shortening equalization coefficient

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315977A (en) * 1992-05-12 1993-11-26 Hitachi Ltd Method for decoding soft decision maximum and decoder
JPH08167863A (en) * 1994-12-13 1996-06-25 Canon Inc Communication equipment
JPH1051415A (en) * 1996-08-01 1998-02-20 Matsushita Electric Ind Co Ltd Ofdm signal reception device
JPH1049516A (en) * 1996-07-31 1998-02-20 Sony Corp Arithmetic method and arithmetic unit
JPH10126309A (en) * 1996-10-17 1998-05-15 Hitachi Ltd Transmitter for code division multiplex signal
JPH1117761A (en) * 1997-06-24 1999-01-22 Sony Corp Reception equipment, transmission/reception equipment and communication method
JPH1168696A (en) * 1997-08-19 1999-03-09 Sony Corp Communication method, transmission equipment, reception equipment and cellular radio communication system
JPH1188232A (en) * 1997-09-16 1999-03-30 Uniden Corp Spread spectrum receiver and automatic gain control circuit for it
JP2000013353A (en) * 1998-06-18 2000-01-14 Nippon Hoso Kyokai <Nhk> Ofdm signal demodulating device
JP2000165343A (en) * 1998-11-30 2000-06-16 Toshiba Corp Ofdm receiver

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315977A (en) * 1992-05-12 1993-11-26 Hitachi Ltd Method for decoding soft decision maximum and decoder
JPH08167863A (en) * 1994-12-13 1996-06-25 Canon Inc Communication equipment
JPH1049516A (en) * 1996-07-31 1998-02-20 Sony Corp Arithmetic method and arithmetic unit
JPH1051415A (en) * 1996-08-01 1998-02-20 Matsushita Electric Ind Co Ltd Ofdm signal reception device
JPH10126309A (en) * 1996-10-17 1998-05-15 Hitachi Ltd Transmitter for code division multiplex signal
JPH1117761A (en) * 1997-06-24 1999-01-22 Sony Corp Reception equipment, transmission/reception equipment and communication method
JPH1168696A (en) * 1997-08-19 1999-03-09 Sony Corp Communication method, transmission equipment, reception equipment and cellular radio communication system
JPH1188232A (en) * 1997-09-16 1999-03-30 Uniden Corp Spread spectrum receiver and automatic gain control circuit for it
JP2000013353A (en) * 1998-06-18 2000-01-14 Nippon Hoso Kyokai <Nhk> Ofdm signal demodulating device
JP2000165343A (en) * 1998-11-30 2000-06-16 Toshiba Corp Ofdm receiver

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258762A (en) * 2002-03-05 2003-09-12 Sharp Corp Ofdm demodulation device
WO2004019532A1 (en) * 2002-08-23 2004-03-04 Matsushita Electric Industrial Co., Ltd. Ofdm-cdma transmission device and ofdm-cdma transmission method
JP2004088269A (en) * 2002-08-23 2004-03-18 Matsushita Electric Ind Co Ltd Oofdm-cdma transmission apparatus, cdma transmission apparatus, ofdm-cdma transmission method and cdma transmission method
US7616608B2 (en) 2002-08-23 2009-11-10 Panasonic Corporation OFDM-CDMA transmission device and OFDM-CDMA transmission method
JP2010011163A (en) * 2008-06-27 2010-01-14 Kyoraku Sangyo Kk Multiplex transmission device and multiplex transmission method
JP2009135940A (en) * 2009-01-07 2009-06-18 Victor Co Of Japan Ltd Ofdm signal, and nak signal
JP2010261736A (en) * 2009-04-30 2010-11-18 Mitsubishi Electric Corp Radar signal processing device
JP2011035492A (en) * 2009-07-30 2011-02-17 Nec Corp Demodulating device and demodulation processing method
JP2009278670A (en) * 2009-08-26 2009-11-26 Victor Co Of Japan Ltd Receiving device of ofdm signal, and receiving method of ofdm signal
US8817902B2 (en) 2011-11-18 2014-08-26 Renesas Electronics Corporation Receiving device, signal processing device, and signal processing method
US9042471B2 (en) 2011-11-18 2015-05-26 Renesas Electronics Corporation Receiving device, signal processing device, and signal processing method
KR20190061827A (en) * 2017-11-28 2019-06-05 어보브반도체 주식회사 Method for soft decision demodulation of gfsk signal with channel coding applied and receiving apparatus using the method
KR102110774B1 (en) * 2017-11-28 2020-06-08 어보브반도체 주식회사 Method for soft decision demodulation of gfsk signal with channel coding applied and receiving apparatus using the method

Also Published As

Publication number Publication date
JP3609355B2 (en) 2005-01-12

Similar Documents

Publication Publication Date Title
EP1459489B1 (en) Joint equalization, soft-demapping and phase error correction in wireless system with receive diversity
US8261169B2 (en) Wireless communication apparatus and wireless communication method
US6408023B1 (en) Method and apparatus for performing equalization in a radio receiver
JP2891673B2 (en) Adaptive bit exchange method and apparatus in DMT system
EP1478149B1 (en) Multicarrier receiver
KR100555508B1 (en) Circuit for impulsive noise suppression in orthogonal frequency division multiple receiving system and method thereof
EP0844765A2 (en) Multicarrier receiver with an antenna array
JP2007505524A (en) Frequency domain equalizer for wireless communication system
JP3110423B1 (en) Error correction device for frequency selective interference
JP4470377B2 (en) Propagation path estimation method in mobile communication system
US20030186659A1 (en) VOFDM receiver correlation matrix processing using factorization
EP0991239B1 (en) Setting of quantisation levels in multicarrier receivers
JP3609355B2 (en) OFDM demodulator
JP2000013353A (en) Ofdm signal demodulating device
CN106850471B (en) Time-frequency domain joint interpolation channel estimation method using weighted virtual pilot frequency
JP2002152167A (en) Demodulation circuit for multicarrier modulation system
EP0544875B1 (en) Apparatus for adjusting signal points, equalizer gains and the like
JP3756122B2 (en) OFDM demodulator
EP1180884B1 (en) QAM receiver with gain control, dc-offset correction, and passband equalisation
US7609615B2 (en) Method and apparatus for performing channel compensation and symbol demodulation for coherent demodulation in an OFDM system
JP3538104B2 (en) Multi-carrier signal detector
JP3756121B2 (en) OFDM demodulator and power weighting method
WO2016143863A1 (en) Communication device, demodulation method, and program
JP4113420B2 (en) OFDM demodulator
US20020039398A1 (en) Apparatus and method for dynamic bit allocation for line-connected multi-carrier systems

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees