JP2002111498A - Digital attenuatig circuit - Google Patents

Digital attenuatig circuit

Info

Publication number
JP2002111498A
JP2002111498A JP2000296213A JP2000296213A JP2002111498A JP 2002111498 A JP2002111498 A JP 2002111498A JP 2000296213 A JP2000296213 A JP 2000296213A JP 2000296213 A JP2000296213 A JP 2000296213A JP 2002111498 A JP2002111498 A JP 2002111498A
Authority
JP
Japan
Prior art keywords
digital
signal
attenuator circuit
processing means
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000296213A
Other languages
Japanese (ja)
Inventor
Kenichi Takahashi
憲一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2000296213A priority Critical patent/JP2002111498A/en
Publication of JP2002111498A publication Critical patent/JP2002111498A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a digital attenuating circuit given measures to prevent a substantial occurrences of a reduction in accuracy generated by performing an attenuating process and a reduction in sound quality due to a decrease of dynamic-range when attenuated digital output signal is outputted through an attenuating digital process. SOLUTION: In the circuit, a digital attenuator 5 to perform a digital attenuating process with increasing a data length (16 bits) of a digital signal from a digital signal processing circuit 1 or an A/D conversion circuit 2 selected by an operation of a switching circuit 3 to multiply a predetermined factor to the digital signal is equipped. Furthermore, a wave processing circuit 6 to generate the attenuated digital output signal having an equivalent data length to an original length with performing a rounding process such as a noise shaving process or dither process to bits of a lower part than that of a signal responding to original bits of an output from the attenuator 5 is equipped.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、デジタルアッテネ
ータ回路に関し、特に、所定データ長のPCMデータで
なるデジタル入力信号の符号列に所定の係数を掛け合わ
せた減衰デジタル処理を施して減衰デジタル出力信号を
出力するデジタルアッテネータ回路の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital attenuator circuit, and more particularly, to an attenuated digital output signal obtained by performing an attenuated digital process by multiplying a code sequence of a digital input signal composed of PCM data having a predetermined data length by a predetermined coefficient. The present invention relates to improvement of a digital attenuator circuit that outputs a signal.

【0002】[0002]

【従来の技術】デジタルアッテネータ回路は、デジタル
信号伝達系の途中に介挿して用いられ、デジタル信号の
記録機器の入力段に用いられる場合には、当該記録機器
の記録媒体としてCD−R,CD−RW,DAT,M
D,DVD−R,DVD−RW,DVD−RAM,ハー
ドディスク,半導体メモリ等々の多種多様なものが存在
し、これらの記録媒体を用いてデジタル記録するときに
は、デジタル入力信号をそのままの音量レベルで記録せ
ずに、記録音量を調整した状態で記録されることが多
い。
2. Description of the Related Art A digital attenuator circuit is used by being inserted in the middle of a digital signal transmission system. When used in an input stage of a digital signal recording device, a CD-R or CD is used as a recording medium of the recording device. -RW, DAT, M
D, DVD-R, DVD-RW, DVD-RAM, hard disk, semiconductor memory, etc. exist, and when digital recording is performed using these recording media, the digital input signal is recorded at the same volume level. Instead, recording is often performed with the recording volume adjusted.

【0003】また、記録機器の入力段にデジタルアッテ
ネータ回路を介挿する際には、複数の音源を編集した状
態でダビングする際の各音源の音量合わせ、単独の記録
音量調節、ステレオバランス調整、フェードイン処理、
フェードアウト処理、クロスフェード処理等々に用いら
れる。
[0003] When a digital attenuator circuit is inserted into the input stage of a recording device, the volume of each sound source is adjusted when a plurality of sound sources are edited and dubbed, a single recording volume is adjusted, a stereo balance is adjusted. Fade-in processing,
It is used for fade-out processing, cross-fade processing, and the like.

【0004】このように記録音量の調整をアナログ的に
減衰処理する場合には、デジタル入力信号をD/A変換
回路を用いて一時的にアナログ信号に変換し、音量調節
した後に当該D/A変換とは逆の変換(A/D変換)を
行ないデジタル信号に復元する必要があるために、構成
が複雑化すると共に信号劣化が多く生じるために、近年
はデジタル的な減衰処理のみで記録音量調節を行うデジ
タルアッテネータ回路を用いることが主流になってい
る。
[0004] When the recording volume adjustment is analogously attenuated, the digital input signal is temporarily converted to an analog signal using a D / A conversion circuit, and after the volume is adjusted, the D / A is adjusted. Since it is necessary to restore the digital signal by performing conversion (A / D conversion) reverse to the conversion, the configuration becomes complicated and signal deterioration often occurs. The use of a digital attenuator circuit for adjustment has become mainstream.

【0005】デジタルアッテネータ回路は、例えば16
ビットや24ビットの所定データ長のPCMデータでな
るデジタル入力信号の符号列に所定の係数を掛け合わせ
ることによって減衰デジタル信号を得ていて、PCMデ
ータに−∞に対応する「0」と0dBに対応する「1」
の係数を掛け合わせることによって減衰デジタル出力信
号を出力するものである。
A digital attenuator circuit has, for example, 16
An attenuated digital signal is obtained by multiplying a code sequence of a digital input signal composed of PCM data having a predetermined data length of 24 bits or 24 bits by a predetermined coefficient, and the PCM data is converted to “0” and 0 dB corresponding to −∞. Corresponding "1"
And outputs an attenuated digital output signal.

【0006】[0006]

【発明が解決しようとする課題】従来のデジタルアッテ
ネータ回路は、デジタル入力信号のデジタル符号に−∞
に対応する「0」と0dBに対応する「1」の係数を減
衰量に応じて任意に掛け合わせることによって減衰デジ
タル出力信号を得ていて、例えば16ビットのデータの
場合には例えば−12dBの減衰を掛けるときには、下
位の2ビット分のデータが切り捨てられてしまうので、
単純に14ビットの情報に精度が低下してしまう。言い
換えれば本来持っている16ビット分のダイナミックレ
ンジが14ビット分に減ってしまうことである。
A conventional digital attenuator circuit uses a digital code of a digital input signal of -∞.
The attenuated digital output signal is obtained by arbitrarily multiplying a coefficient of “1” corresponding to 0 dB and “1” corresponding to 0 dB, for example, in the case of 16-bit data, for example, −12 dB. When attenuating, the lower two bits of data are truncated.
The accuracy simply drops to 14-bit information. In other words, the inherent 16-bit dynamic range is reduced to 14 bits.

【0007】これらのことは、−12dBの減衰を掛け
る場合のみならず減衰を掛ける場合のすべてに対して言
えることであり、減衰量が多ければ多い程に音声の情報
量の一部が欠落してしまうので再生品位が低下してしま
う。
These facts can be applied not only to the case of applying -12 dB of attenuation but also to the case of applying attenuation. As the amount of attenuation is larger, a part of the information amount of voice is lost. As a result, the reproduction quality is reduced.

【0008】そこで、本発明の目的は、所定データ長の
PCMデータでなるデジタル入力信号の符号列に所定の
係数を掛け合わせた減衰デジタル処理を施して減衰デジ
タル出力信号を出力するに際して、減衰処理を行うこと
によって生じてしまう精度低下やダイナミックレンジの
減少に起因する音声品位の劣化が実質的に生じないよう
な対策を施したデジタルアッテネータ回路を提供するこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an attenuating digital output signal which is obtained by multiplying a code string of a digital input signal composed of PCM data having a predetermined data length by a predetermined coefficient to output an attenuated digital output signal. It is an object of the present invention to provide a digital attenuator circuit in which measures are taken so that the audio quality is not substantially degraded due to a decrease in accuracy or a decrease in dynamic range caused by performing the above.

【0009】[0009]

【課題を解決するための手段】前記課題を解決するため
に、本発明によるデジタルアッテネータ回路は、次に記
載するような特徴的な構成を採用している。
In order to solve the above-mentioned problems, a digital attenuator circuit according to the present invention employs the following characteristic configuration.

【0010】(1)所定データ長のPCMデータでなる
デジタル入力信号の符号列に所定の係数を掛け合わせた
減衰デジタル処理を施して減衰デジタル出力信号を出力
するデジタルアッテネータ回路において、前記デジタル
入力信号の有するデータ長を増大させた伸長デジタル信
号を生成し、該伸長デジタル信号に所定係数を掛け合わ
せることによってデジタル減衰処理を施す第1信号処理
手段と、前記第1信号処理手段の出力に含まれる、前記
デジタル入力信号の最下位ビットに対応する前記伸長デ
ジタル信号のビットより下位の部分のビットを、ノイズ
シェービング処理やディザ処理等の丸め処理を行って、
前記デジタル入力信号の有するデータ長と同等のデータ
長を有する減衰デジタル出力信号となるような波形処理
を施す第2信号処理手段とを具備するデジタルアッテネ
ータ回路。
(1) In a digital attenuator circuit for performing attenuated digital processing by multiplying a code sequence of a digital input signal composed of PCM data having a predetermined data length by a predetermined coefficient to output an attenuated digital output signal, A first signal processing means for generating an expanded digital signal having an increased data length and subjecting the expanded digital signal to digital attenuation processing by multiplying the expanded digital signal by a predetermined coefficient; and an output of the first signal processing means. The lower bits of the expanded digital signal corresponding to the least significant bit of the digital input signal, by performing rounding processing such as noise shaving processing and dither processing,
A digital attenuator circuit comprising: a second signal processing unit that performs a waveform process so as to generate an attenuated digital output signal having a data length equivalent to the data length of the digital input signal.

【0011】(2)前記(1)の第1信号処理手段に入
力されるデジタル入力信号は、アナログ音源をリニアに
A/D変換したデータで構成されるデジタルアッテネー
タ回路。
(2) A digital attenuator circuit in which the digital input signal input to the first signal processing means of (1) is constituted by data obtained by linearly A / D converting an analog sound source.

【0012】(3)前記(1)の第1信号処理手段に入
力されるデジタル入力信号は、アナログ音源を所定の圧
縮手段を用いてA/D変換したデータで構成されるデジ
タルアッテネータ回路。
(3) A digital attenuator circuit comprising a digital input signal inputted to the first signal processing means of the above (1), which is constituted by data obtained by A / D converting an analog sound source by using a predetermined compression means.

【0013】(4)前記(1)の第2信号処理手段で行
われる丸め処理は、前記所定データ長の下位寄りの3な
いし4ビット迄の範囲で行うように構成するデジタルア
ッテネータ回路。
(4) A digital attenuator circuit configured so that the rounding process performed by the second signal processing means of (1) is performed in a range of 3 to 4 bits lower than the predetermined data length.

【0014】(5)前記(1)の第2信号処理手段で行
われる丸め処理は、聴感上の感度が低い10kHz以上
の音声帯域に対応するデジタル符号領域で行うように構
成するデジタルアッテネータ回路。
(5) A digital attenuator circuit configured so that the rounding processing performed by the second signal processing means of (1) is performed in a digital code area corresponding to a voice band of 10 kHz or more, which has a low audibility.

【0015】(6)前記(1)ないし前記(5)のいず
れかの第1信号処理手段と前記第2信号処理手段とで構
成される回路は、デジタル信号伝達系の途中に介挿して
用いられるようにしたデジタルアッテネータ回路。
(6) The circuit comprising the first signal processing means and the second signal processing means according to any one of (1) to (5) is used by being inserted in the middle of a digital signal transmission system. Digital attenuator circuit that can be used.

【0016】(7)前記(6)の第1信号処理手段と前
記第2信号処理手段とで構成される回路は、デジタル信
号の記録機器の入力段に用いられるようにしたデジタル
アッテネータ回路。
(7) A digital attenuator circuit wherein the circuit comprising the first signal processing means and the second signal processing means of (6) is used in an input stage of a digital signal recording device.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。先ず、その回路構成を
図1を用いて説明する。本形態は、デジタル入力とアナ
ログ入力のいずれかを選択し、選択された入力に減衰処
理を施してデジタル出力とする場合に本発明を適用した
例であり、S/P−DIFのデータフォーマット規格で
なるデジタル入力は、デジタル信号処理回路1によって
PCM16ビットの信号に変換されてスイッチ回路3の
一方の端子に供給される。
Embodiments of the present invention will be described below in detail with reference to the drawings. First, the circuit configuration will be described with reference to FIG. This embodiment is an example in which the present invention is applied to a case where either a digital input or an analog input is selected, and the selected input is subjected to an attenuation process to obtain a digital output, and the data format standard of S / P-DIF is used. Is converted into a 16-bit PCM signal by the digital signal processing circuit 1 and supplied to one terminal of the switch circuit 3.

【0018】このスイッチ回路3の他方の端子には、ア
ナログ入力をA/D変換回路2によってPCM16ビッ
トの信号に変換したデジタル信号が供給される。
A digital signal obtained by converting an analog input into a 16-bit PCM signal by the A / D conversion circuit 2 is supplied to the other terminal of the switch circuit 3.

【0019】スイッチ回路3を作動させることによって
選択されたデジタル入力またはアナログ入力系統のPC
M16ビットの信号は、デジタルアッテネータ回路4に
入力される。
PC of digital input or analog input system selected by operating switch circuit 3
The M16-bit signal is input to the digital attenuator circuit 4.

【0020】デジタルアッテネータ回路4は、第1信号
処理手段と第2信号処理手段を直列に接続して構成され
ている。この第1信号処理手段は、デジタルアッテネー
タ5で構成され、スイッチ回路3により選択されたデジ
タル入力信号の有するデータ長(16ビット)を32ビ
ットに増大させた伸長デジタル信号を生成し、該伸長デ
ジタル信号に所定係数を掛け合わせることによってデジ
タル減衰処理を施すものである。
The digital attenuator circuit 4 is configured by connecting first signal processing means and second signal processing means in series. The first signal processing means is constituted by a digital attenuator 5, generates an expanded digital signal in which the data length (16 bits) of the digital input signal selected by the switch circuit 3 is increased to 32 bits, and generates the expanded digital signal. Digital attenuation processing is performed by multiplying the signal by a predetermined coefficient.

【0021】第2信号処理手段は、波形処理回路6で構
成され、デジタルアッテネータ5の出力に含まれる、デ
ジタル入力信号の最下位ビットに対応する前記伸長デジ
タル信号のビットより下位の部分のビットを、ノイズシ
ェービング処理やディザ処理等の丸め処理を行って、前
記デジタル入力信号の有するデータ長と同等のデータ長
を有する減衰デジタル出力信号となるような波形処理を
施すものである。
The second signal processing means is constituted by a waveform processing circuit 6 and converts a lower bit of the expanded digital signal corresponding to the least significant bit of the digital input signal, which is included in the output of the digital attenuator 5. In addition, a rounding process such as a noise shaving process or a dither process is performed, and a waveform process is performed such that an attenuated digital output signal having a data length equivalent to the data length of the digital input signal is obtained.

【0022】従って、スイッチ回路3によって選択され
たデジタル入力信号aは、図2に示すように最下位ビッ
トLSBから最上位ビットMSBまでの16ビットで形
成されるPCM信号であり、このデジタル入力信号aに
デジタルアッテネータ5を用いて、先ずデータ長(16
ビット)を倍の32ビットに増大させて伸長デジタル信
号bを生成して波形処理回路6に入力する。
Accordingly, the digital input signal a selected by the switch circuit 3 is a PCM signal formed of 16 bits from the least significant bit LSB to the most significant bit MSB as shown in FIG. First, using the digital attenuator 5 for a, the data length (16
) Is doubled to 32 bits to generate an expanded digital signal b and input it to the waveform processing circuit 6.

【0023】この伸長デジタル信号bは、デジタルアッ
テネータ5で減衰された信号データに対応するので、元
の16ビット信号は、デジタル入力信号aの16ビット
以下に信号が下がってくる。ここで、従来は減衰のため
に下位のビットが単純に切り捨てられるが、本形態にお
いては伸長デジタル信号bのように倍に伸長されている
ので全く切り捨てられることがない。
The expanded digital signal b corresponds to the signal data attenuated by the digital attenuator 5, so that the original 16-bit signal is reduced to 16 bits or less of the digital input signal a. Here, in the related art, the lower bits are simply truncated for attenuation, but in the present embodiment, they are not truncated at all since they are doubled like the expanded digital signal b.

【0024】このような32ビットの伸長デジタル信号
bは、波形処理回路6によって16ビット目以下のデー
タを周知のノイズシェービング処理や周知のディザ処理
等の丸め処理を行って、デジタル出力信号cのように、
元のデジタル入力信号aのビット数である16に同等の
16ビットのデータ枠に丸め込まれる。
The 32-bit decompressed digital signal b is subjected to a rounding process such as a well-known noise shaving process or a well-known dither process on the data of the 16th bit or less by the waveform processing circuit 6 to generate a digital output signal c. like,
The data is rounded to a 16-bit data frame equivalent to 16 which is the number of bits of the original digital input signal a.

【0025】デジタル出力信号cは、丸め処理が行われ
ているために高域にノイズ成分が付加されるのである
が、丸め処理が所定データ長の下位寄りの3ないし4ビ
ット迄の範囲で行うように構成され、聴感上の感度が低
い10kHz以上の音声帯域に対応するデジタル符号領
域で行うように構成されているので、本来の音声成分
は、元のデジタル入力信号aの有する16ビットの精度
とダイナミックレンジが実質的に確保される。
Since the digital output signal c has been subjected to the rounding process, a noise component is added to the high frequency range. The rounding process is performed in the lower 3 to 4 bits of the predetermined data length. It is configured to perform in a digital code domain corresponding to a voice band of 10 kHz or more, which has a low perceptual sensitivity, so that the original voice component has the 16-bit accuracy of the original digital input signal a. And the dynamic range is substantially ensured.

【0026】なお、本発明は今まで説明したようなPC
M16ビット信号を対象とする場合のみならず、DVD
等に見られるようにPCM24ビット信号の場合であっ
てもよく、16ビットより少ないビット数のデータであ
っても前述同様であることは勿論である。また、デジタ
ル入力信号を伸長デジタル信号に変換する際には、元の
ビット数の2倍の場合のみならず、例えば16ビットを
20ビットに伸長したり24ビットに伸長する等々のい
ずれであってもよい。
It should be noted that the present invention relates to a PC as described above.
Not only for M16 bit signals, but also for DVD
As may be seen from the above, a PCM 24-bit signal may be used, and the same applies to data having a bit number less than 16 bits. Also, when converting a digital input signal into an expanded digital signal, not only the case where the original number of bits is twice, but also, for example, expansion of 16 bits to 20 bits, expansion of 24 bits, etc. Is also good.

【0027】また、デジタルアッテネータ5で「第1信
号処理手段」を構成し、波形処理回路6で「第2信号処
理手段」を構成しているが「第1信号処理手段と第2信
号処理手段」の処理を渾然一体となって処理するように
回路構成もしくはプログラムソフト実行を行う構成であ
ってもよいことは勿論である。
The digital attenuator 5 constitutes "first signal processing means" and the waveform processing circuit 6 constitutes "second signal processing means". Of course, the circuit configuration or the configuration of executing the program software may be applied so that the process of ") is performed in unison.

【0028】さらに、本発明の対象とするデジタル信号
の形態はCD等に広く普及している16ビットのPCM
信号の場合のみならず、ATRAC形式等々に見られる
ような圧縮データに対しても前述同様であることは勿論
である。
Further, the form of a digital signal to which the present invention is applied is a 16-bit PCM widely used in CDs and the like.
It goes without saying that the same applies to the compressed data such as the ATRAC format as well as the signal.

【0029】[0029]

【発明の効果】以上の説明で明らかなように、本発明に
よるデジタルアッテネータ回路は、デジタル入力信号の
有するデータ長を増大させた伸長デジタル信号を生成
し、所定係数を掛け合わせることによってデジタル減衰
処理を施す第1信号処理手段と、その出力に含まれる、
デジタル入力信号の最下位ビットに対応する伸長デジタ
ル信号のビットより下位の部分のビットを、ノイズシェ
ービング処理やディザ処理等の丸め処理を行って、前記
デジタル入力信号の有するデータ長と同等のデータ長を
有する減衰デジタル出力信号となるような波形処理を施
す第2信号処理手段とを具備しているので、例えば16
ビットのデータの場合には例えば−12dBの減衰を掛
けるときには、下位の2ビット分のデータが従来のよう
に切り捨てられてしまうこととがなく、丸め処理にて補
完的に処理しているので、本来持っている16ビット分
のダイナミックレンジが実質的に確保できる。
As is apparent from the above description, the digital attenuator circuit according to the present invention generates an expanded digital signal having an increased data length of a digital input signal, and multiplies the expanded digital signal by a predetermined coefficient to perform digital attenuation processing. A first signal processing means for performing
The lower bits of the expanded digital signal corresponding to the least significant bit of the digital input signal are subjected to rounding processing such as noise shaving processing or dither processing to obtain a data length equivalent to the data length of the digital input signal. And a second signal processing means for performing a waveform process to provide an attenuated digital output signal having
In the case of bit data, for example, when attenuating by -12 dB, the lower two bits of data are not truncated as in the conventional case, but are complementarily processed by rounding. The dynamic range of 16 bits inherently provided can be substantially secured.

【0030】従って、所定データ長のPCMデータでな
るデジタル入力信号の符号列に所定の係数を掛け合わせ
た減衰デジタル処理を施して減衰デジタル出力信号を出
力するに際して、減衰処理を行うことによって生じてし
まう精度低下やダイナミックレンジの減少に起因する音
声品位の劣化が実質的に生じることのないデジタルアッ
テネータ回路を提供することができる。
Therefore, when an attenuated digital processing is performed by multiplying a code string of a digital input signal composed of PCM data having a predetermined data length by a predetermined coefficient to output an attenuated digital output signal, the attenuating processing is performed. It is possible to provide a digital attenuator circuit that does not substantially cause deterioration of audio quality due to a decrease in accuracy or a decrease in dynamic range.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態によるデジタルアッテネ
ータ回路の回路構成を示すブロック回路図である。
FIG. 1 is a block circuit diagram showing a circuit configuration of a digital attenuator circuit according to an embodiment of the present invention.

【図2】図1に示されるデジタルアッテネータ回路の減
衰処理動作を説明するためのフローチャートである。
FIG. 2 is a flowchart for explaining an attenuation processing operation of the digital attenuator circuit shown in FIG.

【符号の説明】[Explanation of symbols]

1 デジタル信号処理回路 2 A/D変換回路 3 スイッチ回路 4 デジタルアッテネータ回路 5 デジタルアッテネータ 6 波形処理回路 Reference Signs List 1 digital signal processing circuit 2 A / D conversion circuit 3 switch circuit 4 digital attenuator circuit 5 digital attenuator 6 waveform processing circuit

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】所定データ長のPCMデータでなるデジタ
ル入力信号の符号列に所定の係数を掛け合わせた減衰デ
ジタル処理を施して減衰デジタル出力信号を出力するデ
ジタルアッテネータ回路において、 前記デジタル入力信号の有するデータ長を増大させた伸
長デジタル信号を生成し、該伸長デジタル信号に所定係
数を掛け合わせることによってデジタル減衰処理を施す
第1信号処理手段と、 前記第1信号処理手段の出力に含まれる、前記デジタル
入力信号の最下位ビットに対応する前記伸長デジタル信
号のビットより下位の部分のビットを、ノイズシェービ
ング処理やディザ処理等の丸め処理を行って、前記デジ
タル入力信号の有するデータ長と同等のデータ長を有す
る減衰デジタル出力信号となるような波形処理を施す第
2信号処理手段とを具備することを特徴とするデジタル
アッテネータ回路。
A digital attenuator circuit for performing attenuated digital processing by multiplying a code sequence of a digital input signal composed of PCM data having a predetermined data length by a predetermined coefficient to output an attenuated digital output signal; A first signal processing unit that generates a decompressed digital signal having an increased data length and performs a digital attenuation process by multiplying the decompressed digital signal by a predetermined coefficient; and an output of the first signal processing unit. Bits of a part lower than the bits of the decompressed digital signal corresponding to the least significant bit of the digital input signal are subjected to rounding processing such as noise shaving processing or dither processing, and have a data length equivalent to the data length of the digital input signal. A second signal processing means for performing a waveform processing to be an attenuated digital output signal having a data length Digital attenuator circuit, characterized by comprising and.
【請求項2】前記第1信号処理手段に入力されるデジタ
ル入力信号は、アナログ音源をリニアにA/D変換した
データで構成されることを特徴とする請求項1に記載の
デジタルアッテネータ回路。
2. The digital attenuator circuit according to claim 1, wherein the digital input signal input to said first signal processing means is constituted by data obtained by linearly A / D converting an analog sound source.
【請求項3】前記第1信号処理手段に入力されるデジタ
ル入力信号は、アナログ音源を所定の圧縮手段を用いて
A/D変換したデータで構成されることを特徴とする請
求項1に記載のデジタルアッテネータ回路。
3. A digital input signal inputted to said first signal processing means is constituted by data obtained by A / D-converting an analog sound source by using a predetermined compression means. Digital attenuator circuit.
【請求項4】前記第2信号処理手段で行われる丸め処理
は、前記所定データ長の下寄りの3ないし4ビット迄の
範囲で行うように構成することを特徴とする請求項1に
記載のデジタルアッテネータ回路。
4. The apparatus according to claim 1, wherein the rounding processing performed by the second signal processing means is performed in a range of 3 to 4 bits below the predetermined data length. Digital attenuator circuit.
【請求項5】前記第2信号処理手段で行われる丸め処理
は、聴感上の感度が低い10kHz以上の音声帯域に対
応するデジタル符号領域で行うように構成することを特
徴とする請求項1に記載のデジタルアッテネータ回路。
5. The method according to claim 1, wherein the rounding processing performed by the second signal processing means is performed in a digital code area corresponding to a voice band of 10 kHz or more, which has low perceptual sensitivity. Digital attenuator circuit as described.
【請求項6】前記第1信号処理手段と前記第2信号処理
手段とで構成されるデジタルアッテネータ回路は、デジ
タル信号伝達系の途中に介挿して用いられることを特徴
とする請求項1ないし請求項5のいずれかに記載のデジ
タルアッテネータ回路。
6. A digital attenuator circuit comprising said first signal processing means and said second signal processing means is used by being inserted in the middle of a digital signal transmission system. Item 6. A digital attenuator circuit according to any one of Items 5.
【請求項7】前記第1信号処理手段と前記第2信号処理
手段とで構成されるデジタルアッテネータ回路は、デジ
タル信号の記録機器の入力段に用いられることを特徴と
する請求項6に記載のデジタルアッテネータ回路。
7. The digital attenuator circuit comprising the first signal processing means and the second signal processing means is used in an input stage of a digital signal recording device. Digital attenuator circuit.
JP2000296213A 2000-09-28 2000-09-28 Digital attenuatig circuit Pending JP2002111498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000296213A JP2002111498A (en) 2000-09-28 2000-09-28 Digital attenuatig circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000296213A JP2002111498A (en) 2000-09-28 2000-09-28 Digital attenuatig circuit

Publications (1)

Publication Number Publication Date
JP2002111498A true JP2002111498A (en) 2002-04-12

Family

ID=18778519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000296213A Pending JP2002111498A (en) 2000-09-28 2000-09-28 Digital attenuatig circuit

Country Status (1)

Country Link
JP (1) JP2002111498A (en)

Similar Documents

Publication Publication Date Title
JP4084990B2 (en) Encoding device, decoding device, encoding method and decoding method
JP3334419B2 (en) Noise reduction method and noise reduction device
US7369906B2 (en) Digital audio signal processing
JPH0472909A (en) Quantization error reduction device for audio signal
JP3580444B2 (en) Signal transmission method and apparatus, and signal reproduction method
US20070118362A1 (en) Audio compression/decompression device
US6628720B1 (en) Transmitting apparatus and reproducing apparatus
JP4174859B2 (en) Method and apparatus for mixing digital audio signal
JP4649351B2 (en) Digital data decoding device
JP2002111498A (en) Digital attenuatig circuit
JPH04150617A (en) D/a converter
JP3460037B2 (en) Digital recording device
JP2002109824A (en) Method for recording digital audio signal and its device
JP4556866B2 (en) High efficiency encoding program and high efficiency encoding apparatus
JP3719503B2 (en) Music player
JP2000347697A (en) Voice record regenerating device and record medium
JP2816052B2 (en) Audio data compression device
JP4293833B2 (en) Digital signal recording / reproducing apparatus and control program therefor
JP2000293199A (en) Voice coding method and recording and reproducing device
JPH1051318A (en) Data converter
JPH10308064A (en) Recording and reproducing device
JP2004029377A (en) Compression data processor, compression data processing method and compression data processing program
JP2001069089A (en) Digital signal recorder, digital signal recording method and recording medium
JP4732478B2 (en) Digital signal reproducing apparatus and control program therefor
JPH0535300A (en) Voice recording and reproducing device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050601

A131 Notification of reasons for refusal

Effective date: 20050824

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

A02 Decision of refusal

Effective date: 20051102

Free format text: JAPANESE INTERMEDIATE CODE: A02