JP2002110975A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2002110975A
JP2002110975A JP2000303250A JP2000303250A JP2002110975A JP 2002110975 A JP2002110975 A JP 2002110975A JP 2000303250 A JP2000303250 A JP 2000303250A JP 2000303250 A JP2000303250 A JP 2000303250A JP 2002110975 A JP2002110975 A JP 2002110975A
Authority
JP
Japan
Prior art keywords
film
silicon
silicon oxynitride
silicon oxide
oxynitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000303250A
Other languages
Japanese (ja)
Other versions
JP4490573B2 (en
Inventor
Koichi Muraoka
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000303250A priority Critical patent/JP4490573B2/en
Publication of JP2002110975A publication Critical patent/JP2002110975A/en
Application granted granted Critical
Publication of JP4490573B2 publication Critical patent/JP4490573B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which has a gate-insulating film that can suppress lowering of dielectric constant and has less defects, can suppress the occurrence of leakage currents to a low level, and can be improved in performance, such as operation speed, power consumption, etc. SOLUTION: The semiconductor device is provided with a silicon oxide-nitride film and a silicon oxide film, formed between the silicon oxide/nitride film and a substrate as the gate insulating film of a MISFIT. Principal bonding, constituting the silicon oxide/nitride film, is composed of an N≡Si3 bonding and an O=Si2 bonding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、MISFETを備
えるMIS型半導体装置に係わる。
The present invention relates to a MIS type semiconductor device having a MISFET.

【0002】[0002]

【従来の技術】近年、Metal Oxide Semiconductor Fiel
d Effect Transistor(MOSFET)の微細化が進むに
つれ、ゲート絶縁膜がシリコン酸化膜であるMOSFE
Tでは、シリコン酸化膜の膜厚を2nm以下と非常に薄
く形成しなくてはならなくなり、充分な信頼性を得るこ
とが困難になってきている。
2. Description of the Related Art In recent years, Metal Oxide Semiconductor Fiel
d With the miniaturization of Effect Transistor (MOSFET), MOSFE, whose gate insulating film is a silicon oxide film
In the case of T, the silicon oxide film must be formed as very thin as 2 nm or less, making it difficult to obtain sufficient reliability.

【0003】すなわち、従来のシリコン酸化膜では直接
トンネリングの増加によるスタンバイリーク電流が増加
するといった現象が生じたり、また、p型MOSFET
に使用されているp型ポリSiゲート電極中の不純物で
あるボロンが、薄いシリコン酸化膜中を突き抜けてシリ
コン基板中に拡散し、p型MOSFETのしきい値電圧
を変動させるといった現象が生じている(T. Kuroi et
al., Jpn. J. Appl. Phys. Vol. 34(1995) pp.771)。
That is, in a conventional silicon oxide film, a phenomenon that a standby leak current increases due to an increase in direct tunneling occurs, and a p-type MOSFET
, Which is an impurity in the p-type poly-Si gate electrode used in the above, penetrates through the thin silicon oxide film and diffuses into the silicon substrate, causing a change in the threshold voltage of the p-type MOSFET. (T. Kuroi et
al., Jpn. J. Appl. Phys. Vol. 34 (1995) pp. 771).

【0004】これらの問題を解決するためにはゲート絶
縁膜の高誘電率化と不純物拡散防止が必須とされてい
る。
In order to solve these problems, it is essential to increase the dielectric constant of the gate insulating film and prevent impurity diffusion.

【0005】不純物拡散防止と高誘電率化の両者を満た
すシリコン窒化膜(SiN膜)あるいはシリコン酸窒化
膜(SiON膜)を用いたMetal Insulator Semiconduc
torField Effect Transistor(MISFET)が注目され
ており、特にこの数年SiN膜あるいはSiON膜に関
してJVD(Jet Vapor Deposition)、LP−CVD(
Low Pressure Chemical Vapor Deposition)、RPE−
CVD(Remote PlasmaEnhanced Chemical Vapor Depos
ition)などの方法で成膜することが提案されている。
(T. P. MA, Appl. Surf. Sci., 117/118, 259(1997).
B. Y. Kim, H. F.Luan and D. L. Kwong, IEDM, 463(19
97). H. Yang and G. Lucovsky, IEDM, 245(1999).)し
かしながら、このような方法にて形成されたシリコン窒
化膜おいては、膜中の微細構造に欠陥が多く存在し、こ
のSiN膜をゲート絶縁膜として用いるとリーク電流の
増加や、半導体装置の高速化・低消費電力化の阻害など
デバイス特性に悪影響を及ぼすという問題点がある。
A metal insulator semiconducer using a silicon nitride film (SiN film) or a silicon oxynitride film (SiON film) that satisfies both impurity diffusion prevention and high dielectric constant.
The torField Effect Transistor (MISFET) has been attracting attention. In particular, JVD (Jet Vapor Deposition), LP-CVD (
Low Pressure Chemical Vapor Deposition), RPE-
CVD (Remote Plasma Enhanced Chemical Vapor Depos
)).
(TP MA, Appl. Surf. Sci., 117/118, 259 (1997).
BY Kim, HFLuan and DL Kwong, IEDM, 463 (19
97). H. Yang and G. Lucovsky, IEDM, 245 (1999). However, in the silicon nitride film formed by such a method, many defects exist in the microstructure in the film, and When the SiN film is used as the gate insulating film, there is a problem in that the device characteristics are adversely affected, such as an increase in leakage current and an increase in the speed and power consumption of the semiconductor device.

【0006】このような欠陥を除去するためにシリコン
窒化膜に酸素を導入したシリコン酸窒化膜においても導
入される酸素濃度が不均一であるため欠陥が除去しきれ
ないばかりか酸素原子添加に伴う誘電率の低下という問
題点が生じる。
In order to remove such defects, even in a silicon oxynitride film in which oxygen is introduced into a silicon nitride film, the concentration of introduced oxygen is not uniform, so that not only defects cannot be completely removed, but also the addition of oxygen atoms. There is a problem that the dielectric constant decreases.

【0007】図8に示したMISFETの概略図を用い
従来の半導体装置の製造方法を説明する。
A conventional method for manufacturing a semiconductor device will be described with reference to the schematic diagram of the MISFET shown in FIG.

【0008】MISFET11を製造するにはまず、S
i基板12上にJVD、LP−CVD、RPE−CVD
などの方法で酸素添加SiN膜13を堆積する。さらに
多結晶Si膜14を堆積した後にゲート電極加工を行
い、多結晶Si膜14の両側のSi基板12中にソース
・ドレイン領域15を形成する。
In order to manufacture the MISFET 11, first, S
JVD, LP-CVD, RPE-CVD on i-substrate 12
The oxygen-added SiN film 13 is deposited by such a method. Further, after depositing the polycrystalline Si film 14, gate electrode processing is performed to form source / drain regions 15 in the Si substrate 12 on both sides of the polycrystalline Si film 14.

【0009】[0009]

【発明が解決しようとする課題】上記したように、従来
のシリコン窒化膜を用いた用いたゲート絶縁膜では、欠
陥が多く、また酸素を導入したシリコン酸窒化膜をもち
いたゲート絶縁膜でも導入される酸素濃度酸素原子添加
に伴う誘電率の低下という問題点は避けられず、また、
膜中の欠陥のさらなる低減が求められている。
As described above, a conventional gate insulating film using a silicon nitride film has many defects, and a gate insulating film using a silicon oxynitride film into which oxygen is introduced is also used. The problem of a decrease in the dielectric constant due to the addition of oxygen concentration oxygen atoms is inevitable,
There is a need for further reduction of defects in the film.

【0010】本発明は上記問題点を解決し、誘電率の低
下を抑えつつ、かつ欠陥の少ないゲート絶縁膜を有し、
リーク電流が低く抑えられ、高速化・低消費電力化など
の高性能化を図ることのできる半導体装置を提供するこ
とを目的とする。
The present invention solves the above problems and has a gate insulating film with few defects while suppressing a decrease in dielectric constant.
It is an object of the present invention to provide a semiconductor device in which leakage current is suppressed to a low level and high performance such as high speed and low power consumption can be achieved.

【0011】[0011]

【課題を解決するための手段】本発明は、シリコン基板
上にゲート絶縁膜を介してゲート電極を有するMISF
ETを備えてなる半導体装置において、前記ゲート絶縁
膜は、シリコン酸窒化膜と、前記シリコン酸窒化膜と前
記基板との間に設けられたシリコン酸化膜を備えてなる
ものであり、かつ前記シリコン酸窒化膜を構成する主た
る結合は、N≡Si3結合及びO=Si2結合であること
を特徴とする半導体装置である。
According to the present invention, there is provided a MISF having a gate electrode on a silicon substrate via a gate insulating film.
In a semiconductor device comprising ET, the gate insulating film comprises a silicon oxynitride film, and a silicon oxide film provided between the silicon oxynitride film and the substrate, and The semiconductor device is characterized in that the main bonds forming the oxynitride film are N≡Si 3 bonds and O = Si 2 bonds.

【0012】前記シリコン酸窒化膜における前記N≡S
3結合及びO=Si2結合の存在比(N≡Si3結合:
O=Si2結合)2x:1−x(0.2≦x≦0.6)
であることが望ましい前記シリコン酸化膜の膜厚は、
0.6nm以上1.2nm以下であることが望ましい。
The N】 S in the silicon oxynitride film
The abundance ratio of i 3 bond and O = Si 2 bond (N≡Si 3 bond:
O = Si 2 bond) 2x: 1−x (0.2 ≦ x ≦ 0.6)
Preferably, the thickness of the silicon oxide film is
It is desirable that the thickness be 0.6 nm or more and 1.2 nm or less.

【0013】すなわち、本発明者は誘電率を増加させる
ために用いられるシリコン窒化膜あるいはシリコン酸窒
膜を用いたゲート絶縁膜における微細構造において欠陥
を減少させるために、ゲート絶縁膜をシリコン基板側か
らシリコン酸化物膜と、シリコン酸窒化膜とを積層した
構造とする。さらにシリコン酸窒化膜、すなわちシリコ
ン、酸素、窒素の化合物からなる膜を構成する主たる結
合がN≡Si3結合及びO=Si2結合とすることが有効
であることを見出した。
That is, the present inventor has proposed a method of reducing a defect in a fine structure in a gate insulating film using a silicon nitride film or a silicon oxynitride film used for increasing a dielectric constant, in order to reduce defects in the gate insulating film on the silicon substrate side. Thus, a structure in which a silicon oxide film and a silicon oxynitride film are stacked is adopted. Furthermore, it has been found that it is effective that the main bonds constituting the silicon oxynitride film, that is, the film made of a compound of silicon, oxygen and nitrogen are N≡Si 3 bonds and OOSi 2 bonds.

【0014】本発明に係るゲート絶縁膜における原子の
結合状態を示すモデル図を図7に示す。図7においてソ
ース・ドレイン領域15が形成されたシリコン基板12
上にはシリコン酸化膜16及びシリコン酸窒化膜17が
形成されている。
FIG. 7 is a model diagram showing the bonding state of atoms in the gate insulating film according to the present invention. In FIG. 7, the silicon substrate 12 on which the source / drain regions 15 are formed
A silicon oxide film 16 and a silicon oxynitride film 17 are formed thereon.

【0015】シリコン基板12とシリコン酸窒化膜17
との間の界面領域(Interface region)に相当するシ
リコン酸化物膜16は、シリコン基板の界面近傍の正の
固定電荷となる欠陥を酸素原子が終端し、かつまたシリ
コン基板12からシリコン酸窒化膜17への結晶歪を緩
和してズムーズに接合させる作用を示し、シリコン基板
12とシリコン酸窒化膜17間の界面準位を低下させる
ため、モビリティ劣化及びリーク電流増加を抑えるため
に必須である。
The silicon substrate 12 and the silicon oxynitride film 17
A silicon oxide film 16 corresponding to an interface region between the silicon substrate 12 and the silicon substrate 12 has a defect that becomes a fixed positive charge in the vicinity of the silicon substrate. In order to reduce the crystal strain on the silicon nitride film 17 and to form a smooth junction, the interface state between the silicon substrate 12 and the silicon oxynitride film 17 is reduced, and is indispensable for suppressing deterioration of mobility and increase in leak current.

【0016】また、シリコン酸窒化膜17からなるバル
ク領域(bulk region)を構成するN≡Si3ユニットは
結合状態が安定であり、リーク電流の原因となる原子間
の結合の変化(切断など)が生じにくい。しかしなが
ら、バルク領域をN≡Si3ユニットのみで構成させる
とその構造が安定かつ剛直であるがゆえに膜全体の歪が
生じ、かえって欠陥を生じさせることとなる。したがっ
て結合角度にフレキシブルに変化することができるSi
−O−SiユニットがN≡Si3ユニット間に介在して
いることにより、歪を緩和し欠陥を抑制することが可能
となると考えられる。
The N≡Si 3 unit constituting the bulk region made of the silicon oxynitride film 17 has a stable bonding state, and changes in the bonding between atoms which cause a leak current (such as cutting). Is unlikely to occur. However, if the bulk region is composed of only N≡Si 3 units, the structure is stable and rigid, so that the entire film is distorted, which causes defects. Therefore, Si that can flexibly change the bonding angle
It is considered that the presence of the —O—Si unit between the N≡Si 3 units makes it possible to alleviate the strain and suppress the defects.

【0017】窒素、酸素、シリコンの結合としてはSi
−O−Si結合がN≡Si3結合の他に、Si−O−
N、N−O−N、N≡O3、Si−N=O2、Si2=N
−O等が考えられるが、いずれも原子間の結合がN≡S
3に比べて不安定でありリーク電流の原因となる結合
の変化(切断など)が生じやすいため、これらを主たる
結合とするシリコン酸窒化膜では本発明の効果は達成で
きない。
The bond between nitrogen, oxygen and silicon is Si
-O-Si bond is not only N≡Si 3 bond, but also Si-O-
N, N-O-N, N≡O 3, Si-N = O 2, Si 2 = N
-O and the like are considered, but the bond between the atoms is N≡S
The effect of the present invention cannot be achieved with a silicon oxynitride film having these bonds as main bonds, because it is more unstable than i 3 and changes (such as disconnection) of bonds that cause a leak current are likely to occur.

【0018】本発明によれば、ゲート絶縁膜における基
板との界面の欠陥及びゲート絶縁膜中におけるバルクで
の欠陥が減少し、リーク電流を抑え、また、高速化・低
消費電力化などの高性能化を図ることができる。
According to the present invention, defects at the interface with the substrate in the gate insulating film and defects in the bulk in the gate insulating film are reduced, the leakage current is suppressed, and high speed and low power consumption are achieved. Performance can be improved.

【0019】[0019]

【発明の実施の形態】以下図面を参照して本発明の実施
例について詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0020】図1は本発明の実施例に係るMISトラン
ジスタを備えるMIS型半導体装置の製造工程断面図で
ある。
FIG. 1 is a sectional view showing a manufacturing process of a MIS type semiconductor device having a MIS transistor according to an embodiment of the present invention.

【0021】まず図1(a)に示すように、(100)
面を主面とする水素終端n型シリコン基板12表面に、
下記表1に示す5種類の酸化条件での酸化(酸化無しも
含む)のうちの1種類ずつをそれぞれ行ってシリコン基
板12表面を酸化し酸化膜厚の異なる5種類のシリコン
酸化膜16を形成した。
First, as shown in FIG.
On the surface of the hydrogen-terminated n-type silicon substrate 12 whose main surface is
The surface of the silicon substrate 12 is oxidized by performing one of the oxidations (including no oxidation) under the five oxidation conditions shown in Table 1 below, thereby forming five types of silicon oxide films 16 having different oxide thicknesses. did.

【0022】[0022]

【表1】 [Table 1]

【0023】次に、図1(b)に示すようにダウンフロ
ープラズマにより活性な窒素原子を生成すると共にそれ
ぞれ別系統からSiH4ガス及び酸素ガスをそれぞれ独
立して導入しシリコン酸化膜16上で混合してシリコン
酸窒化膜17を形成した。
Next, as shown in FIG. 1B, active nitrogen atoms are generated by down-flow plasma, and SiH 4 gas and oxygen gas are independently introduced from different systems, respectively, on the silicon oxide film 16. By mixing, a silicon oxynitride film 17 was formed.

【0024】本実施例においては、シリコン酸窒化膜形
成条件は下記表2に示す3種類(酸素を含まないシリコ
ン窒化膜が形成される条件を含む)であり、それにより
酸素濃度の異なる3種類のシリコン酸窒化膜17を形成
した。
In this embodiment, the conditions for forming the silicon oxynitride film are three types shown in Table 2 below (including the conditions for forming a silicon nitride film containing no oxygen). The silicon oxynitride film 17 was formed.

【0025】したがって、シリコン酸化膜16の膜厚と
シリコン酸窒化膜17中の酸素濃度の組み合わせは15
種類となる。
Therefore, the combination of the thickness of the silicon oxide film 16 and the oxygen concentration in the silicon oxynitride film 17 is 15
Kind.

【0026】[0026]

【表2】 [Table 2]

【0027】本発明に係るシリコン酸窒化膜の成膜方法
は特願平11−335708号に記載された方法を用い
ることが望ましい。すなわち、酸素化合物分子(例えば
酸素ガス)と、シリコン化合物分子(例えばシラン)
と、窒素ラジカルとを独立して半導体基板上で混合して
成膜することが望ましい。
The method for forming a silicon oxynitride film according to the present invention is desirably the method described in Japanese Patent Application No. 11-335708. That is, an oxygen compound molecule (for example, oxygen gas) and a silicon compound molecule (for example, silane)
And nitrogen radicals are independently mixed on a semiconductor substrate to form a film.

【0028】さらに図1(c)に示すようにシリコン酸
窒化膜17上に連続的にSiH4を用いた多結晶Si層
14の堆積を行った後、ゲート電極加工を行い、さらに
図1(d)に示すように多結晶Si層14の両側のSi
基板12中にソースおよびドレインとしての拡散層15
を形成することでシリコン酸化膜16の膜厚とシリコン
酸窒化膜17中の酸素濃度の組み合わせの異なる15種
類のMISFET18を作成した。
Further, as shown in FIG. 1C, after a polycrystalline Si layer 14 using SiH 4 is continuously deposited on the silicon oxynitride film 17, gate electrode processing is performed. As shown in d), the Si on both sides of the polycrystalline Si layer 14
Diffusion layer 15 as source and drain in substrate 12
Thus, 15 types of MISFETs 18 having different combinations of the thickness of the silicon oxide film 16 and the oxygen concentration in the silicon oxynitride film 17 were produced.

【0029】次に各MISFET18のシリコン酸化膜
16の膜厚の測定を行った。シリコン酸化膜16の膜厚
はIn-situ XPS分析により導出した。X線源はMgKα、光
電子脱出角度は15°で測定を行っている。図2に各酸
化条件でのSi2pスペクトル変化を示す。横軸の束縛エネ
ルギーはバルクSi2pのピーク位置を基準とし、縦軸の光
電子強度はバルクSi2pのピーク強度で規格化した値であ
る。図2によれば酸素分圧、酸化時間および酸化温度の
増加に伴い1〜6eVの範囲の光電子強度(SiOx信号強
度)が増加することが分かる。このSiOx信号強度と
バルクSi2pのピーク強度比から、Luらが報告しているS
iO2の光電子脱出深さ2.96nm(エリプソメーター、C-V
およびTEM膜厚の比較から実験的に導出した値Z. H. Lu
et al., Appl. Phys. Lett., 711(19), 2794(1997).)
を用いて各酸化条件のシリコン酸化膜16の膜厚を導出
すると、下記の表3に示す結果となった。
Next, the thickness of the silicon oxide film 16 of each MISFET 18 was measured. The thickness of the silicon oxide film 16 was derived by in-situ XPS analysis. The measurement is performed with an X-ray source of MgKα and a photoelectron escape angle of 15 °. FIG. 2 shows changes in the Si2p spectrum under each oxidation condition. The binding energy on the horizontal axis is based on the peak position of bulk Si2p, and the photoelectron intensity on the vertical axis is a value normalized by the peak intensity of bulk Si2p. FIG. 2 shows that the photoelectron intensity (SiOx signal intensity) in the range of 1 to 6 eV increases as the oxygen partial pressure, oxidation time and oxidation temperature increase. From the ratio of the SiOx signal intensity to the peak intensity ratio of bulk Si2p, Lu et al.
2.96nm photoelectron escape depth of iO 2 (Ellipsometer, CV
Derived experimentally from the comparison of the TEM film thickness and ZH Lu
et al., Appl. Phys. Lett., 711 (19), 2794 (1997).)
When the film thickness of the silicon oxide film 16 under each oxidation condition was derived using the above, the results shown in Table 3 below were obtained.

【0030】[0030]

【表3】 [Table 3]

【0031】次に各MISFET18のシリコン酸窒化
膜17中の酸素濃度の測定をIn-situ XPS分析により行
った。X線源はMgKα、光電子脱出角度は15°で測定を
行っている。その結果各酸窒化膜形成条件でのシリコン
酸窒化膜17中の酸素濃度を導出すると、下記の表4に
示す結果となった。
Next, the oxygen concentration in the silicon oxynitride film 17 of each MISFET 18 was measured by in-situ XPS analysis. The measurement is performed with an X-ray source of MgKα and a photoelectron escape angle of 15 °. As a result, when the oxygen concentration in the silicon oxynitride film 17 under each oxynitride film formation condition was derived, the results shown in Table 4 below were obtained.

【0032】[0032]

【表4】 [Table 4]

【0033】次に、シリコン酸窒化膜17の酸素濃度が
0atm%であり、シリコン酸化膜16の厚さが異なる
5種類のMISFETを抽出し、そのC−V特性変化を測
定した。その結果を図3(a)に示す。
Next, five types of MISFETs having an oxygen concentration of 0 atm% in the silicon oxynitride film 17 and different thicknesses of the silicon oxide film 16 were extracted, and their CV characteristics were measured. The result is shown in FIG.

【0034】また、シリコン酸窒化膜17の酸素濃度が
異なり、シリコン酸化膜16の厚さが0nmの3種類の
MISFET18を抽出し、そのC-V特性変化を測定し
た。その結果を図3(b)に示す。図3(b)にはシリ
コン酸窒素化膜17を形成せずシリコン酸化膜16(シ
リコン酸化膜厚4.5nm)のみを形成した以外は他の
MISFET18と同様に形成したMISFET18の
C-V特性変化を併記する。
Further, three types of MISFETs 18 having different oxygen concentrations in the silicon oxynitride film 17 and a thickness of the silicon oxide film 16 of 0 nm were extracted, and their CV characteristics change was measured. The result is shown in FIG. FIG. 3B shows a MISFET 18 formed in the same manner as the other MISFET 18 except that only the silicon oxide film 16 (silicon oxide film thickness: 4.5 nm) was formed without forming the silicon oxynitride film 17.
The change in CV characteristics is also described.

【0035】ここで用いたMISFETのキャパシタ構
造は、n+多結晶Si層/絶縁膜/n型シリコン(10
0)であり、面積は100×100μm、C-V測定条件
はf=100kHz、0V、―2V、2V、−2Vの順に0.
1Vステップで電圧を印加した。測定した全てのサンプ
ルにおいては飽和容量から得られる酸化膜換算膜厚EOT
は4.2〜4.5nmの範囲に収まっている。
The capacitor structure of the MISFET used here is an n + polycrystalline Si layer / insulating film / n-type silicon (10
0), the area is 100 × 100 μm, and the CV measurement conditions are 0.1 kHz in the order of f = 100 kHz, 0 V, −2 V, 2 V, and −2 V.
Voltage was applied in 1 V steps. For all measured samples, the equivalent oxide thickness EOT obtained from the saturation capacity
Is within the range of 4.2 to 4.5 nm.

【0036】図3(a)、(b)を比較することで以下
の内容が確認できる。1)シリコン酸化膜16を形成し
ないもの([O]bulk0%)に比べて、シリコン基板と
の界面にシリコン酸化膜16を形成し、さらにその厚さ
が増すことにより(SiO2 0.29nm-1.00nm)フラットバ
ンド電圧Vfbが増加し、シリコン酸窒素化膜17を形
成せずシリコン酸化膜16のみ(DryOx)を形成したも
のに近づく。2)シリコン酸窒化膜17に酸素を導入す
る([O]bulk0%−30%)ことによりヒステリシス
ΔVfbが減少する。
The following contents can be confirmed by comparing FIGS. 3A and 3B. 1) Compared to the case where the silicon oxide film 16 is not formed ([O] bulk 0%), the silicon oxide film 16 is formed at the interface with the silicon substrate and the thickness is further increased (SiO2 0.29 nm-1.00 nm). 3.) The flat band voltage Vfb increases, approaching that in which only the silicon oxide film 16 (DryOx) is formed without forming the silicon oxynitride film 17. 2) Hysteresis ΔVfb is reduced by introducing oxygen into the silicon oxynitride film 17 ([O] bulk 0% -30%).

【0037】この1)、2)の傾向を図4に示す。図4
(a)はシリコン酸化膜16の厚さとVfbまたはΔV
fbとの関係図であり、図4(b)はシリコン酸窒化膜
17中の酸素濃度とVfbまたはΔVfbとの関係図で
ある。図4(a)よりVfbは界面のシリコン酸化膜1
6の厚さ増加に伴い線形に増加する。一般にVfbの許
容値を−0.5V以上とすると膜厚は約0.6nm以上
必要となり、約1nmでシリコン酸化膜16のみ形成し
た(DryOx)と同等になる。また誘電率低下の影響を考
えると最大1.2nm以下である事が望ましい。このシ
リコン酸化膜16の厚さ増加に伴いVfbが増加する現
象は、シリコン酸窒化膜17とシリコン基板12との界
面近傍の正の固定電荷となる欠陥を酸素原子が終端する
ことに対応すると考えられる。それに対しΔVfbはシ
リコン酸化膜16の厚さに依存しないことから、このΔ
Vfbはシリコン酸窒化膜17中の欠陥に起因すること
が考えられる。
FIG. 4 shows the tendencies 1) and 2). FIG.
(A) shows the thickness of the silicon oxide film 16 and Vfb or ΔV
FIG. 4B is a graph showing the relationship between the oxygen concentration in the silicon oxynitride film 17 and Vfb or ΔVfb. 4A, Vfb is the silicon oxide film 1 at the interface.
6 increases linearly with increasing thickness. In general, when the allowable value of Vfb is -0.5 V or more, the film thickness needs to be about 0.6 nm or more, which is equivalent to about 1 nm (DryOx) in which only the silicon oxide film 16 is formed. Considering the influence of a decrease in the dielectric constant, it is preferable that the thickness be 1.2 nm or less at the maximum. This phenomenon that Vfb increases with an increase in the thickness of the silicon oxide film 16 is thought to correspond to the termination of oxygen atoms to defects that become positive fixed charges near the interface between the silicon oxynitride film 17 and the silicon substrate 12. Can be On the other hand, since ΔVfb does not depend on the thickness of the silicon oxide film 16, this ΔVfb
Vfb is considered to be caused by a defect in the silicon oxynitride film 17.

【0038】また、図4(b)ではシリコン酸窒化膜1
7中の酸素濃度増加に伴いVfbが増加するが、これは
シリコン基板との界面近傍の酸素濃度も上昇するからで
ある。これに対しΔVfbは急激に減少し、ΔVfbの
許容値を0.02V以下とするとシリコン酸窒化膜17
の酸素濃度で20atm%以上必要となり、約30at
m%でシリコン酸化膜16のみ形成した(DryOx)と同
程度になる。また、誘電率低下の影響を考えると最大4
0atm%以下が望ましい。このΔVfb減少はシリコ
ン酸窒化膜17中の欠陥を酸素原子が終端することに対
応すると考えられる。
FIG. 4B shows the silicon oxynitride film 1.
Vfb increases with an increase in the oxygen concentration in 7 because the oxygen concentration near the interface with the silicon substrate also increases. On the other hand, ΔVfb sharply decreases, and when the allowable value of ΔVfb is set to 0.02 V or less, the silicon oxynitride film 17
20atm% or more is required at an oxygen concentration of about 30at.
It is about the same as (DryOx) in which only the silicon oxide film 16 is formed at m%. In addition, considering the effect of a decrease in the dielectric constant, a maximum of 4
0 atm% or less is desirable. This decrease in ΔVfb is considered to correspond to the fact that oxygen atoms terminate defects in the silicon oxynitride film 17.

【0039】以上の結果よりゲート絶縁膜の欠陥の少な
い、かつ誘電率の低下を最小限に留めた理想的な構造
は、シリコン基板12上に形成されたシリコン酸窒化膜
17中の酸素濃度が20atm%以上40atm%以
下、シリコン酸化膜16の厚さが0.6nm以上1.2
nm以下である。
From the above results, an ideal structure in which the gate insulating film has few defects and a decrease in the dielectric constant is minimized is an oxygen concentration in the silicon oxynitride film 17 formed on the silicon substrate 12. 20 atm% or more and 40 atm% or less, and the thickness of the silicon oxide film 16 is 0.6 nm or more and 1.2
nm or less.

【0040】なお、上記結果はシリコン酸窒化膜17の
酸素濃度が0%であり、シリコン酸化膜16の厚さが異
なる5種類のMISFET及びシリコン酸化膜16の厚
さが0nmの3種類のMISFETについての試験結果か
ら述べているが、実際に形成されたシリコン酸窒化膜1
7中の酸素濃度が20atm%以上40atm%以下、
シリコン酸化膜16の厚さが0.6nm以上1.2nm
以下のMISFETについても同様にVfb及びΔVf
bを測定し、Vfbが−0.5V以上及びΔVfbが
0.02V以下の範囲にあることを確認している。
The above results show that the oxygen concentration of the silicon oxynitride film 17 is 0%, the five types of MISFETs having different thicknesses of the silicon oxide film 16 and the three types of MISFETs having the thickness of the silicon oxide film 16 of 0 nm. , The silicon oxynitride film 1 actually formed
7 has an oxygen concentration of 20 atm% or more and 40 atm% or less,
The thickness of the silicon oxide film 16 is 0.6 nm or more and 1.2 nm
Similarly, Vfb and ΔVf also apply to the following MISFETs.
b was measured, and it was confirmed that Vfb was in the range of −0.5 V or more and ΔVfb was in the range of 0.02 V or less.

【0041】ところで本発明においては、前記シリコン
酸窒化膜を構成する主たる結合は、N≡Si3結合及び
O=Si2結合であることを特徴とする。
In the present invention, the main bonds constituting the silicon oxynitride film are N≡Si 3 bond and O = Si 2 bond.

【0042】以下に上記MISFET18におけるシリ
コン酸窒化膜17から得られるデータをもとに詳細に説
明する。
The following is a detailed description based on the data obtained from the silicon oxynitride film 17 in the MISFET 18.

【0043】本実施例方法で得られた膜厚1.0nmの
シリコン酸化膜16と、各種酸素濃度のシリコン酸窒化
膜17を有するゲート絶縁膜のシリコン酸窒化膜17中
のNおよびO原子の結合状態を、In−situ XP
S分析の結果を元に説明する。In−situ XPS
分析においてX線源はmonochro−AlKα、光
電子脱出角度は15°で測定を行った。ここではシリコ
ン酸窒化膜17中のN1sおよびO1s 束縛エネルギ
ーのスペクトル形状を測定した。
The N and O atoms in the silicon oxynitride film 17 of the gate insulating film having the silicon oxide film 16 having a thickness of 1.0 nm obtained by the method of the present embodiment and the silicon oxynitride films 17 having various oxygen concentrations. The coupling state is changed to In-situ XP
A description will be given based on the result of the S analysis. In-situ XPS
In the analysis, the measurement was performed with an X-ray source of monochrom-AlKα and a photoelectron escape angle of 15 °. Here, the spectrum shape of the binding energy of N1s and O1s in the silicon oxynitride film 17 was measured.

【0044】図5に各種酸素濃度のシリコン酸窒化膜1
7のN1sおよびO1sスペクトルを示す。横軸の束縛
エネルギーはN1sおよびO1sのピーク位置を基準と
したものであり、縦軸の光電子強度はN1sおよびO1
sのピーク強度を基準として規格化したものである。
FIG. 5 shows a silicon oxynitride film 1 having various oxygen concentrations.
7 shows the N1s and O1s spectra of FIG. The binding energy on the horizontal axis is based on the peak positions of N1s and O1s, and the photoelectron intensity on the vertical axis is N1s and O1s.
It is normalized based on the peak intensity of s.

【0045】図5から得られる内容は 1)N1s、O1sともにSingle peakであ
る点、 2)酸素濃度増加に伴いN1sの半値幅はわずかに増加
し、逆にO1sは減少する点である。
The contents obtained from FIG. 5 are as follows: 1) Both N1s and O1s are single peaks; 2) The half width of N1s slightly increases with the increase in oxygen concentration, while O1s decreases.

【0046】この結果を元にまずN1sについて考えて
みる。
First, let us consider N1s based on this result.

【0047】一般的にN≡Si3、Si2=N−O及びS
i−N=O結合が膜中に共存する場合、N≡Si3のN
1sを基準にとるとそれぞれのケミカルシフトは約2e
V、5eVと報告されている(S. W. Novac, J. R. Sha
lleberger, D. A. Cole andJ. W. Marino, Mat. Res. S
oc. Symp. Proc. Vol. 567, 579(1999).)。今回SiN
膜中に酸素を10−30atm%添加しても、そのよう
なケミカルシフトは観察されないことから、窒素原子は
N-O結合を持たないといえる。
In general, N≡Si 3 , Si 2 NNO and S
When i-N = O bonds coexist in the film, the N≡Si 3 N
Based on 1s, each chemical shift is about 2e
V, 5 eV (SW Novac, JR Sha
lleberger, DA Cole and J. W. Marino, Mat. Res. S
oc. Symp. Proc. Vol. 567, 579 (1999).). This time SiN
Even if oxygen is added to the film at 10 to 30 atm%, such a chemical shift is not observed.
It can be said that it has no NO bond.

【0048】また、N原子の第2近接に酸素が入る場合
(たとえばSi2=N−Si−O−Si)、N1sのケ
ミカルシフトは約0.4eVとの報告があるため(G.
M. Ringnanese, A. Pasquaello, J. C. Charlier, X. G
onze and R. Car, Phys. Rev. Lett., 79, 25, 5174(19
97).)、今回N1sの半値幅が酸素添加に伴いわずかに増
加するのは、この第二近接の酸素原子の割合が増えるた
めといえる。
When oxygen enters the second proximity of the N atom (for example, Si 2 = N—Si—O—Si), the chemical shift of N1s is reported to be about 0.4 eV (G.
M. Ringnanese, A. Pasquaello, JC Charlier, X. G
onze and R. Car, Phys. Rev. Lett., 79, 25, 5174 (19
97).) In this case, the reason why the half value width of N1s slightly increases with the addition of oxygen can be said to be that the ratio of the oxygen atoms in the second proximity increases.

【0049】次にO1sについて考えてみる。Next, consider O1s.

【0050】SiO2膜の場合144°のSi−O−S
i結合角が支配的でありO1sの半値幅が小さいことが
知られている(J. T. Titch, C. H. Bjorkman, G. Luco
vsky, F. H. Pollak and X. Yin, J. Vac. Sci. Techno
l. B7., 755(1989).)。今回の場合対照的にシリコン酸
窒化膜中の酸素濃度が減少するに従い、O1sの半値幅
が大きくなるのは、Si−O−Si結合角のばらつきが
大きくなることが挙げられる。Si−O−Si結合角が
125−185°まで変化するとO1s結合エネルギー
は1−2eV変化することが知られており(F. J. Grunt
haner, P. J. Grunthaner, R. P. Vasques, B. F. Lewi
s and Maserjian, J. Vac. Sci. Technol., 16(5), 144
3(1979).)、今回のO1sの半値幅の広がりに対応する。
In the case of a SiO 2 film, Si-OS of 144 ° is used.
It is known that the i-bond angle is dominant and the half-width of O1s is small (JT Titch, CH Bjorkman, G. Luco
vsky, FH Pollak and X. Yin, J. Vac. Sci. Techno
l. B7., 755 (1989).). In contrast to the case where the oxygen concentration in the silicon oxynitride film is reduced in this case, the half width of O1s is increased because the variation in the Si—O—Si bond angle is increased. It is known that when the Si—O—Si bond angle changes from 125 to 185 °, the O1s bond energy changes by 1-2 eV (FJ Grunt
haner, PJ Grunthaner, RP Vasques, BF Lewi
s and Maserjian, J. Vac.Sci. Technol., 16 (5), 144
3 (1979).), Which corresponds to the spread of the half width of O1s.

【0051】以上の結果から本実施例のシリコン酸窒化
膜中のN原子、O原子、Si原子の主たる結合状態はそ
れぞれN≡Si3結合およびO=Si2結合であり、さら
にSi−O−Si結合角はSiO2膜に比べてバラツキ
が大きいことが確認された。
From the above results, the main bonding states of N atoms, O atoms, and Si atoms in the silicon oxynitride film of this embodiment are N≡Si 3 bond and O = Si 2 bond, respectively, and further, Si—O— It was confirmed that the variation in the Si bond angle was larger than that in the SiO 2 film.

【0052】なお、本発明において、主たる結合がN≡
Si3結合およびO=Si2結合であるとは、両者を合わ
せた結合数が膜中の結合総数の9割を超えることが望ま
しい。
In the present invention, the main bond is N≡
It is desirable that the number of bonds including both Si 3 bonds and O = Si 2 bonds exceeds 90% of the total number of bonds in the film.

【0053】次にこれらのN≡Si3結合およびO=S
2結合がどのような比率でバルク中に存在すると欠陥
が最小になるのかAlloy modelを元に導出し
てみた。図6に各種酸素分圧における500℃及び室温
での堆積シリコン酸窒化膜の3元系相図を示す。この膜
の組成変化がAlloy model(xSi34
(1−x)SiO2)に従うことがわかる。このAll
oy modelをN≡Si3結合およびO=Si2結合
の2つの結合状態で占められるとすると、xSi3N4+(1-x)
SiO2=4x(N≡Si3)+2(1-x)(O=Si2)であらわされる。
Next, these N≡Si 3 bonds and O = S
An attempt was made to derive the ratio of i 2 bonds present in the bulk to minimize the defects based on the Alloy model. FIG. 6 shows a ternary phase diagram of the deposited silicon oxynitride film at 500 ° C. and room temperature at various oxygen partial pressures. The change in the composition of this film is based on the Alloy model (xSi 3 N 4 +
(1-x) it can be seen that according to SiO 2). This All
Assuming that the oy model is occupied by two bond states of N≡Si 3 bond and O = Si 2 bond, xSi 3 N 4 + (1-x)
SiO 2 = 4x (N≡Si 3 ) +2 (1-x) (O = Si 2 ).

【0054】これによりそれぞれの望ましい結合数の比
は以下の関係式で示される。
Accordingly, the ratio of the desired number of bonds is expressed by the following relational expression.

【0055】(N≡Si3結合):(O=Si2結合)=
2x:1−x(0≦x≦1)特にシリコン酸窒化膜17
中の欠陥を最小にするには、0.2≦x≦0.6である
ことが望ましい。
(N≡Si 3 bond): (O = Si 2 bond) =
2x: 1-x (0 ≦ x ≦ 1), especially the silicon oxynitride film 17
In order to minimize defects therein, it is desirable that 0.2 ≦ x ≦ 0.6.

【0056】[0056]

【発明の効果】以上述べたごとく本発明の半導体装置
は、MISFETのゲート絶縁膜において誘電率の低下
を抑えつつ、かつ欠陥の少ないため、リーク電流が低く
抑えられ、また、高速化・低消費電力化などの高性能化
を図ることのできる半導体装置を提供することができ
る。
As described above, the semiconductor device of the present invention suppresses a decrease in the dielectric constant in the gate insulating film of the MISFET and has few defects, so that the leak current can be suppressed low, and the operation speed and the power consumption can be reduced. A semiconductor device which can achieve high performance such as power consumption can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施例に係るMIS型半導体装置の
製造工程図。
FIG. 1 is a manufacturing process diagram of a MIS semiconductor device according to an embodiment of the present invention.

【図2】 各酸化条件でのSi2pスペクトル変化を示す特
性図。
FIG. 2 is a characteristic diagram showing a change in Si2p spectrum under each oxidation condition.

【図3】 ゲート絶縁膜の界面及びバルクの酸素濃度と
トランジスタのC−V特性を示す特性図。
FIG. 3 is a characteristic diagram illustrating CV characteristics of a transistor and an oxygen concentration of an interface and a bulk of a gate insulating film.

【図4】 ゲート絶縁膜の界面及びバルクの酸素濃度と
トランジスタのVfbまたはΔVfbとの関係図。
FIG. 4 is a graph showing the relationship between the interface and bulk oxygen concentrations of a gate insulating film and Vfb or ΔVfb of a transistor.

【図5】 各種酸素濃度のシリコン酸窒化膜17のN1
sおよびO1sスペクトル。
FIG. 5 shows N1 of silicon oxynitride film 17 having various oxygen concentrations.
s and O1s spectra.

【図6】 各種酸素分圧における500℃及び室温での
堆積シリコン酸窒化膜の3元系相図。
FIG. 6 is a ternary phase diagram of a deposited silicon oxynitride film at 500 ° C. and room temperature at various oxygen partial pressures.

【図7】 本発明に係るゲート絶縁膜における原子の結
合状態を示すモデル図。
FIG. 7 is a model diagram showing a bonding state of atoms in a gate insulating film according to the present invention.

【図8】 MISトランジスタの概略図。FIG. 8 is a schematic diagram of a MIS transistor.

【符号の説明】[Explanation of symbols]

11…MISトランジスタ 12…シリコン基板 13…酸素添加SiN膜 14…多結晶Si膜 15…ソース・ドレイン領域 16…シリコン酸化膜 17…シリコン酸窒化膜 18…MISトランジスタ DESCRIPTION OF SYMBOLS 11 ... MIS transistor 12 ... Silicon substrate 13 ... Oxygen-added SiN film 14 ... Polycrystalline Si film 15 ... Source / drain region 16 ... Silicon oxide film 17 ... Silicon oxynitride film 18 ... MIS transistor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上にゲート絶縁膜を介して
ゲート電極を積層したMISFETを備えてなる半導体
装置において、前記ゲート絶縁膜は、シリコン酸窒化膜
と、前記シリコン酸窒化膜と前記基板との間に設けられ
たシリコン酸化膜を備えてなるものであり、かつ前記シ
リコン酸窒化膜を構成する主たる結合は、N≡Si3
合及びO=Si2結合であることを特徴とする半導体装
置。
1. A semiconductor device comprising a MISFET in which a gate electrode is stacked on a silicon substrate with a gate insulating film interposed therebetween, wherein the gate insulating film includes a silicon oxynitride film, the silicon oxynitride film, and the substrate. A semiconductor device provided with a silicon oxide film provided therebetween, and a main bond constituting the silicon oxynitride film is an N≡Si 3 bond and an O = Si 2 bond. .
【請求項2】 前記シリコン酸窒化膜における前記N≡
Si3結合及びO=Si2結合の存在比(N≡Si3
合:O=Si2結合)2x:1−x(0.2≦x≦0.
6)であることを特徴とする請求項1記載の半導体装
置。
2. The method according to claim 1, wherein said N≡ in said silicon oxynitride film is
The abundance ratio of Si 3 bonds and O = Si 2 bonds (N≡Si 3 bonds: O = Si 2 bonds) 2x: 1−x (0.2 ≦ x ≦ 0.
6. The semiconductor device according to claim 1, wherein 6).
【請求項3】 前記シリコン酸化膜の膜厚は、0.6n
m以上1.2nm以下であることを特徴とする請求項1
記載の半導体装置。
3. The silicon oxide film has a thickness of 0.6 n.
2. The structure according to claim 1, wherein the thickness is not less than m and not more than 1.2 nm.
13. The semiconductor device according to claim 1.
JP2000303250A 2000-10-03 2000-10-03 Semiconductor device Expired - Fee Related JP4490573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000303250A JP4490573B2 (en) 2000-10-03 2000-10-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000303250A JP4490573B2 (en) 2000-10-03 2000-10-03 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2002110975A true JP2002110975A (en) 2002-04-12
JP4490573B2 JP4490573B2 (en) 2010-06-30

Family

ID=18784471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000303250A Expired - Fee Related JP4490573B2 (en) 2000-10-03 2000-10-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4490573B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
JP2018152410A (en) * 2017-03-10 2018-09-27 株式会社東芝 Semiconductor device and electric apparatus
JP2021533521A (en) * 2018-08-16 2021-12-02 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. Display element sealing structure and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
US7250375B2 (en) 2001-08-02 2007-07-31 Tokyo Electron Limited Substrate processing method and material for electronic device
JP2018152410A (en) * 2017-03-10 2018-09-27 株式会社東芝 Semiconductor device and electric apparatus
JP2021533521A (en) * 2018-08-16 2021-12-02 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. Display element sealing structure and display device

Also Published As

Publication number Publication date
JP4490573B2 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
US6821873B2 (en) Anneal sequence for high-κ film property optimization
US7521345B2 (en) High-temperature stable gate structure with metallic electrode
Yamamoto et al. Effect of Hf metal predeposition on the properties of sputtered HfO 2/Hf stacked gate dielectrics
US7915174B2 (en) Dielectric stack containing lanthanum and hafnium
US7655099B2 (en) High-k dielectric film, method of forming the same and related semiconductor device
US7420239B2 (en) Dielectric layer forming method and devices formed therewith
US9799523B2 (en) Methods of forming a semiconductor device by thermally treating a cleaned surface of a semiconductor substrate in a non-oxidizing ambient
KR100880309B1 (en) Method for manufacturing a semiconductor device
Parker et al. Ultrathin oxide-nitride gate dielectric MOSFET's
US7871942B2 (en) Methods for manufacturing high dielectric constant film
JP2003069011A (en) Semiconductor device and method of manufacturing the same
US7601578B2 (en) Defect control in gate dielectrics
US8288833B2 (en) Semiconductor device and manufacturing method thereof
JP4574951B2 (en) Semiconductor device and manufacturing method thereof
US7141466B2 (en) Method of fabricating semiconductor device having gate insulating film comprising a silicate nitride film with interface insulating film
JP4489368B2 (en) Semiconductor device and manufacturing method thereof
JP4490573B2 (en) Semiconductor device
US6441464B1 (en) Gate oxide stabilization by means of germanium components in gate conductor
Frank Atomic Layer Deposition for CMOS Scaling: High-k Gate Dielectrics on Si, Ge, and III-V Semiconductors
Kouichi Muraoka et al. OPTIMUM STRUCTURE OF DEPOSITED ULTRA THIN SILICON OXYNITRIDE FILM TO MINIMIZE LEAKAGE CURRENT
WO2005038928A1 (en) Method for manufacturing transistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040305

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040611

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040809

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Effective date: 20050606

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A131 Notification of reasons for refusal

Effective date: 20060818

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100402

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees