JP2002110640A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor deviceInfo
- Publication number
- JP2002110640A JP2002110640A JP2000293359A JP2000293359A JP2002110640A JP 2002110640 A JP2002110640 A JP 2002110640A JP 2000293359 A JP2000293359 A JP 2000293359A JP 2000293359 A JP2000293359 A JP 2000293359A JP 2002110640 A JP2002110640 A JP 2002110640A
- Authority
- JP
- Japan
- Prior art keywords
- plasma processing
- organic film
- semiconductor device
- plasma
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは有機膜を用いてプロセス管理を行
う半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device which performs process management using an organic film.
【０００２】[0002]
【従来の技術】図３に示すように、ダマシン法により形
成した銅配線１１１、１１２を用いた半導体装置の配線
構造では、銅配線１１１、１１２の上層に銅の拡散防止
層およびエッチングのストッパ層となる絶縁膜１２１、
１２２が形成される。この絶縁膜１２１、１２２として
は、プラズマＣＶＤ法により成膜されるシリコン窒化
膜、シリコン炭化膜等が一般的に知られている。しかし
ながら、これらの絶縁膜１２１、１２２を銅配線１１
１、１１２上に成膜する前に密着性を向上させるために
銅配線１１１、１１２の表面処理を行うことによって銅
の酸化物を除去することが必要であることが知られてい
る。銅の表面処理方法としては、アンモニア（ＮＨ3 ）
もしくは窒素（Ｎ2 ）を用いたプラズマ処理を行うこと
が一般的である。2. Description of the Related Art As shown in FIG. 3, in a wiring structure of a semiconductor device using copper wirings 111 and 112 formed by a damascene method, a copper diffusion preventing layer and an etching stopper layer are formed above the copper wirings 111 and 112. Insulating film 121 to be
122 are formed. As the insulating films 121 and 122, a silicon nitride film, a silicon carbide film, or the like formed by a plasma CVD method is generally known. However, these insulating films 121 and 122 are
It is known that it is necessary to remove copper oxide by performing a surface treatment on copper wirings 111 and 112 in order to improve adhesion before forming a film on layers 1 and 112. As a copper surface treatment method, ammonia (NH 3 )
Alternatively, a plasma treatment using nitrogen (N 2 ) is generally performed.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、量産工
場等において、アンモニア（ＮＨ3 ）プラズマや窒素
（Ｎ2 ）プラズマ等のＩＰＱＣ（in process quality c
ontrol）、ＥＱＣ（equipment quality control）等の
管理を行うことを考慮した場合には相当な困難が予想さ
れる。However, in a mass production factory or the like, an in-process quality control (IPQC) such as an ammonia (NH 3 ) plasma or a nitrogen (N 2 ) plasma is required.
On the other hand, considerable difficulties are expected when taking into account management such as ontrol) and EQC (equipment quality control).
【０００４】その理由としては、プラズマ処理後の銅の
表面変化は、二次イオン質量分析：ＳＩＭＳ（secondar
y-ion mass spectrometry）等の原子レベルの解析を行
わなければ判らないため、簡単に調べることができな
い。また、プラズマ処理の面内均一性についても、銅は
プラズマ処理では膜厚が変化しないため、調べることが
困難である。そのため、簡単にプラズマ処理の管理を行
う方法が望まれている。[0004] The reason for this is that the surface change of copper after the plasma treatment is measured by secondary ion mass spectrometry (SIMS).
Since analysis at the atomic level, such as y-ion mass spectrometry, must be performed, it cannot be easily investigated. In addition, the in-plane uniformity of the plasma treatment is difficult to examine because the thickness of copper does not change in the plasma treatment. Therefore, a method for easily managing the plasma processing is desired.
【０００５】[0005]
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法である。SUMMARY OF THE INVENTION The present invention is a method for manufacturing a semiconductor device which has been made to solve the above-mentioned problems.
【０００６】本発明の半導体装置の製造方法は、プラズ
マ処理工程を備えた半導体装置の製造方法において、前
記プラズマ処理によって、有機膜を形成したウエハを定
期的に処理して、前記プラズマ処理状態を調べる。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device provided with a plasma processing step, the wafer on which the organic film is formed is periodically processed by the plasma processing to change the plasma processing state. Find out.
【０００７】上記半導体装置の製造方法では、プラズマ
処理によって、ウエハに形成した有機膜を定期的に処理
して、その有機膜のエッチング状態、例えばエッチング
後の膜厚均一性、エッチングレート等を調べることによ
り、プラズマ処理状態を知ることができる。それによっ
て、プラズマ処理のＩＰＱＣ、ＥＱＣ等の管理を行う際
に、ＳＩＭＳのような銅の表面分析を行うことをせず
に、容易にかつ迅速にプロセス管理が成されるようにな
る。In the above method of manufacturing a semiconductor device, an organic film formed on a wafer is periodically processed by plasma processing, and the state of etching of the organic film, for example, film thickness uniformity after etching, etching rate, and the like are examined. Thereby, the plasma processing state can be known. Thus, when managing the IPQC, EQC, and the like of the plasma processing, the process can be easily and quickly performed without performing the surface analysis of copper such as SIMS.
【０００８】[0008]
【発明の実施の形態】本発明の半導体装置の製造方法に
係る第１の実施の形態を、図１のフローチャートによっ
て説明する。本実施の形態は、一例として、図２に示す
プラズマ処理装置（例えばプラズマＣＶＤ装置）を用い
て実施される。そこで、このプラズマＣＶＤ装置を図２
によって説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the method for manufacturing a semiconductor device according to the present invention will be described with reference to the flowchart of FIG. This embodiment is implemented using, for example, a plasma processing apparatus (for example, a plasma CVD apparatus) illustrated in FIG. Therefore, this plasma CVD apparatus is shown in FIG.
It will be explained by.
【０００９】図２に示すように、プラズマＣＶＤ装置１
１は、反応室１２が備えられている。この反応室１２内
には基板５１が載置される下部電極１３が設置されてい
る。この下部電極１３には加熱源１４となるヒーターが
設置されている。また、反応室１２内には、上記下部電
極１３に対向する位置に上部電極１５が設置されてい
る。この上部電極１５にはＲＦ電源（図示せず）が接続
されている。また、この上部電源１５は、原料ガスがガ
ス供給部１６を介して反応室１２内にシャワー状に供給
されるように、いわゆるシャワー電極構造となってい
る。そのため、上部電極１５より反応室１２内に供給さ
れる原料ガスは反応室１２内にほぼ均一に分散される。
また、反応室１２には排気系が接続されている。[0009] As shown in FIG.
1 is provided with a reaction chamber 12. In the reaction chamber 12, a lower electrode 13 on which a substrate 51 is placed is provided. A heater serving as a heating source 14 is provided on the lower electrode 13. An upper electrode 15 is provided in the reaction chamber 12 at a position facing the lower electrode 13. An RF power source (not shown) is connected to the upper electrode 15. The upper power supply 15 has a so-called shower electrode structure so that the source gas is supplied into the reaction chamber 12 through the gas supply unit 16 in a shower shape. Therefore, the source gas supplied from the upper electrode 15 into the reaction chamber 12 is dispersed almost uniformly in the reaction chamber 12.
Further, an exhaust system is connected to the reaction chamber 12.
【００１０】なお、以下に説明する各実施の形態におい
て、プラズマ処理はＳＩＭＳにより銅表面の分析を予め
行い、銅の酸化物除去に必要な時間を決定しておいた。In each of the embodiments described below, in the plasma treatment, the surface of the copper was analyzed by SIMS in advance, and the time required for removing the copper oxide was determined.
【００１１】第１の実施の形態では、ＥＱＣ管理（例え
ば、毎日行う管理）において、有機膜として有機低誘電
率膜の１種であるポリアリールエーテル系樹脂［例え
ば、アライドシグナル社のＦＬＡＲＥ（商品名）］を用
いた例を示す。In the first embodiment, in the EQC management (for example, daily management), a polyarylether-based resin which is a kind of an organic low dielectric constant film as an organic film [for example, FLARE (product of Allied Signal Co., Ltd.) Name)].
【００１２】図１に示すように、プラズマ処理によって
エッチングされるものでかつプラズマ処理温度に対して
熱的耐性を有する有機材料からなる有機膜として、例え
ばポリアリールエーテル系樹脂を塗布したウエハを用意
する：「有機膜塗布ウエハの用意」Ｓ１。As shown in FIG. 1, a wafer coated with, for example, a polyarylether-based resin is prepared as an organic film made of an organic material which is etched by plasma processing and has thermal resistance to the plasma processing temperature. Yes: “Preparation of an organic film coated wafer” S1.
【００１３】そして前記図２によって説明したプラズマ
ＣＶＤ装置１１を用いて、上記ウエハに対してプラズマ
処理を行う：「有機膜のプラズマ処理」Ｓ２。プラズマ
処理条件（プラズマエッチング条件）は、一例として、
以下のように設定した。エッチングガスには、窒素（Ｎ
2 ）〔４ｄｍ3 ／ｍｉｎ〕とアンモニア（ＮＨ3 ）〔９
０ｃｍ3 ／ｍｉｎ〕とを用い、エッチング雰囲気の圧力
を６６５Ｐａ、ＲＦ電力を２００Ｗ、基板温度を４００
℃、処理時間を１０秒に設定した。Then, using the plasma CVD apparatus 11 described with reference to FIG. 2, plasma processing is performed on the wafer: "plasma processing of organic film" S2. The plasma processing conditions (plasma etching conditions) are, for example,
The settings were as follows. Nitrogen (N
2 ) [4 dm 3 / min] and ammonia (NH 3 ) [9
0 cm 3 / min], the pressure of the etching atmosphere is 665 Pa, the RF power is 200 W, and the substrate temperature is 400
° C and the treatment time were set to 10 seconds.
【００１４】次いでプラズマ処理を行ったウエハに形成
されている有機膜の測定を行う：「測定」Ｓ３。ここで
は一例として、有機膜のエッチングレートとエッチング
後の有機膜の面内膜厚均一性を測定した。またエッチン
グ前後の膜厚測定からエッチングレートを算出した。Next, the organic film formed on the wafer subjected to the plasma processing is measured: "measurement" S3. Here, as an example, the etching rate of the organic film and the in-plane film thickness uniformity of the organic film after the etching were measured. The etching rate was calculated from film thickness measurements before and after etching.
【００１５】上記エッチング条件で有機膜（ＦＬＡＲＥ
膜）をエッチングした結果、５１ｎｍ／ｍｉｎ（管理値
は５０±５ｎｍ／ｍｉｎなるエッチングレートが得られ
た。また、エッチング膜厚の面内均一性は±２．７％
（管理値は３％以内）を得た。この面内均一性は、ウエ
ハ面内に４９点の測定点を設け、各測定点における、
｛（最大値−最小値）／（最大値＋最小値）｝×１００
で求める。An organic film (FLARE) under the above etching conditions
As a result of etching the film, an etching rate of 51 nm / min (control value was 50 ± 5 nm / min) was obtained, and the in-plane uniformity of the etching film thickness was ± 2.7%.
(Control value is within 3%). This in-plane uniformity is provided by providing 49 measurement points in the wafer plane,
{(Maximum value-minimum value) / (maximum value + minimum value)} x 100
Ask for.
【００１６】次いで、上記測定値と管理値とを比較す
る：「測定値と管理値との比較」Ｓ４。その結果、測定
値は管理値の範囲内となっていた。よって、半導体装置
が形成されるウエハ、すなわち製品のプラズマ処理が許
可される：「プラズマ処理可」Ｓ５。Next, the measured value is compared with the control value: "Comparison of measured value and control value" S4. As a result, the measured value was within the range of the control value. Therefore, the plasma processing of the wafer on which the semiconductor device is formed, that is, the product, is permitted: "plasma processing possible" S5.
【００１７】一方、測定値が管理値の範囲外となった場
合には、処理条件の変更もしくは装置メンテナンスを行
う：「プラズマ処理条件の変更等」Ｓ６。その後、前記
図１に示したフローを測定値が管理値の範囲内になるま
で繰り返し行う。On the other hand, when the measured value is out of the range of the management value, the processing condition is changed or the apparatus is maintained: "change of plasma processing condition" S6. Thereafter, the flow shown in FIG. 1 is repeated until the measured value falls within the range of the management value.
【００１８】上記説明ではＥＱＣ管理を毎日の管理とし
たが、隔日毎に行う管理もしくは毎週行う管理であって
も適用することができる。In the above description, the EQC management is performed on a daily basis. However, the management performed every other day or the management performed every week can be applied.
【００１９】次に、第２の実施の形態を説明する。第２
の実施の形態では、ＥＱＣ管理において、有機膜として
有機低誘電率膜の１種であるポリアリールエーテル系樹
脂［例えば、ダウケミカル社のＳｉＬＫ（商品名）］を
用いた例を示す。Next, a second embodiment will be described. Second
In the embodiment, an example in which a polyarylether-based resin [for example, Dow Chemical's SiLK (trade name)], which is a kind of organic low dielectric constant film, is used as an organic film in the EQC management.
【００２０】図１に示すように、プラズマ処理によって
エッチングされるものでかつプラズマ処理温度に対して
熱的耐性を有する有機材料からなる有機膜として、例え
ばポリアリールエーテル系樹脂を塗布したウエハを用意
する：「有機膜塗布ウエハの用意」Ｓ１。As shown in FIG. 1, a wafer coated with, for example, a polyarylether-based resin is prepared as an organic film made of an organic material which is etched by plasma processing and has thermal resistance to the plasma processing temperature. Yes: “Preparation of an organic film coated wafer” S1.
【００２１】そして前記図２によって説明したプラズマ
ＣＶＤ装置１１を用いて、上記ウエハに対してプラズマ
処理を行う：「有機膜のプラズマ処理」Ｓ２。プラズマ
処理条件（プラズマエッチング条件）は、一例として、
以下のように設定した。エッチングガスには、窒素（Ｎ
2 ）〔４ｄｍ3 ／ｍｉｎ〕とアンモニア（ＮＨ3 ）〔９
０ｃｍ3 ／ｍｉｎ〕とを用い、エッチング雰囲気の圧力
を６６５Ｐａ、ＲＦ電力を１５０Ｗ、基板温度を４００
℃、処理時間を１５秒に設定した。Then, using the plasma CVD apparatus 11 described with reference to FIG. 2, a plasma process is performed on the wafer: "plasma process for an organic film" S2. The plasma processing conditions (plasma etching conditions) are, for example,
The settings were as follows. Nitrogen (N
2 ) [4 dm 3 / min] and ammonia (NH 3 ) [9
0 cm 3 / min], the pressure of the etching atmosphere is 665 Pa, the RF power is 150 W, and the substrate temperature is 400
° C and the treatment time were set to 15 seconds.
【００２２】次いでプラズマ処理を行ったウエハに形成
されている有機膜の測定を行う：「測定」Ｓ３。ここで
は一例として、有機膜のエッチングレートとエッチング
後の有機膜の面内膜厚均一性を測定した。またエッチン
グ前後の膜厚測定からエッチングレートを算出した。Next, the organic film formed on the wafer subjected to the plasma processing is measured: "measurement" S3. Here, as an example, the etching rate of the organic film and the in-plane film thickness uniformity of the organic film after the etching were measured. The etching rate was calculated from film thickness measurements before and after etching.
【００２３】上記エッチング条件で有機膜（ＳｉＬＫ
膜）をエッチングした結果、５９ｎｍ／ｍｉｎ（管理値
は６０±５ｎｍ／ｍｉｎなるエッチングレートが得られ
た。また、エッチング膜厚の面内均一性は±２．５％
（管理値は３％以内）を得た。この面内均一性は、ウエ
ハ面内に４９点の測定点を設け、各測定点における、
｛（最大値−最小値）／（最大値＋最小値）｝×１００
で求める。Under the above etching conditions, an organic film (SiLK)
As a result of etching the film, an etching rate of 59 nm / min (control value: 60 ± 5 nm / min) was obtained. In-plane uniformity of the etched film thickness was ± 2.5%.
(Control value is within 3%). This in-plane uniformity is provided by providing 49 measurement points in the wafer plane,
{(Maximum value-minimum value) / (maximum value + minimum value)} x 100
Ask for.
【００２４】次いで、上記測定値と管理値とを比較す
る：「測定値と管理値との比較」Ｓ４。その結果、測定
値は管理値の範囲内となっていた。よって、半導体装置
が形成されるウエハ、すなわち製品のプラズマ処理が許
可される：「プラズマ処理可」Ｓ５。Next, the measured value is compared with the control value: "Comparison of measured value and control value" S4. As a result, the measured value was within the range of the control value. Therefore, the plasma processing of the wafer on which the semiconductor device is formed, that is, the product, is permitted: "plasma processing possible" S5.
【００２５】一方、測定値が管理値の範囲外となった場
合には、処理条件の変更もしくは装置メンテナンスを行
う：「プラズマ処理条件の変更等」Ｓ６。その後、前記
図１に示したフローを測定値が管理値の範囲内になるま
で繰り返し行う。On the other hand, when the measured value is out of the range of the management value, the processing condition is changed or the apparatus is maintained: "change of plasma processing condition" S6. Thereafter, the flow shown in FIG. 1 is repeated until the measured value falls within the range of the management value.
【００２６】次に、第３の実施の形態を以下に説明す
る。第３の実施の形態では、ＩＰＱＣ管理において、有
機膜として有機低誘電率膜の１種であるポリアリールエ
ーテル系樹脂［例えば、アライドシグナル社のＦＬＡＲ
Ｅ（商品名）］を用いた例を示す。ＩＰＱＣ管理は、生
産現場において、ロット毎に行われるプロセス条件のチ
ェックである。Next, a third embodiment will be described below. In the third embodiment, in IPQC management, a polyarylether-based resin, which is one type of an organic low dielectric constant film as an organic film [for example, FLAR manufactured by Allied Signal Co., Ltd.]
E (trade name)]. IPQC management is a process condition check performed for each lot at a production site.
【００２７】銅上にシリコン窒化膜を形成する場合、ア
ンモニア（ＮＨ3 ）プラズマ処理後にシリコン窒化膜の
成膜がいわゆるｉｎ−ｓｉｔｕで連続的に行われる。そ
のため、通常は、アンモニアプラズマ処理とシリコン窒
化膜の成膜のチェックを別々に行う必要がある。しかし
ながら、有機膜上に銅用のシリコン窒化膜を形成すれ
ば、アンモニアプラズマ処理とシリコン窒化膜の成膜と
を同時に管理することが可能になる。下記にその例を示
す。When a silicon nitride film is formed on copper, the silicon nitride film is continuously formed in a so-called in-situ manner after the ammonia (NH 3 ) plasma treatment. Therefore, usually, it is necessary to separately check the ammonia plasma treatment and the formation of the silicon nitride film. However, if a silicon nitride film for copper is formed on the organic film, it becomes possible to simultaneously manage the ammonia plasma treatment and the formation of the silicon nitride film. An example is shown below.
【００２８】プラズマ処理状態を調べるフローは前記図
１によって示したフローを用いる。図１に示すように、
プラズマ処理によってエッチングされるものでかつプラ
ズマ処理温度に対して熱的耐性を有する有機材料からな
る有機膜として、例えばポリアリールエーテル系樹脂
［ＦＬＡＲＥ］を塗布したウエハを用意する：「有機膜
塗布ウエハの用意」Ｓ１。The flow shown in FIG. 1 is used for checking the plasma processing state. As shown in FIG.
A wafer coated with, for example, a polyarylether-based resin [FLARE] is prepared as an organic film made of an organic material which is etched by the plasma processing and has thermal resistance to the plasma processing temperature: "Water coated with organic film" Preparation ”S1.
【００２９】そして前記図２によって説明したプラズマ
ＣＶＤ装置１１を用いて、上記ウエハに対してプラズマ
処理を行う：「有機膜のプラズマ処理」Ｓ２。プラズマ
処理条件（プラズマエッチング条件）は、一例として、
以下のように設定した。エッチングガスには、窒素（Ｎ
2 ）〔４ｄｍ3 ／ｍｉｎ〕とアンモニア（ＮＨ3 ）〔９
０ｃｍ3 ／ｍｉｎ〕とを用い、エッチング雰囲気の圧力
を６６５Ｐａ、ＲＦ電力を１５０Ｗ、基板温度を４００
℃、処理時間を１５秒に設定した。Then, using the plasma CVD apparatus 11 described with reference to FIG. 2, a plasma process is performed on the wafer: "plasma process for an organic film" S2. The plasma processing conditions (plasma etching conditions) are, for example,
The settings were as follows. Nitrogen (N
2 ) [4 dm 3 / min] and ammonia (NH 3 ) [9
0 cm 3 / min], the pressure of the etching atmosphere is 665 Pa, the RF power is 150 W, and the substrate temperature is 400
° C and the treatment time were set to 15 seconds.
【００３０】続いて、ｉｎ−ｓｉｔｕで連続的にシリコ
ン窒化膜を成膜する。このシリコン窒化膜の成膜条件の
一例としては、原料ガスには、窒素（Ｎ2 ）〔４ｄｍ3
／ｍｉｎ〕とアンモニア（ＮＨ3 ）〔９０ｃｍ3 ／ｍｉ
ｎ〕とモノシラン（ＳｉＨ4）とを用い、成膜雰囲気の
圧力を６６５Ｐａ、ＲＦ電力を７００Ｗ、基板温度を４
００℃、処理時間を８秒に設定した。Subsequently, a silicon nitride film is continuously formed in-situ. As an example of the conditions for forming the silicon nitride film, nitrogen (N 2 ) [4 dm 3
/ Min] and ammonia (NH 3 ) [90 cm 3 / mi
n] and monosilane (SiH 4 ), the pressure of the film formation atmosphere is 665 Pa, the RF power is 700 W, and the substrate temperature is 4
00 ° C. and the processing time were set to 8 seconds.
【００３１】次いで、エリプソメトリーを用いて有機膜
とシリコン窒化膜との膜厚を同時に測定した。シリコン
窒化膜５３については屈折率も同時に測定した：「測
定」Ｓ３。ここでは一例として、有機膜のエッチングレ
ートとエッチング後の有機膜の面内膜厚均一性を測定し
た。またエッチング前後の膜厚測定からエッチングレー
トを算出した。このように、エリプソメトリーを用いる
ことにより２層の膜の測定を行うことも可能になる。Next, the film thicknesses of the organic film and the silicon nitride film were measured simultaneously by ellipsometry. The refractive index of the silicon nitride film 53 was also measured at the same time: "measurement" S3. Here, as an example, the etching rate of the organic film and the in-plane film thickness uniformity of the organic film after the etching were measured. The etching rate was calculated from film thickness measurements before and after etching. As described above, it is also possible to perform measurement of a two-layer film by using ellipsometry.
【００３２】上記エッチング条件で有機膜（ＦＬＡＲＥ
膜）をエッチングした結果、６１ｎｍ／ｍｉｎ（管理値
は６０±５ｎｍ／ｍｉｎなるエッチングレートが得られ
た。また、エッチング膜厚の面内均一性は±２．７％
（管理値は３％以内）を得た。この面内均一性は、ウエ
ハ面内に４９点の測定点を設け、各測定点における、
｛（最大値−最小値）／（最大値＋最小値）｝×１００
で求める。Under the above etching conditions, an organic film (FLARE)
As a result of etching the film, an etching rate of 61 nm / min (control value: 60 ± 5 nm / min) was obtained. In-plane uniformity of the etched film thickness was ± 2.7%.
(Control value is within 3%). This in-plane uniformity is provided by providing 49 measurement points in the wafer plane,
{(Maximum value-minimum value) / (maximum value + minimum value)} x 100
Ask for.
【００３３】上記成膜条件でシリコン窒化膜を１００ｎ
ｍの厚さに成膜した結果、成膜膜厚の面内均一性は±
２．７％（管理値は３％以内）を得た。面内均一性は、
ウエハ面内に４９点の測定点を設け、各測定点におけ
る、｛（最大値−最小値）／（最大値＋最小値）｝×１
００で求める。また、屈折率は２．００（管理値は２．
００±０．０３）を得た。Under the above film forming conditions, the silicon nitride film is
m, the in-plane uniformity of the film thickness is ±
2.7% (control value within 3%) was obtained. In-plane uniformity is
49 measurement points are provided on the wafer surface, and {(maximum value−minimum value) / (maximum value + minimum value)} × 1 at each measurement point
Determine with 00. The refractive index is 2.00 (the control value is 2.
00 ± 0.03).
【００３４】次いで、上記測定値と管理値とを比較す
る：「測定値と管理値との比較」Ｓ４。その結果、測定
値は管理値の範囲内となっていた。よって、半導体装置
が形成されるウエハ、すなわち製品のプラズマ処理が許
可される：「プラズマ処理可」Ｓ５。Next, the measured value is compared with the control value: "Comparison of measured value and control value" S4. As a result, the measured value was within the range of the control value. Therefore, the plasma processing of the wafer on which the semiconductor device is formed, that is, the product, is permitted: "plasma processing possible" S5.
【００３５】一方、測定値が管理値の範囲外となった場
合には、処理条件の変更もしくは装置メンテナンスを行
う：「プラズマ処理条件の変更等」Ｓ６。その後、前記
図１に示したフローを、測定値が管理値の範囲内になる
まで繰り返し行う。On the other hand, when the measured value is out of the range of the control value, the processing condition is changed or the apparatus is maintained: "change of plasma processing condition" S6. Thereafter, the flow shown in FIG. 1 is repeated until the measured value falls within the range of the management value.
【００３６】また、プラズマ処理を行った有機膜を測定
せず、その有機膜をウエットエッチングした後、ウエッ
トエッチングを施した有機膜のエッチングレートを測定
することによりプラズマ処理状態を調べてもよい。Alternatively, the state of the plasma treatment may be examined by measuring the etching rate of the organic film subjected to the wet etching after the organic film is wet-etched without measuring the organic film subjected to the plasma treatment.
【００３７】また、プラズマ処理を施した有機膜の成膜
分を、赤外吸収分光法：ＦＴＩＲ（Fourier transform
infrared spectroscopy）法によって調べることにより
プラズマ処理状態を調べてもよい。The film thickness of the organic film that has been subjected to the plasma treatment is determined by infrared absorption spectroscopy: FTIR (Fourier transform).
The plasma processing state may be checked by checking by an infrared spectroscopy method.
【００３８】上記各実施の形態では、酸化膜、窒化膜、
金属膜等が容易にエッチングされないアンモニア（ＮＨ
3 ）プラズマや窒素（Ｎ2 ）プラズマ等によるプラズマ
処理の管理を、上記プラズマ処理で容易にエッチングさ
れるポリアリールエーテル等の有機膜を形成したウエハ
を定期的にプラズマ処理して、その有機膜の膜厚均一性
やエッチングレートを測定することにより行う。そのた
め、二次イオン質量分析:ＳＩＭＳのような手間の係る
分析法に頼らず、上記プラズマ処理のＥＱＣ管理、ＩＰ
ＱＣ管理を簡単に行うことが可能になる。また、従来の
生産ラインにおいて設置されているようなエリプソメト
リーのような膜厚測定器、屈折率測定器を用いることが
でききるので、新たな設備投資は必要としない。そのた
め、コストがかからないという有利な点がある。In the above embodiments, the oxide film, the nitride film,
Ammonia (NH
3 ) The plasma processing using plasma or nitrogen (N 2 ) plasma is managed by periodically performing a plasma processing on a wafer on which an organic film such as polyarylether which is easily etched by the above-described plasma processing is formed. By measuring the film thickness uniformity and the etching rate. Therefore, secondary ion mass spectrometry: EQC management of the above-mentioned plasma processing without relying on laborious analysis methods such as SIMS, IP
QC management can be easily performed. Further, since a film thickness measuring instrument such as ellipsometry and a refractive index measuring instrument such as those installed in a conventional production line can be used, new capital investment is not required. Therefore, there is an advantage that no cost is required.
【００３９】[0039]
【発明の効果】以上、説明したように本発明の半導体装
置の製造方法によれば、プラズマ処理によって、有機膜
を形成したウエハを定期的に処理して、前記プラズマ処
理状態を調べるので、プラズマ処理のＩＰＱＣ、ＥＱＣ
等の管理を行う際に、ＳＩＭＳのような銅の表面分析を
行うことをせずに、容易にかつ迅速にプロセス管理がで
きる。また、従来の生産ラインにおいて設置されている
ような膜厚測定器を用いることができるので、新たな設
備投資は必要としない。そのため、設備コストをかける
ことなくプラズマ処理のＩＰＱＣ、ＥＱＣ等の管理を行
うことができる。As described above, according to the method of manufacturing a semiconductor device of the present invention, a wafer on which an organic film is formed is periodically processed by plasma processing to check the plasma processing state. Processing IPQC, EQC
When performing such management, the process can be easily and quickly managed without performing the surface analysis of copper as in SIMS. In addition, since a film thickness measuring device installed in a conventional production line can be used, new capital investment is not required. Therefore, it is possible to manage the IPQC, EQC, etc. of the plasma processing without increasing the equipment cost.
【図１】本発明の半導体装置の製造方法に係る第１の実
施の形態を示すフローチャートである。FIG. 1 is a flowchart illustrating a first embodiment of a method for manufacturing a semiconductor device according to the present invention.
【図２】本実施の形態で用いたプラズマ処理装置（プラ
ズマＣＶＤ装置）の概略構成断面図である。FIG. 2 is a schematic sectional view of a plasma processing apparatus (plasma CVD apparatus) used in the present embodiment.
【図３】ダマシン法により形成した銅配線を用いた半導
体装置の配線構造の概略構成断面図である。FIG. 3 is a schematic sectional view of a wiring structure of a semiconductor device using a copper wiring formed by a damascene method.
Ｓ２…有機膜のプラズマ処理 S2: Plasma treatment of organic film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｈ 1/46 Ｈ０１Ｌ 21/302 Ｅ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05H 1/46 H01L 21/302 E
Claims (5)
マ処理工程を備えた半導体装置の製造方法において、 前記プラズマ処理によって、有機膜を形成したウエハを
定期的に処理して、前記プラズマ処理状態を調べること
を特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device comprising a plasma processing step of a wafer on which a semiconductor device is formed, wherein the plasma processing state is performed by periodically processing the wafer on which the organic film is formed by the plasma processing. A method for manufacturing a semiconductor device, characterized by examining.
形成されるウエハのプラズマ処理工程前もしくはプラズ
マ処理工程後に調べることを特徴とする半導体装置の製
造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the plasma processing state is checked before or after the plasma processing step of the wafer on which the semiconductor device is formed.
対して、前記有機膜の膜厚均一性、前記有機膜のエッチ
ングレート、前記有機膜の屈折率、前記有機膜の組成の
うち、少なくとも１項目を測定することにより、前記プ
ラズマ処理状態を調べることを特徴とする請求項１記載
の半導体装置の製造方法。3. The organic film subjected to the plasma treatment, wherein at least one of the following: uniformity of the thickness of the organic film, etching rate of the organic film, refractive index of the organic film, and composition of the organic film. 2. The method according to claim 1, wherein the state of the plasma processing is checked by measuring one item.
ウエットエッチングしてそのエッチングレートを測定す
ることにより前記プラズマ処理状態を調べることを特徴
とする請求項１記載の半導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 1, wherein the state of the plasma processing is examined by wet-etching the organic film subjected to the plasma processing and measuring an etching rate thereof.
てエッチングされるものでかつプラズマ処理温度に対し
て熱的耐性を有する有機材料からなることを特徴とする
請求項１記載の半導体装置の製造方法。5. The method according to claim 1, wherein the organic film is made of an organic material which is etched by the plasma processing and has thermal resistance to a plasma processing temperature. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293359A JP2002110640A (en) | 2000-09-27 | 2000-09-27 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293359A JP2002110640A (en) | 2000-09-27 | 2000-09-27 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110640A true JP2002110640A (en) | 2002-04-12 |
Family
ID=18776166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000293359A Pending JP2002110640A (en) | 2000-09-27 | 2000-09-27 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110640A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113820290A (en) * | 2020-06-17 | 2021-12-21 | 东京毅力科创株式会社 | Film forming method and film forming apparatus |
-
2000
- 2000-09-27 JP JP2000293359A patent/JP2002110640A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113820290A (en) * | 2020-06-17 | 2021-12-21 | 东京毅力科创株式会社 | Film forming method and film forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4456224B2 (en) | Method and apparatus for monitoring the processing status of a semiconductor device manufacturing process | |
| EP0435161A1 (en) | Process for producing a CVD-SiO2 film according to a TEOS-O3 reaction | |
| WO2018052760A1 (en) | Borane mediated dehydrogenation process from silane and alkylsilane species for spacer and hardmask application | |
| JP2002231596A (en) | Method and system of manufacturing semiconductor device | |
| TW201216024A (en) | Method of controlling semiconductor device fabrication | |
| JPS63184340A (en) | Semiconductor device | |
| JP3406250B2 (en) | Method of forming silicon nitride based film | |
| JP2002158225A (en) | Method of manufacturing semiconductor device | |
| JP3401757B2 (en) | Method of forming low stress polycide conductor on semiconductor chip | |
| US20040023403A1 (en) | Film evaluating method, temperature measuring method, and semiconductor device manufacturing method | |
| US8083862B2 (en) | Method and system for monitoring contamination on a substrate | |
| JP2002110640A (en) | Manufacturing method of semiconductor device | |
| JP3720007B2 (en) | Film evaluation method, temperature measurement method, and semiconductor device manufacturing method | |
| JPH08203894A (en) | Fabrication of semiconductor device | |
| JPH0590216A (en) | Manufacture of semiconductor device | |
| US20050221573A1 (en) | Integrated circuit device, method of manufacturing the same and method of forming vanadium oxide film | |
| US20210108309A1 (en) | Techniques to improve adhesion and defects for tungsten carbide film | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| WO2010110878A1 (en) | Plasma etching method | |
| US20060054087A1 (en) | Process chamber for manufacturing seminconductor devices | |
| US6806103B1 (en) | Method for fabricating semiconductor devices that uses efficient plasmas | |
| US20230395391A1 (en) | Ruthenium carbide for dram capacitor mold patterning | |
| KR20180101598A (en) | System and method for determining completion of a post heat treatment of a dry etching process | |
| JPS5935451A (en) | Forming method for inter-layer insulating film | |
| JP2004079609A (en) | Manufacturing method of semiconductor device |