JP2002084334A - Bulk communication terminal adapter and time slot assigning method for the adapter - Google Patents
Bulk communication terminal adapter and time slot assigning method for the adapterInfo
- Publication number
- JP2002084334A JP2002084334A JP2000270086A JP2000270086A JP2002084334A JP 2002084334 A JP2002084334 A JP 2002084334A JP 2000270086 A JP2000270086 A JP 2000270086A JP 2000270086 A JP2000270086 A JP 2000270086A JP 2002084334 A JP2002084334 A JP 2002084334A
- Authority
- JP
- Japan
- Prior art keywords
- data
- time slot
- interface
- terminal adapter
- speed digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、一次群速度インタ
フェース(以下、PRIともいう)をサポートし、基本
インタフェース(2B:128kbit/s、以下、B
RIともいう)の高速ディジタル専用線を複数回線束ね
て通信データを送るバルク通信を行うバルク通信方式に
おける端末アダプタおよびその通信方式におけるタイム
スロット振り分け方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention supports a primary rate interface (hereinafter, also referred to as PRI) and has a basic interface (2B: 128 kbit / s; hereinafter, B
The present invention relates to a terminal adapter in a bulk communication system for performing bulk communication for transmitting communication data by bundling a plurality of high-speed digital dedicated lines (hereinafter also referred to as RI) and a time slot distribution method in the communication system.
【0002】[0002]
【従来の技術】従来、複数の回線を使用してより高速の
通信速度を提供する装置としては、回線交換サービスあ
るいは基本インタフェースの高速ディジタル専用線を複
数回線収容し、この回線を束ねて複数回線の通信速度の
和で通信するようにした、バルク通信用端末アダプタが
知られている。このバルク通信用端末アダプタの場合、
網側を基本インタフェースの高速ディジタル専用線を束
ねて高速の通信速度とし、データ端末をV.35インタ
フェースまたはX.21インタフェースあるいは一次群
速度インタフェース専用線とする装置が知られている。2. Description of the Related Art Conventionally, as an apparatus for providing a higher communication speed by using a plurality of lines, a plurality of circuit switching services or high-speed digital dedicated lines of a basic interface are accommodated, and these lines are bundled to form a plurality of lines. There is known a terminal adapter for bulk communication that performs communication at the sum of the communication speeds. For this bulk communication terminal adapter,
On the network side, a high-speed digital dedicated line of the basic interface is bundled to achieve a high communication speed, and the data terminal is connected to the V.NET. 35 interface or X.35 interface. There are known devices that use a dedicated line for the H.21 interface or the primary rate interface.
【0003】まず、データ端末側がV.35インタフェ
ースまたはX.21インタフェースの装置の場合を説明
する。例えば、BRIを3回線の6Bを使用し、データ
端末速度384kbit/sで連携する場合、3回線の
バルク同期を行い、回線の遅延を補正することにより3
84kbit/sの通信が可能となっている。[0003] First, the data terminal side receives V. 35 interface or X.35 interface. The case of a device with 21 interfaces will be described. For example, when BRI uses 6B of 3 lines and cooperates at a data terminal speed of 384 kbit / s, bulk synchronization of 3 lines is performed to correct the delay of the line.
84 kbit / s communication is possible.
【0004】次に、データ端末側がPRI専用線インタ
フェースの装置の場合を説明する。PRIの各タイムス
ロットをBRIの高速ディジタル専用線に置き換える装
置は既に存在する。しかし、この場合では各タイムスロ
ット間の同期がとれていないことから、例えばBRI3
回線の6Bを使用し、送り側と受け側でタイムスロット
を合わせた384kbit/sの通信を行うことはでき
ない。V.35インタフェースまたはX.21インタフ
ェースの装置のように、バルク同期を行い、回線の遅延
を補正すれば、タイムスロットの順番を合わせることは
できるが、補正したデータのどこからがタイムスロット
の開始位置なのかは判らないので、受信側では、正しい
タイムスロットでPRIにデータを送信できず、送り側
と受け側でタイムスロットを合わせた384kbit/
sの通信を行うことはできなかった。Next, a description will be given of a case where the data terminal is a device having a PRI leased line interface. Devices already exist that replace each time slot of the PRI with a high-speed digital leased line of the BRI. However, in this case, since the time slots are not synchronized, for example, BRI3
Using the line 6B, it is not possible to perform 384 kbit / s communication in which the time slot is combined between the sending side and the receiving side. V. 35 interface or X.35 interface. As in the case of the 21-interface device, if the bulk synchronization is performed and the delay of the line is corrected, the order of the time slots can be adjusted. However, since it is unknown where the corrected data is from the start position of the time slot, On the receiving side, data cannot be transmitted to the PRI in the correct time slot, and 384 kbit /
s could not be communicated.
【0005】[0005]
【発明が解決しようとする課題】本発明は、この問題を
解決することを目的とし、バルク通信方式において、バ
ルク同期を行い回線の遅延を補正した後、端末アダプタ
間でタイムスロットの同期をとり、送り側と受け側にお
いて同一のタイムスロットにデータを流すバルク通信を
行うことができる、端末アダプタ、および、バルク通信
方式におけるタイムスロット振り分け方法を提供するも
のである。SUMMARY OF THE INVENTION An object of the present invention is to solve this problem. In a bulk communication system, after performing bulk synchronization and correcting a line delay, time slots are synchronized between terminal adapters. It is intended to provide a terminal adapter and a time slot allocation method in a bulk communication system, which can perform bulk communication in which data is transmitted in the same time slot between a sending side and a receiving side.
【0006】[0006]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、データ端末側インタフェースとして一次
群速度インタフェースをサポートする複数の端末アダプ
タ間を基本インタフェースの高速ディジタル専用線を複
数回線束ねて通信データを送るバルク通信回線で接続し
たバルク通信方式における端末アダプタに、一次群速度
インタフェースと、基本インタフェースの高速ディジタ
ル専用回線を複数回線束ねた高速ディジタル専用線イン
タフェースと、高速ディジタル専用線のタイムスロット
の開始位置にスロット検出同期パターンを搭載して送出
するスロット検出同期パターン発生手段とを設けた。In order to solve the above-mentioned problems, the present invention binds a plurality of high-speed digital leased lines of a basic interface between a plurality of terminal adapters supporting a primary rate interface as a data terminal side interface. The primary group speed interface, the high-speed digital leased line interface that bundles multiple high-speed digital leased lines of the basic interface, and the time of the high-speed digital leased line to the terminal adapter in the bulk communication system connected by the bulk communication line that sends communication data Slot detection synchronization pattern generating means for mounting and transmitting the slot detection synchronization pattern at the start position of the slot is provided.
【0007】上記課題を解決するために、本発明は、デ
ータ端末側インタフェースとして一次群速度インタフェ
ース(PRI)をサポートする複数の端末アダプタ間を
基本インタフェース(BRI)の高速ディジタル専用線
を複数回線束ねて通信データを送るバルク通信回線で接
続したバルク通信方式における端末アダプタに、一次群
速度インタフェースと、基本インタフェースの高速ディ
ジタル専用線を複数回線束ねた高速ディジタル専用線イ
ンタフェースと、高速ディジタル専用線から受信したデ
ータからスロット検出同期パターンを抽出し、このスロ
ット検出同期パターンを用いてタイムスロット開始位置
を算出し、このタイムスロット開始位置に基づいて受信
したデータのタイムスロットの開始位置をフレームクロ
ックに一致させるタイムスロット同期手段とを設けた。In order to solve the above problems, the present invention is to bundle a plurality of high-speed digital leased lines of a basic interface (BRI) between a plurality of terminal adapters supporting a primary rate interface (PRI) as a data terminal side interface. A primary rate interface, a high-speed digital leased line interface that bundles multiple high-speed digital leased lines of the basic interface, and reception from a high-speed digital leased line to a terminal adapter in a bulk communication system connected by a bulk communication line that sends communication data A slot detection synchronization pattern is extracted from the obtained data, a time slot start position is calculated using the slot detection synchronization pattern, and the start position of the time slot of the received data is made coincident with the frame clock based on the time slot start position. Provided and timeslot synchronization unit.
【0008】上記課題を解決するために、本発明は、デ
ータ端末側インタフェースとして一次群速度インタフェ
ース(PRI)をサポートする複数の端末アダプタ間を
基本インタフェース(BRI)の高速ディジタル専用線
を複数回線束ねて通信データを送るバルク通信回線で接
続したバルク通信方式における端末アダプタにおけるタ
イムスロットの振り分け方法であって、データ送信側の
端末アダプタが、BRI通信回線を介してデータ受信側
の端末アダプタへ向けてタイムスロット開始位置からス
ロット検出同期パターンを送信し、データ受信側の端末
アダプタが、前記スロット検出同期パターンを受けて、
データ送信側端末アダプタから受信したデータのタイム
スロット開始位置を一次群速度インタフェースへ送信す
るデータのタイムスロット開始位置に合わせる処理を行
って、端末アダプタのタイムスロットを振り分けるよう
にした。In order to solve the above-mentioned problems, the present invention binds a plurality of high-speed digital leased lines of a basic interface (BRI) between a plurality of terminal adapters supporting a primary rate interface (PRI) as a data terminal side interface. A method of allocating a time slot in a terminal adapter in a bulk communication system connected by a bulk communication line for transmitting communication data, wherein a data transmission side terminal adapter is directed to a data reception side terminal adapter via a BRI communication line. Transmit the slot detection synchronization pattern from the time slot start position, the terminal adapter on the data receiving side receives the slot detection synchronization pattern,
The time slot start position of the data received from the data transmitting terminal adapter is adjusted to the time slot start position of the data to be transmitted to the primary rate interface, and the time slots of the terminal adapter are allocated.
【0009】本発明によれば、バルク通信回線のバルク
同期を行い回線の遅延を補正した後、端末アダプタ間の
タイムスロットの同期をとることにより、送り側と受け
側において、同一のタイムスロットにデータを流すこと
ができるバルク通信を可能とした。According to the present invention, after performing bulk synchronization of the bulk communication line and correcting the delay of the line, the time slots between the terminal adapters are synchronized so that the sending side and the receiving side use the same time slot. Bulk communication that allows data to flow is enabled.
【0010】[0010]
【発明の実施の形態】図1を用いて、本発明にかかる端
末アダプタを用いて対向するデータ端末の間でバルク通
信を行うシステムの構成の概要を説明する。図におい
て、添字Aは一方のデータ端末側(例えば、データ送信
側)の装置を、Bは他方のデータ端末側(例えば、デー
タ受信側)の装置を示しており、添え字を付さない場合
はそれぞれの装置を共通して説明する場合である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS With reference to FIG. 1, an outline of the configuration of a system for performing bulk communication between opposing data terminals using a terminal adapter according to the present invention will be described. In the figure, a suffix A indicates a device on one data terminal side (for example, a data transmission side), and B indicates a device on the other data terminal side (for example, a data reception side). Is a case where each device is described in common.
【0011】本発明にかかる端末アダプタを用いたバル
ク通信システムは、送信側データ端末3Aと、本発明を
実施した送信側端末アダプタ1Aと、高速ディジタル専
用線5と、本発明を実施した受信側端末アダプタ1B
と、受信側データ端末3Bとから構成され、データ端末
3と端末アダプタ1はPRI専用線インタフェース31
で接続され、端末アダプタ3と高速ディジタル専用線5
とは、複数回線のBRI高速ディジタル専用線インタフ
ェース51によって接続される。A bulk communication system using a terminal adapter according to the present invention includes a transmitting data terminal 3A, a transmitting terminal adapter 1A embodying the present invention, a high-speed digital leased line 5, and a receiving side embodying the present invention. Terminal adapter 1B
And the receiving side data terminal 3B. The data terminal 3 and the terminal adapter 1 are connected to the PRI dedicated line interface 31.
Terminal adapter 3 and high-speed digital leased line 5
Are connected by a plurality of BRI high-speed digital leased line interfaces 51.
【0012】端末アダプタ1は、データ端末3がPRI
専用線インタフェース31上で端末側装置として動作す
る場合に網側として動作し、データ端末3がPRI専用
線インタフェース31上で網側として動作する場合には
端末側として動作する。The terminal adapter 1 has a data terminal 3 with a PRI.
When it operates as a terminal device on the leased line interface 31, it operates as a network, and when the data terminal 3 operates as a network on the PRI leased line interface 31, it operates as a terminal.
【0013】送信側端末アダプタ1Aと受信側端末アダ
プタ1Bとの間は、それぞれ複数回線の高速ディジタル
専用線インタフェース51Aと高速ディジタル専用線5
と高速ディジタル専用線インタフェース51Bとによっ
て接続されている。A plurality of high-speed digital dedicated line interfaces 51A and a plurality of high-speed digital dedicated lines 5 are provided between the transmitting terminal adapter 1A and the receiving terminal adapter 1B.
And a high-speed digital dedicated line interface 51B.
【0014】端末アダプタ1と高速ディジタル専用線5
との間は、それぞれBRI高速ディジタル専用線インタ
フェース51を複数回線(この例では3回線)束ねて高
速の通信速度(6B=384kbit/s)として最続
されている。すなわち、端末アダプタ1と高速ディジタ
ル専用線5との間は、それぞれBRIを3回線(2B×
3=6チャネル)束ねて接続され、対向するデータ端末
3と高速ディジタル専用線5間は3回線(6チャネル)
のBRIで接続されることになる。Terminal adapter 1 and high-speed digital dedicated line 5
A plurality of BRI high-speed digital dedicated line interfaces 51 are bundled (three in this example), and the connection is continued at a high communication speed (6B = 384 kbit / s). That is, between the terminal adapter 1 and the high-speed digital dedicated line 5, three BRIs (2B ×
3 = 6 channels) are bundled and connected, and there are 3 lines (6 channels) between the opposing data terminal 3 and high-speed digital leased line 5
BRI.
【0015】本発明にかかる端末アダプタ1の詳細な機
能構成の概要を図2を用いて説明する。端末アダプタ1
は、PRI回線インタフェース11と、タイムスロット
検出手段12と、バルク制御手段13と、複数のBRI
回線インタフェース14−1〜14−3と、リードオン
リーメモリ(ROM)15と、ランダムアクセスメモリ
(RAM)16と、演算処理装置(CPU)17と、こ
れらの要素の間で制御データを転送する制御バス20と
から構成される。An outline of a detailed functional configuration of the terminal adapter 1 according to the present invention will be described with reference to FIG. Terminal adapter 1
Comprises a PRI line interface 11, a time slot detecting means 12, a bulk controlling means 13,
Line interfaces 14-1 to 14-3, read-only memory (ROM) 15, random access memory (RAM) 16, arithmetic processing unit (CPU) 17, and control for transferring control data among these elements And a bus 20.
【0016】PRI回線インタフェース11は、端末ア
ダプタ1をPRI専用線インタフェース31を介してデ
ータ端末3に接続する手段で、PRI専用線インタフェ
ース31と端末アダプタ1のインタフェースをとる。The PRI line interface 11 is a means for connecting the terminal adapter 1 to the data terminal 3 via the PRI dedicated line interface 31, and interfaces between the PRI dedicated line interface 31 and the terminal adapter 1.
【0017】タイムスロット検出手段12は、送信側端
末アダプタ1Aにあっては、バルク同期処理によりBR
I回線の遅延を補正した後、タイムスロット開始位置
(タイムスロット先頭)にスロット検出同期パターンを
搭載してBRI高速ディジタル専用線インタフェース5
1上に送信する手段であり、受信側端末アダプタ1Bに
あっては、バルク同期処理によりBRIの回線の遅延を
補正した後、BRI高速ディジタル専用線インタフェー
ス51から受信したスロット検出同期パターンを用いて
タイムスロットの開始位置(先頭タイムスロット)を検
出する手段である。The time slot detecting means 12 transmits the BR to the transmitting terminal adapter 1A by bulk synchronization processing.
After correcting the delay of the I-line, a BRI high-speed digital leased line interface
In the receiving-side terminal adapter 1B, after correcting the BRI line delay by bulk synchronization processing, the reception-side terminal adapter 1B uses the slot detection synchronization pattern received from the BRI high-speed digital leased line interface 51. This is a means for detecting the start position (start time slot) of a time slot.
【0018】バルク制御部13は、PRI専用線インタ
フェース31を介して送信側データ端末3Aから送られ
てきたデータをタイムスロット毎に複数のBRI高速デ
ィジタル専用線インタフェース51に振り分ける送信側
の機能と、複数のBRI高速ディジタル専用線インタフ
ェース51から送られてきたデータをタイムスロットの
順序に並べ替える受信側の機能と、バルク同期処理によ
りBRI高速ディジタル専用線インタフェース51の各
回線間の遅延を補正する機能を有している。The bulk control unit 13 has a function on the transmitting side for distributing data transmitted from the transmitting side data terminal 3A via the PRI dedicated line interface 31 to a plurality of BRI high-speed digital dedicated line interfaces 51 for each time slot. A function on the receiving side that rearranges the data sent from the plurality of BRI high-speed digital leased line interfaces 51 in the order of time slots, and a function that corrects the delay between the lines of the BRI high-speed digital leased line interface 51 by bulk synchronization processing. have.
【0019】複数設けられたBRI回線インタフェース
部14は、高速ディジタル専用線5のBRI高速ディジ
タル専用線インタフェース51に接続され、BRI高速
ディジタル専用線インタフェース51と端末アダプタ1
のインタフェースをとる。A plurality of BRI line interface units 14 are connected to a BRI high-speed digital leased line interface 51 of the high-speed digital leased line 5, and the BRI high-speed digital leased line interface 51 and the terminal adapter 1 are connected.
Interface.
【0020】ROM15は、端末アダプタ1の動作を制
御するプログラムなどを格納する不揮発性の記憶手段で
ある。The ROM 15 is a nonvolatile storage means for storing a program for controlling the operation of the terminal adapter 1 and the like.
【0021】RAM16は、端末アダプタの動作時のデ
ータなどを一時的に格納する記憶手段である。The RAM 16 is storage means for temporarily storing data during operation of the terminal adapter.
【0022】CPU17は、端末アダプタ1全体の動作
を制御する演算処理装置で、マイクロプロセッサユニッ
ト(マイコン)を用いて構成される。The CPU 17 is an arithmetic processing unit for controlling the operation of the entire terminal adapter 1, and is constituted by using a microprocessor unit (microcomputer).
【0023】図3に示すシーケンス図と、図4、図5に
示すデータ送受信のタイミングチャートを参照しなが
ら、バルク同期を行い、回線の遅延を補正した後、端末
アダプタ間でタイムスロットの同期をとることにより、
送り側と受け側において、同一のタイムスロットにデー
タを流して384kbit/sのバルク通信を行う方法
を説明する。この例は、端末アダプタ1とデータ端末3
との間を1.5Mbit/sのPRI専用線インタフェ
ース31で接続し、端末アダプタ1Aと端末アダプタ1
Bとの間をBRI高速ディジタル専用線インタフェース
51の3回線をバルク通信により6B(384kbit
/s)の通信速度で接続する場合である。Referring to the sequence diagram shown in FIG. 3 and the data transmission / reception timing charts shown in FIGS. 4 and 5, after performing bulk synchronization and correcting the line delay, the time slot synchronization between the terminal adapters is performed. By taking
A method of transmitting data in the same time slot on the sending side and the receiving side to perform 384 kbit / s bulk communication will be described. In this example, the terminal adapter 1 and the data terminal 3
Is connected by a 1.5 Mbit / s PRI leased line interface 31, and the terminal adapter 1A and the terminal adapter 1 are connected.
6B (384 kbits) by bulk communication with three lines of the BRI high-speed digital leased line interface 51
/ S).
【0024】なお、この説明は、データ端末3A−端末
アダプタ1Aをデータ送信側、端末アダプタ1B−デー
タ端末3Bをデータ受信側とした場合で説明する。The description will be made on the assumption that the data terminal 3A-terminal adapter 1A is on the data transmitting side and the terminal adapter 1B-data terminal 3B is on the data receiving side.
【0025】図4は送信側端末アダプタ1A側のデータ
を、図5は受信側端末アダプタ1B側のデータを示す。
図4(a)はデータ送信側のデータ端末3A−端末アダ
プタ1A間のPRI専用線インタフェース31A上のタ
イムスロット、図4(b)はPRI専用線インタフェー
ス31A上のデータ送信側のフレームクロック、図4
(c)は送信側端末アダプタ1Aが送信側データ端末3
AからPRI専用線インタフェース31Aを介して受信
するデータ、図4(d)はデータ送信側端末アダプタ3
AからBRI高速ディジタル専用線インタフェース51
−1A、51−2A、51−3Aに送信されるBRI送
信データを示す。FIG. 4 shows data on the transmitting terminal adapter 1A, and FIG. 5 shows data on the receiving terminal adapter 1B.
4A is a time slot on the PRI leased line interface 31A between the data transmission side data terminal 3A and the terminal adapter 1A, and FIG. 4B is a frame clock on the data transmission side on the PRI leased line interface 31A. 4
(C) shows a case where the transmitting terminal adapter 1A is the transmitting data terminal 3;
4A through the PRI leased line interface 31A. FIG. 4D shows the data transmission side terminal adapter 3.
A to BRI high-speed digital leased line interface 51
1B shows BRI transmission data transmitted to -1A, 51-2A, and 51-3A.
【0026】図5(a)はデータ受信側端末アダプタ3
BがBRI高速ディジタル専用線インタフェース51−
1B、51−2B、51−3Bから受信するBRI受信
データ、図5(b)はスロット補正したBRI受信デー
タ、図5(c)は受信側端末アダプタ1BからPRI専
用線インタフェース31Bを介して受信側データ端末3
Bへ送られるPRIデータ、図5(d)はデータ受信側
の端末アダプタ1B−データ端末3B間のPRI専用線
インタフェース31B上のタイムスロット、図5(e)
はデータ受信側PRI専用線インタフェース31B上の
フレームクロックを示す。図4(a)に示すデータ送信
側のタイムスロットと、図5(d)に示すデータ受信側
のタイムスロットには時間差が生じる。FIG. 5A shows a data receiving terminal adapter 3.
B is BRI high-speed digital leased line interface 51-
1B, 51-2B, and 51-3B, BRI reception data after slot correction, and FIG. 5C, reception from the reception-side terminal adapter 1B via the PRI dedicated line interface 31B. Side data terminal 3
PRI data sent to B, FIG. 5D shows a time slot on the PRI leased line interface 31B between the terminal adapter 1B and the data terminal 3B on the data receiving side, and FIG.
Indicates a frame clock on the data receiving side PRI dedicated line interface 31B. There is a time difference between the data transmission time slot shown in FIG. 4A and the data reception time slot shown in FIG. 5D.
【0027】データ送信時に、送信側データ端末3Aか
らPRI専用線インタフェース31Aを介して送信側端
末アダプタ1Aへ送信されるデータ(図4(c))のタ
イムスロット1〜6に、「66〜BB、CC〜」のデー
タが搭載され、受信側端末アダプタ1BからPRI専用
線インタフェース31Bを介して受信側データ端末3B
へ送られるデータ(図5(c))のタイムスロット1〜
6に、「66〜BB、CC〜」のデータが搭載されるよ
うにするタイムスロット同期処理方法を、図3も併せて
参照して説明する。At the time of data transmission, time slots 1 to 6 of data (FIG. 4C) transmitted from the transmitting data terminal 3A to the transmitting terminal adapter 1A via the PRI leased line interface 31A include "66 to BB". , CC ~ ”is loaded, and the receiving side data terminal 3B is transmitted from the receiving side terminal adapter 1B via the PRI leased line interface 31B.
Time slot 1 of data (FIG. 5 (c))
6, a time slot synchronization processing method for loading data of “66 to BB, CC to” will be described with reference to FIG.
【0028】まず、BRIの高速ディジタル専用線イン
タフェース51の3回線全てが高速ディジタル専用線5
に接続されると、送信側端末アダプタ1Aと受信側端末
アダプタ1Bが高速ディジタル専用線5を介して、バル
ク同期処理(ステップSl)を行い、BRI高速ディジ
タル専用線インタフェース51の3回線における遅延補
正を行う。First, all three lines of the high-speed digital dedicated line interface 51 of the BRI are connected to the high-speed digital dedicated line 5.
, The transmitting terminal adapter 1A and the receiving terminal adapter 1B perform bulk synchronization processing (step S1) via the high-speed digital dedicated line 5 to correct delay in the three lines of the BRI high-speed digital dedicated line interface 51. I do.
【0029】このバルク同期処理によって、送信側端末
アダプタ1Aと受信側端末アダプタ1Bは、高速ディジ
タル専用線5を介して384kbit/s(2B×3)
の通信が行える状態となる。As a result of this bulk synchronization processing, the transmitting terminal adapter 1A and the receiving terminal adapter 1B are connected via the high-speed digital leased line 5 to 384 kbit / s (2B × 3).
Communication can be performed.
【0030】このバルク同期処理は、送信側端末アダプ
タ1Aから受信側端末アダプタ1Bへの処理と同様に、
受信側端末アダプタ1Bから送信側端末アダプタ1Aに
対しても同様に行われる。This bulk synchronization process is similar to the process from the transmitting terminal adapter 1A to the receiving terminal adapter 1B.
The same operation is performed from the receiving side terminal adapter 1B to the transmitting side terminal adapter 1A.
【0031】この同期処理では、端末アダプタ1はデー
タ端末3や高速ディジタル専用線5ヘ通信データを流さ
ない。In this synchronization processing, the terminal adapter 1 does not transmit communication data to the data terminal 3 or the high-speed digital dedicated line 5.
【0032】次に、スロット検出シーケンス(ステップ
S2)を説明する。バルク同期処理(ステップSl)が
終了した後、送信側端末アダプタ1Aにおいてスロット
検出同期パターンXXを生成し(ステップS21)、最
初のフレームクロックに同期した開始位置のタイムスロ
ット1で、BRI高速ディジタル専用線インタフェース
51A上に送出する(ステップS22)。このスロット
検出同期パターン生成処理と同時に、送信側端末アダプ
タ1Aは、受信側端末アダプタ1Bからのスロット検出
同期パターンの受信を待つ状態となる。Next, the slot detection sequence (step S2) will be described. After the bulk synchronization processing (step S1) is completed, a slot detection synchronization pattern XX is generated in the transmission-side terminal adapter 1A (step S21), and the time slot 1 at the start position synchronized with the first frame clock is used for BRI high-speed digital exclusive use. The data is transmitted to the line interface 51A (step S22). Simultaneously with the slot detection synchronization pattern generation processing, the transmission-side terminal adapter 1A enters a state of waiting for reception of the slot detection synchronization pattern from the reception-side terminal adapter 1B.
【0033】同様に、受信側端末アダプタ1Bもスロッ
ト検出同期パターンXXを生成し(ステップS23)、
最初のフレームクロックに同期した開始位置のタイムス
ロット1で、BRI高速ディジタル専用線インタフェー
ス51B上に送出する(ステップS24)。このスロッ
ト検出同期パターン生成処理と同時に、受信側端末アダ
プタ1Bは、送信側端末アダプタ1Aからのスロット検
出同期パターンの受信を待つ状態となる。Similarly, the receiving terminal adapter 1B also generates a slot detection synchronization pattern XX (step S23).
In the time slot 1 at the start position synchronized with the first frame clock, the signal is transmitted to the BRI high-speed digital leased line interface 51B (step S24). Simultaneously with the slot detection synchronization pattern generation processing, the reception-side terminal adapter 1B enters a state of waiting for reception of the slot detection synchronization pattern from the transmission-side terminal adapter 1A.
【0034】受信側端末アダプタ1Bは、BRI高速デ
ィジタル専用線インタフェース51Bで受信したデータ
からスロット検出同期パターンを抽出すると、BRI高
速ディジタル専用線インタフェース51Bから受信する
データ(図5(a))のタイムスロット開始位置を算出
(検出)する。受信側端末アダプタ1Bは、スロット検
出同期パターンを用いて検出したBRI受信データのタ
イムスロット開始位置とフレームクロック(図5
(e))が同期するように、BRI受信データ(図5
(a))を遅延させて図5(b)に示すスロット補正し
たBRI受信データを得る(ステップS25)。これに
より、スロット補正したBRI受信データ(図5
(b))は、PRI専用線インタフェース31B上の送
受信データのタイムスロット(図5(d))およびフレ
ームクロック(図5(e))と同期する。When the receiving terminal adapter 1B extracts the slot detection synchronization pattern from the data received by the BRI high-speed digital dedicated line interface 51B, the receiving terminal adapter 1B sets the time of the data (FIG. 5A) received from the BRI high-speed digital dedicated line interface 51B. Calculate (detect) the slot start position. The receiving-side terminal adapter 1B transmits the time slot start position of the BRI reception data detected using the slot detection synchronization pattern and the frame clock (FIG. 5).
(E)) is synchronized with the BRI reception data (FIG. 5).
By delaying (a)), slot-corrected BRI reception data shown in FIG. 5B is obtained (step S25). Thus, the slot-corrected BRI reception data (FIG. 5)
(B)) is synchronized with the time slot (FIG. 5 (d)) and the frame clock (FIG. 5 (e)) of the transmission / reception data on the PRI leased line interface 31B.
【0035】同様に、送信側端末アダプタ1Aは、BR
I高速ディジタル専用線インタフェース51Aで受信し
たデータからスロット検出同期パターンを抽出し、BR
I高速ディジタル専用線インタフェース51Aから受信
しているデータのタイムスロット開始位置を検出して、
スロット検出同期パターンから検出したBRI受信デー
タのタイムスロット開始位置とフレームクロック(図4
(b))が同期するように、BRI受信データを遅延さ
せてスロット補正したBRI受信データを得る(ステッ
プS26)。これにより、スロット補正したBRI受信
データは、PRI専用線インタフェース31A上の送受
信データのタイムスロット(図4(a))およびフレー
ムクロック(図4(b))と同期する。Similarly, the transmitting-side terminal adapter 1A
I. Extract the slot detection synchronization pattern from the data received by the high-speed digital
I The time slot start position of the data received from the high-speed digital leased line interface 51A is detected,
The time slot start position of the BRI reception data detected from the slot detection synchronization pattern and the frame clock (FIG. 4)
The BRI reception data is delayed to obtain slot-corrected BRI reception data so that (b)) is synchronized (step S26). Thus, the slot-corrected BRI reception data is synchronized with the time slot (FIG. 4A) and the frame clock (FIG. 4B) of the transmission / reception data on the PRI leased line interface 31A.
【0036】送信側端末アダプタ1Aは、最初のフレー
ムのスロット検出シーケンスでスロット補正処理が終了
すると、次のフレームクロックに同期して、PRI専用
線インタフェース31Aから受信したデータ「66〜B
B、CC〜」(図4(c))を、BRIの通信速度に変
換してタイムスロット開始位置以降に配置してBRI高
速ディジタル専用線インタフェース51aに送信する
(ステップS3)。When the slot correction processing is completed in the slot detection sequence of the first frame, the transmitting-side terminal adapter 1A synchronizes with the next frame clock and receives the data “66 to B” received from the PRI leased line interface 31A.
B, CC ~ "(FIG. 4 (c)) is converted into a BRI communication speed, arranged after the time slot start position, and transmitted to the BRI high-speed digital leased line interface 51a (step S3).
【0037】以上の処理により、送信側データ端末3A
で送信したデータが、送信側端末アダプタ1A、高速デ
ィジタル専用線5、受信側端末アダプタ1Bを介して、
受信側データ端末3Bで、タイムスロット毎の遅延なし
に、所定のタイムスロット通りに受信することができ
る。With the above processing, the transmitting data terminal 3A
Is transmitted via the transmission-side terminal adapter 1A, the high-speed digital leased line 5, and the reception-side terminal adapter 1B.
The receiving-side data terminal 3B can receive data according to a predetermined time slot without delay for each time slot.
【0038】受信側データ端末3Bから送信側データ端
末3A方向へデータを送信するときには、同様にスロッ
ト検出を行い、両方向でのデータ送受信が可能となり、
バルク通信中することができる。When data is transmitted from the data terminal 3B on the receiving side to the data terminal 3A on the transmitting side, slot detection is performed in the same manner, and data transmission and reception can be performed in both directions.
Can be in bulk communication.
【0039】以上により、送り側と受け側で6本のタイ
ムスロットを合わせた384kbit/sのバルク通信
を行うことが可能となる。As described above, it becomes possible to perform 384 kbit / s bulk communication in which six time slots are combined on the transmission side and the reception side.
【0040】[0040]
【発明の効果】本発明により、基本インタフェース(B
RI)高速ディジタル専用線を複数回線使用するバルク
通信において、PRIインタフェースでの複数のタイム
スロットを合わせたバルク通信を行うことが可能となっ
た。According to the present invention, the basic interface (B
RI) In bulk communication using a plurality of high-speed digital leased lines, it has become possible to perform bulk communication combining a plurality of time slots with a PRI interface.
【図1】本発明の端末アダプタおよびタイムスロット振
り分け方法が適用されるバルク通信を実施するバルク通
信システムのシステム構成図。FIG. 1 is a system configuration diagram of a bulk communication system that performs bulk communication to which a terminal adapter and a time slot distribution method of the present invention are applied.
【図2】本発明にかかる端末アダプタの構成を示すブロ
ック図。FIG. 2 is a block diagram showing a configuration of a terminal adapter according to the present invention.
【図3】本発明のバルク通信方式におけるスロット検出
手順を示すシーケンス図。FIG. 3 is a sequence diagram showing a slot detection procedure in the bulk communication system of the present invention.
【図4】本発明の送信側端末アダプタにおけるデータ送
信のタイミングチャート。FIG. 4 is a timing chart of data transmission in the transmitting terminal adapter of the present invention.
【図5】本発明の受信側端末アダプタにおけるデータ受
信のタイミングチャート。FIG. 5 is a timing chart of data reception in the reception-side terminal adapter of the present invention.
1 端末アダプタ 3 データ端末 5 高速ディジタル専用線 11 PRI回線インタフェース 12 スロット検出手段 13 バルク制御手段 14 BRI回線インタフェース 15 ROM 16 RAM 17 CPU 20 制御バス 31 PRI専用線インタフェース 51 BRI高速ディジタル専用線インタフェース DESCRIPTION OF SYMBOLS 1 Terminal adapter 3 Data terminal 5 High-speed digital dedicated line 11 PRI line interface 12 Slot detection means 13 Bulk control means 14 BRI line interface 15 ROM 16 RAM 17 CPU 20 Control bus 31 PRI dedicated line interface 51 BRI high-speed digital dedicated line interface
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 悟 福島県郡山市字船場向94番地 株式会社日 立テレコムテクノロジー内 (72)発明者 山崎 貞二 福島県郡山市字船場向94番地 株式会社日 立テレコムテクノロジー内 Fターム(参考) 5K028 AA11 AA14 EE05 FF11 KK03 KK32 NN05 5K030 GA01 HA08 HC06 HC13 JA04 KA14 KA21 LA15 MB08 5K034 AA01 AA05 EE07 EE13 FF04 HH06 JJ13 KK04 LL07 PP05 5K047 AA03 BB04 BB17 CC02 HH12 KK13 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Satoru Saito 94 Nippon Telecom Technology Co., Ltd. F term in Telecom Technology (reference) 5K028 AA11 AA14 EE05 FF11 KK03 KK32 NN05 5K030 GA01 HA08 HC06 HC13 JA04 KA14 KA21 LA15 MB08 5K034 AA01 AA05 EE07 EE13 FF04 HH06 JJ13 KK04 LL07 PP03 5K03A BB07 CC05 KK
Claims (3)
群速度インタフェースをサポートする複数の端末アダプ
タ間を基本インタフェースの高速ディジタル専用線を複
数回線束ねて通信データを送るバルク通信回線で接続し
たバルク通信方式を構成する端末アダプタであって、 一次群速度インタフェースと、 基本インタフェースの高速ディジタル専用線を複数回線
束ねた高速ディジタル専用線インタフェースと、 高速ディジタル専用線のタイムスロットの開始位置にス
ロット検出同期パターンを搭載して送出するスロット検
出同期パターン発生手段とを設けたことを特徴とするバ
ルク通信方式を構成する端末アダプタ。1. A bulk communication system in which a plurality of terminal adapters supporting a primary rate interface as a data terminal side interface are connected by a bulk communication line for transmitting communication data by bundling a plurality of high-speed digital leased lines of a basic interface. A terminal adapter that has a primary group speed interface, a high-speed digital leased line interface in which a plurality of basic high-speed digital leased lines are bundled, and a slot detection synchronization pattern at the start position of a time slot of the high-speed digital leased line. And a slot detection synchronization pattern generating means for transmitting the data.
群速度インタフェースをサポートする複数の端末アダプ
タ間を基本インタフェースの高速ディジタル専用線を複
数回線束ねて通信データを送るバルク通信回線で接続し
たバルク通信方式を構成する端末アダプタであって、 一次群速度インタフェースと、 基本インタフェースの高速ディジタル専用線を複数回線
束ねた高速ディジタル専用線インタフェースと、 高速ディジタル専用線で受信したデータからスロット検
出同期パターンを抽出し、このスロット検出同期パター
ンを用いてタイムスロット開始位置を算出し、このタイ
ムスロット開始位置に基づいて、受信したデータのタイ
ムスロット開始位置をフレームクロックに一致させるタ
イムスロット同期手段とを設けたことを特徴とするバル
ク通信方式を構成する端末アダプタ。2. A bulk communication system in which a plurality of terminal adapters supporting a primary rate interface as a data terminal side interface are connected by a bulk communication line for transmitting communication data by bundling a plurality of high-speed digital leased lines of a basic interface. A terminal adapter that performs a primary group speed interface, a high-speed digital leased line interface in which a plurality of high-speed digital leased lines of the basic interface are bundled, and a slot detection synchronization pattern extracted from data received by the high-speed digital leased line. A time slot start position is calculated using the slot detection synchronization pattern, and a time slot synchronization unit that matches the time slot start position of the received data with the frame clock based on the time slot start position is provided. Do Terminal adapter that configures the bulk communication method.
群速度インタフェースをサポートする複数の端末アダプ
タ間を基本インタフェースの高速ディジタル専用線を複
数回線束ねて通信データを送るバルク通信回線で接続し
たバルク通信方式を構成する端末アダプタにおけるタイ
ムスロットの振り分け方法であって、 データ送信側の端末アダプタが、通信回線を介してデー
タ受信側の端末アダプタへ向けてタイムスロット開始位
置からスロット検出同期パターンを送信する処理と、 データ受信側の端末アダプタが、前記スロット検出同期
パターンを受けて、データ送信側の端末アダプタから受
信したデータのタイムスロット開始位置を一次群速度イ
ンタフェースへ送信するデータのタイムスロット開始位
置に合わせる処理とからなることを特徴とする端末アダ
プタにおけるタイムスロット振り分け方法。3. A bulk communication system in which a plurality of terminal adapters supporting a primary rate interface as a data terminal side interface are connected by a bulk communication line for transmitting communication data by bundling a plurality of high-speed digital leased lines of a basic interface. A method of allocating a time slot in a terminal adapter to perform, wherein a terminal adapter on a data transmitting side transmits a slot detection synchronization pattern from a time slot start position to a terminal adapter on a data receiving side via a communication line; A process in which the data receiving terminal adapter receives the slot detection synchronization pattern and adjusts the time slot start position of the data received from the data transmitting terminal adapter to the time slot start position of the data transmitted to the primary rate interface; Specially consist of Time slot allocation method in a terminal adapter to.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270086A JP2002084334A (en) | 2000-09-06 | 2000-09-06 | Bulk communication terminal adapter and time slot assigning method for the adapter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270086A JP2002084334A (en) | 2000-09-06 | 2000-09-06 | Bulk communication terminal adapter and time slot assigning method for the adapter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002084334A true JP2002084334A (en) | 2002-03-22 |
Family
ID=18756589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000270086A Pending JP2002084334A (en) | 2000-09-06 | 2000-09-06 | Bulk communication terminal adapter and time slot assigning method for the adapter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002084334A (en) |
-
2000
- 2000-09-06 JP JP2000270086A patent/JP2002084334A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI84867B (en) | BREDBANDADE DIGITALA OEVERFOERINGSSYSTEM. | |
EP0100662B1 (en) | Digital communication system | |
JPH0666740B2 (en) | Point-to-multipoint communication method | |
US5058133A (en) | Method and apparatus for digital communication | |
EP0135342B1 (en) | Exchange system | |
JPS62241451A (en) | Line concentration and distribution system | |
NO167349B (en) | COMMUNICATION SYSTEM. | |
US5043982A (en) | Multichannel multipoint network using time-division multiplexing incorporating a time offset for propagation delay | |
US4285064A (en) | TDMA Satellite communication system | |
JPH08251096A (en) | Slot allocation system | |
US4603415A (en) | System for linking channel group in digital communication network | |
US6532239B1 (en) | Transmission/reception concurrent matching apparatus for TDM channels and method thereof | |
JP2002084334A (en) | Bulk communication terminal adapter and time slot assigning method for the adapter | |
JPH07193859A (en) | Inter-base station tdma frame synchronization system in mobile communication | |
AU721379B2 (en) | Time division multiple access radio data communication method | |
JPH05136838A (en) | Long-distance data transmission method and device | |
JP4704625B2 (en) | Bulk communication terminal adapter | |
JP2001186099A (en) | Synchronous data transmission system and device | |
KR100233092B1 (en) | Space switch with switching capacity of stm-1*n in full electronic exchange system | |
JPH0265498A (en) | Line connection system | |
JP3769538B2 (en) | ATM cell transmission / reception control method and method, and mobile communication base station apparatus | |
JPH03270348A (en) | Control path communication system | |
JP3459005B2 (en) | Time division multiplex wireless data communication system and time division multiplex wireless data communication method | |
GB2318257A (en) | Subscriber Interface of a Key Telephone System | |
JPH07240744A (en) | Terminal adapter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100202 |