JP2002078249A - Power supply apparatus - Google Patents

Power supply apparatus

Info

Publication number
JP2002078249A
JP2002078249A JP2000257713A JP2000257713A JP2002078249A JP 2002078249 A JP2002078249 A JP 2002078249A JP 2000257713 A JP2000257713 A JP 2000257713A JP 2000257713 A JP2000257713 A JP 2000257713A JP 2002078249 A JP2002078249 A JP 2002078249A
Authority
JP
Japan
Prior art keywords
power supply
power
voltage
side coil
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000257713A
Other languages
Japanese (ja)
Inventor
Koji Ogawa
浩司 小川
Norinaga Kosuge
宣良 小菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2000257713A priority Critical patent/JP2002078249A/en
Publication of JP2002078249A publication Critical patent/JP2002078249A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify winding of a coil to a core by not requiring a detection coil. SOLUTION: An AC voltage is generated in capacitors C1, C2, for feedback and FETs Q1, Q2 are turned on and off alternately by supplying the AC voltage to convert to an AC current which is then given to feeding side coils L2, L3, and then the power is supplied to power receiving coils L4, L5 by means of the electromagnetic induction action.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電磁誘導によって
給電側コイルから受電側コイルに電力を供給する電力供
給装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device for supplying power from a power supply coil to a power receiving coil by electromagnetic induction.

【0002】[0002]

【関連する背景技術】従来、この種の電力供給装置で
は、例えば特許第2803943号に示すように、受電
側コイルの共振周波数を検出コイルで電磁誘導による誘
導起電力として検出し、上記誘導起電力の極性の変化に
応じて、給電側コイルに交流電流を与えるように、第1
及び第2のトランジスタを交互に切り換えていた。
2. Related Background Art Conventionally, in this type of power supply device, as shown in, for example, Japanese Patent No. 2809433, the resonance frequency of a power receiving side coil is detected by a detection coil as induced electromotive force due to electromagnetic induction, and the induced electromotive force is detected. To supply an alternating current to the power supply side coil in accordance with the change in polarity of
And the second transistor are alternately switched.

【0003】[0003]

【発明が解決しようとする課題】ところが、上記装置で
は、給電側及び受電側コイルの他に誘導起電力を検出す
るための検出コイルが必要になるとともに、上記検出コ
イルを給電側コイルと一緒にコアに巻回させるのは複雑
であり、大変な手間がかかるという問題点があった。
However, in the above device, a detection coil for detecting induced electromotive force is required in addition to the power supply side and power reception side coils, and the detection coil is combined with the power supply side coil. There is a problem that the winding around the core is complicated and takes a lot of trouble.

【0004】本発明は上記問題点に鑑みなされたもの
で、検出コイルを不要にしてコイルのコアへの巻回を単
純にできる電力供給装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a power supply device which does not require a detection coil and can simply wind a coil around a core.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、本発明では、給電側コイルとコンデンサからなる共
振回路と、受電側コイルとを有し、前記給電側コイルか
ら受電側コイルへ電磁誘導によって電力を供給する電力
供給装置において、前記給電側コイルの両端に接続さ
れ、該給電側コイルと受電側コイルの誘導起電力に応じ
て交流電圧を発生する第1及び第2のコンデンサと、前
記発生した交流電圧に応じて前記給電側コイルに供給さ
れる電力の交流周波数を変化させる変化手段とを備えた
電力供給装置が提供される。
According to the present invention, there is provided a resonance circuit comprising a power supply side coil and a capacitor, and a power receiving side coil, wherein electromagnetic induction is provided from the power supply side coil to the power receiving side coil. A first and second capacitors connected to both ends of the power supply side coil and generating an AC voltage in accordance with the induced electromotive force of the power supply side coil and the power receiving side coil; A power supply device comprising: a changing unit configured to change an AC frequency of power supplied to the power supply side coil according to the generated AC voltage.

【0006】すなわち、第1及び第2の帰還用コンデン
サで交流電圧を発生させ、この交流電圧に応じて給電側
コイルに供給される電力の交流周波数を変化させること
で、検出コイルを不要にする。また、本発明では、前記
変化手段は、第1及び第2のコンデンサからの交流電圧
が供給され、前記共振回路のコンデンサと共振して交互
に前記給電側コイルに電流を与える第1及び第2のトラ
ンジスタを備え、第1及び第2のトランジスタを交互に
オン・オフさせて交流電流に変換し、受電側コイルに電
磁誘導作用により電力を供給する。
That is, an AC voltage is generated by the first and second feedback capacitors, and the AC frequency of the power supplied to the power supply side coil is changed in accordance with the AC voltage, thereby eliminating the need for the detection coil. . Further, in the present invention, the changing unit is supplied with an AC voltage from a first and a second capacitor, and resonates with a capacitor of the resonance circuit to alternately supply a current to the power supply side coil. The first and second transistors are alternately turned on and off to convert the current into an alternating current, and the power is supplied to the power receiving side coil by electromagnetic induction.

【0007】[0007]

【発明の実施の形態】本発明に係る電力供給装置を図1
乃至図7の図面に基づいて説明する。図1は、本発明に
係る電力供給装置の第1の実施形態の回路構成を示す回
路図である。図において、本実施形態の電力供給装置
は、給電部10と受電部20とから構成され、非接触で
電力を給電部10から受電部20に供給している。
FIG. 1 shows a power supply device according to the present invention.
7 through FIG. FIG. 1 is a circuit diagram showing a circuit configuration of a first embodiment of a power supply device according to the present invention. In the figure, the power supply device of the present embodiment includes a power supply unit 10 and a power reception unit 20, and supplies power from the power supply unit 10 to the power reception unit 20 in a non-contact manner.

【0008】給電部10は、図示しない電源の正電極に
接続される+入力端子(INPUT)及び負電極に接続され
る−入力端子(INPUT)と、+入力端子に接続されるイ
ンダクタL1と、起動抵抗R1〜R4と、給電側共振回路
11と、変換回路12と、給電側共振回路11と抵抗R
5,R6を介してそれぞれ接続されるコンデンサC1,C2
とから構成されている。なお、変換回路12は、本発明
の変換手段を構成し、コンデンサC1,C2は、本発明の
第1及び第2のコンデンサを構成している。
The power supply unit 10 includes a + input terminal (INPUT) connected to a positive electrode of a power supply (not shown) and a-input terminal (INPUT) connected to a negative electrode, an inductor L1 connected to a + input terminal, Starting resistors R1 to R4, power supply side resonance circuit 11, conversion circuit 12, power supply side resonance circuit 11, resistance R
Capacitors C1, C2 connected via R5 and R6 respectively
It is composed of The conversion circuit 12 constitutes the conversion means of the present invention, and the capacitors C1 and C2 constitute the first and second capacitors of the present invention.

【0009】給電側共振回路11は、給電側コイルL
2,L3と、これら給電側コイルL2,L3と並列接続され
るコンデンサC3とからなり、給電側コイルL2とL3間
の中点aには、インダクタL1が接続されて上記インダ
クタL1を介して電源からの電力が供給されている。給
電側コイルL2とL3の端部には、変換回路12が並列に
接続されているとともに、給電側コイルL2の端部に
は、抵抗R5を介してコンデンサC1が接続され、また給
電側コイルL3の端部には、抵抗R6を介してコンデンサ
C2が接続されている。
The power supply side resonance circuit 11 includes a power supply side coil L
2 and L3, and a capacitor C3 connected in parallel with the power supply side coils L2 and L3. An inductor L1 is connected to a middle point a between the power supply side coils L2 and L3, and a power supply is provided via the inductor L1. Power is supplied from A conversion circuit 12 is connected in parallel to the ends of the power supply side coils L2 and L3, and a capacitor C1 is connected to an end of the power supply side coil L2 via a resistor R5. Is connected to a capacitor C2 via a resistor R6.

【0010】変換回路12は、直列接続された本発明の
第1及び第2のトランジスタを構成する電界効果トラン
ジスタ(以下、「FET]という)Q1,Q2から構成さ
れており、接続されるFETQ1,Q2のソースS間の中
点bは接地されている。また、FETQ1のドレインD
は、給電側コイルL2の端部に、FETQ2のドレインD
は、給電側コイルL2の端部にそれぞれ接続されてい
る。また、FETQ1のゲートGは、起動抵抗R3,R1
を介して+入力端子と接続されるとともに、コンデンサ
C2と接続され、FETQ2のゲートGは、起動抵抗R
4,R1を介して+入力端子と接続されるとともに、コ
ンデンサC1と接続されている。
The conversion circuit 12 includes field-effect transistors (hereinafter, referred to as "FETs") Q1 and Q2 constituting the first and second transistors of the present invention connected in series. The midpoint b between the sources S of Q2 is grounded, and the drain D of the FET Q1.
Is connected to the drain D of the FET Q2 at the end of the feeding coil L2.
Are connected to the ends of the power supply side coil L2, respectively. The gate G of the FET Q1 is connected to the starting resistors R3 and R1.
Is connected to the + input terminal and the capacitor C2, and the gate G of the FET Q2 is connected to the starting resistor R
4, and connected to the + input terminal via R1 and to the capacitor C1.

【0011】受電部20は、受電側共振回路21と、整
流回路22と、平滑回路23とから構成されている。受
電側共振回路21は、受電側コイルL4,L5と、これら
受電側コイルL4,L5と並列接続されるコンデンサC4
とからなり、受電側コイルL4とL5間の中点cには、平
滑回路23を介して−出力端子(OUT)と接続されてい
る。
The power receiving section 20 includes a power receiving side resonance circuit 21, a rectifier circuit 22, and a smoothing circuit 23. The power-receiving-side resonance circuit 21 includes a power-receiving-side coil L4, L5 and a capacitor C4 connected in parallel with the power-receiving-side coil L4, L5.
The middle point c between the power receiving side coils L4 and L5 is connected via a smoothing circuit 23 to a negative output terminal (OUT).

【0012】整流回路22は、受電側コイルL4の端部
に接続されたダイオードD3と、受電側コイルL5の端部
に接続されたダイオードD4とからなり、ダイオードD
3,D4は平滑回路23の後述するチョークコイルL6を
介して+出力端子(OUT)に接続されている。平滑回路
23は、+出力端子に接続されるチョークコイルL6
と、+出力端子及び−出力端子にそれぞれ接続される平
滑コンデンサC5とからなり、+出力端子及び−出力端
子には、図示しない負荷が接続されている。
The rectifier circuit 22 includes a diode D3 connected to an end of the power receiving coil L4 and a diode D4 connected to an end of the power receiving coil L5.
3, D4 are connected to a + output terminal (OUT) via a choke coil L6 of the smoothing circuit 23, which will be described later. The smoothing circuit 23 includes a choke coil L6 connected to a positive output terminal.
And a smoothing capacitor C5 connected to the + output terminal and the-output terminal, respectively. A load (not shown) is connected to the + output terminal and the-output terminal.

【0013】次に、本実施形態の非接触型の電力供給装
置の動作について図2の波形図を用いて説明する。電源
を投入すると、起動抵抗R1、R2、R3、R4によってF
ETQ1、Q2のゲートG−ソースS間に電圧VGSが加わ
り(図2(a)参照)、スレッショルド電圧レベルが小
さい方が先にオンになる(なお、バイポーラトランジス
タの場合には、電流増幅率の大きい方が先にオンとな
る)。ところで、本実施形態では、例えばFETQ1が
先にオン動作した場合について説明する。
Next, the operation of the contactless power supply device of the present embodiment will be described with reference to the waveform diagram of FIG. When the power is turned on, the starting resistors R1, R2, R3, R4 cause F
A voltage VGS is applied between the gate G and the source S of the ETQ1 and Q2 (see FIG. 2A), and the lower threshold voltage level is turned on first (in the case of a bipolar transistor, the current amplification factor is lower). The larger one is turned on first). In the present embodiment, a case will be described in which, for example, the FET Q1 is turned on first.

【0014】本実施形態において、図2に示す期間Iで
は、FETQ1のドレインD−ソースS間が導通状態と
なって、電源の正電極に接続された+入力端子より、イ
ンダクタL1、給電側コイルL2を介してFETQ1のド
レインD−ソースS間に電流IDSが流れる(図2(c)
参照)。FETQ1の電流IDSは、インダクタL1の定電
流作用によりほぼ矩形波となる。FETQ1がオン状態
になったことで、FETQ1のドレイン電位VDSはグラ
ンドレベルになる。FETQ1のドレイン電位がグラン
ドレベルになると、抵抗R5とコンデンサC1を介してF
ETQ2のゲートG−ソースS間の電圧VGSはオフとな
るので(図2(d)参照)、FETQ2はオフ状態を維
持する。
In this embodiment, during a period I shown in FIG. 2, the conduction between the drain D and the source S of the FET Q1 is established, and the inductor L1 and the power supply side coil are supplied from the + input terminal connected to the positive electrode of the power supply. A current IDS flows between the drain D and the source S of the FET Q1 via L2 (FIG. 2 (c)).
reference). The current IDS of the FET Q1 becomes a substantially rectangular wave due to the constant current action of the inductor L1. Since the FET Q1 is turned on, the drain potential VDS of the FET Q1 becomes the ground level. When the drain potential of the FET Q1 reaches the ground level, F
Since the voltage VGS between the gate G and the source S of the ETQ2 is turned off (see FIG. 2D), the FET Q2 maintains the off state.

【0015】また、インダクタL1を介して給電側コイ
ルL2,L3と共振コンデンサC3からなる並列共振回路
11には、電流が流れており、共振コンデンサC3はこ
の電流によって充放電される。この並列共振回路11
は、受電側コイルL4,L5と共振コンデンサC4からな
る並列共振回路21と同調して整流回路22に電力を供
給する。
A current flows through the parallel resonance circuit 11 composed of the power supply side coils L2 and L3 and the resonance capacitor C3 via the inductor L1, and the resonance capacitor C3 is charged and discharged by this current. This parallel resonance circuit 11
Supplies power to the rectifier circuit 22 in synchronization with the parallel resonance circuit 21 including the power receiving side coils L4 and L5 and the resonance capacitor C4.

【0016】FETQ1はオン状態のため、ドレイン電
位はグランドレベルを保ち、供給側コイルL2に電流が
流れることによって、並列共振回路11で共振して、F
ETQ2のドレインD−ソースS間の電圧VDSは、この
共振による正弦波になる(図2(e)参照)。上記共振
が半周期持続したところでFETQ2の電圧VDSは、グ
ランドレベル近くに戻る(図2(b)参照)。FETQ
2の電圧VDSがグランドレベルになると、抵抗R6とコン
デンサC2を介してFETQ1の電圧VGSは低下するた
め、FETQ1はオフ状態になる。これにより、FET
Q1のドレイン電位は上昇し、抵抗R5とコンデンサC1
を介して交流電圧がFETQ2のゲートGに加わり、F
ETQ2の電圧VGSが上昇し、FETQ2はオン状態にな
る。
Since the FET Q1 is in the ON state, the drain potential is kept at the ground level, and a current flows through the supply coil L2, so that the FET Q1 resonates in the parallel resonance circuit 11 and
The voltage VDS between the drain D and the source S of the ETQ2 becomes a sine wave due to this resonance (see FIG. 2E). When the above resonance lasts for a half cycle, the voltage VDS of the FET Q2 returns close to the ground level (see FIG. 2B). FETQ
When the voltage VDS of 2 goes to the ground level, the voltage VGS of the FET Q1 decreases via the resistor R6 and the capacitor C2, and the FET Q1 is turned off. With this, FET
The drain potential of Q1 rises, and the resistor R5 and the capacitor C1
AC voltage is applied to the gate G of the FET Q2 via
The voltage VGS of ETQ2 increases, and the FET Q2 is turned on.

【0017】次に、図2に示す期間IIでは、電源の正電
極に接続された+入力端子より、インダクタL1、給電
側コイルL3を介してFETQ2のドレインD−ソースS
間に電流IDSが流れる(図2(f)参照)。FETQ2
のオンにより、FETQ2のドレイン電位がグランドレ
ベルになり、FETQ1のゲートG−ソースS間の電圧
VGSはオフとなるので(図2(a)参照)、FETQ1
はオフ状態を維持する。
Next, during a period II shown in FIG. 2, the drain D-source S of the FET Q2 is supplied from the + input terminal connected to the positive electrode of the power supply via the inductor L1 and the feeding coil L3.
During this time, a current IDS flows (see FIG. 2 (f)). FET Q2
Is turned on, the drain potential of the FET Q2 becomes the ground level, and the voltage VGS between the gate G and the source S of the FET Q1 is turned off (see FIG. 2A).
Maintain the off state.

【0018】また、インダクタL1を介して並列共振回
路11を介してFETQ2には、電流が流れており、並
列共振回路11の共振作用によってFETQ1のドレイ
ンD−ソースS間の電圧VDSには、正弦波電圧が現れ
る。上記共振が半周期持続した後、FETQ2がオフ
に、FETQ1がオン状態になる。このように、FET
Q1,Q2は、期間I,IIにおけるオン・オフ動作を交互
に繰り返すことにより発振が行われる。
A current flows through the FET Q2 through the parallel resonance circuit 11 via the inductor L1, and the voltage VDS between the drain D and the source S of the FET Q1 becomes sinusoidal due to the resonance action of the parallel resonance circuit 11. Wave voltage appears. After the resonance lasts for a half cycle, the FET Q2 is turned off and the FET Q1 is turned on. Thus, FET
Q1 and Q2 oscillate by alternately repeating on / off operations in periods I and II.

【0019】次に、受電側の並列共振回路21では、受
電側コイルL4,L5に給電側コイルL2,L3の磁束によ
り誘導起電力が生じており、共振コンデンサC4はこの
誘導起電力によって充放電される。整流回路22では、
受電側コイルL5からL4の方向に誘導起電力が生じた時
に、ダイオードD3が受電側コイルL4に発生した起電力
を取り出し、受電側コイルL4からL5の方向に誘導起電
力が生じた時に、ダイオードD4が受電側コイルL5に発
生した起電力を取り出す。整流回路22によって整流さ
れた電力は、チョークコイルL6の自己誘導作用を利用
し、平滑コンデンサC5とにより平滑され直流電力とな
って+出力端子及び−出力端子を介して負荷に供給され
る。
Next, in the parallel resonance circuit 21 on the power receiving side, induced electromotive force is generated in the power receiving side coils L4 and L5 by the magnetic flux of the power supply side coils L2 and L3, and the resonance capacitor C4 is charged and discharged by the induced electromotive force. Is done. In the rectifier circuit 22,
When an induced electromotive force is generated in the direction from the power receiving side coil L5 to L4, the diode D3 takes out the electromotive force generated in the power receiving side coil L4, and when the induced electromotive force is generated in the direction from the power receiving side coil L4 to L5, the diode D4 extracts the electromotive force generated in the power receiving side coil L5. The power rectified by the rectifying circuit 22 is smoothed by the smoothing capacitor C5 using the self-inducing action of the choke coil L6, becomes DC power, and is supplied to the load via the + output terminal and the-output terminal.

【0020】このように、本実施形態では、給電側コイ
ルと受電側コイルの誘導起電力に応じて、給電側コイル
に接続された帰還用のコンデンサC1,C2から交流電圧
が発生し、FETQ1,Q2を交互にオン、オフさせ、自
励プッシュプル動作を行いながら受電側に電力を供給す
るので、検出コイルを不要にしてコイルのコアへの巻回
を単純にできる。
As described above, in the present embodiment, an AC voltage is generated from the feedback capacitors C1 and C2 connected to the power supply side coil in accordance with the induced electromotive force of the power supply side coil and the power reception side coil, and the FET Q1, Since power is supplied to the power receiving side while Q2 is turned on and off alternately and a self-excited push-pull operation is performed, the winding of the coil around the core can be simplified by eliminating the need for the detection coil.

【0021】また、本実施形態では、帰還用コンデンサ
は耐圧の低いセラミックコンデンサを用いることが可能
であり、これにより従来例に比べて製作コストを安価に
できる。また、従来例では、検出コイルの極性と給電側
コイルの極性が正しく接続されていないと、検出コイル
に誘起される電圧が逆になり、仮にトランジスタQ1が
オン、Q2がオフだとすると、トランジスタQ1をオフ、
Q2をオンする方向に各ベースに電圧がかかり、共振の
半周期を待たずに上記トランジスタQ1,Q2のオン・オ
フが逆転してしまう。このため、トランジスタQ1,Q2
による発振は起こらなくなる。さらに、この回路では、
通常起動抵抗を介してトランジスタのベースに入力電源
が接続されており、起動時にのみ、トランジスタに電圧
を供給しているが、上記のように発振が起こらないと、
両トランジスタQ1,Q2のベースに電圧がかかったまま
になり、両トランジスタQ1,Q2は同時にオン状態にな
る。このため、両トランジスタQ1,Q2のコレクタ−エ
ミッタ間には、低抵抗のまま電圧がかかり、大電流が流
れて破壊される。
Further, in the present embodiment, a ceramic capacitor having a low withstand voltage can be used as the feedback capacitor, so that the manufacturing cost can be reduced as compared with the conventional example. Further, in the conventional example, if the polarity of the detection coil and the polarity of the power supply side coil are not correctly connected, the voltage induced in the detection coil is reversed, and if the transistor Q1 is turned on and the transistor Q2 is turned off, the transistor Q1 is turned off. off,
A voltage is applied to each base in the direction of turning on Q2, and the on / off of the transistors Q1 and Q2 is reversed without waiting for a half cycle of resonance. Therefore, transistors Q1, Q2
Oscillation due to is not caused. Furthermore, in this circuit,
Normally, the input power supply is connected to the base of the transistor via the starting resistor, and the voltage is supplied to the transistor only at the time of starting, but if the oscillation does not occur as described above,
The voltage remains applied to the bases of both transistors Q1, Q2, and both transistors Q1, Q2 are simultaneously turned on. For this reason, a voltage is applied between the collector and the emitter of both transistors Q1 and Q2 while maintaining a low resistance, and a large current flows to destroy the transistors.

【0022】このため、従来例では、例えば製造時に給
電側コイル又は検出コイルの極性を間違えて接続する
と、発振が起こらなくなるだけでなく、トランジスタが
破壊してしまうという問題点がある。これに対して、本
発明の回路構成では、帰還用コンデンサからの交流電圧
を発生させて給電側コイルに供給される電力の交流周波
数を変化させるので、給電側コイルの極性を逆にしても
正常に動作させることができる。
For this reason, in the conventional example, if the polarity of the power supply side coil or the detection coil is incorrectly connected at the time of manufacturing, for example, there is a problem that oscillation does not occur and the transistor is destroyed. On the other hand, in the circuit configuration of the present invention, an AC voltage is generated from the feedback capacitor to change the AC frequency of the power supplied to the power supply side coil. Can be operated.

【0023】また、本実施形態では、FETQ1,Q2が
交互にオン・オフし、L1,L2,C1,C2により、発
振周期が決まる。ギャップが広がれば、L1,L2,L
3,L4,の相互インダクタンスは小さくなり、発振周期
は早くなって,電力供給の安定化が図られる。また、負
荷変動に対しても同様に発振周期が変化するため、負荷
に安定した電力を供給することができる。
In this embodiment, the FETs Q1 and Q2 are alternately turned on and off, and the oscillation cycle is determined by L1, L2, C1 and C2. If the gap widens, L1, L2, L
3, the mutual inductance of L4 becomes smaller, the oscillation cycle becomes faster, and the power supply is stabilized. In addition, since the oscillation cycle changes in response to a load change, stable power can be supplied to the load.

【0024】ところで、図3は、上記回路におけるFE
TQ1のゲート−ソース間電圧VGSとドレイン電流IDS
とドレイン−ソース間電圧VDSの実測波形である。図に
おいて、電圧VGS,VDSは完全な正弦波にならず、歪ん
でいる。これは、FETの入力容量(ゲート−ソース間
容量CGSとゲート−ドレイン間容量CGDとの和)が大き
いので、スイッチング時に充放電時間がかかるためであ
る。また、帰還用コンデンサC1とFETの入力容量に
よってゲート電圧はAC結合されているので、オフ時は
負に落ち込んだ状態になる。
FIG. 3 shows the FE in the above circuit.
Gate-source voltage VGS and drain current IDS of TQ1
And measured waveforms of the drain-source voltage VDS. In the figure, the voltages VGS and VDS are not perfect sine waves but are distorted. This is because the input capacitance of the FET (the sum of the capacitance CGS between the gate and the source and the capacitance CGD between the gate and the drain) is large, so that it takes a long time to charge and discharge at the time of switching. Further, the gate voltage is AC-coupled by the feedback capacitor C1 and the input capacitance of the FET, so that when the gate voltage is off, the gate voltage drops to a negative value.

【0025】図3に示した電圧VDSと電流IDSは、その
波形が交差するS1,S2の領域でスイッチングロスが発
生して、FETが発熱することがある。このロスのた
め、回路の伝送効率が低下し、また発熱を取り除くため
に、FETQ1,Q2に大きな放熱板を取り付ける必要が
あり、回路構成が大型化してしまう。そこで、本発明で
は、図4の第2実施形態に示すように、FETQ1,Q2
の各ゲートG−ソースS間にダイオードD1,D2をグラ
ンド接続させ、スイッチングロスを低減させる。なお、
ここではFETのターンオン、ターンオフ時の動作をF
ETQ1を例にとり、図5の実測波形図を用いて説明す
る。図5において、TcはFETQ1の入力容量の充電
時間、Tdは同じく入力容量の放電時間、TonはFE
TQ1のオン時間、Toffは同じくFETQ1のオフ時
間を示している。
In the voltage VDS and the current IDS shown in FIG. 3, a switching loss occurs in a region of S1 and S2 where their waveforms intersect, and the FET may generate heat. Due to this loss, the transmission efficiency of the circuit is reduced, and it is necessary to attach a large radiator plate to the FETs Q1 and Q2 in order to remove heat, and the circuit configuration becomes large. Therefore, in the present invention, as shown in the second embodiment of FIG.
The diodes D1 and D2 are connected to the ground between each gate G and the source S to reduce the switching loss. In addition,
Here, the operation when the FET is turned on and off is represented by F
This will be described with reference to the actually measured waveform diagram of FIG. 5 taking ETQ1 as an example. In FIG. 5, Tc is the charging time of the input capacitance of the FET Q1, Td is the discharging time of the input capacitance, and Ton is the FE
The ON time of TQ1 and Toff similarly indicate the OFF time of FET Q1.

【0026】FETQ1のTon期間にゲート−ソース
間容量CGSに充電された電荷は、ターンオフ時にTon
期間にダイオードD1によって、直ちに放電される。こ
のため、図3と比べてTd時間が短くなり、その分To
ff時間が長くなる。その結果、電圧VDSと電流IDSの
波形が交差するS1領域の面積が小さくなり、スイッチ
ングロスが減少した。
The electric charge charged in the gate-source capacitance CGS during the Ton period of the FET Q1 is equal to Ton during turn-off.
It is immediately discharged by the diode D1 during the period. For this reason, the Td time is shorter than that in FIG.
The ff time becomes longer. As a result, the area of the S1 region where the waveforms of the voltage VDS and the current IDS intersect was reduced, and the switching loss was reduced.

【0027】Toff期間が終わり、ターンオンする時
には、FETの入力容量を充電する必要がある。図3の
場合には、FETQ1のゲート−ソース間電圧VGSは負
値から上昇してゲートをオンさせなければならない。こ
のため、ゲートオン電圧に達するのに時間がかかり、F
ETの入力容量の充電時間Tcも長くなる。そこで、図
4の第2実施形態の場合には、上記のターンオフ時に述
べたように、ダイオードD1によりゲート−ソース間容
量CGSに充電された電荷は直ちに放電されるので、To
ff期間ではゲート−ソース間電圧VGSは0Vのレベル
で安定化する。このため、ターンオン時において、FE
TQ1をオンさせるための電圧VGSに達する時間Tc
は、0Vレベルから開始するので、ダイオードD1がな
い場合と比べて短くなる。その結果、電圧VDSと電流I
DSの波形が交差するS2領域の面積が小さくなり、スイ
ッチングロスが減少した。
At the end of the Toff period and when turning on, it is necessary to charge the input capacitance of the FET. In the case of FIG. 3, the gate-source voltage VGS of the FET Q1 must rise from a negative value to turn on the gate. For this reason, it takes time to reach the gate-on voltage, and F
The charging time Tc of the input capacity of the ET also becomes longer. Therefore, in the case of the second embodiment shown in FIG. 4, as described above at the time of turn-off, the charge charged in the gate-source capacitance CGS by the diode D1 is immediately discharged, so that To
During the ff period, the gate-source voltage VGS is stabilized at the level of 0V. Therefore, at the time of turn-on, the FE
Time Tc to reach voltage VGS for turning on TQ1
Starts from the 0 V level, and is therefore shorter than when there is no diode D1. As a result, the voltage VDS and the current I
The area of the S2 region where the DS waveform intersects is reduced, and the switching loss is reduced.

【0028】本実施形態では、FETQ1を例にとって
説明したが、この時FETQ2もダイオードD2によって
同様にスイッチングロスが減少した。このように、本実
施形態では、電圧VDSと電流IDSの波形が交差するS
1,S2の領域でスイッチングロスを減少させ、FETの
発熱を抑え、従来上記発熱による温度上昇が20℃程度
であったが、本実施形態では10℃程度に削減できたの
で、回路の伝送効率を向上でき、また放熱板を小さくで
き、回路の小型化を図ることができる。
In this embodiment, the FET Q1 has been described as an example. At this time, the switching loss of the FET Q2 is similarly reduced by the diode D2. As described above, in the present embodiment, the voltage VDS and the current IDS intersect with each other.
1, the switching loss is reduced in the region of S2, the heat generation of the FET is suppressed, and the temperature rise due to the above-mentioned heat generation was about 20 ° C., but in the present embodiment, it was reduced to about 10 ° C., so the transmission efficiency of the circuit was reduced. And the size of the heat sink can be reduced, and the size of the circuit can be reduced.

【0029】なお、本発明は、例えば図6の第3の実施
形態に示すように、自励式正弦波プッシュプル回路方式
のDC−DCコンバータの電源回路にも用いることが可
能である。なお、本実施形態の回路が第1の実施形態と
異なる点は、二次側のコイルL4,L5に並列にコンデン
サが接続されていない点である。本実施形態の場合も第
1の実施形態の場合と同様に、一次側のFETQ1,Q2
が交互にオン・オフすることにより発振が維持され、二
次側に電力を供給することができる。
The present invention can also be used in a power supply circuit of a DC-DC converter of a self-excited sine wave push-pull circuit type, for example, as shown in a third embodiment of FIG. The difference between the circuit of the present embodiment and the first embodiment is that no capacitors are connected in parallel to the secondary side coils L4 and L5. In the case of the present embodiment, similarly to the case of the first embodiment, the primary-side FETs Q1, Q2
Are alternately turned on and off to maintain oscillation and supply power to the secondary side.

【0030】また、本発明は、例えば図7の第4の実施
形態に示すように、蛍光灯30等の照明器具の駆動回路
に用いることも可能である。本実施形態の場合には、一
次側のコイルL2,L3の電磁誘導によって二次側のコイ
ルL4に交流電圧が供給され、蛍光灯30の両極間に電
圧が加わることによって、蛍光灯30が放電を始めるこ
とができる。
Further, the present invention can be used for a driving circuit of a lighting fixture such as a fluorescent lamp 30 as shown in a fourth embodiment of FIG. 7, for example. In the case of the present embodiment, an AC voltage is supplied to the secondary coil L4 by electromagnetic induction of the primary coils L2 and L3, and a voltage is applied between the two poles of the fluorescent lamp 30 to discharge the fluorescent lamp 30. Can begin.

【0031】本発明は、これら実施形態に限定されるも
のではなく、本発明の要旨を逸脱しない範囲で種々の変
形実施が可能である。
The present invention is not limited to these embodiments, and various modifications can be made without departing from the gist of the present invention.

【0032】[0032]

【発明の効果】以上説明したように、本発明では、帰還
用コンデンサを用いて給電側コイルと受電側コイルの誘
導起電力に応じた交流電圧を発生させ、トランジスタを
交互にオン・オフさせて受電側に電力を供給するので、
検出コイルを不要にしてコイルのコアへの巻回を単純に
できる。
As described above, according to the present invention, an AC voltage corresponding to the induced electromotive force of the power supply side coil and the power receiving side coil is generated by using the feedback capacitor, and the transistor is turned on and off alternately. Since power is supplied to the power receiving side,
Since the detection coil is not required, the winding of the coil around the core can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る電力供給装置の第1の実施形態の
回路構成を示す回路図である。
FIG. 1 is a circuit diagram showing a circuit configuration of a first embodiment of a power supply device according to the present invention.

【図2】図1に示した回路の要部における波形を示す波
形図である。
FIG. 2 is a waveform chart showing waveforms in main parts of the circuit shown in FIG.

【図3】同じく回路におけるFETQ1のゲート−ソー
ス間電圧VGSとドレイン電流IDSとドレイン−ソース間
電圧VDSの実測波形を示す波形図である。
FIG. 3 is a waveform diagram showing measured waveforms of a gate-source voltage VGS, a drain current IDS, and a drain-source voltage VDS of the FET Q1 in the circuit.

【図4】本発明に係る電力供給装置の第2の実施形態の
回路構成を示す回路図である。
FIG. 4 is a circuit diagram showing a circuit configuration of a second embodiment of the power supply device according to the present invention.

【図5】図4に示した回路におけるFETQ1のゲート
−ソース間電圧VGSとドレイン電流IDSとドレイン−ソ
ース間電圧VDSの実測波形を示す波形図である。
5 is a waveform diagram showing measured waveforms of a gate-source voltage VGS, a drain current IDS, and a drain-source voltage VDS of the FET Q1 in the circuit shown in FIG.

【図6】本発明に係る電力供給装置の第3の実施形態の
回路構成を示す回路図である。
FIG. 6 is a circuit diagram showing a circuit configuration of a third embodiment of the power supply device according to the present invention.

【図7】同じく第4の実施形態の回路構成を示す回路図
である。
FIG. 7 is a circuit diagram illustrating a circuit configuration according to a fourth embodiment.

【符号の説明】[Explanation of symbols]

10 給電部 11 給電側共振回路 12 変換回路 20 受電部 21 受電側共振回路 22 整流回路 23 平滑回路 30 蛍光灯 L2,L3 供給側コイル L4,L5 受電側コイル C1,C2 帰還用コンデンサ C3,C4 共振コンデンサ Q1,Q2 FET REFERENCE SIGNS LIST 10 power supply unit 11 power supply side resonance circuit 12 conversion circuit 20 power reception unit 21 power reception side resonance circuit 22 rectifier circuit 23 smoothing circuit 30 fluorescent lamp L2, L3 supply side coil L4, L5 power reception side coil C1, C2 feedback capacitor C3, C4 resonance Capacitor Q1, Q2 FET

フロントページの続き Fターム(参考) 5H007 BB03 CA02 CB06 CB09 CC32 DB03 GA01 5H730 AS11 BB35 BB61 DD04 DD13 DD22 FD24 XC01 Continued on the front page F term (reference) 5H007 BB03 CA02 CB06 CB09 CC32 DB03 GA01 5H730 AS11 BB35 BB61 DD04 DD13 DD22 FD24 XC01

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 給電側コイルとコンデンサからなる共振
回路と、受電側コイルとを有し、前記給電側コイルから
受電側コイルへ電磁誘導によって電力を供給する電力供
給装置において、 前記給電側コイルの両端に接続され、該給電側コイルと
受電側コイルの誘導起電力に応じて交流電圧を発生する
第1及び第2のコンデンサと、 前記発生した交流電圧に応じて前記給電側コイルに供給
される電力の交流周波数を変化させる変化手段とを備え
たことを特徴とする電力供給装置。
1. A power supply device, comprising: a resonance circuit including a power supply side coil and a capacitor; and a power reception side coil, wherein power is supplied from the power supply side coil to the power reception side coil by electromagnetic induction. First and second capacitors connected to both ends for generating an AC voltage according to the induced electromotive force of the power supply side coil and the power receiving side coil; and supplied to the power supply side coil according to the generated AC voltage. A power supply device comprising: a changing unit configured to change an AC frequency of electric power.
【請求項2】 前記変化手段は、前記第1及び第2のコ
ンデンサからの交流電圧が供給され、前記共振回路のコ
ンデンサと共振して交互に前記給電側コイルに電流を与
える第1及び第2のトランジスタを備えたことを特徴と
する請求項1に記載の電力供給装置。
2. The first and second changing means are supplied with an AC voltage from the first and second capacitors and resonate with a capacitor of the resonance circuit to alternately supply a current to the power supply side coil. The power supply device according to claim 1, further comprising:
JP2000257713A 2000-08-28 2000-08-28 Power supply apparatus Pending JP2002078249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000257713A JP2002078249A (en) 2000-08-28 2000-08-28 Power supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000257713A JP2002078249A (en) 2000-08-28 2000-08-28 Power supply apparatus

Publications (1)

Publication Number Publication Date
JP2002078249A true JP2002078249A (en) 2002-03-15

Family

ID=18746136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000257713A Pending JP2002078249A (en) 2000-08-28 2000-08-28 Power supply apparatus

Country Status (1)

Country Link
JP (1) JP2002078249A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006304560A (en) * 2005-04-22 2006-11-02 Tateyama Machine Kk Polyphase ac power supply

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006304560A (en) * 2005-04-22 2006-11-02 Tateyama Machine Kk Polyphase ac power supply
JP4711258B2 (en) * 2005-04-22 2011-06-29 立山マシン株式会社 Multiphase AC power supply

Similar Documents

Publication Publication Date Title
US7548028B2 (en) Current-mode resonant inverter circuit
JP3514552B2 (en) DC-DC converter
US20080291702A1 (en) Switching power supply apparatus
JP3387456B2 (en) Switching power supply
KR100961763B1 (en) Switching power supply circuit
JP2002064980A (en) Switching power supply circuit
JP2715921B2 (en) Switching power supply circuit
JP2002159178A (en) Switching power source
JP3821454B2 (en) Fluorescent lamp lighting device
JP3371595B2 (en) Current resonance type switching power supply
US6043993A (en) Resonance type switching power source
JP2004153948A (en) Switching power supplying arrangement
JP4683364B2 (en) Composite resonant switching power supply
JP2513381B2 (en) Power supply circuit
US7282867B2 (en) Lighting device for discharge lamp
CN116191834A (en) Control method and device and switching power supply
KR100942484B1 (en) Switch mode power supply
KR100547290B1 (en) Method for series resonant converter control with synchronous rectifier
JP2001292571A (en) Synchronous rectifying circuit
CN113193753B (en) Synchronous rectifying device and receiving end module of wireless charging system
JP2002078249A (en) Power supply apparatus
JP2002044946A (en) Switching power unit
JP2002262567A (en) Switching power circuit
JPWO2004001937A1 (en) DC-DC converter
CN110719031A (en) Constant frequency oscillation DC/DC power conversion device and power supply equipment

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20050922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081121