JP2002077116A - Error control system in wireless data transmission - Google Patents

Error control system in wireless data transmission

Info

Publication number
JP2002077116A
JP2002077116A JP2000265659A JP2000265659A JP2002077116A JP 2002077116 A JP2002077116 A JP 2002077116A JP 2000265659 A JP2000265659 A JP 2000265659A JP 2000265659 A JP2000265659 A JP 2000265659A JP 2002077116 A JP2002077116 A JP 2002077116A
Authority
JP
Japan
Prior art keywords
data
error
block
unit
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000265659A
Other languages
Japanese (ja)
Other versions
JP4033615B2 (en
Inventor
Hiromasa Mitomi
浩正 三冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP2000265659A priority Critical patent/JP4033615B2/en
Publication of JP2002077116A publication Critical patent/JP2002077116A/en
Application granted granted Critical
Publication of JP4033615B2 publication Critical patent/JP4033615B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve a problem of preventing wireless data transmission from deteriorating in transmission efficiency due to the fact that all frame data must be resent if even a signal error is found in the received frame data. SOLUTION: A data frame which has undergone error detection, error correction encoding, and bit interleave processing is divided into a prescribed number of blocks, and the blocks of data frame are stored in a block data split storage 6. A receiving end splits the received frame data as well as the block data split storage 6 and stored in a-block data storage synthesizer 16. When errors are detected after the frame data has been subjected to bit interleave processing and corrected for errors, an error pattern is estimated by an error system estimator 18, a block where errors occur is discriminated from others by a resending block discriminator 20, and a request to resend the data block is made. A sending end receiving the request to resend the data block extracts the designated data block from the block data split storage 6 to resend it to a receiving end.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、無線データ伝送に
おける誤り制御方式に関し、特に伝送効率の優れた誤り
制御方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error control system in wireless data transmission, and more particularly to an error control system having excellent transmission efficiency.

【0002】[0002]

【従来の技術】図3は、従来の移動通信の無線データ伝
送システムにおける誤り制御方式の一例を示す構成概要
図である。同図に示されるように、この方式の送信側装
置は、データ分割部1、データ格納部2、誤り検出符号
化部3、誤り訂正符号化部4、ビットインタリーブ部
5、多重部7、変調部8、送信部9及びアンテナ10で
構成される。また、受信側装置は、アンテナ11、受信
部12、復調部13、分離部14、ビットデインタリー
ブ部15、誤り訂正部17、誤り検出部19、データ合
成部21及びデータ格納部22で構成される。
2. Description of the Related Art FIG. 3 is a schematic diagram showing an example of an error control system in a conventional wireless data transmission system for mobile communication. As shown in the figure, the transmitting apparatus of this system includes a data division unit 1, a data storage unit 2, an error detection encoding unit 3, an error correction encoding unit 4, a bit interleave unit 5, a multiplexing unit 7, It comprises a unit 8, a transmitting unit 9 and an antenna 10. Further, the receiving side device includes an antenna 11, a receiving unit 12, a demodulating unit 13, a separating unit 14, a bit deinterleaving unit 15, an error correcting unit 17, an error detecting unit 19, a data combining unit 21, and a data storing unit 22. You.

【0003】図3において、送信データがデータ分割部
1に入力すると、データは無線システムのフレームフォ
ーマットに基づいたブロックに分割されてデータ格納部
2に格納された後、フレームの出力タイミングに従って
誤り検出符号化部3に出力され、誤り検出符号が付加さ
れる。更に、誤り訂正符号化部4にて誤り訂正符号が付
加され、ビットインタリーブ部5に入力する。前記ビッ
トインタリーブ部5においては、送受信間伝送路におけ
るフェージング等により発生するバースト誤りをランダ
ム誤りに変換するビットインタリーブ処理が施され、多
重部7で同期ワード等の制御用データが多重化され、更
に変調部8にてアナログ信号に変換され、送信部9から
アンテナ10を介して送信される。
In FIG. 3, when transmission data is input to a data division unit 1, the data is divided into blocks based on the frame format of the radio system and stored in a data storage unit 2, and error detection is performed in accordance with a frame output timing. It is output to the encoding unit 3 and an error detection code is added. Further, the error correction code is added by the error correction coding unit 4, and input to the bit interleave unit 5. The bit interleaving unit 5 performs a bit interleaving process for converting a burst error generated by fading or the like in a transmission path between transmission and reception into a random error, and multiplexes control data such as a synchronization word in a multiplexing unit 7. The signal is converted into an analog signal by the modulator 8 and transmitted from the transmitter 9 via the antenna 10.

【0004】送信された電波は、アンテナ11を介して
受信部12により受信され、復調部13でディジタル信
号に変換され、分離部14にて同期ワード等の制御用信
号とデータ信号とに分離される。前記分離部14出力の
データ信号は、ビットデインタリーブ部15においてビ
ットデインタリーブ処理された後、誤り訂正部17で誤
り訂正処理が行われ、誤り検出部19で誤り検出処理が
行われる。前記誤り検出部19においてデータに誤りが
検出されなければ、データ格納部22にデータの格納が
行われ、全ての分割されたデータが入力したときに、デ
ータ合成部21においてデータの合成が行われ受信デー
タとして出力される。前記誤り検出部19においてデー
タに誤りが検出された場合は、そのフレームデータを再
度送信するよう要求する再送信要求信号を誤り検出部1
9で生成し、別途用意された(図示しない)送信装置に
よって送信側に送出する。この再送信要求信号を受け
て、送信側から該当するフレームデータが再度送信され
る。そして、受信側が誤りなくフレームデータを受信で
きるまで上記の動作が繰り返される。
The transmitted radio wave is received by a receiving unit 12 via an antenna 11, converted into a digital signal by a demodulation unit 13, and separated into a control signal such as a synchronization word and a data signal by a separation unit 14. You. The data signal output from the demultiplexing unit 14 is subjected to bit deinterleaving by a bit deinterleaving unit 15, then error correction is performed by an error correction unit 17, and error detection is performed by an error detection unit 19. If no error is detected in the data by the error detection unit 19, the data is stored in the data storage unit 22. When all the divided data are input, the data synthesis unit 21 synthesizes the data. Output as received data. If an error is detected in the data in the error detecting section 19, a retransmission request signal requesting that the frame data be transmitted again is sent to the error detecting section 1.
9 and transmitted to the transmitting side by a separately prepared transmitting device (not shown). In response to the retransmission request signal, the transmitting side transmits the corresponding frame data again. Then, the above operation is repeated until the receiving side can receive the frame data without error.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
誤り制御の方式によると、誤り検出部においてフレーム
内データに一ケ所でも誤りが検出されると、そのフレー
ムのデータ全体を再送しなければならないことになり、
伝送効率が悪いという問題があった。本発明は、上記課
題を解決するためになされたものであって、無線データ
伝送システムにおける効率的な誤り制御方式を提供する
ことを目的とする。
However, according to the above-described error control method, when an error is detected in the data within a frame in the error detecting section, the entire data of the frame must be retransmitted. become,
There was a problem that transmission efficiency was poor. The present invention has been made to solve the above-described problem, and has as its object to provide an efficient error control method in a wireless data transmission system.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するた
め、本発明の無線データ伝送における誤り制御方式にお
いては、誤り検出符号化および誤り訂正符号化されビッ
トインタリーブ処理されたフレームデータを送信する送
信手段と、前記フレームデータを所定数のブロックに分
割して記憶する送信側分割記憶手段とを有する送信側設
備と、前記送信手段から送信されたデータを受信し、該
受信データをビットデインタリーブ処理前に前記送信側
分割記憶手段と同様に分割して記憶する受信側分割記憶
手段と、ビットデインタリーブ処理された受信データを
誤り訂正および誤り検出してデータに誤りが検出された
場合に、誤り訂正処理後のデータを畳込み符号化し、該
畳込み符号化データと前記ビットデインタリーブ処理さ
れたデータとを比較して誤り系列を推定する誤り系列推
定手段と、前記誤り系列推定手段出力に基づき所定値以
上の誤りを含むブロックを判定して送信側に再送信を要
求する再送ブロック判定手段とを有する受信側設備とで
構成され、前記再送ブロック判定手段の再送信要求に応
じて、送信側は前記送信側分割記憶手段に分割記憶した
データブロックの中から指定されたデータブロックを抽
出して受信側に送信し、受信側は受信した再送されたデ
ータブロックを前記受信側分割記憶手段に分割記憶した
当該データブロックと入れ替えた上で受信データとして
出力し、ビットインタリーブ処理をするようにしたこと
を特徴とする。
In order to solve the above-mentioned problems, in an error control system for wireless data transmission according to the present invention, transmission for transmitting frame data subjected to error detection coding and error correction coding and bit interleave processing is performed. Means for transmitting and receiving the data transmitted from the transmitting means, and performing a bit deinterleaving process on the received data by receiving the data transmitted from the transmitting means. A receiving-side divided storage means for dividing and storing the received data beforehand in the same manner as the transmitting-side divided storage means; and an error correction and error detection for the bit-deinterleaved received data, and an error is detected when the data is detected. Convolutionally encodes the data after the correction processing, and compares the convolutionally encoded data with the bit deinterleaved data. Receiving-side equipment comprising: an error-sequence estimating means for estimating an error sequence by using a retransmission-block determining means for determining a block containing an error equal to or more than a predetermined value based on an output of the error-sequence estimating means and requesting a transmitting side to retransmit. In response to a retransmission request from the retransmission block determining unit, the transmitting side extracts a specified data block from the data blocks divided and stored in the transmitting side divided storage unit and transmits the extracted data block to the receiving side. The receiving side replaces the received retransmitted data block with the data block divided and stored in the receiving side divided storage means, outputs the received data block as received data, and performs bit interleave processing.

【0007】[0007]

【発明の実施の形態】以下、本発明を図面に示した実施
の形態に基づいて詳細に説明する。図1は、本発明に係
わる無線データ伝送システムにおける誤り制御方式の実
施の一形態例を示す構成概要図である。同図に示される
ように、この方式の送信側装置は、データ分割部1、デ
ータ格納部2、誤り検出符号化部3、誤り訂正符号化部
4、ビットインタリーブ部5、ブロックデータ分割格納
部6、多重部7、変調部8、送信部9及びアンテナ10
で構成される。また、受信側装置は、アンテナ11、受
信部12、復調部13、分離部14、ビットデインタリ
ーブ部15、ブロックデータ格納合成部16、誤り訂正
部17、誤り系列推定部18、誤り検出部19、再送ブ
ロック判定部20、データ合成部21及びデータ格納部
22で構成される。本発明の誤り制御方式の各構成部位
の機能動作は、送信側のビットインタリーブ部5とブロ
ックデータ分割格納部6、受信側のビットデインタリー
ブ部15とブロックデータ格納合成部16と誤り訂正部
17と誤り系列推定部18と誤り検出部19と再送ブロ
ック判定部20とを除いて、図3の同一番号の各構成部
位と機能動作が同じであるので、共通部位の動作の詳細
な説明は省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on an embodiment shown in the drawings. FIG. 1 is a schematic diagram showing an example of an embodiment of an error control method in a wireless data transmission system according to the present invention. As shown in FIG. 1, the transmitting side apparatus of this system includes a data division unit 1, a data storage unit 2, an error detection encoding unit 3, an error correction encoding unit 4, a bit interleave unit 5, a block data division storage unit. 6, multiplexing unit 7, modulating unit 8, transmitting unit 9 and antenna 10
It consists of. Further, the receiving side device includes an antenna 11, a receiving unit 12, a demodulating unit 13, a separating unit 14, a bit deinterleaving unit 15, a block data storing and combining unit 16, an error correcting unit 17, an error sequence estimating unit 18, and an error detecting unit 19. , A retransmission block determination unit 20, a data synthesis unit 21, and a data storage unit 22. The functional operation of each component of the error control system according to the present invention is as follows: the bit interleave unit 5 and the block data division storage unit 6 on the transmission side; the bit deinterleave unit 15 and the block data storage / synthesis unit 16 on the reception side; Since the functional operations are the same as those of the components having the same numbers in FIG. 3 except for the error sequence estimating unit 18, the error detecting unit 19, and the retransmission block determining unit 20, detailed description of the operations of the common units is omitted I do.

【0008】図1において、データ分割部1でシステム
のフレームフォーマットに基づいたブロックに分割され
てデータ格納部2に格納された送信データは、誤り検出
符号化部3で誤り検出符号が付加され、更に誤り訂正符
号化部4で誤り訂正符号が付加されてビットインタリー
ブ部5に入力する。前記ビットインタリーブ部5におい
ては、送受信間伝送路におけるフェージング等により発
生するバースト誤りをランダム誤りに変換するビットイ
ンタリーブ処理が施される。そのビットインタリーブ処
理されたデータは多重部7に出力されるとともに、ブロ
ックデータ分割格納部6に所定数のブロックに分割され
て記憶される。前記多重部7においては、同期ワード等
の制御用データが多重化され、更に変調部8でアナログ
信号に変換されて送信部9からアンテナ10を介して送
出される。
In FIG. 1, transmission data divided into blocks based on the frame format of the system by a data division unit 1 and stored in a data storage unit 2 is added with an error detection code by an error detection encoding unit 3, Further, the error correction code is added to the error correction code by the error correction coding unit 4 and the result is input to the bit interleave unit 5. The bit interleave unit 5 performs a bit interleave process for converting a burst error generated due to fading or the like in a transmission path between transmission and reception into a random error. The bit-interleaved data is output to the multiplexing unit 7 and divided into a predetermined number of blocks and stored in the block data division storage unit 6. In the multiplexing unit 7, control data such as a synchronization word is multiplexed, further converted into an analog signal by the modulation unit 8, and transmitted from the transmission unit 9 via the antenna 10.

【0009】送信された電波は、アンテナ11を介して
受信部12により受信され、復調部13でディジタル信
号へ変換され、分離部14にて同期ワード等の制御用信
号とデータ信号とに分離される。このデータ信号はビッ
トデインタリーブ部15とブロックデータ格納合成部1
7に出力され、前記データ格納合成部14においては、
ビットデインタリーブする前のデータとして送信側のブ
ロックデータ分割格納部6と同様のブロックに分割され
て記憶される。一方、前記ビットデインタリーブ部15
に入力したデータ信号は、ビットデインタリーブ処理さ
れた後誤り訂正回路17に出力される。前記誤り訂正部
17においては、データの誤り訂正処理が行われ、更
に、誤り検出部19にて誤り検出処理が行われる。そし
て誤りが検出されなければデータ格納部22にてデータ
の格納を行った後、全てのフレームデータがデータ格納
部22に入力したときに、データ合成部21にてデータ
の合成が行われ受信データとして出力される。
The transmitted radio wave is received by a receiving unit 12 via an antenna 11, converted into a digital signal by a demodulating unit 13, and separated into a control signal such as a synchronization word and a data signal by a separating unit 14. You. This data signal is supplied to the bit deinterleave unit 15 and the block data storage / synthesis unit 1
7, and in the data storage / combination unit 14,
As data before bit deinterleaving, the data is divided into blocks similar to the block data division storage unit 6 on the transmission side and stored. On the other hand, the bit deinterleave unit 15
Are output to the error correction circuit 17 after being subjected to bit deinterleave processing. The error correction unit 17 performs data error correction processing, and the error detection unit 19 performs error detection processing. If no error is detected, the data is stored in the data storage unit 22, and when all the frame data are input to the data storage unit 22, the data synthesis unit 21 synthesizes the data and the received data is received. Is output as

【0010】前記誤り検出部19においてデータに誤り
が検出された場合には、後述のように、誤り系列推定部
18で誤りパターンを推定し、再送ブロック判定部20
において誤りのあるブロックを判定して、そのデータブ
ロックの再送を要求する再送要求信号を生成する。この
再送要求信号は別途用意した(図示しない)送信装置に
よって送信側に送出される。前記要求信号を受けた送信
側は、再送を指定されたデータブロックを前記ブロック
データ分割格納部6より抽出して、多重部7、変調部
8、送信部9を経て受信側へ再送する。再送されたデー
タブロックを受信した受信側では、前記ブロックデータ
格納合成部16に格納されているデータブロックのうち
の再送要求したブロックと再送されたデータブロックと
を入れ替えて格納し、1フレーム分のデータが揃ったと
ころで先頭から読み出して前記ビットデインタリーブ部
13に出力する。このデータは、前述と同様にビットデ
インタリーブ処理、誤り訂正処理が行われ、誤り検出部
19において誤りが検出されなければデータ格納部22
にてデータの格納が行われ、全てのフレームデータが揃
ったときに、データ合成部21から受信データとして出
力される。再び前記誤り検出部19にて誤りが検出され
た場合には、前述と同様にして再送要求信号を送るとい
う手順を繰り返す。この動作を所定の回数繰り返し、そ
れでも誤りが検出される場合は、全てのフレームデータ
の再送信を要求する信号を送信側に送信して、改めてデ
ータの伝送をやり直す。
When an error is detected in the data by the error detecting section 19, an error pattern estimating section 18 estimates an error pattern and a retransmission block determining section 20 as described later.
, A block containing an error is determined, and a retransmission request signal requesting retransmission of the data block is generated. This retransmission request signal is sent to the transmitting side by a separately prepared transmitting device (not shown). Upon receiving the request signal, the transmitting side extracts a data block designated to be retransmitted from the block data division storage section 6 and retransmits it to the receiving side via the multiplexing section 7, the modulation section 8, and the transmission section 9. On the receiving side receiving the retransmitted data block, the retransmitted data block and the retransmitted data block among the data blocks stored in the block data storage / synthesis unit 16 are exchanged and stored. When the data is completed, the data is read from the head and output to the bit deinterleave unit 13. This data is subjected to a bit deinterleave process and an error correction process as described above, and if no error is detected by the error detection unit 19, the data storage unit 22
When the data is stored and all the frame data are prepared, the data is output from the data synthesizing unit 21 as received data. When the error detecting unit 19 detects an error again, the procedure of transmitting a retransmission request signal is repeated in the same manner as described above. This operation is repeated a predetermined number of times. If an error is still detected, a signal requesting retransmission of all frame data is transmitted to the transmitting side, and data transmission is performed again.

【0011】図2(a)は、前記誤り系列推定部18
の、また、図2(b)は、前記再送ブロック判定部20
のそれぞれ一例を示す構成概要図である。前記誤り系列
推定部18は、畳込み符号部18aとデータ比較部18
bとで、また、前記再送ブロック判定部20は、ビット
インタリーブ部20aとブロック分割部20bとしきい
値比較部20cとで、それぞれ構成される。図2(a)
に示されるように、誤り検出部19においてデータに誤
りが検出された場合には、前記誤り訂正部17で誤り訂
正された復号データが誤り系列推定部18の畳込み符号
部18aに入力され、該畳込み符号部18aからは送信
されたであろう符号データが出力される。その出力と前
記ビットデインタリーブ部15でデインタリーブ処理さ
れたデータとがデータ比較部18bにて比較される。上
記のようにしてデータビットの誤りの推定が行われ、そ
の結果が再送ブロック判定部20のビットデインタリー
ブ回路20aに出力される。
FIG. 2A shows the error sequence estimator 18.
FIG. 2B shows the retransmission block determination unit 20.
FIG. 2 is a schematic diagram showing an example of each of the configurations. The error sequence estimator 18 includes a convolution encoder 18a and a data comparator 18a.
b, and the retransmission block determination unit 20 includes a bit interleave unit 20a, a block division unit 20b, and a threshold comparison unit 20c. FIG. 2 (a)
As shown in (2), when an error is detected in the data by the error detection unit 19, the decoded data corrected by the error correction unit 17 is input to the convolutional coding unit 18a of the error sequence estimation unit 18, Code data that would have been transmitted is output from the convolutional encoder 18a. The output and the data deinterleaved by the bit deinterleaver 15 are compared by a data comparator 18b. The error of the data bit is estimated as described above, and the result is output to the bit deinterleave circuit 20a of the retransmission block determination unit 20.

【0012】図2(b)に示されるように、前記の誤り
系列推定部18出力の誤り推定データは、再送ブロック
判定部20のビットインタリーブ回路20aにおいて、
送信側のビットインタリーブ部5出力のデータフォーマ
ットと同様なフォーマットに並べ替えられた後、ブロッ
ク分割部20bにおいて、送信側のブロックデータ分割
格納部6に格納されているデータと同様なブロックに分
割される。このブロックに分割された誤り推定データ
は、しきい値比較部20cに出力され、それぞれのブロ
ックに含まれる誤り推定データ数と、フレーム長や訂正
符号の種類等に基づいて設定された所定のしきい値とが
比較され、前記誤り推定データ数がしきい値より大きい
場合にそのブロックデータの再送要求が出力される。上
記のようにして、誤りが検出されたときに再送要求によ
って送信側から再送されるデータの量は、1フレームの
データを分割したブロックの中の、比較的重大な誤りが
含まれるブロックのみで良いので、伝送効率が良くな
る。
As shown in FIG. 2B, the error estimation data output from the error sequence estimator 18 is supplied to a bit interleave circuit 20 a of a retransmission block determiner 20.
After being rearranged into a format similar to the data format of the output of the bit interleave unit 5 on the transmission side, the block division unit 20b divides the data into blocks similar to the data stored in the block data division storage unit 6 on the transmission side. You. The error estimation data divided into the blocks is output to the threshold value comparison unit 20c, and a predetermined threshold set based on the number of error estimation data included in each block, the frame length, the type of the correction code, and the like. The threshold value is compared with the threshold value. If the error estimation data number is larger than the threshold value, a retransmission request for the block data is output. As described above, when an error is detected, the amount of data retransmitted from the transmitting side in response to a retransmission request is limited to only a block including a relatively serious error among blocks obtained by dividing one frame of data. Since it is good, the transmission efficiency is improved.

【0013】[0013]

【発明の効果】以上説明したように、本発明によれば、
フレームデータをブロックに分割し、比較的重大な誤り
が含まれている可能性のあるブロックのみを再送信させ
ることにより、従来のフレーム全体を再送する方式に比
べ、極めて効率の良い伝送誤り制御を実現することがで
きる。
As described above, according to the present invention,
By dividing the frame data into blocks and retransmitting only those blocks that may contain relatively serious errors, transmission error control is extremely efficient compared to the conventional method of retransmitting the entire frame. Can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る無線データ伝送システムの誤り制
御方式の実施の一形態例を示す構成概要図。
FIG. 1 is a schematic configuration diagram showing an example of an embodiment of an error control method of a wireless data transmission system according to the present invention.

【図2】(a)は、図1の誤り系列推定部18の、
(b)は、図1の再送ブロック判定部20の、それぞれ
一例を示す構成概要図。
FIG. 2A is a diagram illustrating an example of an error sequence estimation unit 18 shown in FIG.
2B is a schematic configuration diagram illustrating an example of each of the retransmission block determination units 20 in FIG. 1.

【図3】従来の無線データ伝送システムの誤り制御方式
の一例を示す構成概要図。
FIG. 3 is a schematic configuration diagram showing an example of an error control method of a conventional wireless data transmission system.

【符号の説明】[Explanation of symbols]

1・・データ分割部、 2・・データ格納部、 3・・
誤り検出符号化部、4・・誤り訂正符号化部、
5・・ビットインタリーブ部、6・・ブロック
データ分割格納部、 7・・多重部、 8・・変調
部、9・・送信部、 10、11・・アンテナ、
12・・受信部、13・・復調部、 14・・分
離部、 15・・ビットデインタリーブ部、16・・
ブロックデータ格納合成部、 17・・誤
り訂正部、18・・誤り系列推定部、
18a・・畳込み符号部、18b・・データ比較
部、 19・・誤り検出部、2
0・・再送ブロック判定部、 20a・・ビットイ
ンタリーブ回路、20b・・ブロック分割部、
20c・・しきい値比較部、21・・データ合
成部、 22・・データ格納部
1. Data division unit 2. Data storage unit 3.
An error detection encoder, an error correction encoder,
5 bit interleave section, 6 block data division storage section, 7 multiplex section, 8 modulation section, 9 transmission section, 10, 11 antenna,
12 receiving section, 13 demodulating section, 14 separating section, 15 bit deinterleaving section, 16
Block data storage / synthesis unit, 17 error correction unit, 18 error sequence estimation unit,
18a: convolutional code section, 18b: data comparison section, 19: error detection section, 2
0 ··· Retransmission block determination unit, 20a ··· bit interleave circuit, 20b ··· block division unit,
20c threshold comparator, 21 data synthesizer, 22 data storage

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 誤り検出符号化および誤り訂正符号化さ
れビットインタリーブ処理されたフレームデータを送信
する送信手段と、前記フレームデータを所定数のブロッ
クに分割して記憶する送信側分割記憶手段とを有する送
信側設備と、前記送信手段から送信されたデータを受信
し、該受信データをビットデインタリーブ処理前に前記
送信側分割記憶手段と同様に分割して記憶する受信側分
割記憶手段と、ビットデインタリーブ処理された受信デ
ータを誤り訂正および誤り検出してデータに誤りが検出
された場合に、誤り訂正処理後のデータを畳込み符号化
し、該畳込み符号化データと前記ビットデインタリーブ
処理されたデータとを比較して誤り系列を推定する誤り
系列推定手段と、前記誤り系列推定手段出力に基づき所
定値以上の誤りを含むブロックを判定して送信側に再送
信を要求する再送ブロック判定手段とを有する受信側設
備とで構成され、前記再送ブロック判定手段の再送信要
求に応じて、送信側は前記送信側分割記憶手段に分割記
憶したデータブロックの中から指定されたデータブロッ
クを抽出して受信側に送信し、受信側は受信した再送さ
れたデータブロックを前記受信側分割記憶手段に分割記
憶した当該データブロックと入れ替えた上で受信データ
として出力し、ビットインタリーブ処理をするようにし
たことを特徴とする無線データ伝送における誤り制御方
式。
1. A transmitting means for transmitting frame data subjected to error detection coding and error correction coding and bit interleaving processing, and a transmitting side divided storage means for dividing the frame data into a predetermined number of blocks and storing the divided data. Transmitting side equipment having, receiving side divided storage means for receiving data transmitted from the transmitting means, and dividing and storing the received data in the same manner as the transmitting side divided storage means before bit deinterleaving processing, When error is detected in the data by performing error correction and error detection on the deinterleaved received data, the data after the error correction processing is convolutionally encoded, and the convolutionally encoded data and the bit deinterleave processing are performed. Error sequence estimating means for estimating an error sequence by comparing the data with the error data; A retransmission block determining unit that determines a block to be retransmitted and requests a retransmission to the transmitting side, and in response to a retransmission request from the retransmission block determining unit, the transmitting side stores the transmission side divided storage. The specified data block is extracted from the data blocks divided and stored in the means, and the extracted data block is transmitted to the receiving side, and the receiving side splits and stores the received retransmitted data block in the receiving side divided storage means with the data block. An error control method in wireless data transmission, wherein the data is output as received data after being exchanged, and bit interleaving processing is performed.
JP2000265659A 2000-09-01 2000-09-01 Error control method in wireless data transmission Expired - Lifetime JP4033615B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000265659A JP4033615B2 (en) 2000-09-01 2000-09-01 Error control method in wireless data transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000265659A JP4033615B2 (en) 2000-09-01 2000-09-01 Error control method in wireless data transmission

Publications (2)

Publication Number Publication Date
JP2002077116A true JP2002077116A (en) 2002-03-15
JP4033615B2 JP4033615B2 (en) 2008-01-16

Family

ID=18752894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000265659A Expired - Lifetime JP4033615B2 (en) 2000-09-01 2000-09-01 Error control method in wireless data transmission

Country Status (1)

Country Link
JP (1) JP4033615B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338808A (en) * 2002-05-22 2003-11-28 Nec Corp Data transfer apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338808A (en) * 2002-05-22 2003-11-28 Nec Corp Data transfer apparatus
US7039729B2 (en) 2002-05-22 2006-05-02 Nec Corporation Data transfer apparatus

Also Published As

Publication number Publication date
JP4033615B2 (en) 2008-01-16

Similar Documents

Publication Publication Date Title
FI105734B (en) Automatic retransmission
EP0735701B1 (en) Switched antenna diversity transmission method and system using ARQ techniques
US6157612A (en) Fast fading packet diversity transmission method and system
JP3923208B2 (en) Satellite communication system
CA2565272C (en) A redundancy version implementation for an uplink enhanced dedicated channel
US8121096B2 (en) Method and apparatus for circular buffer-based rate matching and burst multiplexing for packet data transmission in a communication system
WO2003077462A1 (en) Reception device and reception method
US7397861B2 (en) Mapping strategy for OFDM-based systems using H-ARQ
CA2408131A1 (en) Transmitting/receiving apparatus and method for packet retransmission in a mobile communication system
JPS61232737A (en) Error control coding system
WO2010046956A1 (en) Transmitting device, receiving device, communication system, and communication method using adaptive hybrid-automatic retransmission request method
KR20090061561A (en) Method and apparatus of communication using random linear coding
KR100861495B1 (en) Low delay decoding
JP2002529009A (en) Combination hybrid automatic retransmission request method
JP2000224226A (en) Error control system, device, transmission and reception controller
KR100403085B1 (en) Ratematching algorithm for hybrid automatic repeat request system
WO2003092209A1 (en) Transmission device and transmission method
JP2003188854A (en) Method of blind transport format detection
JP2008103991A (en) Data transmitting method
EP1311091A1 (en) Method for transporting real-time data frames comprising at least two bit portions having different relevance; corresponding transmitter and receiver
JP4033615B2 (en) Error control method in wireless data transmission
KR100851624B1 (en) A redundancy version implementation for an uplink enhanced dedicated channel
JP3316128B2 (en) Antenna switching diversity transmitting apparatus and system
JP4534037B2 (en) OFDM communication device
JPH0377696B2 (en)

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4033615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

EXPY Cancellation because of completion of term