JP2002062947A - Automatic reset computer - Google Patents

Automatic reset computer

Info

Publication number
JP2002062947A
JP2002062947A JP2000251891A JP2000251891A JP2002062947A JP 2002062947 A JP2002062947 A JP 2002062947A JP 2000251891 A JP2000251891 A JP 2000251891A JP 2000251891 A JP2000251891 A JP 2000251891A JP 2002062947 A JP2002062947 A JP 2002062947A
Authority
JP
Japan
Prior art keywords
hibernation state
hibernation
circuit
trigger
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000251891A
Other languages
Japanese (ja)
Inventor
Michihiro Konno
理洋 今野
Masahiko Oka
正彦 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2000251891A priority Critical patent/JP2002062947A/en
Publication of JP2002062947A publication Critical patent/JP2002062947A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a computer capable of providing a smooth response to a user by a communication request from network equipment or the user's input operation and being automatically reset to a set time in the presence of an automatic execution program to save the power without impairing server function. SOLUTION: When idling is continued in a CPU 106 for a fixed time, this computer is transferred to hibernation, and the power to the CPU 106, a RAM 111, or the like is stopped to save the power of others except a communication circuit 114, an input and output circuit 113, a peripheral circuit 109, a power supply control circuit 102, an automatic reset circuit 105 and an interruption detecting circuit 108. The state or memory content of the CPU 106 is evacuated to a nonvolatile memory 115. When the presence of the automatic execution program is confirmed prior to the above, the recovery time is set to a reset timer 120. When the communication circuit 114 detects the communication request, or the reset timer 120 or peripheral circuit 109 is triggered, a signal is transmitted from the interruption detecting circuit 108 to the automatic reset circuit 105 to return the computer from the hibernation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コンピュータの状
態管理に関わり、必要な時にすぐに復帰して応答するこ
とで常時稼働しているように見せることが可能な、アイ
ドル状態が一定時間経過後は自動でハイバネーションヘ
移行することを特徴とするコンピュータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to state management of a computer, and it is possible to make it seem as if it is always operating by returning immediately and responding when necessary. Relates to a computer that automatically shifts to hibernation.

【0002】[0002]

【従来の技術】既存のコンピュータにおいては、メール
サーバやプリントサーバなどの用途として利用する際
は、その時点での利用の有無に関わらず電源を入れ稼働
させ続けていた。
2. Description of the Related Art In an existing computer, when it is used as a mail server, a print server, or the like, it has been turned on and operated regardless of whether or not it is used at that time.

【0003】一部の既存コンピュータにおける省電力モ
ードの仕組みとしては、CPUの状態を監視し、設定値
以上のアイドルタイムが監視され場合にCPUの内部ク
ロックをダウンさせる手法が取られていた。
As a mechanism of the power saving mode in some existing computers, a method has been adopted in which the state of the CPU is monitored and the internal clock of the CPU is reduced when an idle time equal to or longer than a set value is monitored.

【0004】また、ノート型コンピュータにおいては、
電源の状態によりCPUの内部クロックをダウンさせる
とともに液晶モニタのバックライトを調整することによ
り省電力を実現していた。
[0004] In a notebook computer,
Power saving has been achieved by lowering the internal clock of the CPU and adjusting the backlight of the liquid crystal monitor depending on the state of the power supply.

【0005】さらなる省電力への移行方法としては、ハ
イバネーションとよばれる状態へ移行させるという方
法、つまりCPUの状態を監視し、設定値以上のアイド
ルタイムが監視されたのちRAMおよびCPUの内容を
ハードディスク上へ退避させ、電力の供給を停止すると
いう方法があり、それにより省電力を実現していた。
As a method of further shifting to power saving, a method of shifting to a state called hibernation, that is, a state of the CPU is monitored, and after an idle time equal to or longer than a set value is monitored, the contents of the RAM and the CPU are transferred to a hard disk There is a method of evacuating to the upper side and stopping the supply of power, thereby realizing power saving.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、CPU
の内部クロックダウンにより省電力を実現する方式に於
いては、バスおよび周辺回路へのクロック供給は継続さ
れたままであり、CPU以外の省電力は低減されないと
いう問題があった。
SUMMARY OF THE INVENTION However, CPU
In the method of realizing power saving by internal clock down, there is a problem that the clock supply to the bus and the peripheral circuit is continued, and power saving other than the CPU is not reduced.

【0007】また、ハイバネーションにより省電力を実
現する方法においては、コンピュータを復帰させる方法
としてはネットワーク経由で特定のパケットを送りつけ
る方法やユーザがスイッチを操作するなど特定の操作を
行う必要があり、クライアントに当該パケットを発する
プログラムを組み込む必要やコンピュータの状態に応じ
てユーザが付加的な操作を行わなければならないと言う
問題があった。
In the method of realizing power saving by hibernation, a method of returning a computer requires a method of sending a specific packet via a network or a specific operation such as a user operating a switch. There has been a problem that it is necessary to incorporate a program that issues the packet into the client, and that the user must perform additional operations according to the state of the computer.

【0008】さらに、Unixにおけるcronなどに
代表されるようなサーバ上での自動実行プログラムはハ
イバネーション中は実行されないため、サーバとして使
用する際にはハイバネーションは利用できなかった。
Further, since an automatic execution program on a server, such as cron in Unix, is not executed during hibernation, hibernation cannot be used when used as a server.

【0009】本発明は上記の問題点に鑑みなされたもの
であり、本発明の課題は、他のネットワーク機器からの
通信要求やユーザの入力操作において自動で復帰するこ
とで他のネットワーク機器やユーザにスムーズな応答を
提供するとともに、自動実行プログラムがある場合には
その時間に自動で復帰することで自動実行プログラムを
動作させ、サーバ機能を損なわないにも係わらず、CP
Uが行う仕事が無い場合にはハイバネーションにあるこ
とで省電力を計ることの出来る自動復帰コンピュータを
提供することである。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above problems, and an object of the present invention is to provide a method for automatically returning to a communication request from another network device or an input operation by a user, thereby enabling other network devices or users to automatically return. In addition to providing a smooth response to the program, if there is an auto-executing program, it automatically returns at that time to operate the auto-executing program.
An object of the present invention is to provide an automatic return computer which can save power by being in hibernation when there is no work to be performed by U.

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
め、本発明による自動復帰コンピュータは、CPUが行
う仕事がない状態をアイドル時間で監視する負荷監視手
段と、前記負荷監視手段が設定値を超えるアイドル時間
を計測した場合には電源制御部を制御して前記CPUお
よびシステムバスを停止したハイバネーション状態に移
行させるハイバネーション実行手段と、前記ハイバネー
ション状態時にも電力供給されハイバネーション状態か
らの復帰のトリガを検知する割り込み検知手段と、前記
ハイバネーション状態時にも電力供給され前記トリガが
検知された場合には前記電源制御部を制御して前記CP
Uおよびシステムバスに電力供給させる自動復帰手段
と、前記電力供給により前記ハイバネーション状態から
高速に復帰する前記CPUと、前記ハイバネーション状
態に移行する際に前記ハイバネーション状態から復帰す
るのに必要な前記CPUの状態および記憶内容を退避す
る記憶手段とを具備することを特徴とする。
In order to solve the above-mentioned problems, an automatic return computer according to the present invention comprises a load monitoring means for monitoring a state in which there is no work to be performed by a CPU at idle time, and a load monitoring means for setting the load monitoring means to a predetermined value. Hibernation execution means for controlling the power supply control unit to shift to the hibernation state in which the CPU and the system bus are stopped when the idle time exceeding the idle time is measured, and a trigger for returning from the hibernation state while being supplied with power even in the hibernation state Interrupt detecting means for detecting the CP and controlling the power supply control unit when the trigger is detected even when the power is supplied even in the hibernation state.
U and a system bus for automatically supplying power to the system bus, the CPU for returning from the hibernation state at a high speed by the power supply, and the CPU required for returning from the hibernation state when transitioning to the hibernation state. Storage means for saving the state and the stored contents.

【0011】あるいは、上記自動復帰コンピュータにお
いて、前記ハイバネーション状態からの復帰のトリガ
が、前記ハイバネーション状態時にも電力供給された復
帰タイマによる前記ハイバネーション状態に移行してか
ら設定時間経過後のトリガであることを特徴とする。
Alternatively, in the automatic return computer, a trigger for returning from the hibernation state is a trigger after a lapse of a set time from the transition to the hibernation state by a return timer supplied with power even in the hibernation state. It is characterized by.

【0012】あるいは、上記自動復帰コンピュータにお
いて、ハイバネーション状態からの復帰のトリガが、前
記ハイバネーション状態時にも電力供給された入出力回
路における外部との入出力によるトリガであることを特
徴とする。
Alternatively, in the automatic recovery computer, a trigger for returning from the hibernation state is a trigger by an input / output with an external device in an input / output circuit to which power is supplied even in the hibernation state.

【0013】あるいは、上記自動復帰コンピュータにお
いて、ハイバネーション状態からの復帰のトリガが、あ
らかじめ指定された周辺回路であって前記ハイバネーシ
ョン状態時にも電力供給された周辺回路における周辺機
器の制御によるトリガであることを特徴とする。
[0013] Alternatively, in the automatic recovery computer, a trigger for returning from the hibernation state is a trigger by a control of a peripheral device in a peripheral circuit designated in advance and supplied with power even in the hibernation state. It is characterized by.

【0014】あるいは、上記自動復帰コンピュータにお
いて、ハイバネーション状態からの復帰のトリガが、前
記ハイバネーション状態時にも電力供給され人体センサ
ーと連携した周辺回路における前記人体センサーにより
人体を感知したことによるトリガであることを特徴とす
る。
Alternatively, in the automatic recovery computer, a trigger for returning from the hibernation state may be a trigger caused by a human body being detected by the human body sensor in a peripheral circuit which is supplied with power even in the hibernation state and cooperates with the human body sensor. It is characterized by.

【0015】あるいは、上記自動復帰コンピュータにお
いて、ハイバネーションヘ移行する際に特定時間後に実
行すべき自動実行プログラムがある場合には、前記移行
の前に前記復帰タイマに前記設定時間として前記特定時
間をセットすることを特徴とする。
Alternatively, in the automatic return computer, when there is an automatic execution program to be executed after a specific time when shifting to hibernation, the specific time is set as the set time in the return timer before the shift. It is characterized by doing.

【0016】あるいは、上記自動復帰コンピュータにお
いて、自動復帰手段は、周辺回路を介して接続される周
辺機器の電源を前記ハイバネーション状態ヘの移行に連
動して停止させ、前記ハイバネーション状態からの復帰
に連動して復帰させるように制御するものであることを
特徴とする。
Alternatively, in the automatic return computer, the automatic return means stops the power supply of a peripheral device connected via a peripheral circuit in conjunction with the transition to the hibernation state, and interlocks with the return from the hibernation state. And is controlled to return.

【0017】あるいは、上記自動復帰コンピュータにお
いて、ハイバネーション状態からの復帰のトリガが、前
記ハイバネーション状態時にも電力供給された通信回路
からのネットワークパケットの感知に基づいたトリガで
あることを特徴とする。
Alternatively, in the above-mentioned automatic recovery computer, a trigger for returning from the hibernation state is a trigger based on detection of a network packet from a communication circuit supplied with power even in the hibernation state.

【0018】本発明では、CPUの状態を監視し一定時
間アイドルが続けばハイバネーションヘ移行する。ハイ
バネーションに先立ち、自動実行プログラムの有無を自
動で確認し、自動実行プログラムがあれば、それを実行
するための特定時間を復帰タイマにセットする。
In the present invention, the state of the CPU is monitored, and if idle for a certain period of time, the mode shifts to hibernation. Prior to hibernation, the presence or absence of an automatic execution program is automatically checked, and if there is an automatic execution program, a specific time for executing the program is set in a return timer.

【0019】ハイバネーションとは、CPUおよびメモ
リヘの電力供給を停止し、復帰イベントを受け取る部分
のみに電源を供給することを言う。CPUおよびメモリ
ヘの電力供給の停止によりその内容が消える場合はメモ
リイメージおよびCPUの状態を不揮発な記憶手段へ退
避する。したがって、通信回路や入出力回路、周辺回
路、電源制御部、自動復帰回路および割り込み検知回路
以外の電力が省力化される。
Hibernation refers to stopping power supply to the CPU and the memory and supplying power only to a portion that receives a return event. When the contents disappear due to the stop of the power supply to the CPU and the memory, the memory image and the state of the CPU are saved to a nonvolatile storage unit. Therefore, power is saved except for the communication circuit, the input / output circuit, the peripheral circuit, the power control unit, the automatic return circuit, and the interrupt detection circuit.

【0020】ネットワーク上のクライアントから接続要
求(通信要求)があった場合、通信回路が検知し、割り
込み検知回路へトリガ信号を送り、ハイバネーションか
ら復帰する。あるいは自動実行プログラムの開始時間前
に復帰タイマにより自動復帰手段から割り込み検知手段
へトリガ信号を送り、ハイバネーションから復帰する。
あるいは周辺回路からの割り込み検知(トリガ検知)に
よりハイバネーションから復帰する。
When there is a connection request (communication request) from a client on the network, the communication circuit detects the connection request, sends a trigger signal to the interrupt detection circuit, and returns from hibernation. Alternatively, a trigger signal is sent from the automatic return means to the interrupt detecting means by the return timer before the start time of the automatic execution program, and the apparatus returns from hibernation.
Alternatively, the device returns from hibernation upon detection of an interrupt (trigger detection) from a peripheral circuit.

【0021】本発明では、必要な時に自動で復帰するこ
とで、連続して稼働しているコンピュータと同等の機能
を提供するコンピュータであり、CPUが行う仕事が無
い場合にはハイバネーションの状態にあることにより省
電力の作用をさせる。
According to the present invention, a computer that provides the same function as a continuously operating computer by automatically returning when necessary, and is in a hibernation state when there is no work to be performed by the CPU. In this way, a power saving operation is performed.

【0022】また、ネットワークにつながった際には、
ハイバネーションからの復帰をネットワークパケットで
行うことで、既存クライアントのOSおよびアプリケー
ションになんら変更を加えることなくサービスを受ける
ことが出来るようにする。
When connected to a network,
By returning from hibernation using a network packet, a service can be received without changing the OS and application of the existing client at all.

【0023】また、ユーザの入力においても特別な操作
を必要とせずに復帰可能とし、快適な環境を提供する。
In addition, a user's input can be restored without requiring any special operation, thereby providing a comfortable environment.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0025】[実施形態例1]本発明の第1の実施形態
例による自動復帰コンピュータの構成を図1に示す。
[First Embodiment] FIG. 1 shows the configuration of an automatic return computer according to a first embodiment of the present invention.

【0026】図1によると、本実施形態例による自動復
帰コンピュータは、処理を行なうCPU106、一次記
憶を司るRAM111、二次記憶を司る二次記憶11
2、不揮発データを保存する記憶手段としての不揮発メ
モリ115、クロックを所望のクロックまで分周する分
周回路107、外部との入出力を司る入出力回路11
3、外部との通信を司る通信回路114、表示を行なう
表示回路116と、それぞれをつなぐバス110、ハイ
バネーションを実行するハイバネーション実行装置10
1、電源を制御する電源制御部102、負荷を監視する
ことでアイドル時間を計測する負荷監視装置103、基
準となるクロックを発生させるクロック発生回路10
4、自動復帰を司る自動復帰回路105、割り込みを検
知する割り込み検知回路108、周辺機器を制御する周
辺回路109から構成される。
Referring to FIG. 1, the automatic return computer according to the present embodiment comprises a CPU 106 for processing, a RAM 111 for primary storage, and a secondary storage 11 for secondary storage.
2. Non-volatile memory 115 as storage means for storing non-volatile data; frequency dividing circuit 107 for dividing a clock to a desired clock; and input / output circuit 11 for controlling input and output with the outside
3. a communication circuit 114 for controlling communication with the outside, a display circuit 116 for performing display, a bus 110 for connecting them, and a hibernation execution device 10 for executing hibernation
1. A power supply control unit 102 for controlling a power supply, a load monitoring device 103 for measuring an idle time by monitoring a load, and a clock generation circuit 10 for generating a reference clock.
4. It is composed of an automatic recovery circuit 105 for automatic recovery, an interrupt detection circuit 108 for detecting an interrupt, and a peripheral circuit 109 for controlling peripheral devices.

【0027】本実施形態例において、ハイバネーション
時に電源が供給されるのは、電源を制御する電源制御部
102、自動復帰を司る自動復帰回路105、割り込み
を検知する割り込み検知回路108、周辺機器を制御す
る周辺回路109、外部との入出力を司る入出力回路1
13、外部との通信を司る通信回路114、である。な
お、これは一例であり、使用しない割り込みを扱う回路
に関してはハイバネーション時の電源供給を断つことが
可能である。さらには、周辺回路に接続される周辺機器
の電源をもハイバネーションに連動させて電力供給を停
止させるようにすることも可能である。
In the present embodiment, power is supplied during hibernation because of a power control unit 102 for controlling power, an automatic return circuit 105 for automatic recovery, an interrupt detection circuit 108 for detecting an interrupt, and peripheral devices. Peripheral circuit 109, input / output circuit 1 for external input / output
13, a communication circuit 114 that manages communication with the outside. Note that this is an example, and power supply during hibernation can be cut off for a circuit that handles an unused interrupt. Further, the power supply of the peripheral device connected to the peripheral circuit may be stopped in association with the hibernation.

【0028】本実施形態例による状態の変化を図2に示
すフローによって順を追って説明する。
The state change according to this embodiment will be described step by step with reference to the flow chart shown in FIG.

【0029】(1)コンピュータが最初に起動された
後、負荷監視装置103によりCPU106のアイドル
時間を計測し、設定値との比較を行ない、設定値に達し
ていなければアイドル時間の計測を継続する(S10
1)。
(1) After the computer is first started, the load monitoring device 103 measures the idle time of the CPU 106, compares it with the set value, and continues measuring the idle time if the set value is not reached. (S10
1).

【0030】(2)アイドル時間が設定値を越えていた
場合、自動実行プログラムの有無を確認する(S10
2)。
(2) If the idle time exceeds the set value, it is checked whether or not there is an automatic execution program (S10).
2).

【0031】(3)自動実行プログラムがある場合、自
動復帰回路105内の復帰タイマ120に自動復帰時間
をセットする(S103)。なお、復帰タイマ120に
は、自動実行プログラムの有無に関係なく任意の自動復
帰時間をセットすることも可能である。
(3) If there is an automatic execution program, the automatic recovery time is set in the recovery timer 120 in the automatic recovery circuit 105 (S103). Incidentally, an arbitrary automatic return time can be set in the return timer 120 regardless of the presence or absence of the automatic execution program.

【0032】(4)自動実行プログラムがない場合、あ
るいは自動復帰回路105のセットが終了した場合はC
PU106及びRAM111の内容の退避を行なう(S
104)。図1では、不揮発メモリ115にこの退避を
行うこととしているが、ハードディスク等の二次記憶1
12へ退避させることも可能である。ただし、ハイバネ
ーションから高速に復帰するためには不揮発メモリ11
5を用いた方が有利である。
(4) When there is no automatic execution program or when the setting of the automatic return circuit 105 is completed,
The contents of the PU 106 and the RAM 111 are saved (S
104). In FIG. 1, the evacuation is performed in the non-volatile memory 115.
It is also possible to evacuate to 12. However, in order to quickly recover from hibernation, the nonvolatile memory 11
It is more advantageous to use 5.

【0033】(5)CPU106及びRAM111の内
容の退避が終った後、CPU106,RAM111等の
停止を行ない、ハイバネーション状態へ移行する(S1
05)。
(5) After the contents of the CPU 106 and the RAM 111 have been saved, the CPU 106, the RAM 111 and the like are stopped, and the system shifts to the hibernation state (S1).
05).

【0034】(6)自動復帰回路105にセットされた
復帰タイマ120からの自動復帰時間による割り込み、
あるいは周辺回路109からの割り込み、あるいは入出
力回路113からの割り込み、あるいは通信回路114
外部からの通信による割り込みがあるまで、ハイバネー
ションの状態を続ける(S106)。
(6) An interruption due to the automatic return time from the return timer 120 set in the automatic return circuit 105,
Alternatively, an interrupt from the peripheral circuit 109, an interrupt from the input / output circuit 113, or a communication circuit 114
The hibernation state is maintained until an external communication interrupt occurs (S106).

【0035】(7)割り込み(トリガ)が発生した場
合、割り込み検知回路108は、自動復帰回路105へ
信号を送り、自動復帰回路105は電源制御部102を
通してCPU106,RAM111等への通電を行なう
(S107)。
(7) When an interrupt (trigger) occurs, the interrupt detection circuit 108 sends a signal to the automatic return circuit 105, and the automatic return circuit 105 supplies power to the CPU 106, the RAM 111, and the like through the power supply control unit 102 ( S107).

【0036】(8)CPU106,RAM111等への
通電が行なわれた後、CPU106及びRAM111の
内容の復帰を行ない、ハイバネーション状態から稼動状
態へ移行する(S108)。
(8) After power is supplied to the CPU 106, the RAM 111, and the like, the contents of the CPU 106 and the RAM 111 are restored, and the state is shifted from the hibernation state to the operating state (S108).

【0037】上記(1)〜(8)を繰り返す。The above (1) to (8) are repeated.

【0038】次に、本発明の自動復帰コンピュータをユ
ーザが操作するコンピュータとして利用する際の具体的
動作について図3を用いて説明する。
Next, a specific operation when the automatic return computer of the present invention is used as a computer operated by a user will be described with reference to FIG.

【0039】本実施形態例の自動復帰コンピュータをユ
ーザ307が直接操作するコンピュータ302とし、人
体センサー305を接続し、ハイバネーションから復帰
する割り込みとする。
The automatic return computer of the present embodiment is the computer 302 directly operated by the user 307, the human body sensor 305 is connected, and an interrupt for returning from hibernation is set.

【0040】ユーザ307が離席してコンピュータ30
2が一定時間以上アイドル状態が続いた場合、コンピュ
ータ302はハイバネーションヘ移行する。
The user 307 leaves the computer 30
If No. 2 has been idle for a certain period of time or more, the computer 302 shifts to hibernation.

【0041】ユーザ307が自席に戻ってきた場合、人
体センサー305がユーザ307を感知し、コンピュー
タ302(人体センサー305に連携する周辺回路)に
信号を送り、コンピュータ302は高速で復帰すること
でユーザ307はコンピュータ302がハイバネーショ
ンに移行して省電力を実現していたにもかかわらず、連
続して稼動していた時と同様に着席してすぐに作業を継
続することが可能である。
When the user 307 returns to his or her seat, the human body sensor 305 senses the user 307 and sends a signal to the computer 302 (peripheral circuit associated with the human body sensor 305). Reference numeral 307 indicates that even when the computer 302 has shifted to hibernation to achieve power saving, it is possible to continue working immediately after sitting down, as in the case of continuous operation.

【0042】コンピュータ302が高速で復帰する手段
としては、高速なクロックで動作するCPU106やR
AM111、不揮発メモリ115(記憶手段)などを用
いるとともに、クロック発生回路104、分周回路10
7で作成するクロックを高い周波数とする。また、割り
込みを扱う回路を高速化したり、自動復帰回路120や
電源制御部102における復帰のための動作の応答速度
を高速化したり、さらには、CPU106における、割
り込みから復帰までのステップ数を最少化したりする。
以上の手段を適宜、採用する。
As means for causing the computer 302 to return at a high speed, the CPU 106 or R operating at a high speed clock may be used.
The AM 111, the non-volatile memory 115 (storage means) and the like are used, and the clock generation circuit 104, the frequency divider 10
The clock generated in step 7 has a high frequency. Further, the speed of a circuit that handles an interrupt is increased, the response speed of an operation for returning in the automatic return circuit 120 and the power supply control unit 102 is increased, and the number of steps from the interrupt to the return in the CPU 106 is minimized. Or
The above means are appropriately adopted.

【0043】[実施形態例2]次に、本発明の第2の実
施形態例として、自動復帰コンピュータを公衆網からア
クセスされるダイアルアップサーバとし利用する際の具
体的動作について図3を用いて説明する。
[Second Embodiment] Next, as a second embodiment of the present invention, a specific operation when the automatic return computer is used as a dial-up server accessed from a public network will be described with reference to FIG. I do.

【0044】本実施形態例の自動復帰コンピュータを公
衆網308経由でLAN301にアクセスするためのダ
イアルアップサーバ303とし、モデム/TA306を
接続し、ハイバネーションから復帰する割り込みとす
る。
The automatic return computer according to the present embodiment is a dial-up server 303 for accessing the LAN 301 via the public network 308, a modem / TA 306 is connected, and an interrupt for returning from hibernation is set.

【0045】ダイアルアップサーバ303が一定時間以
上アイドル状態が続いた場合、ダイアルアップサーバ3
03はハイバネーションヘ移行する。
When the dial-up server 303 has been idle for a certain period of time or more, the dial-up server 3
03 shifts to hibernation.

【0046】公衆網308経由でモデム/TA306に
着信があった場合、モデム/TA306は着信信号を感
知し、ダイアルアップサーバ303(モデム/TA30
6に連携する通信回路)に信号を送り、ダイアルアップ
サーバ303は高速で復帰することでダイアルアップサ
ーバ303がハイバネーションに移行して、省電力を実
現していたにもかかわらず連続して稼動していた時と同
様に着信を受けることが可能である。
When a call arrives at the modem / TA 306 via the public network 308, the modem / TA 306 detects the incoming signal and sends a dial-up server 303 (modem / TA30).
6), and the dial-up server 303 resumes at a high speed, so that the dial-up server 303 shifts to hibernation and operates continuously despite power saving. It is possible to receive an incoming call in the same way as at the time.

【0047】[実施形態例3]次に、本発明の第3の実
施形態例として、自動復帰コンピュータをネットワーク
につながったサーバとし利用する際の具体的動作につい
て図3を用いて説明する。
Third Embodiment Next, as a third embodiment of the present invention, a specific operation when using an automatic return computer as a server connected to a network will be described with reference to FIG.

【0048】本実施形態例の自動復帰コンピュータをL
AN301につながったサーバ304とし、LAN30
1からのネットワークパケットを連携する通信回路を介
してハイバネーションから復帰する割り込みとする。
The automatic return computer of this embodiment is
The server 304 connected to the AN 301 and the LAN 30
It is assumed that the network packet from No. 1 is an interrupt that returns from hibernation via the associated communication circuit.

【0049】サーバ304が一定時間以上アイドル状態
が続いた場合、サーバ304はハイバネーションヘ移行
する。
If the server 304 has been idle for a certain period of time, the server 304 shifts to hibernation.

【0050】コンピュータ302あるいはダイアルアッ
プサーバ303経由のアクセスがあった場合、LAN3
01がネットワークパケットを感知し、サーバ304は
高速で復帰することでコンピュータ302あるいはダイ
アルアップサーバ303経由のアクセスヘ応答する。
When an access is made via the computer 302 or the dial-up server 303, the LAN 3
01 senses a network packet, and server 304 responds to access via computer 302 or dial-up server 303 by returning at high speed.

【0051】高速で復帰することで、サーバ304がハ
イバネーションに移行して省電力を実現していたにもか
かわらず、連続して稼動していた時と同様にネットワー
クパケットヘ応答することが可能である。
By returning at a high speed, it is possible to respond to a network packet in the same manner as when the server 304 is continuously operating, even though the server 304 has shifted to hibernation to achieve power saving. is there.

【0052】[実施形態例4]次に、本発明の第4の実
施形態例として、自動復帰コンピュータを自動実行プロ
グラムを有するサーバとし利用する際の具体的動作につ
いて図3を用いて説明する。
Fourth Embodiment Next, as a fourth embodiment of the present invention, a specific operation when using an automatic return computer as a server having an automatic execution program will be described with reference to FIG.

【0053】本実施形態例の自動復帰コンピュータをL
AN301につながったサーバ304とする。サーバ3
04が一定時間以上アイドル状態が続いた場合、サーバ
304はハイバネーションヘ移行する。
The automatic return computer of this embodiment is represented by L
It is assumed that the server 304 is connected to the AN 301. Server 3
If the idle state continues for a certain period of time, the server 304 shifts to hibernation.

【0054】その際、CPU106はcronなどの時
刻指定による自動実行プログラムがある場合、自動復帰
回路105の内部の復帰タイマ120をセットする。所
望の時間に達した際、自動復帰回路105によりサーバ
304が自動で復帰することで、cronなどの時刻指
定による自動実行プログラムを実行する。
At this time, if there is an automatic execution program by specifying time such as cron, the CPU 106 sets the return timer 120 inside the automatic return circuit 105. When the desired time is reached, the server 304 automatically returns by the automatic return circuit 105, thereby executing an automatic execution program by specifying a time such as cron.

【0055】内部の復帰タイマ120により自動で復帰
することで、サーバ304がハイバネーションに移行し
て省電力を実現していたにもかかわらず、連続して稼動
していた時と同等の自動処理の機能を実現する。
By automatically recovering by the internal recovery timer 120, the server 304 shifts to hibernation and realizes power saving, but performs the same automatic processing as when the server 304 operates continuously. Implement the function.

【0056】[0056]

【発明の効果】上記のごとく、本発明によれば、ハイバ
ネーションからの復帰が外部の回路であることから、C
PUが行う仕事が無い場合にハイバネーションヘ移行す
ることで省電力の効果が得られる。
As described above, according to the present invention, since recovery from hibernation is performed by an external circuit, C
By shifting to hibernation when there is no work to be performed by the PU, an effect of power saving can be obtained.

【0057】また、ネットワークに接続された場合に
は、ハイバネーションからの復帰がネットワークパケッ
トであることから、クライアント側はサーバ側がハイバ
ネーションの状態か否かを意識すること無く、かつ既存
クライアントのOSおよびアプリケーションになんら変
更を加えることなく通信を行うことが可能である。
When connected to the network, since the return from hibernation is a network packet, the client side does not need to be aware of whether the server side is in hibernation or not, and the OS and application of the existing client do not matter. It is possible to perform communication without making any changes to.

【0058】また、自動実行プログラムがある場合で
も、所望の時間までハイバネーションに移行することが
可能なため、サーバとしての機能を損なうことがない。
Even if there is an automatic execution program, it is possible to shift to hibernation until a desired time, so that the function as a server is not impaired.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態例による構成図FIG. 1 is a configuration diagram according to a first embodiment of the present invention;

【図2】本発明の第1の実施形態例による状態の変化を
示すフロー図
FIG. 2 is a flowchart showing a state change according to the first embodiment of the present invention.

【図3】本発明の第1、第2、第3、第4の各実施形態
例を説明する図
FIG. 3 is a diagram illustrating first, second, third, and fourth embodiments of the present invention.

【符号の説明】[Explanation of symbols]

101…ハイバネーション実行装置 102…電源制御部 103…負荷監視装置 104…クロック発生回路 105…自動復帰回路 106…CPU 107…分周回路 108…検知回路 109…周辺回路 110…バス 111…RAM 112…二次記憶 113…入出力回路 114…通信回路 115…不揮発メモリ 116…表示回路 120…復帰タイマ 301…LAN 302…コンピュータ 303…ダイアルアップサーバ 304…サーバ 305…人体センサー 306…モデム/TA 307…ユーザ 308…公衆網 DESCRIPTION OF SYMBOLS 101 ... Hibernation execution device 102 ... Power supply control unit 103 ... Load monitoring device 104 ... Clock generation circuit 105 ... Automatic recovery circuit 106 ... CPU 107 ... Division circuit 108 ... Detection circuit 109 ... Peripheral circuit 110 ... Bus 111 ... RAM 112 ... Two Next memory 113 ... Input / output circuit 114 ... Communication circuit 115 ... Non-volatile memory 116 ... Display circuit 120 ... Recovery timer 301 ... LAN 302 ... Computer 303 ... Dial-up server 304 ... Server 305 ... Human sensor 306 ... Modem / TA 307 ... User 308 ... Public network

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 CPUが行う仕事がない状態をアイドル
時間で監視する負荷監視手段と、 前記負荷監視手段が設定値を超えるアイドル時間を計測
した場合には電源制御部を制御して前記CPUおよびシ
ステムバスを停止したハイバネーション状態に移行させ
るハイバネーション実行手段と、 前記ハイバネーション状態時にも電力供給されハイバネ
ーション状態からの復帰のトリガを検知する割り込み検
知手段と、 前記ハイバネーション状態時にも電力供給され前記トリ
ガが検知された場合には前記電源制御部を制御して前記
CPUおよびシステムバスに電力供給させる自動復帰手
段と、 前記電力供給により前記ハイバネーション状態から高速
に復帰する前記CPUと、 前記ハイバネーション状態に移行する際に前記ハイバネ
ーション状態から復帰するのに必要な前記CPUの状態
および記憶内容を退避する記憶手段とを具備することを
特徴とする自動復帰コンピュータ。
1. A load monitoring means for monitoring a state in which there is no work to be performed by a CPU with an idle time, and controlling the power supply control unit when the load monitoring means measures an idle time exceeding a set value. Hibernation executing means for shifting the system bus to a hibernation state in which the system bus is stopped; interrupt detection means for detecting a trigger for returning from the hibernation state to be supplied with power even in the hibernation state; and detecting power of the power supply also in the hibernation state Automatic resetting means for controlling the power supply control unit to supply power to the CPU and the system bus when the power supply control unit is turned off, the CPU returning from the hibernation state at a high speed by the power supply, and when shifting to the hibernation state The hibernation state Automatic return computer, characterized by comprising storage means for saving the status and memory contents of the CPU required to return.
【請求項2】 前記ハイバネーション状態からの復帰の
トリガが、前記ハイバネーション状態時にも電力供給さ
れた復帰タイマによる前記ハイバネーション状態に移行
してから設定時間経過後のトリガであることを特徴とす
る請求項1記載の自動復帰コンピュータ。
2. The trigger for returning from the hibernation state is a trigger after a lapse of a set time from the transition to the hibernation state by a recovery timer supplied with power even in the hibernation state. 2. The automatic return computer according to 1.
【請求項3】 前記ハイバネーション状態からの復帰の
トリガが、前記ハイバネーション状態時にも電力供給さ
れた入出力回路における外部との入出力によるトリガで
あることを特徴とする請求項1記載の自動復帰コンピュ
ータ。
3. The computer according to claim 1, wherein the trigger for returning from the hibernation state is a trigger due to an input / output with an external device in an input / output circuit to which power is supplied even in the hibernation state. .
【請求項4】 前記ハイバネーション状態からの復帰の
トリガが、あらかじめ指定された周辺回路であって前記
ハイバネーション状態時にも電力供給された周辺回路に
おける周辺機器の制御によるトリガであることを特徴と
する請求項1記載の自動復帰コンピュータ。
4. The trigger for returning from the hibernation state is a trigger by controlling a peripheral device in a peripheral circuit designated in advance and supplied with power even in the hibernation state. Item 6. The automatic return computer according to Item 1.
【請求項5】 前記ハイバネーション状態からの復帰の
トリガが、前記ハイバネーション状態時にも電力供給さ
れ人体センサーと連携した周辺回路における前記人体セ
ンサーにより人体を感知したことによるトリガであるこ
とを特徴とする請求項1または4記載の自動復帰コンピ
ュータ。
5. The trigger for returning from the hibernation state is a trigger caused by detecting a human body by the human body sensor in a peripheral circuit which is supplied with power even in the hibernation state and cooperates with the human body sensor. Item 5. The automatic return computer according to Item 1 or 4.
【請求項6】 前記ハイバネーションヘ移行する際に特
定時間後に実行すべき自動実行プログラムがある場合に
は、前記移行の前に前記復帰タイマに前記設定時間とし
て前記特定時間をセットすることを特徴とする請求項2
記載の自動復帰コンピュータ。
6. When there is an automatic execution program to be executed after a specific time when shifting to the hibernation, the specific time is set as the set time in the return timer before the shift. Claim 2
Automatic return computer as described.
【請求項7】 前記自動復帰手段は、周辺回路を介して
接続される周辺機器の電源を前記ハイバネーション状態
ヘの移行に連動して停止させ、前記ハイバネーション状
態からの復帰に連動して復帰させるように制御するもの
であることを特徴とする請求項1記載の自動復帰コンピ
ュータ。
7. The automatic return means stops a power supply of a peripheral device connected via a peripheral circuit in conjunction with the transition to the hibernation state, and returns in synchronization with a return from the hibernation state. The automatic return computer according to claim 1, wherein the automatic return computer is controlled.
【請求項8】 前記ハイバネーション状態からの復帰の
トリガが、前記ハイバネーション状態時にも電力供給さ
れた通信回路からのネットワークパケットの感知に基づ
いたトリガであることを特徴とする請求項1記載の自動
復帰コンピュータ。
8. The automatic return according to claim 1, wherein the trigger for returning from the hibernation state is a trigger based on detection of a network packet from a communication circuit supplied with power even in the hibernation state. Computer.
JP2000251891A 2000-08-23 2000-08-23 Automatic reset computer Pending JP2002062947A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000251891A JP2002062947A (en) 2000-08-23 2000-08-23 Automatic reset computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000251891A JP2002062947A (en) 2000-08-23 2000-08-23 Automatic reset computer

Publications (1)

Publication Number Publication Date
JP2002062947A true JP2002062947A (en) 2002-02-28

Family

ID=18741230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000251891A Pending JP2002062947A (en) 2000-08-23 2000-08-23 Automatic reset computer

Country Status (1)

Country Link
JP (1) JP2002062947A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100458645C (en) * 2005-10-07 2009-02-04 株式会社东芝 Information processing apparatus and power on control method
US9411609B2 (en) 2012-09-12 2016-08-09 Denso Corporation Electronic control apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100458645C (en) * 2005-10-07 2009-02-04 株式会社东芝 Information processing apparatus and power on control method
US9411609B2 (en) 2012-09-12 2016-08-09 Denso Corporation Electronic control apparatus

Similar Documents

Publication Publication Date Title
US8522054B2 (en) Stand-by mode management method for use in a stand-by mode of a computer system with stand-by mode management module
US5809223A (en) Network hibernation system and a control method thereof
US20140157026A1 (en) Methods and apparatus for dynamically adjusting a power level of an electronic device
US20100077234A1 (en) Control of awake time in mobile device
JPH07134628A (en) Power saving control method and information processor
JPH07101376B2 (en) System restart device
US20100250972A1 (en) Reversible power transitions in a computing device
JP2001331242A (en) Information processor and method for controlling its power consumption
TW201022947A (en) Bus-handling device and method
JP3315941B2 (en) Facsimile machine
JP2002163047A (en) Portable computer system, and control method therefor
CN107515668B (en) Control method and device
JP2002062947A (en) Automatic reset computer
KR20070112660A (en) Power management apparatus and method
JP2013176878A (en) Image forming apparatus, control method of image forming apparatus and program
JP2007058593A (en) Information processor
US20130124893A1 (en) Image processing apparatus and image processing method
JP4219601B2 (en) Information processing device
TWI250419B (en) Computer system with multiple data access channels and control method thereof
JP2002082743A (en) Electronic equipment and storage medium stored with electronic equipment control program
TWI489260B (en) Stand-by management method and related management module and computer system
JPH04245518A (en) Information processor
JP3349300B2 (en) Power saving control device, portable device using the same, and power saving control method
JPH06332564A (en) Power saving control method for computer system
JP2001195161A (en) Power mode controller and its storage medium

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050215