JP2002051338A - Orthogonal transformation apparatus and orthogonal transformation method - Google Patents

Orthogonal transformation apparatus and orthogonal transformation method

Info

Publication number
JP2002051338A
JP2002051338A JP2000233656A JP2000233656A JP2002051338A JP 2002051338 A JP2002051338 A JP 2002051338A JP 2000233656 A JP2000233656 A JP 2000233656A JP 2000233656 A JP2000233656 A JP 2000233656A JP 2002051338 A JP2002051338 A JP 2002051338A
Authority
JP
Japan
Prior art keywords
period
orthogonal transformation
pixels
block
dimensional orthogonal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000233656A
Other languages
Japanese (ja)
Other versions
JP2002051338A5 (en
Inventor
Susumu Igarashi
進 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000233656A priority Critical patent/JP2002051338A/en
Publication of JP2002051338A publication Critical patent/JP2002051338A/en
Publication of JP2002051338A5 publication Critical patent/JP2002051338A5/ja
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce redundancy in processing period, when a block with pixels whose number is lower than n by n is subjected to orthogonal transformation. SOLUTION: In the case of a block 300 at a corner, only regions of effective pixels excluding a pixel supplement region are written into a storage section, and only the regions of the written effective pixels are read out from the storage section. Then, after a first one-dimensional orthogonal transformation is performed, the result of transformation is also written back into the addresses which is read out in the storage section. Thereafter, as a direction in which a one-dimensional orthogonal transformation is to be performed, the pixel data is read out with the order of horizontal and vertical directions changed in the order, and a two-dimensional orthogonal transformation is performed. At this time, the result of transforming the effective pixel region, such as the read-out in the one-dimensional orthogonal transformation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】n×n画素単位に入力される
画像データに対して直交変換を行う直交変換装置及び直
交変換方法に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to an orthogonal transformation apparatus and an orthogonal transformation method for performing orthogonal transformation on image data input in units of n × n pixels.

【0002】[0002]

【従来の技術】従来構成例において、2次元直交変換す
る入力画素ブロックの単位サイズをn×n画素とし、こ
れを直交変換ブロックと呼ぶことにする。更に例として
図3に示すように、入力画素列の基となる画像の水平・
垂直方向のサイズがそれぞれ634画素、475画素
で、入力画素ブロックの単位サイズが8×8であったと
すると、画像の端部において直交変換ブロックを生成す
るためにデータを補充する必要が生ずる。補充する値と
して一般的に画像の最端部の値を繰り返す方法が知られ
ている。
2. Description of the Related Art In a conventional configuration example, a unit size of an input pixel block to be subjected to two-dimensional orthogonal transform is set to n × n pixels, and this is referred to as an orthogonal transform block. As an example, as shown in FIG.
If the size in the vertical direction is 634 pixels and 475 pixels, respectively, and the unit size of the input pixel block is 8 × 8, it is necessary to supplement data at the end of the image to generate an orthogonal transformation block. As a value to be supplemented, a method of repeating a value at the end of an image is generally known.

【0003】以下に従来の2次元直交変換装置の構成例
と各部の処理を示す。
[0003] An example of the configuration of a conventional two-dimensional orthogonal transform apparatus and the processing of each unit will be described below.

【0004】入力画素値繰り返し部としての入力画素供
給装置は、外部情報源より入力値(入力画素列)を受け
取り、受け取った入力画素列を直交変換ブロック単位で
順次後段に送っていく。この際、処理中の直交変換ブロ
ックのサイズが単位サイズn×nに満たない場合、画像
の最端部の値を繰り返し、直交変換ブロックが単位サイ
ズを満たすように後段へ直交変換ブロックのデータを送
る。
An input pixel supply device as an input pixel value repetition unit receives an input value (input pixel row) from an external information source, and sequentially sends the received input pixel row to the subsequent stage in units of orthogonal transform blocks. At this time, if the size of the orthogonal transform block being processed is less than the unit size n × n, the value of the end portion of the image is repeated, and the data of the orthogonal transform block is transmitted to the subsequent stage so that the orthogonal transform block satisfies the unit size. send.

【0005】入力画素値繰り返し部より出力された直交
変換ブロックのデータは選択部(選択器)に入力され
る。選択器は入力画素供給装置の出力値(直交変換ブロ
ックのデータ)と1次元直交変換器の出力値(1回目の
直交変換結果)のうち、いずれかを選択して記憶部1に
出力する。選択器における選択処理は制御装置からの出
力信号に従って決定される。
The data of the orthogonal transformation block output from the input pixel value repetition unit is input to a selection unit (selector). The selector selects one of the output value of the input pixel supply device (the data of the orthogonal transform block) and the output value of the one-dimensional orthogonal transform device (the result of the first orthogonal transform) and outputs it to the storage unit 1. The selection process in the selector is determined according to the output signal from the control device.

【0006】記憶部1は直交変換ブロックのデータを直
交変換ブロックの単位サイズぶん保持し、その後示す記
憶部2に読み出していく。この際、記憶部1から直交変
換ブロックのデータの読み出しはn個(画素)ぶんを単
位として行ない、記憶部1からn個ぶん読み出しが行わ
れたら、この読み出されたn個ぶんが記憶されていた記
憶部1における記憶領域に、選択器からの出力値を新た
に書き込む。
The storage unit 1 holds the data of the orthogonal transform block for the unit size of the orthogonal transform block, and reads out the data to the storage unit 2 shown later. At this time, the reading of the data of the orthogonal transformation block from the storage unit 1 is performed in units of n (pixels), and when the reading of n units is performed from the storage unit 1, the read n units are stored. The output value from the selector is newly written in the storage area in the storage unit 1 that has been used.

【0007】以下同様にしてn×n個ぶんの値を記憶部
1から読み出し、新たなn×n個ぶんの値を記憶部1に
書き込み終えた後、記憶部1に格納されたデータに対し
て、水平方向のデータの並びと垂直方向のデータの並び
を切り換えて、n個ぶんを単位として記憶部2へ読み出
していく。記憶部1への書き込み及び読み出しの制御、
タイミングは制御装置の出力に従って行われる。
In the same manner, after reading n × n values from the storage unit 1 and writing new n × n values into the storage unit 1, the data stored in the storage unit 1 Then, the data arrangement in the horizontal direction and the data arrangement in the vertical direction are switched, and the data is read out to the storage unit 2 in units of n units. Control of writing to and reading from the storage unit 1;
Timing is performed according to the output of the control device.

【0008】記憶部1より出力されたデータは記憶部2
に入力され、直交変換ブロックの1次元方向の単位サイ
ズであるところのn個のデータが記憶部2に蓄積された
時点で、同時に1次元直交変換部へと出力する。該n個
の値を蓄積し、出力するタイミングは制御装置によって
管理され、制御装置からの制御信号を記憶部2に対して
出力し、記憶部2は制御信号のタイミングに従って動作
する。
The data output from the storage unit 1 is stored in the storage unit 2
When n data, which is the unit size in the one-dimensional direction of the orthogonal transformation block, is stored in the storage unit 2, the data is simultaneously output to the one-dimensional orthogonal transformation unit. The timing for accumulating and outputting the n values is managed by a control device, and a control signal from the control device is output to the storage unit 2, and the storage unit 2 operates according to the timing of the control signal.

【0009】1次元直交変換部は記憶部2より出力され
るn個の値に対して1次元直交変換を施して、新たなn
個の値をつくり、順次選択器及び外部(2次元直交変換
結果として)へ出力していく。
The one-dimensional orthogonal transformation unit performs one-dimensional orthogonal transformation on the n values output from the storage unit 2 to obtain a new n
These values are created and sequentially output to the selector and the outside (as a result of the two-dimensional orthogonal transformation).

【0010】制御装置は選択器、記憶部1,記憶部2の
動作タイミングを制御する。選択器に対する制御信号
は、1次元直交変換部が処理中の直交変換ブロックが1
回目の1次元直交変換を行なっていて、順次該処理結果
を出力している間は1回目の直交変換結果を選択するよ
うに、また、1次元直交変換部が処理中の直交変換ブロ
ックが2回目の1次元直交変換を行なっていて順次該処
理結果を出力している間は、次なる処理ブロックのデー
タ列(入力画素繰り返し部から出力される直交変換ブロ
ック単位の入力画素列)を選択するような信号となって
いる。
[0010] The control device controls the operation timing of the selector, the storage unit 1 and the storage unit 2. The control signal for the selector is such that the orthogonal transform block being processed by the one-dimensional orthogonal transform unit is 1
While the first one-dimensional orthogonal transformation is being performed and the processing result is sequentially output, the first orthogonal transformation result is selected. While the first one-dimensional orthogonal transformation is being performed and the processing result is sequentially output, the data string of the next processing block (input pixel string in units of orthogonal transformation blocks output from the input pixel repeating unit) is selected. It is a signal like this.

【0011】記憶部1に対する制御信号は、選択器から
の出力をn個ぶんをひとつの単位として記憶部1に書き
込み、記憶部2への出力をn個ぶんをひとつの単位とし
て記憶部1から読み出し、この書き込みと読み出しを交
互に行なうような制御信号となっている。
The control signal for the storage unit 1 is such that the output from the selector is written into the storage unit 1 in units of n units, and the output to the storage unit 2 is output from the storage unit 1 in units of n units. The control signal is such that the reading and the writing and the reading are alternately performed.

【0012】記憶部2に対する制御信号は、記憶部2内
にあるn個ぶんのバッファに対し、記憶部1より順次読
み出されてくるn個の値を順番に該n個のバッファに蓄
積されるように制御する信号となっている。
A control signal for the storage unit 2 is stored in the n buffers in order of n values sequentially read from the storage unit 1 for n buffers in the storage unit 2. Control signal.

【0013】図9は、従来例の構成における各々の要素
について、動作タイミング例を示したものである。以
下、図9を用いて従来例の動作タイミングについて説明
する。
FIG. 9 shows an operation timing example of each element in the configuration of the conventional example. Hereinafter, the operation timing of the conventional example will be described with reference to FIG.

【0014】期間11aにおいて、情報源より入力され
るブロックNの入力ブロックサイズ920が入力画素供
給装置に入力される。入力画素供給装置は入力ブロック
サイズ920の値に基いて、入力画素列を情報源からn
×nのブロックとなるまで受け取る。入力画素列912
は、期間11b、期間12b、…、期間1nbというよ
うにそれぞれn個ずつn回出力される。また、次なるブ
ロックのブロック(N+1)の場合は、期間31b、期
間32b、…、期間3nbに同様にn個ずつn回出力さ
れる。以下、これに続くブロックについても同様に出力
される。
In the period 11a, the input block size 920 of the block N input from the information source is input to the input pixel supply device. The input pixel supply device converts the input pixel column from the information source to n based on the value of the input block size 920.
Receive until the block becomes × n. Input pixel column 912
Are output n times each in a period 11b, a period 12b,..., A period 1nb. In the case of the next block (N + 1), n signals are output n times in the same manner in the period 31b, the period 32b,..., The period 3nb. Hereinafter, the subsequent blocks are similarly output.

【0015】選択器に対する制御信号917の出力は、
それぞれ期間11a、期間21a、期間31a、…の先
頭において変化する。各ブロックのデータの取り込み期
間に相当する時は、制御信号917は入力画素列912
側選択を示し、それ以外では1回目の1次元直交変換結
果側選択を示す。
The output of control signal 917 to the selector is:
Each changes at the beginning of the period 11a, the period 21a, the period 31a,. When the period corresponds to the data fetch period of each block, the control signal 917 outputs the input pixel column 912.
In other words, it indicates the first one-dimensional orthogonal transformation result side selection.

【0016】選択器の出力913は、期間11b、期間
12b、…、期間1nbにそれぞれn個ずつn回行わ
れ、これらはブロックNの入力値であり、また記憶部1
への書き込み値となる。また、期間21b、期間22
b、…、期間2nbにおいてそれぞれn個ずつn回の出
力が行われ、これらはブロックNの1回目の直交変換処
理の結果であり、また記憶部1への書き込み値となる。
また更に、期間31b、期間32b、…、期間3nbに
おいてそれぞれn個ずつn回の出力が行われ、これらは
ブロック(N+1)の入力値であり、また記憶部1への
書き込み値となる。以下、続くブロックの場合も同様に
行われる。
The output 913 of the selector is performed n times n times each in the period 11b, the period 12b,..., The period 1nb, and these are the input values of the block N.
Is the value to be written to Further, the period 21b and the period 22
b,..., n times are output n times in the period 2nb. These are the results of the first orthogonal transformation processing of the block N, and are the values written to the storage unit 1.
Further, in the period 31b, the period 32b,..., The period 3nb, n outputs are performed n times each, and these are the input values of the block (N + 1) and the write values to the storage unit 1. Hereinafter, the same applies to the subsequent blocks.

【0017】記憶部1に対する制御信号918の変化
は、期間11a、期間11b、期間12a、期間12
b、…、期間1na、期間1nb、期間21a、期間2
1b、期間22a、期間22b、…、期間2na、期間
2nb、期間31a、期間31b、期間32a、期間3
2b、…、期間3na、期間3nb、…の先頭における
タイミングで行われる。また、制御信号918は期間1
1a、期間12a、…、期間1na、期間21a、期間
22a、…、期間22a、…の期間では読み出しを、そ
れ以外の期間では書き込みを示す。尚本動作タイミング
例では、期間11a、期間12a、…、期間1naにお
ける読み出し値はブロック(N−1)の2回目の直交変
換結果を、期間11b、期間12b、…、期間1nbに
おける記憶部1への書き込み値はブロックNの入力値
を、期間21a、期間22a、…、期間2na、におけ
る記憶部1からの読み出し値はブロックNの1回目の直
交変換前の値を、期間21b、期間22b、…、期間2
nbにおける記憶部1への書き込み値はブロックNの1
回目の直交変換後の結果をそれぞれ意味する。記憶部1
からの出力値914は、期間11a、期間12a、…、
期間1naにそれぞれn個ずつn×n回記憶部1から出
力され、これらはブロック(N−1)の1回目直交変換
の結果である。また、期間21a、期間22a、…、期
間2naにそれぞれn個ずつn×n回記憶部1から出力
され、これらはブロックNの入力値である。また、期間
31a、期間32a、…、期間3naにそれぞれn個ず
つn×n回記憶部1から出力され、これらはブロックN
の1回目直交変換の結果である。
The change of the control signal 918 to the storage unit 1 is performed during the period 11a, the period 11b, the period 12a, and the period 12a.
b,..., period 1na, period 1nb, period 21a, period 2
1b, period 22a, period 22b,..., Period 2na, period 2nb, period 31a, period 31b, period 32a, period 3
2b,..., Period 3na, period 3nb,. Further, the control signal 918 is in the period 1
, Period 1na, period 21a, period 22a,..., Period 22a,... Indicates reading, and other periods indicate writing. In this operation timing example, the read value in the period 11a, the period 12a,..., The period 1na is the result of the second orthogonal transformation of the block (N-1). The write value to the block N is the input value of the block N, and the read value from the storage unit 1 in the period 21a, the period 22a,... , ..., period 2
nb, the value written to the storage unit 1 is 1 in block N.
It means the result after the second orthogonal transformation. Storage unit 1
Output values 914 from the period 11a, the period 12a,.
The data is output from the storage unit 1 n × n times n times during the period 1na, and these are the results of the first orthogonal transform of the block (N−1). .., 2na are output from the storage unit 1 n × n times, and these are input values of the block N. Further, the data is output from the storage unit 1 n times n × n times in the period 31a, the period 32a,.
Is the result of the first orthogonal transformation of.

【0018】記憶部2は、前記期間に出力される出力値
914の値を、n個ぶんずつ蓄積し、記憶部2の出力値
915として期間11b、期間12b、…、期間1n
b、期間21b、期間22b、…、期間2nb、期間3
1b、期間32b、…、期間3nb、の各先頭において
出力する。
The storage unit 2 accumulates n values of the output value 914 output during the above-described period, and stores the output value 914 as the output value 915 of the storage unit 2 during the periods 11b, 12b,.
b, period 21b, period 22b, ..., period 2nb, period 3
1b, period 32b,..., Period 3nb.

【0019】1次元直交変換部は、記憶部2からの出力
値915の入力を受け、n個ぶんの値に対して1次元直
交変換を施し、新たに生成したn個の値を順次期間11
b、期間12b、…、期間1nb、期間21b、期間2
2b、…、期間2nb、期間31b、期間32b、…、
期間3nb、…、のタイミングで出力していく。この
際、期間11b、期間12b、…、期間1nbにおける
1次元直交変換部の出力値916はブロック(N−1)
の2次元直交変換結果を意味し、期間21b、期間22
b、…、期間2nbにおける出力値916はブロックN
の1回目の1次元直交変換結果を意味し、期間31b、
期間32b、…、期間3nbにおける出力値916はブ
ロックNの2次元直交変換結果を意味することになる。
The one-dimensional orthogonal transformation unit receives the input of the output value 915 from the storage unit 2, performs one-dimensional orthogonal transformation on n values, and sequentially generates the newly generated n values for the period 11.
b, period 12b,..., period 1nb, period 21b, period 2
, Period 2nb, period 31b, period 32b,.
Output at the timing of the period 3nb,. At this time, the output value 916 of the one-dimensional orthogonal transform unit in the period 11b, the period 12b,...
Means the two-dimensional orthogonal transformation result of period 21b and period 22
b,..., the output value 916 in the period 2nb is the block N
Means the result of the first one-dimensional orthogonal transformation of
The output value 916 in the period 32b,..., 3nb means the result of the two-dimensional orthogonal transformation of the block N.

【0020】図4は、記憶部1での値の読み出し順序に
ついて説明した図である。
FIG. 4 is a diagram for explaining the reading order of values in the storage unit 1.

【0021】同図の(a)に示した順序が、直交変換ブ
ロック単位における値の入力順序であるとすると、各直
交変換ブロックにおける1回目の1次元変換のための記
憶部1からの読み出し順序は同図(a)に示した順序
で、各直交変換ブロックにおける2回目の1次元変換の
ための記憶部1からの読み出し順序は同図(b)に示し
た順序になる。このように1回目と2回目の1次元変換
のための読み出し順序を、行方向と列方向とにそれぞれ
切り換えて行なうことにより、2次元の直交変換を実現
する。
Assuming that the order shown in FIG. 2A is the input order of values in units of orthogonal transform blocks, the order of reading from the storage unit 1 for the first one-dimensional conversion in each orthogonal transform block. Is the order shown in FIG. 7A, and the reading order from the storage unit 1 for the second one-dimensional conversion in each orthogonal transformation block is the order shown in FIG. As described above, the two-dimensional orthogonal transformation is realized by switching the reading order for the first and second one-dimensional transformations in the row direction and the column direction, respectively.

【0022】[0022]

【発明が解決しようとする課題】ところが従来の構成で
は、画素補充領域を含むブロックの処理においても画素
補充領域を含まないブロックの処理と同程度の処理期間
を要し、画像全体の処理期間が冗長になってしまうとい
う問題があった。
However, in the conventional configuration, the processing of the block including the pixel replacement area requires the same processing time as the processing of the block not including the pixel replacement area, and the processing time of the entire image is reduced. There was a problem that it became redundant.

【0023】本発明は以上の問題点に対して鑑みてなさ
れたものであり、n×n画素に満たないブロックに対し
て直交変換を行う際、処理期間の冗長を軽減する直交変
換装置及び直交変換方法を提供することを目的とする。
The present invention has been made in view of the above problems, and when performing orthogonal transformation on a block having less than n × n pixels, an orthogonal transformation apparatus and an orthogonal transformation apparatus for reducing redundancy in a processing period. It is intended to provide a conversion method.

【0024】[0024]

【課題を解決するための手段】本発明の目的を達成する
ために、例えば本発明の直交変換装置は以下の構成を備
える。すなわち、n×n画素単位に入力される画像デー
タと、1次元の直交変換された画像データのいずれかを
選択する第1の選択手段と、前記第1選択手段で選択さ
れた画像データを記憶する記憶手段と、前記記憶手段に
記憶された画像データを水平方向又は垂直方向にn画素
単位に抽出する抽出手段と、前記抽出手段で抽出された
画素データからn画素を選択的に取り出す第2の選択手
段と、前記第2の選択手段により選択的に取り出された
画素データに対して1次元の直交変換を行う直交変換手
段と、n×n画素に満たないブロックに対して、前記抽
出手段による抽出方向を変更すると共に、前記第2の選
択手段による選択方法を変更するように制御する制御手
段とを備える。
In order to achieve the object of the present invention, for example, an orthogonal transform apparatus of the present invention has the following arrangement. That is, the image data input in units of n × n pixels, the first selecting means for selecting one of the one-dimensional orthogonally transformed image data, and the image data selected by the first selecting means are stored. Storage means for extracting the image data stored in the storage means in units of n pixels in a horizontal or vertical direction, and a second means for selectively extracting n pixels from the pixel data extracted by the extraction means. Selection means, orthogonal transformation means for performing one-dimensional orthogonal transformation on pixel data selectively extracted by the second selection means, and extraction means for blocks less than n × n pixels. And control means for controlling so as to change the selection direction by the second selection means.

【0025】[0025]

【発明の実施の形態】以下添付図面に従って、本発明を
好適な実施形態に従って詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail according to preferred embodiments with reference to the accompanying drawings.

【0026】図1に本実施形態における2次元直交変換
装置の構成を示す。
FIG. 1 shows the configuration of a two-dimensional orthogonal transform apparatus according to this embodiment.

【0027】111は外部情報供給源より入力される処
理対象画像の入力値であり、該入力値は直交変換する単
位としてn画素×n画素単位にブロック分割されてくる
ものとする。
Reference numeral 111 denotes an input value of an image to be processed, which is input from an external information supply source. It is assumed that the input value is divided into blocks of n pixels × n pixels as a unit for orthogonal transformation.

【0028】101は選択部で、外部情報供給源より入
力される処理対象画像の入力値111及び1次元直交変
換部105の出力116及び制御装置106の出力11
7を入力とし、外部情報供給源からの入力値111と1
次元直交変換部105からの出力値116のうちいずれ
かを選択してその値を出力値112として出力する。外
部情報供給源からの入力値111と1次元直交変換部1
05からの出力値116のうちいずれを選択するかは出
力117によって制御される。
Reference numeral 101 denotes a selection unit, which is an input value 111 of an image to be processed input from an external information supply source, an output 116 of the one-dimensional orthogonal transformation unit 105, and an output 11 of the control unit 106.
7 as input, and input values 111 and 1 from the external information source.
One of the output values 116 from the dimensional orthogonal transform unit 105 is selected and the value is output as the output value 112. Input value 111 from external information source and one-dimensional orthogonal transform unit 1
Which one of the output values 116 from 05 is selected is controlled by the output 117.

【0029】102は記憶部で、選択部101からの出
力値112及び制御装置106からの出力値118を入
力とし、出力値113を出力する。
Reference numeral 102 denotes a storage unit which receives an output value 112 from the selection unit 101 and an output value 118 from the control unit 106 and outputs an output value 113.

【0030】記憶部102は選択部101からの出力値
112を最大で直交変換ブロックの単位サイズ(n×
n)ぶん保持し、その後示す記憶部103に読み出し、
必要なぶんだけ読み出しが行われたら選択部101の出
力値112を該直前に読み出したアドレスに対し新たに
書き込む。以下同様にして最大n×n個ぶんの値を読み
出し、新たな最大n×n個ぶんの値を書き込み終えた
後、水平方向のデータの並びと垂直方向のデータの並び
とを切り換えて、n個ぶんを単位として記憶部103へ
読み出していく。記憶部102への書き込み及び読み出
しの制御、タイミングは制御装置106の出力118に
従って行われる。
The storage unit 102 stores the output value 112 from the selection unit 101 up to the unit size (n ×
n) hold it, read it out to the storage unit 103 shown later,
When reading is performed as much as necessary, the output value 112 of the selecting unit 101 is newly written to the address read immediately before. Thereafter, in the same manner, a maximum of n × n values are read out, and after a new maximum of n × n values are written, the data arrangement in the horizontal direction and the data arrangement in the vertical direction are switched to n. The data is read out to the storage unit 103 on a unit basis. Control and timing of writing and reading to and from the storage unit 102 are performed according to an output 118 of the control device 106.

【0031】例えば、図3に示した画像サイズ及び直交
変換ブロックのサイズであれば、同図の端ブロック30
0の場合、端ブロック300の画素補充領域を除いた有
効画素の領域のみを記憶部102に書き込み、記憶部1
02からの読み出しも書き込んだ該有効画素の領域のみ
を読み出し、1回目の1次元直交変換を行なった後、変
換結果を同様に記憶部102の該読み出したアドレスに
対して書き戻す。その後1次元直交変換を行う方向とし
て、水平、垂直方向の順序を切り換えて読み出し、2回
目の1次元直交変換を行なう。この際にも、1回目の1
次元直交変換の際の読み出しと同様に、有効画素領域を
変換した結果のみを読み出す。
For example, if the image size and the size of the orthogonal transformation block shown in FIG.
In the case of 0, only the effective pixel area excluding the pixel replacement area of the end block 300 is written in the storage unit 102, and the storage unit 1
After reading out only the area of the effective pixel from which the readout from 02 has been written, the first one-dimensional orthogonal transformation is performed, and then the conversion result is similarly written back to the read address in the storage unit 102. Thereafter, as the direction in which the one-dimensional orthogonal transformation is performed, the order of the horizontal and vertical directions is switched and read out, and the second one-dimensional orthogonal transformation is performed. In this case, the first 1
As in the reading at the time of the dimensional orthogonal transform, only the result obtained by converting the effective pixel area is read.

【0032】また、図3の端ブロック301を処理する
場合には、端ブロック301の画素補充領域を除いた有
効画素の領域のみを記憶部102に書き込み、読み出し
も有効画素領域のみを行なう。その後同様に1回目の1
次元直交変換を行なった後、変換結果を記憶部102の
該読み出しを行なったアドレスに対して書き戻し、水
平、垂直方向の順序を切り換えて読み出し、2回目の1
次元直交変換を行なう。またこの際にも、有効画素領域
を変換した結果のみを読み出すようにする。
When processing the end block 301 of FIG. 3, only the effective pixel area excluding the pixel supplement area of the end block 301 is written in the storage unit 102, and readout is performed only in the effective pixel area. Then the first 1
After performing the dimensional orthogonal transform, the conversion result is written back to the read address of the storage unit 102, and the read is performed by switching the order in the horizontal and vertical directions.
Performs dimensional orthogonal transformation. Also at this time, only the result obtained by converting the effective pixel area is read.

【0033】記憶部102より出力された値113は記
憶部103に入力され、最大でn個ぶんのデータが蓄積
された時点で選択部104に出力される。該出力値は、
n個ぶんのデータを並列に転送するように設けられた信
号線114を通して、選択部104に入力される。
The value 113 output from the storage unit 102 is input to the storage unit 103, and is output to the selection unit 104 when a maximum of n pieces of data have been accumulated. The output value is
The data is input to the selection unit 104 through a signal line 114 provided to transfer n pieces of data in parallel.

【0034】選択部104は信号線114を通して入力
したn個ぶんのデータのうち、必要なデータのみを選択
し、n個ぶんのデータを並列に転送すべく設けられた信
号線115に出力する。この際、選択部104はn個ぶ
んの入力114のうち、どれを選択するかは制御装置1
06の出力120によって決定される。
The selecting section 104 selects only necessary data from the n pieces of data input through the signal line 114 and outputs the selected data to a signal line 115 provided to transfer the n pieces of data in parallel. At this time, the selecting unit 104 determines which one of the n input units 114 is to be selected by the control unit 1.
06 output 120.

【0035】例えば、図3の端ブロック301を処理す
る場合には、前記2回目の1次元直交変換を行なった結
果は、信号線114のうち114(1)〜114(2)
にのみ現れるとすると、選択部104は115(2)〜
115(n)の信号線には全て信号線114(2)を通
る値を選択してそれぞれ信号線115(2)〜115
(n)に出力する。
For example, when processing the end block 301 shown in FIG. 3, the result of the second one-dimensional orthogonal transformation is that 114 (1) to 114 (2) of the signal lines 114.
, The selection unit 104 determines 115 (2) to
For the signal lines 115 (n), values passing through the signal lines 114 (2) are all selected, and the signal lines 115 (2) to 115 (115) are respectively selected.
(N).

【0036】1次元直交変換部105は選択部104よ
り信号線115を介して出力されるn個の値に対し、1
次元直交変換を施して新たなn個の値116を作成し、
順次選択部101及び外部へ(外部には2次元直交変換
結果として)出力していく。
The one-dimensional orthogonal transform unit 105 compares the n values output from the selection unit 104 via the signal line 115 by 1
Perform a dimensional orthogonal transformation to create new n values 116,
The data is sequentially output to the selection unit 101 and the outside (to the outside, as a two-dimensional orthogonal transformation result).

【0037】制御装置106は選択部101,記憶部1
02,記憶部103及び選択部104の動作を制御す
る。制御信号117は、1次元直交変換部105が処理
中の直交変換ブロックが1回目の1次元変換を行なって
いて、順次該処理結果を出力している間は当該処理結果
116を選択するように、また、1次元直交変換部10
5が処理中の直交変換ブロックが2回目の1次元変換を
行なっていて順次該処理結果を出力している間は、次な
る処理ブロックのデータ列であるところの外部情報供給
源からの入力値111を選択するような信号となってい
る。
The control unit 106 includes the selection unit 101 and the storage unit 1
02, the operation of the storage unit 103 and the operation of the selection unit 104 are controlled. The control signal 117 selects the processing result 116 while the orthogonal transformation block being processed by the one-dimensional orthogonal transformation unit 105 is performing the first one-dimensional transformation and sequentially outputting the processing result. And a one-dimensional orthogonal transform unit 10
While the orthogonal transformation block 5 being processed is performing the second one-dimensional transformation and sequentially outputting the processing result, the input value from the external information supply source, which is the data string of the next processing block, The signal is such that 111 is selected.

【0038】記憶部102への制御信号118は、選択
部101の出力112を最大n個ぶんをひとつの単位と
して書き込み、記憶部103への出力を最大n個ぶんを
ひとつの単位として読み出し、この書き込みと読み出し
を交互に行なうような制御信号となっている。
The control signal 118 to the storage unit 102 writes the output 112 of the selection unit 101 at a maximum of n units as one unit, and reads the output to the storage unit 103 at a maximum of n units as one unit. The control signal is such that writing and reading are alternately performed.

【0039】記憶部103への制御信号119は、記憶
部103内にあるn個ぶんのバッファに対し、記憶部1
02より順次読み出されてくる最大n個の値を順番に該
バッファに蓄積されるように記憶部103を制御する信
号となっている。選択部104への制御信号120は、
信号線114を介して入力されるn個ぶんの入力データ
のうち、必要なデータのみを選択し、n個ぶんの出力デ
ータを信号線115を介して出力させるよう、選択部1
04を制御する信号となっている。
The control signal 119 to the storage unit 103 is transmitted to n storage buffers in the storage unit 103 by the storage unit 1.
The signal is a signal for controlling the storage unit 103 so that a maximum of n values sequentially read from 02 are sequentially stored in the buffer. The control signal 120 to the selection unit 104 is
The selection unit 1 selects only necessary data from n pieces of input data input via the signal line 114 and outputs n pieces of output data via the signal line 115.
04.

【0040】図2は、図1に示された各々の要素につい
て、動作タイミング例を示したものである。以下、図1
及び図2を用いて本実施形態における直交変換装置の動
作タイミングについて説明する。なお、本動作タイミン
グ例では、直交変換ブロックサイズをn画素×n画素で
あるとする。
FIG. 2 shows an example of operation timing for each element shown in FIG. Hereinafter, FIG.
The operation timing of the orthogonal transform apparatus according to the present embodiment will be described with reference to FIG. In this operation timing example, it is assumed that the orthogonal transform block size is n pixels × n pixels.

【0041】期間11aにおいて、情報源より入力され
るブロックNの入力ブロックサイズ121が制御装置1
06に入力される。なお本動作タイミング例では、ブロ
ックNが画像の端ブロックであり、またブロックNの直
交変換ブロックサイズは、水平方向2画素、垂直方向n
画素であるとする。よって、入力データ111は、期間
11b、期間12bというようにそれぞれn個(n画
素)ずつ2回選択部101に入力される(結果としてn
×2のサイズのブロックデータが入力される)。また、
次なるブロックのブロック(N+1)の場合は、期間3
1b、期間32b、…、期間3nbに同様にn個ずつn
回選択部101に入力される(結果としてn×nのサイ
ズのブロックが入力される)。以下、これに続くブロッ
クについても同様に入力される。
In the period 11a, the input block size 121 of the block N input from the information source is
06. In this operation timing example, the block N is the end block of the image, and the orthogonal transform block size of the block N is 2 pixels in the horizontal direction and n in the vertical direction.
Let it be a pixel. Therefore, the input data 111 is input to the selecting unit 101 twice (n pixels each) twice in the period 11b and the period 12b (resulting in n
× 2 size block data is input). Also,
In the case of the next block (N + 1), period 3
1b, period 32b,..., Period 3nb
Is input to the time selection unit 101 (as a result, a block of size n × n is input). Hereinafter, the subsequent blocks are similarly input.

【0042】選択部101に対する制御信号117は、
それぞれ期間11a、期間21a、期間31a、…の先
頭において変化する。つまり、各ブロックのデータの取
り込み期間に相当する時は、制御信号117は入力デー
タ111側選択を示し、それ以外では1次元直交変換部
105からの出力116側選択を示す。入力データ11
1は、期間11b、期間12bにそれぞれn個ずつ2回
選択部101に入力され、これらはブロックNの入力値
であり、また記憶部102への書き込み値112とな
る。また、期間21b、期間22bにおいてそれぞれn
個ずつ2回の出力が行われ、これらはブロックNの1回
目の直交変換処理の結果116であり、また記憶部10
3への書き込み値となる。また更に、期間31b、期間
32b、…、期間3nbにおいてそれぞれn個ずつn回
の出力が行われ、これらはブロック(N+1)の入力値
であり、また記憶部102への書き込み値となる。以
下、続くブロックの場合も同様に行われる。
The control signal 117 for the selector 101 is:
Each changes at the beginning of the period 11a, the period 21a, the period 31a,. That is, when the period corresponds to the data capturing period of each block, the control signal 117 indicates the selection of the input data 111 side, and otherwise indicates the selection of the output 116 side from the one-dimensional orthogonal transform unit 105. Input data 11
1 is input twice to the selection unit 101 twice each in the period 11b and the period 12b, and these are the input values of the block N and the write values 112 to the storage unit 102. Further, in the period 21b and the period 22b, n
The output is performed twice each time, and these are the results 116 of the first orthogonal transformation processing of the block N.
3 is the value to be written. Further, in the period 31b, the period 32b,..., The period 3nb, n outputs are performed n times each, and these are the input values of the block (N + 1) and the write values to the storage unit 102. Hereinafter, the same applies to the subsequent blocks.

【0043】記憶部102に対する制御信号118の変
化は、期間11a、期間11b、期間12a、期間12
b、期間13a、期間14a、…、期間1na、期間2
1a、期間21b、期間22a、期間22b、期間31
a、期間31b、期間32a、期間32b、…、期間3
na、期間3nb、…の先頭におけるタイミングで行わ
れる。また、制御信号118は読み出しあるいは書き込
みを同図に示したようなタイミングで示す。尚本動作タ
イミング例では、期間11a、期間12a、…、期間1
naにおける読み出し値はブロック(N−1)の2回目
の1次元直交変換結果116を、期間11b、期間12
bにおける記憶部102への書き込み値はブロックNの
入力値を、期間21a、期間22aにおける記憶部10
2からの読み出し値はブロックNの1回目の1次元直交
変換前の値を、期間21b、期間22bにおける記憶部
103への書き込み値はブロックNの1回目の1次元直
交変換後の結果をそれぞれ意味する。
The change of the control signal 118 with respect to the storage unit 102 includes the period 11a, the period 11b, the period 12a, and the period 12
b, period 13a, period 14a, ..., period 1na, period 2
1a, period 21b, period 22a, period 22b, period 31
a, period 31b, period 32a, period 32b, ..., period 3
, na, 3nb,... at the beginning of the period. The control signal 118 indicates read or write at the timing shown in FIG. In this operation timing example, the period 11a, the period 12a,.
The read value at na is calculated based on the second one-dimensional orthogonal transformation result 116 of the block (N−1) in the period 11 b and the period 12.
The write value to the storage unit 102 in b is the input value of the block N and the storage unit 10 in the period 21a and the period 22a.
The read value from block 2 is the value before the first one-dimensional orthogonal transform of the block N, and the write value to the storage unit 103 in the periods 21b and 22b is the result after the first one-dimensional orthogonal transform of the block N. means.

【0044】記憶部102からの出力値113は、期間
11a、期間12a、…、期間1naにそれぞれn個ず
つn回出力され、これらはブロック(N−1)の1回目
の1次元直交変換の結果である。また、期間21a、期
間22aにそれぞれn個ずつ2回出力され、これらはブ
ロックNの入力値である。また、期間31a、期間32
a、…、期間3naにそれぞれ2個ずつn回出力され、
これらはブロックNの1回目の1次元直交変換の結果で
ある。
The output value 113 from the storage unit 102 is output n times in each of the period 11a, the period 12a,..., The period 1na, n times. The result. Further, n signals are output twice in each of the period 21a and the period 22a, and these are input values of the block N. Further, the period 31a and the period 32
a,..., two times each in the period 3na, output n times,
These are the results of the first one-dimensional orthogonal transformation of block N.

【0045】記憶部103は、前記期間に出力される記
憶部102からの出力値113の値を、n個ぶんあるい
は2個ぶんずつ蓄積し、信号線114を介して期間11
b、期間12b、期間13a、期間14a、…、期間1
na、期間21b、期間22b、期間31b、期間32
b、…、期間3nb、の各先頭において出力する。
The storage unit 103 accumulates n or two output values 113 output from the storage unit 102 during the above-mentioned period, and stores the output value 113 via the signal line 114 for the period 11.
b, period 12b, period 13a, period 14a,..., period 1
na, period 21b, period 22b, period 31b, period 32
,..., at the beginning of each period 3 nb.

【0046】選択部104は、前記期間に信号線114
を介して出力されるn個あるいは2個の値より選択し、
後述する方法でn個ぶんの出力値を信号線115を介し
て期間11b、期間12b、期間13a、期間14a、
…、期間1na、期間21b、期間22b、期間31
b、期間32b、…、期間3nb、の各先頭において出
力する。
The selection unit 104 controls the signal line 114 during the period.
Select from n or two values output via
In a method to be described later, n output values are output via the signal line 115 to the periods 11b, 12b, 13a, 14a,
..., period 1na, period 21b, period 22b, period 31
b, period 32b,..., period 3nb.

【0047】1次元直交変換部105は、信号線115
を介して入力した値を受け、n個ぶんの値に対して1次
元直交変換を施し、新たに生成したn個の値を順次期間
11b、期間12b、期間13a、期間14a、…、期
間1na、期間21b、期間22b、期間31b、期間
32b、…、期間3nb、…、のタイミングで出力して
いく。この際、期間11b、期間12b、期間13a、
期間14a、…、期間1naにおける1次元直交変換部
105の出力値116はブロック(N−1)の2次元直
交変換結果を意味し、期間21b、期間22bにおける
出力値116はブロックNの1回目の1次元直交変換結
果を意味し、期間31b、期間32b、…、期間3nb
における出力値116はブロックNの2次元直交変換結
果を意味することになる。
The one-dimensional orthogonal transform unit 105 includes a signal line 115
, And performs a one-dimensional orthogonal transformation on n values, and sequentially generates n values newly generated in a period 11b, a period 12b, a period 13a, a period 14a,..., A period 1na , Period 21b, period 22b, period 31b, period 32b,..., Period 3nb,. At this time, the period 11b, the period 12b, the period 13a,
The output value 116 of the one-dimensional orthogonal transform unit 105 in the periods 14a, ..., 1na means the result of the two-dimensional orthogonal transform of the block (N-1), and the output value 116 in the periods 21b and 22b is the first time of the block N , The period 31b, period 32b,..., Period 3nb
Means the two-dimensional orthogonal transform result of the block N.

【0048】図5は、直交変換ブロックサイズn×nが
8×8、現処理入力ブロックのサイズが2×8画素の場
合の記憶部103での値の読み出しおよび書き込み順序
について説明した図である。
FIG. 5 is a diagram for explaining the reading and writing order of values in the storage unit 103 when the orthogonal transformation block size n × n is 8 × 8 and the size of the current processing input block is 2 × 8 pixels. .

【0049】図5(a)において矢印で示した順序が、
直交変換ブロック単位における値の入力順序であるとす
ると、ブロックNにおける1回目の1次元変換のための
記憶部103からの読み出し順序は同図(b)に示した
順序で、各直交変換ブロックにおける2回目の1次元直
交変換のための記憶部103からの読み出し順序は同図
(a)に示した順序になる。また、該入力ブロックが上
述のブロックNであるとすると、ブロックNの1回目の
1次元直交変換処理の期間において選択部104による
信号線115は、図8(a)に示すとおり、信号線11
4を介して入力したn個の値をそのまま1対1で信号線
115に出力する。また、ブロックNの2回目の1次元
直交変換処理の期間において、選択部104による信号
線115は、同じく図8(b)のようになる。このよう
に1回目と2回目の1次元変換のための読み出し順序
を、行方向と列方向とにそれぞれ切り換えて行なうこと
により、2次元の直交変換を実現し、且つこのように画
素補充領域を含む端ブロックの処理は記憶部103から
の読み出し、書き込みを最小限度に押えることにより、
全体としての処理期間を短くすることができる。
The order indicated by the arrows in FIG.
Assuming that the input order is the value in the unit of the orthogonal transform block, the order of reading from the storage unit 103 for the first one-dimensional conversion in the block N is the order shown in FIG. The order of reading from the storage unit 103 for the second one-dimensional orthogonal transformation is the order shown in FIG. Further, assuming that the input block is the above-described block N, the signal line 115 by the selection unit 104 during the period of the first one-dimensional orthogonal transformation processing of the block N is, as shown in FIG.
The n values input via the line 4 are directly output to the signal line 115 on a one-to-one basis. Also, during the period of the second one-dimensional orthogonal transformation processing of the block N, the signal line 115 by the selection unit 104 is also as shown in FIG. As described above, the reading order for the first and second one-dimensional conversions is switched in the row direction and the column direction, respectively, to perform the two-dimensional orthogonal conversion. The processing of the end blocks, including reading and writing from the storage unit 103, is minimized by minimizing
The processing period as a whole can be shortened.

【0050】また、他の例として図6は、直交変換ブロ
ックサイズn×nが8×8、現処理入力ブロックのサイ
ズが8×2画素の場合の記憶部103での値の読み出し
および書き込み順序について説明した図である。
FIG. 6 shows another example of the sequence of reading and writing values in the storage section 103 when the orthogonal transform block size n × n is 8 × 8 and the size of the current processing input block is 8 × 2 pixels. FIG.

【0051】図6(a)に示した順序が、直交変換ブロ
ック単位における値の入力順序であるとすると、ブロッ
クNにおける1回目の1次元直交変換のための記憶部1
03からの読み出し順序は同図(a)に示した順序で、
各直交変換ブロックにおける2回目の1次元直交変換の
ための記憶部103からの読み出し順序は同図(b)に
示した順序になる。また、該入力ブロックがブロックN
であるとすると、ブロックNの1回目直交変換処理期間
において、選択部104による信号線115は、図8
(a)のようになり、ブロックNの2回目直交変換期間
において、選択される信号線115は、同じく図8
(b)のようになる。
Assuming that the order shown in FIG. 6A is the input order of values in units of orthogonal transform blocks, the storage unit 1 for the first one-dimensional orthogonal transform in the block N
03, the reading order is the order shown in FIG.
The order of reading from the storage unit 103 for the second one-dimensional orthogonal transform in each orthogonal transform block is the order shown in FIG. The input block is a block N
In the first orthogonal transformation processing period of the block N, the signal line 115 by the selection unit 104
As shown in FIG. 8A, in the second orthogonal transformation period of the block N, the selected signal line 115
(B).

【0052】また、他の例として図7は、直交変換ブロ
ックサイズn×nが8×8、現処理入力ブロックのサイ
ズが2×3画素の場合の記憶部103での値の読み出
し、及び書き込み順序について説明した図である。
FIG. 7 shows another example of reading and writing of values in the storage unit 103 when the orthogonal transform block size n × n is 8 × 8 and the size of the current processing input block is 2 × 3 pixels. It is a figure explaining an order.

【0053】図7(a)に示した順序が、直交変換ブロ
ック単位における値の入力順序であるとすると、ブロッ
クNにおける1回目の1次元直交変換のための記憶部1
03からの読み出し順序は同図(b)に示した順序で、
該1回目の1次元直交変換変換の結果を記憶部103に
書きもどす順序は同図(c)に示した順序で、各直交変
換ブロックにおける2回目の1次元直交変換のための記
憶部103からの読み出し順序は同図(d)に示した順
序になる。この際、入力ブロックの水平画素サイズ<垂
直画素サイズであるために上記のような順序にしてい
る。また、該入力ブロックがブロックNであるとする
と、ブロックNの1回目の1次元直交変換処理の期間に
おいて、選択部104による信号線115は、図8
(c)のようになり、ブロックNの2回目直交変換期間
において、選択部104による信号線115は、同じく
図8(b)のようになる。
Assuming that the order shown in FIG. 7A is the input order of values in the unit of the orthogonal transformation block, the storage unit 1 for the first one-dimensional orthogonal transformation in the block N
03, the reading order is the order shown in FIG.
The order in which the result of the first one-dimensional orthogonal transformation is written back to the storage unit 103 is the order shown in FIG. Are read out in the order shown in FIG. At this time, the order is as described above because the horizontal pixel size of the input block <the vertical pixel size. Further, assuming that the input block is a block N, the signal line 115 by the selection unit 104 is connected to the signal line 115 in FIG.
As shown in FIG. 8C, during the second orthogonal transformation period of the block N, the signal line 115 by the selection unit 104 is also as shown in FIG.

【0054】以上の説明により、本実施形態における直
交変換装置及びその方法によれば、n×n画素に満たな
いブロックに対して、選択部101が水平方向又は垂直
方向にn画素単位で抽出する際の抽出方向を制御装置1
06により変更するように制御することができると共
に、抽出された画素データからn画素を選択的に取り出
す際の選択方法を制御装置106により変更するように
制御することができ、n×n画素に満たないブロックに
対しても2次元直交変換を行うことができる。
As described above, according to the orthogonal transformation apparatus and method of the present embodiment, the selection unit 101 extracts blocks less than n × n pixels in units of n pixels in the horizontal or vertical direction. Control device 1
06, and can be controlled by the control device 106 to change the selection method when selectively extracting n pixels from the extracted pixel data. Two-dimensional orthogonal transform can be performed on blocks less than the number of blocks.

【0055】[0055]

【発明の効果】以上説明したとおり本発明によれば、n
×n画素に満たないブロックに対して直交変換を行う
際、処理期間の冗長を軽減することができる。
As described above, according to the present invention, n
When performing an orthogonal transformation on a block less than × n pixels, redundancy in a processing period can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態における2次元直交変換装置
の構成を示す図である。
FIG. 1 is a diagram illustrating a configuration of a two-dimensional orthogonal transform device according to an embodiment of the present invention.

【図2】本発明の実施形態における2次元直交変換装置
の動作タイミング例を示す図である。
FIG. 2 is a diagram illustrating an example of operation timing of the two-dimensional orthogonal transform device according to the embodiment of the present invention.

【図3】入力する画像を直交変換する単位にブロック分
割した例を示す図である。
FIG. 3 is a diagram illustrating an example in which an input image is divided into blocks in units of orthogonal transformation.

【図4】従来例で記憶部1での値の読み出し順序につい
て説明した図である。
FIG. 4 is a diagram illustrating a reading order of values in a storage unit 1 in a conventional example.

【図5】直交変換ブロックサイズn×nが8×8、現処
理入力ブロックのサイズが2×8画素の場合の記憶部1
03での値の読み出しおよび書き込み順序について説明
した図である。
FIG. 5 is a storage unit 1 in a case where the orthogonal transform block size n × n is 8 × 8 and the size of the current processing input block is 2 × 8 pixels.
FIG. 11 is a diagram for explaining a reading and writing order of values at 03.

【図6】直交変換ブロックサイズn×nが8×8、現処
理入力ブロックのサイズが8×2画素の場合の記憶部1
03での値の読み出しおよび書き込み順序について説明
した図である。
FIG. 6 shows a storage unit 1 in a case where the orthogonal transformation block size n × n is 8 × 8 and the size of the current processing input block is 8 × 2 pixels.
FIG. 11 is a diagram for explaining a reading and writing order of values at 03.

【図7】直交変換ブロックサイズn×nが8×8、現処
理入力ブロックのサイズが2×3画素の場合の記憶部1
03での値の読み出し、及び書き込み順序について説明
した図である。
FIG. 7 is a storage unit 1 when the orthogonal transform block size n × n is 8 × 8 and the size of the current processing input block is 2 × 3 pixels.
FIG. 11 is a diagram for explaining the reading and writing order of values at 03.

【図8】信号線114と信号線115との関係を示す図
である。
FIG. 8 is a diagram illustrating a relationship between a signal line 114 and a signal line 115;

【図9】従来の2次元直交変換装置の動作タイミング例
を示した図である。
FIG. 9 is a diagram showing an example of operation timing of a conventional two-dimensional orthogonal transform device.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 n×n画素単位に入力される画像データ
と、1次元の直交変換された画像データのいずれかを選
択する第1の選択手段と、 前記第1選択手段で選択された画像データを記憶する記
憶手段と、 前記記憶手段に記憶された画像データを水平方向又は垂
直方向にn画素単位に抽出する抽出手段と、 前記抽出手段で抽出された画素データからn画素を選択
的に取り出す第2の選択手段と、 前記第2の選択手段により選択的に取り出された画素デ
ータに対して1次元の直交変換を行う直交変換手段と、 n×n画素に満たないブロックに対して、前記抽出手段
による抽出方向を変更すると共に、前記第2の選択手段
による選択方法を変更するように制御する制御手段とを
備えることを特徴とする直交変換装置。
A first selection unit that selects one of image data input in units of n × n pixels and one-dimensional orthogonally transformed image data; and an image selected by the first selection unit. Storage means for storing data; extraction means for extracting image data stored in the storage means in units of n pixels in a horizontal or vertical direction; and selectively selecting n pixels from the pixel data extracted by the extraction means. Second selecting means for extracting, orthogonal transform means for performing one-dimensional orthogonal transform on the pixel data selectively extracted by the second selecting means, and for a block less than n × n pixels, Control means for changing the direction of extraction by the extracting means and controlling the selection method by the second selecting means.
【請求項2】 前記n×n画素に満たないブロックは、
画像の端部に位置するブロックであることを特徴とする
請求項1に記載の直交変換装置。
2. A block having less than n × n pixels,
2. The orthogonal transformation device according to claim 1, wherein the orthogonal transformation device is a block located at an end of the image.
【請求項3】 前記第2の選択手段は、画像データの水
平方向がn画素に満たない場合は1回目の1次元の直交
変換処理の際には垂直方向、2回目の1次元の直交変換
処理の際には水平方向を選択し、画像データの垂直方向
がn画素に満たない場合は1回目の1次元の直交変換処
理の際には水平方向、2回目の1次元の直交変換処理の
際には垂直方向を選択することを特徴とする請求項1又
は2に記載の直交変換装置。
3. The image processing apparatus according to claim 1, wherein the second selection unit is configured to perform a first one-dimensional orthogonal transformation process when the horizontal direction of the image data is less than n pixels and a second one-dimensional orthogonal transformation process during the first one-dimensional orthogonal transformation process. In the processing, the horizontal direction is selected. If the vertical direction of the image data is less than n pixels, the horizontal direction is selected in the first one-dimensional orthogonal transformation process, and the second one-dimensional orthogonal transformation process is performed. The orthogonal transform apparatus according to claim 1, wherein a vertical direction is selected.
【請求項4】 前記第2の選択手段は、n×n画素に満
たないブロックにおいて、当該ブロックの水平方向の画
素数と垂直方向の画素数とを比較し、水平方向の画素数
が垂直方向の画素数よりも大きい場合には1回目の1次
元の直交変換処理の際には水平方向、2回目の1次元の
直交変換処理の際には垂直方向を選択し、垂直方向の画
素数が水平方向の画素数よりも大きい場合には1回目の
1次元の直交変換処理の際には垂直方向、2回目の1次
元の直交変換処理の際には水平方向を選択することを特
徴とする請求項1乃至3のいずれか1項に記載の直交変
換装置。
4. In a block having less than n × n pixels, the second selector compares the number of pixels in the horizontal direction with the number of pixels in the vertical direction of the block, and determines that the number of pixels in the horizontal direction is If the number of pixels is larger than the number of pixels in the first one-dimensional orthogonal transformation process, the horizontal direction is selected in the first one-dimensional orthogonal transformation process, and the vertical direction is selected in the second one-dimensional orthogonal transformation process. When the number of pixels is larger than the number of pixels in the horizontal direction, the vertical direction is selected in the first one-dimensional orthogonal transformation process, and the horizontal direction is selected in the second one-dimensional orthogonal transformation process. The orthogonal transform device according to claim 1.
【請求項5】 n×n画素単位に入力される画像データ
と、1次元の直交変換された画像データのいずれかを選
択する第1の選択工程と、 前記第1の選択工程で選択された画像データを所定の記
憶手段に記憶する記憶工程と、 前記所定の記憶手段に記憶された画像データを水平方向
又は垂直方向にn画素単位に抽出する抽出工程と、 前記抽出工程で抽出された画素データからn画素を選択
的に取り出す第2の選択工程と、 前記第2の選択工程により選択的に取り出された画素デ
ータに対して1次元の直交変換を行う直交変換工程と、 n×n画素に満たないブロックに対して、前記抽出工程
による抽出方向を変更すると共に、前記第2の選択工程
による選択方法を変更するように制御する制御工程とを
備えることを特徴とする直交変換方法。
5. A first selection step of selecting one of image data input in units of n × n pixels and one-dimensional orthogonally-transformed image data; and a selection step selected in the first selection step. A storage step of storing image data in a predetermined storage unit; an extraction step of extracting the image data stored in the predetermined storage unit in a horizontal or vertical direction in units of n pixels; and a pixel extracted in the extraction step. A second selection step of selectively extracting n pixels from the data, an orthogonal transformation step of performing one-dimensional orthogonal transformation on the pixel data selectively extracted by the second selection step, and n × n pixels A control step of changing the extraction direction in the extraction step for a block less than the number of blocks and controlling to change the selection method in the second selection step.
JP2000233656A 2000-08-01 2000-08-01 Orthogonal transformation apparatus and orthogonal transformation method Pending JP2002051338A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000233656A JP2002051338A (en) 2000-08-01 2000-08-01 Orthogonal transformation apparatus and orthogonal transformation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000233656A JP2002051338A (en) 2000-08-01 2000-08-01 Orthogonal transformation apparatus and orthogonal transformation method

Publications (2)

Publication Number Publication Date
JP2002051338A true JP2002051338A (en) 2002-02-15
JP2002051338A5 JP2002051338A5 (en) 2007-08-30

Family

ID=18726150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000233656A Pending JP2002051338A (en) 2000-08-01 2000-08-01 Orthogonal transformation apparatus and orthogonal transformation method

Country Status (1)

Country Link
JP (1) JP2002051338A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125730A1 (en) * 2010-04-09 2011-10-13 ソニー株式会社 Image encoding device, image encoding method, image decoding device, and image decoding method
WO2015011752A1 (en) * 2013-07-22 2015-01-29 ルネサスエレクトロニクス株式会社 Moving image encoding apparatus and operation method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125730A1 (en) * 2010-04-09 2011-10-13 ソニー株式会社 Image encoding device, image encoding method, image decoding device, and image decoding method
WO2015011752A1 (en) * 2013-07-22 2015-01-29 ルネサスエレクトロニクス株式会社 Moving image encoding apparatus and operation method thereof
CN105379284A (en) * 2013-07-22 2016-03-02 瑞萨电子株式会社 Dynamic image encoding apparatus and operation method thereof
JPWO2015011752A1 (en) * 2013-07-22 2017-03-02 ルネサスエレクトロニクス株式会社 Video encoding apparatus and operation method thereof
US10356437B2 (en) 2013-07-22 2019-07-16 Renesas Electronics Corporation Moving image encoding apparatus including padding processor for adding padding data to moving image and operation method thereof
CN105379284B (en) * 2013-07-22 2020-02-21 瑞萨电子株式会社 Moving picture encoding device and method of operating the same

Similar Documents

Publication Publication Date Title
US5117468A (en) Image processing system capable of carrying out local processing for image at high speed
JP2002051338A (en) Orthogonal transformation apparatus and orthogonal transformation method
JP2738136B2 (en) Blocking device
JP3092526B2 (en) 2D inverse discrete cosine transform circuit
JP2006146860A (en) Data transposition system and method
JP3167684B2 (en) Context generation circuit and method for small screen
JP2020090075A (en) Image formation device and image formation method
JP2006352451A (en) Image processor
JP3104001B2 (en) Line buffer and image processing apparatus using the same
JPH0352714B2 (en)
JPH0563959A (en) Method and device for processing picture
JP4076024B2 (en) Image compression / decompression device and digital video system
JPH0126226B2 (en)
JP2001022923A (en) Image data processor
JP2664420B2 (en) Image processing apparatus and buffering apparatus for image processing apparatus
JP2006244094A (en) Data writing device and method, data reading device and method, program, and recording medium
JPS63137376A (en) Rapid rotating circuit
JPH01267600A (en) Buffer memory
JP2005079848A (en) Sequential scanning line conversion apparatus and video signal processing system
JP2002034038A (en) Image encoder
JPH05207264A (en) Picture memory device for longitudinal lateral size conversion
JPH1127488A (en) Data processor
JPH0520172A (en) Multi-level image data form converter
JPH10143644A (en) Picture processor
JPH11220731A (en) Picture processor

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070718

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070718

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090831