JP2002026912A - 通信システムのアドレス生成方法 - Google Patents
通信システムのアドレス生成方法Info
- Publication number
- JP2002026912A JP2002026912A JP2000202702A JP2000202702A JP2002026912A JP 2002026912 A JP2002026912 A JP 2002026912A JP 2000202702 A JP2000202702 A JP 2000202702A JP 2000202702 A JP2000202702 A JP 2000202702A JP 2002026912 A JP2002026912 A JP 2002026912A
- Authority
- JP
- Japan
- Prior art keywords
- address
- communication system
- communication
- address generation
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 信号の監視制御を行う通信制御手段のアドレ
スを記憶している不揮発性メモリを必要としない通信シ
ステムのアドレス生成方法を得る。 【解決手段】 アドレス生成回路２５，２６を用いて、
複数のＢ−ＣＰＵを収容可能な通信システムに収容され
たＢ−ＣＰＵ２１，２２の収容位置を識別し、その識別
によって各Ｂ−ＣＰＵ２１，２２ごとの固有のアドレス
を生成する。
スを記憶している不揮発性メモリを必要としない通信シ
ステムのアドレス生成方法を得る。 【解決手段】 アドレス生成回路２５，２６を用いて、
複数のＢ−ＣＰＵを収容可能な通信システムに収容され
たＢ−ＣＰＵ２１，２２の収容位置を識別し、その識別
によって各Ｂ−ＣＰＵ２１，２２ごとの固有のアドレス
を生成する。
Description
【０００１】
【発明の属する技術分野】この発明は、通信システムの
アドレス生成方法に関する。
アドレス生成方法に関する。
【０００２】
【従来の技術】図６は従来の通信システムのアドレス生
成方法を実行する監視用基板内の回路ブロック図であ
り、図において、１はＬＡＮの通信システムを構成する
複数の通信装置の１つに装着される監視制御（Ｂ）基
板、２，３は装着された通信装置内の主信号部基板の信
号を監視するＢ−ＣＰＵ、４，５は図示しない主監視制
御部とＢ−ＣＰＵ２，３とを接続する汎用のＬＡＮトラ
ンシーバ、６，７はＢ−ＣＰＵ２，３のＭＡＣアドレス
を記憶しているＲＯＭである。
成方法を実行する監視用基板内の回路ブロック図であ
り、図において、１はＬＡＮの通信システムを構成する
複数の通信装置の１つに装着される監視制御（Ｂ）基
板、２，３は装着された通信装置内の主信号部基板の信
号を監視するＢ−ＣＰＵ、４，５は図示しない主監視制
御部とＢ−ＣＰＵ２，３とを接続する汎用のＬＡＮトラ
ンシーバ、６，７はＢ−ＣＰＵ２，３のＭＡＣアドレス
を記憶しているＲＯＭである。
【０００３】なお、各通信装置は複数のユニットで構成
され、各ユニットごとに複数の主信号基板及び１つのＢ
基板を収容する構成になっている。また、特定の１つの
ユニットにおけるＢ基板には、各ユニットのＢ−ＣＰＵ
を統括するＡ回路及びこのＡ回路と各Ｂ−ＣＰＵとの間
のデータを中継する中継回路が実装されている。さら
に、各通信装置同士がＬＡＮ回線を介して接続されてＬ
ＡＮの通信システムを構築している。
され、各ユニットごとに複数の主信号基板及び１つのＢ
基板を収容する構成になっている。また、特定の１つの
ユニットにおけるＢ基板には、各ユニットのＢ−ＣＰＵ
を統括するＡ回路及びこのＡ回路と各Ｂ−ＣＰＵとの間
のデータを中継する中継回路が実装されている。さら
に、各通信装置同士がＬＡＮ回線を介して接続されてＬ
ＡＮの通信システムを構築している。
【０００４】次に動作について説明する。Ｂ−ＣＰＵ
２，３は、同じユニット内の主信号部基板における動作
状態を一定時間ごとに監視して、その監視データをＬＡ
Ｎトランシーバ４，５を介してＡ回路に送信する。例え
ば、通信装置が５つのユニットで構成されている場合に
は、Ａ回路は１０個のＢ−ＣＰＵから監視データを受信
する。したがってＡ回路は、受信した監視データがどの
Ｂ−ＣＰＵからのものであるかを識別する必要がある。
このため、各Ｂ−ＣＰＵごとに接続されている不揮発性
メモリであるＲＯＭ内に、固有のＭＡＣアドレスがあら
かじめ記憶されている。
２，３は、同じユニット内の主信号部基板における動作
状態を一定時間ごとに監視して、その監視データをＬＡ
Ｎトランシーバ４，５を介してＡ回路に送信する。例え
ば、通信装置が５つのユニットで構成されている場合に
は、Ａ回路は１０個のＢ−ＣＰＵから監視データを受信
する。したがってＡ回路は、受信した監視データがどの
Ｂ−ＣＰＵからのものであるかを識別する必要がある。
このため、各Ｂ−ＣＰＵごとに接続されている不揮発性
メモリであるＲＯＭ内に、固有のＭＡＣアドレスがあら
かじめ記憶されている。
【０００５】ＭＡＣアドレスは、ＩＥＥＥ（米国電気電
子技術者協会）標準のＬＡＮに接続される局（ステーシ
ョン）を識別するためのアドレスである。ＭＡＣアドレ
スには、４８ビットアドレス形式と１６ビット形式とが
ある。ＩＳＯ（国際標準化機構）は４８ビット形式のＭ
ＡＣアドレスのグローバルな管理をＩＥＥＥに委託して
いる。ＩＥＥＥでは、４８ビットのＭＡＣアドレスの上
位２４ビットのうち２３ビットをＬＡＮメーカーの識別
番号とし、下位２４ビットを各メーカー内で重複しない
ように割り付けるよう求めている。
子技術者協会）標準のＬＡＮに接続される局（ステーシ
ョン）を識別するためのアドレスである。ＭＡＣアドレ
スには、４８ビットアドレス形式と１６ビット形式とが
ある。ＩＳＯ（国際標準化機構）は４８ビット形式のＭ
ＡＣアドレスのグローバルな管理をＩＥＥＥに委託して
いる。ＩＥＥＥでは、４８ビットのＭＡＣアドレスの上
位２４ビットのうち２３ビットをＬＡＮメーカーの識別
番号とし、下位２４ビットを各メーカー内で重複しない
ように割り付けるよう求めている。
【０００６】Ｂ−ＣＰＵ２，３は、Ａ回路に監視データ
を送信する際に、送信データの送信元アドレスのエリア
にＲＯＭ６，７から読み出したＭＡＣアドレスを書き込
み、宛先アドレスのエリアにＡ回路のＭＡＣアドレスを
書き込んで、監視データとともに送信する。したがって
Ａ回路は、受信データのＭＡＣアドレスを検出すること
により、監視データの送信元のＢ−ＣＰＵを判別するこ
とができる。
を送信する際に、送信データの送信元アドレスのエリア
にＲＯＭ６，７から読み出したＭＡＣアドレスを書き込
み、宛先アドレスのエリアにＡ回路のＭＡＣアドレスを
書き込んで、監視データとともに送信する。したがって
Ａ回路は、受信データのＭＡＣアドレスを検出すること
により、監視データの送信元のＢ−ＣＰＵを判別するこ
とができる。
【０００７】
【発明が解決しようとする課題】従来の通信システムの
アドレス生成方法を実行する回路は以上のように構成さ
れているので、各Ｂ−ＣＰＵごとに１つのＲＯＭが必要
となり、ＲＯＭ自体の部品コストやＲＯＭの製造コスト
だけでなく、それぞれ異なるＭＡＣアドレスを記憶する
ＲＯＭの管理コストが掛かるという課題があった。ま
た、Ｂ基板内の部品が破損した場合等には、他のユニッ
ト又は他の通信装置内に使用されていないＢ基板があっ
ても、ＲＯＭのＭＡＣアドレスが異なるために交換する
ことができず、極めて不経済であるという課題があっ
た。
アドレス生成方法を実行する回路は以上のように構成さ
れているので、各Ｂ−ＣＰＵごとに１つのＲＯＭが必要
となり、ＲＯＭ自体の部品コストやＲＯＭの製造コスト
だけでなく、それぞれ異なるＭＡＣアドレスを記憶する
ＲＯＭの管理コストが掛かるという課題があった。ま
た、Ｂ基板内の部品が破損した場合等には、他のユニッ
ト又は他の通信装置内に使用されていないＢ基板があっ
ても、ＲＯＭのＭＡＣアドレスが異なるために交換する
ことができず、極めて不経済であるという課題があっ
た。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、信号の監視制御を行う通信制御手
段のアドレスを記憶している不揮発性メモリを必要とし
ない通信システムのアドレス生成方法を得ることを目的
とする。
めになされたもので、信号の監視制御を行う通信制御手
段のアドレスを記憶している不揮発性メモリを必要とし
ない通信システムのアドレス生成方法を得ることを目的
とする。
【０００９】また、この発明は、通信制御手段を実装し
た基板同士の互換性を可能とする通信システムのアドレ
ス生成方法を得ることを目的とする。
た基板同士の互換性を可能とする通信システムのアドレ
ス生成方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係る通信シス
テムのアドレス生成方法は、複数の通信制御手段を収容
可能な通信システムに収容された各通信制御手段の収容
位置を識別する識別手順と、識別手順の識別によって各
通信制御手段ごとの固有のアドレスを生成するアドレス
生成手順とを有するものである。
テムのアドレス生成方法は、複数の通信制御手段を収容
可能な通信システムに収容された各通信制御手段の収容
位置を識別する識別手順と、識別手順の識別によって各
通信制御手段ごとの固有のアドレスを生成するアドレス
生成手順とを有するものである。
【００１１】この発明に係る通信システムのアドレス生
成方法において、識別手順は、各通信制御手段の収容位
置に応じて当該各通信制御手段の収容位置を識別するも
のである。
成方法において、識別手順は、各通信制御手段の収容位
置に応じて当該各通信制御手段の収容位置を識別するも
のである。
【００１２】この発明に係る通信システムのアドレス生
成方法において、識別手順は、通信制御手段が収容され
た通信装置及び当該通信装置内の収容位置を識別し、ア
ドレス生成手順は、識別手順によって識別された通信装
置及び当該通信装置内の収容位置に基づいて当該通信制
御手段のアドレスを生成するものである。
成方法において、識別手順は、通信制御手段が収容され
た通信装置及び当該通信装置内の収容位置を識別し、ア
ドレス生成手順は、識別手順によって識別された通信装
置及び当該通信装置内の収容位置に基づいて当該通信制
御手段のアドレスを生成するものである。
【００１３】この発明に係る通信システムのアドレス生
成方法において、識別手順は、各通信装置に収容された
基板に実装されたスイッチの設定状態によって当該通信
装置を識別するものである。
成方法において、識別手順は、各通信装置に収容された
基板に実装されたスイッチの設定状態によって当該通信
装置を識別するものである。
【００１４】この発明に係る通信システムのアドレス生
成方法において、アドレス生成手順は、通信制御手段の
ＭＡＣアドレスの一部として固有のアドレスを生成する
ものである。
成方法において、アドレス生成手順は、通信制御手段の
ＭＡＣアドレスの一部として固有のアドレスを生成する
ものである。
【００１５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１.図１は、この発明の実施の形態１におけ
るＬＡＮの通信システムの構成を示す図であり、図にお
いて、１０（１０−１，１０−２，…，１０−ｎ）は通
信システムを構成するｎ個の通信装置（以下「架」と称
する）、各架内において、１１は主監視制御部（Ａ）基
板、１２（１２−１，１２−２，１２−３，…，１２−
ｍ）はｍ個の監視制御部（Ｂ）基板、１３は主信号を送
受信する複数のユニットごとに設けられた主信号部
（Ｃ）基板、１４は上記各基板同士を接続するためのマ
ザーボードである。
説明する。 実施の形態１.図１は、この発明の実施の形態１におけ
るＬＡＮの通信システムの構成を示す図であり、図にお
いて、１０（１０−１，１０−２，…，１０−ｎ）は通
信システムを構成するｎ個の通信装置（以下「架」と称
する）、各架内において、１１は主監視制御部（Ａ）基
板、１２（１２−１，１２−２，１２−３，…，１２−
ｍ）はｍ個の監視制御部（Ｂ）基板、１３は主信号を送
受信する複数のユニットごとに設けられた主信号部
（Ｃ）基板、１４は上記各基板同士を接続するためのマ
ザーボードである。
【００１６】図２は、図１におけるＡ基板１１の回路と
各Ｂ基板１２−１，１２−２，１２−３，…，１２−ｍ
の回路とを接続するブロック図であり、図において、１
１−１ＣはＡ回路、１２−１Ｃ，１２−２Ｃ，１２−３
Ｃ，…，１２−ｍＣは各Ｂ基板におけるＢ回路、１１−
２ＣはＡ基板１１内のＢ回路、１１−３ＣはＡ回路１１
−１ＣとＢ回路１１−２Ｃ，１２−１Ｃ，１２−２Ｃ，
１２−３Ｃ，…，１２−ｍＣとの間のデータを中継する
中継（Ａ−Ｂ）回路である。
各Ｂ基板１２−１，１２−２，１２−３，…，１２−ｍ
の回路とを接続するブロック図であり、図において、１
１−１ＣはＡ回路、１２−１Ｃ，１２−２Ｃ，１２−３
Ｃ，…，１２−ｍＣは各Ｂ基板におけるＢ回路、１１−
２ＣはＡ基板１１内のＢ回路、１１−３ＣはＡ回路１１
−１ＣとＢ回路１１−２Ｃ，１２−１Ｃ，１２−２Ｃ，
１２−３Ｃ，…，１２−ｍＣとの間のデータを中継する
中継（Ａ−Ｂ）回路である。
【００１７】図３は、Ａ回路を実装するユニットを含め
た４つのユニットで構成された架（通信装置）の任意の
ユニットのＢ基板（２点鎖線で示す部分）におけるＢ回
路の回路ブロック図であり、図において、２１，２２は
装着された通信装置内のＬＡＮ信号を監視するＢ−ＣＰ
Ｕ（通信制御手段、識別手順及びアドレス生成手順を実
行する機能）、２３，２４は図２のＡ−Ｂ回路１１−３
ＣとＢ−ＣＰＵ２１，２２とをそれぞれ接続する汎用の
ＬＡＮトランシーバ、２５，２６はＢ−ＣＰＵ２１，２
２の入力ポートに接続されたアドレス生成回路（アドレ
ス生成手順）、２７は３ビットのディップスイッチ、Ｔ
１，Ｔ２，…，Ｔ６はこのＢ基板が架内に装着されるこ
とにより図１のマザーボード１４に接続する端子であ
る。ディップスイッチ２７は、ローレベル“０”及びハ
イレベル“１”の組み合わせが各架ごとに異なるように
設定されている。また、端子Ｔ５，Ｔ６が接続されるマ
ザーボード１４においては、ローレベル“０”及びハイ
レベル“１”の組み合わせが４個のユニットごとに異な
るように、配線パターンやジャンパー線等で設定されて
いる。
た４つのユニットで構成された架（通信装置）の任意の
ユニットのＢ基板（２点鎖線で示す部分）におけるＢ回
路の回路ブロック図であり、図において、２１，２２は
装着された通信装置内のＬＡＮ信号を監視するＢ−ＣＰ
Ｕ（通信制御手段、識別手順及びアドレス生成手順を実
行する機能）、２３，２４は図２のＡ−Ｂ回路１１−３
ＣとＢ−ＣＰＵ２１，２２とをそれぞれ接続する汎用の
ＬＡＮトランシーバ、２５，２６はＢ−ＣＰＵ２１，２
２の入力ポートに接続されたアドレス生成回路（アドレ
ス生成手順）、２７は３ビットのディップスイッチ、Ｔ
１，Ｔ２，…，Ｔ６はこのＢ基板が架内に装着されるこ
とにより図１のマザーボード１４に接続する端子であ
る。ディップスイッチ２７は、ローレベル“０”及びハ
イレベル“１”の組み合わせが各架ごとに異なるように
設定されている。また、端子Ｔ５，Ｔ６が接続されるマ
ザーボード１４においては、ローレベル“０”及びハイ
レベル“１”の組み合わせが４個のユニットごとに異な
るように、配線パターンやジャンパー線等で設定されて
いる。
【００１８】次に動作について説明する。Ｂ−ＣＰＵ２
１，２２は、ユニット内の主信号部における動作状態を
端子Ｔ１，Ｔ２を介して監視し、その監視データを対応
するＬＡＮトランシーバ２３，２４に出力する。この場
合の出力データは、図４に示すように、ＭＡＣフレーム
形式３０で構成され、宛先アドレス３１、送信元アドレ
ス３２、監視データ３３を含んでいる。送信元アドレス
３２は４８ビットであり、８ビットを１つのオクテット
とする６個のオクテットで構成されている。
１，２２は、ユニット内の主信号部における動作状態を
端子Ｔ１，Ｔ２を介して監視し、その監視データを対応
するＬＡＮトランシーバ２３，２４に出力する。この場
合の出力データは、図４に示すように、ＭＡＣフレーム
形式３０で構成され、宛先アドレス３１、送信元アドレ
ス３２、監視データ３３を含んでいる。送信元アドレス
３２は４８ビットであり、８ビットを１つのオクテット
とする６個のオクテットで構成されている。
【００１９】このうち第１オクテットから第３オクテッ
トまでの上位２４ビットのアドレス３４は、各企業に対
して固定のアドレスが割り当てられている。さらに、第
４オクテットから第５オクテットまでの１６ビットは、
企業内の複数の通信システムに割り当てられている。そ
して、この実施の形態１における通信システムのＭＡＣ
アドレスは、第６オクテットに割り当てられている。
トまでの上位２４ビットのアドレス３４は、各企業に対
して固定のアドレスが割り当てられている。さらに、第
４オクテットから第５オクテットまでの１６ビットは、
企業内の複数の通信システムに割り当てられている。そ
して、この実施の形態１における通信システムのＭＡＣ
アドレスは、第６オクテットに割り当てられている。
【００２０】今、この通信システムを構成する架数が８
個であるとすると、各架を識別するために３ビットのア
ドレスが必要となる。また、各架に４個のユニットが装
着されるとすると、各ユニットを識別するために２ビッ
トのアドレスが必要となる。さらに、各Ｂ基板内の２つ
のＢ−ＣＰＵを識別するために１ビットのアドレスが必
要となる。Ｂ−ＣＰＵ２１，２２は、それぞれアドレス
生成回路２５，２６を用いて６ビットのアドレスを以下
の方法で生成する。
個であるとすると、各架を識別するために３ビットのア
ドレスが必要となる。また、各架に４個のユニットが装
着されるとすると、各ユニットを識別するために２ビッ
トのアドレスが必要となる。さらに、各Ｂ基板内の２つ
のＢ−ＣＰＵを識別するために１ビットのアドレスが必
要となる。Ｂ−ＣＰＵ２１，２２は、それぞれアドレス
生成回路２５，２６を用いて６ビットのアドレスを以下
の方法で生成する。
【００２１】アドレス生成回路２５は、ディップスイッ
チ２７において設定された架番号を示す３ビットの信
号、端子Ｔ５，Ｔ６からの２ビットのユニット番号を示
す信号、及び１ビットのローレベルの信号“０”からな
る６ビットの信号をＢ−ＣＰＵ２１に入力する。アドレ
ス生成回路２６は、ディップスイッチ２７において設定
された架番号を示す３ビットの信号、端子Ｔ５，Ｔ６か
らの２ビットのユニット番号を示す信号、及び１ビット
のハイレベルの信号“１”からなる６ビットの信号をＢ
−ＣＰＵ２２に入力する。
チ２７において設定された架番号を示す３ビットの信
号、端子Ｔ５，Ｔ６からの２ビットのユニット番号を示
す信号、及び１ビットのローレベルの信号“０”からな
る６ビットの信号をＢ−ＣＰＵ２１に入力する。アドレ
ス生成回路２６は、ディップスイッチ２７において設定
された架番号を示す３ビットの信号、端子Ｔ５，Ｔ６か
らの２ビットのユニット番号を示す信号、及び１ビット
のハイレベルの信号“１”からなる６ビットの信号をＢ
−ＣＰＵ２２に入力する。
【００２２】Ｂ−ＣＰＵ２１，２２はこれら６ビットの
信号によって、図４に示すように、３ビットの架番号、
２ビットのユニット番号、１ビットのＢ−ＣＰＵ番号か
らなる固有のアドレスを生成して、送信元アドレスのエ
リアに書き込み、監視データとともにＭＡＣフレーム形
式のデータとしてＬＡＮトランシーバ２３，２４に出力
する。ＬＡＮトランシーバ２３，２４は、入力したデー
タに対してレベル調整等の所定の信号処理を施して、端
子Ｔ３，Ｔ４を介してＡ基板１１に対して送信する。
信号によって、図４に示すように、３ビットの架番号、
２ビットのユニット番号、１ビットのＢ−ＣＰＵ番号か
らなる固有のアドレスを生成して、送信元アドレスのエ
リアに書き込み、監視データとともにＭＡＣフレーム形
式のデータとしてＬＡＮトランシーバ２３，２４に出力
する。ＬＡＮトランシーバ２３，２４は、入力したデー
タに対してレベル調整等の所定の信号処理を施して、端
子Ｔ３，Ｔ４を介してＡ基板１１に対して送信する。
【００２３】以上のように、上記実施の形態１における
通信システムのアドレス生成方法によれば、複数のＢ−
ＣＰＵを収容可能な通信システムに収容された各Ｂ−Ｃ
ＰＵの収容位置を識別する識別手順と、識別手順の識別
によって各Ｂ−ＣＰＵごとの固有のアドレスを生成する
アドレス生成手順とを有するので、信号の監視制御を行
うＢ−ＣＰＵのアドレスを記憶している不揮発性メモリ
であるＲＯＭを必要とせず、通信システムのコストを大
幅に低減できるという効果がある。
通信システムのアドレス生成方法によれば、複数のＢ−
ＣＰＵを収容可能な通信システムに収容された各Ｂ−Ｃ
ＰＵの収容位置を識別する識別手順と、識別手順の識別
によって各Ｂ−ＣＰＵごとの固有のアドレスを生成する
アドレス生成手順とを有するので、信号の監視制御を行
うＢ−ＣＰＵのアドレスを記憶している不揮発性メモリ
であるＲＯＭを必要とせず、通信システムのコストを大
幅に低減できるという効果がある。
【００２４】また、上記実施の形態１における通信シス
テムのアドレス生成方法によれば、端子Ｔ５，Ｔ６が接
続されたマザーボード１４においては、ローレベル
“０”及びハイレベル“１”の組み合わせが４個のユニ
ットごとに異なるように設定されているので、どのユニ
ットのＢ−ＣＰＵであるかを容易に識別できる。すなわ
ち、各Ｂ−ＣＰＵの収容位置に応じて各Ｂ−ＣＰＵを識
別するので、Ｂ−ＣＰＵを実装した基板同士の互換性が
異なるユニット間で可能となり、経済的な資源活用がで
きるという効果がある。
テムのアドレス生成方法によれば、端子Ｔ５，Ｔ６が接
続されたマザーボード１４においては、ローレベル
“０”及びハイレベル“１”の組み合わせが４個のユニ
ットごとに異なるように設定されているので、どのユニ
ットのＢ−ＣＰＵであるかを容易に識別できる。すなわ
ち、各Ｂ−ＣＰＵの収容位置に応じて各Ｂ−ＣＰＵを識
別するので、Ｂ−ＣＰＵを実装した基板同士の互換性が
異なるユニット間で可能となり、経済的な資源活用がで
きるという効果がある。
【００２５】また、上記実施の形態１における通信シス
テムのアドレス生成方法によれば、Ｂ−ＣＰＵが収容さ
れた架及びその架内の収容位置を識別し、識別された架
及びその架の収容位置に基づいて当該Ｂ−ＣＰＵのアド
レスを生成するので、Ｂ−ＣＰＵを実装した基板同士の
互換性が異なる架間で可能となり、より一層経済的な資
源活用ができるという効果がある。
テムのアドレス生成方法によれば、Ｂ−ＣＰＵが収容さ
れた架及びその架内の収容位置を識別し、識別された架
及びその架の収容位置に基づいて当該Ｂ−ＣＰＵのアド
レスを生成するので、Ｂ−ＣＰＵを実装した基板同士の
互換性が異なる架間で可能となり、より一層経済的な資
源活用ができるという効果がある。
【００２６】また、上記実施の形態１における通信シス
テムのアドレス生成方法によれば、各架に収容された基
板に実装されたスイッチの設定状態によって当該架を識
別するので、Ｂ−ＣＰＵを実装したＢ基板を他の架に移
動する場合には、スイッチの設定状態を移動先の架に合
わせた設定状態に変更するだけで対応でき、極めて容易
かつ低コストでＢ−ＣＰＵを実装した基板同士の互換性
を異なる架間で得られるという効果がある。
テムのアドレス生成方法によれば、各架に収容された基
板に実装されたスイッチの設定状態によって当該架を識
別するので、Ｂ−ＣＰＵを実装したＢ基板を他の架に移
動する場合には、スイッチの設定状態を移動先の架に合
わせた設定状態に変更するだけで対応でき、極めて容易
かつ低コストでＢ−ＣＰＵを実装した基板同士の互換性
を異なる架間で得られるという効果がある。
【００２７】また、上記実施の形態１における通信シス
テムのアドレス生成方法によれば、Ｂ−ＣＰＵのＭＡＣ
アドレスの一部として固有のアドレスを生成するので、
柔軟なＬＡＮシステムを低コストで構築できるという効
果がある。
テムのアドレス生成方法によれば、Ｂ−ＣＰＵのＭＡＣ
アドレスの一部として固有のアドレスを生成するので、
柔軟なＬＡＮシステムを低コストで構築できるという効
果がある。
【００２８】なお、上記実施の形態１においては、架の
４個のユニットのそれぞれに１つのＢ基板が装着される
構成になっているが、１つのユニットに複数のＢ基板が
装着される構成にしてもよい。この場合には、ユニット
を識別するための端子Ｔ５，Ｔ６の他に、各ユニットに
おける複数のスロット番号を識別するだけの端子を増設
する。例えば、各ユニットごとに４つのスロットがあ
り、４枚のＢ基板が装着される場合には、２つの端子を
増設して、同じユニット内の各スロット番号を識別す
る。
４個のユニットのそれぞれに１つのＢ基板が装着される
構成になっているが、１つのユニットに複数のＢ基板が
装着される構成にしてもよい。この場合には、ユニット
を識別するための端子Ｔ５，Ｔ６の他に、各ユニットに
おける複数のスロット番号を識別するだけの端子を増設
する。例えば、各ユニットごとに４つのスロットがあ
り、４枚のＢ基板が装着される場合には、２つの端子を
増設して、同じユニット内の各スロット番号を識別す
る。
【００２９】また、上記実施の形態１においては、各架
の各ユニットにおけるＢ基板に架を識別するためのディ
ップスイッチを実装したが、このディップスイッチをマ
ザーボードに実装する構成にしてもよい。図５は、実施
の形態１の変形例であり、ディップスイッチを実装しな
いＢ基板におけるＢ回路の回路ブロック図である。図に
おいて、Ｔ１，Ｔ２，…，Ｔ９はＢ基板が架内に装着さ
れることにより図１のマザーボード１４に接続する端子
である。端子Ｔ５，Ｔ６が接続されるマザーボード１４
においては、図３の場合と同様に、ローレベル“０”及
びハイレベル“１”の組み合わせが、４個のユニットご
とに異なるように、配線パターンやジャンパー線等で設
定されている。そして、Ｔ７，Ｔ８，Ｔ９が接続される
マザーボード１４にはディップスイッチが実装され、ロ
ーレベル“０”及びハイレベル“１”の組み合わせが、
架ごとに異なるように設定されている。
の各ユニットにおけるＢ基板に架を識別するためのディ
ップスイッチを実装したが、このディップスイッチをマ
ザーボードに実装する構成にしてもよい。図５は、実施
の形態１の変形例であり、ディップスイッチを実装しな
いＢ基板におけるＢ回路の回路ブロック図である。図に
おいて、Ｔ１，Ｔ２，…，Ｔ９はＢ基板が架内に装着さ
れることにより図１のマザーボード１４に接続する端子
である。端子Ｔ５，Ｔ６が接続されるマザーボード１４
においては、図３の場合と同様に、ローレベル“０”及
びハイレベル“１”の組み合わせが、４個のユニットご
とに異なるように、配線パターンやジャンパー線等で設
定されている。そして、Ｔ７，Ｔ８，Ｔ９が接続される
マザーボード１４にはディップスイッチが実装され、ロ
ーレベル“０”及びハイレベル“１”の組み合わせが、
架ごとに異なるように設定されている。
【００３０】次に動作について説明する。アドレス生成
回路２５は、端子Ｔ７，Ｔ８，Ｔ９からの３ビットの架
番号を示す信号、端子Ｔ５，Ｔ６からの２ビットのユニ
ット番号を示す信号、及び１ビットのローレベルの信号
“０”からなる６ビットの信号をＢ−ＣＰＵ２１に入力
する。アドレス生成回路２６は、端子Ｔ７，Ｔ８，Ｔ９
からの３ビットの架番号を示す信号、端子Ｔ５，Ｔ６か
らの２ビットのユニット番号を示す信号、及び１ビット
のハイレベルの信号“１”からなる６ビットの信号をＢ
−ＣＰＵ２２に入力する。
回路２５は、端子Ｔ７，Ｔ８，Ｔ９からの３ビットの架
番号を示す信号、端子Ｔ５，Ｔ６からの２ビットのユニ
ット番号を示す信号、及び１ビットのローレベルの信号
“０”からなる６ビットの信号をＢ−ＣＰＵ２１に入力
する。アドレス生成回路２６は、端子Ｔ７，Ｔ８，Ｔ９
からの３ビットの架番号を示す信号、端子Ｔ５，Ｔ６か
らの２ビットのユニット番号を示す信号、及び１ビット
のハイレベルの信号“１”からなる６ビットの信号をＢ
−ＣＰＵ２２に入力する。
【００３１】したがって、Ｂ−ＣＰＵ２１，２２はこれ
ら６ビットの信号によって、図４に示すように、３ビッ
トの架番号、２ビットのユニット番号、１ビットのＢ−
ＣＰＵ番号からなる固有のアドレスを生成して、送信元
アドレスのエリアに書き込み、監視データとともにＭＡ
Ｃフレーム形式のデータとしてＬＡＮトランシーバ２
３，２４に出力する。この場合には、使用するＢ基板が
全て同一仕様になるので、基板の互換性の範囲がより広
くなる。また、実装するディップスイッチの数を少なく
できるので、製造コストをさらに削減できる。この場合
において、ディップスイッチを架の外部から操作可能な
ように実装すれば、設定及び確認を容易にすることがで
きる。
ら６ビットの信号によって、図４に示すように、３ビッ
トの架番号、２ビットのユニット番号、１ビットのＢ−
ＣＰＵ番号からなる固有のアドレスを生成して、送信元
アドレスのエリアに書き込み、監視データとともにＭＡ
Ｃフレーム形式のデータとしてＬＡＮトランシーバ２
３，２４に出力する。この場合には、使用するＢ基板が
全て同一仕様になるので、基板の互換性の範囲がより広
くなる。また、実装するディップスイッチの数を少なく
できるので、製造コストをさらに削減できる。この場合
において、ディップスイッチを架の外部から操作可能な
ように実装すれば、設定及び確認を容易にすることがで
きる。
【００３２】なお、上記実施の形態１及びその変形例に
おいては、Ｂ−ＣＰＵ２１，２２の入力ポートに接続さ
れるアドレス生成回路２５，２６を用いる構成にした
が、アドレス生成回路２５，２６に入力される６ビット
の信号を直接Ｂ−ＣＰＵ２１，２２の入力ポートに入力
する構成にして、アドレス生成回路２５，２６を省略す
ることも可能である。
おいては、Ｂ−ＣＰＵ２１，２２の入力ポートに接続さ
れるアドレス生成回路２５，２６を用いる構成にした
が、アドレス生成回路２５，２６に入力される６ビット
の信号を直接Ｂ−ＣＰＵ２１，２２の入力ポートに入力
する構成にして、アドレス生成回路２５，２６を省略す
ることも可能である。
【００３３】
【発明の効果】以上のように、この発明によれば、通信
システムのアドレス生成方法を複数の通信制御手段を収
容可能な通信システムに収容された各通信制御手段の収
容位置を識別する識別手順と、識別手順の識別によって
各通信制御手段ごとの固有のアドレスを生成するアドレ
ス生成手順とを有するように構成したので、通信システ
ムのコストを大幅に低減できるという効果がある。
システムのアドレス生成方法を複数の通信制御手段を収
容可能な通信システムに収容された各通信制御手段の収
容位置を識別する識別手順と、識別手順の識別によって
各通信制御手段ごとの固有のアドレスを生成するアドレ
ス生成手順とを有するように構成したので、通信システ
ムのコストを大幅に低減できるという効果がある。
【００３４】この発明によれば、通信システムのアドレ
ス生成方法において、識別手順を、各通信制御手段の収
容位置に応じて当該各通信制御手段の収容位置を識別す
るように構成したので、各通信装置が複数のユニットで
構成され、各ユニットごとに通信制御手段を実装した基
板が装着される場合において、基板同士の互換性が異な
るユニット間で可能となり、経済的な資源活用ができる
という効果がある。
ス生成方法において、識別手順を、各通信制御手段の収
容位置に応じて当該各通信制御手段の収容位置を識別す
るように構成したので、各通信装置が複数のユニットで
構成され、各ユニットごとに通信制御手段を実装した基
板が装着される場合において、基板同士の互換性が異な
るユニット間で可能となり、経済的な資源活用ができる
という効果がある。
【００３５】この発明によれば、通信システムのアドレ
ス生成方法において、識別手順を、通信制御手段が収容
された通信装置及び当該通信装置内の収容位置を識別す
るように構成し、アドレス生成手順を、識別手順によっ
て識別された通信装置及び当該通信装置内の収容位置に
基づいて当該通信制御手段のアドレスを生成するように
構成したので、通信制御手段を実装した基板同士の互換
性が異なる架間で可能となり、より一層経済的な資源活
用ができるという効果がある。
ス生成方法において、識別手順を、通信制御手段が収容
された通信装置及び当該通信装置内の収容位置を識別す
るように構成し、アドレス生成手順を、識別手順によっ
て識別された通信装置及び当該通信装置内の収容位置に
基づいて当該通信制御手段のアドレスを生成するように
構成したので、通信制御手段を実装した基板同士の互換
性が異なる架間で可能となり、より一層経済的な資源活
用ができるという効果がある。
【００３６】この発明によれば、通信システムのアドレ
ス生成方法において、識別手順を、各通信装置に収容さ
れた基板に実装されたスイッチの設定状態によって当該
通信装置を識別するように構成したので、通信制御手段
を実装した基板を他の通信装置に移動する場合には、ス
イッチの設定状態を移動先の通信装置に合わせた設定状
態に変更するだけで対応でき、極めて容易かつ低コスト
で通信制御手段を実装した基板同士の互換性を異なる通
信装置間で得られるという効果がある。
ス生成方法において、識別手順を、各通信装置に収容さ
れた基板に実装されたスイッチの設定状態によって当該
通信装置を識別するように構成したので、通信制御手段
を実装した基板を他の通信装置に移動する場合には、ス
イッチの設定状態を移動先の通信装置に合わせた設定状
態に変更するだけで対応でき、極めて容易かつ低コスト
で通信制御手段を実装した基板同士の互換性を異なる通
信装置間で得られるという効果がある。
【００３７】この発明によれば、通信システムのアドレ
ス生成方法において、アドレス生成手順を、通信制御手
段のＭＡＣアドレスの一部として固有のアドレスを生成
するように構成したので、柔軟なＬＡＮシステムを低コ
ストで構築できるという効果がある。
ス生成方法において、アドレス生成手順を、通信制御手
段のＭＡＣアドレスの一部として固有のアドレスを生成
するように構成したので、柔軟なＬＡＮシステムを低コ
ストで構築できるという効果がある。
【図１】 この発明の実施の形態１における通信システ
ムの構成を示す図である。
ムの構成を示す図である。
【図２】 この発明の実施の形態１におけるＡ基板の回
路と各Ｂ基板の回路とを接続するブロック図である。
路と各Ｂ基板の回路とを接続するブロック図である。
【図３】 この発明の実施の形態１におけるＢ回路の回
路ブロック図である。
路ブロック図である。
【図４】 この発明の実施の形態１におけるＭＡＣフレ
ーム形式のデータフォーマットの図である。
ーム形式のデータフォーマットの図である。
【図５】 この発明の実施の形態１におけるＢ回路の変
形例の回路ブロック図である。
形例の回路ブロック図である。
【図６】 従来の通信システムにおけるＢ回路の回路ブ
ロック図である。
ロック図である。
１０−１，１０−２，１０−３，…，１０−ｎ 架（通
信装置）、１１ Ａ基板、１１−１Ｃ Ａ回路、１１−
２Ｃ，１２−１Ｃ，１２−２Ｃ，１２−３Ｃ，…，１２
−ｍＣ Ｂ回路、１１−３Ｃ Ａ−Ｂ回路、１３ Ｃ基
板、１４ マザーボード、２１，２２ Ｂ−ＣＰＵ（通
信制御手段、識別手順、アドレス生成手順）、２３，２
４ ＬＡＮトランシーバ、２５，２６ アドレス生成回
路（アドレス生成手順）、２７ ディップスイッチ。
信装置）、１１ Ａ基板、１１−１Ｃ Ａ回路、１１−
２Ｃ，１２−１Ｃ，１２−２Ｃ，１２−３Ｃ，…，１２
−ｍＣ Ｂ回路、１１−３Ｃ Ａ−Ｂ回路、１３ Ｃ基
板、１４ マザーボード、２１，２２ Ｂ−ＣＰＵ（通
信制御手段、識別手順、アドレス生成手順）、２３，２
４ ＬＡＮトランシーバ、２５，２６ アドレス生成回
路（アドレス生成手順）、２７ ディップスイッチ。
フロントページの続き (72)発明者 井田 智永 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 赤松 千佳 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5K033 BA04 EA07 EC01 EC03
Claims (5)
- 【請求項１】 複数の通信制御手段を収容可能な通信シ
ステムに収容された各通信制御手段の収容位置を識別す
る識別手順と、 前記識別手順の識別によって各通信制御手段ごとの固有
のアドレスを生成するアドレス生成手順とを有する通信
システムのアドレス生成方法。 - 【請求項２】 識別手順は、各通信制御手段の収容位置
に応じて当該各通信制御手段の収容位置を識別すること
を特徴とする請求項１記載の通信システムのアドレス生
成方法。 - 【請求項３】 識別手順は、通信制御手段が収容された
通信装置及び当該通信装置内の収容位置を識別し、アド
レス生成手順は、前記識別手順によって識別された通信
装置及び当該通信装置内の収容位置に基づいて当該通信
制御手段のアドレスを生成することを特徴とする請求項
１又は請求項２記載の通信システムのアドレス生成方
法。 - 【請求項４】 識別手順は、各通信装置に収容された基
板に実装されたスイッチの設定状態によって当該通信装
置を識別することを特徴とする請求項３記載の通信シス
テムのアドレス生成方法。 - 【請求項５】 アドレス生成手順は、通信制御手段のＭ
ＡＣアドレスの一部として固有のアドレスを生成するこ
とを特徴とする請求項１乃至請求項４のいずれか１項記
載の通信システムのアドレス生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000202702A JP2002026912A (ja) | 2000-07-04 | 2000-07-04 | 通信システムのアドレス生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000202702A JP2002026912A (ja) | 2000-07-04 | 2000-07-04 | 通信システムのアドレス生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026912A true JP2002026912A (ja) | 2002-01-25 |
Family
ID=18700194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000202702A Pending JP2002026912A (ja) | 2000-07-04 | 2000-07-04 | 通信システムのアドレス生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002026912A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300261A (ja) * | 2006-04-28 | 2007-11-15 | Fuji Electric Fa Components & Systems Co Ltd | スレーブ機器 |
-
2000
- 2000-07-04 JP JP2000202702A patent/JP2002026912A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300261A (ja) * | 2006-04-28 | 2007-11-15 | Fuji Electric Fa Components & Systems Co Ltd | スレーブ機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1473883B1 (en) | System an method for implementing RMII ethernet reset | |
| US20040186914A1 (en) | Data processing circuit | |
| US20110310905A1 (en) | Method for data communication and device for ethernet | |
| EP0936779B1 (en) | Network system | |
| US20200084304A1 (en) | Auto-negotiation over extended backplane | |
| CN113612801B (zh) | Epa网关设备和epa跨网通信的方法 | |
| KR20130099813A (ko) | 하나 이상의 장치의 동작 상태 전환 방법 | |
| CN114788197A (zh) | 用于优化经由通信网络连接的网络设备之间的时间同步的方法 | |
| US8345572B2 (en) | Communication apparatus and communication system | |
| US7843966B2 (en) | Communication system for flexible use in different application scenarios in automation technology | |
| JP2002026912A (ja) | 通信システムのアドレス生成方法 | |
| US20070147340A1 (en) | Ethernet switch and router for unshielded twisted pair/optical integrated network and frame processing method thereof | |
| EP2930896B1 (en) | Ethernet network device and local ethernet network | |
| US20150078382A1 (en) | Information processing device, communication method, and computer-readable storage medium storing communication program | |
| WO2018186681A1 (ko) | 소프트웨어 정의 네트워크에서 데이터 패킷의 전송 룰을 설정하기 위한 장치 및 방법 | |
| US20060288142A1 (en) | Data bus system | |
| JP2004531146A (ja) | 搬送波感知多重アクセス／衝突検出方式（ｃｓｍａ／ｃｄ）を支援する通信装置及び方法 | |
| JP4235553B2 (ja) | バスステーション | |
| CN212906286U (zh) | 网络架构、集成板卡及计算机设备 | |
| JPH10136050A (ja) | 電気通信装置 | |
| JP2005051507A (ja) | 通信システムおよびそのアドレス設定方法 | |
| WO2017040489A1 (en) | Register read and write operations over auto negotiation next pages | |
| JP2003256090A (ja) | 通信接続アダプタおよびそれを用いたネットワークシステム | |
| KR20000009541A (ko) | 직렬통신장치 및 방법 | |
| KR20030062473A (ko) | 전이중 패스트 이더넷 방식과 토큰 링 매체 제어 방식을링형의 통신망에 적용하여 설계하는 방법 |