JP2002026651A - Oscillator and communication equipment - Google Patents

Oscillator and communication equipment

Info

Publication number
JP2002026651A
JP2002026651A JP2000209644A JP2000209644A JP2002026651A JP 2002026651 A JP2002026651 A JP 2002026651A JP 2000209644 A JP2000209644 A JP 2000209644A JP 2000209644 A JP2000209644 A JP 2000209644A JP 2002026651 A JP2002026651 A JP 2002026651A
Authority
JP
Japan
Prior art keywords
transistor
base
circuit
oscillation
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000209644A
Other languages
Japanese (ja)
Other versions
JP4432224B2 (en
Inventor
Toru Yaoeda
徹 八百枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000209644A priority Critical patent/JP4432224B2/en
Publication of JP2002026651A publication Critical patent/JP2002026651A/en
Application granted granted Critical
Publication of JP4432224B2 publication Critical patent/JP4432224B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce power consumption of an oscillation circuit and a communi cation equipment by supplying a required base correction to transistors (TRs) for the oscillation circuit so as to stabilize the oscillation and reducing the power consumption of a resistance voltage division circuit being a component of a TR base bias circuit as muck as possible while keeping a high C/N charac teristic. SOLUTION: A resonance circuit is connected to a 1st TR Q1 for oscillation purpose, the resistance voltage division circuit consisting of resistors R1, R2 is connected between a power supply Vcc and ground, an output of the circuit is given to a base of a 2nd TR Q2, an emitter of the TR Q2 is connected to a base of the TR Q1, the TR Q2 supplies a base bias current to the TR Q1, and the resistance of the resistors R1, R2 is selected higher to reduce the entire power consumption.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、高周波回路に用
いられる発振器およびそれを設けた通信装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillator used in a high-frequency circuit and a communication device provided with the oscillator.

【0002】[0002]

【従来の技術】従来、マイクロ波帯などにおける発振器
は、コルピッツ型発振回路またはその変形型の発振回路
で構成されている。
2. Description of the Related Art Conventionally, an oscillator in a microwave band or the like is constituted by a Colpitts oscillator or a modified oscillator thereof.

【0003】図5に従来の発振器の構成例を示す。図5
において、Q1は発振用のトランジスタであり、そのベ
ース・エミッタ間にコンデンサC1を接続し、コレクタ
をコンデンサC7で高周波的に接地し、エミッタと接地
との間にコンデンサC6を、また、ベースと接地との間
に共振回路をそれぞれ設け、共振回路として示す部分に
誘導性の回路を設けて、コルピッツ型発振回路を構成し
ている。
FIG. 5 shows a configuration example of a conventional oscillator. FIG.
, Q1 is an oscillation transistor, a capacitor C1 is connected between its base and emitter, a collector is grounded at a high frequency by a capacitor C7, a capacitor C6 is connected between the emitter and ground, and a base and ground are connected. And an inductive circuit is provided in a portion shown as a resonance circuit, thereby forming a Colpitts oscillation circuit.

【0004】また、図5においてQ2はバッファ用トラ
ンジスタであり、トランジスタQ1のエミッタから出力
される発振信号をコンデンサC2を介してQ2のベース
に供給している。
In FIG. 5, Q2 is a buffer transistor, and supplies an oscillation signal output from the emitter of the transistor Q1 to the base of Q2 via a capacitor C2.

【0005】[0005]

【発明が解決しようとする課題】このような従来の発振
器においては、発振用トランジスタQ1のベースバイア
ス回路として、抵抗R1,R2,R3による分圧回路を
設け、抵抗R2とR3との接続点の出力電圧をQ1のベ
ースに印加し、R1とR2との接続点の出力電圧をQ2
のベースに印加するようにしている。
In such a conventional oscillator, a voltage dividing circuit including resistors R1, R2, and R3 is provided as a base bias circuit of the oscillating transistor Q1, and a connection point between the resistors R2 and R3 is provided. The output voltage is applied to the base of Q1, and the output voltage at the node between R1 and R2 is
Is applied to the base.

【0006】このような発振回路を携帯電話などの移動
体通信装置に用いる場合には、全体の消費電力を如何に
抑えるかが設計上の1つのポイントとなる。従来、出力
レベルを低下させることなく全体の消費電流を削減する
ためには、ベースバイアスを供給するための抵抗分圧回
路(図5におけるR1,R2,R3)に流れる電流(ブ
リーダー電流)をなるべく抑えるように設計されてい
た。すなわち、一般には、図5におけるR1,R2,R
3による抵抗分圧比を一定として、R1,R2,R3の
直列合成抵抗値を大きくすれば、それだけ抵抗分圧回路
による電力消費は抑えられる。
When such an oscillation circuit is used in a mobile communication device such as a mobile phone, one point in design is how to suppress the overall power consumption. Conventionally, in order to reduce the overall current consumption without lowering the output level, the current (bleeder current) flowing through a resistor voltage dividing circuit (R1, R2, R3 in FIG. 5) for supplying a base bias should be minimized. It was designed to hold back. That is, generally, R1, R2, R in FIG.
If the resistance division ratio of R3 is kept constant and the combined resistance value of R1, R2, and R3 is increased, power consumption by the resistance voltage divider circuit can be suppressed accordingly.

【0007】ところが、抵抗分圧回路の抵抗値を大きく
するにしたがって、発振用トランジスタQ1へのベース
バイアス電流が十分に供給されず、発振出力レベルが低
下したり、ベースバイアスが不安定となって、発振器の
C/N特性が劣化するという問題が生じる。
However, as the resistance value of the resistance voltage dividing circuit is increased, the base bias current to the oscillation transistor Q1 is not sufficiently supplied, and the oscillation output level is lowered and the base bias becomes unstable. In addition, there arises a problem that the C / N characteristic of the oscillator is deteriorated.

【0008】この発明の目的は、トランジスタのベース
バイアス回路を構成する抵抗分圧回路による電力消費を
極力抑えて、且つ必要なベース電流を供給できるように
して、上述の従来の問題を解消した、発振回路およびそ
れを備えた通信装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems by minimizing power consumption by a resistor voltage dividing circuit constituting a base bias circuit of a transistor and supplying a necessary base current. An object of the present invention is to provide an oscillation circuit and a communication device including the same.

【0009】[0009]

【課題を解決するための手段】この発明は、発振用の第
1のトランジスタに共振回路を接続し、電源と接地との
間に抵抗分圧回路を接続し、該抵抗分圧回路の出力を第
2のトランジスタのベースに接続し、第2のトランジス
タのエミッタを第1のトランジスタのベースに接続し、
第1・第2のトランジスタのコレクタを電源に接続し
て、第2のトランジスタのエミッタ電流を第1のトラン
ジスタのベースバイアス電流として供給する。
According to the present invention, a resonance circuit is connected to a first transistor for oscillation, a resistance voltage dividing circuit is connected between a power supply and a ground, and an output of the resistance voltage dividing circuit is connected. Connecting the base of the second transistor, connecting the emitter of the second transistor to the base of the first transistor,
The collectors of the first and second transistors are connected to a power supply, and an emitter current of the second transistor is supplied as a base bias current of the first transistor.

【0010】このように、発振用の第1のトランジスタ
のベースバイアス電流を第2のトランジスタのコレクタ
側からエミッタ電流として供給するが、第2のトランジ
スタのコレクタ電流は、そのベース電流の電流増幅率倍
であるため、第2のトランジスタに供給するベース電流
を十分に小さくても、第1のトランジスタの必要なベー
スバイアス電流を供給できる。そのため、第2のトラン
ジスタに対するベースバイアス供給用抵抗分圧回路の直
列抵抗値を高く設定し、このことにより、抵抗分圧回路
による電力消費を極めて小さく抑える。
As described above, the base bias current of the first transistor for oscillation is supplied as the emitter current from the collector side of the second transistor, and the collector current of the second transistor depends on the current amplification factor of the base current. Therefore, even if the base current supplied to the second transistor is sufficiently small, a necessary base bias current for the first transistor can be supplied. Therefore, the series resistance value of the resistance dividing circuit for supplying the base bias with respect to the second transistor is set to be high, so that the power consumption by the resistance dividing circuit is extremely reduced.

【0011】また、この発明は、上記第1のトランジス
タのベースと接地との間に少なくとも抵抗を接続し、第
1のトランジスタのエミッタをコンデンサを介して第2
のトランジスタのベースに接続する。この構成により、
発振用のトランジスタである第1のトランジスタのエミ
ッタからの出力信号を第2のトランジスタのベースに帰
還して、第1と第2のトランジスタのダーリントン接続
による高電流増幅率の下で動作させるようにし、第1と
第2のトランジスタによる増幅回路の入力インピーダン
スをより高くする。これにより、発振動作の安定性を増
す。
Further, according to the present invention, at least a resistor is connected between the base of the first transistor and the ground, and the emitter of the first transistor is connected to the second via a capacitor.
Connected to the base of the transistor. With this configuration,
An output signal from the emitter of the first transistor, which is an oscillating transistor, is fed back to the base of the second transistor so as to operate under a high current amplification factor due to the Darlington connection between the first and second transistors. , The input impedance of the amplifier circuit including the first and second transistors is made higher. Thereby, the stability of the oscillation operation is increased.

【0012】[0012]

【発明の実施の形態】第1の実施形態に係る発振器の構
成を図1および図2を参照して説明する。図1におい
て、Q1は発振用のトランジスタである第1のトランジ
スタであり、そのコレクタをバイパスコンデンサC5で
高周波的に接地し、エミッタと接地との間にコンデンサ
C6、ベースと接地との間に共振回路をそれぞれ接続
し、更にエミッタとベースとの間に、Q2のベース−エ
ミッタを介してコンデンサC2を接続することによっ
て、コルピッツ型発振回路の主要部を構成している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of an oscillator according to a first embodiment will be described with reference to FIGS. In FIG. 1, Q1 is a first transistor which is a transistor for oscillation, the collector of which is grounded at a high frequency by a bypass capacitor C5, a capacitor C6 between the emitter and ground, and a resonance between the base and ground. Circuits are connected to each other, and a capacitor C2 is connected between the emitter and the base via the base-emitter of Q2, thereby constituting a main part of the Colpitts oscillation circuit.

【0013】また、図1においてQ2は第2のトランジ
スタであり、そのエミッタをQ1のベースに接続してい
る。電源Vccと接地との間には、抵抗R1,R2によ
る抵抗分圧回路を接続し、その分圧出力をQ2のベース
に供給している。Q1とQ2のコレクタは、それぞれ接
続して電源Vccが供給されるようにしている。また、
Q1のエミッタと接地との間に抵抗R4を接続し、エミ
ッタとQ2のベースとの間にコンデンサC2を接続し、
Q2のベースからコンデンサC4を介して発振出力信号
を取り出している。なお、Q2のベースと接地との間の
コンデンサC3は高周波成分をカットするため設けてい
る。
In FIG. 1, Q2 is a second transistor, the emitter of which is connected to the base of Q1. A resistor voltage dividing circuit including resistors R1 and R2 is connected between the power supply Vcc and the ground, and the divided output is supplied to the base of Q2. The collectors of Q1 and Q2 are connected to each other so that power supply Vcc is supplied. Also,
Connecting a resistor R4 between the emitter of Q1 and ground, connecting a capacitor C2 between the emitter and the base of Q2,
An oscillation output signal is extracted from the base of Q2 via the capacitor C4. Note that a capacitor C3 between the base of Q2 and the ground is provided to cut high frequency components.

【0014】図1において、発振用のトランジスタQ1
のベースバイアス電流はQ2のエミッタから供給される
が、この電流は、(Q2のベース電流×Q2の電流増幅
率)に相当する。Q2の電流増幅率は通常、数十〜数百
であるので、R1,R2による抵抗分圧回路からQ2の
ベースに供給される電流を極めて小さく抑えることがで
きる。したがって、出力レベルを低下させたり、C/N
特性を劣化させたりすることなく、R1とR2の直列抵
抗値を高く設定することができ、R1,R2の抵抗分圧
回路によるブリーダー電流を十分小さくして、発振器全
体の消費電力を削減することができる。
In FIG. 1, an oscillation transistor Q1
Is supplied from the emitter of Q2, and this current corresponds to (base current of Q2 × current amplification factor of Q2). Since the current amplification factor of Q2 is usually several tens to several hundreds, the current supplied to the base of Q2 from the resistive voltage dividing circuit formed by R1 and R2 can be extremely small. Therefore, the output level may be reduced or the C / N
The series resistance of R1 and R2 can be set high without deteriorating the characteristics, and the bleeder current by the resistor divider circuit of R1 and R2 is sufficiently reduced to reduce the power consumption of the entire oscillator. Can be.

【0015】また、図1に示した例では、Q1のエミッ
タからの発振出力信号をコンデンサC2を介してQ2の
ベースに帰還させることによって、Q1とQ2による高
い合成電流増幅率を利用して、共振回路からみたQ1の
入力インピーダンスを高めることができる。そのため、
この発振器に接続される回路のインピーダンスの変動に
影響を受けずに、発振動作がより安定化し、C/N特性
が向上する。
In the example shown in FIG. 1, the oscillation output signal from the emitter of Q1 is fed back to the base of Q2 via the capacitor C2, so that the high combined current amplification factor of Q1 and Q2 is used. The input impedance of Q1 as viewed from the resonance circuit can be increased. for that reason,
The oscillation operation is further stabilized and the C / N characteristics are improved without being affected by the fluctuation of the impedance of the circuit connected to the oscillator.

【0016】図2は図1に示した共振回路部分の構成を
示す図である。ここでL1はストリップラインやチップ
インダクタなどの誘導素子、VDは印加電圧によって静
電容量が変化する可変容量ダイオードである。L2はス
トリップラインやチップインダクタなどの誘導素子であ
り、この誘導素子L2を介して可変容量ダイオードVD
に制御電圧を印加するように構成している。その際、コ
ンデンサC12は高周波成分を接地して、発振周波数に
影響を与えないようにしている。この共振回路のリアク
タンスは、L1のインダクタンス、可変容量ダイオード
VDのキャパシタンスおよびその他のコンデンサC1
0,C11,C13のキャパシタンスによって定まり、
これらの値と、図1に示したコンデンサC2,C6のキ
ャパシタンスとによって共振周波数が定まり、その共振
周波数で発振動作する。したがって、印加する制御電圧
によって制御された周波数の発振信号がQ2のベースか
らコンデンサC4を介して外部へ出力される。
FIG. 2 is a diagram showing the configuration of the resonance circuit portion shown in FIG. Here, L1 is an inductive element such as a strip line or a chip inductor, and VD is a variable capacitance diode whose capacitance changes according to an applied voltage. L2 is an inductive element such as a strip line or a chip inductor.
Is configured to apply a control voltage thereto. At this time, the capacitor C12 grounds the high frequency component so as not to affect the oscillation frequency. The reactance of this resonance circuit is represented by the inductance of L1, the capacitance of the variable capacitance diode VD and the other capacitor C1.
0, C11, determined by the capacitance of C13,
The resonance frequency is determined by these values and the capacitance of the capacitors C2 and C6 shown in FIG. 1, and the oscillation operation is performed at the resonance frequency. Therefore, an oscillation signal having a frequency controlled by the applied control voltage is output from the base of Q2 to the outside via the capacitor C4.

【0017】次に、第2の実施形態に係る発振器の構成
を図3に示す。図1に示した発振回路と異なり、この例
では、第1のトランジスタQ1のエミッタからコンデン
サC4を介して発振出力信号を取り出している。このよ
うな回路構成でも、同様にして全体の電力消費を削減し
つつ、第1のトランジスタQ1に所定のベースバイアス
電流が供給でき、C/N特性に優れ、安定した発振信号
を取り出すことができる。
Next, the configuration of the oscillator according to the second embodiment is shown in FIG. Unlike the oscillation circuit shown in FIG. 1, in this example, an oscillation output signal is extracted from the emitter of the first transistor Q1 via the capacitor C4. Even with such a circuit configuration, a predetermined base bias current can be supplied to the first transistor Q1 while the overall power consumption is reduced, and a stable oscillation signal with excellent C / N characteristics can be obtained. .

【0018】次に、第3の実施形態に係る通信装置の構
成例をブロック図として図4に示す。図4において、V
COは電圧制御発振器である。PLL−ICはPLL制
御用回路であり、VCOの出力信号を入力し、温度補償
水晶発振回路TCXOの発振信号と位相比較し、所定の
周波数および位相となるように制御信号を出力する。V
COはローパスフィルタLPFを介して制御電圧をコン
トロール端子で受けて、その制御電圧に応じた周波数で
発振する。この発振出力信号はミキサ回路MIXaおよ
びMIXbにそれぞれ局部発振信号として与えられる。
ミキサ回路MIXaは送信回路Txから出力される中間
周波信号と局部発振信号とを混合して送信周波数信号に
周波数変換する。この信号は増幅回路AMPaで電力増
幅されてデュプレクサDPXを介しアンテナANTから
放射される。アンテナANTからの受信信号はデュプレ
クサDPXを介して増幅回路AMPbで増幅される。ミ
キサ回路MIXbは、増幅回路AMPbの出力信号と上
記局部発振信号とを混合して中間周波信号に変換する。
受信回路Rxはこれを信号処理することにより受信信号
を得る。
Next, FIG. 4 is a block diagram showing an example of the configuration of a communication device according to the third embodiment. In FIG.
CO is a voltage controlled oscillator. The PLL-IC is a PLL control circuit that receives an output signal of the VCO, compares the phase with the oscillation signal of the temperature-compensated crystal oscillation circuit TCXO, and outputs a control signal having a predetermined frequency and phase. V
The CO receives a control voltage at a control terminal via a low-pass filter LPF and oscillates at a frequency corresponding to the control voltage. This oscillation output signal is supplied to mixer circuits MIXa and MIXb as local oscillation signals.
The mixer circuit MIXa mixes the intermediate frequency signal output from the transmission circuit Tx and the local oscillation signal and converts the frequency to a transmission frequency signal. This signal is power-amplified by the amplifier circuit AMPa and radiated from the antenna ANT via the duplexer DPX. The signal received from the antenna ANT is amplified by the amplifier circuit AMPb via the duplexer DPX. The mixer circuit MIXb mixes the output signal of the amplifier circuit AMPb with the local oscillation signal and converts the signal into an intermediate frequency signal.
The receiving circuit Rx performs signal processing on the signal to obtain a received signal.

【0019】上記通信装置におけるVCOとして、第1
・第2の実施形態で示した発振器を用いる。このように
して、電力消費の低いVCOを用いることによって、全
体に低消費電力の通信装置を構成する。
As the VCO in the communication device, the first
-Use the oscillator described in the second embodiment. In this manner, by using a VCO with low power consumption, a communication device with low power consumption is configured as a whole.

【0020】[0020]

【発明の効果】この発明によれば、発振用の第1のトラ
ンジスタのベースバイアス電流を第2のトランジスタか
ら供給するので、第2のトランジスタに対するベースバ
イアス供給用抵抗分圧回路の直列抵抗値を高く設定で
き、このことにより、低消費電力化が図れる。
According to the present invention, the base bias current of the first transistor for oscillation is supplied from the second transistor. Therefore, the series resistance value of the resistor divider for supplying base bias to the second transistor is reduced. It can be set high, which can reduce power consumption.

【0021】また、この発明は、第1のトランジスタの
ベースと接地との間に少なくとも抵抗を接続し、第1の
トランジスタのエミッタをコンデンサを介して第2のト
ランジスタのベースに接続したことにより、第1と第2
のトランジスタのダーリントン接続による高電流増幅率
の下で動作させることができ、第1と第2のトランジス
タによる増幅回路の入力インピーダンスがより高くな
り、これにより、発振動作の安定性が増す。
Also, according to the present invention, at least a resistor is connected between the base of the first transistor and the ground, and the emitter of the first transistor is connected to the base of the second transistor via a capacitor. First and second
Can be operated under a high current amplification factor due to the Darlington connection of the transistors, and the input impedance of the amplifier circuit including the first and second transistors becomes higher, thereby increasing the stability of the oscillation operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係る発振器の回路図FIG. 1 is a circuit diagram of an oscillator according to a first embodiment.

【図2】同発振器における共振回路部分の回路図FIG. 2 is a circuit diagram of a resonance circuit portion in the oscillator.

【図3】第2の実施形態に係る発振器の回路図FIG. 3 is a circuit diagram of an oscillator according to a second embodiment.

【図4】第3の実施形態に係る通信装置の構成を示すブ
ロック図
FIG. 4 is a block diagram illustrating a configuration of a communication device according to a third embodiment.

【図5】従来の発振器の構成を示す回路図FIG. 5 is a circuit diagram showing a configuration of a conventional oscillator.

【符号の説明】[Explanation of symbols]

Q1−第1のトランジスタ(発振用トランジスタ) Q2−第2のトランジスタ (R1,R2)−抵抗分圧回路 Q1-first transistor (oscillation transistor) Q2-second transistor (R1, R2) -resistor voltage dividing circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 発振用の第1のトランジスタに共振回路
を接続し、電源と接地との間に抵抗分圧回路を接続し、
該抵抗分圧回路の出力を第2のトランジスタのベースに
接続し、第2のトランジスタのエミッタを第1のトラン
ジスタのベースに接続し、第1・第2のトランジスタの
コレクタを電源に接続して、第2のトランジスタのエミ
ッタ電流を第1のトランジスタのベースバイアス電流と
して供給するようにした発振器。
1. A resonance circuit is connected to a first transistor for oscillation, and a resistance voltage dividing circuit is connected between a power supply and a ground.
An output of the resistor voltage divider is connected to a base of a second transistor, an emitter of the second transistor is connected to a base of the first transistor, and collectors of the first and second transistors are connected to a power supply. An oscillator configured to supply an emitter current of the second transistor as a base bias current of the first transistor.
【請求項2】 前記第1のトランジスタのエミッタと接
地との間に少なくとも抵抗を接続し、第1のトランジス
タのエミッタをコンデンサを介して第2のトランジスタ
のベースに接続した請求項1に記載の発振器。
2. The device according to claim 1, wherein at least a resistor is connected between the emitter of the first transistor and ground, and the emitter of the first transistor is connected to the base of the second transistor via a capacitor. Oscillator.
【請求項3】 請求項1または2に記載の発振器を設け
た通信装置。
3. A communication device provided with the oscillator according to claim 1.
JP2000209644A 2000-07-11 2000-07-11 Oscillator and communication device Expired - Lifetime JP4432224B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000209644A JP4432224B2 (en) 2000-07-11 2000-07-11 Oscillator and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000209644A JP4432224B2 (en) 2000-07-11 2000-07-11 Oscillator and communication device

Publications (2)

Publication Number Publication Date
JP2002026651A true JP2002026651A (en) 2002-01-25
JP4432224B2 JP4432224B2 (en) 2010-03-17

Family

ID=18706019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000209644A Expired - Lifetime JP4432224B2 (en) 2000-07-11 2000-07-11 Oscillator and communication device

Country Status (1)

Country Link
JP (1) JP4432224B2 (en)

Also Published As

Publication number Publication date
JP4432224B2 (en) 2010-03-17

Similar Documents

Publication Publication Date Title
US7239209B2 (en) Serially RC coupled quadrature oscillator
US6731182B2 (en) Voltage-controlled oscillator and communication apparatus employing the same
US5144264A (en) Wideband voltage controlled oscillator having open loop gain compensation
US5418500A (en) High-frequency oscillator circuit
JP3369557B2 (en) Oscillator with bias and buffer circuits formed inside die mounted with elements distributed over ceramic substrate
US5565821A (en) Voltage controlled oscillator with improved tuning linearity
US6734745B2 (en) Oscillator and communication apparatus using the same
KR20080061263A (en) Oscillator
JP4432224B2 (en) Oscillator and communication device
US6271737B1 (en) Communication device with feedback for cancellation of perturbations
US5185583A (en) Actively biased oscillator
JP2004056720A (en) Voltage controlled oscillator, high frequency receiver using the same, and high frequency transmitter
US20020050866A1 (en) Voltage controlled oscillator and communication device using the same
JP3893932B2 (en) Voltage controlled oscillator
JP2001308637A (en) Oscillator and communication device
JP3136618B2 (en) Voltage controlled oscillator
KR100447743B1 (en) Voltage-Controlled Oscilator having a plurality of Resonators
US20020158695A1 (en) Low phase noise dual band voltage controlled oscillator
KR100285307B1 (en) Voltage controlled oscillator device using coaxial resonator
JP2903934B2 (en) Oscillator circuit and BS tuner using this oscillator circuit
JP2001237643A (en) Voltage controlled oscillator and communication equipment
JP2005304085A (en) Voltage-controlled oscillator
JP2001144535A (en) Multi-band voltage controlled oscillator
JP3318504B2 (en) Voltage controlled high frequency oscillator
EP1081846B1 (en) Voltage controled oscillator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091214

R150 Certificate of patent or registration of utility model

Ref document number: 4432224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

EXPY Cancellation because of completion of term