JP2002009778A

JP2002009778A - パケットスイッチ装置

Info

Publication number: JP2002009778A
Application number: JP2000191819A
Authority: JP
Inventors: Kazuto Nishimura; 和人西村; Atsushi Tanaka; 淳田中
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-06-26
Filing date: 2000-06-26
Publication date: 2002-01-11
Also published as: US20040202108A1; US6859432B2

Abstract

(57)【要約】（修正有）【課題】任意の最低保証帯域及び最大許容帯域を有す
るコネクションに対して、高効率かつ公平に最低帯域保
証及び最大帯域制限を行うパケットスイッチ装置を提供
する。【解決手段】バッファメモリ２内のパケットの存在状
態を示すフラグと、読み出しレートを最大許容帯域以下
に制限するためのパケット間隔値と、最低保証帯域の比
で表わされるカウンタ初期値とをコネクション毎に対応
付けて保持するメモリ部４と；前記最大許容帯域パケッ
ト間隔値を初期値としてパケット読み出し時刻毎に所定
値ずつ減算されるカウンタ部５と；前記バッファメモリ
からパケットが読み出される毎に対応コネクションの保
持値を所定値ずつ減算されるカウンタ部６と；パケット
読み出し時刻が到来したとき、前記最大許容帯域パケッ
ト間隔値とその時刻の前記最低保証帯域カウンタ部の保
持値との積が最大値を示すパケットを読み出し対象とす
る読み出し制御部３とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は広帯域交換機、クロ
スコネクトスイッチ装置、及びルータ装置などに適用さ
れ、固定長パケットを伝送（特に、限定しないときは、
交換、伝達及び転送を含む）するパケットスイッチ装置
に関し、特に動的に読み出しコネクションを決定するパ
ケット読み出し制御手法を採るパケットスイッチ装置に
関する。

【０００２】

【従来の技術】セルと称される固定長パケットを伝送す
るＡＴＭ（Asynchronous Transfer Mode：非同期転送モ
ード）交換機またはＡＴＭ伝送装置においては、最低帯
域保証機能であるＧＦＲ（Guaranteed Frame Rate）機
能を実現する際、最低帯域を保証する従来のスケジュー
リング方法として、ＷＲＲ（Weighted Round Robin）及
びＷＦＱ（Weighted Fair Queue）等のセル読み出し制
御手法が採用されている。

【０００３】例えば、電子情報通信学会・交換システム
研究会の論文（ＳＳＥ９８−１９２）：「帯域共用効果
を有するＧＦＲ処理回路の開発」〔文献１〕では、バー
チャルチャネルＶＣ（Virtual Channel）別キュー内の
セルの有無を考慮したＷＲＲ手法を採用することによ
り、最低帯域（ＭＣＲ：Minimum Cell Rate）保証を実
現している。

【０００４】このようなＷＲＲ採用の読み出し手法で
は、各ＶＣの最低保証帯域をウエイト比に反映すること
により、最低帯域が保証でき、さらに余剰帯域をウエイ
ト比に従って割当てることが可能である。

【０００５】また、特開平１１−２３９１５１号公報記
載の「ラウンドロビン制御装置及び方法」〔文献２〕で
は、各ＶＣが単位時間に読み出すべき最低帯域セル数、
及び「最大帯域−最低帯域」セル数などを保持したメモ
リを設けることにより、最低帯域を保証し、かつ最大帯
域（ＰＣＲ：Peak Cell Rate）による制限を試みるスケ
ジューリング方法が提案されている。

【０００６】さらに、特開平１１−１９１７８０号公報
記載の「バンド共用回路」〔文献３〕では、コネクショ
ン（ＶＣ相当）毎のセル読み出し後に、その読み出しに
連動して、ＰＣＲの逆数に相当する時間「１／ＰＣＲ」
を経過するまで当該コネクションの次セルの読み出しを
制限する制限機能を付加することにより、最低帯域を保
証し、かつ厳密なＰＣＲ間隔の制限を実現する手法が提
案されている。

【０００７】上述した従来例において、文献１記載のＷ
ＲＲ採用の読み出し手法は、予めＶＣ毎にＭＣＲ比に基
づきウエイトを付けたテーブル（またはカウンタ）等を
設定し、それに従いセルを読み出している。しかし、こ
の手法では、ＭＣＲ比に従った帯域配分しか行えない
為、帯域共用単位にＭＣＲとＰＣＲとの比が異なるＶＣ
を収容しようとすると、効率が大幅に低下するか、ＰＣ
Ｒ制限を維持できなくなる。

【０００８】例えば、図１（Ａ）に示すように、二つの
アクティブＶＣ（ＶＣ＃１，ＶＣ＃２）が存在すること
を仮定して、一層具体的に説明する。なお、アクティブ
ＶＣとは、対応キュー（バッファメモリ）内にセルが存
在するＶＣのことである。

【０００９】このＶＣ設定例においては、（１）ＰＣＲ
を絶対に超えないとした場合、ＶＣ＃２のＰＣＲが４Ｍ
ｂｐｓ（ｂ／ｓ）で制限される為、ＶＣ＃１のＰＣＲは
２Ｍｂｐｓとなり、本来のＰＣＲ（５Ｍｂｐｓ）に対し
てＰＣＲ未満でしか対応セルを読め出せない。また、
（２）ＶＣ＃１をＰＣＲで読もうとした場合、ＶＣ＃１
のＰＣＲが５Ｍｂｐｓということは、ＭＣＲ比が２倍の
ＶＣ＃２は、ＰＣＲ・１０Ｍｂｐｓとなり、ＶＣ＃２の
ＰＣＲを超えてしまう。

【００１０】このように、ＷＲＲ読み出し制御のみで
は、ＰＣＲの制限と高効率読み出しとを両立することは
できないという問題がある。

【００１１】この問題を解決するために、図２に示すよ
うに、ＷＲＲ（ＭＣＲ保証）読み出し制御部ＣＮＴの後
段にＰＣＲシェーパ（帯域制限部）ＳＨＰを設けるＡＴ
Ｍスイッチ装置ＡＴＭ−ＳＷの構成が考えられる。これ
により、上記（２）のような高効率な読み出しを行い、
かつシェーパでＰＣＲ制限を行うことが可能となる。

【００１２】しかし、この解決手法では、ＰＣＲシェー
パにも個別ＶＣバッファＢＵＦが必要となる為、ハード
ウェア量が非常に大きくなることを避けられない。さら
に、帯域制限箇所を二ヶ所に分割する為、効率の低下を
招くことがある。

【００１３】よって、ハードウェア量の削減、帯域制限
箇所の統一などの観点から、ＭＣＲ保証読み出しとＰＣ
Ｒ制限とを一カ所で統合して行う手法が有効である。

【００１４】上記文献２記載のＡＴＭスイッチ装置ＡＴ
Ｍ−ＳＷにおいては、カウンタメモリを用いてＭＣＲ保
証とＰＣＲ制限とを同一箇所で行うことを試みるスケジ
ューリング方法を採用している（図３参照）。

【００１５】しかし、この方法は、カウンタの初期化タ
イミングを誤っている為、最大帯域制限はおろか、最低
帯域保証も実現し得ないと、推定できる。仮に、最適な
初期化タイミングを採用しても、所定単位時間に読み出
すセル数を制限するという単純な方法の為、そのカウン
タ分のバーストトラヒックが生じることを回避できない
（図４（Ａ）参照）。

【００１６】このトラヒックのバースト性を解消する手
法として、上記文献３記載のように、ＶＣ毎に読み出し
間隔制限カウンタを設け、読み出しレートがＰＣＲ以下
となるように、各ＶＣで読み出しセル間隔を制限する方
法が考えられる（図４（Ｂ）参照）。文献３記載の装置
構成を採用することにより、ハードウェア量の低減、Ｍ
ＣＲ保証、ＭＣＲ比に従った公平な帯域割当て、及び厳
密なＰＣＲ制限などの項目が実現可能となる。

【００１７】しかし、文献３記載の手法では、同一スロ
ットにおけるセル読み出しの競合が発生したときの優先
制御については考慮されていないため、効率の良い読み
出しが行えず、スループットの低下を招くことがある。
つまり、任意のＭＣＲ及びＰＣＲを有するＶＣを扱うた
め、あるスロットにおいて複数のＶＣが読み出し可能と
なる競合状態が起こりうる（図５参照）。

【００１８】このような場合、１スロットにおいて読み
出せるセル数は１セルなので、複数のＶＣから一つのＶ
Ｃを選択するスケジューリング制御が必要である。しか
し、この選択をラウンドロビンやＭＣＲの大きいＶＣ選
択等による静的な読み出し法則に従って行うと、不適当
な読み出し順序の選択により、スループットが低下する
恐れがある。

【００１９】例えば、図１（Ｂ）に示すように、５つの
アクティブＶＣ（ＶＣ＃１…ＶＣ＃５）があると仮定す
る。ＶＣ＃１のＭＣＲは４Ｍｂｐｓであり、他のＶＣ＃
２…ＶＣ＃５のＭＣＲは１Ｍｂｐｓである。また、総帯
域２０Ｍｂｐｓに対して各ＶＣのＰＣＲは１０Ｍｂｐｓ
であるので、ＰＣＲ制限として各ＶＣは、２スロットの
ＰＣＲ間隔（スロット間隔）が必要となる。

【００２０】このような条件において、ＭＣＲ比の公平
な読み出しを実現しようとすると、ＭＣＲの値に比例し
たＭＣＲカウンタを設け、セルを読み出す毎に「１」ず
つ減算し、「０」になれば読み出し対象から外すという
メカニズムを設ければよい。また、全てのアクティブＶ
ＣのＭＣＲカウンタが「０」になった時点で初期値にリ
セットする。

【００２１】このような例において、ラウンドロビンに
よる読み出し制御を行った場合、図６に示すように、ス
タートから３スロット目において、ＶＣ＃１とＶＣ＃３
との読み出し競合が起こる。競合時、この例ではラウン
ドロビンに従うため、既に一度読み出されているＶＣ＃
１より、まだ読み出されていないＶＣ＃３の方が優先さ
れて読み出される。同様に、ＶＣ＃１とＶＣ＃５とのセ
ル競合においてもＶＣ＃１は後回しになるため、結局Ｖ
Ｃ＃１対応の第２セルが読み出されるのは、ラウンドロ
ビンが１巡した６スロット目となる。

【００２２】また、この時点においてＶＣ＃２…ＶＣ＃
５のＭＣＲカウンタは「０」となるため、読み出し可能
なＶＣは、ＶＣ＃１のみとなる。よって、６スロット目
以降にＶＣ＃１対応のセルが読み出されるが、ＶＣ＃１
のＰＣＲ間隔は「２」であるため、連続で読み出すこと
はできず、スロットの空きが生じてしまうので、スルー
プットの低下を免れない。

【００２３】また仮に、ＶＣ＃１のセル読み出しが後方
向（時間の未来方向）のスロットにずらされた分だけ、
次に読み出せる時刻を早めるようにした場合、読み出し
時系列は図７に示すようになり、空きスロットを無くす
ことができるため、スループット特性は向上する。しか
し、反面ではバースト性が非常に大きくなる可能性があ
り、文献２の手法と同様の問題を有することになる。

【００２４】一方、ラウンドロビン読み出しでは無く、
ＶＣ＃１のようにＭＣＲの大きいＶＣを優先して読み出
せば、図１（Ｂ）のような例の場合、読み出し時系列は
図８に示すようになり、ＰＣＲ制限、ＣＤＶ（遅延変
動）、及びスループットを全て満たすことができる。し
かし、図１（Ｃ）のような例においては、図９のような
読み出し時系列になり、スループットの劣化が生じてし
まう。

【００２５】このように、静的な読み出し法則を採用し
た読み出し制御では、ＶＣ毎にＰＣＲ、ＭＣＲ比が異な
るような、無数のＶＣ収容パターンが考えられる環境に
おいて、性能が劣化するパターンが必ず存在するという
問題がある。では、このような問題がなぜ発生するかに
ついて考察する。

【００２６】まず、空きスロットが発生した図６及び図
９の事例に着目する。これらに共通する事柄として、競
合が発生したときに、１周期で読み出すべきセル、すな
わちＭＣＲカウンタの値が多く残っているＶＣが後回し
にされている。よって、最終的に大きなＭＣＲカウンタ
値を有するＶＣのみ残り、そのＶＣのＰＣＲ制限により
空きスロットが生じている。

【００２７】つまり、静的な読み出し法則ではなく、セ
ルを読み出す毎に減じられるＭＣＲカウンタの現在値を
参考に、動的に読み出しＶＣを決定するようなセル読み
出し手法が必要であると考えられる。しかし、単純にＭ
ＣＲカウンタ値の大きなＶＣを選択するだけでは、まだ
問題が存在する。

【００２８】例えば、図１（Ｄ）に示すように、２つの
アクティブＶＣが存在する例を考える。ＭＣＲカウンタ
の大きいＶＣを優先する場合、読み出しセル時系列は図
１０に示すようになる。つまり、スタートから８スロッ
ト目までは、ＭＣＲカウンタの値が大きなＶＣ＃１のセ
ルが連続的に読み出され、９スロット目にＶＣ＃２の第
１セルが読み出される。しかし、第１０及び第１１スロ
ットにＶＣ＃１のセルを読み出した後、ＶＣ＃２のＭＣ
Ｒカウンタ分を読み出してしまうまでに、空きスロット
が生じてしまい、スループットの低下が発生することが
分かる。

【００２９】

【発明が解決しようとする課題】したがって、本発明の
課題は、任意の最低保証帯域及び最大許容帯域を有する
コネクションに対して、高効率かつ公平に最低帯域保証
及び最大帯域制限を行うことを可能にするパケットスイ
ッチ装置を提供することにある。

【００３０】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１のパケットスイッチ装置は、バッファ
メモリ内のパケットの存在状態を示すフラグと、読み出
しレートを最大許容帯域以下に制限するための最大許容
帯域パケット間隔値と、最低保証帯域の比で表わされる
最低保証帯域カウンタ初期値とをコネクション毎に対応
付けて保持するメモリ部と；前記最大許容帯域パケット
間隔値を初期値としてパケット読み出し時刻毎に所定値
ずつ減算される最大許容帯域カウンタ部と；前記バッフ
ァメモリからパケットが読み出される毎に対応コネクシ
ョンの保持値を所定値ずつ減算される最低保証帯域カウ
ンタ部と；パケット読み出し時刻が到来したとき、前記
バッファメモリ内にパケットが存在することを前記フラ
グに基づいて検知し、かつ最大許容帯域制限を受けてい
ないことを前記最大許容帯域パケット間隔値に基づいて
検知した少なくとも１つのコネクションの中から、前記
最大許容帯域パケット間隔値とその時刻の前記最低保証
帯域カウンタ部の保持値との積が最大値を示すコネクシ
ョン対応のパケットを読み出し対象とする読み出し制御
部とを備える。

【００３１】本発明の第２のパケットスイッチ装置は、
バッファメモリ内のパケットの存在状態を示すフラグ
と、読み出しレートを最大許容帯域以下に制限するため
の最大許容帯域パケット間隔値と、最低保証帯域の比で
表わされる最低保証帯域カウンタ初期値とをコネクショ
ン毎に対応付けて保持するメモリ部と；前記最大許容帯
域パケット間隔値を初期値としてパケット読み出し時刻
毎に所定値ずつ減算される最大許容帯域カウンタ部と；
前記バッファメモリからパケットが読み出される毎に対
応コネクションの保持値を所定値ずつ減算される最低保
証帯域カウンタ部と；パケット読み出し時刻が到来した
とき、前記バッファメモリ内にパケットが存在すること
を前記フラグに基づいて検知し、かつ最大許容帯域制限
を受けていないことを前記最大許容帯域パケット間隔値
に基づいて検知した少なくとも１つのコネクションの中
から、前記最大許容帯域パケット間隔値とその時刻の前
記最低保証帯域カウンタ部の保持値から１減算した値と
の積が最大値を示すコネクション対応のパケットを読み
出し対象とする読み出し制御部とを備える。

【００３２】本発明の第３のパケットスイッチ装置は、
バッファメモリ内のパケットの存在状態を示すフラグ
と、読み出しレートを最大許容帯域以下に制限するため
の最大許容帯域パケット間隔値と、前記最大許容帯域パ
ケット間隔値と最低保証帯域の比で表わされる最低保証
帯域カウンタ初期値との積の積初期値とをコネクション
毎に対応付けて保持するメモリ部と；前記最大許容帯域
パケット間隔値を初期値としてパケット読み出し時刻毎
に所定値ずつ減算される最大許容帯域カウンタ部と；前
記積初期値を初期値とし、前記バッファメモリからパケ
ットが読み出される毎に対応コネクションの保持値を前
記最大許容帯域パケット間隔値ずつ減算される積減算カ
ウンタ部と；パケット読み出し時刻が到来したとき、前
記バッファメモリ内にパケットが存在することを前記フ
ラグに基づいて検知し、かつ最大許容帯域制限を受けて
いないことを前記最大許容帯域パケット間隔値に基づい
て検知した少なくとも１つのコネクションの中から、前
記積減算カウンタ部の保持値が最大値を示すコネクショ
ン対応のパケットを読み出し対象とする読み出し制御部
とを備える。

【００３３】本発明の第４のパケットスイッチ装置は、
上記第１、第２または第３のパケットスイッチ装置にお
いて、前記読み出し制御部は、パケット読み出し時刻を
そのコネクション対応の前記最大許容帯域カウンタ部の
初期化タイミングとする。

【００３４】本発明の第５のパケットスイッチ装置は、
上記第１、第２または第３のパケットスイッチ装置にお
いて、前記読み出し制御部は、前記最大許容帯域カウン
タ部が満期になった時点をその最大許容帯域カウンタ部
の初期化タイミングとする。

【００３５】本発明の第６のパケットスイッチ装置は、
上記第１、第２または第３のパケットスイッチ装置にお
いて、前記最大許容帯域カウンタ部が満期を迎える毎に
所定値ずつ加算され、対応コネクションのパケットを読
み出す毎に所定値ずつ減算され、かつ予め定めた最大許
容帯域制限値を上限値とするカウンタ部を更に備え、前
記読み出し制御部は、このカウンタ部の保持値が所定値
以上の場合にパケットの読み出しを許可する。

【００３６】本発明の第７のパケットスイッチ装置は、
上記第１または第２のパケットスイッチ装置において、
前記読み出し制御部は、前記最大許容帯域パケット間隔
値とその時刻の前記最低保証帯域カウンタ部の保持値と
の積を、前記バッファメモリ内にパケットが存在し、か
つ前記最大許容帯域制限を受けていない全てのコネクシ
ョンについて順番に比較し、最大値を示すコネクション
を検出する検索部を有する。

【００３７】本発明の第８のパケットスイッチ装置は、
上記第１または第２のパケットスイッチ装置において、
前記最大許容帯域パケット間隔値と前記最低保証帯域カ
ウンタ部の保持値との積をコネクション毎に二進数で保
持するメモリ部を更に備え、前記読み出し制御部は、前
記バッファメモリ内にパケットが存在し、かつ前記最大
許容帯域制限を受けていない全てのコネクションについ
て、同一桁のビットのオン・オフ状態を同時に検索する
動作を最上位ビットから最下位ビットまで順次に実行
し、最大値を示すコネクションを検出する検索部を有す
る。

【００３８】本発明の第９のパケットスイッチ装置は、
バッファメモリ内のパケットの存在状態を示すフラグ
と、読み出しレートを最大許容帯域以下に制限するため
の最大許容帯域パケット間隔値と、最低保証帯域の比に
ウエイト付けしたＷＲＲカウンタ初期値とをコネクショ
ン毎に対応付けて保持するメモリ部と；前記最大許容帯
域パケット間隔値を初期値としてパケット読み出し時刻
毎に所定値ずつ減算される最大許容帯域カウンタ部と；
前記バッファメモリからパケットが読み出される毎に対
応コネクションの保持値を所定値ずつ減算されるＷＲＲ
カウンタ部と；パケット読み出し時刻が到来したとき、
前記バッファメモリ内にパケットが存在することを前記
フラグに基づいて検知し、かつ最大許容帯域制限を受け
ていないことを前記最大許容帯域パケット間隔値に基づ
いて検知した少なくとも１つのコネクションの中から、
前記最大許容帯域パケット間隔値とその時刻の前記ＷＲ
Ｒカウンタ部の保持値との積が最大値を示すコネクショ
ン対応のパケットを読み出し対象とする読み出し制御部
とを備える。

【００３９】本発明の第１０のパケットスイッチ装置
は、バッファメモリ内のパケットの存在状態を示すフラ
グと、読み出しレートを最大許容帯域以下に制限するた
めの最大許容帯域パケット間隔値と、最低保証帯域の比
にウエイト付けしたＷＲＲカウンタ初期値とをコネクシ
ョン毎に対応付けて保持するメモリ部と；前記最大許容
帯域パケット間隔値を初期値としてパケット読み出し時
刻毎に所定値ずつ減算される最大許容帯域カウンタ部
と；前記バッファメモリからパケットが読み出される毎
に対応コネクションの保持値を所定値ずつ減算されるＷ
ＲＲカウンタ部と；パケット読み出し時刻が到来したと
き、前記バッファメモリ内にパケットが存在することを
前記フラグに基づいて検知し、かつ最大許容帯域制限を
受けていないことを前記最大許容帯域パケット間隔値に
基づいて検知した少なくとも１つのコネクションの中か
ら、前記最大許容帯域パケット間隔値とその時刻の前記
ＷＲＲカウンタ部の保持値から１減算した値との積が最
大値を示すコネクション対応のパケットを読み出し対象
とする読み出し制御部とを備える。

【００４０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００４１】〔パケットスイッチ装置（ＡＴＭスイッチ
装置）の構成〕（基本構成）本発明の一実施の形態のセルと称される固
定長パケットの伝送を行うパケットスイッチ装置として
のＡＴＭスイッチ装置においては、上述した従来の問題
を解決するために、ＭＣＲ（最低帯域）カウンタの値の
みならず、ＰＣＲ（最大帯域）間隔も考慮した上で読み
出しバーチャルチャネルＶＣを決定するセル読み出し制
御手法（スケジューリング手法）を採用する。

【００４２】例えば、ある時刻におけるあるＶＣのＰＣ
Ｒ間隔（ＰＣＲスロット間隔）がｍスロット、ＭＣＲカ
ウンタの値がｎ個であったとする。このようなＶＣに対
して、ＰＣＲ間隔でセルを読み出したとしても、ｎ個全
て読み出すためには、ｍ×（ｎ−１）＋１スロットに相
当する時間が必要となる。また、全て読み出し、かつ新
たに次のセルの読み出し可能時刻を迎えるには、ｍ×ｎ
スロットに相当する時間が必要となる。

【００４３】つまり、この値が大きなＶＣの読み出しを
時間的に未来の後方向にずらせば、その分全体の読み出
し時間も後方向にずれることになり、上述した従来例の
ようにスループットの低下を招く結果となる。よって、
本発明の一実施の形態のＡＴＭスイッチ装置では、セル
読み出し競合が発生した場合、ｍ×（ｎ−１）あるいは
ｍ×ｎの最も大きなＶＣを選択する。

【００４４】本発明の一実施の形態におけるＡＴＭスイ
ッチ装置の基本構成を示す図１１を参照すると、このＡ
ＴＭスイッチ装置１は、各ＶＣに対応する論理バッファ
メモリから構成されている個別ＶＣキューＶＣＱと、各
個別ＶＣキューＶＣＱにセルを分配する分配部ＤＩＳ
と、各個別ＶＣキューＶＣＱからのセルを多重化する選
択部ＳＥＬとを有するバッファ部２を備える。このバッ
ファ部２の配置位置により、ＡＴＭスイッチ装置１はク
ロスポイントバッファ型、入力バッファ型、出力バッフ
ァ型、及び共通バッファ型のいずれの構成をも採ること
ができる。

【００４５】このＡＴＭスイッチ装置１は、更に個別Ｖ
ＣキューＶＣＱを制御する機能として、読み出し制御部
３、ＶＣ情報メモリ４、ＰＣＲカウンタ５及びＭＣＲカ
ウンタ６を備える。

【００４６】つまり、この基本構成のＡＴＭスイッチ装
置１は、バッファ部２の個別ＶＣキューＶＣＱ内のセル
の有無を示すバッファフラグと、読み出しレートを最大
許容帯域以下とするために必要な最大許容帯域セル間隔
値としてのＰＣＲ間隔と、最低保証帯域の比で表わされ
るＭＣＲカウンタ初期値（最低保証帯域カウンタ初期
値）とを保持するＶＣ情報メモリ４と、ＰＣＲ間隔を初
期値とし１スロット毎に所定値「１」ずつ減算するＰＣ
Ｒカウンタ（最大許容帯域カウンタ）５と、セルを個別
ＶＣキューＶＣＱから読み出す毎に当該ＶＣのカウンタ
のみ「１」ずつ減算するＭＣＲカウンタ（最低保証帯域
カウンタ）６とを各ＶＣに対応して備えている。

【００４７】また、このＡＴＭスイッチ装置１は、セル
読み出しタイミングが到来したときに、バッファ部２の
個別ＶＣキューＶＣＱにセルが有り最大許容帯域制限を
受けていないＶＣの中から、ＰＣＲ間隔とその時刻のＭ
ＣＲカウンタの値との積が最も大きいＶＣをセル読み出
し対象として、バッファ部２を読み出し制御する読み出
し制御部３を更に備えている。

【００４８】読み出し制御部３は、バッファ部２からの
バッファ情報、セルを読み出したＶＣ情報（ＶＣ番
号）、ＶＣ情報メモリ４からのメモリ情報、及びＭＣＲ
カウンタ６からのＭＣＲカウンタ値に基づいて、ＶＣ情
報メモリ４，ＰＣＲカウンタ５，及びＭＣＲカウンタ６
の更新及び初期化を行うＶＣ情報制御部３０を有する。

【００４９】また、読み出し制御部３は、更に、ＶＣ情
報メモリ４やＭＣＲカウンタ６からの情報、つまりバッ
ファフラグ、ＰＣＲフラグ、ＰＣＲ間隔、及びＭＣＲカ
ウンタ値を基に最大値を検索する最大値検索部３１と、
この検索部３１からのＶＣ番号に従い該当ＶＣのセルを
バッファ部２の個別ＶＣキューＶＣＱから読み出させる
ための読み出し制御を行うセル読み出し部３２とを有す
る。

【００５０】ここで、読み出し制御部３は、セル読み出
しタイミングが到来したときに、バッファ部２の個別Ｖ
ＣキューＶＣＱにセルが有り最大許容帯域制限を受けて
いないＶＣの中から、ＰＣＲ間隔とその時刻のＭＣＲカ
ウンタの値から「１」減算した値との積が最も大きいＶ
Ｃをセル読み出し対象として、バッファ部２を読み出し
制御することも可能である。

【００５１】（ＶＣ情報メモリ、ＰＣＲカウンタ、ＭＣ
Ｒカウンタの詳細基本構成）上記ＶＣ情報メモリ４は図
１２に示すような情報（データ）記憶構成を採る。ＶＣ
情報メモリ４は、バッファ部２の個別ＶＣキューＶＣＱ
内のセルの有無を示すバッファフラグと、ＰＣＲ制限に
よる読み出しレートがＰＣＲ以下となる為のＰＣＲ間隔
（間隔値）と、ＭＣＲの比で表わされるＭＣＲカウンタ
初期値と、ＰＣＲフラグとをＶＣ番号（＃１…＃Ｎ）毎
に記憶している。

【００５２】また、ＰＣＲ間隔値を初期値とし、全ＶＣ
に対して１スロット毎に「１」ずつ減算するＰＣＲカウ
ンタ５と、対応の自ＶＣのセルを読み出す毎に「１」ず
つ減算するＭＣＲカウンタ６とが、ＶＣ番号毎に設けら
れている。なお、ＰＣＲカウンタ５及びＭＣＲカウンタ
６は、ＶＣ情報メモリ４と一体的または個別に構成する
ことが可能である。

【００５３】（第１の変形構成）上記基本構成のＡＴＭ
スイッチ装置１において、図１３に示すように、上記Ｖ
Ｃ情報メモリ４におけるＭＣＲカウンタ初期値に代替し
て、ＰＣＲ間隔とＭＣＲカウンタ初期値との積を保持す
るＰＣＲ×ＭＣＲ積初期値の記憶領域を設けたＶＣ情報
メモリ４０に変更し、かつＭＣＲカウンタ６の代わり
に、ＰＣＲ×ＭＣＲ積初期値を初期値とし、自ＶＣのセ
ルを読み出す毎にＰＣＲ間隔ずつ減算するＰＣＲ×ＭＣ
Ｒ積カウンタ６０を設けた構成に変更することが可能で
ある。

【００５４】（第２の変形構成）図１２，図１３，図１
４に示す上記各ＡＴＭスイッチ装置１のＰＣＲカウンタ
５においては、セルの読み出し時刻をそのＶＣ対応のＰ
ＣＲカウンタ５の初期化タイミングとする。また、セル
読み出しの如何に拘わらず、ＰＣＲカウンタ５が満期に
なった時点、つまりＰＣＲカウンタ５の値が「０」にな
る時刻をその初期化タイミングとしてもよい。

【００５５】（第３の変形構成）図１４に示すように、
上記ＶＣ情報メモリ４におけるＰＣＲフラグに代替し
て、ＰＣＲカウンタ５が満期を迎える毎に、つまりカウ
ンタ値が「０」になる毎に「１」加算し、当該ＶＣのセ
ルを読み出す毎に「１」減算し、上限値をα（この例で
は、「３」）とする回数カウンタ領域を備えたＶＣ情報
メモリ４１に変更することが可能である。

【００５６】（第４の変形構成）上記ＡＴＭスイッチ装
置１の最大値検索部３１においては、ｍ×（ｎ−１）値
あるいはｍ×ｎ値の最も大きなＶＣを検索するために、
二つのＶＣのＰＣＲ間隔とＭＣＲカウンタ６との積を比
較し、大きい方を最大値及び読み出しＶＣ候補として保
持し、新たなＶＣの積と比較するという動作を、バッフ
ァ部２の個別ＶＣキューＶＣＱ内にセルが有り、ＰＣＲ
制限を受けていない全てのＶＣに対して順番に行う方法
を採ることが可能である。

【００５７】（第５の変形構成）上記ＡＴＭスイッチ装
置１において、図１５に示すように、ＶＣ毎のＰＣＲ間
隔とＭＣＲカウンタ６との積を二進数で保持する二進数
メモリ３３を最大値検索部３１内に設ける。これによ
り、バッファ部２の個別ＶＣキューＶＣＱ内にセルが有
り、最大許容帯域制限を受けていない全てのＶＣに対し
て、同一桁のビットのオン「１」及びオフ「０」状態を
同時に検索するという動作を、最上位ビットＭＳＢから
順に最下位ビットＬＳＢまで繰り返すことにより、最大
値を有するＶＣを高速に検出する最大値検索部３１を用
いるが可能である。

【００５８】（第６の変形構成）上記各ＡＴＭスイッチ
装置１のＭＣＲカウンタ６においては、バッファ部２の
個別ＶＣキューＶＣＱ内にセルが有り、かつＭＣＲカウ
ンタ６の値が「１」以上であるという二つの条件を満た
すＶＣが存在しない場合、全てのＶＣ対応のＭＣＲカウ
ンタ６を初期化する。つまり、これにより、ＭＣＲカウ
ンタ６を初期化する場合、バッファ部２の個別ＶＣキュ
ーＶＣＱ内にセルが有るＶＣのＭＣＲカウンタ６の値
が、全て「０」になった時点を初期化タイミングとする
ことが可能である。

【００５９】（第７の変形構成）上記各ＡＴＭスイッチ
装置１のＭＣＲカウンタ６においては、バッファ部２の
個別ＶＣキューＶＣＱ内にセルが有り、ＭＣＲカウンタ
６の値が「１」以上であり、かつＰＣＲカウンタ５によ
る制限を受けていないという三つの条件を満たすＶＣが
存在しない場合、ＭＣＲカウンタ６を初期化する。つま
り、バッファ部２の個別ＶＣキューＶＣＱ内にセルが有
るＶＣの中で、ＭＣＲカウンタ６の値相当分のセルを読
み出しきれていないＶＣが存在しても、ＰＣＲ制限によ
り、現在スロットに読み出せるＶＣが存在しない場合、
ＭＣＲカウンタ６を初期化する初期化方法を採用しても
よい。

【００６０】（第８の変形構成）上記ＡＴＭスイッチ装
置１の読み出し制御部３においては、上述したようなＭ
ＣＲカウンタ６の初期化を行っても、さらに読み出し可
能なＶＣが存在しない場合、バッファ部２の個別ＶＣキ
ューＶＣＱにセルが有り、かつＰＣＲ制限を遵守してい
るＶＣを一つ選択し、ＰＣＲによる制限を除外してセル
を読み出す読み出し制御を実施する。

【００６１】この読み出し制御部３においては、ＰＣＲ
制限を遵守している状態のＶＣと、ＰＣＲ制限を除外し
て先読みしたＶＣとのセル読み出し競合が同一スロット
において発生した場合、ＰＣＲ制限遵守状態のＶＣ対応
のセルを優先して読み出す読み出し制御を採ることが可
能である。

【００６２】また、この読み出し制御部３においては、
ＰＣＲ制限を除外して先読みした複数のＶＣ同士のセル
読み出し競合が同一スロットにおいて発生した場合、Ｐ
ＣＲの大きなＶＣ対応のセルを優先して読み出す読み出
し制御を採ることが可能である。

【００６３】一層詳述すると、読み出し制御部３におい
ては、図１６に示すように、ＶＣがＰＣＲ制限を遵守し
ている状態ならば「０」、ＰＣＲ制限を遵守していなけ
れば、本来の読み出し位置から先読みしたスロット値を
保持する先読みスロット領域をＶＣ情報メモリ４２に設
け、ＭＣＲカウンタ６の初期化を行ったとしても、更に
読み出し可能なＶＣが存在しない場合、バッファ部２の
個別ＶＣキューＶＣＱにセルが有り、かつ先読みスロッ
トの値が「０」のＶＣを一つ選択し、ＰＣＲによる制限
を除外して読み出し、前方向（時間の過去方向）にずら
したスロット数を先読みスロットに記述する読み出し制
御を行う。

【００６４】この時、読み出し制御部３は、先読みスロ
ットの値が「０」のＶＣと、先読みスロットの値が
「０」を超えるＶＣとのセル読み出し競合が同一スロッ
トにおいて発生した場合、値「０」のＶＣを優先して読
み出す。

【００６５】また、読み出し制御部３は、先読みスロッ
トの値が「０」を超える複数のＶＣ同士のセル読み出し
競合が同一スロットにおいて発生した場合、ＰＣＲの大
きなＶＣを優先して読み出す。

【００６６】〔パケットスイッチ装置（ＡＴＭスイッチ
装置）の動作〕次に、本発明の一実施の形態のＡＴＭス
イッチ装置１におけるセル読み出し制御（スケジューリ
ング）手法について、図１１から図２９を併せ参照して
説明する。

【００６７】ＡＴＭスイッチ装置１にセルが到着する
と、周知の手法により、セルのヘッダに含まれている識
別子ＶＰＩ及びＶＣＩが識別され、バッファ部２の対応
個別ＶＣキューＶＣＱに蓄積される。

【００６８】この時、バッファ部２からセル蓄積のバッ
ファ情報を受信した読み出し制御部３のＶＣ情報制御部
３０は、ＶＣ情報メモリ４からのメモリ情報に基づい
て、対応個別ＶＣキューＶＣＱに既にセルが存在しない
ことを検出した場合は、ＶＣ情報メモリ４内の対応ＶＣ
のバッファフラグを「０」から「１」に更新する。この
バッファフラグは、個別ＶＣキューＶＣＱからセルが読
み出され、蓄積セルが無くなれば、ＶＣ情報制御部３０
の同様の処理手順により「０」に更新される。

【００６９】「１」以上の値を持つ全てのＶＣ対応のＰ
ＣＲカウンタ５は１スロット毎に「１」ずつ減じられ、
ＰＣＲカウンタ５が「０」になったＶＣは、図１２また
は図１３に示すようなＶＣ情報メモリ構成の場合、ＶＣ
情報メモリ４，４０内のＰＣＲフラグが立てられ、つま
り「１」が設定される。また、図１４に示すようなＶＣ
情報メモリ構成の場合、ＶＣ情報メモリ４１の回数カウ
ンタが「１」加算される。この時、上記第２及び第３の
変形構成ならば、その時点でＰＣＲカウンタ５はＰＣＲ
間隔値に初期化される。

【００７０】ＰＣＲカウンタ５のカウントダウンが終了
すると、次に最大値検索動作に移行する。すなわち、上
記基本構成におけるＶＣ情報メモリ構成の場合、ＶＣ情
報メモリ４及びＭＣＲカウンタ６からバッファフラグ、
ＰＣＲフラグ、ＰＣＲ間隔値、及びＭＣＲカウンタ値
が、最大値検索部３１に入力される。また、上記第１の
変形構成におけるＶＣ情報メモリ構成の場合、ＶＣ情報
メモリ４（４０）及びＭＣＲカウンタ６からバッファフ
ラグ、ＰＣＲフラグ、ＰＣＲ間隔値、及びＰＣＲ×ＭＣ
Ｒ積カウンタ値が、最大値検索部３１に入力される。

【００７１】これにより、上記基本構成においては、Ｐ
ＣＲ間隔×ＭＣＲカウンタの最大値を持つＶＣ、または
ＰＣＲ間隔×「ＭＣＲカウンタ−１」の最大値を持つＶ
Ｃが、最大値検索部３１により検出される。

【００７２】次に、最大値検索部３１の動作を図１７に
示すＶＣ情報メモリ４，ＰＣＲカウンタ５，ＭＣＲカウ
ンタ６の例を用いて説明する。上記第４の変形構成例対
応の最大値検索部３１は、図１８に示す処理手順を採
る。つまり、最大値検索部３１は最大値を有するＶＣを
検出する場合、ＶＣ＃１から順に検索していき、ＶＣ情
報メモリ４においてバッファフラグとＰＣＲフラグとが
共に立っているＶＣならば最大値と比較し、最大値より
大きければ更新する。

【００７３】図１７に示すＶＣ情報メモリ４において、
ＶＣ＃１については、バッファフラグ及びＰＣＲフラグ
が共に「１」であるので、ＰＣＲ間隔×ＭＣＲカウンタ
（＝８）が最大値として保持される。ＶＣ＃２について
は、バッファフラグ及びＰＣＲフラグが共に「１」であ
るが、ＰＣＲ間隔×ＭＣＲカウンタ（＝６）がＶＣ＃１
より小さいため、最大値は更新されない。

【００７４】また、ＶＣ＃３については、バッファフラ
グが「０」であるので検索対象から外され、ＶＣ＃４に
ついてもＰＣＲフラグが「０」であるので検索対象から
外される。ＶＣ＃５については、バッファフラグ及びＰ
ＣＲフラグが共に「１」であり、かつＰＣＲ間隔×ＭＣ
Ｒカウンタ（＝９）がＶＣ＃１より大きいので、最大値
が更新される。この処理手順により、最大値検索部３１
はＰＣＲ間隔×ＭＣＲカウンタの最大値９を持つＶＣ＃
５を検出する。

【００７５】続いて、最大値検索部３１の他の動作を図
１７に示すＶＣ情報メモリ４，ＰＣＲカウンタ５，ＭＣ
Ｒカウンタ６の例を用いて説明する。図１９を参照する
と、上記第５の変形構成例対応の最大値検索部３１は、
ＶＣ情報メモリ４及びＭＣＲカウンタ６から得たＰＣＲ
間隔及びＭＣＲカウンタ値に基づき、この最大値検索部
３１に設けられた二進数メモリ３３にＰＣＲ間隔とＭＣ
Ｒカウンタとの積の値を二進数として保持しておく。

【００７６】この状態において、バッファフラグ（１１
０１１）とＰＣＲフラグ（１１１０１）との論理積（ア
ンド）の結果（１１００１）が最大値検索部３１の最上
流のアンド回路ＡＮＤ１から入力される。まず、アンド
回路ＡＮＤ２において、二進数メモリ３３内のＶＣ＃１
からＶＣ＃５までのＭＳＢ対応の１行目の値（１０１０
１）と上記アンド結果（１１００１）とのアンドが取ら
れる。

【００７７】この時、アンド回路ＡＮＤ２から出力され
るアンド結果のビット列は（１０００１）であり、全て
「０」では無いため、端子Ｎからの入力、つまりバッフ
ァフラグとＰＣＲフラグと１行目の二進数値とのアンド
結果のビット列（１０００１）がセレクタＳＥＬ１にお
いて選択され下流方向に送られる。

【００７８】次に、セレクタＳＥＬ１からの出力値（１
０００１）と２行目の二進数値（０１１１０）とのアン
ドがアンド回路ＡＮＤ３において取られるが、このアン
ド結果は全て「０」（０００００）となってしまう。よ
って、セレクタＳＥＬ２は端子Ｙからの入力、つまりセ
レクタＳＥＬ１から送られてきたビット列をそのまま下
流方向に送る。

【００７９】また、アンド回路ＡＮＤ４における３行目
の二進数値（０１０００）とセレクタＳＥＬ２の出力値
（１０００１）とのアンド結果も同様に全て「０」とな
るため、セレクタＳＥＬ３はセレクタＳＥＬ２から入力
された出力値（１０００１）をそのまま下流方向に送
る。

【００８０】最後に、セレクタＳＥＬ３からの出力値
（１０００１）と４行目の二進数値（０００１１）との
アンド回路ＡＮＤ５におけるアンド結果は（００００
１）となり、全て「０」でないため、この値（００００
１）がセレクタＳＥＬ４より出力される。

【００８１】最大値検索部３１における上記検索処理に
より、バッファフラグとＰＣＲフラグとが共に「１」で
あり、かつＰＣＲ間隔及びＭＣＲカウンタ値の積の最大
値「９」を持つＶＣ＃５が検出される。

【００８２】なお、ここでは、ＰＣＲ間隔×ＭＣＲカウ
ンタの最大値を検出する動作について説明したが、ＰＣ
Ｒ間隔×「ＭＣＲカウンタ−１」の最大値においても、
入力値を変える以外、同様の動作で検出することが可能
である。

【００８３】最大値を持つＶＣが検出されると、最大値
検索部３１から該当ＶＣ番号がセル読み出し部３２に通
知され、そのＶＣのセルが対応の個別ＶＣキューＶＣＱ
より読み出される。また、セル読み出し対象となったＶ
Ｃ番号はＶＣ情報制御部３０にも通知され、そのＶＣ対
応のＭＣＲカウンタ６が「１」減じられる。さらに、上
記第２の変形構成を採る場合、ＰＣＲカウンタ５がＰＣ
Ｒ間隔に初期化される。

【００８４】さて、このような動作を繰り返していく
と、次第に各ＶＣ対応のＭＣＲカウンタ６の値は減って
いく。そして、ある時刻において、図２０に示すような
ＶＣ情報メモリ４，ＰＣＲカウンタ５，ＭＣＲカウンタ
６の状態に遷移したとする。

【００８５】この状態における上記第６の変形構成のＭ
ＣＲカウンタ６の初期化方法の時系列を図２１に示す。
バッファ部２の個別ＶＣキューＶＣＱにセルがあるＶ
Ｃ、すなわちバッファフラグが「１」のＶＣの中で、Ｖ
Ｃ＃２対応のＭＣＲカウンタ６が未だ「０」を超えてい
るので、この時点ではＭＣＲカウンタ６の初期化は行わ
ない。しかし、ＶＣ＃２はＰＣＲ制限により読み出すこ
とができないので、そのスロットは空きスロットとな
る。

【００８６】そして、次スロットにおいてＰＣＲ制限が
無くなり、ＶＣ＃２のセルを読み出した時点で、バッフ
ァフラグが「１」のＶＣのＭＣＲカウンタ６は全て
「０」となるので、ＭＣＲカウンタ６が初期化される。

【００８７】これに対して、上記第７の変形構成のＭＣ
Ｒカウンタ６の初期化方法の時系列を図２２に示す。上
記のとおり、ＶＣ＃２対応のＭＣＲカウンタ６は「１」
であるが、この時点ではＶＣ＃２についてＰＣＲ制限が
かかり、空きスロットが生じてしまう。このような場
合、ＭＣＲカウンタ６の内容が「１」以上のＶＣについ
て、セルを全て読み出していなくても、ＭＣＲカウンタ
６をリセットし、以降ＭＣＲカウンタ６が最大値「０」
を持っているＶＣ＃１が最大値検索部３１によって検索
され、セルが読み出される。

【００８８】しかし、ＭＣＲカウンタ６を初期化して
も、個別ＶＣキューＶＣＱにセルがある全ＶＣについ
て、ＰＣＲ制限を受けてセルが読み出されない場合も存
在する。図２３に示すＶＣ情報メモリ４（４２），ＰＣ
Ｒカウンタ５，ＭＣＲカウンタ６はこの一例である。

【００８９】このような環境において、上記第８の変形
構成を適用した場合の読み出し制御処理のフローチャー
トを図２４に示す。なお、この読み出し制御処理は読み
出し制御部３のＶＣ情報制御部３０，最大値検索部３
１，セル読み出し部３２の協働により実施される。

【００９０】まず現在のスロットにおいて、読み出し可
能なＶＣ、すなわちバッファフラグ＝１、ＰＣＲフラグ
＝１、及びＭＣＲカウンタ＝１の３つの条件を満たすＶ
Ｃが存在するかを調べる（処理手順Ｓ２４０１）。存在
しない場合、ＭＣＲカウンタ６を初期化して（Ｓ２４０
２）、再び読み出し可能なＶＣが存在するかを調べる
（Ｓ２４０３）。さらに存在しない場合は、バッファ部
２の個別ＶＣキューＶＣＱにセルが有り、ＶＣ情報メモ
リ４（４２）内のバッファフラグが「１」であり、かつ
先読みスロットが「０」のＶＣが存在するか調べる（Ｓ
２４０４）。

【００９１】この時、該当するＶＣが存在しなければ、
そのスロットにおいては、空きセルが読み出される（Ｓ
２４０５）。一方、該当するＶＣが存在すれば、その中
からＶＣを一つ選択し、セルを読み出す（Ｓ２４０
６）。さらに、前方向にずらしたスロット分、すなわち
現時刻のＰＣＲカウンタ値を先読みスロット領域に代入
する（Ｓ２４０７）。そして、そのＶＣ対応のＰＣＲカ
ウンタ５をＰＣＲ間隔に初期化する（Ｓ２４０８）。

【００９２】上記Ｓ２４０１またはＳ２４０３におい
て、該当するＶＣが存在する場合、読み出し可能な全て
のＶＣ対応の先読みスロットが「１」以上であるか
（「０」を超えるか）を調べる（Ｓ２４０９）。先読み
スロット＝０のＶＣが一つ以上存在すれば、その中から
例えば、ＰＣＲ間隔×ＭＣＲカウンタの値の最も大きな
ＶＣを選択する（Ｓ２４１０）。しかし、先読みスロッ
トが全て「１」以上であれば、ＰＣＲ間隔の最も大きな
ＶＣを選択する（Ｓ２４１１）。

【００９３】上記Ｓ２４１０及びＳ２４１１の後、いず
れの場合でも、読み出し競合により後方向へ（時間の未
来方向へ）ずらされた先読みスロットで「０」を超える
ものが存在するか調べ（Ｓ２４１２）、存在する場合、
該当するＶＣの先読みスロットを「１」減算する（Ｓ２
４１３）。

【００９４】〔パケットスイッチ装置（ＡＴＭスイッチ
装置）の有効性〕次に、上述した各ＡＴＭスイッチ装置
１の有効性について説明する。

【００９５】上記基本構成のＡＴＭスイッチ装置１にお
いては、任意のＭＣＲ値及びＰＣＲ値を有するＶＣのＭ
ＣＲ保証及びＰＣＲ制限が可能である。また、高効率性
の実現、ＭＣＲ比に従った公平な帯域割当ての実現、バ
ースト性の削減などにおいても有効である。

【００９６】例えば、図１（Ｂ）から図１（Ｄ）に示す
条件に対応する読み出し時系列を図２５，図２６，図２
７にそれぞれ示す。各図において、下段はそれぞれのス
ロットにおける各ＶＣ対応のＰＣＲ間隔とＭＣＲカウン
タとの積であり、上段は実際に読み出されるＶＣ番号の
時系列を表わす。各図より、いずれの例においても、Ｍ
ＣＲ比の公平性を実現しつつ、空きスロットが無い高効
率な読み出しが実現できていることが分かる。各ＶＣの
灰色スロット箇所はＰＣＲ制限により読み出し禁止状態
である。

【００９７】また、上記第１の変形構成のＶＣ情報メモ
リ構成を採ることにより、ＰＣＲ間隔とＭＣＲカウンタ
との積が予めメモリ内に保持されるため、最大値検索部
３１において、ＰＣＲ間隔とＭＣＲカウンタ値とから積
を計算する処理を削減できる。

【００９８】上記第２の変形構成のカウンタ初期化方法
を採用することにより、任意のＶＣ対応のセル間隔が必
ずＰＣＲ間隔以上となるため、ＣＤＶ（遅延変動）を許
容しない厳密なＰＣＲ制限が可能となる。

【００９９】また、同変形構成の他のカウンタ初期化方
法を採用することにより、任意のＶＣにおいて、１ＰＣ
Ｒ間隔以内なら、読み出しスロットが後方向へずらされ
ても、次の読み出し時刻をずらされた分早めることがで
きるため、柔軟で高効率、かつＣＤＶを１ＰＣＲ間隔以
内に抑えたＰＣＲ制限が可能となる。

【０１００】上記第３の変形構成のＰＣＲ制限方法を採
用することにより、ＰＣＲ間隔×Ｎスロットまでなら、
競合による後方向スロットへのずれの補正が可能となる
ため、一層柔軟で高効率なＰＣＲ制限が可能となる。

【０１０１】上記第４の変形構成の最大値検索部３１を
採用することにより、簡易な制御と小規模なハードウェ
アとによる最大値を有するＶＣ検出が可能である。

【０１０２】また、上記第５の変形構成の最大値検索部
３１を採用することにより、制御が複雑で、ハードウェ
ア規模も比較的大きくなるものの、多数のＶＣの中から
非常に短い時間で最大値を有するＶＣの検出が可能とな
る。

【０１０３】上記第６の変形構成のＭＣＲカウンタ初期
化方法を採用することにより、バッファ部２の個別ＶＣ
キューＶＣＱにセルがあるＶＣは、ＭＣＲカウンタ分必
ず読み出されるため、厳密にＭＣＲ比の公平性を実現す
ることが可能となる。

【０１０４】また、上記第７の変形構成のＭＣＲカウン
タ初期化方法を採用することにより、空きスロットとな
る帯域を読み出し可能なＶＣに割当てることが可能とな
るため、一層効率の良い帯域割当てが行える。

【０１０５】上記第８の変形構成の読み出し制御を採用
することにより、ＣＤＶは大きくなるものの、前方向に
（時間の過去方向に）読み出し位置をずらすことも可能
となるので、一層柔軟な帯域使用が可能となる。また、
前方向にずらされたＶＣが多く存在する状態とは、各Ｖ
ＣがＰＣＲ間隔で読み出されているにも拘わらず、読み
出し可能なＶＣが欠乏している状態、すなわち輻輳が比
較的軽いか、起こっていない状況と考えられる。つま
り、この先読みＶＣ数の大小により、輻輳状況を自動的
に判断することができる。

【０１０６】同変形構成の他の読み出し制御を採用する
ことにより、ＰＣＲ制限を破った状態にあるＶＣが、Ｐ
ＣＲ制限を遵守しているＶＣへ与える影響を無くすこと
ができる。また、先読みＶＣを後回しにすることによ
り、読み出し位置を補正する効果もある。

【０１０７】同変形構成の別の読み出し制御を採用する
ことにより、輻輳が比較的軽い、または起こっていない
状況において、一層高効率なセル読み出し制御が可能と
なる。

【０１０８】上記第８の変形構成の各読み出し制御を採
用することによる有効性について、図２３に示すＶＣ情
報メモリ４（４２），ＰＣＲカウンタ５，ＭＣＲカウン
タ６の数値例を用いて一層具体的に説明する。

【０１０９】これらの各読み出し制御を用いない場合の
読み出し時系列を図２８に示す。なお、ここでは、効率
を重視するため、上記第７の変形構成のＭＣＲカウンタ
初期化方法を併用することにする。図２８を参照する
と、第５スロットまでは、読み出すべきＶＣが存在する
ため、ＰＣＲ間隔×ＭＣＲカウンタ値の大きな順に読み
出される。第６スロット目において、読み出すＶＣが存
在しないため、ここでＭＣＲカウンタの初期化を行う。

【０１１０】しかし、全ＶＣはＰＣＲ制限による読み出
し制限を受けているため、結局空きスロットとなってし
まい、同様の動作が第８、第１０、第１２スロットにお
いても起こる。このように、第１スロットから第１２ス
ロットまでを１サイクルとした読み出しが続くため、Ｖ
Ｃ＃１の読み出しレートは４Ｍｂｐｓとなり、ＰＣＲで
ある６Ｍｂｐｓ以下のレートとなってしまう。

【０１１１】一方、上記第８の変形構成の各読み出し制
御を採用した場合の時系列を図２９に示す。なお、図２
９では、ＭＣＲカウンタ６の初期化は、ほとんど意味が
無いので省略する。また、時系列の下に各ＶＣの先読み
スロット（前方向に何スロットずらしたか）の値を示
す。

【０１１２】図２９においても第５スロットまでは上記
同様の動作であるが、第６スロットにおいて、先読みを
行っていないＶＣから一つのＶＣを選択して読み出すこ
とができるため、ＶＣ＃２をこの時点で読み出す。ただ
し、先読みされたＶＣは、その状態で再び先読みされる
ことは無いので、図２９中の黒色スロットにおいてその
ＶＣのセルが読まれることは無い。

【０１１３】第８、第１０、第１２スロットでも同様の
先読みが発生し、第１４スロットにおいてＶＣ＃１が先
読みされることにより、全てのＶＣが先読み状態にな
る。前述のとおり、先読み状態から再び先読みされるこ
とは無いので、第１５スロットは空きスロットとなる。

【０１１４】また、第１８スロットでは、ＶＣ＃１とＶ
Ｃ＃２との読み出し競合が発生する。しかし、この時い
ずれのＶＣも先読み状態にあるため、上記別の読み出し
制御方法に従いＰＣＲの大きなＶＣ＃１を優先して読み
出す。

【０１１５】同様のことが第２０、第２２、第２４スロ
ットでも発生するが、いずれもＰＣＲの大きいＶＣ＃１
が優先される。このように第１４スロットから第２５ス
ロットまでを１サイクルとした読み出しが続くため、Ｖ
Ｃ＃１の読み出しレートは６Ｍｂｐｓとなり、ＰＣＲ分
の読み出し帯域を使い切ることが可能となる。なお、各
ＶＣの灰色スロット箇所はＰＣＲ制限により読み出し禁
止状態である。各ＶＣの黒色スロット箇所は先読み状態
におけるＰＣＲ読み出し禁止状態である。

【０１１６】〔他の変形例〕（第１の他の変形例）モード切り換え等のソフトウェア
による制御手法に基づいて、上述したＡＴＭスイッチ装
置１における各読み出し制御を選択的に行うことが可能
である。例えば、ＶＣ情報メモリ４（４１）を図１４に
示すような構成にしておく。この時、回数カウンタの上
限値を「０」とし、ＰＣＲカウンタが「０」になっても
ＰＣＲカウンタを初期化しないようにすると、上記第２
の変形構成の一方のＰＣＲカウンタ初期化が実現可能と
なる。

【０１１７】また、回数カウンタの上限値を「１」とす
ることにより、上記第２の変形構成の他方のＰＣＲカウ
ンタ初期化が実現可能となる。さらに、回数カウンタの
上限値をαとすると、上記第３の変形構成のＰＣＲ制限
が実現可能となる。

【０１１８】また、ＭＣＲカウンタ６の初期化条件に
「アクティブＶＣのＭＣＲカウンタ６が全て「０」」と
いう条件を設定することにより、上記第６の変形構成の
ＭＣＲカウンタ初期化が実現でき、この条件を外すこと
により、上記第４の変形構成のＭＣＲカウンタ初期化が
実現できる。

【０１１９】このように、ハードウェア的な変更を必要
とせず、ソフトウェア的な設定を変えるのみで、各読み
出し制御を同一ＡＴＭスイッチ装置において、選択的に
行うことが可能である。

【０１２０】（第２の他の変形例）上述した一実施の形
態のＡＴＭスイッチ装置をＷＲＲに応用した場合の構成
を図３０及び図３１に示す。この変形例のＡＴＭスイッ
チ装置１において、ＷＲＲカウンタ７が代替配置され、
かつＶＣ情報メモリ４内にＷＲＲカウンタ初期値が記憶
されている以外は、一実施の形態のＡＴＭスイッチ装置
と同一構成である。

【０１２１】この変形例は、ウエイト比に従ったセル読
み出しを行いつつ、かつＰＣＲを保持する必要があるＡ
ＴＭスイッチ装置において適用すると有効である。

【０１２２】制御動作は、ＭＣＲカウンタ６の場合とほ
ぼ同様であり、ＰＣＲ間隔×ＷＲＲカウンタ値、または
ＰＣＲ間隔×「ＷＲＲカウンタ値−１」の最も大きなＶ
Ｃをセル読み出し対象とする。これにより、ＰＣＲ間隔
を遵守しつつ、ＷＲＲの１周期を最小化したスケジュー
リングが可能となる。

【０１２３】なお、本発明の一実施の形態においてはＡ
ＴＭスイッチ装置について述べたが、セル形態ではない
固定長パケットの伝送を行うパケットスイッチ装置にお
いても同様に実施できる。この場合、セル読み出し対象
のバーチャルチャネルＶＣはパケット読み出し対象のコ
ネクションとして扱えばよい。

【０１２４】〔付記〕（付記１）バッファメモリ内のパケットの存在状態を
示すフラグと、読み出しレートを最大許容帯域以下に制
限するための最大許容帯域パケット間隔値と、最低保証
帯域の比で表わされる最低保証帯域カウンタ初期値とを
コネクション毎に対応付けて保持するメモリ部と；前記
最大許容帯域パケット間隔値を初期値としてパケット読
み出し時刻毎に所定値ずつ減算される最大許容帯域カウ
ンタ部と；前記バッファメモリからパケットが読み出さ
れる毎に対応コネクションの保持値を所定値ずつ減算さ
れる最低保証帯域カウンタ部と；パケット読み出し時刻
が到来したとき、前記バッファメモリ内にパケットが存
在することを前記フラグに基づいて検知し、かつ最大許
容帯域制限を受けていないことを前記最大許容帯域パケ
ット間隔値に基づいて検知した少なくとも１つのコネク
ションの中から、前記最大許容帯域パケット間隔値とそ
の時刻の前記最低保証帯域カウンタ部の保持値との積が
最大値を示すコネクション対応のパケットを読み出し対
象とする読み出し制御部と；を備えるパケットスイッチ
装置。

【０１２５】（付記２）バッファメモリ内のパケット
の存在状態を示すフラグと、読み出しレートを最大許容
帯域以下に制限するための最大許容帯域パケット間隔値
と、最低保証帯域の比で表わされる最低保証帯域カウン
タ初期値とをコネクション毎に対応付けて保持するメモ
リ部と；前記最大許容帯域パケット間隔値を初期値とし
てパケット読み出し時刻毎に所定値ずつ減算される最大
許容帯域カウンタ部と；前記バッファメモリからパケッ
トが読み出される毎に対応コネクションの保持値を所定
値ずつ減算される最低保証帯域カウンタ部と；パケット
読み出し時刻が到来したとき、前記バッファメモリ内に
パケットが存在することを前記フラグに基づいて検知
し、かつ最大許容帯域制限を受けていないことを前記最
大許容帯域パケット間隔値に基づいて検知した少なくと
も１つのコネクションの中から、前記最大許容帯域パケ
ット間隔値とその時刻の前記最低保証帯域カウンタ部の
保持値から１減算した値との積が最大値を示すコネクシ
ョン対応のパケットを読み出し対象とする読み出し制御
部と；を備えるパケットスイッチ装置。

【０１２６】（付記３）バッファメモリ内のパケット
の存在状態を示すフラグと、読み出しレートを最大許容
帯域以下に制限するための最大許容帯域パケット間隔値
と、前記最大許容帯域パケット間隔値と最低保証帯域の
比で表わされる最低保証帯域カウンタ初期値との積の積
初期値とをコネクション毎に対応付けて保持するメモリ
部と；前記最大許容帯域パケット間隔値を初期値として
パケット読み出し時刻毎に所定値ずつ減算される最大許
容帯域カウンタ部と；前記積初期値を初期値とし、前記
バッファメモリからパケットが読み出される毎に対応コ
ネクションの保持値を前記最大許容帯域パケット間隔値
ずつ減算される積減算カウンタ部と；パケット読み出し
時刻が到来したとき、前記バッファメモリ内にパケット
が存在することを前記フラグに基づいて検知し、かつ最
大許容帯域制限を受けていないことを前記最大許容帯域
パケット間隔値に基づいて検知した少なくとも１つのコ
ネクションの中から、前記積減算カウンタ部の保持値が
最大値を示すコネクション対応のパケットを読み出し対
象とする読み出し制御部と；を備えるパケットスイッチ
装置。

【０１２７】（付記４）前記読み出し制御部は、パケ
ット読み出し時刻をそのコネクション対応の前記最大許
容帯域カウンタ部の初期化タイミングとする付記１、２
または３記載のパケットスイッチ装置。

【０１２８】（付記５）前記読み出し制御部は、前記
最大許容帯域カウンタ部が満期になった時点をその最大
許容帯域カウンタ部の初期化タイミングとする付記１、
２または３記載のパケットスイッチ装置。

【０１２９】（付記６）前記最大許容帯域カウンタ部
が満期を迎える毎に所定値ずつ加算され、対応コネクシ
ョンのパケットを読み出す毎に所定値ずつ減算され、か
つ予め定めた最大許容帯域制限値を上限値とするカウン
タ部を更に備え、前記読み出し制御部は、このカウンタ
部の保持値が所定値以上の場合にパケットの読み出しを
許可する付記１、２または３記載のパケットスイッチ装
置。

【０１３０】（付記７）前記読み出し制御部は、前記
最大許容帯域パケット間隔値とその時刻の前記最低保証
帯域カウンタ部の保持値との積を、前記バッファメモリ
内にパケットが存在し、かつ前記最大許容帯域制限を受
けていない全てのコネクションについて順番に比較し、
最大値を示すコネクションを検出する検索部を有する付
記１または２記載のパケットスイッチ装置。

【０１３１】（付記８）前記最大許容帯域パケット間
隔値と前記最低保証帯域カウンタ部の保持値との積をコ
ネクション毎に二進数で保持するメモリ部を更に備え、
前記読み出し制御部は、前記バッファメモリ内にパケッ
トが存在し、かつ前記最大許容帯域制限を受けていない
全てのコネクションについて、同一桁のビットのオン・
オフ状態を同時に検索する動作を最上位ビットから最下
位ビットまで順次に実行し、最大値を示すコネクション
を検出する検索部を有する付記１または２記載のパケッ
トスイッチ装置。

【０１３２】（付記９）前記読み出し制御部は、前記
バッファメモリ内にパケットが存在し、かつ前記最低保
証帯域カウンタ部の保持値が所定値以上である二つの条
件を満たすコネクションが存在しない場合、全てのコネ
クション対応の前記最低保証帯域カウンタ部を初期化す
る付記１または２記載のパケットスイッチ装置。

【０１３３】（付記１０）前記読み出し制御部は、前
記バッファメモリ内にパケットが存在し、前記最低保証
帯域カウンタ部の保持値が所定値以上であり、かつ前記
最大許容帯域制限を受けていない三つの条件を満たすコ
ネクションが存在しない場合、全てのコネクション対応
の前記最低保証帯域カウンタ部を初期化する付記１また
は２記載のパケットスイッチ装置。

【０１３４】（付記１１）前記読み出し制御部は、前
記最低保証帯域カウンタ部の初期化を行った後、更にパ
ケットを読み出し可能なコネクションが存在しない場
合、前記バッファメモリ内にパケットが存在し、かつ前
記最大許容帯域制限を遵守しているコネクションを一つ
選択し、前記最大許容帯域制限を除外してパケットを読
み出させる付記９または１０記載のパケットスイッチ装
置。

【０１３５】（付記１２）前記読み出し制御部は、前
記最大許容帯域制限を遵守している状態のコネクション
と前記最大許容帯域制限を除外して先読みしたコネクシ
ョンとのパケット読み出し競合が同一時刻において発生
した場合、前記遵守状態のコネクション対応のパケット
を優先して読み出させる付記１１記載のパケットスイッ
チ装置。

【０１３６】（付記１３）前記読み出し制御部は、前
記最大許容帯域制限を除外して先読みしたコネクション
同士のパケット読み出し競合が同一時刻において発生し
た場合、前記最大許容帯域パケット間隔値の一層大きい
コネクション対応のパケットを優先して読み出させる付
記１１記載のパケットスイッチ装置。

【０１３７】（付記１４）バッファメモリ内のパケッ
トの存在状態を示すフラグと、読み出しレートを最大許
容帯域以下に制限するための最大許容帯域パケット間隔
値と、最低保証帯域の比にウエイト付けしたＷＲＲカウ
ンタ初期値とをコネクション毎に対応付けて保持するメ
モリ部と；前記最大許容帯域パケット間隔値を初期値と
してパケット読み出し時刻毎に所定値ずつ減算される最
大許容帯域カウンタ部と；前記バッファメモリからパケ
ットが読み出される毎に対応コネクションの保持値を所
定値ずつ減算されるＷＲＲカウンタ部と；パケット読み
出し時刻が到来したとき、前記バッファメモリ内にパケ
ットが存在することを前記フラグに基づいて検知し、か
つ最大許容帯域制限を受けていないことを前記最大許容
帯域パケット間隔値に基づいて検知した少なくとも１つ
のコネクションの中から、前記最大許容帯域パケット間
隔値とその時刻の前記ＷＲＲカウンタ部の保持値との積
が最大値を示すコネクション対応のパケットを読み出し
対象とする読み出し制御部と；を備えるパケットスイッ
チ装置。

【０１３８】（付記１５）バッファメモリ内のパケッ
トの存在状態を示すフラグと、読み出しレートを最大許
容帯域以下に制限するための最大許容帯域パケット間隔
値と、最低保証帯域の比にウエイト付けしたＷＲＲカウ
ンタ初期値とをコネクション毎に対応付けて保持するメ
モリ部と；前記最大許容帯域パケット間隔値を初期値と
してパケット読み出し時刻毎に所定値ずつ減算される最
大許容帯域カウンタ部と；前記バッファメモリからパケ
ットが読み出される毎に対応コネクションの保持値を所
定値ずつ減算されるＷＲＲカウンタ部と；パケット読み
出し時刻が到来したとき、前記バッファメモリ内にパケ
ットが存在することを前記フラグに基づいて検知し、か
つ最大許容帯域制限を受けていないことを前記最大許容
帯域パケット間隔値に基づいて検知した少なくとも１つ
のコネクションの中から、前記最大許容帯域パケット間
隔値とその時刻の前記ＷＲＲカウンタ部の保持値から１
減算した値との積が最大値を示すコネクション対応のパ
ケットを読み出し対象とする読み出し制御部と；を備え
るパケットスイッチ装置。

【０１３９】

【発明の効果】以上説明したように、本発明によれば、
動的に読み出しコネクションを決定するパケット読み出
し制御手法を採ることにより、任意の最低保証帯域及び
任意の最大許容帯域を有するコネクションに対して、高
効率かつ公平に最低帯域保証及び最大帯域制限を行うこ
とができる。

【図面の簡単な説明】

【図１】ＡＴＭスイッチ装置におけるバーチャルチャ
ネルＶＣ設定例を示す図。

【図２】従来の後段シェーパ型ＡＴＭスイッチ装置の
構成例を示す図。

【図３】従来のＶＣ毎のＰＣＲ制限を行うＡＴＭスイ
ッチ装置の構成例を示す図。

【図４】従来のＰＣＲ制限方法を説明するための図。

【図５】従来の複数ＶＣによる読み出し重複例を説明
するための図。

【図６】従来のラウンドロビン手法の読み出しセル時
系列を示す図。

【図７】従来のＣＤＶを許容した場合の読み出しセル
時系列を示す図。

【図８】従来のＭＣＲ値の大きいＶＣを優先した場合
の読み出しセル時系列を示す図。

【図９】従来のＭＣＲ値の大きいＶＣを優先した場合
の読み出しセル時系列を示す図。

【図１０】従来のＭＣＲカウンタの大きいＶＣを優先
した場合の読み出しセル時系列を示す図。

【図１１】本発明の一実施の形態のＡＴＭスイッチ装
置の構成を示すブロック図。

【図１２】ＶＣ情報メモリ、ＰＣＲカウンタ、ＭＣＲ
カウンタの基本構成を示す図。

【図１３】積情報を保持するＶＣ情報メモリ及びカウ
ンタの構成例を示す図。

【図１４】ＰＣＲフラグの代わりに回数カウンタを有
するＶＣ情報メモリの構成例を示す図。

【図１５】読み出し制御部の最大値検索部の構成概要
を説明するための図。

【図１６】先読みスロットを有するＶＣ情報メモリの
構成例を示す図。

【図１７】ある時刻におけるＶＣ情報メモリ及びカウ
ンタの数値例を示す図。

【図１８】第４の変形構成を採るＡＴＭスイッチ装置
における処理のフローチャート。

【図１９】第５の変形構成を採るＡＴＭスイッチ装置
における最大値検索例を説明するための図。

【図２０】ある時刻におけるＶＣ情報メモリ及びカウ
ンタの数値例を示す図。

【図２１】第６の変形構成を採るＡＴＭスイッチ装置
におけるＭＣＲカウンタ初期化方法を説明するための
図。

【図２２】第７の変形構成を採るＡＴＭスイッチ装置
におけるＭＣＲカウンタ初期化方法を説明するための
図。

【図２３】ある時刻におけるＶＣ情報メモリ及びカウ
ンタの数値例を示す図。

【図２４】第８の変形構成を採るＡＴＭスイッチ装置
における処理のフローチャート。

【図２５】図１（Ｂ）の設定例に基本構成のＡＴＭス
イッチ装置を適用した場合の時系列を示す図。

【図２６】図１（Ｃ）の設定例に基本構成のＡＴＭス
イッチ装置を適用した場合の時系列を示す図。

【図２７】図１（Ｄ）の設定例に基本構成のＡＴＭス
イッチ装置を適用した場合の時系列を示す図。

【図２８】図２３の設定例に第８の変形構成を採るＡ
ＴＭスイッチ装置を適用しない場合の時系列を示す図。

【図２９】図２３の設定例に第８の変形構成を採るＡ
ＴＭスイッチ装置を適用した場合の時系列を示す図。

【図３０】本発明のＡＴＭスイッチ装置の他の変形例
を示すブロック図。

【図３１】他の変形例におけるＶＣ情報メモリ、ＰＣ
Ｒカウンタ、ＭＣＲカウンタの構成を示す図。

【符号の説明】

１ＡＴＭスイッチ装置２バッファ部３読み出し制御部４，４０，４１，４２ＶＣ情報メモリ５ＰＣＲカウンタ６ＭＣＲカウンタ３０ＶＣ情報制御部３１最大値検索部３２セル読み出し部３３二進数メモリ６０ＰＣＲ×ＭＣＲ積カウン

Claims

【特許請求の範囲】

【請求項１】バッファメモリ内のパケットの存在状態
を示すフラグと、読み出しレートを最大許容帯域以下に
制限するための最大許容帯域パケット間隔値と、最低保
証帯域の比で表わされる最低保証帯域カウンタ初期値と
をコネクション毎に対応付けて保持するメモリ部と；前
記最大許容帯域パケット間隔値を初期値としてパケット
読み出し時刻毎に所定値ずつ減算される最大許容帯域カ
ウンタ部と；前記バッファメモリからパケットが読み出
される毎に対応コネクションの保持値を所定値ずつ減算
される最低保証帯域カウンタ部と；パケット読み出し時
刻が到来したとき、前記バッファメモリ内にパケットが
存在することを前記フラグに基づいて検知し、かつ最大
許容帯域制限を受けていないことを前記最大許容帯域パ
ケット間隔値に基づいて検知した少なくとも１つのコネ
クションの中から、前記最大許容帯域パケット間隔値と
その時刻の前記最低保証帯域カウンタ部の保持値との積
が最大値を示すコネクション対応のパケットを読み出し
対象とする読み出し制御部と；を備えるパケットスイッ
チ装置。
【請求項２】バッファメモリ内のパケットの存在状態
を示すフラグと、読み出しレートを最大許容帯域以下に
制限するための最大許容帯域パケット間隔値と、最低保
証帯域の比で表わされる最低保証帯域カウンタ初期値と
をコネクション毎に対応付けて保持するメモリ部と；前
記最大許容帯域パケット間隔値を初期値としてパケット
読み出し時刻毎に所定値ずつ減算される最大許容帯域カ
ウンタ部と；前記バッファメモリからパケットが読み出
される毎に対応コネクションの保持値を所定値ずつ減算
される最低保証帯域カウンタ部と；パケット読み出し時
刻が到来したとき、前記バッファメモリ内にパケットが
存在することを前記フラグに基づいて検知し、かつ最大
許容帯域制限を受けていないことを前記最大許容帯域パ
ケット間隔値に基づいて検知した少なくとも１つのコネ
クションの中から、前記最大許容帯域パケット間隔値と
その時刻の前記最低保証帯域カウンタ部の保持値から１
減算した値との積が最大値を示すコネクション対応のパ
ケットを読み出し対象とする読み出し制御部と；を備え
るパケットスイッチ装置。
【請求項３】バッファメモリ内のパケットの存在状態
を示すフラグと、読み出しレートを最大許容帯域以下に
制限するための最大許容帯域パケット間隔値と、前記最
大許容帯域パケット間隔値と最低保証帯域の比で表わさ
れる最低保証帯域カウンタ初期値との積の積初期値とを
コネクション毎に対応付けて保持するメモリ部と；前記
最大許容帯域パケット間隔値を初期値としてパケット読
み出し時刻毎に所定値ずつ減算される最大許容帯域カウ
ンタ部と；前記積初期値を初期値とし、前記バッファメ
モリからパケットが読み出される毎に対応コネクション
の保持値を前記最大許容帯域パケット間隔値ずつ減算さ
れる積減算カウンタ部と；パケット読み出し時刻が到来
したとき、前記バッファメモリ内にパケットが存在する
ことを前記フラグに基づいて検知し、かつ最大許容帯域
制限を受けていないことを前記最大許容帯域パケット間
隔値に基づいて検知した少なくとも１つのコネクション
の中から、前記積減算カウンタ部の保持値が最大値を示
すコネクション対応のパケットを読み出し対象とする読
み出し制御部と；を備えるパケットスイッチ装置。
【請求項４】前記読み出し制御部は、パケット読み出
し時刻をそのコネクション対応の前記最大許容帯域カウ
ンタ部の初期化タイミングとする請求項１、２または３
記載のパケットスイッチ装置。
【請求項５】前記読み出し制御部は、前記最大許容帯
域カウンタ部が満期になった時点をその最大許容帯域カ
ウンタ部の初期化タイミングとする請求項１、２または
３記載のパケットスイッチ装置。
【請求項６】前記最大許容帯域カウンタ部が満期を迎
える毎に所定値ずつ加算され、対応コネクションのパケ
ットを読み出す毎に所定値ずつ減算され、かつ予め定め
た最大許容帯域制限値を上限値とするカウンタ部を更に
備え、前記読み出し制御部は、このカウンタ部の保持値が所定
値以上の場合にパケットの読み出しを許可する請求項
１、２または３記載のパケットスイッチ装置。
【請求項７】前記読み出し制御部は、前記最大許容帯
域パケット間隔値とその時刻の前記最低保証帯域カウン
タ部の保持値との積を、前記バッファメモリ内にパケッ
トが存在し、かつ前記最大許容帯域制限を受けていない
全てのコネクションについて順番に比較し、最大値を示
すコネクションを検出する検索部を有する請求項１また
は２記載のパケットスイッチ装置。
【請求項８】前記最大許容帯域パケット間隔値と前記
最低保証帯域カウンタ部の保持値との積をコネクション
毎に二進数で保持するメモリ部を更に備え、前記読み出し制御部は、前記バッファメモリ内にパケッ
トが存在し、かつ前記最大許容帯域制限を受けていない
全てのコネクションについて、同一桁のビットのオン・
オフ状態を同時に検索する動作を最上位ビットから最下
位ビットまで順次に実行し、最大値を示すコネクション
を検出する検索部を有する請求項１または２記載のパケ
ットスイッチ装置。
【請求項９】バッファメモリ内のパケットの存在状態
を示すフラグと、読み出しレートを最大許容帯域以下に
制限するための最大許容帯域パケット間隔値と、最低保
証帯域の比にウエイト付けしたＷＲＲカウンタ初期値と
をコネクション毎に対応付けて保持するメモリ部と；前
記最大許容帯域パケット間隔値を初期値としてパケット
読み出し時刻毎に所定値ずつ減算される最大許容帯域カ
ウンタ部と；前記バッファメモリからパケットが読み出
される毎に対応コネクションの保持値を所定値ずつ減算
されるＷＲＲカウンタ部と；パケット読み出し時刻が到
来したとき、前記バッファメモリ内にパケットが存在す
ることを前記フラグに基づいて検知し、かつ最大許容帯
域制限を受けていないことを前記最大許容帯域パケット
間隔値に基づいて検知した少なくとも１つのコネクショ
ンの中から、前記最大許容帯域パケット間隔値とその時
刻の前記ＷＲＲカウンタ部の保持値との積が最大値を示
すコネクション対応のパケットを読み出し対象とする読
み出し制御部と；を備えるパケットスイッチ装置。
【請求項１０】バッファメモリ内のパケットの存在状
態を示すフラグと、読み出しレートを最大許容帯域以下
に制限するための最大許容帯域パケット間隔値と、最低
保証帯域の比にウエイト付けしたＷＲＲカウンタ初期値
とをコネクション毎に対応付けて保持するメモリ部と；
前記最大許容帯域パケット間隔値を初期値としてパケッ
ト読み出し時刻毎に所定値ずつ減算される最大許容帯域
カウンタ部と；前記バッファメモリからパケットが読み
出される毎に対応コネクションの保持値を所定値ずつ減
算されるＷＲＲカウンタ部と；パケット読み出し時刻が
到来したとき、前記バッファメモリ内にパケットが存在
することを前記フラグに基づいて検知し、かつ最大許容
帯域制限を受けていないことを前記最大許容帯域パケッ
ト間隔値に基づいて検知した少なくとも１つのコネクシ
ョンの中から、前記最大許容帯域パケット間隔値とその
時刻の前記ＷＲＲカウンタ部の保持値から１減算した値
との積が最大値を示すコネクション対応のパケットを読
み出し対象とする読み出し制御部と；を備えるパケット
スイッチ装置。