JP2001358785A - Device for eliminating phase noise - Google Patents
Device for eliminating phase noiseInfo
- Publication number
- JP2001358785A JP2001358785A JP2000176412A JP2000176412A JP2001358785A JP 2001358785 A JP2001358785 A JP 2001358785A JP 2000176412 A JP2000176412 A JP 2000176412A JP 2000176412 A JP2000176412 A JP 2000176412A JP 2001358785 A JP2001358785 A JP 2001358785A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase error
- phase
- phase noise
- discriminator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はテレビジョン放送の
特にデジタル放送受信機の受信装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiving apparatus for television broadcasting, particularly a digital broadcasting receiver.
【0002】[0002]
【従来の技術】従来の地上波デジタル放送受信機の位相
雑音除去装置の構成を図6に示す。1は変調信号を復調
した復調復調データ、3は図13に示すようにI軸のみ
のデータy'からI軸、Q軸の直交関係にあるデータx'を作
成するヒルベルトフィルタ、2はヒルベルトフィルタ3
の遅延量と同じ遅延量をもつ遅延器、4はI軸のデータ
y'とQ軸のデータx'の位相誤差を補正する複素乗算器、
5は位相雑音除去装置出力、6は複素乗算器4の出力
y"、xから位相誤差を検出する位相誤差検出器、8は位
相誤差検出器6の位相誤差を積分する積分器、9は積分
器の出力φからsinφ、cosφを出力し、sinφ、cosφを
複素乗算器4に入力する正弦波余弦波発生器である。図
6の複素乗算器4の構成を図2に示し、図6の位相誤差
検出器6の構成を図3に示し、図6の積分器8の構成を
図5に示す。複素乗算器4は乗算器10、11、12、
13と減算器14、加算器15で構成し、式(1)、式
(2)に示すように入力x'、y'に対して出力y"、xが出
力される。位相誤差検出器6は図14に示すような入力
y"に対して出力y"'となるスライサ16と、y"からスラ
イサの出力y"'を減算する減算器17と、x、yからtan-1
(y/x)で位相誤差を求めるθ= tan-1(y/x)18で構成す
る。図15に示すように位相雑音がある場合、θだけ位
相が回転した直線上にデータが存在し、位相誤差がない
場合には図13(b)に示すようにθ=0の直線状にデー
タが存在する。積分器8は遅延器22と加算器23で構
成する。2. Description of the Related Art FIG. 6 shows the configuration of a conventional phase noise eliminator for a terrestrial digital broadcast receiver. Numeral 1 denotes demodulated demodulated data obtained by demodulating a modulated signal. Numeral 3 denotes a Hilbert filter for generating data x 'having an orthogonal relationship between the I-axis and the Q-axis from data y' of only the I-axis as shown in FIG. 3
Delay device with the same delay amount as that of I, 4 is I-axis data
a complex multiplier that corrects the phase error between y ′ and Q-axis data x ′,
5 is the output of the phase noise eliminator, 6 is the output of the complex multiplier 4
a phase error detector for detecting a phase error from y "and x; 8 an integrator for integrating the phase error of the phase error detector 6; 9 an output of sinφ and cosφ from the output φ of the integrator; This is a sine / cosine wave generator input to the complex multiplier 4. The configuration of the complex multiplier 4 in FIG. 6 is shown in FIG. 2, the configuration of the phase error detector 6 in FIG. 6 is shown in FIG. 5 shows the configuration of the integrator 8. The complex multiplier 4 includes multipliers 10, 11, 12,.
13, a subtractor 14 and an adder 15, and outputs y ″ and x are output with respect to inputs x ′ and y ′ as shown in Expressions (1) and (2). Phase error detector 6 Is an input as shown in FIG.
a slicer 16 that outputs y "'to y", a subtractor 17 that subtracts the output y "' of the slicer from y", and tan -1 from x and y.
θ = tan −1 (y / x) 18 for obtaining a phase error by (y / x). When there is phase noise as shown in FIG. 15, data exists on a straight line whose phase has been rotated by θ, and when there is no phase error, the data has a linear shape of θ = 0 as shown in FIG. Exists. The integrator 8 includes a delay unit 22 and an adder 23.
【0003】[0003]
【発明が解決しようとする課題】従来の位相雑音除去装
置ではθ=tan-1(y/x)で位相誤差θを求めているため、
図16に示すようにキャリア対ノイズ比(C/N)が低い
場合にはC/Nが高い状態の場合に比べ、I軸の値が分散し
てしまい、図17の●に示すようにQ軸の値xが小さく、
I軸の値yが大きい場合において、図17の黒四角に示す
ようにQ軸の値xが大きい場合と比べると、誤差検出器で
検出される位相誤差が誤って大きく検出されてしまう場
合がある。図18に示すように位相雑音(70dBc/Hz(10
kHz離調時)、90dBc/Hz(100kHz離調時))を加えた場
合に位相雑音除去装置を通したとき位相雑音除去装置を
通さなかった時に比べ受信性能がC/N=0.5dB劣化し、位
相雑音がない場合に位相雑音除去装置を通したとき位相
雑音除去装置を通さなかった時に比べ受信性能がC/N=0.
6dB劣化し、C/Nが悪いときに受信性能が劣化してしまう
問題があった。In the conventional phase noise elimination device, the phase error θ is obtained by θ = tan −1 (y / x).
As shown in FIG. 16, when the carrier-to-noise ratio (C / N) is low, the value of the I-axis is more dispersed than when the C / N is high. The axis value x is small,
In the case where the value y of the I axis is large, the phase error detected by the error detector may be erroneously detected as large as compared with the case where the value x of the Q axis is large as indicated by the black square in FIG. is there. As shown in FIG. 18, the phase noise (70 dBc / Hz (10
(when detuning kHz) and 90dBc / Hz (when detuning 100kHz)), the reception performance deteriorates by C / N = 0.5dB when passing through the phase noise elimination device compared to when not passing through the phase noise elimination device. When there is no phase noise, the reception performance when passing through the phase noise eliminator is C / N = 0.
There is a problem that the reception performance is deteriorated when the C / N is poor by 6 dB.
【0004】[0004]
【課題を解決するための手段】(1)第1の発明 第1の発明に係わる位相雑音除去装置は、直交関係にあ
るデータを入力する複素乗算器があり、上記複素乗算器
の出力から位相誤差を検出するためのデータx、yを作成
し、位相誤差θ=tan-1(y/x)を出力する位相誤差検出器
があり、上記位相誤差検出器で出力された上記位相誤差
θの位相誤差を有効にするか無効にするか判別しかつ判
別後の位相誤差θ'を出力する判別器があり、上記判別
器は上記複素乗算器の出力であるI軸のデータx(X1のと
きに位相誤差θ=tan-1(y/x)を上記判別器の出力θ'とし
て出力し、上記判別器は上記複素乗算器の出力であるI
軸のデータx'<X1のときに位相誤差0を上記判別器の出力
θ'として出力し、上記判別器の出力を積分する積分器
があり、上記積分器の出力φからsinφ、cosφを出力す
る正弦波余弦波発生器があり、上記正弦波余弦波発生器
からのsinφ、cosφを上記複素乗算器に入力し、位相雑
音による位相誤差を補正することを特徴とする位相雑音
除去装置である。Means for Solving the Problems (1) First invention A phase noise eliminator according to a first invention has a complex multiplier for inputting data having an orthogonal relationship, and a phase multiplier is provided from the output of the complex multiplier. There is a phase error detector that creates data x and y for detecting an error and outputs a phase error θ = tan −1 (y / x), and the phase error θ output by the phase error detector is There is a discriminator that discriminates whether to enable or disable the phase error and outputs the phase error θ ′ after the discrimination, and the discriminator is I-axis data x (when X1 is the output of the complex multiplier) And outputs the phase error θ = tan −1 (y / x) as the output θ ′ of the discriminator, and the discriminator outputs I, which is the output of the complex multiplier.
There is an integrator that outputs the phase error 0 as the output θ ′ of the discriminator when the axis data x ′ <X1, and integrates the output of the discriminator, and outputs sinφ and cosφ from the output φ of the integrator. A sinusoidal cosine wave generator, wherein sinφ and cosφ from the sine wave cosine wave generator are input to the complex multiplier, and a phase error due to phase noise is corrected. .
【0005】第1の発明に係わる位相雑音除去装置にお
いては、C/Nが悪い場合においても受信性能が劣化しな
い受信装置を提供することができる。[0005] In the phase noise elimination apparatus according to the first invention, it is possible to provide a reception apparatus in which the reception performance does not deteriorate even when the C / N is poor.
【0006】(2)第2の発明 第1の発明に係わる位相雑音除去装置は、直交関係にあ
るデータを入力する複素乗算器があり、上記複素乗算器
の出力から位相誤差を検出するためのデータx、yを作成
し、位相誤差θ=yを出力する位相誤差検出器があり、上
記位相誤差検出器の出力を積分する積分器があり、上記
積分器の出力φからsinφ、cosφを出力する正弦波余弦
波発生器があり、上記正弦波余弦波発生器からのsin
φ、cosφを上記複素乗算器に入力し、位相雑音による
位相誤差を補正することを特徴とする位相雑音除去装置
である。第2の発明に係わる位相雑音除去装置において
は、C/Nが悪い場合においても受信性能が劣化しなく、
尚且つ回路規模の小さい受信装置を提供することができ
る。(2) Second invention The phase noise elimination device according to the first invention has a complex multiplier for inputting data having an orthogonal relationship, and detects a phase error from an output of the complex multiplier. There is a phase error detector that creates data x and y and outputs a phase error θ = y, and an integrator that integrates the output of the phase error detector, and outputs sinφ and cosφ from the output φ of the integrator There is a sinusoidal cosine wave generator
A phase noise eliminator characterized in that φ and cos φ are input to the complex multiplier to correct a phase error due to phase noise. In the phase noise elimination device according to the second invention, the reception performance does not deteriorate even when the C / N is poor,
In addition, a receiving device having a small circuit scale can be provided.
【0007】(3)第3の発明 第3の発明に係わる位相雑音除去装置は、直交関係にあ
るデータを入力する複素乗算器があり、上記複素乗算器
の出力から位相誤差を検出するためのデータx、yを作成
し、位相誤差θ=yを出力する位相誤差検出器があり、上
記位相誤差検出器で検出された上記位相誤差θの位相誤
差を有効にするか無効にするか判別しかつ判別後の位相
誤差θ'を出力する判別器があり、上記判別器は上記複
素乗算器の出力であるI軸のデータx(X1のときに位相誤
差θ=yを上記判別器の出力θ'として出力し、上記判別
器は上記複素乗算器の出力であるI軸のデータx<X1のと
きに位相誤差0を上記判別器の出力θ'として出力し、上
記判別器の出力を積分する積分器があり、上記積分器の
出力φからsinφ、cosφを出力する正弦波余弦波発生器
があり、上記正弦波余弦波発生器からのsinφ、cosφを
上記複素乗算器に入力し、位相雑音による位相誤差を補
正することを特徴とする位相雑音除去装置である。第3
の発明に係わる位相雑音除去装置においては、C/Nが悪
い場合においても受信性能が劣化しなく、尚且つ回路規
模の小さい受信装置を提供することができる。(3) Third invention A phase noise eliminator according to a third invention has a complex multiplier for inputting data having an orthogonal relationship, and detects a phase error from an output of the complex multiplier. There is a phase error detector that creates data x and y and outputs a phase error θ = y, and determines whether to enable or disable the phase error of the phase error θ detected by the phase error detector. And there is a discriminator that outputs the phase error θ ′ after the discrimination, and the discriminator outputs the phase error θ = y when the I-axis data x (X1 is the output of the complex multiplier, the output θ of the discriminator. And the discriminator outputs the phase error 0 as the discriminator output θ when the I-axis data x <X1 which is the output of the complex multiplier, and integrates the output of the discriminator. There is an integrator, and there is a sinusoidal cosine wave generator that outputs sinφ and cosφ from the output φ of the integrator. sinφ from the sine wave cosine wave generator, the cosφ input to the complex multiplier, a phase noise elimination device and correcting the phase error due to phase noise. 3
In the phase noise elimination apparatus according to the invention, even if the C / N is poor, the reception performance does not deteriorate and the reception apparatus can be provided with a small circuit scale.
【0008】(4)第4の発明 第4の発明に係わる位相雑音除去装置は、第1の発明と
第3の発明に係わる位相雑音除去装置の構成において、
RF入力信号のキャリア対ノイズ比(C/N)を出力するC/N
検出器があり、上記C/N検出器から出力されるcnの大き
さをもとに、上記判別器に使用するX1の値を変化させる
ことを特徴とする位相雑音除去装置であり、第4の発明
に係わる位相雑音除去装置においては、C/Nが悪い場合
においても受信性能が劣化しなく、C/Nが良い状態にお
いては位相雑音除去能力を上げる位相雑音除去装置を提
供することができる。(4) Fourth invention A phase noise elimination apparatus according to a fourth invention is a phase noise elimination apparatus according to the first invention and the third invention,
C / N that outputs the carrier-to-noise ratio (C / N) of the RF input signal
A phase noise eliminator, comprising: a detector for changing a value of X1 used in the discriminator based on a magnitude of cn outputted from the C / N detector. In the phase noise elimination apparatus according to the invention of the present invention, it is possible to provide a phase noise elimination apparatus that does not deteriorate the reception performance even when the C / N is poor and increases the phase noise elimination ability when the C / N is good. .
【0009】(5)第5の発明 第5の発明に係わる位相雑音除去装置は、第1の発明と
第3の発明に係わる位相雑音除去装置の構成において、
上記積分器からの出力φの値をもとに、上記判別器に使
用するX1の値を変化させることを特徴とする位相雑音除
去装置である。第5の発明に係わる位相雑音除去装置に
おいては、位相雑音の状況に応じて位相雑音除去能力を
変化させ、C/Nに対する性能劣化を最小限に抑える位相
雑音除去装置を提供することができる。(5) Fifth invention The phase noise elimination apparatus according to the fifth invention is the same as the phase noise elimination apparatus according to the first invention and the third invention,
A phase noise eliminator characterized by changing a value of X1 used in the discriminator based on a value of an output φ from the integrator. In the phase noise elimination device according to the fifth invention, it is possible to provide a phase noise elimination device that changes the phase noise elimination capability in accordance with the phase noise situation and minimizes the performance degradation with respect to C / N.
【0010】[0010]
【発明の実施の形態】以下、本発明による受信装置につ
いて図面を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A receiving apparatus according to the present invention will be described below with reference to the drawings.
【0011】(実施の形態1)本発明の実施の形態1の
位相雑音除去装置の構成を図1に示す。1は変調信号を
復調した復調復調データ、3は図13に示すようにI軸
のみのデータy'からI軸、Q軸の直交関係にあるデータx'
を作成するヒルベルトフィルタ、2はヒルベルトフィル
タ3の遅延量と同じ遅延量をもつ遅延器、4はI軸のデ
ータy'とQ軸のデータx'の位相誤差を補正する複素乗算
器、5は位相雑音除去装置出力、6は複素乗算器4の出
力y"、xから位相誤差を検出する位相誤差検出器、7は
位相誤差検出器6で検出された位相誤差を有効にするか
無効にするか判断する判別器7、8は判別器7からの誤
差信号を積分する積分器、9は積分器の出力φからsin
φ、cosφを出力する正弦波余弦波発生器である。複素
乗算器4、位相誤差検出器6、積分器8のの構成は従来
例と同じであるため、ここでの説明は省略する。以下図
1の判別器の構成を図4を用いて説明する。判別器7に
おいて、誤差検出器6で検出された位相誤差θは絶対値
回路36の出力|x|(X1のときに切り換え器19を通して
θを出力し、|x|<X1のときに切り換え器19を通して0
を出力する。つまり、|x|(X1のときに誤差検出器6で検
出された位相誤差θを有効にし、|x|<X1のときに誤差検
出器6で検出された位相誤差θを無効にしている。その
理由は入力信号のC/Nが悪い状態においては図15
(b)に示すようにデータが分散し、図17に示すよう
にxの値が小さくかつyの値が大きいとき(図17の●)
には位相誤差検出器6で誤差検出器6で検出された位相
誤差θが誤って大きく検出され、受信性能が劣化する問
題が発生するためである。受信性能はX1=6.5に設定し
て、図17に示すような位相雑音(70dBc/Hz(10kHz離
調時)、90dBc/Hz(100kHz離調時))を加え、位相雑音
がある場合とない場合で位相雑音除去装置を通したとき
位相雑音除去装置を通さなかった時のC/Nに対する性能
劣化を比較した。(Embodiment 1) FIG. 1 shows the configuration of a phase noise elimination apparatus according to Embodiment 1 of the present invention. Numeral 1 denotes demodulated demodulated data obtained by demodulating a modulated signal, and numeral 3 denotes data x 'which is orthogonal to the I-axis and the Q-axis from data y' of only the I-axis as shown in FIG.
, A delay unit having the same delay amount as that of the Hilbert filter 3, a complex multiplier 4 for correcting the phase error between the I-axis data y 'and the Q-axis data x', and 5 The phase noise eliminator output, 6 is a phase error detector for detecting a phase error from the output y ", x of the complex multiplier 4, and 7 is to enable or disable the phase error detected by the phase error detector 6. Discriminators 7 and 8 for determining whether or not the integrator integrates the error signal from the discriminator 7;
It is a sinusoidal cosine wave generator that outputs φ and cosφ. Since the configurations of the complex multiplier 4, the phase error detector 6, and the integrator 8 are the same as those of the conventional example, the description is omitted here. Hereinafter, the configuration of the discriminator in FIG. 1 will be described with reference to FIG. In the discriminator 7, the phase error θ detected by the error detector 6 is output from the absolute value circuit 36 through the switch 19 when | x | (X1 is satisfied, and is switched when | x | <X1. 0 through 19
Is output. That is, the phase error θ detected by the error detector 6 is made valid when | x | (X1, and the phase error θ detected by the error detector 6 is made invalid when | x | <X1. The reason is that when the C / N of the input signal is poor,
When the data is dispersed as shown in (b) and the value of x is small and the value of y is large as shown in FIG. 17 (● in FIG. 17).
The reason is that the phase error θ detected by the phase error detector 6 is erroneously detected as a large value by the phase error detector 6, which causes a problem that the reception performance is deteriorated. The reception performance is set to X1 = 6.5, and phase noise (70 dBc / Hz (at 10 kHz detuning), 90 dBc / Hz (at 100 kHz detuning)) as shown in FIG. 17 is added. In the case, the performance degradation with respect to C / N when passing through the phase noise eliminator when not passing through the phase noise eliminator was compared.
【0012】位相雑音がある場合において位相雑音除去
装置を通したとき位相雑音除去装置を通さなかった時に
比べ受信性能がC/N=0.1dB良くなり、従来例と比較する
とC/N=0.6dB良くなる。位相雑音がない場合において位
相雑音除去装置を通したとき位相雑音除去装置を通さな
かった時に比べ受信性能は同じで、従来例と比較すると
C/N=0.6dB良くなる。When there is phase noise, the reception performance is improved by C / N = 0.1 dB when passing through the phase noise elimination device as compared with when the phase noise elimination device is not passed, and C / N = 0.6 dB as compared with the conventional example. Get better. When there is no phase noise, the reception performance is the same when passing through the phase noise elimination device than when not passing through the phase noise elimination device.
C / N = 0.6dB better.
【0013】(実施の形態2)本発明の実施の形態2の
受信装置は従来例と同じで図6に示す通りである。複素
乗算器4、位相誤差検出器6、積分器8の構成は従来例
と同じであるため、ここでの説明は省略する。以下図7
の位相雑音検出器6の構成を図7を用いて説明する。位
相誤差検出器6は図14に示すような入力y"に対して出
力y"'となるスライサ16と、y"からスライサの出力y"'
を減算する減算器17と、yの絶対値をとる絶対値回路
24と、絶対値回路24の出力|y|に-1を掛ける乗算器
25と定数-1(26)と、y"とxの符号(+または−)
によって|y|または-|y|を出力する切り換え器30と、y
の符号ビットを取り出す符号ビット抽出器27と、xの
符号ビットを取り出す符号ビット抽出器28と、XOR
(排他的的論理和)29で構成する。図8に示すように
xとy"の符号が同じであれば、切り換え器40からは-|y
|を出力し、xとy"の符号が異なれば、|y|を出力する。
位相誤差を求めるためには従来例及び実施の形態1のよ
うにθ=tan-1(y/x)で位相誤差を求める必要があるが、
位相誤差θ=tan-1(y/x)のROM(Read Only Memory)が必
要になり、回路規模が大きくなるが、位相誤差θ=±|y|
で近似することで回路規模を小さくできる利点をもつ。
受信性能はX1=6.5に設定して、図18に示すような位相
雑音(70dBc/Hz(10kHz離調時)、90dBc/Hz(100kHz離
調時))を加え、位相雑音がある場合とない場合で位相
雑音除去装置を通したとき位相雑音除去装置を通さなか
った時のC/Nに対する性能劣化を比較した。位相雑音が
ある場合において位相雑音除去装置を通したとき位相雑
音除去装置を通さなかった時に比べ受信性能は同じで、
従来例と比較するとC/N=0.5dB良くなる。位相雑音がな
い場合において位相雑音除去装置を通したとき位相雑音
除去装置を通さなかった時に比べ受信性能は0.1dB劣化
し、従来例と比較するとC/N=0.5dB良くなる。(Second Embodiment) A receiving apparatus according to a second embodiment of the present invention is the same as the conventional example, as shown in FIG. Since the configurations of the complex multiplier 4, the phase error detector 6, and the integrator 8 are the same as those of the conventional example, the description is omitted here. Figure 7 below
The configuration of the phase noise detector 6 will be described with reference to FIG. The phase error detector 6 has a slicer 16 which becomes an output y "'with respect to an input y" as shown in FIG. 14, and a slicer output y "' from y".
Subtractor 17, an absolute value circuit 24 for taking the absolute value of y, a multiplier 25 for multiplying the output | y | of the absolute value circuit 24 by -1, a constant -1 (26), y "and x" Sign (+ or-)
A switch 30 for outputting | y | or-| y |
A sign bit extractor 27 for extracting the sign bit of x, a sign bit extractor 28 for extracting the sign bit of x,
(Exclusive OR) 29. As shown in FIG.
If the signs of x and y "are the same,-| y
Is output, and if x and y "have different signs, | y | is output.
In order to determine the phase error, it is necessary to determine the phase error at θ = tan −1 (y / x) as in the conventional example and the first embodiment.
A ROM (Read Only Memory) with a phase error θ = tan −1 (y / x) is required, and the circuit scale becomes large. However, the phase error θ = ± | y |
There is an advantage that the circuit scale can be reduced by approximating by.
The reception performance is set to X1 = 6.5, and phase noise (70 dBc / Hz (at 10 kHz detuning), 90 dBc / Hz (at 100 kHz detuning)) as shown in FIG. 18 is added, and there is no phase noise. In the case, the performance degradation with respect to C / N when passing through the phase noise eliminator when not passing through the phase noise eliminator was compared. When there is phase noise, the reception performance is the same when passing through the phase noise elimination device than when not passing through the phase noise elimination device.
C / N = 0.5 dB is improved as compared with the conventional example. When there is no phase noise, the reception performance is degraded by 0.1 dB when passing through the phase noise eliminator when not passing through the phase noise eliminator, and is improved by C / N = 0.5 dB as compared with the conventional example.
【0014】(実施の形態3)本発明の実施の形態1の
受信装置は実施の形態1と同じで図1に示す通りであ
る。実施の形態1と異なるのは位相雑音検出器6で、位
相雑音検出器6の構成は実施の形態2の図7の構成と同
じである。図1の各ブロックの説明は実施の形態1、2
で説明した通りなので、ここでは省略する。(Embodiment 3) A receiving apparatus according to Embodiment 1 of the present invention is the same as that of Embodiment 1 and is as shown in FIG. The difference from the first embodiment is a phase noise detector 6, and the configuration of the phase noise detector 6 is the same as the configuration in FIG. 7 of the second embodiment. The description of each block in FIG.
Therefore, the description is omitted here.
【0015】実施の形態3では回路規模を小さくし、尚
且つC/Nによる性能劣化をなくすために、位相誤差θ=±
|y|で近似し、x(X1のときに誤差検出器6で検出された
位相誤差θを有効にし、x<X1のときに誤差検出器6で検
出された位相誤差θを無効にしている。受信性能はX1=
6.5に設定して、図17に示すような位相雑音(70dBc/H
z(10kHz離調時)、90dBc/Hz(100kHz離調時))を加
え、位相雑音がある場合とない場合で位相雑音除去装置
を通したとき位相雑音除去装置を通さなかった時のC/N
に対する性能劣化を比較した。位相雑音がある場合にお
いて位相雑音除去装置を通したとき位相雑音除去装置を
通さなかった時に比べ受信性能がC/N=0.1dB良くなり、
従来例と比較するとC/N=0.6dB良くなる。位相雑音がな
い場合において位相雑音除去装置を通したとき位相雑音
除去装置を通さなかった時に比べ受信性能は同じで、従
来例と比較するとC/N=0.6dB良くなる。In the third embodiment, in order to reduce the circuit scale and eliminate performance degradation due to C / N, the phase error θ = ±
approximating by | y |, the phase error θ detected by the error detector 6 is made valid when x (X1, and the phase error θ detected by the error detector 6 is made invalid when x <X1. X1 =
6.5, the phase noise (70 dBc / H
z (at the time of 10kHz detuning), 90dBc / Hz (at the time of 100kHz detuning)), and C / when passing through the phase noise removing device with and without phase noise N
And the performance degradation was compared. When there is phase noise, the reception performance is improved by C / N = 0.1dB when passing through the phase noise elimination device compared to when not passing through the phase noise elimination device,
C / N = 0.6 dB better than the conventional example. In the case where there is no phase noise, the reception performance is the same when passing through the phase noise elimination device than when not passing through the phase noise elimination device, and is improved by C / N = 0.6 dB as compared with the conventional example.
【0016】(実施の形態4)本発明の実施の形態4の
構成は図9に示すように、実施の形態1、3の図1にお
いてC/N検出器31が付加されたものである。図9の判
別器7を除き、複素乗算器4、位相誤差検出器6、積分
器8の構成は実施の形態1、3と同じであるため、ここ
では図9の判別器7の構成のみを図10を用いて説明す
る。32はC/N検出器で検出されたC/Nの値がcn(CN1のと
きに1の値を出力する比較器、33は比較器(cn(CN1)
32の出力が1のときX2を出力し、比較器(cn(CN1)3
2の出力が0のときX3を出力する切り換え器、36はxの
絶対値を出力する絶対値回路、21は|x|(X1のとき1を
出力する比較器、19は比較器(|x|(X1)21の出力が
1のときθを出力し、19は比較器(|x|(X1)21の出
力が0のとき0を出力する切り換え器、20は定数0であ
る。実施の形態1、3のX1はX1の値を小さくすればする
ほど、有効にする誤差検出の数を増やすことができ、位
相雑音が悪いときに位相誤差に追従することができる
が、C/Nに対する性能劣化が生じる。逆にX1の値を大き
くするとC/Nに対する劣化は減るが、有効にする誤差検
出の数が減るため位相雑音が悪いときに位相誤差に追従
することができなくなる場合がある。従って、位相雑音
除去装置においてC/N劣化があっても受信可能となるよ
うな高いC/Nの場合には、位相雑音が悪い条件の信号が
位相雑音除去装置に入力された場合を優先して、X1の値
を小さくし、有効にする誤差検出の数を増やすことで、
悪い位相雑音に追従できるようにする。C/Nに対する性
能劣化があると受信できなくなるような低いC/Nの場合
には、位相雑音が悪い場合を考慮し、X1の値を小さくし
て有効にする誤差検出の数を増やすと、C/Nに対する性
能劣化により受信できなくなるため、C/Nに対する性能
劣化を優先して、C/N検出の数を減らし、C/Nに対する性
能劣化がないようにする。具体的に図10を用いて説明
すると、C/N検出器で検出されたcnの値がCN1より大きい
場合(高いC/Nの場合)には小さい値のX2をX1として切
り換え器33から出力する。C/N検出器で検出されたcn
の値がCN1より小さい場合(低いC/Nの場合)には大きい
値のX3をX1として切り換え器33から出力する。X2とX3
はX2<X3の関係にある。そして、|x|(X1のときに位相誤
差検出器6で検出された位相誤差θを切り換え器19か
ら出力し、|x|<X1のときに位相誤差0を切り換え器19
から出力する。これにより、C/Nが高い場合には悪い位
相雑音による性能劣化を防ぐことができ、かつC/Nが良
い場合にはC/Nに対する性能劣化を防ぐことができる。(Embodiment 4) As shown in FIG. 9, the configuration of Embodiment 4 of the present invention is such that a C / N detector 31 is added to FIG. 1 of Embodiments 1 and 3. Except for the discriminator 7 in FIG. 9, the configurations of the complex multiplier 4, the phase error detector 6, and the integrator 8 are the same as those in the first and third embodiments, so only the configuration of the discriminator 7 in FIG. This will be described with reference to FIG. 32 is a comparator that outputs a value of 1 when the value of C / N detected by the C / N detector is cn (CN1), and 33 is a comparator (cn (CN1)
When the output of 32 is 1, X2 is output and the comparator (cn (CN1) 3
2 is a switch that outputs X3 when the output is 0, 36 is an absolute value circuit that outputs the absolute value of x, 21 is a comparator that outputs | x | (1 when X1, and 19 is a comparator (| x When the output of | (X1) 21 is 1, θ is output, 19 is a switcher that outputs 0 when the output of | x | (X1) 21 is 0, and 20 is a constant 0. In X1 of the forms 1 and 3, as the value of X1 is reduced, the number of error detections to be enabled can be increased, and the phase error can be tracked when the phase noise is poor. On the other hand, when the value of X1 is increased, the degradation to C / N is reduced, but the number of error detections to be enabled is reduced, so that it may not be possible to follow the phase error when the phase noise is bad. Therefore, in the case of a high C / N that enables reception even if the C / N is degraded in the phase noise eliminator, a condition in which the phase noise is poor. By giving priority to the case where the signal of interest is input to the phase noise eliminator, reducing the value of X1 and increasing the number of error detections to be enabled,
Be able to follow bad phase noise. In the case of a low C / N that cannot be received if there is performance degradation to the C / N, consider the case where the phase noise is bad, and reduce the value of X1 to increase the number of error detections that are enabled. Since reception becomes impossible due to performance degradation for C / N, priority is given to performance degradation for C / N, and the number of C / N detections is reduced to prevent performance degradation for C / N. More specifically, referring to FIG. 10, when the value of cn detected by the C / N detector is larger than CN1 (in the case of high C / N), the smaller value X2 is output from the switch 33 as X1. I do. Cn detected by C / N detector
Is smaller than CN1 (low C / N), the large value X3 is output from the switch 33 as X1. X2 and X3
Have a relationship of X2 <X3. Then, when | x | (X1, the phase error θ detected by the phase error detector 6 is output from the switch 19, and when | x | <X1, the phase error 0 is switched.
Output from By this means, when C / N is high, performance degradation due to bad phase noise can be prevented, and when C / N is good, performance degradation with respect to C / N can be prevented.
【0017】(実施の形態5)本発明の実施の形態4の
構成は図11に示すように、実施の形態1、3の図1に
おいて積分器8からの出力φを判別器7にフィードバッ
クしている点を除けば、実施の形態1、3と同じである
ため、ここでは図11の判別器7の構成を図12を用い
て説明する。35は積分器の出力φがφ(φ1のときに1
の値を出力する比較器35、33は比較器(φ(φ1)3
5の出力が1のときX2を出力し、比較器(φ(φ1)35
の出力が0のときX3を出力する切り換え器33、34は|
x|(x1のとき1を出力する比較器34、19は比較器(|x
|(x1)34の出力が1のときθを出力し、比較器(|x|
(x1)34の出力が0のとき0を出力する切り換え器、2
0は定数0である。実施の形態1、3のX1はX1の値を小
さくすればするほど、有効にする誤差検出の数を増やす
ことができ、位相雑音が悪いときに位相誤差に追従する
ことができるが、C/Nに対する性能劣化が生じる。逆にX
1の値を大きくするとC/Nに対する劣化は減るが、有効に
する誤差検出の数が減るため位相雑音が悪いときに位相
誤差に追従することができなくなる場合がある。C/Nに
対する性能劣化があると受信できなくなるような低いC/
Nの場合には、位相雑音が悪い場合を考慮し、X1の値を
小さくして有効にする誤差検出の数を増やすと、C/Nに
対する性能劣化により受信できなくなるため、C/Nに対
する性能劣化を優先して、C/N検出の数を減らし、C/Nに
対する性能劣化がないようにする。具体的に図12を用
いて説明すると、積分器8の出力φがφ(φ1(位相雑音
が悪い場合)には小さい値のX2をX1として切り換え器3
3から出力する。積分器8の出力φがφ<φ1(位相雑音
が良い場合)には大きい値のX3をX1として切り換え器3
3から出力する。X2とX3はX2<X3の関係にある。そし
て、|x|(X1のときに位相誤差検出器6で検出された位相
誤差θを切り換え器19から出力し、|x|<X1のときに位
相誤差0を切り換え器19から出力する。これにより、
位相雑音が悪い場合には、悪い位相雑音による性能劣化
を防ぐことができ、かつ位相雑音が良い場合には、C/N
に対する性能劣化を防ぐことができる。(Embodiment 5) The configuration of Embodiment 4 of the present invention is to feed back the output φ from the integrator 8 to the discriminator 7 in FIG. 1 of Embodiments 1 and 3, as shown in FIG. Since it is the same as Embodiments 1 and 3 except for this point, the configuration of the discriminator 7 in FIG. 11 will be described here with reference to FIG. 35 is 1 when the output φ of the integrator is φ (φ1
Are output from the comparators (φ (φ1) 3)
When the output of 5 is 1, X2 is output and the comparator (φ (φ1) 35
When the output of is 0, the switches 33 and 34 that output X3 are |
The comparators 34 and 19 that output 1 when x | (x1 are comparators (| x
When the output of | (x1) 34 is 1, θ is output, and the comparator (| x |
(x1) A switch that outputs 0 when the output of 34 is 0, 2
0 is a constant 0. In the first and third embodiments, the smaller the value of X1, the larger the number of error detections that can be made effective, and can follow the phase error when the phase noise is poor. Performance degradation for N occurs. Conversely X
When the value of 1 is increased, the deterioration with respect to C / N is reduced, but the number of error detections to be enabled is reduced, so that it may not be possible to follow the phase error when the phase noise is bad. Low C /
In the case of N, considering the case where the phase noise is bad, if the value of X1 is reduced and the number of error detections to be enabled is increased, reception becomes impossible due to performance deterioration with respect to C / N. Prioritizing degradation, reduce the number of C / N detections so that there is no performance degradation for C / N. More specifically, referring to FIG. 12, when the output φ of the integrator 8 is φ (φ1 (when the phase noise is poor), the small value X2 is set to X1 and the switch 3
Output from 3. If the output φ of the integrator 8 is φ <φ1 (when the phase noise is good), the large value X3 is set to X1 and the switch 3
Output from 3. X2 and X3 have a relationship of X2 <X3. Then, when | x | (X1, the phase error θ detected by the phase error detector 6 is output from the switch 19, and when | x | <X1, the phase error 0 is output from the switch 19. By
If the phase noise is bad, performance degradation due to bad phase noise can be prevented, and if the phase noise is good, C / N
Can be prevented from deteriorating in performance.
【0018】[0018]
【発明の効果】以上のように、本発明の受信装置によれ
ば、位相誤差θ=tan-1(y/x)を求める際、x(X1のときに
位相誤差θを有効にすることにより、位相雑音がある場
合とない場合の両方においてC/Nに対する性能劣化のな
い位相雑音除去装置を提供することができる。また位相
誤差をθ=±|y|で近似することにより、回路規模が小さ
く、位相雑音がある場合とない場合の両方においてC/N
に対するほとんど性能劣化のない位相雑音除去装置を提
供することができる。また位相誤差をθ=±|y|で近似
し、かつx(X1のときに位相誤差θを有効にすることによ
り、回路規模が小さく、位相雑音がある場合とない場合
の両方においてC/Nに対する性能劣化のない位相雑音除
去装置を提供することができる。また、C/N検出器によ
って検出されたC/Nによってx(X1のときに位相誤差θを
有効にするX1の値を変化させることにより、位相雑音が
悪い場合の受信性能劣化とC/Nに対する受信性能劣化を
防ぐとこができる。また、位相誤差の値の大きさによ
り、x(X1のときに位相誤差θを有効にするX1の値を変化
させることにより、位相雑音が悪い場合の受信性能劣化
とC/Nに対する受信性能劣化を防ぐとこができる。As described above, according to the receiving apparatus of the present invention, when the phase error θ = tan-1 (y / x) is obtained, the phase error θ is made effective when x (X1). In addition, it is possible to provide a phase noise elimination device that does not deteriorate the C / N performance both in the case where the phase noise exists and in the case where the phase noise does not exist, and by approximating the phase error by θ = ± | y | Low C / N with and without phase noise
, A phase noise elimination device with almost no performance degradation can be provided. Also, by approximating the phase error with θ = ± | y | and enabling the phase error θ when x (X1, the circuit scale is small, and C / N is obtained both with and without phase noise. It is possible to provide a phase noise elimination device that does not cause performance degradation for X. In addition, the value of X1 that makes the phase error θ effective when X (X1) is changed by the C / N detected by the C / N detector. In this way, it is possible to prevent the reception performance deterioration when the phase noise is bad and the reception performance deterioration with respect to C / N.In addition, depending on the magnitude of the phase error value, the phase error θ is made effective when x (X1. By changing the value of X1, it is possible to prevent reception performance degradation when phase noise is poor and reception performance degradation for C / N.
【図1】本発明の第1、第3の実施の形態による位相雑
音除去装置の構成を示すブロック図FIG. 1 is a block diagram showing a configuration of a phase noise elimination device according to first and third embodiments of the present invention.
【図2】図1、図6、図9、図11に示す複素乗算器の
構成を示すブロック図FIG. 2 is a block diagram showing a configuration of a complex multiplier shown in FIGS. 1, 6, 9, and 11;
【図3】図1に示す位相誤差検出器の構成を示すブロッ
ク図FIG. 3 is a block diagram showing a configuration of a phase error detector shown in FIG. 1;
【図4】図1に示す判別器の構成を示すブロック図FIG. 4 is a block diagram showing a configuration of a discriminator shown in FIG.
【図5】図1、図6、図9、図11に示す積分器の構成
を示すブロック図FIG. 5 is a block diagram showing a configuration of the integrator shown in FIGS. 1, 6, 9, and 11;
【図6】本発明の第2の実施の形態及び従来例による位
相雑音除去装置の構成を示すブロック図FIG. 6 is a block diagram illustrating a configuration of a phase noise removing apparatus according to a second embodiment of the present invention and a conventional example.
【図7】図1、図7の位相誤差検出器を示す図FIG. 7 is a diagram showing the phase error detector of FIGS. 1 and 7;
【図8】図7に示す位相誤差検出器の入出力関係を示す
図FIG. 8 is a diagram showing an input / output relationship of the phase error detector shown in FIG. 7;
【図9】本発明の第4の実施の形態による位相雑音除去
装置の構成を示すブロック図FIG. 9 is a block diagram showing a configuration of a phase noise elimination device according to a fourth embodiment of the present invention.
【図10】図9の判別器の構成を示すブロック図FIG. 10 is a block diagram showing a configuration of a discriminator in FIG. 9;
【図11】本発明の第5の実施の形態による位相雑音除
去装置の構成を示すブロック図FIG. 11 is a block diagram showing a configuration of a phase noise elimination device according to a fifth embodiment of the present invention.
【図12】図1、図6、図9、図11のヒルベルトフィ
ルタの入力データをI軸、Q軸座標上に示した図12 is a diagram showing input data of the Hilbert filter of FIGS. 1, 6, 9, and 11 on I-axis and Q-axis coordinates.
【図13】図1、図6、図9、図11のヒルベルトフィ
ルタの出力データをI軸、Q軸座標上に示した図FIG. 13 is a diagram showing output data of the Hilbert filter in FIGS. 1, 6, 9 and 11 on I-axis and Q-axis coordinates.
【図14】図3、図7に示すスライサの入出力関係を示
す図FIG. 14 is a diagram showing an input / output relationship of the slicer shown in FIGS. 3 and 7;
【図15】位相雑音がある場合のヒルベルトフィルタ出
力データをI軸、Q軸座標上に示した図FIG. 15 is a diagram showing output data of a Hilbert filter on the I-axis and Q-axis coordinates when there is phase noise;
【図16】(a)C/Nが高いときに、位相雑音がある場
合のヒルベルトフィルタ出力データの分布をI軸、Q軸座
標上に示した図 (b)C/Nが低いときに、位相雑音がある場合のヒルベ
ルトフィルタ出力データの分布をI軸、Q軸座標上に示し
た図FIG. 16 (a) is a diagram showing the distribution of Hilbert filter output data on the I-axis and Q-axis coordinates when phase noise is present when C / N is high. (B) When C / N is low, Diagram showing the distribution of Hilbert filter output data with phase noise on the I-axis and Q-axis coordinates
【図17】C/Nにより、|x|の値が小さく、|y|の値が大
きい場合の位相誤差θと、|x|の値が大きいとき場合位
相誤差θの差を示した図FIG. 17 is a diagram showing the difference between the phase error θ when the value of | x | is small and the value of | y | is large, and the phase error θ when the value of | x |
【図18】位相雑音の指標を示すスペクトラムの受信性
能に対する影響を示す図FIG. 18 is a diagram illustrating the influence of a spectrum indicating an index of phase noise on reception performance.
1 復調データ 2,22 遅延器 3 ヒルベルトフィルタ 4 複素乗算器 5 位相雑音除去装置出力 6 位相誤差検出器 7 判別器 8 積分器 9 正弦波余弦波発生器 10,11,12,13 乗算器 14,17 減算器 15,23 加算器 16 スライサ 18 θ=tan-1(y/x) 19,30,33 切り換え器 20 0 21|x|(X1(比較器) 24,36 絶対値回路 25 乗算器 26 −1 27,28 符号ビット抽出器 29 XOR(排他的論理和回路) 31 C/N検出器 32 cn(CN1(比較器) 35 φ(φ1(比較器)Reference Signs List 1 demodulated data 2, 22 delay unit 3 Hilbert filter 4 complex multiplier 5 phase noise eliminator output 6 phase error detector 7 discriminator 8 integrator 9 sine wave cosine wave generator 10, 11, 12, 13 multiplier 14, Reference Signs List 17 subtractor 15, 23 adder 16 slicer 18 θ = tan -1 (y / x) 19, 30, 33 switcher 20 0 21 | x | (X1 (comparator) 24, 36 absolute value circuit 25 multiplier 26 −1 27,28 Sign bit extractor 29 XOR (exclusive OR circuit) 31 C / N detector 32 cn (CN1 (comparator) 35 φ (φ1 (comparator)
フロントページの続き (72)発明者 阿座上 裕史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 鈴木 一章 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5C025 AA17 AA20 BA30 DA01 5K004 AA01 AA03 BA02 BB06 DA15 5K052 AA01 EE26 EE28 FF32 GG00 GG11 GG19 GG20 GG42 Continuing on the front page (72) Inventor Hiroshi Azakami 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. Reference) 5C025 AA17 AA20 BA30 DA01 5K004 AA01 AA03 BA02 BB06 DA15 5K052 AA01 EE26 EE28 FF32 GG00 GG11 GG19 GG20 GG42
Claims (5)
算器があり、上記複素乗算器の出力から位相誤差を検出
するためのデータx、yを作成し、位相誤差θ=tan-1(y/
x)を出力する位相誤差検出器があり、上記位相誤差検出
器で出力された上記位相誤差θの位相誤差を有効にする
か無効にするか判別しかつ判別後の位相誤差θ'を出力
する判別器があり、上記判別器は上記複素乗算器の出力
であるI軸のデータx(X1のときに位相誤差θ=tan-1(y/x)
を上記判別器の出力θ'として出力し、上記判別器は上
記複素乗算器の出力であるI軸のデータx'<X1のときに位
相誤差0を上記判別器の出力θ'として出力し、上記判別
器の出力を積分する積分器があり、上記積分器の出力φ
からsinφ、cosφを出力する正弦波余弦波発生器があ
り、上記正弦波余弦波発生器からのsinφ、cosφを上記
複素乗算器に入力し、位相雑音による位相誤差を補正す
ることを特徴とする位相雑音除去装置。1. A complex multiplier for inputting data having an orthogonal relationship is provided. Data x and y for detecting a phase error are created from an output of the complex multiplier, and a phase error θ = tan −1 (y /
x), and determines whether to enable or disable the phase error of the phase error θ output by the phase error detector, and outputs the determined phase error θ ′. There is a classifier, the classifier is the output of the complex multiplier I-axis data x (X1 when the phase error θ = tan -1 (y / x)
Is output as the output θ ′ of the discriminator, and the discriminator outputs the phase error 0 as the output θ ′ of the discriminator when the I-axis data x ′ <X1, which is the output of the complex multiplier, There is an integrator that integrates the output of the discriminator, and the output φ of the integrator is
There is a sine wave cosine wave generator that outputs sinφ and cosφ from, and sinφ and cosφ from the sine wave cosine wave generator are input to the complex multiplier to correct a phase error due to phase noise. Phase noise removal device.
算器があり、上記複素乗算器の出力から位相誤差を検出
するためのデータx、yを作成し、位相誤差θ=yを出力す
る位相誤差検出器があり、上記位相誤差検出器の出力を
積分する積分器があり、上記積分器の出力φからsin
φ、cosφを出力する正弦波余弦波発生器があり、上記
正弦波余弦波発生器からのsinφ、cosφを上記複素乗算
器に入力し、位相雑音による位相誤差を補正することを
特徴とする位相雑音除去装置。2. A complex multiplier for inputting data having an orthogonal relationship, generating data x and y for detecting a phase error from an output of the complex multiplier, and outputting a phase error θ = y There is an error detector, an integrator for integrating the output of the phase error detector, and sin from the output φ of the integrator.
There is a sine wave cosine wave generator that outputs φ and cos φ, and sin φ and cos φ from the sine wave cosine wave generator are input to the complex multiplier to correct a phase error due to phase noise. Noise removal device.
算器があり、上記複素乗算器の出力から位相誤差を検出
するためのデータx、yを作成し、位相誤差θ=yを出力す
る位相誤差検出器があり、上記位相誤差検出器で検出さ
れた上記位相誤差θの位相誤差を有効にするか無効にす
るか判別しかつ判別後の位相誤差θ'を出力する判別器
があり、上記判別器は上記複素乗算器の出力であるI軸
のデータx(X1のときに位相誤差θ=yを上記判別器の出力
θ'として出力し、上記判別器は上記複素乗算器の出力
であるI軸のデータx<X1のときに位相誤差0を上記判別器
の出力θ'として出力し、上記判別器の出力を積分する
積分器があり、上記積分器の出力φからsinφ、cosφを
出力する正弦波余弦波発生器があり、上記正弦波余弦波
発生器からのsinφ、cosφを上記複素乗算器に入力し、
位相雑音による位相誤差を補正することを特徴とする位
相雑音除去装置。3. A complex multiplier for inputting data having an orthogonal relationship, generating data x and y for detecting a phase error from an output of the complex multiplier, and outputting a phase error θ = y There is an error detector, there is a discriminator that discriminates whether to validate or invalidate the phase error of the phase error θ detected by the phase error detector and outputs the phase error θ ′ after the discrimination, The discriminator outputs the I-axis data x (X1 which is the output of the complex multiplier, the phase error θ = y as the output θ ′ of the discriminator, and the discriminator is the output of the complex multiplier. There is an integrator that outputs the phase error 0 as the output θ ′ of the discriminator when I-axis data x <X1, and integrates the output of the discriminator, and outputs sinφ and cosφ from the output φ of the integrator. There is a sine wave cosine wave generator, and sinφ and cosφ from the sine wave cosine wave generator are And enter
A phase noise removing device for correcting a phase error caused by phase noise.
を出力するC/N検出器があり、上記C/N検出器から出力さ
れるcnの大きさをもとに、上記判別器に使用するX1の値
を変化させることを特徴とする請求項1、3の受信装
置。4. A carrier-to-noise ratio (C / N) of an RF input signal.
2. A C / N detector for outputting the value of X1, wherein the value of X1 used in the discriminator is changed based on the magnitude of cn output from the C / N detector. 3, the receiving device.
上記判別器に使用するX1の値を変化させることを特徴と
する請求項1、3の受信装置。5. Based on the value of the output φ from the integrator,
4. The receiving apparatus according to claim 1, wherein the value of X1 used for said discriminator is changed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000176412A JP4411745B2 (en) | 2000-06-13 | 2000-06-13 | Phase noise elimination device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000176412A JP4411745B2 (en) | 2000-06-13 | 2000-06-13 | Phase noise elimination device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358785A true JP2001358785A (en) | 2001-12-26 |
JP4411745B2 JP4411745B2 (en) | 2010-02-10 |
Family
ID=18678141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000176412A Expired - Fee Related JP4411745B2 (en) | 2000-06-13 | 2000-06-13 | Phase noise elimination device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4411745B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006027916A1 (en) * | 2004-09-09 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | Phase error correction circuit |
JP2010081096A (en) * | 2008-09-24 | 2010-04-08 | Sony Corp | Reception device, reception method, and program |
-
2000
- 2000-06-13 JP JP2000176412A patent/JP4411745B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006027916A1 (en) * | 2004-09-09 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | Phase error correction circuit |
US7649962B2 (en) | 2004-09-09 | 2010-01-19 | Panasonic Corporation | Phase error correction circuit |
JP2010081096A (en) * | 2008-09-24 | 2010-04-08 | Sony Corp | Reception device, reception method, and program |
JP4623182B2 (en) * | 2008-09-24 | 2011-02-02 | ソニー株式会社 | Receiving device, receiving method, and program |
US8340230B2 (en) | 2008-09-24 | 2012-12-25 | Sony Corporation | Receiving device, receiving method, and program |
Also Published As
Publication number | Publication date |
---|---|
JP4411745B2 (en) | 2010-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0574273B1 (en) | A receiver compriser a combined AM-FM demodulator | |
US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
US6765623B1 (en) | Method and apparatus for correcting phase imbalance in received in-phase and quadrature signals | |
US20070127599A1 (en) | Apparatus and method for phase recovery and I/Q imbalance compensation in quadrature demodulating receiver | |
US4862098A (en) | Continuous-wave-modulation detectors using prediction methods | |
JP2001358785A (en) | Device for eliminating phase noise | |
US7953196B2 (en) | Digital audio processing system and method | |
US6993096B1 (en) | BS digital broadcasting receiver | |
JP2009512380A (en) | Method and apparatus for compensating for Doppler effect for a digital signal receiver | |
KR20050083964A (en) | Apparatus and method for detecting ntsc co-channel interference | |
WO2002047374A2 (en) | System and method of synchronization recovery in the presence of pilot carrier phase rotation for an atsc-hdtv receiver | |
JP2004147016A (en) | Receiving device | |
EP0987862A1 (en) | Absolute phasing circuit | |
JP2008544717A (en) | Simplified derotation in digital FM demodulator architecture | |
US7706312B1 (en) | Digital sub-carrier signal recovery based on pilot zero-crossing | |
KR0144828B1 (en) | Qpsk demodulator | |
JP3088894B2 (en) | Data receiving device | |
JP3278907B2 (en) | Carrier correction device | |
KR100937406B1 (en) | Simplified phase error detector for carrier synchronization | |
JPS6340060B2 (en) | ||
JPH066139A (en) | Am demodulator | |
JP3948907B2 (en) | Phase detector | |
JP2000232493A (en) | Demodulating device and method | |
JPH10303996A (en) | Method and device for frequency shift detection | |
JPH0750696A (en) | Four phases demodulation circuit and phase comparator for four phases demodulation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091109 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |