JP2001338954A - Semiconductor wafer processing system and semiconductor wafer processing method - Google Patents

Semiconductor wafer processing system and semiconductor wafer processing method

Info

Publication number
JP2001338954A
JP2001338954A JP2000159720A JP2000159720A JP2001338954A JP 2001338954 A JP2001338954 A JP 2001338954A JP 2000159720 A JP2000159720 A JP 2000159720A JP 2000159720 A JP2000159720 A JP 2000159720A JP 2001338954 A JP2001338954 A JP 2001338954A
Authority
JP
Japan
Prior art keywords
trimming
probing
semiconductor wafer
data
wafer processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000159720A
Other languages
Japanese (ja)
Inventor
Tomohiro Abe
智浩 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2000159720A priority Critical patent/JP2001338954A/en
Publication of JP2001338954A publication Critical patent/JP2001338954A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance the efficiency of probing and trimming processing for an IC chip formed on a semiconductor wafer. SOLUTION: The semiconductor wafer is charged in a probing/trimming device 3, a measured value obtained by probing the IC chip formed on the semiconductor wafer is supplied to a test device 5, converted into trimming data by the test device 5, the trimming data is supplied from the test data 5 to the probing/trimming device 3, and trimming processing is performed by the probing/trimming device 3 on the basis of the trimming data.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェハ処理
システム及び半導体ウェハ処理方法に関し、詳しくは、
半導体ウェハ上に形成されたICチップをプロービング
により検査し、検査結果に基づいて半導体ウェハに対す
るトリミングを行う半導体ウェハ処理システム及び半導
体ウェハ処理方法に関する。
The present invention relates to a semiconductor wafer processing system and a semiconductor wafer processing method.
The present invention relates to a semiconductor wafer processing system and a semiconductor wafer processing method for inspecting an IC chip formed on a semiconductor wafer by probing and performing trimming on the semiconductor wafer based on an inspection result.

【0002】[0002]

【従来の技術】半導体ウェハ上に形成されたICチップ
をプロービングにより検査し、その検査結果に基づいて
半導体ウェハに対するトリミングを行う従来のシステム
を図3に示す。このシステムは、半導体ウェハが投入さ
れる測定部20及び測定部20に接続されたCPU21
を備えるプロービング装置22と、プロービング装置2
2に接続され、CPU23を備えるICテスター24
と、データ変換装置25と、CPU26及びトリミング
部27を備えるトリミング装置28とから構成されてい
る。
2. Description of the Related Art FIG. 3 shows a conventional system for inspecting an IC chip formed on a semiconductor wafer by probing and trimming the semiconductor wafer based on the inspection result. This system includes a measuring unit 20 into which a semiconductor wafer is loaded and a CPU 21 connected to the measuring unit 20.
A probing device 22 comprising
IC tester 24 connected to CPU 2 and having CPU 23
, A data conversion device 25, and a trimming device 28 including a CPU 26 and a trimming unit 27.

【0003】このシステムを用いたプロービング及びト
リミング処理の手順を図4に示す。まず、図4に示すフ
ローチャートのステップS21において、プロービング
装置22の測定部20に複数枚の半導体ウェハを投入す
る。続いて、ステップS22において、上記測定部20
に投入された半導体ウェハに対するプロービングを行う
とともに、プロービング装置22のCPU21により、
半導体ウェハ上のチップの位置を示すアドレスを取得す
る。
FIG. 4 shows the procedure of probing and trimming processing using this system. First, in step S21 of the flowchart shown in FIG. 4, a plurality of semiconductor wafers are loaded into the measuring unit 20 of the probing device 22. Subsequently, in step S22, the measurement unit 20
Probing is performed on the semiconductor wafer put in the probing apparatus, and the CPU 21 of the probing device 22
An address indicating a position of a chip on a semiconductor wafer is obtained.

【0004】続いて、ステップS23において、上記プ
ロービングにより得られたプロービング測定値及び上記
アドレス取得により得られたアドレスデータをICテス
ター24のCPU23に供給する。CPU23は、ステ
ップS24において、これらデータに基づいてトリミン
グ用データを生成するとともに、生成したトリミング用
データを半導体ウェハ毎に蓄積する。トリミング用デー
タは、データ変換装置25に、例えばフロッピー(登録
商標)ディスク等の媒体を用いて転送される。
Subsequently, in step S23, the probing measurement value obtained by the probing and the address data obtained by the address acquisition are supplied to the CPU 23 of the IC tester 24. In step S24, the CPU 23 generates trimming data based on the data, and accumulates the generated trimming data for each semiconductor wafer. The trimming data is transferred to the data converter 25 using a medium such as a floppy (registered trademark) disk.

【0005】データ変換装置25は、例えばパーソナル
コンピュータ及び必要なアプリケーションにより構成さ
れており、ステップS25において、上記転送されたデ
ータをトリミング装置28用のデータ形式に変換する。
ここで変換されたデータは、同様に、例えばフロッピー
ディスク等の媒体を用いてトリミング装置28に転送さ
れる。
[0005] The data converter 25 is composed of, for example, a personal computer and necessary applications. In step S25, the transferred data is converted into a data format for the trimming device 28.
The data converted here is similarly transferred to the trimming device 28 using a medium such as a floppy disk.

【0006】トリミング装置28は、ステップS26に
おいて、上述のようにして転送されたトリミング用デー
タをCPU26に入力する。上述の一連の処理の間に、
ステップS21において、プロービング装置21の測定
部20に投入された半導体ウェハは、トリミング装置2
8のトリミング部27に移動されている。CPU26
は、入力されたトリミングデータに基づいて、ステップ
S27において、トリミング部27に投入されている半
導体ウェハに対するトリミングを制御/実行する。
In step S26, the trimming device 28 inputs the trimming data transferred as described above to the CPU 26. During the series of processes described above,
In step S21, the semiconductor wafer put into the measuring unit 20 of the probing device 21 is
8 has been moved to the trimming section 27. CPU26
Controls the trimming of the semiconductor wafer put into the trimming unit 27 in step S27 based on the input trimming data.

【0007】[0007]

【発明が解決しようとする課題】以上のように、半導体
ウェハ上に形成されたICチップをプロービングにより
検査し、その電気的特性をトリミングするには、プロー
ビング装置22とトリミング装置28を用意する必要が
あった。また、半導体ウェハをプロービング装置22か
らトリミング装置28に搬送する必要があり、この移動
作業及び確認作業に時間がかかっていた。さらに、プロ
ービング装置22、ICテスタ24、トリミング装置2
8は、通常、それぞれ異なる製造業者から供給されるた
め、各装置がデータの互換性を有していない場合が多
く、データ変換装置25を用いたデータ変換処理が必要
であった。
As described above, in order to inspect an IC chip formed on a semiconductor wafer by probing and to trim its electrical characteristics, it is necessary to prepare a probing device 22 and a trimming device 28. was there. Further, it is necessary to transfer the semiconductor wafer from the probing device 22 to the trimming device 28, and this moving operation and checking operation take time. Further, a probing device 22, an IC tester 24, a trimming device 2
8 are usually supplied from different manufacturers, so that each device often does not have data compatibility, and a data conversion process using the data conversion device 25 is required.

【0008】本発明は上述の上述のような課題に鑑みて
なされたものであり、半導体ウェハ上に形成されたIC
チップに対するプロービング及びトリミング処理の効率
を高め、作業時間を短縮するとともにコストダウンを実
現する半導体ウェハ処理システム及び半導体ウェハ処理
方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has been made in consideration of the problems described above.
It is an object of the present invention to provide a semiconductor wafer processing system and a semiconductor wafer processing method that improve the efficiency of probing and trimming processing for chips, reduce work time, and reduce costs.

【0009】[0009]

【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る半導体ウェハ処理システムは、半導
体ウェハが投入され、該投入された半導体ウェハ上に形
成されたICチップに対するプロービング及びトリミン
グを行うプロービング/トリミング装置と、上記プロー
ビング/トリミング装置に接続された検査装置とを備
え、上記検査装置は、上記プロービング/トリミング装
置によるプロービングにより得られた測定値を取得し、
該測定値をトリミング用データに変換して上記プロービ
ング/トリミング装置に供給し、上記プロービング/ト
リミング装置は、上記検査装置から供給されたトリミン
グ用データに基づいて、上記投入された半導体ウェハ上
に形成されたICチップに対するトリミングを行うこと
を特徴とする。
In order to achieve the above-mentioned object, a semiconductor wafer processing system according to the present invention is provided with a semiconductor wafer loaded therein, a probing and an IC chip formed on the loaded semiconductor wafer. Probing / trimming device for trimming, and an inspection device connected to the probing / trimming device, wherein the inspection device obtains a measurement value obtained by probing with the probing / trimming device,
The measured value is converted into trimming data and supplied to the probing / trimming device, and the probing / trimming device forms the trimming data on the input semiconductor wafer based on the trimming data supplied from the inspection device. It is characterized in that trimming is performed on the selected IC chip.

【0010】また、上述の目的を達成するために、本発
明に係る半導体ウェハ処理方法は、プロービング/トリ
ミング装置に半導体ウェハを投入する工程と、上記投入
された半導体ウェハ上に形成されたICチップを上記プ
ロービング/トリミング装置によりプロービングして測
定値を得る工程と、上記プロービングにより得られた測
定値を検査装置に供給する工程と、上記検査装置により
上記測定値をトリミング用データに変換する工程と、上
記トリミング用データを上記検査装置から上記プロービ
ング/トリミング装置に供給する工程と、上記プロービ
ング/トリミング装置により、上記トリミング用データ
に基づいて、上記投入された半導体ウェハ上に形成され
たICチップに対するトリミングを行う工程とを有す
る。
According to another aspect of the present invention, there is provided a method of processing a semiconductor wafer, comprising the steps of: loading a semiconductor wafer into a probing / trimming apparatus; and providing an IC chip formed on the loaded semiconductor wafer. Obtaining a measured value by probing with the probing / trimming device, supplying the measured value obtained by the probing to an inspection device, and converting the measured value into trimming data by the inspection device. Supplying the trimming data from the inspection device to the probing / trimming device, and using the probing / trimming device for the IC chip formed on the inserted semiconductor wafer based on the trimming data. Trimming.

【0011】本発明に係る半導体ウェハ処理システム及
び半導体ウェハ処理方法によれば、プロービング/トリ
ミング装置に半導体ウェハ投入した後は、半導体ウェハ
を移動させることなくプロービング及びトリミング処理
が実行される。
According to the semiconductor wafer processing system and the semiconductor wafer processing method of the present invention, after the semiconductor wafer is put into the probing / trimming apparatus, the probing and the trimming processing are executed without moving the semiconductor wafer.

【0012】[0012]

【発明の実施の形態】以下、本発明に係る半導体ウェハ
処理システム及び半導体ウェハ処理方法について、図面
を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor wafer processing system and a semiconductor wafer processing method according to the present invention will be described in detail with reference to the drawings.

【0013】図1は、本発明の実施の形態として示す半
導体ウェハ処理システムの構成を示すブロック図であ
る。図1に示すように、本発明を適用した半導体ウェハ
処理システムは、測定/トリミング部1及びCPU2を
備えるプロービング/トリミング装置3と、プロービン
グ/トリミング装置3に接続されたCPU4を備えるI
Cテスター5とから構成される。
FIG. 1 is a block diagram showing a configuration of a semiconductor wafer processing system shown as an embodiment of the present invention. As shown in FIG. 1, a semiconductor wafer processing system to which the present invention is applied includes a probing / trimming device 3 including a measurement / trimming unit 1 and a CPU 2, and an I / O including a CPU 4 connected to the probing / trimming device 3.
And a C tester 5.

【0014】この半導体ウェハ処理システムによる、半
導体ウェハ処理の手順について、図2に示すフローチャ
ートを用いて説明する。まず、ステップS1において、
複数の半導体ウェハをプロービング/トリミング装置3
の測定/トリミング部1に投入する。続いて、ステップ
S2において、上記投入された半導体ウェハ上に形成さ
れているICチップの1つに対してプロービングを行
い、プロービング測定値を得る。
The procedure of semiconductor wafer processing by the semiconductor wafer processing system will be described with reference to the flowchart shown in FIG. First, in step S1,
Probing / trimming device 3 for multiple semiconductor wafers
Into the measurement / trimming unit 1 of FIG. Subsequently, in step S2, probing is performed on one of the IC chips formed on the loaded semiconductor wafer, and a probing measurement value is obtained.

【0015】このステップS2において得られたプロー
ビング測定値は、ステップS3において、ICテスター
5のCPU4に供給される。ICテスター5は、供給さ
れたプロービング測定値に基づいて、プロービング測定
値をトリミング用データに変換する。続いて、ステップ
S5において、ICテスター5のCPU4は、トリミン
グ用データをプロービング/トリミング装置3のCPU
2に供給する。
The probing measurement value obtained in step S2 is supplied to the CPU 4 of the IC tester 5 in step S3. The IC tester 5 converts the probing measurement value into trimming data based on the supplied probing measurement value. Subsequently, in step S5, the CPU 4 of the IC tester 5 transmits the trimming data to the CPU of the probing / trimming device 3.
Feed to 2.

【0016】ステップS6において、プロービング/ト
リミング装置3のCPU2は、上述のようにして供給さ
れたトリミング用データに基づいて、上記プロービング
されたICチップの電気的特性に対するトリミングを制
御/実行する。
In step S6, the CPU 2 of the probing / trimming device 3 controls / executes trimming for the electrical characteristics of the probed IC chip based on the trimming data supplied as described above.

【0017】続いてCPU2は、ステップS7におい
て、測定/トリミング部1に投入されている半導体ウェ
ハについて、未だ処理が完了していないICチップが存
在するか否かを判定する。ここで、判定の結果がYES
すなわち、未処理のICチップが存在している場合、手
順はステップS2に戻り、上述の処理が繰り返される。
ステップS7における判定の結果がNOすなわち、全て
のICチップの処理が完了した場合、手順はステップS
8に移行し、一連の作業が終了する。
Subsequently, in step S7, the CPU 2 determines whether or not there is an IC chip for which processing has not yet been completed for the semiconductor wafer loaded into the measurement / trimming unit 1. Here, the result of the determination is YES
That is, when there is an unprocessed IC chip, the procedure returns to step S2, and the above processing is repeated.
If the decision result in the step S7 is NO, that is, if the processing of all the IC chips is completed, the procedure is a step S7.
8 and a series of operations ends.

【0018】このように、本発明に基づく半導体ウェハ
処理システムでは、プロービング及びトリミングの両方
の処理を行う機能を有するプロービング/トリミング装
置3を用い、このプロービング/トリミング装置3の測
定/トリミング部1に半導体ウェハを投入した後は、投
入された半導体ウェハを投入時の場所から異なる場所に
移動させる必要がない。すなわち、従来のシステムで
は、プロービング装置に投入した半導体ウェハを、プロ
ービング処理後にトリミング装置に移動させる必要があ
ったが、本発明によれば、そのような搬送作業が不要と
なり、全体の作業時間を大幅に短縮することができる。
As described above, in the semiconductor wafer processing system according to the present invention, the probing / trimming device 3 having the function of performing both the probing and the trimming is used, and the measuring / trimming unit 1 of the probing / trimming device 3 is used. After loading the semiconductor wafer, it is not necessary to move the loaded semiconductor wafer from the location at the time of loading to a different location. That is, in the conventional system, it was necessary to move the semiconductor wafer put into the probing device to the trimming device after the probing process. However, according to the present invention, such a transfer operation became unnecessary, and the entire operation time was reduced. It can be greatly reduced.

【0019】また、従来では、複数のウェハに対してプ
ロービング測定の工程を一括して行い、これにより得ら
れたデータを一括して転送し、所定の形式に変換してい
た。したがって、データ転送時や変換時にエラーが発生
し、トリミング処理に異常が生じた場合、複数枚のウェ
ハ全てに対して不正なトリミングを行ってしまうことが
あった。一方、本発明によれば、半導体ウェハ上に形成
されたICチップ毎にトリミング用データを取得するこ
とができるため、トリミング処理に異常が発生した時点
で、異常を検出できるという利点がある。
Conventionally, the probing measurement process is performed on a plurality of wafers at a time, and the data obtained thereby is transferred at a time and converted into a predetermined format. Therefore, when an error occurs during data transfer or conversion and an error occurs in the trimming process, incorrect trimming may be performed on all of the plurality of wafers. On the other hand, according to the present invention, since trimming data can be obtained for each IC chip formed on a semiconductor wafer, there is an advantage that an abnormality can be detected when an abnormality occurs in the trimming process.

【0020】また、従来のシステムでは、トリミング処
理を適切に行うために、半導体ウェハ上のICチップの
位置を示すアドレスデータを取得し、このアドレスデー
タをトリミングデータとともに転送する必要があった。
一方、本発明によれば、ICチップ毎のプロービング及
びトリミングを行うことが可能なため、アドレスを示す
データを特別に用意する必要がなく、したがって、デー
タの簡略化を実現できる。
Further, in the conventional system, it is necessary to obtain address data indicating the position of the IC chip on the semiconductor wafer and transfer this address data together with the trimming data in order to properly perform the trimming process.
On the other hand, according to the present invention, since probing and trimming can be performed for each IC chip, there is no need to specially prepare data indicating an address, and therefore, simplification of data can be realized.

【0021】また、従来のシステムでは、各装置間にデ
ータの互換性が必ずしもなかったため、煩雑なデータ変
換処理が必要であったが、本発明に基づく半導体ウェハ
処理システムでは、プロービング/トリミング装置3が
半導体ウェハ上のICチップに対するプロービングとト
リミング処理の両方を実行するため、従来のようなデー
タのファイル形式を変換する必要がなく、一連の処理の
作業時間を短縮できる。また、同様の理由により、デー
タ変換装置等のハードウェハを設ける必要がないため、
システム全体のコストを低く押さえることができる。
Further, in the conventional system, since the data was not always compatible between the devices, complicated data conversion processing was required. However, in the semiconductor wafer processing system according to the present invention, the probing / trimming device 3 was used. Performs both probing and trimming processing on IC chips on a semiconductor wafer, so that it is not necessary to convert a data file format as in the related art, and the work time for a series of processing can be reduced. For the same reason, there is no need to provide a hardware wafer such as a data conversion device.
The cost of the entire system can be kept low.

【0022】[0022]

【発明の効果】以上のように、本発明に係る半導体ウェ
ハ処理システム及び半導体ウェハ処理方法では、プロー
ビング/トリミング装置に半導体ウェハを投入し、半導
体ウェハ上に形成されたICチップをプロービングし、
得られた測定値を検査装置に供給し、検査装置により上
記測定値をトリミング用データに変換して上記プロービ
ング/トリミング装置に供給し、このトリミング用デー
タに基づいて、ICチップに対するトリミングを行うの
で、プロービング装置及びトリミング装置を別個に設け
る必要がなく、システムが簡略化できるとともに、半導
体ウェハを移動する作業が不要となるので、作業時間を
大幅に短縮することができる。また、本発明によれば、
装置間のデータ形式の相違を考慮する必要がないため、
データ変換処理を省略でき、作業時間をさらに短縮でき
るとともに、データ変換装置等のハードウェハを省略で
きるため、システム全体を低コストに構築することがで
きる。
As described above, in the semiconductor wafer processing system and the semiconductor wafer processing method according to the present invention, a semiconductor wafer is put into a probing / trimming apparatus, and an IC chip formed on the semiconductor wafer is probed.
The obtained measured value is supplied to an inspection device, the measured value is converted into trimming data by the inspection device and supplied to the probing / trimming device, and the trimming on the IC chip is performed based on the trimming data. Since it is not necessary to provide a probing device and a trimming device separately, the system can be simplified, and the operation of moving the semiconductor wafer is not required, so that the operation time can be greatly reduced. According to the present invention,
Since there is no need to consider differences in data format between devices,
The data conversion process can be omitted, the operation time can be further reduced, and the hardware such as the data conversion device can be omitted, so that the entire system can be constructed at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した半導体ウェハ処理システムの
構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a semiconductor wafer processing system to which the present invention is applied.

【図2】図1に示す半導体ウェハ処理システムを用いて
行う半導体ウェハ処理の手順を示すフローチャートであ
る。
FIG. 2 is a flowchart showing a procedure of semiconductor wafer processing performed using the semiconductor wafer processing system shown in FIG.

【図3】従来の半導体ウェハ処理システムの構成を示す
ブロック図である。
FIG. 3 is a block diagram showing a configuration of a conventional semiconductor wafer processing system.

【図4】従来の半導体ウェハ処理の手順を示すフローチ
ャートである。
FIG. 4 is a flowchart showing a procedure of a conventional semiconductor wafer processing.

【符号の説明】[Explanation of symbols]

1 測定/トリミング部 2 CPU 3 プロービング/トリミング装置 4 CPU 5 ICテスター DESCRIPTION OF SYMBOLS 1 Measurement / trimming part 2 CPU 3 Probing / trimming device 4 CPU 5 IC tester

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハが投入され、該投入された
半導体ウェハ上に形成されたICチップに対するプロー
ビング及びトリミングを行うプロービング/トリミング
装置と、 上記プロービング/トリミング装置に接続された検査装
置とを備え、 上記検査装置は、上記プロービング/トリミング装置に
よるプロービングにより得られた測定値を取得し、該測
定値をトリミング用データに変換して上記プロービング
/トリミング装置に供給し、 上記プロービング/トリミング装置は、上記検査装置か
ら供給されたトリミング用データに基づいて、上記投入
された半導体ウェハ上に形成されたICチップに対する
トリミングを行うことを特徴とする半導体ウェハ処理シ
ステム。
A probing / trimming apparatus for probing and trimming an IC chip formed on the loaded semiconductor wafer; and an inspection apparatus connected to the probing / trimming apparatus. The inspection device acquires a measurement value obtained by probing by the probing / trimming device, converts the measurement value into trimming data, and supplies the trimming data to the probing / trimming device. A semiconductor wafer processing system, wherein trimming is performed on an IC chip formed on the inserted semiconductor wafer based on trimming data supplied from the inspection device.
【請求項2】 プロービング/トリミング装置に半導体
ウェハを投入する工程と、 上記投入された半導体ウェハ上に形成されたICチップ
を上記プロービング/トリミング装置によりプロービン
グして測定値を得る工程と、 上記プロービングにより得られた測定値を検査装置に供
給する工程と、 上記検査装置により上記測定値をトリミング用データに
変換する工程と、 上記トリミング用データを上記検査装置から上記プロー
ビング/トリミング装置に供給する工程と、 上記プロービング/トリミング装置により、上記トリミ
ング用データに基づいて、上記投入された半導体ウェハ
上に形成されたICチップに対するトリミングを行う工
程とを有する半導体ウェハ処理方法。
2. A step of loading a semiconductor wafer into a probing / trimming device; a step of probing an IC chip formed on the loaded semiconductor wafer by the probing / trimming device to obtain a measured value; Supplying the measurement value obtained by the above to an inspection device; converting the measurement value into trimming data by the inspection device; and supplying the trimming data from the inspection device to the probing / trimming device. And a step of trimming the IC chips formed on the semiconductor wafer by the probing / trimming device based on the trimming data.
JP2000159720A 2000-05-30 2000-05-30 Semiconductor wafer processing system and semiconductor wafer processing method Pending JP2001338954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000159720A JP2001338954A (en) 2000-05-30 2000-05-30 Semiconductor wafer processing system and semiconductor wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000159720A JP2001338954A (en) 2000-05-30 2000-05-30 Semiconductor wafer processing system and semiconductor wafer processing method

Publications (1)

Publication Number Publication Date
JP2001338954A true JP2001338954A (en) 2001-12-07

Family

ID=18664010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000159720A Pending JP2001338954A (en) 2000-05-30 2000-05-30 Semiconductor wafer processing system and semiconductor wafer processing method

Country Status (1)

Country Link
JP (1) JP2001338954A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383949C (en) * 2005-12-16 2008-04-23 北京圆合电子技术有限责任公司 Transmission platform for semiconductor wafer processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383949C (en) * 2005-12-16 2008-04-23 北京圆合电子技术有限责任公司 Transmission platform for semiconductor wafer processing

Similar Documents

Publication Publication Date Title
TW200426381A (en) Device test apparatus and test method
US20120131403A1 (en) Multi-chip test system and test method thereof
JP2002236151A (en) External test auxiliary device and test method of semiconductor device
JP4022297B2 (en) Semiconductor measurement equipment that can dynamically change criteria
JP2008522148A (en) Integrated circuit self-test architecture
JP2008002900A (en) Screening method, system, and program for semiconductor devices
US6577979B1 (en) Semiconductor integrated circuit with IP test circuit
JP2012127951A (en) Inspection method of semiconductor package and inspection device to be used for the same
JP2001338954A (en) Semiconductor wafer processing system and semiconductor wafer processing method
US20210364550A1 (en) Testing system and testing method
US20050231190A1 (en) [auto-recovery wafer testing apparatus and wafer testing method]
CN114113974B (en) Chip system level test method and device
JP2004333499A (en) Test method of semiconductor device
CN112490215B (en) Integrated circuit, chip and wafer function test method
US11293978B2 (en) Voltage application device for testing plurality of devices and method of forming output voltage waveform
JP2003273176A (en) Inspection device, inspection method and inspection program
JPH0252446A (en) Testing apparatus for integrated circuit
KR102467416B1 (en) Test system of testing different types of DUTs
CN110161977B (en) Measuring system and measuring method thereof
JP2004184186A (en) Capacity measuring system
TWI409639B (en) A system and method for converting an eigenvalue storage area inside a test machine into a data expansion area
JP2009008410A (en) Semiconductor testing device
JPH10160798A (en) Ic-testing method
JP2012099191A (en) Memory test device, memory test method and program
JP2006349464A (en) Semiconductor integrated circuit