JP2001332405A - Chip type resistance element and its manufacturing method - Google Patents

Chip type resistance element and its manufacturing method

Info

Publication number
JP2001332405A
JP2001332405A JP2000151754A JP2000151754A JP2001332405A JP 2001332405 A JP2001332405 A JP 2001332405A JP 2000151754 A JP2000151754 A JP 2000151754A JP 2000151754 A JP2000151754 A JP 2000151754A JP 2001332405 A JP2001332405 A JP 2001332405A
Authority
JP
Japan
Prior art keywords
chip
insulating layer
resistor
resistance value
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000151754A
Other languages
Japanese (ja)
Inventor
Tatsuya Yoshimura
達也 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000151754A priority Critical patent/JP2001332405A/en
Publication of JP2001332405A publication Critical patent/JP2001332405A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a chip type resistance element which can easily realize an aimed resistance value range and can improve the fraction non-defective. SOLUTION: This chip type resistance element is constituted in such a way that pluralities of first and second internal electrodes 3a-3f and 4a-4f are formed in an elemental thermistor body 2 formed as an elemental resistor so that the electrodes 3a-3f and 4a-4f may be led out to the first and second end faces 2a and 2b of the elemental body 2. On at least one of the end faces 2a and 2b, an insulating layer 7 is formed to cover the exposed portion of at least one internal electrode 3a. The insulating layer 7 intercepts the electrical connection between the electrode 3a and an external electrode 5. Consequently, the resistance value of the chip type resistance element is adjusted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばチップ型サ
ーミスタ素子などのチップ型抵抗素子に関し、より詳細
には、抵抗素体内に内部電極が形成されているチップ型
抵抗素子に関する。
The present invention relates to a chip-type resistance element such as a chip-type thermistor element, and more particularly, to a chip-type resistance element having an internal electrode formed in a resistor element.

【0002】[0002]

【従来の技術】従来、温度検知や温度補償などにチップ
型サーミスタ素子が広く用いられいてる。チップ型抵抗
素子では、外部環境の影響による抵抗値の変動を小さく
するために、積層型のサーミスタ素子が提案されてい
る。
2. Description of the Related Art Conventionally, chip type thermistor elements have been widely used for temperature detection and temperature compensation. With respect to the chip-type resistance element, a multilayer thermistor element has been proposed in order to reduce the fluctuation of the resistance value due to the influence of the external environment.

【0003】図7は、従来の積層型のチップ型サーミス
タ素子を示す断面図である。チップ型サーミスタ素子5
1では、サーミスタ素体52内に複数の第1の内部電極
53a,53b及び複数の第2の内部電極54a,54
bが形成されている。内部電極53a,53bは端面5
2aに引き出されており、内部電極54a,54bは端
面52bに引き出されている。端面52a,52bを覆
うように第1,第2の外部55,56が形成されてい
る。
FIG. 7 is a sectional view showing a conventional laminated chip thermistor element. Chip type thermistor element 5
1, a plurality of first internal electrodes 53a, 53b and a plurality of second internal electrodes 54a, 54b are provided in the thermistor body 52.
b is formed. The internal electrodes 53a and 53b are end faces 5
2a, and the internal electrodes 54a, 54b are extended to the end face 52b. First and second outer portions 55 and 56 are formed so as to cover the end surfaces 52a and 52b.

【0004】チップ型サーミスタ素子51では、内部電
極53a,53bと、内部電極54a,54b間の抵抗
値により、全体の抵抗値が支配される。従って、外部環
境の影響を抑制することができる。
In the chip type thermistor element 51, the overall resistance is controlled by the resistance between the internal electrodes 53a and 53b and the internal electrodes 54a and 54b. Therefore, the influence of the external environment can be suppressed.

【0005】チップ型サーミスタ素子51では、抵抗値
の制御は、上記内部電極53a,53b,54a,54
bの積層数、寸法及び第1,第2の内部電極53a,5
3bと第2の内部電極54a,54bとの間のギャップ
距離などを制御することにより行われている。
In the chip type thermistor element 51, the resistance value is controlled by the internal electrodes 53a, 53b, 54a, 54
b, the number of stacked layers, the size, and the first and second internal electrodes 53a, 5
This is performed by controlling a gap distance between the first internal electrode 3b and the second internal electrodes 54a and 54b.

【0006】[0006]

【発明が解決しようとする課題】チップ型サーミスタ素
子51の製造に際しては、内部電極53a〜54bとセ
ラミックスとを積層し、一体焼成することによりセラミ
ック焼結体52が得られている。しかしながら、焼成に
より実際にセラミック焼結体52を得、外部55,56
を形成した場合、上記のように様々なファクターを考慮
して抵抗値を制御したとしても、抵抗値にばらつきが生
じ、かつ目標とする抵抗値から抵抗値がずれがちであっ
た。そのため、チップ型サーミスタ素子51の良品率を
高めることが困難であった。
When the chip type thermistor element 51 is manufactured, a ceramic sintered body 52 is obtained by laminating the internal electrodes 53a to 54b and ceramics and firing them integrally. However, the ceramic sintered body 52 is actually obtained by firing, and
Is formed, even if the resistance value is controlled in consideration of various factors as described above, the resistance value varies and the resistance value tends to deviate from the target resistance value. Therefore, it has been difficult to increase the yield of the chip type thermistor element 51.

【0007】上記のような問題は、サーミスタ素体を用
いたチップ型サーミスタ素子51だけでなく、積層型の
抵抗素子一般において問題となっていた。本発明の目的
は、上述した従来技術の欠点を解消し、抵抗値の精度を
より一層高めることができ、ひいては良品率を高め得る
チップ型抵抗素子及びその製造方法を提供することにあ
る。
[0007] The above problem has been a problem not only in the chip type thermistor element 51 using a thermistor element but also in a multilayer resistance element in general. SUMMARY OF THE INVENTION An object of the present invention is to provide a chip-type resistor element capable of solving the above-mentioned drawbacks of the prior art, further improving the accuracy of the resistance value, and further increasing the non-defective rate, and a method of manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本発明に係るチップ型抵
抗素子は、第1,第2の外表面部分を有する抵抗素体
と、前記抵抗素体内に形成されており、かつ前記第1の
外表面部分に引き出された複数の第1の内部電極と、前
記抵抗素体内に形成されており、かつ前記第2の外表面
部分に引き出された複数の第2の内部電極と、抵抗素体
の第1,第2の外表面部分にそれぞれ形成された第1,
第2の外部電極と、前記抵抗素体の第1,第2の外表面
部分の少なくとも一方に形成されており、少なくとも1
つの内部電極と第1または第2の外部電極との電気的接
続を遮断する絶縁層とを備えることを特徴とする。
According to a first aspect of the present invention, there is provided a chip-type resistor element comprising: a resistor element having first and second outer surface portions; a resistor element formed in the resistor element; A plurality of first internal electrodes extended to an outer surface portion; a plurality of second internal electrodes formed in the resistor body and extended to the second outer surface portion; Of the first and second outer surface portions respectively formed
At least one of a second external electrode and at least one of first and second outer surface portions of the resistor element;
And an insulating layer that cuts off electrical connection between the two internal electrodes and the first or second external electrode.

【0009】本発明に係るチップ型抵抗素子の特定の局
面では、第1,第2の外表面部分は、対向し合う第1,
第2の端面である。本発明に係るチップ型抵抗素子で
は、好ましくは上記抵抗素体としてサーミスタ素体が用
いられ、それによってチップ型サーミスタ素子が構成さ
れる。
In a specific aspect of the chip-type resistance element according to the present invention, the first and second outer surface portions are opposed to the first and second outer surface portions.
It is a second end face. In the chip-type resistance element according to the present invention, a thermistor element is preferably used as the resistance element, thereby forming a chip-type thermistor element.

【0010】本発明に係るチップ型抵抗素子の製造方法
は、第1,第2の外表面部分を有し、第1の外表面部分
に引き出された複数の第1の内部電極と、第2の外表面
部分に引き出された複数の第2の内部電極とを有する抵
抗素体を用意する工程と、前記抵抗素体の第1,第2の
外表面部分の少なくとも一方において、少なくとも1つ
の内部電極の露出部分を覆うように絶縁層を形成する工
程と、前記絶縁層を形成した後に、第1,第2の外表面
部分に、第1,第2の外部電極を形成する工程とを備え
ることを特徴とする。
A method of manufacturing a chip-type resistance element according to the present invention is directed to a method of manufacturing a chip-type resistance element. Providing a resistor element having a plurality of second internal electrodes drawn out to the outer surface of the resistor element; and at least one of the first and second outer surface portions of the resistor element. Forming an insulating layer so as to cover an exposed portion of the electrode; and forming first and second external electrodes on the first and second outer surface portions after forming the insulating layer. It is characterized by the following.

【0011】本発明に係る製造方法の特定の局面では、
第1,第2の外表面部分は、対向し合う第1,第2の端
面である。本発明に係るチップ型抵抗素子の製造方法の
さらに他の特定の局面では、複数の前記抵抗素体を用意
する工程と、少なくとも1つの抵抗素体の第1,第2の
外表面を覆うように第1,第2の電極を形成し、該第
1,第2の電極間の抵抗値を測定する工程とをさらに備
え、前記測定値と目標抵抗値のずれに応じて、残りの抵
抗素体について、前記絶縁層を形成し、かつ第1,第2
の外部電極を形成することを特徴とする。
[0011] In a specific aspect of the production method according to the present invention,
The first and second outer surface portions are opposing first and second end surfaces. In still another specific aspect of the method for manufacturing a chip-type resistor according to the present invention, the step of preparing a plurality of the resistor elements includes the step of covering the first and second outer surfaces of at least one resistor element. Forming a first and second electrode, and measuring a resistance value between the first and second electrodes, wherein the remaining resistance elements are changed in accordance with a difference between the measured value and a target resistance value. Forming the insulating layer on the body,
Characterized in that the external electrodes are formed.

【0012】本発明に係るチップ型抵抗素子の製造方法
では、好ましくは上記抵抗素体としてサーミスタ素体が
用いられ、それによってチップ型サーミスタ素子が得ら
れる。
In the method of manufacturing a chip-type resistor according to the present invention, a thermistor element is preferably used as the resistor, whereby a chip-type thermistor element is obtained.

【0013】[0013]

【発明の実施の形態】以下、図面を参照しつつ具体的な
実施例を説明することにより、本発明を明らかにする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be clarified by describing specific embodiments with reference to the drawings.

【0014】図1(a)及び(b)は、本発明の第1の
実施例に係るチップ型サーミスタ素子の断面図及び外観
を示す斜視図である。チップ型サーミスタ素子1は、負
の抵抗温度特性を有するチップ型NTCサーミスタ素子
である。チップ型サーミスタ素子1は、直方体状のサー
ミスタ素体2を有する。
FIGS. 1A and 1B are a cross-sectional view and a perspective view showing the appearance of a chip type thermistor element according to a first embodiment of the present invention. The chip type thermistor element 1 is a chip type NTC thermistor element having a negative resistance temperature characteristic. The chip type thermistor element 1 has a thermistor element body 2 in the shape of a rectangular parallelepiped.

【0015】サーミスタ素体2は、負の抵抗温度特性を
有するセラミックスを用いて構成されている。サーミス
タ素体2内には、複数の第1の内部電極3a〜3fがセ
ラミック層を介して厚み方向に重なり合うように配置さ
れている。また、内部電極3a〜3fの先端と所定の対
向ギャップを隔てて複数の第2の内部電極4a〜4fが
セラミック層を介して厚み方向に重なり合うように配置
されている。
The thermistor body 2 is made of a ceramic having a negative resistance temperature characteristic. In the thermistor body 2, a plurality of first internal electrodes 3a to 3f are arranged so as to overlap in the thickness direction via a ceramic layer. Further, a plurality of second internal electrodes 4a to 4f are arranged so as to overlap in the thickness direction with a ceramic layer interposed therebetween with a predetermined facing gap from the tips of the internal electrodes 3a to 3f.

【0016】本実施例では、内部電極3a〜3fが、そ
れぞれ対応する内部電極4a〜4fと同じ高さ位置に、
すなわち同一平面上に形成されているが、異なる高さ位
置に形成されていてもよい。
In this embodiment, the internal electrodes 3a to 3f are positioned at the same height as the corresponding internal electrodes 4a to 4f.
That is, although they are formed on the same plane, they may be formed at different height positions.

【0017】また、内部電極3a〜3fと内部電極4a
〜4fとの間の対向ギャップの大きさは全て同一とされ
ているが、全ての対応する第1,第2の内部電極間の対
向ギャップが同一である必要は必ずしもない。
The internal electrodes 3a to 3f and the internal electrodes 4a
Although the size of the opposing gap between the first and second internal electrodes is the same, the opposing gaps between all corresponding first and second internal electrodes do not necessarily have to be the same.

【0018】第1の内部電極3a〜3fは、サーミスタ
素体2の第1の端面2aに引き出されている。内部電極
4a〜4fは、サーミスタ素体2の第1の端面2aと対
向している第2の端面2bに引き出されている。
The first internal electrodes 3 a to 3 f are extended to the first end face 2 a of the thermistor body 2. The internal electrodes 4 a to 4 f are drawn out to a second end face 2 b facing the first end face 2 a of the thermistor body 2.

【0019】また、第1の端面2a上においては、第1
の内部電極3aの露出部分を被覆するように、絶縁層7
が形成されている。また、第1,第2の端面2a,2b
を覆うように第1,第2の外部電極5,6が形成されて
いる。第1,第2の外部電極5,6は、端面2a,2b
を覆うだけでなく、サーミスタ素体2の上面2c、下面
2d及び両側面2eにも至るように形成されている。
On the first end face 2a, the first
The insulating layer 7 covers the exposed portion of the internal electrode 3a.
Are formed. Also, the first and second end faces 2a, 2b
The first and second external electrodes 5 and 6 are formed so as to cover. The first and second external electrodes 5 and 6 are end faces 2a and 2b
Not only to cover the upper surface 2c, the lower surface 2d, and both side surfaces 2e of the thermistor body 2.

【0020】本実施例では、外部電極5,6は、導電ペ
ーストの塗布・焼付けにより形成されており、絶縁層7
は、ガラスまたはアルミナなどの絶縁性材料を主体とす
る絶縁ペーストの塗布・焼付けにより形成されている。
従って、製造に際しては、外部電極5,6の焼付けと絶
縁層7の焼付けとを同時に行うことができる。
In this embodiment, the external electrodes 5 and 6 are formed by applying and baking a conductive paste.
Is formed by applying and baking an insulating paste mainly composed of an insulating material such as glass or alumina.
Therefore, in manufacturing, the baking of the external electrodes 5 and 6 and the baking of the insulating layer 7 can be performed simultaneously.

【0021】本実施例の特徴は、上記サーミスタ素体2
の第1の端面2aに絶縁層7が形成されており、それに
よって内部電極3aが外部電極5と電気的に遮断されて
いることにある。従って、本実施例のチップ型サーミス
タ素子1では、絶縁層7が形成されていない場合に比べ
て、絶縁層7の形成により抵抗値を高めるように抵抗値
を調整することができる。
This embodiment is characterized in that the thermistor body 2
The insulating layer 7 is formed on the first end face 2a of the first embodiment, whereby the internal electrode 3a is electrically disconnected from the external electrode 5. Therefore, in the chip-type thermistor element 1 of the present embodiment, the resistance value can be adjusted so as to increase the resistance value by forming the insulating layer 7 as compared with the case where the insulating layer 7 is not formed.

【0022】すなわち、チップ型サーミスタ素子1を量
産するにあたり、上記絶縁層7を形成することにより抵
抗値を修正でき、それによって目標とする抵抗値のチッ
プ型サーミスタ素子1を容易に得ることができる。これ
を、図2〜図4を併せて参照して説明する。
That is, in mass-producing the chip-type thermistor element 1, the resistance value can be corrected by forming the insulating layer 7, whereby the chip-type thermistor element 1 having a target resistance value can be easily obtained. . This will be described with reference to FIGS.

【0023】チップ型サーミスタ素子1の製造に際して
は、複数枚のセラミックグリーンシートを用意し、該セ
ラミックグリーンシート上に内部電極3a〜3f,4a
〜4fに応じた電極パターンを印刷する。そして、この
ような電極パターンが印刷されたセラミックグリーンシ
ートを積層し、さらに上下に無地のセラミックグリーン
シートを積層し、積層体を得る。この積層体を厚み方向
に加圧した後焼成することによりサーミスタ素体2が得
られる。この場合、抵抗値を、内部電極3a〜3f,4
a〜4fの積層数、積層間隔、第1,第2の内部電極3
a〜3f,4a〜4f間の対向ギャップ等により制御し
たとしても、実際に焼成した後には抵抗値がばらつく。
In manufacturing the chip type thermistor element 1, a plurality of ceramic green sheets are prepared, and the internal electrodes 3a to 3f, 4a are provided on the ceramic green sheets.
Print an electrode pattern corresponding to .about.4f. Then, the ceramic green sheets on which such electrode patterns are printed are laminated, and further, plain ceramic green sheets are laminated on the upper and lower sides to obtain a laminate. The laminate is pressed in the thickness direction and then fired to obtain the thermistor body 2. In this case, the resistance value is changed to the internal electrodes 3a to 3f, 4
a to 4f, the number of layers, the interval between the layers, the first and second internal electrodes 3
Even if it is controlled by the facing gap between a to 3f and 4a to 4f, the resistance value varies after the actual firing.

【0024】そこで、本発明では、多数のサーミスタ素
体2を作製した後に、少なくとも1個のサーミスタ素体
2に、図2に示すように第1,第2の電極8,9を形成
する。電極8,9は、外部電極5,6と同様に形成して
もよく、あるいは他の方法で形成してよい。
Therefore, according to the present invention, after a large number of thermistor element bodies 2 are formed, first and second electrodes 8 and 9 are formed on at least one thermistor element body 2 as shown in FIG. The electrodes 8, 9 may be formed in the same manner as the external electrodes 5, 6, or may be formed by another method.

【0025】次に、電極8,9間の抵抗値を測定する。
得られた測定値が、目標とする抵抗値がずれている場
合、特に測定値が目標抵抗値よりも低い場合、目標抵抗
値とのずれに応じて抵抗値を高めるように残りのサーミ
スタ素体2に絶縁層7を形成する。
Next, the resistance between the electrodes 8 and 9 is measured.
When the obtained measured value is different from the target resistance value, particularly when the measured value is lower than the target resistance value, the remaining thermistor element is increased so as to increase the resistance value according to the deviation from the target resistance value. 2, an insulating layer 7 is formed.

【0026】すなわち、残りのサーミスタ素体2に、上
記絶縁層7が形成され、しかる後第1,第2の外部電極
5,6が形成される。従って、絶縁層7の形成により、
その焼成ロットで得られた多数のサーミスタ素体2を用
いて、目標とする抵抗値及びその近傍の抵抗値を有する
ようにチップ型サーミスタ素子1を量産することができ
る。従って、チップ型サーミスタ素子1の良品率を確実
に高めることができる。
That is, the insulating layer 7 is formed on the remaining thermistor body 2, and then the first and second external electrodes 5 and 6 are formed. Therefore, by forming the insulating layer 7,
Using a large number of thermistor bodies 2 obtained in the firing lot, the chip type thermistor element 1 can be mass-produced so as to have a target resistance value and a resistance value in the vicinity thereof. Therefore, the yield of the chip type thermistor element 1 can be reliably increased.

【0027】なお、上記絶縁層の形成に際しては、図3
に示すように、サーミスタ素体2の端面2a側に開口1
0aを有するマスク10を当接し、絶縁ペースト中に浸
漬する。開口10aは、絶縁層7が形成される領域に対
応する形状とされている。従って、絶縁ペーストからサ
ーミスタ素体2を引き上げ、乾燥することにより、絶縁
ペースト層7aが端面2a上に形成される(図4参
照)。しかる後、絶縁ペースト層7aが乾燥した後に、
第1,第2の外部電極5,6を形成するための導電ペー
ストを塗布し、焼き付けることにより、チップ型サーミ
スタ素子1を得ることができる。
When forming the insulating layer, FIG.
As shown in the figure, the opening 1 is formed on the end face 2a side of the thermistor body 2.
The mask 10 having Oa is brought into contact with the mask 10 and immersed in the insulating paste. The opening 10a has a shape corresponding to a region where the insulating layer 7 is formed. Therefore, by pulling up the thermistor body 2 from the insulating paste and drying it, the insulating paste layer 7a is formed on the end face 2a (see FIG. 4). Then, after the insulating paste layer 7a has dried,
The chip type thermistor element 1 can be obtained by applying and baking a conductive paste for forming the first and second external electrodes 5 and 6.

【0028】なお、絶縁ペースト7aの焼付けを先に行
い、しかる後、導電ペーストの塗布・焼付けにより第
1,第2の外部電極5,6を形成してもよい。また、上
記実施例では、第1,第2の外部電極5,6を導電ペー
ストの塗布・焼付けにより形成したが、このような焼付
けにより形成した電極膜上に半田付け性を高めるため
に、他の金属膜をメッキしてもよい。
The first and second external electrodes 5 and 6 may be formed by baking the insulating paste 7a first and then applying and baking a conductive paste. In the above embodiment, the first and second external electrodes 5 and 6 are formed by applying and baking a conductive paste. However, in order to enhance the solderability on the electrode film formed by such baking, May be plated.

【0029】また、導電ペーストの塗布・焼付けによら
ず、メッキ、蒸着またはスパッタリング等により外部電
極5,6を形成してもよい。外部電極5,6の形成に加
熱を必要としない場合には、絶縁層7を構成する材料と
しては、上記絶縁ペーストの他、合成樹脂などの他の絶
縁性材料を用いることも可能である。
The external electrodes 5 and 6 may be formed by plating, vapor deposition, sputtering, or the like, instead of applying and baking a conductive paste. When heating is not required for forming the external electrodes 5 and 6, as the material forming the insulating layer 7, other insulating materials such as a synthetic resin can be used in addition to the insulating paste.

【0030】第1の実施例では、1つの内部電極3aを
第1の外部電極5と電気的に遮断するために絶縁層7が
形成されていたが目標とする抵抗値とのずれに応じて、
絶縁層7は様々な態様で形成することができる。
In the first embodiment, the insulating layer 7 is formed so as to electrically disconnect one internal electrode 3a from the first external electrode 5, but depending on the deviation from the target resistance value. ,
The insulating layer 7 can be formed in various modes.

【0031】すなわち、目標とする抵抗値に比べて、測
定値がより低い場合には、図5(a)に示すように、2
枚の第1の内部電極3a,3bの第1の端面2a上にお
ける露出部分を被覆するように絶縁層7bを形成しても
よい。
That is, when the measured value is lower than the target resistance value, as shown in FIG.
The insulating layer 7b may be formed so as to cover exposed portions of the first internal electrodes 3a and 3b on the first end face 2a.

【0032】また、図5(b)に示すように、1枚の第
1,第2の内部電極3a,4aの露出部分を被覆するよ
うに、第1,第2の端面2a,2bに絶縁層7,7cを
形成してもよい。
As shown in FIG. 5B, the first and second end faces 2a and 2b are insulated so as to cover the exposed portions of the single first and second internal electrodes 3a and 4a. The layers 7, 7c may be formed.

【0033】さらに、図6に示すように、目標とする抵
抗値に比べて測定値がさらに低い場合には、第1の端面
2a上に絶縁層7,7dを形成し、第2の端面2b上に
絶縁層7c,7eを形成してもよい。この場合には、絶
縁層7,7dにより、第1の内部電極3a,3fと第1
の外部電極5とが電気的に遮断され、絶縁層7c,7e
により第2の内部電極4a,4fが第2の外部電極6と
電気的に遮断される。
Further, as shown in FIG. 6, when the measured value is lower than the target resistance value, insulating layers 7, 7d are formed on the first end face 2a, and the second end face 2b The insulating layers 7c and 7e may be formed thereon. In this case, the first internal electrodes 3a, 3f and the first
Are electrically disconnected from the external electrodes 5 and the insulating layers 7c and 7e
As a result, the second internal electrodes 4a and 4f are electrically disconnected from the second external electrode 6.

【0034】すなわち、第1,第2の端面2a,2bの
少なくとも一方において、複数の内部電極のうち少なく
とも1つの内部電極が絶縁層により電気的に外部電極と
遮断されることにより、抵抗値を高める方向に抵抗値が
調整される。
That is, on at least one of the first and second end faces 2a and 2b, at least one of the plurality of internal electrodes is electrically cut off from the external electrodes by the insulating layer, thereby reducing the resistance value. The resistance value is adjusted in the increasing direction.

【0035】従って、予め抵抗値設計に際し、目標とす
る抵抗値よりも若干低めに抵抗値設計を行ってサーミス
タ素体2を得た場合、上記実施例の抵抗値修正方法によ
り目標抵抗値範囲のチップ型サーミスタ素子を確実に得
ることができ、チップ型サーミスタ素子の良品率を高め
ることができる。
Accordingly, in the case where the thermistor body 2 is obtained by designing the resistance value slightly lower than the target resistance value in advance in designing the resistance value, and obtaining the thermistor body 2, the resistance value correction method of the above-described embodiment is used. The chip thermistor element can be reliably obtained, and the yield of the chip thermistor element can be increased.

【0036】なお、上記実施例では、サーミスタ素体2
として、負の抵抗温度特性を有する半導体セラミックス
が用いられていたが、正の温度温度特性を有するサーミ
スタ素体を用い、チップ型PTCサーミスタ素子を構成
してもよい。
In the above embodiment, the thermistor body 2
Although a semiconductor ceramic having a negative resistance-temperature characteristic has been used, a chip-type PTC thermistor element may be formed by using a thermistor element having a positive temperature-temperature characteristic.

【0037】また、本発明は、チップ型サーミスタ素子
だけでなく、通常のチップ型固定抵抗体やチップ型バリ
スタにも適用することができる。さらに、上記実施例で
は、第1,第2の外部電極は直方体状のサーミスタ素体
2の対向し合う第1,第2の端面を覆うように形成され
ていたが、第1,第2の外部電極は、第1,第2の端面
に形成される必要は必ずしもない。すなわち、第1,第
2の内部電極が引き出されている第1,第2の外表面部
分が第1,第2の端面でない場合には、該第1,第2の
内部電極が引き出されている第1,第2の外表面部分に
おいて、第1,第2の外部電極が形成される。
The present invention can be applied not only to chip-type thermistor elements but also to ordinary chip-type fixed resistors and chip-type varistors. Further, in the above embodiment, the first and second external electrodes are formed so as to cover the opposing first and second end faces of the rectangular parallelepiped thermistor element body 2. The external electrodes need not necessarily be formed on the first and second end surfaces. That is, when the first and second outer surface portions from which the first and second internal electrodes are drawn are not the first and second end faces, the first and second internal electrodes are drawn out. First and second external electrodes are formed on the first and second outer surface portions.

【0038】[0038]

【発明の効果】本発明に係るチップ型抵抗素子では、第
1,第2の外表面部分の少なくとも一方に絶縁層が形成
されており、それによって第1,第2の内部電極の少な
くとも1つの内部電極と第1または第2の外部電極との
電気的接続が遮断されている。従って、上記絶縁層の形
成により、抵抗値を高める方向に修正することができ、
絶縁層の形成位置を制御することにより、目標とする抵
抗値範囲のチップ型抵抗素子を安定に得ることができ、
チップ型抵抗素子の良品率を高めることが可能となる。
In the chip-type resistor according to the present invention, an insulating layer is formed on at least one of the first and second outer surface portions, whereby at least one of the first and second internal electrodes is formed. The electrical connection between the internal electrode and the first or second external electrode is interrupted. Therefore, by forming the insulating layer, the resistance can be corrected in a direction to increase the resistance value.
By controlling the formation position of the insulating layer, it is possible to stably obtain a chip-type resistance element having a target resistance value range,
It is possible to increase the yield rate of chip-type resistance elements.

【0039】第1,第2の外表面部分が、対向し合う第
1,第2の端面である場合には、第1,第2の内部電極
の引き出されている部分が大きく隔てられているので、
上記絶縁層及び第1,第2の外部電極の形成を容易に行
うことができ、かつ従来より周知のチップ型抵抗素子と
同様に取り扱うことができる。
When the first and second outer surface portions are opposed first and second end surfaces, the extended portions of the first and second internal electrodes are largely separated. So
The insulating layer and the first and second external electrodes can be easily formed, and can be handled in the same manner as a conventionally known chip-type resistance element.

【0040】また、上記抵抗素体としてサーミスタ素体
を用いた場合には、本発明に従って目標とする抵抗値範
囲のチップ型サーミスタ素子を安定に提供することがで
き、特に焼成に際して抵抗値が変動し易いチップ型サー
ミスタ素子において抵抗値の精度を高めることが可能と
なる。
When a thermistor element is used as the resistor element, a chip-type thermistor element having a target resistance value range can be stably provided according to the present invention. It is possible to improve the accuracy of the resistance value in a chip-type thermistor element that is easy to operate.

【0041】本発明に係るチップ型抵抗素子の製造方法
によれば、上記絶縁層を形成した後に、第1,第2の外
部電極が形成されるので、絶縁層の形成により、少なく
とも1つの内部電極と第1または第2の外部電極との電
気的接続を遮断することにより、本発明に係るチップ型
抵抗素子を容易に得るうことができ、該チップ型抵抗素
子の抵抗値精度を効果的に高め得る。
According to the method of manufacturing a chip-type resistor according to the present invention, since the first and second external electrodes are formed after the formation of the insulating layer, at least one internal electrode is formed by forming the insulating layer. By interrupting the electrical connection between the electrode and the first or second external electrode, the chip-type resistor according to the present invention can be easily obtained, and the resistance accuracy of the chip-type resistor can be effectively improved. Can be enhanced.

【0042】本発明に係る製造方法において、第1,第
2の外表面部分が対向し合う第1,第2の端面である場
合には、従来より周知の両端面に外部電極を有するチッ
プ型電子部品と同様に取り扱うことができ、かつ絶縁層
及び第1,第2の外部電極の形成を容易に行い得る。
In the manufacturing method according to the present invention, when the first and second outer surface portions are the first and second end surfaces facing each other, a chip type having external electrodes on both end surfaces which has been conventionally known. It can be handled in the same manner as an electronic component, and the insulating layer and the first and second external electrodes can be easily formed.

【0043】本発明に係る製造方法において、複数の抵
抗素体を用意し、少なくとも1つの抵抗素体の第1,第
2の外表面部分に第1,第2の電極を形成して抵抗値を
測定し、目標抵抗値と測定値とのずれに応じて上記絶縁
層を形成した場合には、同じ焼成ロットで得られた抵抗
素体の抵抗値に基づいて抵抗値が修正されることになる
ので、抵抗値の精度を効果的に高めることができ、チッ
プ型抵抗素子の良品率を高めることが可能となる。
In the manufacturing method according to the present invention, a plurality of resistor elements are prepared, and first and second electrodes are formed on the first and second outer surface portions of at least one resistor element, and the resistance value is determined. When the insulating layer is formed according to the difference between the target resistance value and the measured value, the resistance value is corrected based on the resistance value of the resistor element obtained in the same firing lot. Therefore, the accuracy of the resistance value can be effectively increased, and the yield of the chip-type resistance element can be increased.

【0044】本発明に係る製造方法において、抵抗素体
としてサーミスタ素体を用いた場合には、焼成に際して
抵抗値のずれが生じ易いチップ型サーミスタ素子におい
て、抵抗値の精度を効果的に高めることができる。
In the manufacturing method according to the present invention, when a thermistor element is used as the resistor element, the accuracy of the resistance value can be effectively improved in a chip-type thermistor element in which the resistance value tends to shift during firing. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)及び(b)は、本発明の第1の実施例に
係るチップ型サーミスタ素子の縦断面図及び外観を示す
斜視図。
FIGS. 1A and 1B are a longitudinal sectional view and a perspective view showing an appearance of a chip-type thermistor element according to a first embodiment of the present invention.

【図2】第1の実施例のチップ型サーミスタ素子を得る
にあたり、サーミスタ素体の抵抗値を測定する工程を説
明するための断面図。
FIG. 2 is a cross-sectional view for explaining a step of measuring a resistance value of a thermistor element in obtaining the chip-type thermistor element of the first embodiment.

【図3】サーミスタ素体の端面に絶縁層を形成する工程
を説明するための断面図。
FIG. 3 is a cross-sectional view for explaining a step of forming an insulating layer on an end face of the thermistor body.

【図4】絶縁ペースト層が形成されたサーミスタ素体を
示す断面図。
FIG. 4 is a sectional view showing a thermistor body on which an insulating paste layer is formed.

【図5】(a)及び(b)は、本発明の第1の実施例の
変形例に係る各チップ型サーミスタ素子を示す断面図。
FIGS. 5A and 5B are cross-sectional views showing respective chip-type thermistor elements according to a modification of the first embodiment of the present invention.

【図6】本発明の第1の実施例のチップ型サーミスタ素
子の他の変形例を示す断面図。
FIG. 6 is a sectional view showing another modification of the chip-type thermistor element according to the first embodiment of the present invention.

【図7】従来のチップ型サーミスタ素子を示す縦断面
図。
FIG. 7 is a longitudinal sectional view showing a conventional chip type thermistor element.

【符号の説明】[Explanation of symbols]

1…チップ型サーミスタ素子 2…サーミスタ素体 2a,2b…第1,第2の端面 3a〜3f…第1の内部電極 4a,4f…第2の内部電極 5,6…第1,第2の外部電極 7…絶縁層 7a…絶縁ペースト層 7b〜7e…絶縁層 DESCRIPTION OF SYMBOLS 1 ... Chip-type thermistor element 2 ... Thermistor element body 2a, 2b ... 1st, 2nd end surface 3a-3f ... 1st internal electrode 4a, 4f ... 2nd internal electrode 5, 6 ... 1st, 2nd External electrode 7: insulating layer 7a: insulating paste layer 7b to 7e: insulating layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 第1,第2の外表面部分を有する抵抗素
体と、 前記抵抗素体内に形成されており、かつ前記第1の外表
面部分に引き出された複数の第1の内部電極と、 前記抵抗素体内に形成されており、かつ前記第2の外表
面部分に引き出された複数の第2の内部電極と、 抵抗素体の第1,第2の外表面部分にそれぞれ形成され
た第1,第2の外部電極と、 前記抵抗素体の第1,第2の外表面部分の少なくとも一
方に形成されており、少なくとも1つの内部電極と第1
または第2の外部電極との電気的接続を遮断する絶縁層
とを備えることを特徴とする、チップ型抵抗素子。
1. A resistor element having first and second outer surface portions, and a plurality of first internal electrodes formed in the resistor element and drawn out to the first outer surface portion. A plurality of second internal electrodes formed in the resistor body and drawn out to the second outer surface portion; and formed on the first and second outer surface portions of the resistor body, respectively. First and second external electrodes formed on at least one of the first and second outer surface portions of the resistor element, and at least one internal electrode and the first
A chip-type resistance element, comprising: an insulating layer that interrupts electrical connection with a second external electrode.
【請求項2】 前記第1,第2の外表面部分が、対向し
合う第1,第2の端面である、請求項1に記載のチップ
型抵抗素子。
2. The chip-type resistance element according to claim 1, wherein said first and second outer surface portions are opposed first and second end faces.
【請求項3】 前記抵抗素体がサーミスタ素体である、
請求項1または2に記載のチップ型抵抗素子。
3. The resistor element is a thermistor element.
The chip-type resistance element according to claim 1.
【請求項4】 第1,第2の外表面部分を有し、第1の
外表面部分に引き出された複数の第1の内部電極と、第
2の外表面部分に引き出された複数の第2の内部電極と
を有する抵抗素体を用意する工程と、 前記抵抗素体の第1,第2の外表面部分の少なくとも一
方において、少なくとも1つの内部電極の露出部分を覆
うように絶縁層を形成する工程と、 前記絶縁層を形成した後に、第1,第2の外表面部分
に、第1,第2の外部電極を形成する工程とを備えるこ
とを特徴とする、チップ型抵抗素子の製造方法。
4. A plurality of first internal electrodes having first and second outer surface portions and extending to a first outer surface portion, and a plurality of first internal electrodes extending to a second outer surface portion. Preparing a resistor element having two internal electrodes; and forming an insulating layer on at least one of the first and second outer surface portions of the resistor element so as to cover an exposed portion of at least one internal electrode. Forming the first and second external electrodes on the first and second outer surface portions after forming the insulating layer. Production method.
【請求項5】 前記第1,第2の外表面部分が、対向し
合う第1,第2の端面である、請求項4に記載のチップ
型抵抗素子の製造方法。
5. The method according to claim 4, wherein the first and second outer surface portions are opposed first and second end surfaces.
【請求項6】 複数の前記抵抗素体を用意する工程と、 少なくとも1つの抵抗素体の第1,第2の外表面を覆う
ように第1,第2の電極を形成し、該第1,第2の電極
間の抵抗値を測定する工程とをさらに備え、 前記測定値と目標抵抗値のずれに応じて、残りの抵抗素
体について、前記絶縁層を形成し、かつ第1,第2の外
部電極を形成することを特徴とする、請求項4または5
に記載のチップ型抵抗素子の製造方法。
6. A step of preparing a plurality of said resistor elements; forming first and second electrodes so as to cover first and second outer surfaces of at least one resistor element; Measuring the resistance value between the second electrode, forming the insulating layer with respect to the remaining resistive element according to the difference between the measured value and the target resistance value, and 6. The method according to claim 4, wherein two external electrodes are formed.
3. The method for manufacturing a chip-type resistor element according to 1.
【請求項7】 前記抵抗素体としてサーミスタ素体を用
いる、請求項4〜6のいずれかに記載のチップ型抵抗素
子の製造方法。
7. The method for manufacturing a chip-type resistance element according to claim 4, wherein a thermistor element is used as said resistance element.
JP2000151754A 2000-05-23 2000-05-23 Chip type resistance element and its manufacturing method Pending JP2001332405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000151754A JP2001332405A (en) 2000-05-23 2000-05-23 Chip type resistance element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000151754A JP2001332405A (en) 2000-05-23 2000-05-23 Chip type resistance element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001332405A true JP2001332405A (en) 2001-11-30

Family

ID=18657258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000151754A Pending JP2001332405A (en) 2000-05-23 2000-05-23 Chip type resistance element and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001332405A (en)

Similar Documents

Publication Publication Date Title
JP2564845B2 (en) Platinum temperature sensor
JP3393524B2 (en) NTC thermistor element
KR100307804B1 (en) Resistor elements and methods of producing same
US10453617B2 (en) Composite electronic component and resistance element
US20170013718A1 (en) Composite electronic component and resistance element
JPH11340089A (en) Manufacture of multilayer ceramic electronic component multilayer ceramic electronic component
US9530565B2 (en) Electronic component
JP6500700B2 (en) Integrated substrate for resistive elements
US10276285B2 (en) Chip resistor
JP2888020B2 (en) Negative multilayer thermistor
JP2001332405A (en) Chip type resistance element and its manufacturing method
JP2003124007A (en) Ntc thermistor element
JPH11283804A (en) Resistor
JP2000124008A (en) Composite chip thermistor electronic component and its manufacture
JPH0644101U (en) Chip type positive temperature coefficient thermistor element
JP4660922B2 (en) Thermistor and manufacturing method thereof
JP3829683B2 (en) Chip resistor
JPH08321406A (en) Multilayer composite element and its production
JP3214440B2 (en) Method of manufacturing resistance element and resistance element
JPH08255704A (en) Chip thermistor and its manufacturing method
JP3307314B2 (en) Multilayer resistance element and method of manufacturing the same
KR100579901B1 (en) Multilayer Chip Thermistor
JP2559527Y2 (en) Thermistor element
JP3716596B2 (en) Thermistor element
JPH0714109B2 (en) Ceramic composite circuit board