JP2001320430A - Ask modulator - Google Patents
Ask modulatorInfo
- Publication number
- JP2001320430A JP2001320430A JP2000139957A JP2000139957A JP2001320430A JP 2001320430 A JP2001320430 A JP 2001320430A JP 2000139957 A JP2000139957 A JP 2000139957A JP 2000139957 A JP2000139957 A JP 2000139957A JP 2001320430 A JP2001320430 A JP 2001320430A
- Authority
- JP
- Japan
- Prior art keywords
- ask
- carrier
- gate
- modulation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、ASK(Amplit
ude Shift Keying)変調方式で通信を行う機器に用いら
れるASK変調器に関するものである。TECHNICAL FIELD The present invention relates to ASK (Amplit)
The present invention relates to an ASK modulator used for a device that performs communication using a ude shift keying (modulation) method.
【0002】[0002]
【従来の技術】図5は、例えば電子情報通信学会技術研
究報告「Vol.98 No.518(1999年1月
21日発行)のpp47〜50」に示された従来のAS
K変調器の回路構成図である。図5において、1はキャ
リア入力端子、2はベースバンド信号入力端子、3はA
SK被変調波出力端子、4はキャリア入力端子1から入
力されたキャリアをインピーダンス変換する整合回路、
6はASK被変調波をインピーダンス変換する整合回
路、7は、第1ゲート13に整合回路4が接続され、第
2ゲート14にベースバンド信号入力端子2が接続さ
れ、ドレイン15には整合回路6が接続され、ソース1
6が接地されたデュアルゲートFETである。9はAS
K変調回路として機能するデュアルゲートFETを安定
な状態で動作させる安定化回路で、デュアルゲートFE
T7の第1ゲート13とドレイン15に接続される。2. Description of the Related Art FIG. 5 shows a conventional AS shown in, for example, IEICE Technical Report "Vol. 98 No. 518 (published on Jan. 21, 1999), pp. 47-50".
FIG. 3 is a circuit configuration diagram of a K modulator. In FIG. 5, 1 is a carrier input terminal, 2 is a baseband signal input terminal, and 3 is A
An SK modulated wave output terminal, 4 a matching circuit for impedance-converting the carrier input from the carrier input terminal 1;
Reference numeral 6 denotes a matching circuit for converting the impedance of the ASK modulated wave, 7 denotes a matching circuit 4 connected to a first gate 13, a baseband signal input terminal 2 connected to a second gate 14, and a matching circuit 6 connected to a drain 15. Is connected, source 1
Reference numeral 6 denotes a grounded dual gate FET. 9 is AS
A stabilization circuit that operates a dual-gate FET functioning as a K modulation circuit in a stable state.
It is connected to the first gate 13 and drain 15 of T7.
【0003】次に動作について説明する。キャリア入力
端子1から入力されたキャリアは、整合回路4にてイン
ピーダンス変換されて、入力されたキャリアのデュアル
ゲートFET7による反射を防いで、そのデュアルゲー
トFET7の第1ゲート13に入力される。Next, the operation will be described. The carrier input from the carrier input terminal 1 is impedance-converted by the matching circuit 4 to prevent the input carrier from being reflected by the dual-gate FET 7 and input to the first gate 13 of the dual-gate FET 7.
【0004】ここで、デュアルゲートFET7は、第1
ゲート13および第2ゲート14から入力された電圧に
応じてドレイン15からソース16に流れる電流を制御
するものであり、デュアルゲートFET7は、整合回路
4を通じたキャリアを第1ゲート13に入力すると共
に、ベースバンド信号入力端子2からのベースバンド信
号を第2ゲート14に入力し、キャリアをベースバンド
信号で制御することによりASK変調を行う。ASK被
変調波はドレイン15を通じて出力され、整合回路6に
てインピーダンス変換され被変調波出力端子3から出力
される。Here, the dual gate FET 7 has a first
The dual gate FET 7 controls the current flowing from the drain 15 to the source 16 in accordance with the voltage input from the gate 13 and the second gate 14. The dual gate FET 7 inputs the carrier through the matching circuit 4 to the first gate 13. ASK modulation is performed by inputting the baseband signal from the baseband signal input terminal 2 to the second gate 14 and controlling the carrier with the baseband signal. The ASK modulated wave is output through the drain 15, impedance-converted by the matching circuit 6, and output from the modulated wave output terminal 3.
【0005】また、デュアルゲートFET7の第1ゲー
ト13とドレイン15との間に安定化回路9を接続する
ことで、デュアルゲートFET7のドレイン15からA
SK被変調出力が、第1ゲート13へ帰還がかかり変調
回路を安定な状態で動作させることができる。Further, by connecting the stabilizing circuit 9 between the first gate 13 and the drain 15 of the dual gate FET 7, A
The SK modulated output is fed back to the first gate 13, and the modulation circuit can be operated in a stable state.
【0006】[0006]
【発明が解決しようとする課題】従来のASK変調器は
以上のように構成され、デュアルゲートFET7によっ
て変調を行っているので、デュアルゲートFET7のば
らつきによってはキャリア遮断時に十分なアイソレーシ
ョンが取れずに、ASK被変調波が十分大きい変調度を
得られないという問題点があった。また、必要以上に高
い変調度が得られたASK被変調波は、復調時のオフレ
ベルの時間が短くなってしまうため、検波しにくくエラ
ーレートが上がる、または全く検波できないという問題
があった。Since the conventional ASK modulator is configured as described above and performs modulation using the dual gate FET 7, sufficient isolation cannot be obtained when the carrier is cut off depending on the variation of the dual gate FET 7. In addition, there is a problem that the ASK modulated wave cannot obtain a sufficiently large modulation factor. Also, an ASK modulated wave having an unnecessarily high degree of modulation has a problem in that the off-level time during demodulation becomes short, making it difficult to detect, increasing the error rate, or not being able to detect at all.
【0007】この発明は上記のような問題点を解決する
ためになされたもので、ASK被変調波の変調度を十分
大きくすることができるASK変調器を得ることを目的
とする。また、FETのばらつきにより必要以上にAS
K被変調波が高い変調度を得ることを抑制し、適した変
調度となるASK変調器を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide an ASK modulator capable of sufficiently increasing the modulation factor of an ASK modulated wave. In addition, AS is more than necessary
An object of the present invention is to suppress the K modulated wave from obtaining a high modulation degree and obtain an ASK modulator having a suitable modulation degree.
【0008】[0008]
【課題を解決するための手段】この発明に係るASK変
調器は、FETを用いたASK変調回路を多段接続構成
とすることで、高い変調度のASK被変調波を得るもの
である。An ASK modulator according to the present invention obtains an ASK modulated wave having a high degree of modulation by using an ASK modulation circuit using FETs in a multi-stage configuration.
【0009】また、多段接続された各FETに、ASK
被変調波出力をキャリアが入力されるゲートに帰還させ
る安定化回路をそれぞれ備えることで、ASK変調回路
を安定な状態で動作させる。ASK is connected to each FET connected in multiple stages.
Providing a stabilizing circuit for feeding back the modulated wave output to the gate to which the carrier is input allows the ASK modulation circuit to operate in a stable state.
【0010】さらに、入力されるキャリアの一部を出力
側に常に漏洩させる漏洩手段を備えることで、キャリア
遮断時の出力信号レベルを一定とすることにより、適当
な変調度のASK被変調波を得るものである。Further, by providing a leaking means for constantly leaking a part of the input carrier to the output side, the output signal level when the carrier is cut off is kept constant, so that the ASK modulated wave having an appropriate modulation degree can be converted. What you get.
【0011】[0011]
【発明の実施の形態】以下、この発明の各実施の形態に
ついて図面を参照して説明する。 実施の形態1.図1は、この発明の実施の形態1による
2段接続構成のASK変調器を示す回路構成図である。
図1において、1はキャリア入力端子、2はベースバン
ド信号入力端子、3は被変調波出力端子、4はキャリア
入力端子1から入力されたキャリアをインピーダンス変
換する整合回路、5は初段ASK被変調回路と第2段A
SK変調回路との段間整合回路、6はASK被変調波を
インピーダンス変換する整合回路、7は、第1ゲート1
3に整合回路4が接続され、第2ゲート14にベースバ
ンド信号入力端子2が接続され、ドレイン15には段間
整合回路5が接続され、ソース16が接地された初段A
SK被変調回路として機能するデュアルゲートFETで
ある。8は、第1ゲート17に段間整合回路5が接続さ
れ、第2ゲート18にベースバンド信号入力端子2が接
続され、ドレイン19には整合回路6が接続され、ソー
ス20が接地された第2段ASK変調回路として機能す
るデュアルゲートFETである。Embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 FIG. FIG. 1 is a circuit diagram showing an ASK modulator having a two-stage connection configuration according to Embodiment 1 of the present invention.
In FIG. 1, reference numeral 1 denotes a carrier input terminal, 2 denotes a baseband signal input terminal, 3 denotes a modulated wave output terminal, 4 denotes a matching circuit for impedance-converting a carrier input from the carrier input terminal 1, and 5 denotes a first stage ASK modulated. Circuit and second stage A
An inter-stage matching circuit with the SK modulation circuit, 6 a matching circuit for impedance-converting the ASK modulated wave, 7 a first gate 1
3 is connected to the second gate 14, the baseband signal input terminal 2 is connected to the second gate 14, the interstage matching circuit 5 is connected to the drain 15, and the source 16 is grounded.
It is a dual gate FET that functions as an SK modulated circuit. Reference numeral 8 denotes a first gate in which the interstage matching circuit 5 is connected, the second gate 18 is connected to the baseband signal input terminal 2, the drain 19 is connected to the matching circuit 6, and the source 20 is grounded. It is a dual gate FET that functions as a two-stage ASK modulation circuit.
【0012】次に動作について説明する。キャリア入力
端子1に入力されたキャリアは、整合回路4にてインピ
ーダンス変換されて、入力されたキャリアのデュアルゲ
ートFET7による反射を防いで、そのデュアルゲート
FET7の第1ゲート13に入力される。Next, the operation will be described. The carrier input to the carrier input terminal 1 is impedance-converted by the matching circuit 4 to prevent the input carrier from being reflected by the dual-gate FET 7 and input to the first gate 13 of the dual-gate FET 7.
【0013】ここで、デュアルゲートFET7は、第1
ゲート13および第2ゲート14から入力された電圧に
応じてドレイン15からソース16に流れる電流を制御
するものであり、デュアルゲートFET7は、整合回路
4を通じたキャリアを第1ゲート13に入力すると共
に、ベースバンド信号入力端子2からのベースバンド信
号を第2ゲート14に入力し、キャリアをベースバンド
信号で制御することによりASK変調を行い、ASK被
変調波をドレイン15を通じて出力する。Here, the dual gate FET 7 has a first
The dual gate FET 7 controls the current flowing from the drain 15 to the source 16 in accordance with the voltage input from the gate 13 and the second gate 14. The dual gate FET 7 inputs the carrier through the matching circuit 4 to the first gate 13. The baseband signal from the baseband signal input terminal 2 is input to the second gate 14, the carrier is controlled by the baseband signal to perform ASK modulation, and the ASK modulated wave is output through the drain 15.
【0014】デュアルゲートFET7のドレイン15か
ら出力されたASK被変調波は、段間整合回路5にてイ
ンピーダンス変換されて、デュアルゲートFET8によ
る反射を防いで、そのデュアルゲートFET8の第1ゲ
ート17に入力される。デュアルゲートFET8は、段
間整合回路5を通じたASK被変調波を第1ゲート17
に入力すると共に、ベースバンド信号入力端子2からの
ベースバンド信号を第2ゲート18に入力し、ASK変
調を行い、ASK被変調波をドレイン19を通じて出力
する。ASK被変調波は、整合回路6にてインピーダン
ス変換され、被変調波出力端子3から出力される。The ASK modulated wave output from the drain 15 of the dual-gate FET 7 is impedance-converted by the inter-stage matching circuit 5 to prevent reflection by the dual-gate FET 8 and to be applied to the first gate 17 of the dual-gate FET 8. Is entered. The dual gate FET 8 transmits the ASK modulated wave through the inter-stage matching circuit 5 to the first gate 17.
At the same time, the baseband signal from the baseband signal input terminal 2 is input to the second gate 18 to perform ASK modulation, and the ASK modulated wave is output through the drain 19. The ASK modulated wave is impedance-converted by the matching circuit 6 and output from the modulated wave output terminal 3.
【0015】即ち、上記実施の形態1では、デュアルゲ
ートFETの第1ゲートに整合回路を通じたキャリアを
入力し第2ゲートにベースバンド信号を入力し、ASK
被変調波をドレインから出力し、整合回路を通じてイン
ピーダンス変換し被変調波出力端子から出力するASK
変調回路を多段接続構成とすることで、高い変調度のA
SK被変調波を得ることができる。That is, in the first embodiment, the carrier through the matching circuit is input to the first gate of the dual gate FET, the baseband signal is input to the second gate, and the ASK
ASK which outputs a modulated wave from a drain, converts impedance through a matching circuit, and outputs from a modulated wave output terminal
By using a multi-stage configuration of the modulation circuit, A
An SK modulated wave can be obtained.
【0016】以上のように、この実施の形態1によれ
ば、初段ASK変調回路として機能するデュアルゲート
FET7でASK変調されたASK被変調波を、第2段
変調回路として機能するデュアルゲートFET8の入力
とし、第2段ASK変調回路で更にASK変調を行うこ
とにより、キャリア遮断時に十分なアイソレーションを
とるようにしているので、1段構成のASK変調器より
も大きな変調度のASK被変調波を得ることができる。As described above, according to the first embodiment, the ASK modulated wave ASK-modulated by the dual-gate FET 7 functioning as the first-stage ASK modulation circuit is converted to the dual-gate FET 8 functioning as the second-stage modulation circuit. As an input, the second-stage ASK modulation circuit further performs ASK modulation, so that sufficient isolation is obtained when the carrier is cut off. Therefore, an ASK modulated wave having a higher modulation degree than the ASK modulator having a single-stage configuration. Can be obtained.
【0017】実施の形態2.図2は、この発明の実施の
形態2による2段接続構成のASK変調器を示す回路構
成図である。図2において、図1に示す実施の形態1と
同一部分は同一符号を付してその説明は省略する。新た
な符号として、9は、変調回路を安定な状態で動作させ
る安定化回路であり、デュアルゲートFET7の第1ゲ
ート13とドレイン15に接続される。10は、変調回
路を安定な状態で動作させる安定化回路であり、デュア
ルゲートFET8の第1ゲート17とドレイン19に接
続される。Embodiment 2 FIG. FIG. 2 is a circuit diagram showing an ASK modulator having a two-stage connection configuration according to a second embodiment of the present invention. 2, the same parts as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted. As a new code, 9 is a stabilizing circuit for operating the modulation circuit in a stable state, and is connected to the first gate 13 and the drain 15 of the dual gate FET 7. Reference numeral 10 denotes a stabilizing circuit that operates the modulation circuit in a stable state, and is connected to the first gate 17 and the drain 19 of the dual gate FET 8.
【0018】次に動作について説明する。図2に示す回
路構成では、実施の形態1と同様な動作及び効果を得る
と共に、安定化回路9、10を接続することでデュアル
ゲートFET7、8のドレイン15、19からASK被
変調出力が、それぞれ第1ゲート13、17へ帰還がか
かり変調回路を安定な状態で動作させることができる。Next, the operation will be described. In the circuit configuration shown in FIG. 2, the same operation and effect as those of the first embodiment are obtained, and the ASK modulated output from the drains 15 and 19 of the dual gate FETs 7 and 8 is obtained by connecting the stabilizing circuits 9 and 10. Feedback is applied to the first gates 13 and 17, respectively, and the modulation circuit can be operated in a stable state.
【0019】従って、この実施の形態2によれば、安定
動作のASK変調回路を2段にすることにより、十分な
変調度が得られる。Therefore, according to the second embodiment, a sufficient degree of modulation can be obtained by providing two stages of ASK modulation circuits for stable operation.
【0020】実施の形態3.次に、変調回路に用いるF
ETのばらつきにより必要以上の変調度が得られてしま
うような場合に、適当な変調度のASK被変調波が得ら
れるような実施の形態を示す。図3は、この発明の実施
の形態3による2段接続構成のASK変調器を示す回路
構成図である。図3において、図2に示す実施の形態2
と同一部分は同一符号を付してその説明は省略する。新
たな符号として、11と12は、キャリア入力端子1と
被変調波出力端子3の間に接続された、直流成分を遮断
するためのコンデンサーと該コンデンサー11に直列接
続された抵抗である。Embodiment 3 Next, F used for the modulation circuit
An embodiment will be described in which an ASK modulated wave having an appropriate degree of modulation can be obtained in a case where an unnecessary degree of modulation is obtained due to variation in ET. FIG. 3 is a circuit diagram showing an ASK modulator having a two-stage connection configuration according to Embodiment 3 of the present invention. In FIG. 3, the second embodiment shown in FIG.
The same parts as those described above are denoted by the same reference numerals, and description thereof will be omitted. As new codes, 11 and 12 are a capacitor connected between the carrier input terminal 1 and the modulated wave output terminal 3 for cutting off a DC component, and a resistor connected in series with the capacitor 11.
【0021】次に動作について説明する。コンデンサー
11は、キャリア入力端子1と被変調波出力端子3を直
流的に分離する。キャリア入力端子1から入力されたキ
ャリアの一部が、コンデンサ11と抵抗12を通じて被
変調波出力端子3へ常に漏洩している。なお、その他の
変調回路の動作は、実施の形態2と同一であるため説明
を省略する。Next, the operation will be described. The capacitor 11 separates the carrier input terminal 1 and the modulated wave output terminal 3 in a DC manner. Part of the carrier input from the carrier input terminal 1 always leaks to the modulated wave output terminal 3 through the capacitor 11 and the resistor 12. The other operation of the modulation circuit is the same as that of the second embodiment, and the description is omitted.
【0022】すなわち、この実施の形態3では、デュア
ルゲートFETの第1ゲートに整合回路を通じたキャリ
アを入力し第2ゲートにベースバンド信号を入力し、A
SK被変調波をドレインから出力し、整合回路を通じて
インピーダンス変換し被変調波出力端子から出力するA
SK変調器を多段接続構成とし、初段ASK変調器のキ
ャリアの一部を抵抗12を通じて最終段ASK変調器の
出力に漏洩させ、デュアルゲートFETのキャリア遮断
時の出力信号レベルを一定とすることにより、適当な変
調度のASK被変調波を得るものである。That is, in the third embodiment, the carrier through the matching circuit is input to the first gate of the dual-gate FET, and the baseband signal is input to the second gate.
A that outputs the SK modulated wave from the drain, converts the impedance through a matching circuit, and outputs from the modulated wave output terminal
By making the SK modulator a multistage connection configuration, a part of the carrier of the first-stage ASK modulator is leaked to the output of the last-stage ASK modulator through the resistor 12, and the output signal level when the carrier of the dual-gate FET is cut off is made constant. , To obtain an ASK modulated wave having an appropriate modulation degree.
【0023】従って、この実施の形態3によれば、被変
調波出力端子3にキャリアの一部を常に漏洩させている
ため、ばらつきによりキャリア遮断時のアイソレーショ
ンが高すぎてしまうようなFETでも、キャリア遮断時
の出力信号レベルを一定とすることができ、抵抗値を設
定することにより必要以上に大きすぎずに適当な変調度
のASK被変調出力を得ることができる。Therefore, according to the third embodiment, since a part of the carrier is always leaked to the modulated wave output terminal 3, even if the isolation is too high when the carrier is cut off due to the variation, the FET may be too high. In addition, the output signal level when the carrier is cut off can be made constant, and by setting the resistance value, an ASK modulated output having an appropriate modulation degree can be obtained without being too large.
【0024】実施の形態4.図4は、この発明の実施の
形態4による2段接続構成のASK変調器を示す回路構
成図である。図4において、図2に示す実施の形態2と
同一部分は同一符号を付してその説明は省略する。新た
な符号として、11’と12’は、デュアルゲートFE
T7の第1ゲート13とデュアルゲートFET8のドレ
イン19の間に接続された、直流成分を遮断するための
コンデンサーと該コンデンサーに直列接続された抵抗で
ある。Embodiment 4 FIG. 4 is a circuit diagram showing an ASK modulator having a two-stage connection configuration according to a fourth embodiment of the present invention. 4, the same components as those of the second embodiment shown in FIG. 2 are denoted by the same reference numerals, and the description thereof will be omitted. As new codes, 11 'and 12' are dual gate FEs.
A capacitor connected between the first gate 13 of T7 and the drain 19 of the dual-gate FET 8 for blocking a DC component, and a resistor connected in series to the capacitor.
【0025】次に動作について説明する。キャリア入力
端子1から入力され整合回路4を通じたキャリアの一部
が、コンデンサ11’と抵抗12’を通じて整合回路6
を通りインピーダンス変換されて被変調波出力端子3へ
常に漏洩している。Next, the operation will be described. A part of the carrier input from the carrier input terminal 1 and passing through the matching circuit 4 passes through the matching circuit 6 through the capacitor 11 'and the resistor 12'.
, And is always leaked to the modulated wave output terminal 3.
【0026】従って、この実施の形態4によれば、コン
デンサ11’と抵抗12’の直列接続の接続位置を変え
ても、実施の形態3と同様に、出力にキャリアの一部を
常に漏洩させることで、必要以上に大きすぎずに適当な
変調度のASK被変調出力を得ることができる。Therefore, according to the fourth embodiment, even if the connection position of the series connection of the capacitor 11 'and the resistor 12' is changed, a part of the carrier is always leaked to the output as in the third embodiment. Thus, it is possible to obtain an ASK modulated output having an appropriate modulation degree without being too large.
【0027】なお、上記実施の形態1から4では、AS
K変調回路をデュアルゲートFETで構成した場合につ
いて示したが、2つのシングルゲートFETをカスコー
ド接続で構成しても同一の効果が得られる。In the first to fourth embodiments, the AS
Although the case where the K modulation circuit is constituted by the dual gate FET has been described, the same effect can be obtained even if the two single gate FETs are constituted by the cascode connection.
【0028】[0028]
【発明の効果】以上のように、この発明によれば、FE
Tを用いてキャリアをベースバンド信号で制御すること
によりASK被変調波を出力するASK変調回路を多段
接続構成とすることで、ASK変調器を一段で構成する
のに比べ、キャリア遮断時のアイソレーションが高く大
きい変調度のASK被変調波を得る効果がある。As described above, according to the present invention, the FE
By using an ASK modulation circuit that outputs an ASK modulated wave by controlling the carrier with a baseband signal using T, the ASK modulator is configured in a multi-stage configuration. There is an effect of obtaining an ASK modulated wave having a high modulation and a large modulation degree.
【0029】また、多段接続された各FETに、ASK
被変調波出力をキャリアが入力されるゲートに帰還させ
る安定化回路をそれぞれ備えることで、ASK変調回路
を安定な状態で動作させることができる。ASK is connected to each FET connected in multiple stages.
Providing the stabilization circuits for feeding the output of the modulated wave back to the gate to which the carrier is input allows the ASK modulation circuit to operate in a stable state.
【0030】さらに、入力されるキャリアの一部を出力
側に常に漏洩させる漏洩手段を備えることで、キャリア
遮断時の通過損失を一定とするので、FETのばらつき
によるキャリア遮断時のアイソレーションが高すぎるこ
とがなく、必要以上の変調度を得ることを抑制すること
ができ、キャリア遮断時の出力信号レベルを一定とする
ことにより、適当な変調度のASK被変調波を得ること
ができる。Further, by providing a leakage means for constantly leaking a part of the input carrier to the output side, the passage loss at the time of carrier cut-off is kept constant, so that the isolation at the time of carrier cut-off due to the variation of FET is high. It is possible to prevent the modulation level from being excessively high, and it is possible to obtain an ASK modulated wave having an appropriate modulation level by keeping the output signal level constant when the carrier is cut off.
【図1】 この発明の実施の形態1による多段接続構成
のASK変調器を示す回路図である。FIG. 1 is a circuit diagram showing an ASK modulator having a multi-stage connection configuration according to a first embodiment of the present invention.
【図2】 この発明の実施の形態2による多段接続構成
のASK変調器を示す回路図である。FIG. 2 is a circuit diagram showing an ASK modulator having a multi-stage connection configuration according to a second embodiment of the present invention.
【図3】 この発明の実施の形態3による多段接続構成
のASK変調器を示す回路図である。FIG. 3 is a circuit diagram showing an ASK modulator having a multistage connection configuration according to a third embodiment of the present invention.
【図4】 この発明の実施の形態4による多段接続構成
のASK変調器を示す回路図である。FIG. 4 is a circuit diagram showing an ASK modulator having a multistage connection configuration according to a fourth embodiment of the present invention.
【図5】 従来例のASK変調器を示す回路図である。FIG. 5 is a circuit diagram showing a conventional ASK modulator.
4 整合回路(入力側)、5 段間整合回路、6 整合
回路(出力側)、7デュアルゲートFET(初段ASK
変調回路)、8 デュアルゲートFET(第2段ASK
変調回路)、9 安定化回路(初段ASK変調回路)、
10 安定化回路(第2段ASK変調回路)、11,1
1’ 漏洩手段を構成するコンデンサー、12,12’
漏洩手段を構成する抵抗。4 Matching circuit (input side), 5 stage matching circuit, 6 matching circuit (output side), 7 dual gate FET (first stage ASK
Modulation circuit), 8 dual-gate FET (second stage ASK)
Modulation circuit), 9 stabilization circuit (first-stage ASK modulation circuit),
10 stabilization circuit (second stage ASK modulation circuit), 11, 1
1 'Condenser constituting leakage means, 12, 12'
Resistance that constitutes a means of leakage.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 末松 憲治 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 高木 直 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5K004 AA03 DA03 DD01 DE00 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Kenji Suematsu 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Nao Takagi 2-3-2 Marunouchi, Chiyoda-ku, Tokyo 3 Rishi Electric Co., Ltd. F-term (reference) 5K004 AA03 DA03 DD01 DE00
Claims (3)
続構成とすることを特徴とするASK変調器。1. An ASK modulator characterized in that an ASK modulation circuit using FETs has a multistage connection configuration.
て、 多段接続された各FETに、ASK被変調波出力をキャ
リアが入力されるゲートに帰還させる安定化回路をそれ
ぞれ備えたことを特徴とするASK変調器。2. The ASK modulator according to claim 1, wherein each of the FETs connected in multiple stages is provided with a stabilizing circuit for feeding back the output of the ASK modulated wave to a gate to which a carrier is input. ASK modulator.
において、 入力されるキャリアの一部を出力側に常に漏洩させる漏
洩手段を備えたことを特徴とするASK変調器。3. The ASK modulator according to claim 1, further comprising: a leakage unit that constantly leaks a part of the input carrier to an output side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139957A JP3848814B2 (en) | 2000-05-12 | 2000-05-12 | ASK modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139957A JP3848814B2 (en) | 2000-05-12 | 2000-05-12 | ASK modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001320430A true JP2001320430A (en) | 2001-11-16 |
JP3848814B2 JP3848814B2 (en) | 2006-11-22 |
Family
ID=18647317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000139957A Expired - Lifetime JP3848814B2 (en) | 2000-05-12 | 2000-05-12 | ASK modulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3848814B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010193258A (en) * | 2009-02-19 | 2010-09-02 | Renesas Electronics Corp | Ask modulator |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5881492B2 (en) * | 2012-03-23 | 2016-03-09 | 株式会社東芝 | ASK signal generator |
-
2000
- 2000-05-12 JP JP2000139957A patent/JP3848814B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010193258A (en) * | 2009-02-19 | 2010-09-02 | Renesas Electronics Corp | Ask modulator |
Also Published As
Publication number | Publication date |
---|---|
JP3848814B2 (en) | 2006-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
EP1793490B1 (en) | Doherty power amplifier with improved efficiency | |
US7482868B2 (en) | Dual mode power amplifier | |
US6215355B1 (en) | Constant impedance for switchable amplifier with power control | |
KR20090069143A (en) | Apparatus for power amplifying based on envelope elimination and restoration | |
KR100281911B1 (en) | Antenna selector switch | |
EP1858161B1 (en) | Dual power mode transmitter | |
US9935585B2 (en) | RF amplifier operational in different power modes | |
TW200509547A (en) | High frequency power amplification module and wireless communication device | |
JPH07154169A (en) | High frequency power amplifier | |
KR20050027993A (en) | Switchable gain amplifier | |
US6600377B2 (en) | Gain control amplifier | |
US7586374B2 (en) | Wireless communication unit, integrated circuit and biasing therefor | |
WO2021124613A1 (en) | Power amplification circuit | |
JP2008028908A (en) | Gain variable low-noise amplifier | |
KR100385294B1 (en) | A radio front-end circuit | |
KR100471157B1 (en) | Antenna switching module having amplification function | |
JP2001320430A (en) | Ask modulator | |
US6864746B2 (en) | Dual gain amplification low noise amplifier | |
US7428407B2 (en) | Amplitude modulator, in particular for mobile radio, and a method for modulation of a signal | |
US6100756A (en) | Method and apparatus for high efficiency power amplification | |
JP2002374128A (en) | Power amplifier | |
JP2000349574A (en) | High output power amplifier | |
JPH03277001A (en) | High frequency amplifier circuit | |
JPS61101122A (en) | Line switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3848814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |