JP2001306302A - 乱数生成装置 - Google Patents
乱数生成装置Info
- Publication number
- JP2001306302A JP2001306302A JP2000115072A JP2000115072A JP2001306302A JP 2001306302 A JP2001306302 A JP 2001306302A JP 2000115072 A JP2000115072 A JP 2000115072A JP 2000115072 A JP2000115072 A JP 2000115072A JP 2001306302 A JP2001306302 A JP 2001306302A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- client
- number generation
- counter
- generation server
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】 疑似乱数でない乱数を生成する。
【解決手段】 カウンタを持つ乱数生成サーバ１０と、
該カウンタの値を要求するクライアント２０と、これら
回路間のメッセージを伝達するためのスイッチネットワ
ーク３０とを非同期回路として構成する。クライアント
がスイッチネットワークを介してカウンタの値の読み出
しを要求することにより、乱数生成サーバがそのカウン
タの値を乱数としてスイッチネットワークを介してクラ
イアントに送る。乱数生成サーバはクライアントがカウ
ンタの値を読み出す頻度より高い頻度でスイッチネット
ワークを介して該カウンタの更新要求を送る。
該カウンタの値を要求するクライアント２０と、これら
回路間のメッセージを伝達するためのスイッチネットワ
ーク３０とを非同期回路として構成する。クライアント
がスイッチネットワークを介してカウンタの値の読み出
しを要求することにより、乱数生成サーバがそのカウン
タの値を乱数としてスイッチネットワークを介してクラ
イアントに送る。乱数生成サーバはクライアントがカウ
ンタの値を読み出す頻度より高い頻度でスイッチネット
ワークを介して該カウンタの更新要求を送る。
Description
【０００１】
【発明の属する技術分野】本発明は非同期回路により乱
数を生成する乱数生成装置に関するものである。
数を生成する乱数生成装置に関するものである。
【０００２】
【従来の技術】従来の擬似乱数でない乱数を生成する方
法は、専用ハードウェア（ＡＳＩＣ：Application Spec
ific Integrated Circuit)上で、放射線や温度などの非
決定的な物理現象をサンプリングすることに基づいてい
る。
法は、専用ハードウェア（ＡＳＩＣ：Application Spec
ific Integrated Circuit)上で、放射線や温度などの非
決定的な物理現象をサンプリングすることに基づいてい
る。
【０００３】パーソナルコンピュータ環境で利用される
他の乱数生成方法としては、マウスのクリック、ＣＰＵ
の負荷のバラツキ、ネットワーク上のパケットの到着回
数、およびハードディスクのアクセスパターンなどのラ
ンダムなI/Oイベントを利用する方法がある。
他の乱数生成方法としては、マウスのクリック、ＣＰＵ
の負荷のバラツキ、ネットワーク上のパケットの到着回
数、およびハードディスクのアクセスパターンなどのラ
ンダムなI/Oイベントを利用する方法がある。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなランダムなI/Oイベントを利用することができない
場合がある。
うなランダムなI/Oイベントを利用することができない
場合がある。
【０００５】本発明の目的は、I/Oイベントの存在を前
提とできない装置において、暗号、進化可能ハードウェ
ア、遺伝子アルゴリズムに関するアプリケーション等を
実現するため、擬似乱数ではない乱数を生成する装置を
提供することである。
提とできない装置において、暗号、進化可能ハードウェ
ア、遺伝子アルゴリズムに関するアプリケーション等を
実現するため、擬似乱数ではない乱数を生成する装置を
提供することである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の第１の発明は、多ビット長のカウンタを持つ乱数生成
サーバと、該カウンタの値を要求するクライアントと、
これら回路間のメッセージを伝達するためのスイッチネ
ットワークとを有する乱数生成装置であって、前記乱数
生成サーバ、前記クライアントおよび前記スイッチネッ
トワークは独立したタイミングで動作する非同期回路で
あり、前記スイッチネットワークは、同じ出力方向に対
するメッセージを同時に複数受け取った時にどのメッセ
ージを先に伝達するかをアービタによって決定する複数
のルーチングスイッチを有し、前記クライアントが前記
スイッチネットワークを通じて前記乱数生成サーバに前
記カウンタの値の読み出しを要求すると、前記乱数生成
サーバは前記カウンタの値を前記スイッチネットワーク
を通じて前記クライアントに返却し、前記乱数生成サー
バは、前記クライアントが前記カウンタの値を読み出す
よりも十分高い頻度で、前記スイッチネットワークを通
じて、自身に、前記クライアントからの読み出し要求と
排他的に処理される更新要求を送り、前記カウンタの値
を変更することで前記クライアントに乱数を供給するよ
う構成した。
の第１の発明は、多ビット長のカウンタを持つ乱数生成
サーバと、該カウンタの値を要求するクライアントと、
これら回路間のメッセージを伝達するためのスイッチネ
ットワークとを有する乱数生成装置であって、前記乱数
生成サーバ、前記クライアントおよび前記スイッチネッ
トワークは独立したタイミングで動作する非同期回路で
あり、前記スイッチネットワークは、同じ出力方向に対
するメッセージを同時に複数受け取った時にどのメッセ
ージを先に伝達するかをアービタによって決定する複数
のルーチングスイッチを有し、前記クライアントが前記
スイッチネットワークを通じて前記乱数生成サーバに前
記カウンタの値の読み出しを要求すると、前記乱数生成
サーバは前記カウンタの値を前記スイッチネットワーク
を通じて前記クライアントに返却し、前記乱数生成サー
バは、前記クライアントが前記カウンタの値を読み出す
よりも十分高い頻度で、前記スイッチネットワークを通
じて、自身に、前記クライアントからの読み出し要求と
排他的に処理される更新要求を送り、前記カウンタの値
を変更することで前記クライアントに乱数を供給するよ
う構成した。
【０００７】第２の発明は、第１の発明において、前記
クライアントと前記乱数生成サーバをＰＣＡの可変機能
部の集まりである論理層に構成し、前記スイッチネット
ワークを前記ＰＣＡの組み込み機能部の集まりであるル
ーチング層に構成した。
クライアントと前記乱数生成サーバをＰＣＡの可変機能
部の集まりである論理層に構成し、前記スイッチネット
ワークを前記ＰＣＡの組み込み機能部の集まりであるル
ーチング層に構成した。
【０００８】
【発明の実施の形態】［本発明の原理］図1に本発明の
基本構成を示す。図１において、１０は多ビット長のカ
ウンタを有する乱数生成サーバ、２０はクライアント、
３０は多数のルーティングスイッチ３１を含むスイッチ
ネットワークであり、互いに独立したタイミングで非同
期で動作するようＶＬＳＩ上に構成されている。
基本構成を示す。図１において、１０は多ビット長のカ
ウンタを有する乱数生成サーバ、２０はクライアント、
３０は多数のルーティングスイッチ３１を含むスイッチ
ネットワークであり、互いに独立したタイミングで非同
期で動作するようＶＬＳＩ上に構成されている。
【０００９】乱数生成サーバ１０は、スイッチネットワ
ーク３０を通じて自身に更新要求を送ることで自律的に
カウンタの値を高い頻度（fchange)で変化させている。
これはカウンタのビット数をＮとすると、２Ｎ個の場所
をもつルーレットとみなすことができる。
ーク３０を通じて自身に更新要求を送ることで自律的に
カウンタの値を高い頻度（fchange)で変化させている。
これはカウンタのビット数をＮとすると、２Ｎ個の場所
をもつルーレットとみなすことができる。
【００１０】一方、クライアント２０はこの動作とは独
立に、カウンタの更新頻度より十分に低い頻度(fread)
で読み出し要求のメッセージをスイッチネットワーク３
０を通じて乱数生成サーバ１０に送り、その時点のカウ
ンタの値を乱数として取得する。
立に、カウンタの更新頻度より十分に低い頻度(fread)
で読み出し要求のメッセージをスイッチネットワーク３
０を通じて乱数生成サーバ１０に送り、その時点のカウ
ンタの値を乱数として取得する。
【００１１】このメッセージの送達については、クライ
アント２０、乱数生成サーバ１０およびスイッチネット
ワーク３０が各々非同期回路で構成されているので、そ
のタイミングが独立している。
アント２０、乱数生成サーバ１０およびスイッチネット
ワーク３０が各々非同期回路で構成されているので、そ
のタイミングが独立している。
【００１２】更に、この読み出しのタイミングは、ＶＬ
ＳＩの製造上のバラツキ、温度のドリフト、スイッチネ
ットワーク３０上のメッセージの衝突とアービタによる
調停動作の時間等に起因して、ジッタ（到着時刻のバラ
ツキ）を含むことになる。
ＳＩの製造上のバラツキ、温度のドリフト、スイッチネ
ットワーク３０上のメッセージの衝突とアービタによる
調停動作の時間等に起因して、ジッタ（到着時刻のバラ
ツキ）を含むことになる。
【００１３】これは回転するルーレットに玉を投げ込む
行為のように結果の予測を不可能にする。以上から、ク
ライアント２０が得るカウンタの値は、ルーレットの原
理に基づく乱数となる。
行為のように結果の予測を不可能にする。以上から、ク
ライアント２０が得るカウンタの値は、ルーレットの原
理に基づく乱数となる。
【００１４】［実施形態］ここでは、非同期方式に基づ
くＰＣＡ（Plastic Cell Architecture)で実現した実施
形態を述べる。ＰＣＡは、命令の実行機能を固定的に組
み込んだ組み込み機能部と、その組み込み機能部からの
指定により機能または記憶が決定される可変機能部を基
本単位（セル）とし、そのセルをメッシュ状に接続した
アーキテクチャである（特願平9-332737号）。
くＰＣＡ（Plastic Cell Architecture)で実現した実施
形態を述べる。ＰＣＡは、命令の実行機能を固定的に組
み込んだ組み込み機能部と、その組み込み機能部からの
指定により機能または記憶が決定される可変機能部を基
本単位（セル）とし、そのセルをメッシュ状に接続した
アーキテクチャである（特願平9-332737号）。
【００１５】ＰＣＡの可変機能部の集まりを布線論理層
４０と呼ぶ（これに対し、組み込み機能部の集まりをル
ーチング層５０と呼ぶ。）が、これは、従来のＦＰＧＡ
（Field Programmable Gate Array)に対応していると考
えることができる。しかしながら、組み込み機能部の働
きによって、ＰＣＡは既存のＦＰＧＡではできなかった
こと、すなわち、回路間の動的なメッセージ通信や回路
による回路の自律的かつ動的な書き換えを可能にしてい
る。
４０と呼ぶ（これに対し、組み込み機能部の集まりをル
ーチング層５０と呼ぶ。）が、これは、従来のＦＰＧＡ
（Field Programmable Gate Array)に対応していると考
えることができる。しかしながら、組み込み機能部の働
きによって、ＰＣＡは既存のＦＰＧＡではできなかった
こと、すなわち、回路間の動的なメッセージ通信や回路
による回路の自律的かつ動的な書き換えを可能にしてい
る。
【００１６】ＰＣＡの論理層４０（可変機能部の集ま
り）は、図２に示される非同期の論理回路オブジェクト
（複数のクライアントオブジェクトＣＬＩと１個の乱数
生成サーバオブジェクトＲＧＳ(Random Number Generat
or Server)）を構成する。クライアントオブジェクトＣ
ＬＩ（ＣＬＩ−１，ＣＬＩ−２，・・・、ＣＬＩ−Ｍ）
は図１のクライアント２０に対応し、乱数生成サーバオ
ブジェクトＲＧＳは図１の乱数生成サーバ１０に対応す
る。
り）は、図２に示される非同期の論理回路オブジェクト
（複数のクライアントオブジェクトＣＬＩと１個の乱数
生成サーバオブジェクトＲＧＳ(Random Number Generat
or Server)）を構成する。クライアントオブジェクトＣ
ＬＩ（ＣＬＩ−１，ＣＬＩ−２，・・・、ＣＬＩ−Ｍ）
は図１のクライアント２０に対応し、乱数生成サーバオ
ブジェクトＲＧＳは図１の乱数生成サーバ１０に対応す
る。
【００１７】一方、ＰＣＡのルーチング層５０（組み込
み機能部の集まり）は、図１のスイッチネットワーク３
０に対応し、論理層４０の複数の独立したクライアント
オブジェクトＣＬＩ（ＣＬＩ−１，ＣＬＩ−２，・・
・，ＣＬＩ−Ｍ）と１個の乱数生成サーバオブジェクト
ＲＧＳの相互間のメッセージの伝達機能を持つ。
み機能部の集まり）は、図１のスイッチネットワーク３
０に対応し、論理層４０の複数の独立したクライアント
オブジェクトＣＬＩ（ＣＬＩ−１，ＣＬＩ−２，・・
・，ＣＬＩ−Ｍ）と１個の乱数生成サーバオブジェクト
ＲＧＳの相互間のメッセージの伝達機能を持つ。
【００１８】これら２種類のオブジェクトＣＬＩ、ＲＧ
Ｓの相互間での通信プロトコルは、図３に明示されてい
る書式の要求メッセージＭ１と応答メッセージＭ２によ
って与えられる。クライアントオブジェクトＣＬＩ（Ｃ
ＬＩ−１，ＣＬＩ−２，・・・，ＣＬＩ−Ｍ）が乱数生
成サーバオブジェクトＲＧＳに要求メッセージＭ１を送
ることによって新しい乱数を要求する。乱数生成サーバ
オブジェクトＲＧＳはこの要求メッセージＭ１に応じて
乱数を含む応答メッセージＭ２を送出する。
Ｓの相互間での通信プロトコルは、図３に明示されてい
る書式の要求メッセージＭ１と応答メッセージＭ２によ
って与えられる。クライアントオブジェクトＣＬＩ（Ｃ
ＬＩ−１，ＣＬＩ−２，・・・，ＣＬＩ−Ｍ）が乱数生
成サーバオブジェクトＲＧＳに要求メッセージＭ１を送
ることによって新しい乱数を要求する。乱数生成サーバ
オブジェクトＲＧＳはこの要求メッセージＭ１に応じて
乱数を含む応答メッセージＭ２を送出する。
【００１９】要求メッセージＭ１は、クライアントオブ
ジェクトＣＬＩから乱数生成サーバオブジェクトＲＧＳ
までの通信路を動的に設定する往路設定命令列「ＲＯＵ
ＴＥ」、乱数生成サーバオブジェクトＲＧＳから送信元
のクライアントオブジェクトＣＬＩまでの復路を与える
復路設定命令列「ＲＥＴＵＲＮ」、カウンタの値を読み
出すコマンド「ＲＥＡＤ」、クライアントオブジェクト
ＣＬＩから乱数生成サーバオブジェクトＲＧＳまでの往
路やその逆の復路の経路設定を解除するコマンド「ＣＬ
ＥＡＲ」から構成されている。また、応答メッセージＭ
２は前記したコマンド「ＲＥＴＲＵＮ」、データ「乱
数」、コマンド「ＣＬＥＡＲ」から構成されている。
ジェクトＣＬＩから乱数生成サーバオブジェクトＲＧＳ
までの通信路を動的に設定する往路設定命令列「ＲＯＵ
ＴＥ」、乱数生成サーバオブジェクトＲＧＳから送信元
のクライアントオブジェクトＣＬＩまでの復路を与える
復路設定命令列「ＲＥＴＵＲＮ」、カウンタの値を読み
出すコマンド「ＲＥＡＤ」、クライアントオブジェクト
ＣＬＩから乱数生成サーバオブジェクトＲＧＳまでの往
路やその逆の復路の経路設定を解除するコマンド「ＣＬ
ＥＡＲ」から構成されている。また、応答メッセージＭ
２は前記したコマンド「ＲＥＴＲＵＮ」、データ「乱
数」、コマンド「ＣＬＥＡＲ」から構成されている。
【００２０】ルーチング層５０の組み込み機能部のルー
チングスイッチ３１は、アービタ（調停回路）３１１に
よって、乱数生成サーバオブジェクトＲＧＳが同時に受
け取るメッセージが必ず一つとなるよう制限する。メッ
セージの競合に伴うメタステーブルな状態はこのアービ
タ３１１が解決する。３１２はルーチングスイッチ３１
の入力ポート、３１３は出力ポートである。入力ポート
３１２のＮ，Ｅ，Ｗ，Ｓ，ＰＰは入力元の方向を示し、
それぞれNorth方向、East方向、West方向、South方向、
布線論理層からの入力に対応するものであることを示
す。同様に、アービタ３１１と出力ポート３１３のＮ，
Ｅ，Ｗ，Ｓ，ＰＰは出力先の方向に対応するものであ
る。
チングスイッチ３１は、アービタ（調停回路）３１１に
よって、乱数生成サーバオブジェクトＲＧＳが同時に受
け取るメッセージが必ず一つとなるよう制限する。メッ
セージの競合に伴うメタステーブルな状態はこのアービ
タ３１１が解決する。３１２はルーチングスイッチ３１
の入力ポート、３１３は出力ポートである。入力ポート
３１２のＮ，Ｅ，Ｗ，Ｓ，ＰＰは入力元の方向を示し、
それぞれNorth方向、East方向、West方向、South方向、
布線論理層からの入力に対応するものであることを示
す。同様に、アービタ３１１と出力ポート３１３のＮ，
Ｅ，Ｗ，Ｓ，ＰＰは出力先の方向に対応するものであ
る。
【００２１】図４は乱数生成サーバオブジェクトＲＧＳ
を示すブロック図である。この乱数生成サーバオブジェ
クトＲＧＳは入力ポート１１、出力ポート１２、ハンド
シェーク制御部１３、デコーダ部１４、ルーレットホイ
ールとして働く可変ビット長（２Ｎの範囲の乱数に対し
Ｎビット）のカウンタ部１５、メッセージ生成器１６、
それにマルチプレクサ１６から構成される。
を示すブロック図である。この乱数生成サーバオブジェ
クトＲＧＳは入力ポート１１、出力ポート１２、ハンド
シェーク制御部１３、デコーダ部１４、ルーレットホイ
ールとして働く可変ビット長（２Ｎの範囲の乱数に対し
Ｎビット）のカウンタ部１５、メッセージ生成器１６、
それにマルチプレクサ１６から構成される。
【００２２】ハンドシェーク制御部１３は入出力ポート
１１，１２と非同期のハンドシェークをとりながらカウ
ンタ部１５とメッセージ生成器１６を制御する。またデ
コーダ部１４は入力したメッセージを解釈して「ＷＥＳ
Ｔ」、「ＮＯＲＴＨ」、「ＥＡＳＴ」、「ＳＯＵＴ
Ｈ」、「ＰＰ」などのルーチング命令をフォワードする
一方、「ＩＮＣ」（インクリメント）、「ＲＥＡＤ」、
および「ＣＬＥＡＲ」コマンドを実行する。またメッセ
ージ生成器１６はカウンタ部１５に対するインクリメン
ト（１を加算する）メッセージを再帰的に作り出す。ま
たマルチプレクサ１７はデコーダ部１４の出力もしくは
カウンタ部１５のレジスタの中身もしくはメッセージ生
成器１６の出力のいずれかを選び、出力ポート１２に送
る。入力ポート１１は同時に受け付けるメッセージを一
つに限るため一つであるが、出力ポート１２の数はカウ
ンタ部１５のビット幅に応じて１つ乃至複数設ける。
１１，１２と非同期のハンドシェークをとりながらカウ
ンタ部１５とメッセージ生成器１６を制御する。またデ
コーダ部１４は入力したメッセージを解釈して「ＷＥＳ
Ｔ」、「ＮＯＲＴＨ」、「ＥＡＳＴ」、「ＳＯＵＴ
Ｈ」、「ＰＰ」などのルーチング命令をフォワードする
一方、「ＩＮＣ」（インクリメント）、「ＲＥＡＤ」、
および「ＣＬＥＡＲ」コマンドを実行する。またメッセ
ージ生成器１６はカウンタ部１５に対するインクリメン
ト（１を加算する）メッセージを再帰的に作り出す。ま
たマルチプレクサ１７はデコーダ部１４の出力もしくは
カウンタ部１５のレジスタの中身もしくはメッセージ生
成器１６の出力のいずれかを選び、出力ポート１２に送
る。入力ポート１１は同時に受け付けるメッセージを一
つに限るため一つであるが、出力ポート１２の数はカウ
ンタ部１５のビット幅に応じて１つ乃至複数設ける。
【００２３】メッセージ生成器１６は乱数生成サーバオ
ブジェクトＲＧＳの初期化時に、そのＲＧＳの入力ポー
ト１１に対しインクリメントメッセージＭ３を発行す
る。
ブジェクトＲＧＳの初期化時に、そのＲＧＳの入力ポー
ト１１に対しインクリメントメッセージＭ３を発行す
る。
【００２４】このインクリメントメッセージＭ３の書式
は図３，図４に示され、乱数生成サーバオブジェクトＲ
ＧＳの入力ポート１１に通信路を動的に設定するルーチ
ングコマンド「ＲＯＵＴＥ」、カウンタ部１５をインク
リメントさせるコマンド「ＩＮＣ」、それに通信路を解
放するコマンド「ＣＬＥＡＲ」からなる。このインクリ
メントメッセージＭ３がデコードされると、カウンタ部
１５の値は１加算され、同時にメッセージ生成器１６か
ら新たなインクリメントメッセージＭ３が入力ポート１
１に向けて発行される。この繰り返しによりカウンタ部
１５は、０から２Ｎ−１までの範囲を数え上げる。
は図３，図４に示され、乱数生成サーバオブジェクトＲ
ＧＳの入力ポート１１に通信路を動的に設定するルーチ
ングコマンド「ＲＯＵＴＥ」、カウンタ部１５をインク
リメントさせるコマンド「ＩＮＣ」、それに通信路を解
放するコマンド「ＣＬＥＡＲ」からなる。このインクリ
メントメッセージＭ３がデコードされると、カウンタ部
１５の値は１加算され、同時にメッセージ生成器１６か
ら新たなインクリメントメッセージＭ３が入力ポート１
１に向けて発行される。この繰り返しによりカウンタ部
１５は、０から２Ｎ−１までの範囲を数え上げる。
【００２５】次に、クライアントオブジェクトＣＬＩか
らの要求メッセージＭ３を乱数生成サーバオブジェクト
ＲＧＳが入力ポート１１に受け取ると、その要求メッセ
ージＭ３はデコード部１５で解釈される。要求メッセー
ジＭ３のルーチングコマンドの「ＲＥＴＵＲＮ」部分
は、結果を返すための通信路（復路）を形成するため
に、出力ポート１２にそのまま転送される。「ＲＥＡ
Ｄ」コマンドは、マルチプレクサ１７を切り替えて、そ
のときのカウンタ部１５の値を出力ポート１２に流すの
で、ランダムなカウント値がクライアントオブジェクト
ＣＬＩへの復路上に送り出される。最後に、「ＣＬＥＡ
Ｒ」コマンドが復路の経路設定を解除するために発行さ
れる。
らの要求メッセージＭ３を乱数生成サーバオブジェクト
ＲＧＳが入力ポート１１に受け取ると、その要求メッセ
ージＭ３はデコード部１５で解釈される。要求メッセー
ジＭ３のルーチングコマンドの「ＲＥＴＵＲＮ」部分
は、結果を返すための通信路（復路）を形成するため
に、出力ポート１２にそのまま転送される。「ＲＥＡ
Ｄ」コマンドは、マルチプレクサ１７を切り替えて、そ
のときのカウンタ部１５の値を出力ポート１２に流すの
で、ランダムなカウント値がクライアントオブジェクト
ＣＬＩへの復路上に送り出される。最後に、「ＣＬＥＡ
Ｒ」コマンドが復路の経路設定を解除するために発行さ
れる。
【００２６】なお、本実施形態では、乱数生成を行う乱
数生成サーバオブジェクトＲＧＳの使用法としてクライ
アントサーバ型のモデルで説明しているが、複数の乱数
生成サーバオブジェクトＲＧＳを、パイプライン形態も
しくは、ツリー構造、スター型構造、その他のトポロジ
ーの接続によって繋ぎ合わせて使うこともできる。
数生成サーバオブジェクトＲＧＳの使用法としてクライ
アントサーバ型のモデルで説明しているが、複数の乱数
生成サーバオブジェクトＲＧＳを、パイプライン形態も
しくは、ツリー構造、スター型構造、その他のトポロジ
ーの接続によって繋ぎ合わせて使うこともできる。
【００２７】また、その接続中にＸＯＲ（排他的論理
和）スクランブラや他の論理オペレータのような様々な
機能オブジェクトを挿入して使うこともできる。
和）スクランブラや他の論理オペレータのような様々な
機能オブジェクトを挿入して使うこともできる。
【００２８】更に、本実施形態では、乱数生成サーバオ
ブジェクトＲＧＳのカウンタ部１５をラウンドカウンタ
として実現しているが、ＬＦＳＲ（Linear Feedback Sh
iftRegister）あるいはＦＣＳＲ(Feedback Carry Shift
Register）に基づく擬似乱数発生器に置き換えた実施
形態も可能である。
ブジェクトＲＧＳのカウンタ部１５をラウンドカウンタ
として実現しているが、ＬＦＳＲ（Linear Feedback Sh
iftRegister）あるいはＦＣＳＲ(Feedback Carry Shift
Register）に基づく擬似乱数発生器に置き換えた実施
形態も可能である。
【００２９】
【発明の効果】本発明によれば、以下の要因に依存した
ランダム性をもつ乱数を生成することができる。(1)高
周期で自律的に更新されるカウンタ部と低周期の要求メ
ッセージの到着間隔との間の非決定的な非同期のタイミ
ングの関係（周期とフェーズ）、(2)スイッチネットワ
ーク上の共有されるルーチングリソースをめぐる競合の
度合いおよびネットワークのトラフィック、(3)クライ
アントの数、(4)温度の変化に依存する各回路の動作速
度のバラツキ、およびＶＬＳＩの実装に依存する半導体
の特性のバラツキ、等である。また、本発明を利用する
ことでＰＣＡの上で疑似乱数でない乱数を得ることが可
能になる。よって、暗号、進化可能ハードウェア、遺伝
子アルゴリズムに関するアプリケーションの実現に寄与
できる。
ランダム性をもつ乱数を生成することができる。(1)高
周期で自律的に更新されるカウンタ部と低周期の要求メ
ッセージの到着間隔との間の非決定的な非同期のタイミ
ングの関係（周期とフェーズ）、(2)スイッチネットワ
ーク上の共有されるルーチングリソースをめぐる競合の
度合いおよびネットワークのトラフィック、(3)クライ
アントの数、(4)温度の変化に依存する各回路の動作速
度のバラツキ、およびＶＬＳＩの実装に依存する半導体
の特性のバラツキ、等である。また、本発明を利用する
ことでＰＣＡの上で疑似乱数でない乱数を得ることが可
能になる。よって、暗号、進化可能ハードウェア、遺伝
子アルゴリズムに関するアプリケーションの実現に寄与
できる。
【図１】 本発明の基本構成を示す説明図である。
【図２】 ＰＣＡの説明図である。
【図３】 (a)はルーチングスイッチの説明図、(b)はＰ
ＣＡを用いた装置の構成とメッセージの書式の説明図で
ある。
ＣＡを用いた装置の構成とメッセージの書式の説明図で
ある。
【図４】 乱数生成サーバオブジェクトＲＧＳのブロッ
ク図である。
ク図である。
１０：乱数生成サーバ、ＲＧＳ：乱数生成サーバオブジ
ェクト、１１：入力ポート、１２：出力ポート、１３：
ハンドシェーク制御部、１４：デコーダ部、１５：カウ
ンタ部、１６：メッセージ生成器、１７：マルチプレク
サ ２０：クライアント、ＣＬＩ：クライアントオブジェク
ト ３０：スイッチネットワーク、３１：ルーチングスイッ
チ、３１１：アービタ、３１２：入力ポート、３１３：
出力ポート ４０：布線論理層（可変機能部の集まり） ５０：ルーチング層（組み込み機能部の集まり）
ェクト、１１：入力ポート、１２：出力ポート、１３：
ハンドシェーク制御部、１４：デコーダ部、１５：カウ
ンタ部、１６：メッセージ生成器、１７：マルチプレク
サ ２０：クライアント、ＣＬＩ：クライアントオブジェク
ト ３０：スイッチネットワーク、３１：ルーチングスイッ
チ、３１１：アービタ、３１２：入力ポート、３１３：
出力ポート ４０：布線論理層（可変機能部の集まり） ５０：ルーチング層（組み込み機能部の集まり）
Claims (2)
- 【請求項１】多ビット長のカウンタを持つ乱数生成サー
バと、該カウンタの値を要求するクライアントと、これ
ら回路間のメッセージを伝達するためのスイッチネット
ワークとを有する乱数生成装置であって、 前記乱数生成サーバ、前記クライアントおよび前記スイ
ッチネットワークは独立したタイミングで動作する非同
期回路であり、 前記スイッチネットワークは、同じ出力方向に対するメ
ッセージを同時に複数受け取った時にどのメッセージを
先に伝達するかをアービタによって決定する複数のルー
チングスイッチを有し、 前記クライアントが前記スイッチネットワークを通じて
前記乱数生成サーバに前記カウンタの値の読み出しを要
求すると、前記乱数生成サーバは前記カウンタの値を前
記スイッチネットワークを通じて前記クライアントに返
却し、 前記乱数生成サーバは、前記クライアントが前記カウン
タの値を読み出すよりも十分高い頻度で、前記スイッチ
ネットワークを通じて、自身に、前記クライアントから
の読み出し要求と排他的に処理される更新要求を送り、
前記カウンタの値を変更することで前記クライアントに
乱数を供給することを特徴とする乱数生成装置。 - 【請求項２】請求項１において、 前記クライアントと前記乱数生成サーバをＰＣＡの可変
機能部の集まりである論理層に構成し、前記スイッチネ
ットワークを前記ＰＣＡの組み込み機能部の集まりであ
るルーチング層に構成したことを特徴とする乱数生成装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115072A JP3558162B2 (ja) | 2000-04-17 | 2000-04-17 | 乱数生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115072A JP3558162B2 (ja) | 2000-04-17 | 2000-04-17 | 乱数生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001306302A true JP2001306302A (ja) | 2001-11-02 |
| JP3558162B2 JP3558162B2 (ja) | 2004-08-25 |
Family
ID=18626780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000115072A Expired - Fee Related JP3558162B2 (ja) | 2000-04-17 | 2000-04-17 | 乱数生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3558162B2 (ja) |
-
2000
- 2000-04-17 JP JP2000115072A patent/JP3558162B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3558162B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9374376B2 (en) | Anti-hacking system for quantum communication | |
| EP2186250B1 (en) | Method and apparatus for hardware-accelerated encryption/decryption | |
| US20060203825A1 (en) | Communication node architecture in a globally asynchronous network on chip system | |
| US10411910B2 (en) | Distributed control synchronized ring network architecture | |
| JPH0777382B2 (ja) | データ転送方法およびデータ通信ネットワーク装置 | |
| JP2002505550A (ja) | 暗号法として安全な代数キー設定プロトコルについての方法と装置 | |
| Suboh et al. | An interconnection architecture for network-on-chip systems | |
| US7788479B2 (en) | Apparatus, system and method of ensuring that only randomly-generated numbers that have passed a test are used for cryptographic purposes | |
| Lusala et al. | Combining SDM‐Based Circuit Switching with Packet Switching in a Router for On‐Chip Networks | |
| US8885673B2 (en) | Interleaving data packets in a packet-based communication system | |
| Kumar et al. | Architecture design: Network-on-chip | |
| JP3558162B2 (ja) | 乱数生成装置 | |
| Pande et al. | Switch-based interconnect architecture for future systems on chip | |
| Scott | The SCX channel: A new, supercomputer-class system interconnect | |
| Beldachi et al. | Configurable router design for dynamically reconfigurable systems based on the SoCWire NoC | |
| Paul et al. | Hardware variant NSP with security‐aware automated preferential algorithm | |
| Mckenny et al. | Transporting multiple classes of traffic over a generic routing device-an investigation into the performance of the RapidIO/spl trade/interconnect architecture | |
| Arun | Packet switched network on chip (noc) using round robin arbiter based aes encryption and decryption algorithm | |
| Bryhni et al. | Initial studies of SCI LAN topologies for local area clustering | |
| JP4117721B2 (ja) | 並列計算機のバリア同期制御方法 | |
| Abali et al. | Adaptive routing on the new switch chip for IBM SP systems | |
| Cicconetti | A Practical Introduction to Quantum Computing and Networking | |
| WO2004105296A2 (en) | Scure communication | |
| Yang et al. | RIPNoC: A distributed routing scheme for balancing on-chip network load | |
| AMMENDOLA et al. | Large scale low power computing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |