JP2001296319A - Frequency measuring apparatus - Google Patents

Frequency measuring apparatus

Info

Publication number
JP2001296319A
JP2001296319A JP2000113340A JP2000113340A JP2001296319A JP 2001296319 A JP2001296319 A JP 2001296319A JP 2000113340 A JP2000113340 A JP 2000113340A JP 2000113340 A JP2000113340 A JP 2000113340A JP 2001296319 A JP2001296319 A JP 2001296319A
Authority
JP
Japan
Prior art keywords
frequency
pulse
data
output
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000113340A
Other languages
Japanese (ja)
Inventor
Koji Shirakawa
宏司 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Network and Sensor Systems Ltd
Original Assignee
NEC Network and Sensor Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Network and Sensor Systems Ltd filed Critical NEC Network and Sensor Systems Ltd
Priority to JP2000113340A priority Critical patent/JP2001296319A/en
Publication of JP2001296319A publication Critical patent/JP2001296319A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a frequency measuring apparatus, for a pulse-shaped input signal, by which a stable and precise frequency can be found even when pulse widths are different and even when a noise or the like exists. SOLUTION: Measuring pulses c to a DFD (instantaneous frequency detection) circuit 14 and output latch pulses d to a data extraction circuit 8 are generated by a timing controller 15 on the basis of timing pulses b obtained in such a way that the pulse-shaped input signal a is detected by a signal detector 13. The measuring pulses c are sufficiently narrower (high frequency) than the pulse width of the input signal a, and frequency data is measured many times during one pulse period. For example, a frequency which is nearly in the central position of input signal pulses or whose generation frequency is highest is output from the data extraction circuit 18 as output data i.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は周波数計測装置、特
に電波探知装置等におけるパルス状入力信号(又は受信
信号)の周波数計測に好適な周波数計測装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency measuring device, and more particularly to a frequency measuring device suitable for measuring the frequency of a pulse-like input signal (or received signal) in a radio wave detecting device or the like.

【0002】[0002]

【従来の技術】電圧および電流等と共に周波数は、基本
電気量の1つである。従って、斯かる周波数を正確に測
定するための周波数計測装置又は回路(以下周波数計測
装置という)が必要であり、周波数計測装置の用途は多
岐にわたる。また、種々の信号周波数を計測する周波数
計測装置が提案され且つ実用化されている。
2. Description of the Related Art Frequency, along with voltage and current, is one of basic electric quantities. Therefore, a frequency measuring device or circuit (hereinafter, referred to as a frequency measuring device) for accurately measuring such a frequency is required, and the applications of the frequency measuring device are diversified. Further, a frequency measuring device for measuring various signal frequencies has been proposed and put into practical use.

【0003】図7は、周波数計測装置の1従来例の構成
を示すブロック図である。この周波数計測装置は、分配
回路1、信号検出器2、DFD(Direct Frequency Det
ection Unit :瞬時周波数検出ユニット)3、ディレイ
ライン(遅延回路)4、5およびラッチ回路6より構成
される。分配回路1には、入力信号aが入力され、その
出力は、信号検出器2およびDFDユニット3に入力さ
れる。信号検出器2は、タイミングパルスbをディレイ
ライン4、5に対して出力する。ディレイライン4は、
計測パルスcをDFDユニット3に対して出力する。一
方、ディレイライン5は、出力ラッチパルスdをラッチ
回路6に対して出力する。DFDユニット3は、周波数
データeをラッチ回路6に対して出力する。最後に、ラ
ッチ回路6は、出力データfを出力する。
FIG. 7 is a block diagram showing the configuration of one conventional example of a frequency measuring device. This frequency measuring device includes a distribution circuit 1, a signal detector 2, a DFD (Direct Frequency Det
section: an instantaneous frequency detection unit 3, delay lines (delay circuits) 4, 5, and a latch circuit 6. The input signal a is input to the distribution circuit 1, and the output is input to the signal detector 2 and the DFD unit 3. The signal detector 2 outputs a timing pulse b to the delay lines 4 and 5. Delay line 4
The measurement pulse c is output to the DFD unit 3. On the other hand, the delay line 5 outputs an output latch pulse d to the latch circuit 6. The DFD unit 3 outputs the frequency data e to the latch circuit 6. Finally, the latch circuit 6 outputs the output data f.

【0004】図8は、図7に示す従来の周波数計測装置
の動作を説明するためのタイミングチャートである。図
8において、(a)は、分配回路1に入力される入力信
号aである。(b)は、信号検出器2から出力されるタ
イミングパルスbである。(c)は、ディレイライン4
から出力される計測パルスcである。(e)は、DFD
ユニット3から出力される周波数データeである。
(d)は、ディレイライン5からラッチ回路6に対して
出力される出力ラッチパルスdである。また、(f)
は、ラッチ回路6から出力される出力データfである。
図8(b)に示すタミングパルスbは、図8(a)に示
す入力信号F1に対応するパルス幅を有する。また、図
8(c)の計測パルスcは図8(b)のタイミングパル
スbに対して一定時間T1だけ遅延している。図8
(d)の出力ラッチパルスdは、図8(c)の計測パル
スcより一定時間T2だけ遅延(従って、図8(b)の
タイミングパルスbよりT1+T2だけ遅延)してい
る。これにより図8(e)に示す周波数データeのラッ
チタイミングを決める。
FIG. 8 is a timing chart for explaining the operation of the conventional frequency measuring device shown in FIG. In FIG. 8, (a) is an input signal a input to the distribution circuit 1. (B) is a timing pulse b output from the signal detector 2. (C) is a delay line 4
This is the measurement pulse c output from. (E) DFD
This is the frequency data e output from the unit 3.
(D) is an output latch pulse d output from the delay line 5 to the latch circuit 6. (F)
Is output data f output from the latch circuit 6.
The timing pulse b shown in FIG. 8B has a pulse width corresponding to the input signal F1 shown in FIG. The measurement pulse c in FIG. 8C is delayed from the timing pulse b in FIG. 8B by a certain time T1. FIG.
The output latch pulse d in (d) is delayed by a certain time T2 from the measurement pulse c in FIG. 8C (accordingly, delayed by T1 + T2 from the timing pulse b in FIG. 8B). This determines the latch timing of the frequency data e shown in FIG.

【0005】次に、図7に示す従来の周波数計測装置の
動作を図8のタイミングチャートを参照して説明する。
図8(a)に示す入力信号aを分配回路1により2分配
し、一方を信号検出器2に、他方をDFDユニット3に
入力する。信号検出器2は、分配回路1からの信号を包
絡線検波して、タイミングパルスbを生成する。このタ
イミングパルスbが入力されるディレイライン4は、最
小パルス幅の中央に周波数計測ポイント(点)がくるよ
うに、一定時間(T1)だけ図8(b)に示すタイミン
グパルスbを遅延させたパルスを、図8(c)に示す計
測パルスcとしてDFDユニット3に出力する。DFD
ユニット3は、この計測パルスcから変換時間(T2)
だけ待った後、図8(e)に示す周波数データeが出力
される。そのため、ディレイライン5でタイミング合わ
せをした、図8(d)に示す出力ラッチパルスdを出力
する。そして、ラッチ回路6に保持され、図8(f)に
示す出力データfとして出力される。
Next, the operation of the conventional frequency measuring device shown in FIG. 7 will be described with reference to the timing chart of FIG.
The input signal a shown in FIG. 8A is divided into two by the distribution circuit 1, one of which is input to the signal detector 2 and the other is input to the DFD unit 3. The signal detector 2 performs envelope detection on the signal from the distribution circuit 1 to generate a timing pulse b. In the delay line 4 to which the timing pulse b is input, the timing pulse b shown in FIG. 8B is delayed by a certain time (T1) so that the frequency measurement point is located at the center of the minimum pulse width. The pulse is output to the DFD unit 3 as a measurement pulse c shown in FIG. DFD
The unit 3 calculates the conversion time (T2) from the measurement pulse c.
After waiting only for this, frequency data e shown in FIG. 8E is output. For this reason, the output latch pulse d shown in FIG. Then, the data is held in the latch circuit 6 and output as output data f shown in FIG.

【0006】[0006]

【発明が解決しようとする課題】上述した従来技術で
は、パルスの立ち上がり点から常に一定時間のポイント
で周波数を検出している。従って、パルス幅(図8
(a)のパルスF1の幅)が広い場合には、計測点が極
端に前縁になってしまうため、必ずしも最適な計測点と
はいえない。特に、この周波数計測装置を電波探知装置
等に採用すると、その運用中に次の如き課題があった。
第1に、信号源が正常なパルスの立ち上がり付近で、高
調波を発生していたとき、本来計測するべき周波数が計
測できないことがあった。その理由は、従来技術では、
パルスの立ち上がり点から固定の1ポイントでしか計測
を行っていないために、計測ポイントに高調波がかかっ
てしまうためである。第2に、時系列的に周波数が変化
する信号源の場合には、周波数計測点が1ポイントであ
るために、単一周波数パルスか又は複数周波数成分が合
成されたパルスなのかの判別ができない。その理由は、
上述の如く、パルス幅の長短に拘らず、パルス立ち上が
り付近の1ポイントでしか周波数計測を行っていないた
め、パルス後方の周波数成分が計測できないからであ
る。
In the prior art described above, the frequency is always detected at a fixed time point from the rising point of the pulse. Therefore, the pulse width (FIG. 8)
If the width of the pulse F1 in (a) is wide, the measurement point is extremely at the leading edge, and thus cannot always be said to be the optimal measurement point. In particular, when this frequency measuring device is used in a radio wave detecting device or the like, there are the following problems during operation.
First, when a signal source generates a harmonic near a normal rise of a pulse, a frequency to be originally measured may not be measured. The reason is that in the prior art,
This is because the measurement is performed only at a fixed point from the rising point of the pulse, so that a harmonic is applied to the measurement point. Second, in the case of a signal source whose frequency changes in a time series, since the frequency measurement point is one point, it cannot be determined whether the pulse is a single frequency pulse or a pulse in which a plurality of frequency components are synthesized. . The reason is,
As described above, regardless of the length of the pulse width, the frequency is measured only at one point near the rising edge of the pulse, so that the frequency component behind the pulse cannot be measured.

【0007】[0007]

【発明の目的】従って、本発明の目的は、パルス状入力
信号の周波数計測に際し、上述した従来技術の課題を克
服して、安定し且つ高精度の周波数計測装置を提供する
ことである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a stable and high-precision frequency measuring apparatus which overcomes the above-mentioned problems in the prior art when measuring the frequency of a pulse-like input signal.

【0008】[0008]

【課題を解決するための手段】本発明による周波数計測
装置は、パルス状入力信号の周波数をDFD(瞬間周波
数検出)ユニットにより計測しラッチ回路にラッチして
出力データを出力する装置であって、パルス状入力信号
の立ち上がりから立ち下がりまでの1パルス間に複数回
にわたりDFDユニットにより周波数を計測し、最適値
を選択して出力データとして出力することを特徴とす
る。
A frequency measuring device according to the present invention is a device for measuring the frequency of a pulse-like input signal by a DFD (instantaneous frequency detection) unit, latching it in a latch circuit and outputting output data, The frequency is measured by the DFD unit a plurality of times during one pulse from the rise to the fall of the pulse-like input signal, and the optimum value is selected and output as output data.

【0009】本発明の好適実施形態例によると、DFD
ユニットは、入力信号のパルス幅の数分の1以下の狭い
計測パルスに基づいて複数ポイントで周波数計測するこ
とを特徴とする。入力信号から検出したタイミングパル
スに基づき計測パルスおよびラッチ回路のラッチ動作を
制御する出力ラッチパルスを生成するタイミング制御器
を備えることを特徴とする。また、ラッチ回路にラッチ
された周波数データに基づき、入力信号パルスの略中央
位置における安定した周波数データを選択して出力デー
タとして出力するデータ抽出回路を備えることを特徴と
する。入力信号の1パルス期間中に計測された周波数デ
ータを頻度毎に分類し、最大頻度の周波数データを出力
データとして出力することを特徴とする。更に、周波数
データの頻度毎の分類および最大頻度の選択は、コンピ
ュータ回路により行うことを特徴とする。
According to a preferred embodiment of the present invention, the DFD
The unit is characterized in that frequency measurement is performed at a plurality of points based on a narrow measurement pulse of a fraction of the pulse width of the input signal or less. A timing controller for generating a measurement pulse and an output latch pulse for controlling a latch operation of the latch circuit based on the timing pulse detected from the input signal; In addition, there is provided a data extracting circuit for selecting stable frequency data at a substantially central position of the input signal pulse based on the frequency data latched by the latch circuit and outputting the selected data as output data. The frequency data measured during one pulse period of the input signal is classified for each frequency, and the frequency data having the highest frequency is output as output data. Further, the frequency data is classified by frequency and the maximum frequency is selected by a computer circuit.

【0010】[0010]

【発明の実施の形態】以下、本発明による周波数計測装
置の好適実施形態例の構成および動作を、添付図を参照
して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration and operation of a preferred embodiment of a frequency measuring apparatus according to the present invention will be described below in detail with reference to the accompanying drawings.

【0011】本発明による周波数計測装置は、電波探知
装置等に好適であるパルス状(又はバースト状)入力信
号の周波数計測装置である。上述の如く、従来は、固有
の1周波数の信号源を想定して計測を行っていたため、
固定の1サンプル点でしか周波数計測を行っていなかっ
た。しかし、電波伝播状況の変化や、特殊な信号源が増
えてきたこともあり、1つのパルス内に複数の周波数成
分が含まれることがあるので、本来の信号源の特定が困
難になってきている。そこで、本発明による周波数計測
装置では、従来1つのパルスに対し、固定の1サンプル
点でしか行っていなかった周波数計測を、計測点の最適
化と、緻密なタイミング制御を行うことで、計測を複数
のサンプル点で実施することにより、信号源の周波数特
性をより正確に解析することを特徴とする。
A frequency measuring device according to the present invention is a frequency measuring device for a pulse-like (or burst-like) input signal suitable for a radio wave detecting device or the like. As described above, in the past, measurement was performed assuming a signal source of one unique frequency,
The frequency was measured only at one fixed sample point. However, due to changes in radio wave propagation conditions and the increase in special signal sources, one pulse may include multiple frequency components, making it difficult to identify the original signal source. I have. Therefore, in the frequency measurement apparatus according to the present invention, the frequency measurement which has been conventionally performed only at one fixed sample point for one pulse is now performed by optimizing the measurement point and performing precise timing control. By performing the measurement at a plurality of sample points, the frequency characteristic of the signal source is more accurately analyzed.

【0012】先ず、図1は、本発明による周波数計測装
置の好適実施形態例の構成を示すブロック図である。図
1の周波数計測装置は、分配回路11、ディレイライン
12、信号検出器13、DFDユニット14、タイミン
グ制御器15、発振器16、ラッチ回路17およびデー
タ抽出回路18より構成される。
FIG. 1 is a block diagram showing the configuration of a preferred embodiment of a frequency measuring device according to the present invention. 1 includes a distribution circuit 11, a delay line 12, a signal detector 13, a DFD unit 14, a timing controller 15, an oscillator 16, a latch circuit 17, and a data extraction circuit 18.

【0013】分配回路11には、入力信号aが入力さ
れ、その出力信号をディレイライン12および信号検出
器13に出力する。信号検出器13は、タイミングパル
スbをタイミング制御器15に対して出力する。発振器
16は、タイミング制御器15およびデータ抽出回路1
8に対してサンプルクロックeを出力する。タイミング
制御器15は、DFDユニット14に計測パルスcを出
力し、ラッチ回路17およびデータ抽出回路18に出力
ラッチパルスdを出力する。また、タイミング制御器1
5は、ラッチ回路17に対してパルス内サンプル数hを
出力する。更に、ラッチ回路17は、データ抽出回路1
8に対してラッチ後周波数データおよびラッチ後パルス
内サンプルデータgを出力する。そして、データ抽出回
路18は、出力データiを出力する。
The distribution circuit 11 receives an input signal a and outputs an output signal to the delay line 12 and the signal detector 13. The signal detector 13 outputs the timing pulse “b” to the timing controller 15. The oscillator 16 includes the timing controller 15 and the data extraction circuit 1
8 to output a sample clock e. The timing controller 15 outputs a measurement pulse c to the DFD unit 14 and outputs an output latch pulse d to the latch circuit 17 and the data extraction circuit 18. Also, the timing controller 1
5 outputs the number h of samples in the pulse to the latch circuit 17. Further, the latch circuit 17 includes the data extraction circuit 1
8, the latched frequency data and the latched pulse sample data g are output. Then, the data extraction circuit 18 outputs the output data i.

【0014】図1に示す周波数計測装置において、分配
回路11は、入力信号(又は受信信号)aを2分配し、
一方を信号検出器13へ、他方をディレイライン12を
介してDFDユニット14に出力する。信号検出器13
は、分配された入力信号を包絡線検波し、タイミング基
準信号を生成する。DFDユニット14は、ディレイラ
イン12とタイミング制御器15に接続され、ディレイ
ライン12からの入力信号を計測パルスcに基づき、直
接デジタルの周波数データfに変換する。ラッチ回路1
7は、DFDユニット14からの周波数データfをタイ
ミング制御器15からの出力ラッチパルスdにより、タ
イミング調整がとられ、保持される。発振器16は、処
理の基準タイミング信号であるクロック信号を生成し、
タイミング制御器15およびデータ抽出回路18に供給
する。データ抽出回路18は、ラッチ回路17から最適
データgを抽出して出力する。
In the frequency measuring device shown in FIG. 1, a distribution circuit 11 distributes an input signal (or a received signal) a into two,
One is output to the signal detector 13 and the other is output to the DFD unit 14 via the delay line 12. Signal detector 13
Performs envelope detection on the distributed input signal and generates a timing reference signal. The DFD unit 14 is connected to the delay line 12 and the timing controller 15, and directly converts an input signal from the delay line 12 into digital frequency data f based on the measurement pulse c. Latch circuit 1
7, the timing of the frequency data f from the DFD unit 14 is adjusted by an output latch pulse d from the timing controller 15 and held. The oscillator 16 generates a clock signal that is a reference timing signal for processing,
It is supplied to the timing controller 15 and the data extraction circuit 18. The data extraction circuit 18 extracts the optimum data g from the latch circuit 17 and outputs it.

【0015】次に、図3は、図1に示すタイミング制御
器15の詳細構成を示すブロック図である。このタイミ
ング制御器15は、同期回路51、カウンタ回路(1)
52、デコーダ回路53およびカウンタ回路(2)54
より構成される。同期回路51は、図1に示す信号検出
器13からのタイミングパルスbを基準クロック(サン
プルクロック)eと同期をとる。カウンタ回路(1)5
2は、同期されたタイミングパルスによりタイミング生
成用カウント値を発生させ、デーコーダ回路53により
外部制御用のタイミング信号、即ち計測パルスおよび出
力ラッチパルスdを生成する。カウンタ回路(2)54
では、1パルス内で計測した回数をカウントしてパルス
内サンプル数hを出力する。データ抽出回路18では、
ラッチ回路17から入力されたデータgを、内部に記憶
する。そして、パルス内サンプル数hから抽出点を発生
させ、どのタイミングのデータを使用するかを決定し、
記憶したデータから対応した周波数データを出力データ
iとして抽出する。
FIG. 3 is a block diagram showing a detailed configuration of the timing controller 15 shown in FIG. The timing controller 15 includes a synchronization circuit 51, a counter circuit (1)
52, decoder circuit 53 and counter circuit (2) 54
It is composed of The synchronization circuit 51 synchronizes the timing pulse b from the signal detector 13 shown in FIG. 1 with a reference clock (sample clock) e. Counter circuit (1) 5
2 generates a count value for timing generation by the synchronized timing pulse, and generates a timing signal for external control, that is, a measurement pulse and an output latch pulse d by the decoder circuit 53. Counter circuit (2) 54
Then, the number of times of measurement within one pulse is counted and the number of samples h in the pulse is output. In the data extraction circuit 18,
The data g input from the latch circuit 17 is stored internally. Then, an extraction point is generated from the number h of samples in the pulse, and which timing data is used is determined.
The corresponding frequency data is extracted as output data i from the stored data.

【0016】次に、図1、図2および図3を参照して、
本発明による周波数計測装置の好適実施形態例の動作を
詳細に説明する。入力信号aを分配回路11で2分配
し、一方を信号検出器13で包絡線検波しタイミングパ
ルスbを生成する。また、周波数の検出は、DFDユニ
ット14を使用する。DFDユニット14に入力される
信号は、計測タイミングとの時間調整のため、ディレイ
ライン12を介して入力される。タイミングパルスb
は、タイミング制御器15に入力され、タイミング制御
器15の同期回路51により発振器16から入力される
サンプルクロックeと同期がとられる。(以下の処理
は、全てサンプルクロックeに基づき処理される。この
サンプルクロックeは、処理するパルス幅に対し、十分
に短い又は狭い幅のものでなければならない。)同期が
とられたタイミングパルスb(図2(b)参照)は、カ
ウンタ回路(1)52のイネーブル(ENB)信号とし
て使用され、サンプルクロックe(図2(e)参照)に
よりカウントアップされる。このカウンタ出力は、デコ
ーダ回路53に入力され、カウンタ値に応じてDFDユ
ニット14に対し計測パルスc(図2(c)参照)を出
力する。また、DFDユニット14の変換時間を考慮し
出力ラッチパルスd(図2(d)参照)を出力する。こ
の計測パルスcと出力ラッチパルスdを交互に且つ高速
に出力し、1つのパルス内で複数ポイントの周波数計測
を行う。
Next, referring to FIGS. 1, 2 and 3,
The operation of the preferred embodiment of the frequency measuring device according to the present invention will be described in detail. The input signal a is divided into two by the distribution circuit 11, one of which is subjected to envelope detection by the signal detector 13 to generate a timing pulse b. The frequency detection uses the DFD unit 14. A signal input to the DFD unit 14 is input via the delay line 12 for time adjustment with a measurement timing. Timing pulse b
Is input to the timing controller 15 and is synchronized with the sample clock e input from the oscillator 16 by the synchronization circuit 51 of the timing controller 15. (The following processes are all performed based on the sample clock e. The sample clock e must be sufficiently short or narrow with respect to the pulse width to be processed.) Synchronized timing pulse b (see FIG. 2B) is used as an enable (ENB) signal of the counter circuit (1) 52, and is counted up by a sample clock e (see FIG. 2E). This counter output is input to the decoder circuit 53, and outputs a measurement pulse c (see FIG. 2C) to the DFD unit 14 according to the counter value. The output latch pulse d (see FIG. 2D) is output in consideration of the conversion time of the DFD unit 14. The measurement pulse c and the output latch pulse d are alternately output at high speed, and frequency measurement at a plurality of points is performed in one pulse.

【0017】また、タイミング制御器15では、カウン
タ回路(2)54によりタイミングパルスb内で発生で
きた計測パルスc(図2(c)参照)をカウント(計
数)しており、パルス内サンプル数h(図2(h)参
照)として出力する。この信号は、出力ラッチパルスd
(図2(d)参照)のタイミングでDFDユニット14
から出力される周波数データf(図2(f)参照)と共
にラッチ回路17に保持される。保持されたデータは、
データ抽出回路18に入力される。データ抽出回路18
は、周波数データをバッファ(図示せず)に蓄えると共
にパルス内サンプル数h(図2(h)参照)からパルス
幅の中心点を求め、バッファから対象データを抽出し、
出力データi(図2(i)参照)として出力する。図2
に示すタイミングチャートの場合には、パルス内サンプ
ル数h=7である。従って、最適な計測ポイントは、パ
ルス幅の中心付近となる、例えば4番目の計測点とな
り、F4の周波数が最終出力データi(図2(i)参
照)としてデータ抽出回路18から出力される。
The timing controller 15 counts the measurement pulse c (see FIG. 2C) generated in the timing pulse b by the counter circuit (2) 54, and counts the number of samples in the pulse. h (see FIG. 2 (h)). This signal is output latch pulse d
(See FIG. 2D) DFD unit 14 at the timing shown in FIG.
2 is held in the latch circuit 17 together with the frequency data f (see FIG. 2 (f)). The retained data is
The data is input to the data extraction circuit 18. Data extraction circuit 18
Stores the frequency data in a buffer (not shown), finds the center point of the pulse width from the number of samples h in the pulse (see FIG. 2 (h)), extracts the target data from the buffer,
Output as output data i (see FIG. 2 (i)). FIG.
In the case of the timing chart shown in (1), the number of samples in a pulse h = 7. Therefore, the optimal measurement point is the fourth measurement point near the center of the pulse width, for example, and the frequency of F4 is output from the data extraction circuit 18 as final output data i (see FIG. 2 (i)).

【0018】[0018]

【発明の他の実施の形態】次に、図4乃至図6を参照し
て、本発明による周波数計測装置の他の実施形態例を説
明する。尚、上述した好適実施形態例と対応する構成要
素には、便宜上、同様の参照符号を使用することとす
る。図4は、本発明による周波数計測装置の他の実施形
態例の構成を示すブロック図である。図4の周波数計測
装置は、分配回路11、ディレイライン12、信号検出
器13、DFDユニット14、タイミング制御器15、
発振器16、ラッチ回路17およびコンピュータ回路2
0より構成される。換言すると、図4に示す周波数計測
装置は、図1に示す周波数計測装置のデータ抽出回路1
8を、コンピュータ回路20に置換した点で相違する。
従って、以下、この相違点を中心に説明し、同様構成要
素の重複説明は避けることとする。
Next, another embodiment of the frequency measuring apparatus according to the present invention will be described with reference to FIGS. Note that, for convenience, the same reference numerals are used for components corresponding to the above-described preferred embodiment. FIG. 4 is a block diagram showing a configuration of another embodiment of the frequency measuring device according to the present invention. 4 includes a distribution circuit 11, a delay line 12, a signal detector 13, a DFD unit 14, a timing controller 15,
Oscillator 16, latch circuit 17, and computer circuit 2
It is composed of 0. In other words, the frequency measurement device shown in FIG. 4 is a data extraction circuit 1 of the frequency measurement device shown in FIG.
8 is replaced with a computer circuit 20.
Therefore, the following description focuses on this difference and avoids redundant description of the same components.

【0019】コンピュータ回路20は、メモリ(記憶
器)、コンピュータおよび周辺制御回路により構成され
る。計測された周波数データをソフトウェア処理により
詳細に解析することが可能になる。図5にコンピュータ
回路20で実行されるソフトウェア処理の系統図を示
す。即ち、記憶器21、周波数データ分類22、n個
(複数)の検出回路23a〜23n、最大頻度検出24
および選択器25の各機能をを含んでいる。図4に示す
ラッチ回路17から入力される周波数データおよびパル
ス内サンプル数は、記憶器21に取り込まれる。取り込
まれたデータは、周波数データ分類22で各周波数毎に
分類され、検出回数23a〜23nに検出された回数が
記録される。この結果を、最大頻度検出24により、パ
ルス内で最も多く測定された周波数を検索する。そし
て、選択器25に対し、切替信号を出力する。ここで、
最大頻度の1波が特定できなかった場合には、状況に応
じてステータスコードを出力し処理結果の状況を外部装
置に知らせる。選択器25は、選択された切替信号に対
応した、周波数データを出力データとして出力する。こ
の方法により、パルス内部で部分的に外来信号等により
周波数の変動が生じたとしても、高い確率で周波数を特
定することを可能にする。
The computer circuit 20 includes a memory (storage device), a computer, and a peripheral control circuit. The measured frequency data can be analyzed in detail by software processing. FIG. 5 is a system diagram of software processing executed by the computer circuit 20. That is, the storage unit 21, the frequency data classification 22, the n (plural) detection circuits 23a to 23n, and the maximum frequency detection 24
And the functions of the selector 25. The frequency data and the number of samples in the pulse input from the latch circuit 17 shown in FIG. The fetched data is classified for each frequency by the frequency data classification 22, and the number of times of detection is recorded in the number of detections 23a to 23n. The maximum frequency detection 24 searches the result for the most frequently measured frequency in the pulse. Then, a switching signal is output to the selector 25. here,
If one wave with the maximum frequency cannot be specified, a status code is output according to the situation, and the situation of the processing result is notified to the external device. The selector 25 outputs frequency data corresponding to the selected switching signal as output data. With this method, even if the frequency fluctuates partially due to an external signal or the like inside the pulse, the frequency can be specified with a high probability.

【0020】次に、図6は、図4に示す周波数計測装置
の動作を示すタイミングチャートである。図6に示す如
く、入力信号F2に対し、外来波F1およびF3が重畳
してきた場合を検討する。この場合には、7回の計測中
に4回F2を検出できたため、本来の信号である、F2
が検出可能になる。その他は、上述した図2のタイミン
グチャートと類似するので詳細説明は省略する。
FIG. 6 is a timing chart showing the operation of the frequency measuring device shown in FIG. As shown in FIG. 6, consider a case where extraneous waves F1 and F3 are superimposed on the input signal F2. In this case, since F2 was detected four times during seven measurements, the original signal, F2
Can be detected. The other points are similar to the timing chart of FIG. 2 described above, and thus the detailed description is omitted.

【0021】以上、本発明による周波数計測装置の実施
形態例の構成および動作を詳述した。しかし、斯かる実
施形態例は、本発明の単なる例示に過ぎず、何ら本発明
を限定するものではないことに留意されたい。本発明の
要旨を逸脱することなく、特定用途に応じて、種々の変
形変更が可能であること、当業者には容易に理解できよ
う。
The configuration and operation of the embodiment of the frequency measuring apparatus according to the present invention have been described above in detail. However, it should be noted that such exemplary embodiments are merely examples of the present invention and do not limit the present invention in any way. It will be readily apparent to those skilled in the art that various modifications and changes can be made in accordance with the particular application without departing from the spirit of the invention.

【0022】[0022]

【発明の効果】以上の説明から明らかな如く、本発明の
周波数計測装置によると、次の如き実用上の顕著な効果
が得られる。第1に、パルス幅に関係なく、常にパルス
内の周波数が安定したポイントで周波数計測が可能であ
るため、周波数測定制度を改善することが可能である。
その理由は、タイミング制御器を設け、1パルス内で複
数回の周波数計測を行い、データ抽出回路から時間的に
最も周波数が安定しているパルスの中心点付近の計測結
果を抽出して出力データとして出力することが可能であ
るためである。
As apparent from the above description, the frequency measuring apparatus of the present invention has the following remarkable practical effects. First, since the frequency can always be measured at a point where the frequency in the pulse is stable, regardless of the pulse width, the frequency measurement accuracy can be improved.
The reason is that a timing controller is provided, frequency measurement is performed multiple times within one pulse, and the measurement result near the center point of the pulse whose frequency is most stable in time is extracted from the data extraction circuit, and the output data is output. This is because it is possible to output as

【0023】第2に、1パルス内で複数回の周波数計測
を行うので、パルス内で周波数が変動する信号の解析に
対応することが可能である。その理由は、1パルス内で
多数回にわたり計測した複数の周波数データをコンピュ
ータ処理等により、発生頻度で分類することにより、周
波数の分布を把握することが可能であるからである。そ
の結果、最も発生頻度の高い計測周波数データを目的の
計測周波数データとして出力することが可能である。
Second, since frequency measurement is performed a plurality of times within one pulse, it is possible to cope with the analysis of a signal whose frequency fluctuates within a pulse. The reason is that a plurality of frequency data measured a number of times within one pulse can be classified by occurrence frequency by computer processing or the like, so that the frequency distribution can be grasped. As a result, it is possible to output the most frequently occurring measurement frequency data as target measurement frequency data.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による周波数計測装置の好適実施形態例
の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a preferred embodiment of a frequency measuring device according to the present invention.

【図2】図1の周波数計測装置を構成する各部の動作を
示すタイミングチャートである。
FIG. 2 is a timing chart showing the operation of each unit constituting the frequency measuring device of FIG.

【図3】図1に示す周波数計測装置を構成するタイミン
グ制御器の詳細構成を示すブロック図である。
FIG. 3 is a block diagram illustrating a detailed configuration of a timing controller included in the frequency measurement device illustrated in FIG. 1;

【図4】本発明による周波数計測装置の他の実施形態例
の構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of another embodiment of the frequency measuring device according to the present invention.

【図5】図4に示す周波数計測装置を構成するコンピュ
ータ回路の機能ブロック図である。
5 is a functional block diagram of a computer circuit included in the frequency measurement device shown in FIG.

【図6】図4に示す周波数計測装置を構成する各部動作
を示すタイミングチャートである。
FIG. 6 is a timing chart showing the operation of each unit constituting the frequency measurement device shown in FIG.

【図7】従来の周波数計測装置の構成を示すブロック図
である。
FIG. 7 is a block diagram illustrating a configuration of a conventional frequency measurement device.

【図8】図7に示す従来の周波数計測装置を構成する各
部の動作を示すタイミングチャートである。
8 is a timing chart showing the operation of each unit constituting the conventional frequency measurement device shown in FIG.

【符号の説明】[Explanation of symbols]

11 分配回路 12 ディレイライン(遅延回路) 13 信号検出器 14 DFDユニット 15 タイミング制御器 16 発振器 17 ラッチ回路 18 データ抽出回路 20 コンピュータ回路 DESCRIPTION OF SYMBOLS 11 Distribution circuit 12 Delay line (delay circuit) 13 Signal detector 14 DFD unit 15 Timing controller 16 Oscillator 17 Latch circuit 18 Data extraction circuit 20 Computer circuit

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】パルス状入力信号の周波数をDFD(瞬間
周波数検出)ユニットにより計測し、ラッチ回路にラッ
チして出力データを出力する周波数計測装置において、 前記パルス状入力信号の立ち上がりから立ち下がりまで
の1パルス間に複数回にわたり、前記DFDユニットに
より周波数を計測し、最適値を選択して前記出力データ
として出力することを特徴とする周波数計測装置。
1. A frequency measuring apparatus for measuring the frequency of a pulse-like input signal by a DFD (instantaneous frequency detection) unit and outputting the output data by latching it in a latch circuit, wherein the pulse-like input signal has a rising edge to a falling edge. A frequency measuring unit that measures a frequency a plurality of times during one pulse of the above, and selects an optimum value to output as the output data.
【請求項2】前記DFDユニットは、前記入力信号のパ
ルス幅の数分の1以下の狭い計測パルスに基づいて、複
数ポイントで周波数を計測することを特徴とする請求項
1に記載の周波数計測装置。
2. The frequency measurement according to claim 1, wherein the DFD unit measures the frequency at a plurality of points based on a narrow measurement pulse of a fraction of the pulse width of the input signal. apparatus.
【請求項3】前記入力信号から検出したタイミングパル
スに基づき前記計測パルスおよび前記ラッチ回路のラッ
チ動作を制御する出力ラッチパルスを生成するタイミン
グ制御器を備えることを特徴とする請求項1又は2に記
載の周波数計測装置。
3. A timing controller according to claim 1, further comprising a timing controller for generating the measurement pulse and an output latch pulse for controlling a latch operation of the latch circuit based on a timing pulse detected from the input signal. The frequency measurement device as described.
【請求項4】前記ラッチ回路にラッチされた周波数デー
タに基づき、前記入力信号パルスの略中央位置の出力デ
ータを選択的に出力するデータ抽出回路を備えることを
特徴とする請求項1、2又は3に記載の周波数計測装
置。
4. A data extracting circuit according to claim 1, further comprising a data extracting circuit for selectively outputting output data at a substantially central position of said input signal pulse based on frequency data latched by said latch circuit. 3. The frequency measuring device according to 3.
【請求項5】前記入力信号の1パルス期間中に計測した
周波数データを頻度毎に分類し、最大頻度の周波数デー
タを出力データとして出力することを特徴とする請求項
1、2又は3に記載の周波数計測装置。
5. The method according to claim 1, wherein frequency data measured during one pulse period of the input signal is classified for each frequency, and frequency data having a maximum frequency is output as output data. Frequency measuring device.
【請求項6】前記周波数データの頻度毎の分類および最
大頻度の選択は、コンピュータ回路により行うことを特
徴とする請求項5に記載の周波数計測装置。
6. The frequency measuring apparatus according to claim 5, wherein the classification of the frequency data for each frequency and the selection of the maximum frequency are performed by a computer circuit.
JP2000113340A 2000-04-14 2000-04-14 Frequency measuring apparatus Pending JP2001296319A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000113340A JP2001296319A (en) 2000-04-14 2000-04-14 Frequency measuring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000113340A JP2001296319A (en) 2000-04-14 2000-04-14 Frequency measuring apparatus

Publications (1)

Publication Number Publication Date
JP2001296319A true JP2001296319A (en) 2001-10-26

Family

ID=18625326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000113340A Pending JP2001296319A (en) 2000-04-14 2000-04-14 Frequency measuring apparatus

Country Status (1)

Country Link
JP (1) JP2001296319A (en)

Similar Documents

Publication Publication Date Title
US7816960B2 (en) Circuit device and method of measuring clock jitter
US5694377A (en) Differential time interpolator
JP2011525737A (en) Apparatus and method for evaluating data relating to time difference, and apparatus and method for calibrating a delay line
US6252445B1 (en) Method and apparatus for extending a resolution of a clock
CN107478883B (en) A kind of method and apparatus for realizing any N times of equivalent sampling
US6950375B2 (en) Multi-phase clock time stamping
US20200162064A1 (en) Debounce circuit using d flip-flops
US20070085935A1 (en) Trigger signal generator
US10955441B2 (en) Measurement system and method for operating a measurement system
US5440592A (en) Method and apparatus for measuring frequency and high/low time of a digital signal
JP2001296319A (en) Frequency measuring apparatus
US6393088B1 (en) Measurement system with a frequency-dividing edge counter
US5436927A (en) Method and apparatus for testing frequency symmetry of digital signals
WO2022105059A1 (en) Trigger system and method for oscilloscope, oscilloscope, and storage medium
JP5171442B2 (en) Multi-strobe circuit and test equipment
US5294844A (en) Sampling signal generation circuit
KR101100756B1 (en) skew arranging output circuit
US5268596A (en) Method and apparatus for latching data around a logical data processor
EP1322969B1 (en) Rf power measurement
US7031412B2 (en) Digital signal processing apparatus
WO2001096893A1 (en) Apparatus for controlling semiconductor chip characteristics
CN116800255A (en) High-precision counting method and system
JPH1041794A (en) Clock phase adjustment circuit
JP2004279155A (en) Jitter tester using sampling digitizer, method and semiconductor tester with sampling digitizer
JPH07260855A (en) Method and apparatus for measuring noise and method for reducing noise